特開 2024-121543 積層セラミック電子部品、回路基板、および包装体

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024121543

(43)【公開日】2024-09-06

(54)【発明の名称】積層セラミック電子部品、回路基板、および包装体

(51)【国際特許分類】

   H01G 4/30 20060101AFI20240830BHJP

【ＦＩ】

H01G4/30 201N

H01G4/30 201C

H01G4/30 201L

H01G4/30 512

H01G4/30 513

H01G4/30 515

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2023028695

(22)【出願日】2023-02-27

(71)【出願人】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】森田 浩一郎

【テーマコード（参考）】

5E001

5E082

【Ｆターム（参考）】

5E001AB03

5E001AC07

5E001AE02

5E001AE03

5E082AA01

5E082AB03

5E082EE01

5E082FF05

5E082FG26

5E082GG10

(57)【要約】

【課題】 音鳴きを抑制することができる積層セラミック電子部品、回路基板、および包装体を提供する。
【解決手段】 積層セラミック電子部品は、複数の誘電体層および前記複数の誘電体層を介して設けられ、互いに対向する２端面に交互に引き出された複数の内部電極層を有する素体と、前記複数の内部電極層が対向する第１方向と、前記２端面が対向する第２方向とに直交する第３方向において前記素体を挟む１対のサイドマージンと、前記素体および前記１対のサイドマージンにおける前記第２方向のそれぞれの端に設けられた１対の外部電極と、を備え、前記１対のサイドマージンのうち少なくともいずれか一方は、複数のサイド誘電体層と、前記複数のサイド誘電体層を介して設けられて前記第３方向において対向し、前記第２方向に対向する２端面に交互に引き出された６層以上のサイド内部電極層と、を備える。
【選択図】 図４

【特許請求の範囲】

【請求項1】

複数の誘電体層および前記複数の誘電体層を介して設けられ、互いに対向する２端面に交互に引き出された複数の内部電極層を有する素体と、
前記複数の内部電極層が対向する第１方向と、前記２端面が対向する第２方向とに直交する第３方向において前記素体を挟む１対のサイドマージンと、
前記素体および前記１対のサイドマージンにおける前記第２方向のそれぞれの端に設けられた１対の外部電極と、を備え、
前記１対のサイドマージンのうち少なくともいずれか一方は、複数のサイド誘電体層と、前記複数のサイド誘電体層を介して設けられて前記第３方向において対向し、前記第２方向に対向する２端面に交互に引き出された６層以上のサイド内部電極層と、を備える、積層セラミック電子部品。

【請求項2】

前記第１方向における前記素体の寸法は、前記第３方向における前記素体の寸法と前記１対のサイドマージンの寸法との和より大きい、請求項１に記載の積層セラミック電子部品。

【請求項3】

前記複数の誘電体層および前記複数のサイド誘電体層は、チタン酸バリウムを含む、請求項１に記載の積層セラミック電子部品。

【請求項4】

前記第３方向における前記複数のサイド誘電体層の平均厚さは、前記第１方向における前記複数の誘電体層の平均厚さの２倍以下である、請求項１に記載の積層セラミック電子部品。

【請求項5】

前記複数のサイド誘電体層の誘電率は、前記複数の誘電体層の誘電率以上である、請求項１に記載の積層セラミック電子部品。

【請求項6】

前記第２方向における前記素体の寸法は、前記第３方向における前記素体の寸法と前記１対のサイドマージンの寸法との和より小さい、請求項１に記載の積層セラミック電子部品。

【請求項7】

前記１対のサイドマージンのうち一方のサイドマージンのみに、６層以上の前記サイド内部電極層が設けられている、請求項１に記載の積層セラミック電子部品。

【請求項8】

請求項７に記載の積層セラミック電子部品と、
前記積層セラミック電子部品が前記一方のサイドマージン側の面を実装面として実装された実装基板と、を備える回路基板。

【請求項9】

請求項７に記載のセラミック電子部品と、
シール面と、前記シール面から窪み、前記セラミック電子部品を収容する凹部と、を有するキャリアテープと、
前記シール面に貼り付けられ、前記凹部を覆うトップテープと、
を備えることを特徴とする包装体。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層セラミック電子部品、回路基板、および包装体に関する。

【背景技術】

【0002】

積層セラミックコンデンサなどの積層セラミック電子部品（例えば、特許文献１～１６参照。）は、スマートフォンやパーソナルコンピュータなどの多様な電子機器に搭載されている。電子機器の小型・高性能化に伴って、回路基板上で積層セラミック電子部品に要求される容量が増加する。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１９－１４９５７０号公報

【特許文献2】特開２０１４－１７９５８３号公報

【特許文献3】特開２０１５－２２９４９１号公報

【特許文献4】特開２０１６－５４３２３号公報

【特許文献5】特開２０００－２３２０３０号公報

【特許文献6】特開２０１６－１０５４５３号公報

【特許文献7】特開２０１３－１８０９０８号公報

【特許文献8】特開２００９－３５４３１号公報

【特許文献9】特開２０１３－２０６９６６号公報

【特許文献10】特開２０２１－８９９４０号公報

【特許文献11】特開２０１３－２１１３５７号公報

【特許文献12】特開２０１５－２２６０２６号公報

【特許文献13】特開２０１９－１４０２０４号公報

【特許文献14】特開２００９－２７１０１号公報

【特許文献15】特開２０２１－１３０１２号公報

【特許文献16】ＵＳ特許公開第２０２０／０１６１８３９９

【発明の概要】

【発明が解決しようとする課題】

【0004】

これらの積層セラミック電子部品では、いわゆる音鳴きの問題が生じている。例えば、誘電体層厚を減らして積層数を増やすことによって容量を上げようとすると、薄層化で誘電体層への電界強度が増すことに加え積層数が増すことで積層方向における電歪が大きくなってしまい、音鳴きの問題が生じる。

【0005】

本発明は、上記課題に鑑みなされたものであり、音鳴きを抑制することができる積層セラミック電子部品、回路基板、および包装体を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明に係る積層セラミック電子部品は、複数の誘電体層および前記複数の誘電体層を介して設けられ、互いに対向する２端面に交互に引き出された複数の内部電極層を有する素体と、前記複数の内部電極層が対向する第１方向と、前記２端面が対向する第２方向とに直交する第３方向において前記素体を挟む１対のサイドマージンと、前記素体および前記１対のサイドマージンにおける前記第２方向のそれぞれの端に設けられた１対の外部電極と、を備え、前記１対のサイドマージンのうち少なくともいずれか一方は、複数のサイド誘電体層と、前記複数のサイド誘電体層を介して設けられて前記第３方向において対向し、前記第２方向に対向する２端面に交互に引き出された６層以上のサイド内部電極層と、を備える。

【0007】

上記積層セラミック電子部品において、前記第１方向における前記素体の寸法は、前記第３方向における前記素体の寸法と前記１対のサイドマージンの寸法との和より大きくてもよい。

【0008】

上記積層セラミック電子部品において、前記複数の誘電体層および前記複数のサイド誘電体層は、チタン酸バリウムを含んでいてもよい。

【0009】

上記積層セラミック電子部品において、前記第３方向における前記複数のサイド誘電体層の平均厚さは、前記第１方向における前記複数の誘電体層の平均厚さの２倍以下であってもよい。

【0010】

上記積層セラミック電子部品において、前記複数のサイド誘電体層の誘電率は、前記複数の誘電体層の誘電率以上であってもよい。

【0011】

上記積層セラミック電子部品において、前記第２方向における前記素体の寸法は、前記第３方向における前記素体の寸法と前記１対のサイドマージンの寸法との和より小さくてもよい。

【0012】

上記積層セラミック電子部品において、前記１対のサイドマージンのうち一方のサイドマージンのみに、６層以上の前記サイド内部電極層が設けられていてもよい。

【0013】

本発明に係る回路基板は、上記積層セラミック電子部品と、前記積層セラミック電子部品が前記一方のサイドマージン側の面を実装面として実装された実装基板と、を備える。

【0014】

本発明に係る包装体は、上記セラミック電子部品と、シール面と、前記シール面から窪み、前記セラミック電子部品を収容する凹部と、を有するキャリアテープと、前記シール面に貼り付けられ、前記凹部を覆うトップテープと、を備える。

【発明の効果】

【0015】

本発明によれば、音鳴きを抑制することができる積層セラミック電子部品、回路基板、および包装体を提供することができる。

【図面の簡単な説明】

【0016】

【図1】積層セラミックコンデンサの部分断面斜視図である。

【図2】図１のＡ－Ａ線断面図である。

【図3】図１のＢ－Ｂ線断面図である。

【図4】積層セラミックコンデンサのＸ軸方向の中央における、サイドマージンのＹＺ断面の拡大図である。

【図5】積層チップの一方の端面を例示する図である。

【図6】積層セラミックコンデンサの製造方法のフローを例示する図である。

【図7】積層を例示する図である。

【図8】高背構造を例示する図である。

【図9】高背構造の音鳴きを例示する図である。

【図10】第２実施形態に係る積層セラミックコンデンサの外観図である。

【図11】第２実施形態に係る積層セラミックコンデンサの部分断面斜視図である。

【図12】Ｘ軸方向の寸法Ｙ軸方向の寸法よりも小さい場合を例示する図である。

【図13】Ｙ軸方向の寸法ＹがＺ軸方向における寸法よりも大きい場合を例示する図である。

【図14】一方のサイドマージンのみにサイド内部電極層が設けられている場合を例示する図である。

【図15】回路基板の側面図である。

【図16】包装体を例示する図である。

【図17】包装体を例示する図である。

【発明を実施するための形態】

【0017】

以下、図面を参照しつつ、実施形態について説明する。

【0018】

（第１実施形態）
図１は、第１実施形態に係る積層セラミックコンデンサ１００の外観図である。図２は、図１のＡ－Ａ線断面図である。図３は、図１のＢ－Ｂ線断面図である。図１～図３で例示するように、積層セラミックコンデンサ１００は、略直方体形状を有する積層チップ１０と、積層チップ１０においてＸ軸方向に対向する２端面に設けられた外部電極２０ａ，２０ｂとを備える。なお、積層チップ１０の当該２端面以外の４面のうち、積層方向の上面および下面以外の２面を側面と称する。外部電極２０ａ，２０ｂは、積層チップ１０の積層方向の上面、下面および２側面に延在している。ただし、外部電極２０ａ，２０ｂは、互いに離間している。

【0019】

なお、図１～図３において、Ｚ軸方向（第１方向）は、積層方向であり、各内部電極層が対向する方向である。Ｘ軸方向（第２方向）は、積層チップ１０の２端面が対向する方向であり、外部電極２０ａと外部電極２０ｂとが対向する方向である。Ｙ軸方向（第３方向）は、内部電極層の幅方向であり、積層チップ１０の４側面のうち２端面以外の２側面が対向する方向である。Ｘ軸方向と、Ｙ軸方向と、Ｚ軸方向とは、互いに直交している。

【0020】

積層チップ１０は、誘電体として機能するセラミック材料を含む誘電体層１１と、内部電極層１２とが、交互に積層された素体４０を備える。各内部電極層１２の端縁は、素体４０の外部電極２０ａが設けられた端面と、外部電極２０ｂが設けられた端面とに、交互に露出している。それにより、各内部電極層１２は、外部電極２０ａと外部電極２０ｂとに、交互に導通している。また、素体４０において、誘電体層１１と内部電極層１２との積層部分の積層方向の最外層には内部電極層１２が配置され、当該積層部分の上面および下面は、カバー層１３によって覆われている。カバー層１３は、セラミック材料を主成分とする。例えば、カバー層１３は、誘電体層１１と組成が同じであっても、異なっていても構わない。

【0021】

積層セラミックコンデンサ１００のサイズは、例えば、長さ０．２５ｍｍ、幅０．１２５ｍｍ、高さ０．１２５ｍｍであり、または長さ０．４ｍｍ、幅０．２ｍｍ、高さ０．２ｍｍ、または長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍであり、または長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．５ｍｍであり、または長さ３．２ｍｍ、幅１．６ｍｍ、高さ１．６ｍｍであり、または長さ４．５ｍｍ、幅３．２ｍｍ、高さ２．５ｍｍであるが、これらのサイズに限定されるものではない。

【0022】

内部電極層１２は、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）等の卑金属を主成分とする。内部電極層１２として、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）などの貴金属やこれらを含む合金を用いてもよい。Ｚ軸方向における内部電極層１２の１層当たりの平均厚みは、例えば、１．５μｍ以下であり、１．０μｍ以下であり、０．７μｍ以下である。内部電極層１２の厚みは、積層セラミックコンデンサ１００の断面をＳＥＭ（走査型電子顕微鏡）で観察し、異なる１０層の内部電極層１２についてそれぞれ１０点ずつ厚みを測定し、全測定点の平均値を導出することによって測定することができる。

【0023】

誘電体層１１は、例えば、一般式ＡＢＯ_３で表されるペロブスカイト構造を有するセラミック材料を主相とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたＡＢＯ_３－αを含む。例えば、当該セラミック材料として、チタン酸バリウム（ＢａＴｉＯ_３），ジルコン酸カルシウム（ＣａＺｒＯ_３），チタン酸カルシウム（ＣａＴｉＯ_３），チタン酸ストロンチウム（ＳｒＴｉＯ_３），チタン酸マグネシウム（ＭｇＴｉＯ_３），ペロブスカイト構造を形成するＢａ_{１-ｘ－ｙ}Ｃａ_ｘＳｒ_ｙＴｉ_１－ｚＺｒ_ｚＯ_３(０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１)等のうち少なくとも１つから選択して用いることができる。Ｂａ_{１-ｘ－ｙ}Ｃａ_ｘＳｒ_ｙＴｉ_１－ｚＺｒ_ｚＯ_３は、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸バリウム、チタン酸ジルコン酸バリウム、チタン酸ジルコン酸カルシウムおよびチタン酸ジルコン酸バリウムカルシウムなどである。例えば、誘電体層１１において、主成分セラミックは、９０ａｔ％以上含まれている。Ｚ軸方向における誘電体層１１の厚みは、例えば、５．０μｍ以下であり、３．０μｍ以下であり、１．０μｍ以下である。誘電体層１１の厚みは、積層セラミックコンデンサ１００の断面をＳＥＭ（走査型電子顕微鏡）で観察し、異なる１０層の誘電体層１１についてそれぞれ１０点ずつ厚みを測定し、全測定点の平均値を導出することによって測定することができる。

【0024】

誘電体層１１には、添加物が添加されていてもよい。誘電体層１１への添加物として、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、マグネシウム(Ｍｇ）、マンガン(Ｍｎ）、モリブデン（Ｍｏ）、バナジウム(Ｖ）、クロム(Ｃｒ）、希土類元素(イットリウム(Ｙ）、サマリウム（Ｓｍ）、ユーロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ)、ツリウム（Ｔｍ）およびイッテルビウム（Ｙｂ）)の酸化物、または、コバルト(Ｃｏ）、ニッケル(Ｎｉ）、リチウム（Ｌｉ）、ホウ素（Ｂ）、ナトリウム（Ｎａ）、カリウム（Ｋ）もしくはケイ素（Ｓｉ）を含む酸化物、または、コバルト、ニッケル、リチウム、ホウ素、ナトリウム、カリウムもしくはケイ素を含むガラスが挙げられる。

【0025】

図２で例示するように、外部電極２０ａに接続された内部電極層１２と外部電極２０ｂに接続された内部電極層１２とが対向する領域は、積層セラミックコンデンサ１００において電気容量を生じる領域である。そこで、当該電気容量を生じる領域を、容量部１４と称する。すなわち、容量部１４は、異なる外部電極に接続された隣接する内部電極層１２同士が対向する領域である。

【0026】

外部電極２０ａに接続された内部電極層１２同士が、外部電極２０ｂに接続された内部電極層１２を介さずに対向する領域を、エンドマージン１５と称する。また、外部電極２０ｂに接続された内部電極層１２同士が、外部電極２０ａに接続された内部電極層１２を介さずに対向する領域も、エンドマージン１５である。すなわち、エンドマージン１５は、同じ外部電極に接続された内部電極層１２が異なる外部電極に接続された内部電極層１２を介さずに対向する領域である。エンドマージン１５は、電気容量を生じない領域である。

【0027】

図３で例示するように、積層チップ１０において、１対のサイドマージン３０は、Ｙ軸方向から素体４０を挟んでいる。それにより、１対のサイドマージン３０は、素体４０の２側面側の端部（Ｙ軸方向の端部）を覆っている。

【0028】

高誘電率系の積層セラミック電子部品は、誘電体に電圧がかかると誘電体が変形する（歪む）「電歪」という特性がある。このため、周期的な電圧が積層セラミック電子部品にかかると、積層セラミック電子部品が振動し、基板にその振動が伝達して増幅され、可聴域周波数（２０Ｈｚ～２０ｋＨｚ）の音鳴きが発生する。

【0029】

これまでに音鳴き対策として特許文献にて多くの手段が報告されている。それらは、例えば、次の５つのカテゴリーに大別できる。（１）実装基板と距離をとる。（２）振動方向を制御する。（３）低い比誘電率（ε_ｒ）の材料を使う。（４）内部電極の変位が大きいところが重ならないようにずらす。（５）外電端子間距離を変える（小さくする）。

【0030】

カテゴリ（１）は、さらに次の３つのサブカテゴリに分かれる。（１－１）金属の足をつける（例えば、特許文献１参照）。（１－２）インターポーザをつける（例えば、特許文献２参照）。（１－３）特殊形状の外部電極にする（例えば、特許文献３参照）。

【0031】

同様に、カテゴリ（２）は、さらに次の３つのサブカテゴリに分かれる。（１－２）上下から左右に振動方向を変える（例えば、特許文献４参照）。（２－２）振動を相殺する（例えば、特許文献５参照）。（２－３）チップ実装方向を変えて複数並べる（例えば、特許文献６参照）。

【0032】

同様に、カテゴリ（３）は、さらに次の２つのサブカテゴリに分かれる。（３－１）タングステンブロンズ相と常誘電体ブレンド（例えば、特許文献７参照）。（３－２）Ｂａ（Ｔｉ_ｘＺｒ_１－ｘ）Ｏ_３やＳｒＴｉＯ_３ベースのコアシェル材料で誘電率を落とした材料（例えば、特許文献８参照）。

【0033】

同様に、カテゴリ（４）は、さらに次の４つのサブカテゴリに分かれる。（４－１）内部電極交差部をずらして変位を分散する（例えば、特許文献９参照）。（４－２）内部電極を部分的に湾曲させる（例えば、特許文献１０参照）。（４－３）内部電極印刷パターンを変える（特許文献１１参照）。（４－４）下面側のカバーを厚くする（例えば、特許文献１２参照）。

【0034】

同様に、カテゴリ（５）は、さらに次の２つのサブカテゴリに分かれる。（５－１）横から内部電極を引き出して外部電極つけることで端子位置を動かす（例えば、特許文献１３参照）。（５－２）多端子構造にする（例えば、特許文献１４参照）。

【0035】

これらの手段はいずれも、音鳴きが解消される代償として大きなデメリットが避けられない。具体的には、追加の部材が必要となってしまう。例えば、金属の足やインターポーザは、そもそも高背で容量積み増しに使いたい高さ空間を消費してしまう。また、回路実装において特殊な制約が要求される、例えば、音鳴き対策構造のための特殊なランドパターンが要求される。また、特殊な低誘電率ε材料や特殊な電極印刷パターンにより結局のところ低容量品しか作れないおそれがある。これらの場合でも誘電体層厚を減らして積層数を増やせば容量を上げられるが、薄層化で誘電体層への電界強度が増すことに加え積層数が増すことで結局のところは電歪が大きくなるうえに、薄層化によって信頼性まで低下してしまう。このように、各特許文献の方法では大容量確保と両立できる根本的な音鳴き解決はできていなかった。

【0036】

これに対して、本実施形態に係る積層セラミックコンデンサ１００は、音鳴きを抑制することができる構成を有している。

【0037】

図４は、積層セラミックコンデンサ１００のＸ軸方向の中央における、サイドマージン３０のＹＺ断面の拡大図である。図４で例示するように、各サイドマージン３０は、複数のサイド誘電体層３１と複数のサイド内部電極層３２とが交互に積層された構造を有している。各サイド誘電体層３１は、２層の隣り合うサイド内部電極層３２によって挟まれている。各サイドマージン３０において、Ｙ軸方向の最も外側には、サイド内部電極層３２ではなくセラミック材料が配置されている。それにより、金属成分を含んでいるサイド内部電極層３２の露出を抑制することができる。また、各サイドマージン３０において、Ｙ軸方向の最も内側にも、サイド内部電極層３２ではなくセラミック材料が配置されている。それにより、内部電極層１２とサイド内部電極層３２との電気的な接触を抑制することができる。

【0038】

各サイド内部電極層３２は、サイドマージン３０において、外部電極２０ａが設けられた端面と、外部電極２０ｂが設けられた端面とに、交互に露出している。それにより、各サイド内部電極層３２は、外部電極２０ａと外部電極２０ｂとに、交互に導通している。図５は、積層チップ１０の一方の端面を例示する図である。図５で例示するように、内部電極層１２およびサイド内部電極層３２が積層チップ１０の端面に引き出されている。内部電極層１２およびサイド内部電極層３２は積層チップ１０の２端面に交互に引き出されていることから、図４と比較すると、図５では内部電極層１２およびサイド内部電極層３２の層数が半分となっている。

【0039】

サイド誘電体層３１は、セラミック材料を主成分とする。サイド誘電体層３１は、例えば、一般式ＡＢＯ_３で表されるペロブスカイト構造を有するセラミック材料を主相とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたＡＢＯ_３－αを含む。例えば、当該セラミック材料として、チタン酸バリウム（ＢａＴｉＯ_３），ジルコン酸カルシウム（ＣａＺｒＯ_３），チタン酸カルシウム（ＣａＴｉＯ_３），チタン酸ストロンチウム（ＳｒＴｉＯ_３），チタン酸マグネシウム（ＭｇＴｉＯ_３），ペロブスカイト構造を形成するＢａ_{１-ｘ－ｙ}Ｃａ_ｘＳｒ_ｙＴｉ_１－ｚＺｒ_ｚＯ_３(０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１)等のうち少なくとも１つから選択して用いることができる。Ｂａ_{１-ｘ－ｙ}Ｃａ_ｘＳｒ_ｙＴｉ_１－ｚＺｒ_ｚＯ_３は、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸バリウム、チタン酸ジルコン酸バリウム、チタン酸ジルコン酸カルシウムおよびチタン酸ジルコン酸バリウムカルシウムなどである。例えば、サイド誘電体層１１において、主成分セラミックは、９０ａｔ％以上含まれている。例えば、サイド誘電体層３１は、誘電体層１１と組成が同じであっても、異なっていても構わない。Ｙ軸方向におけるサイド誘電体層３１の厚みは、例えば、５．０μｍ以下であり、３．０μｍ以下であり、１．０μｍ以下である。サイド誘電体層３１の厚みは、積層セラミックコンデンサ１００のＹＺ断面をＳＥＭで観察し、異なる５層のサイド誘電体層３１についてそれぞれ１０点ずつ厚みを測定し、全測定点の平均値を導出することによって測定することができる。

【0040】

サイド内部電極層３２は、金属材料を主成分とする。例えば、サイド内部電極層３２は、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）等の卑金属を主成分とする。サイド内部電極層３２として、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）などの貴金属やこれらを含む合金を用いてもよい。サイド内部電極層３２は、内部電極層１２と組成が同じであっても、異なっていても構わない。Ｙ軸方向におけるサイド内部電極層３２の１層当たりの平均厚みは、例えば、１．５μｍ以下であり、１．０μｍ以下であり、０．７μｍ以下である。サイド内部電極層３２の厚みは、積層セラミックコンデンサ１００のＹＺ断面をＳＥＭで観察し、異なる５層のサイド内部電極層３２についてそれぞれ１０点ずつ厚みを測定し、全測定点の平均値を導出することによって測定することができる。

【0041】

Ｚ軸方向におけるサイド内部電極層３２の幅は、例えば、サイドマージン３０のＺ軸方向における寸法に対して、例えば０．６倍以上０．７倍以下であり、０．７倍以上０．８倍以下であり、０．８倍以上０．９倍以下である。または、Ｚ軸方向におけるサイド内部電極層３２の幅は、例えば、素体４０における最外層の２層の内部電極層１２の距離程度である。

【0042】

本実施形態に係る積層セラミックコンデンサ１００では、サイド内部電極層３２も外部電極２０ａ，２０ｂと接続されている。この構成では、素体４０の各内部電極層１２に交番電界が印可されて電歪振動するときに、サイド内部電極層３２も同周期で電歪振動する。しかしながら、サイドマージン３０における振動方向は素体４０における振動方向に対して交差するため、破壊されない限り体積を一定に保つという物理的要請から、サイドマージン３０における電歪変位は、素体４０における電歪変位を抑制する力として作用する。これにより、実装基板に伝達される変位を抑制することができ、音鳴きが抑制される。この構成は、弾性率の高いセラミックスに対して特に有効な手段である。なお、本発明者の鋭意研究により、少なくとも一方のサイドマージン３０において、６層以上のサイド内部電極層３２を設けることによって、音鳴きを十分に抑制できることが突き止められた。

【0043】

音鳴きを抑制する観点から、少なくとも一方のサイドマージンにおいて、６層以上のサイド内部電極層３２が設けられていることが好ましく、１１層以上のサイド内部電極層３２が設けられていることがさらに好ましい。

【0044】

第１実施形態に係る積層セラミックコンデンサ１００が優れている点について、さらに説明する。第１実施形態に係る積層セラミックコンデンサ１００によれば、通常普及している２端子構造がそのまま使えるので追加部材は不要であり、既存の積層セラミックコンデンサの回路パターンを変える必要もない。素体４０の誘電体層１１の誘電体材料を変える必要もない。サイドマージン３０に容量層が追加されるわけなので容量は減らない。

【0045】

ところで、特許文献１５で、マージン部に電極層を設ける構成が開示されている。しかしながら、これらの特許文献は、マージン部の電極層はダミー電極であるので、本実施形態とは全く異なる構造である。一方で、特許文献１６ではキャパシタとして作用する内部電極が配置されている。しかしながら、この文献でのマージン部内部電極の効果は、ＥＳＬ低減、付加容量、電流の分散であり、電歪変位を与える作用について記述がない。その理由は、いわば薄型積層セラミックコンデンサとして作用するマージン部において、誘電体材料の誘電率が十分に高くなく、誘電体層厚も大きく、積層数も少なすぎるために素体の電歪に影響を与えるだけの電歪を与えられていないために、本実施形態に係る作用効果を実現できていないためである。本実施形態は、一般にセラミック板として内部電極を物理的に保護する役割であるサイドマージンを電歪素子化して利用する点にあり、単純に電極を含んでいるだけの構造や僅かな容量追加の機能やＥＳＬ低減機能とは一線を画すものである。

【0046】

Ｙ軸方向におけるサイド誘電体層３１の平均厚さは、Ｚ軸方向における誘電体層１１の２倍以下であることが好ましい。電歪を発生させるための電界強度が必要だからである。一方、Ｙ軸方向におけるサイド誘電体層３１の平均厚さは、Ｚ軸方向における誘電体層１１の０．５倍以上であることが好ましい。それより薄いと絶縁劣化の原因となる場合があるからである。

【0047】

サイド誘電体層３１の誘電率は、誘電体層１１の誘電率以上であるか、誘電体層１１の誘電率よりも大きいことが好ましい。電歪変位量を確保するためである。

【0048】

続いて、積層セラミックコンデンサ１００の製造方法について説明する。図６は、積層セラミックコンデンサ１００の製造方法のフローを例示する図である。

【0049】

（原料粉末作製工程）
まず、誘電体層１１を形成するための誘電体材料を用意する。誘電体層１１に含まれるＡサイト元素およびＢサイト元素は、通常はＡＢＯ_３の粒子の焼結体の形で誘電体層１１に含まれる。例えば、チタン酸バリウムは、ペロブスカイト構造を有する正方晶化合物であって、高い比誘電率を示す。このチタン酸バリウムは、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層１１の主成分セラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル－ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。

【0050】

得られたセラミック原料粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、ジルコニウム、ハフニウム、マグネシウム、マンガン、モリブデン、バナジウム、クロム、希土類元素(イットリウム、サマリウム、ユーロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウムおよびイッテルビウム)の酸化物、または、コバルト、ニッケル、リチウム、ホウ素、ナトリウム、カリウムもしくはケイ素を含む酸化物、または、コバルト、ニッケル、リチウム、ホウ素、ナトリウム、カリウムもしくはケイ素を含むガラスが挙げられる。

【0051】

例えば、セラミック原料粉末に添加化合物を含む化合物を湿式混合し、乾燥および粉砕してセラミック材料を調製する。例えば、上記のようにして得られたセラミック材料について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。以上の工程により、誘電体材料が得られる。

【0052】

次に、サイドマージン３０のサイド誘電体層３１を形成するためのサイド誘電体材料を用意する。サイド誘電体材料は、サイド誘電体層３１の主成分セラミックの粉末を含む。主成分セラミックの粉末として、例えば、上記の誘電体材料の主成分セラミックの粉末を用いることができる。目的に応じて所定の添加化合物を添加する。

【0053】

（塗工工程）
次に、得られた原料粉末に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリを使用して、例えばダイコータ法やドクターブレード法により、基材上に誘電体グリーンシート５１を塗工して乾燥させる。基材は、例えば、ポリエチレンテレフタレート（ＰＥＴ）フィルムである。塗工工程を例示する図は省略した。

【0054】

（内部電極形成工程）
次に、誘電体グリーンシート５１の表面に、有機バインダを含む内部電極形成用の金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層用の内部電極パターン５２を配置する。金属導電ペーストには、ニッケルに加えて共材としてセラミック粒子を添加する。セラミック粒子の主成分は、特に限定するものではないが、誘電体層１１の主成分セラミックと同じであることが好ましい。内部電極パターン５２が印刷された誘電体グリーンシート５１を積層単位と称する。

【0055】

その後、図７で例示するように、焼成後の内部電極層１２と誘電体層１１とが互い違いになるように、かつ内部電極層１２が誘電体層１１の長さ方向の両端面に端縁が交互に露出して極性の異なる一対の外部電極２０ａ，２０ｂに交互に引き出されるように、積層単位を積層していく。例えば、内部電極パターン５２の積層数を１００～５００層とする。

【0056】

（圧着工程）
図７で例示するように、積層単位が積層された積層体の上下にカバーシート５３を所定数（例えば２～１０層）だけ積層して熱圧着する。

【0057】

（サイドマージン形成工程）
サイドマージン部は、上記積層部分の側面に貼り付ける。具体的には、図７で例示するように、サイド誘電体グリーンシート５４と、サイド内部電極パターン５５とを交互に積層することで、サイド積層部分を得る。サイド誘電体グリーンシート５４には、サイド誘電体材料を用いる。次に、誘電体グリーンシート５１と内部電極パターン５２との積層部分の側面にサイド積層部分を貼り付ける。なお、サイド誘電体グリーンシート５４はサイド内部電極パターン５５よりも大きい幅を有していることから段差が生じるおそれがある。サイド誘電体グリーンシート５４上においてサイド内部電極パターン５５が形成されていない領域に逆パターン５６を形成してもよい。逆パターン５６には、サイド誘電体材料などを用いることができる。

【0058】

（焼成工程）
その後、酸素分圧１０^－５～１０^－８ａｔｍの還元雰囲気中で１１００～１３００℃で１０分～２時間焼成する。このようにして、積層チップ１０が得られる。

【0059】

（再酸化処理工程）
還元雰囲気で焼成された誘電体層１１およびサイド誘電体層３１の部分的に還元された主相であるチタン酸バリウムに酸素を戻すために、内部電極層１２およびサイド内部電極層３２を酸化させない程度に、約１０００℃でＮ_２と水蒸気の混合ガス中、もしくは５００℃～７００℃の大気中での熱処理が行われることがある。この工程は、再酸化処理工程とよばれる。

【0060】

（塗布工程）
次に、積層チップ１０の２端面に、外部電極２０ａ，２０ｂとなる金属ペーストをディップ法などで塗布する。金属ペーストは、例えば、銅、ニッケルなどを主成分とする。この金属ペーストには、ガラスフリットなどのガラス成分を含ませる。

【0061】

（焼付工程）
次に、７００℃～９００℃程度の温度で金属ペーストを焼き付けることで、外部電極２０ａ，２０ｂを形成する。

【0062】

（めっき処理工程）
その後、外部電極２０ａ，２０ｂ上に、めっき処理により、銅、ニッケル、スズ等の金属コーティングを行うことでめっき層を形成する。以上の工程により、積層セラミックコンデンサ１００が完成する。

【0063】

なお、外部電極２０ａ，２０ｂは、焼成工程において同時に焼成してもよい。

【0064】

（第２実施形態）
第２実施形態では、高背構造の積層セラミックコンデンサについて説明する。

【0065】

電子機器の小型・高性能化に伴って、回路基板上で積層セラミックコンデンサに要求される容量が増加している。一方で、積層セラミック電子部品に割り当てられる実装面積が益々減少している。

【0066】

このような背景から、積層セラミックコンデンサの小型大容量化のための技術検討が進められている。このようなトレンドの中で、実装面積を増やさずに容量を大きくする方法として、図８（ａ）の積層セラミックコンデンサに対して、図８（ｂ）のような高背構造の積層セラミック電子部品が登場している。この構造は、積層セラミック電子部品の高さだけを大きくしたものであり、高さ方向が積層方向であれば積層数増加の効果が得られ、高さ方向が積層方向に垂直な方向であれば各層の電極面積増加の効果が得られ、いずれにせよ実装面積を増やさずに容量を増大させることができる。もちろん、高さにも制限があるが、電子回路基板上には積層セラミック電子部品よりも背の高い部品が存在するため、その高さまでは高さ方向に使える空間が残されており、その空間を有効利用できる製品となっている。

【0067】

しかしながら、図９（ａ）および図９（ｂ）で例示するように、高背化することで、内部電極層１２の積層方向における音鳴きが大きくなるという新たな課題が発生することがある。

【0068】

第２実施形態に係る積層セラミックコンデンサ１００ａは、音鳴きを抑制しつつ高容量を実現することができる構成を有している。以下、説明する。

【0069】

図１０は、第２実施形態に係る積層セラミックコンデンサ１００ａの外観図である。図１１は、積層セラミックコンデンサ１００ａの部分断面斜視図である。積層セラミックコンデンサ１００ａにおいては、積層チップ１０のＺ軸方向の寸法Ｚ_０がＹ軸方向の寸法Ｙ_０よりも大きくなっている。例えば、寸法Ｚ_０は、寸法Ｙ_０の１．１倍以上であり、１．３倍以上であり、または１．５倍以上である。なお、寸法Ｚ_０および寸法Ｙ_０は、それぞれＺ軸方向およびＹ軸方向の最大寸法である。

【0070】

なお、本実施形態において、Ｚ軸方向（第１方向）は、積層方向であり、各内部電極層が対向する方向である。Ｘ軸方向（第２方向）は、積層チップ１０の長さ方向であって、積層チップ１０の２端面が対向する方向であり、外部電極２０ａと外部電極２０ｂとが対向する方向である。Ｙ軸方向（第３方向）は、内部電極層の幅方向であり、積層チップ１０の４側面のうち２端面以外の２側面が対向する方向である。Ｘ軸方向と、Ｙ軸方向と、Ｚ軸方向とは、互いに直交している。

【0071】

本実施形態においては、少なくとも一方のサイドマージン３０において、少なくとも１層のサイド内部電極層３２が設けられている。それにより、高背構造という音鳴きが大きくなり得る構造において、音鳴きを十分に抑制することができる。

【0072】

なお、本実施形態においては、高背化に伴ってサイド内部電極層３２のＺ軸方向の幅が大きくなっていてもよい。サイドマージン３０におけるその他の構成は、第１実施形態と同様であってもよい。例えば、少なくとも一方のサイドマージン３０において、６層以上のサイド内部電極層３２が設けられていることが好ましい。

【0073】

（第３実施形態）
第３実施形態においては、端子間距離を短くすることによって、振動振幅を抑制することができる構成について説明する。

【0074】

第１実施形態に係る積層セラミックコンデンサ１００または第２実施形態に係る積層セラミックコンデンサ１００ａについて、図１２で例示するように、Ｘ軸方向の寸法Ｘ_０が、Ｙ軸方向の寸法Ｙ_０よりも小さくなっている。この構成により、外部電極２０ａと外部電極２０ｂとの距離が短くなり、振動振幅を抑制することができる。それにより、音鳴きをより抑制することができるようになる。なお、図１２では外部電極２０ａ，２０ｂが省略してあるが、Ｘ軸方向の各端面に、外部電極２０ａ，２０ｂがそれぞれ設けられることになる。

【0075】

例えば、Ｘ軸方向の寸法Ｘ_０は、Ｙ軸方向の寸法Ｙ_０の０．７倍以下であり、０．６倍以下であることが好ましく、０．５倍以下であることがより好ましい。

【0076】

（第４実施形態）
第４実施形態においては、Ｙ軸方向における寸法がＺ軸方向における寸法よりも大きい場合について説明する。

【0077】

第１実施形態に係る積層セラミックコンデンサ１００または第２実施形態に係る積層セラミックコンデンサ１００ａについて、図１３で例示するように、Ｙ軸方向における寸法Ｙ_０をＺ軸方向における寸法Ｚ_０よりも大きくしてもよい。例えば、Ｙ軸方向の寸法Ｙ_０は、Ｚ軸方向の寸法Ｚ_０の１．１倍以上であり、または１．２倍以上であり、または１．３倍以上である。この構成では、容量の拡大といった効果が得られる。なお、図１３では外部電極２０ａ，２０ｂが省略してあるが、Ｘ軸方向の各端面に、外部電極２０ａ，２０ｂがそれぞれ設けられることになる。

【0078】

ただし、この構成では、１層あたりの内部電極層１２の電極面積が大きくなる。そこで、このような構成において、Ｘ軸方向の寸法Ｘ_０をＹ軸方向の寸法Ｙ_０よりも小さくすることにより、振動振幅を抑制する効果が顕著となる。

【0079】

例えば、Ｘ軸方向の寸法Ｘ_０は、Ｙ軸方向の寸法Ｙ_０の０．７倍以下であることが好ましく、０．６倍以下であることがより好ましく、０．５倍以下であることがさらに好ましい。

【0080】

（第５実施形態）
上記の第１実施形態から第４実施形態の積層セラミックコンデンサにおいて、いずれか一方のサイドマージン３０にのみにサイド誘電体層３１が設けられていてもよい。例えば、図１４（ａ）のように、Ｙ軸方向に同じ厚みを有する１対のサイドマージン３０のうち、一方のみにサイド内部電極層３２が設けられていてもよい。または、図１４（ｂ）のように、Ｙ軸方向に異なる厚みを有する１対のサイドマージン３０のうち、厚い方のサイドマージン３０のみにサイド内部電極層３２が設けられていてもよい。

【0081】

音鳴きは実装基板に接する面において生じやすいため、実装基板側のサイドマージンにのみにサイド内部電極層３２を設けることによって、余計な構成を付加しなくても効果的に音鳴きを抑制することができるようになる。

【0082】

ここで、積層セラミックコンデンサの実装について説明する。図１５は、第１実施形態から第４実施形態のいずれかの積層セラミックコンデンサ１００，１００ａ（積層セラミックコンデンサ１００または積層セラミックコンデンサ１００ａ）を含む回路基板２００の側面図である。回路基板２００は、積層セラミックコンデンサ１００，１００ａが実装される実装基板２１０を有する。実装基板２１０は、Ｘ軸方向およびＹ軸方向の平面に沿って延び、Ｚ軸方向に垂直な実装面Ｇを有する基材２１１と、実装面Ｇに設けられた一対の接続電極２１２と、を有する。

【0083】

回路基板２００では、積層セラミックコンデンサ１００，１００ａの外部電極２０ａ，２０ｂがそれぞれ実装基板２１０の一対の接続電極２１２にハンダＨを介して接続されている。これにより、回路基板２００では、積層セラミックコンデンサ１００，１００ａが実装基板２１０に対して固定されるとともに電気的に接続されている。

【0084】

積層セラミックコンデンサ１００，１００ａは、実装基板２１０に実装する際に包装体３００として包装された状態で準備される。図１６および図１７は、包装体３００を例示する図である。図１６は、包装体３００の部分平面図である。図１７は、図１６のＣ－Ｃ線に沿った包装体３００の断面図である。

【0085】

包装体３００は、積層セラミックコンデンサ１００，１００ａと、キャリアテープ３１０と、トップテープ３２０と、を備える。キャリアテープ３１０は、Ｗ方向に延びる長尺状のテープとして構成されている。キャリアテープ３１０には、積層セラミックコンデンサ１００，１００ａを１個ずつ収容する複数の凹部３１１がＹ軸方向に間隔をあけて配列されている。

【0086】

キャリアテープ３１０は、Ｚ軸方向と直交する上向きの面であるシール面Ｐを有し、複数の凹部３１１はシール面ＰからＸ軸方向の下向きに窪んでいる。つまり、キャリアテープ３１０は、シール面Ｐ側から複数の凹部３１１内の積層セラミックコンデンサ１００，１００ａを取り出すことが可能なように構成されている。

【0087】

キャリアテープ３１０では、複数の凹部３１１の列とはＸ軸方向にずれた位置に、Ｙ軸方向に間隔をあけて配列されたＺ軸方向に貫通する複数の送り孔３１２が設けられている。送り孔３１２は、テープ搬送機構がキャリアテープ３１０をＹ軸方向に搬送するために用いられる係合孔として構成される。

【0088】

包装体３００では、トップテープ３２０が複数の凹部３１１の列に沿ってキャリアテープ３１０のシール面Ｐに貼り付けられ、複数の積層セラミックコンデンサ１００，１００ａを収容した複数の凹部３１１がトップテープ３２０によって一括して覆われている。これにより、複数の積層セラミックコンデンサ１００，１００ａが複数の凹部３１１内に保持される。

【0089】

図１６に示すように、キャリアテープ３１０の凹部３１１内の積層セラミックコンデンサ１００，１００ａでは、積層チップ１０におけるＺ軸方向上方を向いた第１主面Ｍ１がトップテープ３２０と対向している。また、積層チップ１０のＺ軸方向下方を向いた第２主面Ｍ２は、凹部３１１の底面と対向している。

【0090】

包装体３００として包装された積層セラミックコンデンサ１００，１００ａの実装の際には、キャリアテープ３１０のシール面Ｐからトップテープ３２０をＹ軸方向に沿って剥離させる。これにより、包装体３００では、複数の積層セラミックコンデンサ１００，１００ａが収容された複数の凹部３１１をＺ軸方向上方に順次開放させることができる。

【0091】

開放された凹部１１０に収容された積層セラミックコンデンサ１００，１００ａは、Ｚ軸方向上方を向いた積層チップ１０の第１主面Ｍ１が実装装置の吸着ノズルの先端に吸着された状態で取り出される。実装装置は、吸着ノズルを移動させることで、実装基板２１０の実装面Ｇ上に積層セラミックコンデンサ１００，１００ａを移動させる。

【0092】

続いて、実装装置は、積層チップ１０の第２主面Ｍ２を実装面Ｇに対向させ、外部電極２０ａ，２０ｂを半田ペーストが塗布された一対の接続電極２１２上に位置合わせした状態で、積層チップ１０の第１主面Ｍ１に対する吸着ノズルによる吸着を解除する。これにより、積層セラミックコンデンサ１００が実装面Ｇ上に載置される。

【0093】

そして、積層セラミックコンデンサ１００，１００ａが実装面Ｇ上に載置された実装基板２１０に対してリフロー炉などを用いて半田ペーストを溶融させた後に硬化させる。これにより、外部電極２０ａ，２０ｂが実装基板２１０の一対の接続電極２１２に半田Ｈを介して接続されることで、図１４に示す回路基板２００が得られる。

【0094】

なお、図１５～図１７において、Ｘ軸はそのままでＹ軸とＺ軸とを入れ替えてもよい。

【0095】

なお、上記各実施形態においては、積層セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、それに限られない。例えば、バリスタやサーミスタなどの、他の積層セラミック電子部品を用いてもよい。

【実施例0096】

（実施例１）
サイドマージンにサイド内部電極層を一体成型して焼成した高背構造の積層セラミックキャパシタを作製した。Ｚ軸方向の寸法Ｚ_０よりもＹ軸方向の寸法Ｙ_０の方が大きい構成とした。１００５形状（Ｘ軸方向の寸法Ｘ_０：１．０ｍｍ、Ｙ軸方向の寸法Ｙ_０：０．５ｍｍ）で、Ｚ軸方向の寸法Ｚ_０が０．８ｍｍであった。素体の誘電体層の厚みは１．２μｍで２００層とした。素体の誘電体層は、チタン酸バリウムを主相としたセラミックであり、焼成後の平均粒径が１５０ｎｍ（一の桁は四捨五入した。以下、同様とする。）であった。素体の誘電体層の誘電率は３５００（１００以下の桁は四捨五入した。以後同様とする。）であった。内部電極層の積層数は２０１とした。内部電極層の厚みは、０．６μｍであった。

【0097】

これに対して、サイドマージンのサイド誘電体層の厚みは１．０μｍで１０層とした。サイド誘電体層では、チタン酸バリウムの粒径は２５０ｎｍ、誘電率は４５００であった。サイド内部電極層は、１１層とした。サイド内部電極層の厚みは、０．６μｍであった。

【0098】

（実施例２）
実施例２では、サイドマージンのサイド誘電体層を７層とし、サイド内部電極層を８層とした。その他の条件は、実施例１と同じとした。

【0099】

（実施例３）
実施例３では、サイドマージンのサイド誘電体層を５層とし、サイド内部電極層を６層とした。その他の条件は、実施例１と同じとした。

【0100】

（実施例４）
実施例４では、サイドマージンのサイド誘電体層の厚みを２．４μｍとした。その他の条件は、実施例１と同じとした。

【0101】

（実施例５）
実施例５では、サイドマージンのサイド誘電体層の厚みを１．２μｍとした。その他の条件は、実施例1と同じとした。

【0102】

（実施例６）
実施例６では、サイドマージンのサイド誘電体層の厚みを０．８μｍとした。その他の条件は、実施例１と同じとした。

【0103】

（実施例７）
実施例７では、サイドマージンのサイド誘電体層における平均粒径を２００ｎｍとし、比誘電率を３９００とした。その他の条件は、実施例1と同じとした。

【0104】

（実施例８）
実施例８では、サイドマージンのサイド誘電体層における平均粒径を１５０ｎｍとし、比誘電率を３５００とした。その他の条件は、実施例1と同じとした。

【0105】

（比較例１）
比較例１では、サイドマージンにサイド内部電極層を設けなかった。その他の条件は、実施例1と同じとした。

【0106】

（比較例２）
比較例２では、サイドマージンのサイド誘電体層を４層とし、サイド内部電極層を５層とした。その他の条件は、実施例1と同じとした。

【0107】

（比較例３）
比較例３では、サイドマージンのサイド誘電体層を３層とし、サイド内部電極層を４層とした。その他の条件は、実施例1と同じとした。

【0108】

（音鳴き試験）
音鳴き試験を行なった。音鳴き試験では、エポキシガラス基板上にリフロー実装した積層セラミックコンデンサ各１０個に振幅５Ｖｒｍｓ、交流電圧を周波数１Ｈｚから１ＭＨｚに上げながら印加し、このときに発生した可聴域の音の強さ（単位はｄＢ）をブリュエル・ケア・ジャパン製のＴＹＰｅ－３５６０－Ｂ１３０を用いて防音・無響室（横浜音環境システムズ製）の中で個別に測定した結果（１０個の平均値）とした。

【0109】

結果を表１および表２に示す。

【表1】

【表2】

【0110】

比較例１の音の強さが２５ｄＢであったのに対して実施例１では１８ｄＢとなり大きな改善があった。サイドマージンのサイド内部電極層の層数を減らして同様の測定を実施したところ、実施例２の誘電体７層（電極数８層）、実施例３の誘電体５層（電極数６層）までは層数に応じた比較例１に対する優位性を示した。しかしながら、比較例２の誘電体４層（電極数５層）では２５ｄＢと比較例１と変わらなくなってしまった。比較例３の３層（電極数５層）でも同様であった。このことから少なくとも誘電体５層（電極層６層）は必要であると言える。

【0111】

実施例４は、素体の誘電体層を厚くしたが、比較例１からの改善効果が認められた。このときの膜厚は２．４μｍであり、素体の誘電体層の厚みの２倍に相当する。よって音鳴きの観点からは、マージン誘電体の層厚は薄ければ薄いほど良く、電界の影響が大きいことから薄層化の効果は大きいことがわかる。

【0112】

電歪変位は、一般的に誘電率が高いほど大きくなるので、サイドマージンにおける積層数が多くても誘電率が低すぎると十分な変位を発生できないことが起こり得る。これを検証するため、実施例１に対してマージン積層体の誘電体により低誘電率の材料を使用した例が実施例７，８である。実施例７，８の結果から、サイド誘電層の誘電率は高い方が好ましいことがわかる。チタン酸バリウム系誘電体材料の誘電率は一般的にチタン酸バリウム焼結体粒子の粒径と単調増加の関係にあることから、誘電率を変えるには粒径を変えることが最も有効である。

【0113】

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

【符号の説明】

【0114】

１０ 積層チップ
１１ 誘電体層
１２ 内部電極層
１３ カバー層
１４ 容量部
１５ エンドマージン
２０ａ，２０ｂ 外部電極
３０ サイドマージン
４０ 素体
５１ 誘電体グリーンシート
５２ 内部電極パターン
５３ カバーシート
５４ サイド誘電体グリーンシート
５５ サイド内部電極パターン
５６ 逆パターン
１００ 積層セラミックコンデンサ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】