ホーム > 特許ランキング > ラピステクノロジー株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024121715
(43)【公開日】2024-09-06
(54)【発明の名称】ディスチャージ制御回路
(51)【国際特許分類】
G05F 1/10 20060101AFI20240830BHJP
H02J 1/00 20060101ALI20240830BHJP
【ＦＩ】
G05F1/10 304
H02J1/00 309R
【審査請求】未請求
【請求項の数】4
【出願形態】ＯＬ
(21)【出願番号】P 2023028965
(22)【出願日】2023-02-27
(71)【出願人】
【識別番号】320012037
【氏名又は名称】ラピステクノロジー株式会社
(74)【代理人】
【識別番号】110001519
【氏名又は名称】弁理士法人太陽国際特許事務所
(72)【発明者】
【氏名】甲斐 敬紹
【テーマコード（参考）】
5G165
5H410
【Ｆターム（参考）】
5G165BB05
5G165CA01
5G165EA02
5G165GA02
5G165LA01
5G165NA05
5G165NA10
5H410BB05
5H410CC02
5H410DD02
5H410EA11
5H410EB37
5H410LL07
(57)【要約】
【課題】容量負荷の放電に伴って発生する突入電流を低コストで抑制する。
【解決手段】ディスチャージ制御回路は、容量負荷に接続されたトランジスタに供給される第１のゲート電圧を出力する第１のゲート電圧出力回路と、トランジスタに供給される第２のゲート電圧を出力する第２のゲート電圧出力回路と、トランジスタへの第１のゲート電圧及び第２のゲート電圧の供給を切り替える切り替え制御回路と、を含む。第１のゲート電圧出力回路は、トランジスタに流れる電流が一定となるように第１のゲート電圧を制御する。第２のゲート電圧出力回路は、一定レベルの電圧を前記第２のゲート電圧として出力する。切り替え制御回路は、トランジスタに第１のゲート電圧を供給した後に、第２のゲート電圧を供給する制御を行う。
【選択図】図１
【解決手段】ディスチャージ制御回路は、容量負荷に接続されたトランジスタに供給される第１のゲート電圧を出力する第１のゲート電圧出力回路と、トランジスタに供給される第２のゲート電圧を出力する第２のゲート電圧出力回路と、トランジスタへの第１のゲート電圧及び第２のゲート電圧の供給を切り替える切り替え制御回路と、を含む。第１のゲート電圧出力回路は、トランジスタに流れる電流が一定となるように第１のゲート電圧を制御する。第２のゲート電圧出力回路は、一定レベルの電圧を前記第２のゲート電圧として出力する。切り替え制御回路は、トランジスタに第１のゲート電圧を供給した後に、第２のゲート電圧を供給する制御を行う。
【選択図】図１
【特許請求の範囲】
【請求項1】
容量負荷に接続されたトランジスタに供給される第１のゲート電圧を出力する第１のゲート電圧出力回路と、
前記トランジスタに供給される第２のゲート電圧を出力する第２のゲート電圧出力回路と、
前記トランジスタへの前記第１のゲート電圧及び前記第２のゲート電圧の供給を切り替える切り替え制御回路と、
を含み、
前記第１のゲート電圧出力回路は、前記トランジスタに流れる電流が一定となるように前記第１のゲート電圧を制御し、
前記第２のゲート電圧出力回路は、一定レベルの電圧を前記第２のゲート電圧として出力し、
前記切り替え制御回路は、前記トランジスタに前記第１のゲート電圧を供給した後に、前記第２のゲート電圧を供給する制御を行う
ディスチャージ制御回路。
前記トランジスタに供給される第２のゲート電圧を出力する第２のゲート電圧出力回路と、
前記トランジスタへの前記第１のゲート電圧及び前記第２のゲート電圧の供給を切り替える切り替え制御回路と、
を含み、
前記第１のゲート電圧出力回路は、前記トランジスタに流れる電流が一定となるように前記第１のゲート電圧を制御し、
前記第２のゲート電圧出力回路は、一定レベルの電圧を前記第２のゲート電圧として出力し、
前記切り替え制御回路は、前記トランジスタに前記第１のゲート電圧を供給した後に、前記第２のゲート電圧を供給する制御を行う
ディスチャージ制御回路。
【請求項2】
前記第１のゲート電圧出力回路は、前記トランジスタに流れる電流を検出する電流検出抵抗の端子電圧と所定の基準電圧との差分が一定となるように前記第１のゲート電圧を制御する
請求項１に記載のディスチャージ制御回路。
請求項１に記載のディスチャージ制御回路。
【請求項3】
前記第１のゲート電圧出力回路は、反転入力端子に前記電流検出抵抗の端子電圧が入力され、非反転入力端子に前記基準電圧が入力される差動増幅回路を含む
請求項２に記載のディスチャージ制御回路。
請求項２に記載のディスチャージ制御回路。
【請求項4】
前記第２のゲート電圧のレベルは、前記第１のゲート電圧のレベルよりも高い
請求項１乃至請求項３のいずれか１項に記載のディスチャージ制御回路。
請求項１乃至請求項３のいずれか１項に記載のディスチャージ制御回路。
【発明の詳細な説明】
【技術分野】
【0001】
開示の技術は、ディスチャージ制御回路に関する。
【背景技術】
【0002】
電源投入時における突入電流を抑制する技術として以下の技術が知られている。例えば特許文献１には、突入電流の流入が終了したか否かによって突入電流抑制トランジスタに供給する制御電圧の制御の仕方を切り替えて、突入電流が流れている間は、突入電流抑制トランジスタに該突入電流抑制トランジスタの内部抵抗が突入電流を抑制できる範囲の制御電圧を供給し、突入電流の流入が終了した後は、該突入電流抑制トランジスタに該突入電流抑制トランジスタの内部抵抗が十分に低い値になる制御電圧を供給する突入電流抑制回路が記載されている。
【0003】
特許文献２には、入力電源の負極性側にソース端子が接続され、負荷の負極性側にドレイン端子が接続された電界効果型トランジスタと、負荷に供給される電圧を基準電圧と比較する比較器と、比較器の出力電圧を増幅して、電界効果型トランジスタのゲート端子に出力電圧を与える電圧増幅器と、電界効果トランジスタのソース端子と入力電源の負極性端子の間に一次巻線がされ、１次巻線に流れる電流によって負方向に電圧が発生する２次巻線の一端が電界効果トランジスタのゲート端子に接続された変流器と、入力電源の入力電圧により電界効果トランジスタのゲート電圧を一定値にクランプする電圧開閉回路と、を備えた電圧安定回路が記載されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２００２－１１６８２８号公報
【特許文献2】特開平１－１７５６１４号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
容量負荷と電源との間に設けられたトランジスタのオンオフによって、容量負荷への電力供給を制御することが行われている。トランジスタをオフ状態からオン状態に切り替えると、容量負荷に蓄積された電荷の放電に伴って電力供給経路に突入電流が流れる。突入電流が過大であると、負荷システムが損傷するおそれがある。
【0006】
対策として、電流制限抵抗を含む第１の放電経路と、電流制限抵抗を含まない第２の放電経路を設け、容量負荷への電源投入開始直後のプリディスチャージ期間においては、容量負荷を第１の放電経路に接続することにより、第１の放電経路に放電電流を流し、その後のディスチャージ期間においては、容量負荷を第２の放電経路に接続することにより、容量負荷への電力供給を低抵抗の第２の放電経路を用いて行う方法が考えられる。しかしながら、この方法によれば、第１の放電経路及び第２の放電経路のそれぞれについて、容量負荷との接続／非接続を切り替えるためのトランジスタが必要となりコストアップを招く。
【0007】
開示の技術は、上記の点に鑑みてなされたものであり、容量負荷の放電に伴って発生する突入電流を低コストで抑制することを目的とする。
【課題を解決するための手段】
【0008】
開示の技術に係るディスチャージ制御回路は、容量負荷に接続されたトランジスタに供給される第１のゲート電圧を出力する第１のゲート電圧出力回路と、前記トランジスタに供給される第２のゲート電圧を出力する第２のゲート電圧出力回路と、前記トランジスタへの前記第１のゲート電圧及び前記第２のゲート電圧の供給を切り替える切り替え制御回路と、を含む。前記第１のゲート電圧出力回路は、前記トランジスタに流れる電流が一定となるように前記第１のゲート電圧を制御する。前記第２のゲート電圧出力回路は、一定レベルの電圧を前記第２のゲート電圧として出力する。前記切り替え制御回路は、前記トランジスタに前記第１のゲート電圧を供給した後に、前記第２のゲート電圧を供給する制御を行う。
【発明の効果】
【0009】
開示の技術によれば容量負荷の放電による突入電流を低コストで抑制することが可能となる。
【図面の簡単な説明】
【0010】
【図1】開示の技術の実施形態に係るディスチャージ制御回路を含む、負荷駆動システム１の構成の一例を示す図である。
【図2】開示の技術の実施形態に係る負荷駆動システムについて実施した動作シミュレーションによって取得した、各部の動作波形を示す図である。
【図3】比較例に係る負荷駆動システムの構成の一例を示す図である。
【図4】比較例に係る負荷駆動システムについて実施した動作シミュレーションによって取得した、各部の動作波形を示す図である。
【発明を実施するための形態】
【0011】
以下、開示の技術の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素及び部分には同一の参照符号を付与し、重複する説明は省略する。
【0012】
図１は、開示の技術の実施形態に係るディスチャージ制御回路１０を含む、負荷駆動システム１の構成の一例を示す図である。負荷駆動システム１は、ディスチャージ制御回路１０以外の構成要素として、電源１１、容量負荷１２、トランジスタ１３及び電流検出抵抗１４を有する。負荷駆動システム１は、トランジスタ１３のオンオフによって容量負荷１２への電力供給を制御するシステムである。
【0013】
容量負荷１２は、一端が電源１１の正極に接続され、他端がトランジスタ１３のドレインに接続されている。トランジスタ１３は、例えば電界効果型のトランジスタであり、ドレインが容量負荷１２に接続され、ソースが電流検出抵抗１４の一端に接続され、ゲートがディスチャージ制御回路１０のゲート電圧出力端子１６に接続されている。電流検出抵抗１４は、一端がトランジスタ１３のソースに接続され、他端が電源１１の負極に接続されている。トランジスタ１３のソースと電流検出抵抗１４との接続点は、ディスチャージ制御回路１０の電流検出端子１５に接続されている。トランジスタ１３がオン状態となることで、容量負荷１２と電源１１とが接続され、容量負荷１２に電力が供給される。このとき、容量負荷１２に蓄積された電荷の放電に伴う放電電流がトランジスタ１３及び電流検出抵抗１４に流れる。
【0014】
ディスチャージ制御回路１０は、容量負荷１２への電源投入時に、容量負荷１２の放電に伴って電力供給経路に流れる突入電流を抑制する機能を有する。ディスチャージ制御回路１０は、半導体基板上に設けられた集積回路によって構成されている。ディスチャージ制御回路１０は、第１のゲート電圧出力回路２０、第２のゲート電圧出力回路３０、切り替え制御回路４０及びインバータ５０を有する。
【0015】
第１のゲート電圧出力回路２０は、基準電圧源２１、差動増幅回路２２及び第１のスイッチ２３を含んで構成されている。差動増幅回路２２は、非反転入力端子が基準電圧源２１に接続され、反転入力端子が、電流検出端子１５を介して電流検出抵抗１４に接続され、出力端子が第１のスイッチ２３の一端に接続されている。基準電圧源２１は、差動増幅回路２２の非反転入力端子に入力される基準電圧Ｖｒｅｆを出力する。第１のスイッチ２３は、トランジスタ等の半導体素子によって構成され、一端が差動増幅回路２２の出力端子に接続され、他端がゲート電圧出力端子１６を介してトランジスタ１３のゲートに接続されている。
【0016】
第１のスイッチ２３は、切り替え制御回路４０から供給される制御信号ＳＣに応じてオンオフする。第１のスイッチ２３がオン状態となることで、差動増幅回路２２の出力電圧が第１のゲート電圧ＶＧ１としてトランジスタ１３のゲートに供給される。第１のゲート電圧出力回路２０は、電流検出端子１５に入力される電流検出抵抗１４の端子電圧と、基準電圧Ｖｒｅｆとの差分が一定となるように第１のゲート電圧ＶＧ１を制御する。換言すれば、第１のゲート電圧出力回路２０は、トランジスタ１３に流れる電流が一定となるように第１のゲート電圧ＶＧ１を制御する。
【0017】
第２のゲート電圧出力回路３０は、定電圧源３１及び第２のスイッチ３２を含んで構成されている。第２のスイッチ３２は、一端が定電圧源３１に接続され、他端がゲート電圧出力端子１６を介してトランジスタ１３のゲートに接続されている。第２のスイッチ３２は、切り替え制御回路４０から供給される制御信号ＳＣに応じてオンオフする。第２のスイッチ３２がオン状態となることで、電圧レベルが一定である定電圧源３１の出力電圧が第２のゲート電圧ＶＧ２として出力され、トランジスタ１３のゲートに供給される。
【0018】
切り替え制御回路４０は、トランジスタ１３への第１のゲート電圧ＶＧ１及び第２のゲート電圧ＶＧ２の供給を切り替える。切り替え制御回路４０による切り替え制御は、制御信号ＳＣによって行われる。第１のスイッチ２３には、制御信号ＳＣがそのまま供給され、第２のスイッチ３２には、インバータ５０によって論理反転された制御信号ＳＣが供給される。これにより、第１のスイッチ２３及び第２のスイッチ３２のオンオフは相補的となる。すなわち、第１のスイッチ２３がオン状態の場合、第２のスイッチ３２がオフ状態となり、第１のスイッチ２３がオフ状態の場合、第２のスイッチ３２はオン状態となる。
【0019】
切り替え制御回路４０は、容量負荷１２への電源投入時において、第１のスイッチ２３をオン状態することによりトランジスタ１３に第１のゲート電圧ＶＧ１を供給し、その後、第２のスイッチ３２をオン状態として、トランジスタ１３に第２のゲート電圧ＶＧ２を供給する制御を行う。切り替え制御回路４０は、例えば、トランジスタ１３に第１のゲート電圧ＶＧ１の供給を開始してから所定期間経過した後に、トランジスタ１３に第２のゲート電圧ＶＧ２を供給する制御を行ってもよい。
【0020】
図２は、負荷駆動システム１について実施した動作シミュレーションによって取得した、各部の動作波形を示す図である。図２には、制御信号ＳＣ、トランジスタ１３のドレイン電圧及びゲート電圧並びに放電電流の時間推移が示されている。
【0021】
容量負荷１２への電源投入時において、切り替え制御回路４０は、ハイレベルの制御信号ＳＣを出力する。これにより、第１のスイッチ２３がオン状態、第２のスイッチ３２がオフ状態となる。その結果、第１のゲート電圧出力回路２０から出力される第１のゲート電圧ＶＧ１が、トランジスタ１３のゲートに供給される。第１のゲート電圧ＶＧ１のレベルが上昇し、トランジスタ１３の閾値レベルに達すると、トランジスタ１３がオン状態となり、容量負荷１２に蓄積された電荷の放電が開始される。第１のゲート電圧ＶＧ１がトランジスタ１３のゲートに供給される期間は、容量負荷１２に蓄積された電荷の放電が開始されるプリディスチャージ期間である。
【0022】
容量負荷１２に蓄積された電荷の放電に伴って発生する放電電流は、容量負荷１２からトランジスタ１３及び電流検出抵抗１４を経由して電源１１の負極に至る経路を流れる。電流検出抵抗１４に放電電流が流れることで電流検出抵抗１４の両端に電圧が発生し、この電圧が電流検出端子１５に入力される。第１のゲート電圧出力回路２０は、電流検出端子１５に入力される電流検出抵抗１４の端子電圧と、基準電圧Ｖｒｅｆとの差分が一定となるように第１のゲート電圧ＶＧ１を制御する。換言すれば、第１のゲート電圧出力回路２０は、トランジスタ１３に流れる放電電流が一定となるように第１のゲート電圧ＶＧ１を制御する。このように放電電流を一定にする制御を行うことで、容量負荷１２の放電に伴って発生する突入電流を抑制することができる。図２に示すシミュレーション結果によれば、突入電流のピーク値を１２０ｍＡ程度にまで抑えられている。
【0023】
容量負荷１２に蓄積された電荷の放電に伴って、トランジスタ１３のドレイン電圧が低下する。放電が完了すると、放電電流が略ゼロとなり、トランジスタ１３のドレイン電圧は略ゼロとなる。放電完了後、切り替え制御回路４０は、ローレベルの制御信号ＳＣを出力する。これにより、第１のスイッチ２３がオフ状態、第２のスイッチ３２がオン状態に移行する。その結果、第２のゲート電圧出力回路３０から出力される第２のゲート電圧ＶＧ２が、トランジスタ１３のゲートに供給される。第２のゲート電圧出力回路３０は、容量負荷１２の放電完了後における第１のゲート電圧ＶＧ１のレベルよりも高い一定レベルの電圧を第２のゲート電圧ＶＧ２として出力し、トランジスタ１３のゲートに供給する。これにより、トランジスタ１３のオン状態が維持される。第２のゲート電圧ＶＧ２が供給されているときのトランジスタ１３のオン抵抗は、第１のゲート電圧ＶＧ１が供給されているときのトランジスタ１３のオン抵抗よりも低い。トランジスタのオン抵抗を小さくすることで、容量負荷１２への電力供給を低損失で行うことが可能となる。第２のゲート電圧ＶＧ２がトランジスタ１３のゲートに供給される期間は、容量負荷１２の放電後において、容量負荷１２への電力供給が継続されるディスチャージ期間である。
【0024】
図３は、比較例に係る負荷駆動システム１Ｘの構成の一例を示す図である。比較例に係る負荷駆動システム１Ｘは、電流制限抵抗６１及びトランジスタ６０Ａを含む第１の放電経路Ｐ１と、トランジスタ６０Ｂを含む第２の放電経路Ｐ２を有する。容量負荷１２への電源投入開始直後のプリディスチャージ期間においては、トランジスタ６０Ａがオン状態、トランジスタ６０Ｂがオフ状態とされる。これにより、容量負荷１２は第１の放電経路Ｐ１に接続され、容量負荷１２に蓄積された電荷の放電に伴う放電電流は第１の放電経路Ｐ１に流れる。第１の放電経路Ｐ１に設けられた電流制限抵抗６１によって突入電流が抑制される。その後のディスチャージ期間においては、トランジスタ６０Ａがオフ状態、トランジスタ６０Ｂがオン状態とされる。これにより、容量負荷１２は第２の放電経路Ｐ２に接続され、容量負荷１２への電力供給が低抵抗の第２の放電経路Ｐ２を用いて行われる。
【0025】
図４は、比較例に係る負荷駆動システム１について実施した動作シミュレーションによって取得した、各部の動作波形を示す図である。図４には、容量負荷１２に蓄積された電荷の放電を、第２の放電経路Ｐ２のみを使用して行った場合の放電電流と、第１の放電経路Ｐ１を使用した後、第２の放電経路Ｐ２を使用して行った場合の放電電流が示されている。容量負荷１２に蓄積された電荷の放電を第２の放電経路Ｐ２のみを使用して行った場合、突入電流のピーク値が３１０Ａとなった。一方、容量負荷１２に蓄積された電荷の放電を、第１の放電経路Ｐ１を使用して行った後、第２の放電経路Ｐ２を使用して行った場合、突入電流のピーク値は３３Ａとなった。すなわち、第１の放電経路Ｐ１を用いたプリディスチャージを行うことで、突入電流のピーク値を、第２の放電経路Ｐ２のみを使用して放電を行う場合の１／１０程度にまで抑制することができた。しかしながら、この構成によれば、第１の放電経路Ｐ１及び第２の放電経路Ｐ２のそれぞれについて、トランジスタが必要となりコストアップを招く。
【0026】
一方、開示の技術の実施形態に係るディスチャージ制御回路１０によれば、トランジスタ１３に供給するゲート電圧の切り替えによってトランジスタ１３のオン抵抗を切り替えて、放電経路上の電気抵抗を切り替えるので、放電経路上に設けられるトランジスタの数を１つにすることができる。また、本実施形態に係るディスチャージ制御回路１０によれば、第１のゲート電圧出力回路２０は、トランジスタ１３に流れる放電電流が一定となるように第１のゲート電圧ＶＧ１を制御するので、突入電流を効果的に抑制することができる。
【0027】
以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
容量負荷に接続されたトランジスタに供給される第１のゲート電圧を出力する第１のゲート電圧出力回路と、
前記トランジスタに供給される第２のゲート電圧を出力する第２のゲート電圧出力回路と、
前記トランジスタへの前記第１のゲート電圧及び前記第２のゲート電圧の供給を切り替える切り替え制御回路と、
を含み、
前記第１のゲート電圧出力回路は、前記トランジスタに流れる電流が一定となるように前記第１のゲート電圧を制御し、
前記第２のゲート電圧出力回路は、一定レベルの電圧を前記第２のゲート電圧として出力し、
前記切り替え制御回路は、前記トランジスタに前記第１のゲート電圧を供給した後に、前記第２のゲート電圧を供給する制御を行う
ディスチャージ制御回路。
（付記１）
容量負荷に接続されたトランジスタに供給される第１のゲート電圧を出力する第１のゲート電圧出力回路と、
前記トランジスタに供給される第２のゲート電圧を出力する第２のゲート電圧出力回路と、
前記トランジスタへの前記第１のゲート電圧及び前記第２のゲート電圧の供給を切り替える切り替え制御回路と、
を含み、
前記第１のゲート電圧出力回路は、前記トランジスタに流れる電流が一定となるように前記第１のゲート電圧を制御し、
前記第２のゲート電圧出力回路は、一定レベルの電圧を前記第２のゲート電圧として出力し、
前記切り替え制御回路は、前記トランジスタに前記第１のゲート電圧を供給した後に、前記第２のゲート電圧を供給する制御を行う
ディスチャージ制御回路。
【0028】
（付記２）
前記第１のゲート電圧出力回路は、前記トランジスタに流れる電流を検出する電流検出抵抗の端子電圧と所定の基準電圧との差分が一定となるように前記第１のゲート電圧を制御する
付記１に記載のディスチャージ制御回路。
前記第１のゲート電圧出力回路は、前記トランジスタに流れる電流を検出する電流検出抵抗の端子電圧と所定の基準電圧との差分が一定となるように前記第１のゲート電圧を制御する
付記１に記載のディスチャージ制御回路。
【0029】
（付記３）
前記第１のゲート電圧出力回路は、反転入力端子に前記電流検出抵抗の端子電圧が入力され、非反転入力端子に前記基準電圧が入力される差動増幅回路を含む
付記２に記載のディスチャージ制御回路。
前記第１のゲート電圧出力回路は、反転入力端子に前記電流検出抵抗の端子電圧が入力され、非反転入力端子に前記基準電圧が入力される差動増幅回路を含む
付記２に記載のディスチャージ制御回路。
【0030】
（付記４）
前記第２のゲート電圧のレベルは、前記第１のゲート電圧のレベルよりも高い
付記１から付記３のいずれか１つに記載のディスチャージ制御回路。
前記第２のゲート電圧のレベルは、前記第１のゲート電圧のレベルよりも高い
付記１から付記３のいずれか１つに記載のディスチャージ制御回路。
【符号の説明】
【0031】
１、１Ｘ 負荷駆動システム
１０ ディスチャージ制御回路
１１ 電源
１２ 容量負荷
１３ トランジスタ
１４ 電流検出抵抗
２０ 第１のゲート電圧出力回路
２２ 差動増幅回路
３０ 第２のゲート電圧出力回路
４０ 切り替え制御回路
１０ ディスチャージ制御回路
１１ 電源
１２ 容量負荷
１３ トランジスタ
１４ 電流検出抵抗
２０ 第１のゲート電圧出力回路
２２ 差動増幅回路
３０ 第２のゲート電圧出力回路
４０ 切り替え制御回路
【図1】
【図2】
【図3】
【図4】
