特開 2024-121822 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024121822

(43)【公開日】2024-09-06

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 21/338 20060101AFI20240830BHJP

【ＦＩ】

H01L29/80 H

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2024026884

(22)【出願日】2024-02-26

(31)【優先権主張番号】P 2023027999

(32)【優先日】2023-02-27

(33)【優先権主張国・地域又は機関】JP

【国等の委託研究の成果に係る記載事項】（出願人による申告）令和２年度、国立研究開発法人新エネルギー産業技術総合開発機構「ポスト５Ｇ情報通信システム基盤強化研究開発事業／ポスト５Ｇ情報通信システムの開発」に関する委託研究、産業技術力強化法第１７条の適用を受ける特許出願

(71)【出願人】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】向井 章

(72)【発明者】

【氏名】岡田 政也

(72)【発明者】

【氏名】眞壁 勇夫

(72)【発明者】

【氏名】早坂 明泰

【テーマコード（参考）】

5F102

【Ｆターム（参考）】

5F102GB01

5F102GC01

5F102GD01

5F102GD10

5F102GJ02

5F102GJ04

5F102GK04

5F102GL04

5F102GM04

5F102GQ01

5F102GS04

5F102GV06

5F102GV08

(57)【要約】

【課題】電気的特性を向上できる半導体装置を提供する。
【解決手段】半導体装置は、上面が窒素極性を有するバリア層と、上面が窒素極性を有し、前記バリア層の上のチャネル層と、前記チャネル層の上の窒化珪素膜と、前記窒化珪素膜の上の誘電体膜と、前記誘電体膜の上のゲート電極と、を有し、前記誘電体膜の比誘電率は、前記窒化珪素膜の比誘電率よりも高い。
【選択図】図１

【特許請求の範囲】

【請求項1】

上面が窒素極性を有するバリア層と、
上面が窒素極性を有し、前記バリア層の上のチャネル層と、
前記チャネル層の上の窒化珪素膜と、
前記窒化珪素膜の上の誘電体膜と、
前記誘電体膜の上のゲート電極と、
を有し、
前記誘電体膜の比誘電率は、前記窒化珪素膜の比誘電率よりも高い、半導体装置。

【請求項2】

前記窒化珪素膜の厚さは１ｎｍ以上である、請求項１に記載の半導体装置。

【請求項3】

厚さ方向において、前記誘電体膜の第１容量は、前記窒化珪素膜の第２容量以下である、請求項１または請求項２に記載の半導体装置。

【請求項4】

厚さ方向において、前記バリア層の上面と前記窒化珪素膜の下面との間の第３容量は、前記窒化珪素膜の第２容量以下である、請求項１または請求項２に記載の半導体装置。

【請求項5】

厚さ方向において、前記バリア層の上面と前記窒化珪素膜の下面との間の第３容量は、前記誘電体膜の第１容量以下である、請求項１または請求項２に記載の半導体装置。

【請求項6】

前記チャネル層と前記窒化珪素膜との間の第３窒化物半導体を含むキャップ層を有する、請求項１または請求項２に記載の半導体装置。

【請求項7】

前記誘電体膜は、ハフニウム、ランタンおよびジルコニウムからなる群から選択された少なくとも１種を含む、請求項１または請求項２に記載の半導体装置。

【請求項8】

前記窒化珪素膜の厚さは１０ｎｍ以下である、請求項１または請求項２に記載の半導体装置。

【請求項9】

少なくとも前記チャネル層に第１凹部および第２凹部が形成され、
前記チャネル層よりも電気抵抗が低い前記第１凹部内の第１窒化物半導体層と、
前記チャネル層よりも電気抵抗が低い前記第２凹部内の第２窒化物半導体層と、
前記第１窒化物半導体層にオーミック接触するソース電極と、
前記第２窒化物半導体層にオーミック接触するドレイン電極と、
を有する、請求項１または請求項２に記載の半導体装置。

【請求項10】

上面が窒素極性を有するバリア層と、
上面が窒素極性を有し、前記バリア層の上のチャネル層と、
前記チャネル層の上の窒化珪素膜と、
前記窒化珪素膜の上の誘電体膜と、
前記誘電体膜の上のゲート電極と、
を有し、
前記チャネル層および前記バリア層に、第１凹部および第２凹部が形成され、
前記チャネル層よりも電気抵抗が低い前記第１凹部内の第１窒化物半導体層と、
前記チャネル層よりも電気抵抗が低い前記第２凹部内の第２窒化物半導体層と、
前記第１窒化物半導体層にオーミック接触するソース電極と、
前記第２窒化物半導体層にオーミック接触するドレイン電極と、
を有し、
前記誘電体膜の比誘電率は、前記窒化珪素膜の比誘電率よりも高く、
前記誘電体膜は、ハフニウム、ランタンおよびジルコニウムからなる群から選択された少なくとも１種を含み、
前記窒化珪素膜の厚さは１ｎｍ以上であり、
厚さ方向において、
前記誘電体膜の第１容量は、前記窒化珪素膜の第２容量以下であり、
前記バリア層の上面と前記窒化珪素膜の下面との間の第３容量は、前記第２容量以下であり、
前記第３容量は、前記第１容量以下である、半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置に関する。

【背景技術】

【0002】

バリア層の上にチャネル層が形成された構造を有する高電子移動度トランジスタ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）が提案されている。また、ドレイン電流の向上のために、ゲート絶縁膜に、窒化珪素（ＳｉＮ）よりも比誘電率が高い誘電率膜（以下、高誘電率膜ということがある。）が用いられたトランジスタも提案されている。高誘電率膜は、堆積と堆積後の熱処理により形成される。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００７－３２９４８３号公報

【特許文献2】特表２０１０－５１０６８０号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

バリア層の上にチャネル層が形成された構造を有するＨＥＭＴのゲート絶縁膜に高誘電率膜が用いられても、更なる電気的特性の向上が困難である。

【0005】

本開示は、電気的特性を向上できる半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示の半導体装置は、上面が窒素極性を有するバリア層と、上面が窒素極性を有し、前記バリア層の上のチャネル層と、前記チャネル層の上の窒化珪素膜と、前記窒化珪素膜の上の誘電体膜と、前記誘電体膜の上のゲート電極と、を有し、前記誘電体膜の比誘電率は、前記窒化珪素膜の比誘電率よりも高い。

【発明の効果】

【0007】

本開示によれば、電気的特性を向上できる。

【図面の簡単な説明】

【0008】

【図1】図１は、実施形態に係る半導体装置を示す断面図である。

【図2】図２は、ＳｉＮ膜および誘電体膜の厚さの好ましい範囲の一例を示す図である。

【図3】図３は、ＳｉＮ膜の厚さと総容量への寄与率との関係を示す図である。

【図4】図４は、誘電体膜の厚さと総容量への寄与率との関係を示す図である。

【図5】図５は、Ｇａ原子の信号強度の測定結果を示す図である。

【発明を実施するための形態】

【0009】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。

【0010】

〔１〕 本開示の一態様に係る半導体装置は、上面が窒素極性を有するバリア層と、上面が窒素極性を有し、前記バリア層の上のチャネル層と、前記チャネル層の上の窒化珪素膜と、前記窒化珪素膜の上の誘電体膜と、前記誘電体膜の上のゲート電極と、を有し、前記誘電体膜の比誘電率は、前記窒化珪素膜の比誘電率よりも高い。

【0011】

本願発明者は、従来のバリア層の上にチャネル層が形成された構造を有するＨＥＭＴのゲート絶縁膜に高誘電率膜が用いられた場合に電気的特性の向上が困難である原因を究明すべく鋭意検討を行った。この結果、高誘電率膜の形成の際の熱処理中にチャネル層を構成する原子が高誘電率膜に拡散していることが判明した。また、高誘電率膜とチャネル層との間に窒化珪素膜がある場合には、チャネル層を構成する原子の拡散が抑制されることも判明した。

【0012】

本開示の一態様に係る半導体装置は、上記のように、チャネル層の上の窒化珪素膜と、窒化珪素膜の上の誘電体膜と、誘電体膜の上のゲート電極とを有する。また、誘電体膜の比誘電率は窒化珪素膜の比誘電率よりも高い。このため、大きなドレイン電流が得られるとともに、チャネル層を構成する原子の拡散に伴う電気的特性の低下を抑制できる。従って、電気的特性を向上できる。

【0013】

〔２〕 〔１〕において、前記窒化珪素膜の厚さは１ｎｍ以上であってもよい。この場合、窒化珪素膜を良好な被覆性で形成しやすい。

【0014】

〔３〕 〔１〕または〔２〕において、厚さ方向において、前記誘電体膜の第１容量は、前記窒化珪素膜の第２容量以下であってもよい。この場合、窒化珪素膜および誘電体膜の積層体に高い容量を得やすい。

【0015】

〔４〕 〔１〕から〔３〕のいずれかにおいて、厚さ方向において、前記バリア層の上面と前記窒化珪素膜の下面との間の第３容量は、前記窒化珪素膜の第２容量以下であってもよい。この場合、ゲート電極とバリア層との間の容量を、チャネル層の容量を含む第３容量により調整しやすい。

【0016】

〔５〕 〔１〕から〔４〕のいずれかにおいて、厚さ方向において、前記バリア層の上面と前記窒化珪素膜の下面との間の第３容量は、前記誘電体膜の第１容量以下であってもよい。この場合、ゲート電極とバリア層との間の容量を、チャネル層の容量を含む第３容量により調整しやすい。

【0017】

〔６〕 〔１〕から〔５〕のいずれかにおいて、前記チャネル層と前記窒化珪素膜との間の第３窒化物半導体を含むキャップ層を有してもよい。この場合、二次元電子ガスの濃度を安定させやすい。

【0018】

〔７〕 〔１〕から〔６〕のいずれかにおいて、前記誘電体膜は、ハフニウム、ランタンおよびジルコニウムからなる群から選択された少なくとも１種を含んでもよい。この場合、誘電体膜に高い比誘電率を得やすい。

【0019】

〔８〕 〔１〕から〔７〕のいずれかにおいて、前記窒化珪素膜の厚さは１０ｎｍ以下であってもよい。この場合、ゲート電極とバリア層との間の容量を、チャネル層の容量を含む第３容量により調整しやすい。

【0020】

〔９〕 〔１〕から〔８〕のいずれかにおいて、少なくとも前記チャネル層に第１凹部および第２凹部が形成され、前記チャネル層よりも電気抵抗が低い前記第１凹部内の第１窒化物半導体層と、前記チャネル層よりも電気抵抗が低い前記第２凹部内の第２窒化物半導体層と、前記第１窒化物半導体層にオーミック接触するソース電極と、前記第２窒化物半導体層にオーミック接触するドレイン電極と、を有してもよい。この場合、ソース電極およびドレイン電極と二次元電子ガスとの間の電気抵抗を低くできる。第１凹部および第２凹部はチャネル層およびバリア層に形成されていてもよい。

【0021】

〔１０〕 本開示の他の一態様に係る半導体装置は、上面が窒素極性を有するバリア層と、上面が窒素極性を有し、前記バリア層の上のチャネル層と、前記チャネル層の上の窒化珪素膜と、前記窒化珪素膜の上の誘電体膜と、前記誘電体膜の上のゲート電極と、を有し、前記チャネル層および前記バリア層に、第１凹部および第２凹部が形成され、前記チャネル層よりも電気抵抗が低い前記第１凹部内の第１窒化物半導体層と、前記チャネル層よりも電気抵抗が低い前記第２凹部内の第２窒化物半導体層と、前記第１窒化物半導体層にオーミック接触するソース電極と、前記第２窒化物半導体層にオーミック接触するドレイン電極と、を有し、前記誘電体膜の比誘電率は、前記窒化珪素膜の比誘電率よりも高く、前記誘電体膜は、ハフニウム、ランタンおよびジルコニウムからなる群から選択された少なくとも１種を含み、前記窒化珪素膜の厚さは１ｎｍ以上であり、厚さ方向において、前記誘電体膜の第１容量は、前記窒化珪素膜の第２容量以下であり、前記バリア層の上面と前記窒化珪素膜の下面との間の第３容量は、前記第２容量以下であり、前記第３容量は、前記第１容量以下である。

【0022】

この場合も、大きなドレイン電流が得られるとともに、チャネル層を構成する原子の拡散に伴う電気的特性の低下を抑制できる。従って、電気的特性を向上できる。

【0023】

［本開示の実施形態の詳細］
以下、本開示の実施形態について詳細に説明するが、本開示はこれらに限定されるものではない。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。本開示において、「平面視」とは、対象物を上方から見ることをいう。

【0024】

実施形態はＧａＮ系高電子移動度トランジスタ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）を含む半導体装置に関する。図１は、実施形態に係る半導体装置を示す断面図である。

【0025】

図１に示すように、実施形態に係る半導体装置１は、主として、基板１０と、エピタキシャル層２０と、窒化珪素（ＳｉＮ）膜３１と、誘電体膜３２と、再成長層４１Ｓと、再成長層４１Ｄと、パッシベーション膜５０と、ゲート電極５２と、ソース電極４２Ｓと、ドレイン電極４２Ｄとを有する。

【0026】

基板１０は、例えば窒化ガリウム（ＧａＮ）系半導体層の成長用基板であり、例えば、半絶縁性のＳｉＣ基板である。基板１０がＳｉＣ基板である場合、基板１０の上面は炭素（Ｃ）極性面である。基板１０の表面がＣ極性面である場合、エピタキシャル層２０は、窒素（Ｎ）極性面を成長面として結晶成長することができる。

【0027】

エピタキシャル層２０は、バッファ層２１と、バリア層２２と、スペーサ層２３と、チャネル層２４と、キャップ層２５とを有する。

【0028】

バッファ層２１は基板１０の上にある。バッファ層２１は、例えば窒化アルミニウム（ＡｌＮ）層である。ＡｌＮ層の厚さは、例えば５ｎｍ以上１００ｎｍ以下である。バッファ層２１が、ＡｌＮ層と、ＡｌＮ層の上のＧａＮ層または窒化アルミニウムガリウム（ＡｌＧａＮ）層とを有してもよい。

【0029】

バリア層２２はバッファ層２１の上にある。バリア層２２は、例えばＡｌＧａＮ層である。バリア層２２のバンドギャップはチャネル層２４のバンドギャップよりも大きい。バリア層２２の厚さは、例えば５ｎｍ以上５０ｎｍ以下である。バリア層２２の組成は、例えばＡｌ_ＹＧａ_１－ＹＮ（０．１５≦Ｙ≦０．５５）である。バリア層２２の導電型は、例えばｎ型またはアンドープ（ｉ型）である。ＡｌＧａＮ層に代えて、窒化インジウムアルミニウム（ＩｎＡｌＮ）層または窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）層が用いられてもよい。

【0030】

スペーサ層２３はバリア層２２の上にある。スペーサ層２３は、例えばＡｌＮ層である。スペーサ層２３の厚さは、例えば０．５ｎｍ以上３．０ｎｍ以下の範囲内である。

【0031】

チャネル層２４はスペーサ層２３の上にある。チャネル層２４は、例えばＧａＮ層である。チャネル層２４のバンドギャップはバリア層２２のバンドギャップよりも小さい。チャネル層２４の厚さは、例えば５ｎｍ以上３０ｎｍ以下である。チャネル層２４とバリア層２２およびスペーサ層２３との間にはそれらの格子定数の相違から歪が生じ、この歪が両者の界面にピエゾ電荷を誘起する。これにより、チャネル層２４内におけるバリア層２２側の領域（チャネル領域２６）において２次元電子ガス（ｔｗｏ ｄｉｍｅｎｓｉｏｎａｌ ｅｌｅｃｔｒｏｎ ｇａｓ：２ＤＥＧ）の密度が向上する。チャネル層２４の導電型は、例えばｎ型またはアンドープ（ｉ型）である。

【0032】

キャップ層２５はチャネル層２４の上にある。キャップ層２５は、例えばＡｌＧａＮ層である。キャップ層２５の厚さは、例えば１ｎｍ以上５ｎｍ以下である。ＡｌＧａＮ層は第３窒化物半導体層の一例である。

【0033】

ＳｉＣ基板のＣ極性面上において、バッファ層２１、バリア層２２、スペーサ層２３、チャネル層２４およびキャップ層２５は、Ｎ極性面を成長面として結晶成長する。従って、バッファ層２１、バリア層２２、スペーサ層２３、チャネル層２４およびキャップ層２５の基板１０の各々の上面はＮ極性を有し、各々の下面はガリウム（Ｇａ）極性を有する。

【0034】

エピタキシャル層２０に、ソース用の第１凹部４０Ｓと、ドレイン用の第２凹部４０Ｄとが形成されている。第１凹部４０Ｓの底および第２凹部４０Ｄの底は、チャネル層２４の上面２４Ａよりもエピタキシャル層２０の下面に近い。つまり、第１凹部４０Ｓおよび第２凹部４０Ｄは、チャネル層２４の上面２４Ａよりも深く形成されている。第１凹部４０Ｓの底および第２凹部４０Ｄの底は、チャネル層２４にあってもよく、スペーサ層２３にあってもよく、バリア層２２にあってもよい。

【0035】

ＳｉＮ膜３１はエピタキシャル層２０の上にある。ＳｉＮ膜３１はエピタキシャル層２０の上面に接する。ＳｉＮ膜３１の厚さは、例えば１ｎｍ以上１０ｎｍ以下である。ＳｉＮ膜３１に、ソース用の第１開口３１Ｓと、ドレイン用の第２開口３１Ｄとが形成されている。第１開口３１Ｓは第１凹部４０Ｓにつながり、第２開口３１Ｄは第２凹部４０Ｄにつながる。

【0036】

誘電体膜３２はＳｉＮ膜３１の上にある。誘電体膜３２はＳｉＮ膜３１の上面に接する。エピタキシャル層２０と誘電体膜３２との間にＳｉＮ膜３１があり、誘電体膜３２はＳｉＮ膜３１によりエピタキシャル層２０から隔てられている。誘電体膜３２の比誘電率はＳｉＮ膜３１の比誘電率よりも高い。誘電体膜３２の比誘電率は、例えば７．８よりも高い。誘電体膜３２は、ハフニウム、ランタンおよびジルコニウムからなる群から選択された少なくとも１種を含んでもよい。例えば、誘電体膜３２はハフニウムシリケート（ＨｆＳｉＯ_Ｘ）膜であり、誘電体膜３２の比誘電率は１３．５程度である。誘電体膜３２の厚さは、例えば３ｎｍ以上１５ｎｍ以下である。誘電体膜３２に、ソース用の第３開口３２Ｓと、ドレイン用の第４開口３２Ｄとが形成されている。第３開口３２Ｓは第１開口３１Ｓにつながり、第４開口３２Ｄは第２開口３１Ｄにつながる。

【0037】

再成長層４１Ｓは第１凹部４０Ｓ内でチャネル層２４、スペーサ層２３またはバリア層２２の上にある。再成長層４１Ｄは第２凹部４０Ｄ内でチャネル層２４、スペーサ層２３またはバリア層２２の上にある。再成長層４１Ｓおよび再成長層４１Ｄは、例えばｎ型ＧａＮ層である。再成長層４１Ｓおよび再成長層４１Ｄはｎ型不純物としてＧｅまたはＳｉを含有する。再成長層４１Ｓおよび再成長層４１Ｄの電気抵抗はチャネル層２４の電気抵抗よりも低い。例えば、再成長層４１Ｓおよび再成長層４１Ｄは、エピタキシャル層２０への第１凹部４０Ｓおよび第２凹部４０Ｄの形成の後のｎ型ＧａＮ層の再成長により形成されている。再成長層４１Ｓは第１窒化物半導体層の一例であり、再成長層４１Ｄは第２窒化物半導体層の一例である。

【0038】

ソース電極４２Ｓは再成長層４１Ｓの上にあり、ドレイン電極４２Ｄは再成長層４１Ｄの上にある。平面視で、ソース電極４２Ｓは第１凹部４０Ｓ、第１開口３１Ｓおよび第３開口３２Ｓの内側にあり、ドレイン電極４２Ｄは第２凹部４０Ｄ、第２開口３１Ｄおよび第４開口３２Ｄの内側にある。ソース電極４２Ｓは再成長層４１Ｓに接し、ドレイン電極４２Ｄは再成長層４１Ｄに接する。ソース電極４２Ｓは再成長層４１Ｓにオーミック接触し、ドレイン電極４２Ｄは再成長層４１Ｄにオーミック接触する。

【0039】

パッシベーション膜５０は誘電体膜３２、再成長層４１Ｓ、再成長層４１Ｄ、ソース電極４２Ｓおよびドレイン電極４２Ｄを覆う。パッシベーション膜５０は、例えばＳｉＮ膜である。パッシベーション膜５０の厚さは、例えば誘電体膜３２の上の厚さが均一な部分において５ｎｍ以上５０ｎｍ以下である。パッシベーション膜５０に、ソース用の第５開口５０Ｓと、ドレイン用の第６開口５０Ｄと、ゲート用の第７開口５０Ｇとが形成されている。第５開口５０Ｓからソース電極４２Ｓの一部が露出し、第６開口５０Ｄからドレイン電極４２Ｄの一部が露出する。平面視で、第７開口５０Ｇは第５開口５０Ｓと第６開口５０Ｄとの間にある。第７開口５０Ｇから誘電体膜３２の一部が露出する。

【0040】

平面視で、ゲート電極５２はソース電極４２Ｓとドレイン電極４２Ｄとの間にある。ゲート電極５２はパッシベーション膜５０の上にあり、第７開口５０Ｇを通じて誘電体膜３２に接する。

【0041】

実施形態に係る半導体装置１においては、エピタキシャル層２０とゲート電極５２との間に誘電体膜３２があるため、チャネル領域２６とゲート電極５２との間で漏れ電流を抑制でき、ゲート電圧を変調できる範囲が拡大する。従って、大きなドレイン電流が得られる。また、エピタキシャル層２０と誘電体膜３２との間にＳｉＮ膜３１があるため、エピタキシャル層２０を構成する原子、ここではＧａ原子の誘電体膜３２への拡散を抑制できる。従って、半導体装置１によれば、電気的特性を向上できる。

【0042】

キャップ層２５があることで、エピタキシャル層２０とＳｉＮ膜３１との界面に良好な平坦性を得やすく、２ＤＥＧの濃度を安定させやすい。

【0043】

誘電体膜３２がハフニウム、ランタンおよびジルコニウムからなる群から選択された少なくとも１種を含んでいることで、誘電体膜３２に高い比誘電率を得やすい。

【0044】

また、ソース電極４２Ｓが再成長層４１Ｓにオーミック接触し、ドレイン電極４２Ｄが再成長層４１Ｄにオーミック接触することで、ソース電極およびドレイン電極と２ＤＥＧとの間の電気抵抗を低くできる。

【0045】

次に、ＳｉＮ膜３１および誘電体膜３２の厚さと、ゲート電極５２とチャネル領域２６との間の容量とについて説明する。図２は、ＳｉＮ膜３１および誘電体膜３２の厚さの好ましい範囲の一例を示す図である。

【0046】

ＳｉＮ膜３１の厚さが１ｎｍ未満であると、ＳｉＮ膜３１の形成時の被覆性（カバレッジ）が低くなるおそれがある。このため、Ｇａ原子の誘電体膜３２への拡散を抑制するために、ＳｉＮ膜３１の厚さは、好ましくは１ｎｍ以上である。図２では、実線の直線Ｌ１が、ＳｉＮ膜３１の厚さが１ｎｍとなる点の集合からなる直線である。

【0047】

厚さ方向において、チャネル層２４の容量をＣ２４とし、キャップ層２５の容量をＣ２５とし、ＳｉＮ膜３１の容量をＣ３１とし、誘電体膜３２の容量をＣ３２とし、ゲート電極５２とバリア層２２との間の容量をＣとすると、下記の式（１）が成り立つ。

【0048】

１／Ｃ＝１／Ｃ２４＋１／Ｃ２５＋１／Ｃ３１＋１／Ｃ３２ ・・・ （１）

【0049】

式（１）から、容量Ｃ２４、容量Ｃ２５、容量Ｃ３１および容量Ｃ３２の容量Ｃへの寄与率が求められる。チャネル層２４の組成を特定すればチャネル層２４の比誘電率Ｅ２４を特定でき、チャネル層２４の比誘電率Ｅ２４を特定できれば、チャネル層２４の厚さＴ２４および面積Ｓ２４を用いてチャネル層２４の容量Ｃ２４を特定できる。キャップ層２５の組成を特定すればキャップ層２５の比誘電率Ｅ２５を特定でき、キャップ層２５の比誘電率Ｅ２５を特定できれば、キャップ層２５の厚さＴ２５および面積Ｓ２５を用いてキャップ層２５の容量Ｃ２５を特定できる。ＳｉＮ膜３１の組成を特定すればＳｉＮ膜３１の比誘電率Ｅ３１を特定でき、ＳｉＮ膜３１の比誘電率Ｅ３１を特定できれば、ＳｉＮ膜３１の厚さＴ３１および面積Ｓ３１を用いてＳｉＮ膜３１の容量Ｃ３１を特定できる。誘電体膜３２の組成を特定すれば誘電体膜３２の比誘電率Ｅ３２を特定でき、誘電体膜３２の比誘電率Ｅ３２を特定できれば、誘電体膜３２の厚さＴ３２および面積Ｓ３２を用いて誘電体膜３２の容量Ｃ３２を特定できる。ここで、寄与率とは、全体の容量に対し各成分の容量が占める割合であり、例えば、チャネル層２４の寄与率は下記の式（２）により決定される。他の容量成分に関しても同様である。

【0050】

チャネル層２４の寄与率＝１００×Ｃ／Ｃ２４ ・・・ （２）

【0051】

以下の説明において、各容量は説明の便宜上、単位面積当たりの容量であり、面積Ｓ２４、Ｓ２５、Ｓ３１およびＳ３２は互いに同じであるものとする。ＳｉＮ膜３１の厚さが１０ｎｍより大きいと、容量Ｃ３１が小さくなりすぎ、容量Ｃ３１の寄与率が高くなりすぎるおそれがある。このため、ＳｉＮ膜３１の厚さＴ３１は、好ましくは１０ｎｍ以下であり、より好ましくは９ｎｍ以下であり、更に好ましくは７ｎｍ以下である。また、ＳｉＮ膜３１の厚さＴ３１が１０ｎｍ以下であると、ゲート電極５２とバリア層２２との間の容量Ｃをバリア層２２の上面とＳｉＮ膜３１の下面との間の第３容量Ｃ３０により調整しやすい。第３容量Ｃ３０はチャネル層２４の容量Ｃ２４およびキャップ層２５の容量Ｃ２５を含む。例えば、第３容量Ｃ３０は、数式「１／Ｃ３０＝１／Ｃ２４＋１／Ｃ２５」を用いて推定できる。

【0052】

誘電体膜３２の容量Ｃ３２は、好ましくはＳｉＮ膜３１の容量Ｃ３１以下である。言い換えると、誘電体膜３２の厚さＴ３２は、好ましくは、誘電体膜３２の容量Ｃ３２がＳｉＮ膜３１の容量Ｃ３１と等しくなる厚さ以上である。誘電体膜３２の容量Ｃ３２がＳｉＮ膜３１の容量Ｃ３１と等しい場合、誘電体膜３２の厚さＴ３２は厚さＴ３１のＥ３２／Ｅ３１倍になる。この場合、ＳｉＮ膜３１および誘電体膜３２の積層体に高い容量を得やすい。容量Ｃ３２は第１容量の一例であり、容量Ｃ３１は第２容量の一例である。図２では、破線の直線Ｌ２が、第１容量が第２容量と等しくなる点の集合からなる直線である。

【0053】

バリア層２２の上面とＳｉＮ膜３１の下面との間の第３容量Ｃ３０は、好ましくはＳｉＮ膜３１の容量Ｃ３１以下である。言い換えると、ＳｉＮ膜３１の厚さＴ３１は、好ましくは、ＳｉＮ膜３１の容量Ｃ３１が第３容量Ｃ３０と等しくなる厚さ以下である。この場合、ゲート電極５２とバリア層２２との間の容量Ｃを第３容量Ｃ３０により調整しやすい。図２では、二点鎖線の直線Ｌ３が、第２容量が第３容量と等しくなる点の集合からなる直線である。

【0054】

バリア層２２の上面とＳｉＮ膜３１の下面との間の第３容量Ｃ３０は、好ましくは誘電体膜３２の容量Ｃ３２以下である。言い換えると、誘電体膜３２の厚さＴ３２は、好ましくは、誘電体膜３２の容量Ｃ３２が第３容量Ｃ３０と等しくなる厚さ以下である。この場合も、ゲート電極５２とバリア層２２との間の容量Ｃを第３容量Ｃ３０により調整しやすい。図２では、一点鎖線の直線Ｌ４が、第１容量が第３容量と等しくなる点の集合からなる直線である。

【0055】

図３に、チャネル層２４が、厚さが１０ｎｍのＧａＮ層であり、キャップ層２５が、厚さが３ｎｍのＡｌ_０．２Ｇａ_０．８Ｎ層であり、誘電体膜３２が、比誘電率が１３．５で厚さが１０ｎｍである場合のＳｉＮ膜３１の厚さＴ３１と各容量の容量Ｃへの寄与率との関係を示す。図４に、チャネル層２４が、厚さが１０ｎｍのＧａＮ層であり、キャップ層２５が、厚さが３ｎｍのＡｌ_０．２Ｇａ_０．８Ｎ層であり、ＳｉＮ膜３１の厚さが３ｎｍである場合の誘電体膜３２の厚さＴ３２と各容量の容量Ｃへの寄与率との関係を示す。チャネル層２４の容量計算にあたっては量子変位の影響を含む。

【0056】

この例では、図３および図４中の「ＳｉＮ膜３１の寄与率」を示す曲線と「誘電体膜３２の寄与率」を示す曲線との交点Ｐ１が、図２中の直線Ｌ２上の点に相当する。図３中の「ＳｉＮ膜３１の寄与率」を示す曲線と「チャネル層２４の寄与率」を示す曲線との交点Ｐ２が、図２中の直線Ｌ３上の点に相当する。図４中の「誘電体膜３２の寄与率」を示す曲線と「チャネル層２４の寄与率」を示す曲線との交点Ｐ３が、図２中の直線Ｌ４上の点に相当する。

【0057】

次に、本願発明者が行ったＧａ原子の拡散に関する実験について説明する。この実験では、実施形態にならう試料Ａと、ＳｉＮ膜３１がないことを除き試料Ａと同じ構造を有する試料Ｂとを作製し、絶縁膜へのＧａ原子の程度を測定した。なお、誘電体膜３２としてはハフニウムシリケート膜を形成し、ハフニウムシリケート膜の形成時には８００℃での熱処理を行った。

【0058】

試料Ａについては、ＳｉＮ膜３１および誘電体膜３２の積層体中のＧａ原子の信号強度を飛行時間型二次イオン質量分析計（ｔｉｍｅ－ｏｆ－ｆｌｉｇｈｔ ｓｅｃｏｎｄａｒｙ ｉｏｎ ｍａｓｓ ｓｐｅｃｔｒｏｍｅｔｒｙ：ＴＯＦ－ＳＩＭＳ）により測定した。試料Ｂについては、誘電体膜３２の積層体中のＧａ原子の信号強度をＴＯＦ－ＳＩＭＳにより測定した。これらの結果を図５に示す。図５中の横軸は、絶縁膜の下面を０とし、基板１０に向かう方向を正とした位置を示している。また、位置は絶縁膜の厚さで標準化してある。図５中の縦軸は、ＴＯＦ－ＳＩＭＳにより測定されたＧａ原子の信号強度を示す。

【0059】

図５に示すように、ＳｉＮ膜３１を含む試料Ａでは、ＳｉＮ膜３１を含まない試料Ｂよりも絶縁膜中のＧａ原子の信号強度が低かった。このことは、ＳｉＮ膜３１によりＧａ原子の拡散が抑制されていることを示している。

【0060】

以上、実施形態について詳述したが、本開示は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形および変更が可能である。

【符号の説明】

【0061】

１：半導体装置
１０：基板
２０：エピタキシャル層
２１：バッファ層
２２：バリア層
２３：スペーサ層
２４：チャネル層
２４Ａ：上面
２５：キャップ層
２６：チャネル領域
３１：ＳｉＮ膜
３１Ｓ：第１開口
３１Ｄ：第２開口
３２：誘電体膜
３２Ｓ：第３開口
３２Ｄ：第４開口
４０Ｓ：第１凹部
４０Ｄ：第２凹部
４１Ｄ、４１Ｓ：再成長層
４２Ｄ：ドレイン電極
４２Ｓ：ソース電極
５０：パッシベーション膜
５０Ｓ：第５開口
５０Ｄ：第６開口
５０Ｇ：第７開口
５２：ゲート電極

【図1】

【図2】

【図3】

【図4】

【図5】