特開 2024-122062 発振器及び電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024122062

(43)【公開日】2024-09-09

(54)【発明の名称】発振器及び電子機器

(51)【国際特許分類】

   H03B 5/32 20060101AFI20240902BHJP

   H05K 1/02 20060101ALN20240902BHJP

【ＦＩ】

H03B5/32 H

H05K1/02 N

【審査請求】未請求

【請求項の数】16

【出願形態】ＯＬ

(21)【出願番号】P 2023029382

(22)【出願日】2023-02-28

(71)【出願人】

【識別番号】000002369

【氏名又は名称】セイコーエプソン株式会社

(74)【代理人】

【識別番号】100104710

【弁理士】

【氏名又は名称】竹腰 昇

(74)【代理人】

【識別番号】100090479

【弁理士】

【氏名又は名称】井上 一

(74)【代理人】

【識別番号】100124682

【弁理士】

【氏名又は名称】黒田 泰

(74)【代理人】

【識別番号】100166523

【弁理士】

【氏名又は名称】西河 宏晃

(72)【発明者】

【氏名】鳥海 裕一

(72)【発明者】

【氏名】伊藤 久浩

【テーマコード（参考）】

5E338

5J079

【Ｆターム（参考）】

5E338CC01

5E338CC06

5E338EE13

5J079AA04

5J079BA39

5J079BA43

5J079BA47

5J079HA25

5J079HA29

(57)【要約】

【課題】デカップリングコンデンサーの効果の低減を抑制できる発振器、電子機器等の提供。
【解決手段】発振器４は、電源端子ＴＶＤＤとグランド端子ＴＧＮＤと正極側クロック端子ＴＣＫと負極側クロック端子ＴＸＣＫと、を含む。電源端子ＴＶＤＤは高電位側電源電圧が供給される。グランド端子ＴＧＮＤは低電位側電源電圧が供給される。正極側クロック端子ＴＣＫは差動クロック信号の正極側クロック信号ＣＫを出力する。負極側クロック端子ＴＸＣＫは差動クロック信号の負極側クロック信号ＸＣＫを出力する。電源端子ＴＶＤＤとグランド端子ＶＧＮＤは並んで配置され、正極側クロック端子ＴＣＫと負極側クロック端子ＴＸＣＫは並んで配置される。
【選択図】 図１

【特許請求の範囲】

【請求項1】

高電位側電源電圧が供給される電源端子と、
低電位側電源電圧が供給されるグランド端子と、
差動クロック信号の正極側クロック信号を出力する正極側クロック端子と、
前記差動クロック信号の負極側クロック信号を出力する負極側クロック端子と、
を含み、
前記電源端子と前記グランド端子が並んで配置され、
前記正極側クロック端子と前記負極側クロック端子が並んで配置されることを特徴とする発振器。

【請求項2】

請求項１に記載された発振器において、
前記電源端子及び前記グランド端子は、前記発振器の第１辺に沿って並んで配置され、
前記負極側クロック端子及び前記正極側クロック端子は、前記第１辺の対辺である第２辺に沿って並んで配置されることを特徴とする発振器。

【請求項3】

請求項２に記載された発振器において、
クロック信号の出力制御信号が入力される出力制御端子を含み、
前記出力制御端子、前記電源端子及び前記グランド端子は、前記第１辺に沿って並んで配置されることを特徴とする発振器。

【請求項4】

請求項３に記載された発振器において、
故障診断信号を出力する故障診断端子を含み、
前記故障診断端子、前記負極側クロック端子及び前記正極側クロック端子は、前記第２辺に沿って配置されることを特徴とする発振器。

【請求項5】

請求項２に記載された発振器において、
クロック信号の出力制御信号が入力される出力制御端子を含み、
前記出力制御端子、前記負極側クロック端子及び前記正極側クロック端子は前記第２辺に沿って並んで配置されることを特徴とする発振器。

【請求項6】

請求項５に記載された発振器において、
故障診断信号を出力する故障診断端子を含み、
前記故障診断端子、前記電源端子及び前記グランド端子は前記第１辺に沿って並んで配置されることを特徴とする発振器。

【請求項7】

請求項１に記載された発振器において、
前記発振器の第１辺に対向する辺を第２辺とし、前記第１辺及び前記第２辺に交差する辺を第３辺とし、前記第３辺に対向する辺を第４辺としたとき、
前記第１辺と前記第４辺が交差する第１コーナー部に、前記電源端子が配置され、
前記第２辺と前記第４辺が交差する第２コーナー部に、前記グランド端子が配置されることを特徴とする発振器。

【請求項8】

請求項１に記載された発振器において、
クロック信号の出力制御信号が入力される出力制御端子と、
故障診断信号を出力する故障診断端子を含み、
前記出力制御端子には、正論理及び負論理の一方である第１論理の前記出力制御信号が入力され、
前記故障診断端子は、前記正論理及び前記負論理の他方である第２論理の前記故障診断信号を出力することを特徴とする発振器。

【請求項9】

請求項４、６及び８のいずれか一項に記載の発振器において、
振動子と、
回路装置と、
を含み、
前記回路装置は、
前記振動子を発振させる発振回路と、
前記発振回路からの発振クロック信号に基づくクロック信号をクロック端子に出力する出力回路と、
前記出力制御信号が入力される制御回路と、
前記故障診断信号を生成するための故障診断を行う故障診断回路と、
を含むことを特徴とする発振器。

【請求項10】

請求項１乃至８のいずれか一項に記載の発振器と、
前記発振器が実装される回路基板と、
を含むことを特徴とする電子機器。

【請求項11】

請求項１０に記載の電子機器において、
前記回路基板に実装されるコンデンサーを含み、
前記回路基板は、
一端が前記発振器の前記電源端子に接続される電源線と、
一端が前記発振器の前記グランド端子に接続され、他端がビアに接続されるグランド線と、
を含み、
前記コンデンサーの第１端子は、前記電源線に接続され、
前記コンデンサーの第２端子は、前記グランド線において前記グランド端子と前記ビアとの間の位置に接続されることを特徴とする電子機器。

【請求項12】

請求項１０に記載の電子機器において、
前記回路基板に実装されるコンデンサーを含み、
前記回路基板は、
一端が前記発振器の前記電源端子に接続され、他端がビアに接続される電源線と、
一端が前記発振器の前記グランド端子に接続されるグランド線と、
を含み、
前記コンデンサーの第１端子は、前記電源線において前記電源端子と前記ビアの間の位置に接続され、
前記コンデンサーの第２端子は、前記グランド線に接続されることを特徴とする電子機器。

【請求項13】

請求項８に記載の発振器と、
前記発振器が実装される回路基板と、
前記回路基板に実装され、前記出力制御信号を出力する第１端子と、前記故障診断信号が入力される第２端子を有する制御装置と、
を含み、
前記回路基板は、
前記制御装置の前記第１端子に電気的に接続される第１電極と、
前記発振器の前記出力制御端子に電気的に接続される第２電極と、
前記発振器の前記故障診断端子と前記制御装置の前記第２端子に電気的に接続される第３電極と、
を含むことを特徴とする電子機器。

【請求項14】

請求項１３に記載の電子機器において、
前記第１電極と前記第２電極の間、又は前記第３電極と前記第２電極の間が、接続素子によって接続されていることを特徴とする電子機器。

【請求項15】

請求項１３に記載の電子機器において、
前記回路基板は、
電源ノードに一端が電気的に接続される抵抗の他端に電気的に接続される第４電極を含むことを特徴とする電子機器。

【請求項16】

請求項１５に記載の電子機器において、
前記第１電極と前記第２電極の間、前記第３電極と前記第２電極の間、又は前記第４電極と前記第２電極の間が、接続素子によって接続されていることを特徴とする電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、発振器及び電子機器等に関する。

【背景技術】

【0002】

特許文献１には、差動の発振信号を出力する発振器が開示されている。特許文献１に開示される発振器に示されるように、電源端子とグランド端子をパッケージの対角位置に設ける配置方法が６端子の発振器において一般的である。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１９－００４４３８公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１のように、発振器において電源端子とグランド端子をパッケージで対角位置に配置した場合、実装基板上においてスルーホールを含む接続配線になる場合が多い。そして、電源端子とグランド端子との間にデカップリングコンデンサーを接続した場合、当該スルーホールの寄生インダクタンスなどの影響で、デカップリングコンデンサーの効果を減じてしまうという課題がある。

【課題を解決するための手段】

【0005】

本開示の一態様は、高電位側電源電圧が供給される電源端子と、低電位側電源電圧が供給されるグランド端子と、差動クロック信号の正極側クロック信号を出力する正極側クロック端子と、前記差動クロック信号の負極側クロック信号を出力する負極側クロック端子と、を含み、前記電源端子と前記グランド端子が並んで配置され、前記正極側クロック端子と前記負極側クロック端子が並んで配置される発振器に関係する。

【0006】

また本開示の他の態様は、上記に記載の発振器と、前記発振器が実装される回路基板と、を含む電子機器に関係する。

【図面の簡単な説明】

【0007】

【図1】本実施形態の発振器の第１構成例。

【図2】回路基板の断面構造の一例を示す概略図。

【図3】従来の発振器におけるコンデンサーの配置例を示す図。

【図4】従来の発振器におけるコンデンサーの他の配置例を示す図。

【図5】本実施形態の発振器の第２構成例。

【図6】本実施形態の発振器の第１変形例。

【図7】本実施形態の発振器の第２変形例。

【図8】本実施形態の発振器の第３構成例。

【図9】本実施形態の発振器の詳細な構成例。

【図10】本実施形態の電子機器の第１構成例。

【図11】本実施形態の電子機器の第２構成例。

【図12】本実施形態の電子回路の第３構成例。

【図13】電極の接続素子の説明図。

【図14】発振器の第１構造例。

【図15】発振器の第２構造例。

【発明を実施するための形態】

【0008】

以下、本実施形態について説明する。なお、以下に説明する本実施形態は、特許請求の範囲の記載内容を不当に限定するものではない。また本実施形態で説明される構成の全てが必須構成要件であるとは限らない。

【0009】

１．発振器
図１に本実施形態の発振器４の第１構成例を示す。図１は発振器４をその主面に直交する方向の平面視で見た外観図である。本実施形態の発振器４は、出力制御端子ＴＯＥ、電源端子ＴＶＤＤ、グランド端子ＴＧＮＤ、端子ＴＮＣ、正極側クロック端子ＴＣＫ及び負極側クロック端子ＴＸＣＫを含む。端子ＴＮＣはＮＣ（Non Connection）端子である。発振器４の主面は例えば、これらの端子が設けられる面である。

【0010】

また本実施形態では、図１に示すように出力制御端子ＴＯＥ、電源端子ＴＶＤＤ、グランド端子ＴＧＮＤ、正極側クロック端子ＴＣＫ、負極側クロック端子ＴＸＣＫ、端子ＴＮＣは、例えば、それぞれ発振器４の１番端子、２番端子、３番端子、４番端子、５番端子、６番端子になる。

【0011】

また図１に示すように、発振器４の主面に対して上方を第３方向ＤＲ３とする。上方とは、発振器４の厚み方向において裏面から表面に向かう方向である。第３方向ＤＲ３の反対方向、即ち発振器４の主面に対して下方を第４方向ＤＲ４とする。即ち、第３方向ＤＲ３、第４方向ＤＲ４は、発振器４の主面に対して直交する方向になっている。そして発振器４の主面に沿う方向で、互いに直行する方向を第１方向ＤＲ１、第２方向ＤＲ２とする。平面視とは、第３方向ＤＲ３から発振器４を見ることを指す。

【0012】

本実施形態の発振器４は、平面視において、例えば第１辺ＳＤ１、第２辺ＳＤ２、第３辺ＳＤ３、第４辺ＳＤ４を各辺とする矩形形状になっている。第１辺ＳＤ１、第２辺ＳＤ２はそれぞれ第１方向ＤＲ１に沿う辺であり、矩形形状の長辺である。また、第３辺ＳＤ３、第４辺ＳＤ４はそれぞれ第２方向ＤＲ２に沿う辺であり、矩形形状の短辺である。そして、例えば図１に示す発振器４では、１番端子、２番端子、３番端子である出力制御端子ＴＯＥ、電源端子ＴＶＤＤ、グランド端子ＴＧＮＤは、第１辺ＳＤ１に沿って設けられている。また端子ＴＮＣと負極側クロック端子ＴＸＣＫ、正極側クロック端子ＴＣＫは、第２辺ＳＤ２に沿って設けられている。

【0013】

即ち図１の発振器４は６端子の発振器である。端子はピンとも呼ばれる。この発振器４は、後述の図６に示すように例えば振動子１１と回路装置２０を含む。また発振器４は、後述の図１４、図１５に示すようにパッケージ１５を含み、これらの端子は発振器４のパッケージ１５に設けられる。

【0014】

出力制御端子ＴＯＥは、正極側クロック信号ＣＫ、負極側クロック信号ＸＣＫの出力制御信号ＯＥが入力される端子である。出力制御端子ＴＯＥ、出力制御信号ＯＥは、各々、出力イネーブル端子、出力イネーブル信号とも呼ばれる。出力制御信号ＯＥは、例えばマイクロコントローラー等の外部の制御装置により出力されて、発振器４の出力制御端子ＴＯＥに入力される。図１では出力制御信号ＯＥがハイレベルのときに発振器４から正極側クロック信号ＣＫ、負極側クロック信号ＸＣＫが出力され、出力制御信号ＯＥがローレベルのときに発振器４からの正極側クロック信号ＣＫ、負極側クロック信号ＸＣＫの出力が停止される。正極側クロック信号ＣＫ、負極側クロック信号ＸＣＫが出力されることを、クロック信号の出力のイネーブルといい、正極側クロック信号ＣＫ、負極側クロック信号ＸＣＫの出力が停止されることを、クロック信号の出力のディスエーブルともいう。なお本実施形態では、ハイレベル、ローレベルを、各々、適宜、「Ｈ」、「Ｌ」と記載する。

【0015】

グランド端子ＴＧＮＤは、低電位側電源電圧が供給される端子である。低電位側電源電圧はＧＮＤであり、例えばグランド電圧と呼ばれ、例えば接地電位である。ＧＮＤはＶＳＳとも呼ばれる。

【0016】

電源端子ＴＶＤＤは、高電位側電源電圧が供給される端子である。高電位側電源電圧はＶＤＤであり、ＧＮＤよりも高電位の電圧である。ＶＤＤは例えば外部の電源装置から供給される。

【0017】

正極側クロック端子ＴＣＫ、負極側クロック端子ＴＸＣＫは、正極側クロック信号ＣＫ、負極側クロック信号ＸＣＫを出力する端子である。なお以下においては正極側クロック端子ＴＣＫ、負極側クロック端子ＴＸＣＫを纏めてクロック端子ともいい、正極側クロック信号ＣＫ、負極側クロック信号ＸＣＫを纏めてクロック信号ともいう。ここではクロック信号として、差動のクロック信号ＣＫ、ＸＣＫが出力される。例えば出力制御信号ＯＥがハイレベルである場合に、正極側クロック端子ＴＣＫ、負極側クロック端子ＴＸＣＫから正極側クロック信号ＣＫ、負極側クロック信号ＸＣＫが出力され、出力制御信号ＯＥがローレベルである場合には、正極側クロック端子ＴＣＫ、負極側クロック端子ＴＸＣＫからの正極側クロック信号ＣＫ、負極側クロック信号ＸＣＫの出力が停止される。なおクロック端子はシングルエンドのクロック信号を出力する端子であってもよい。

【0018】

またグランド端子ＴＧＮＤは、グランド線ＬＧ１、ＬＧ２によって、ビアＶＩＡＳに接続され、ビアＶＩＡＳはグランドレイヤーに接続される。図２は発振器４を搭載する回路基板の断面構造の一例を示す概略図である。図２に示すように、回路基板は例えばトップレイヤー、ＶＤＤレイヤー、グランドレイヤー及びボトムレイヤーを含む。第３方向ＤＲ３側の最表面がトップレイヤーになっており、トップレイヤーには例えば発振器４や発振器４の各端子と繋がる配線、コンデンサーなどの各種部品が実装される。電源電圧ＶＤＤは例えばＶＤＤレイヤーから供給され、グランド電位は例えばグランドレイヤーから供給される。回路基板の第４方向ＤＲ４側、即ち裏面側がボトムレイヤーであり、トップレイヤーと同様に配線が設けられる他、各種部品が実装される。

【0019】

図２に示す断面構造の概略図において、第３方向ＤＲ３側のトップレイヤーには、図１に示す発振器４の例えばグランド線ＬＧ１、ＬＧ２等が設けられている。図２の概略図の断面視において、ビアＶＩＡＳは回路基板のトップレイヤーに設けられるグランド線ＬＧ２とグランドレイヤーを接続するように設けられている。このように発振器４のグランド端子ＴＧＮＤにはグランド線ＬＧ１、ＬＧ２及びビアＶＩＡＳを介してグランド電位が供給される。

【0020】

また電源端子ＴＶＤＤは、電源線ＬＤ１、ＬＤ２によって、ビアＶＩＡＤに接続され、ビアＶＩＡＤはＶＤＤレイヤーに接続される。図２に示す断面構造の概略図に示すように、ビアＶＩＡＤはトップレイヤーの電源線ＬＤ２とＶＤＤレイヤーを接続するように設けられている。このように発振器４の電源端子ＴＶＤＤには電源線ＬＤ１、ＬＤ２及びビアＶＩＡＤを介して電源電圧ＶＤＤが供給される。

【0021】

また本実施形態では、図１に示すように電源端子ＴＶＤＤとグランド端子ＴＧＮＤの間にコンデンサー１０を設けることができる。コンデンサー１０の第１端子Ｔ１は、例えば電源線ＬＤ１、ＬＤ２に接続され、コンデンサー１０の第２端子Ｔ２はグランド線ＬＧ１、ＬＧ２に接続される。発振器４の電源端子ＴＶＤＤとグランド端子ＴＧＮＤの間に、デカップリングコンデンサーであるコンデンサー１０を設けることで、電源ノイズを低減できる。この場合に電源端子ＴＶＤＤとコンデンサー１０の第１端子Ｔ１の間の経路やグランド端子ＴＧＮＤとコンデンサー１０の第２端子Ｔ２の間の経路にビアが存在すると、ビア等による寄生インダクタンスが原因となって、コンデンサー１０による電源ノイズの低減等の効果が損なわれてしまう。この点、本実施形態では、これらの経路にビアが存在しないため、コンデンサー１０を設けたことによる効果が損なわれるのを防止できる。この結果、発振器４の電源ノイズが除去され、発振クロックが低ジッタになる効果を有する。

【0022】

本実施形態の発振器は、電源端子ＴＶＤＤとグランド端子ＴＧＮＤと正極側クロック端子ＴＣＫと負極側クロック端子ＴＸＣＫと、を含む。電源端子ＴＶＤＤは高電位側電源電圧が供給される。グランド端子ＴＧＮＤは低電位側電源電圧が供給される。正極側クロック端子ＴＣＫは差動クロック信号の正極側クロック信号ＣＫを出力する。負極側クロック端子ＴＸＣＫは差動クロック信号の負極側クロック信号ＸＣＫを出力する。電源端子ＴＶＤＤとグランド端子ＴＧＮＤは並んで配置され、負極側クロック端子ＴＸＣＫと正極側クロック端子ＴＣＫは並んで配置される。

【0023】

本実施形態によれば、電源端子ＴＶＤＤとグランド端子ＴＧＮＤが並んで配置されるため、発振器４の任意の１辺に電源端子ＴＶＤＤとグランド端子ＴＧＮＤが並ぶように配置することができる。また正極側クロック端子ＴＣＫと負極側クロック端子ＴＸＣＫが並んで配置されるため、発振器４の任意の１辺に負極側クロック端子ＴＸＣＫと正極側クロック端子ＴＣＫが並ぶように配置することができる。

【0024】

従って、図１に示すように例えば回路基板上で発振器４の電源端子ＴＶＤＤとグランド端子ＴＧＮＤの間にコンデンサー１０を接続する場合、例えば第１辺ＳＤ１に電源端子ＴＶＤＤとグランド端子ＴＧＮＤが並ぶように配置されるようになるため、コンデンサー１０と電源端子ＴＶＤＤ及びグランド端子ＴＧＮＤまでの距離を近くすることができる。コンデンサー１０と電源端子ＴＶＤＤ及びグランド端子ＴＧＮＤまでの距離を近くすることができると、発振器４の電源端子ＴＶＤＤ又はグランド端子ＴＧＮＤからコンデンサー１０を接続する配線の途中にビアが設けられていない構成が実現できるようになる。従って、コンデンサー１０と発振器４を接続する電源線ＬＤ１、グランド線ＬＧ１上にビアが設けられていない構成が実現でき、寄生インダクタンスは最小になり、コンデンサー１０のデカップリングコンデンサーとしての効果は損なわれ難くなる。

【0025】

このように６端子の差動出力の発振器４の端子割り当てにおいて、電源端子の割り当ての工夫し、例えば電源端子ＴＶＤＤとグランド端子ＴＧＮＤを発振器４の同じ辺に隣接させることにより、電源端子間を繋ぐバイパスコンデンサーを寄生インダクタンスが少ない理想的な接続にすることができるようになる。これにより出力クロックである正極側クロック信号ＣＫと負極側クロック信号ＸＣＫの信号品質の向上が実現できる。

【0026】

また電源端子ＴＶＤＤとグランド端子ＴＧＮＤを発振器４の同じ１辺に配置させることにより、等価直列インダクタンスが最小になるよう、デカップリングコンデンサーを配置できる。その結果、デカップリングコンデンサーの挿入損失が最小化されるため、デカップリングコンデンサーによるノイズ除去効果が最大化され、発振器４の電源のノイズが効果的に除去される。従って発振器４の出力クロックを低ジッタにすることができる。

【0027】

図３は、特許文献１などに開示される発振器の構成例であり、現在の標準である６端子差動出力発振器のピン配置を示す。図３に示すピン配置は、図１に示す本実施形態の発振器４におけるピン配置と比較して、電源端子ＴＶＤＤ、端子ＴＮＣの配置が異なっている。具体的には、図３に示す業界標準であるピン配置は、図１に示す本実施形態の発振器４の２番端子の電源端子ＴＶＤＤと６番端子の端子ＴＮＣが入れ替わった配置になっており、２番端子が端子ＴＮＣになり、６番端子が電源端子ＴＶＤＤになっている。即ち、電源端子ＴＶＤＤとグランド端子ＴＧＮＤは発振器４の同じ１辺ではなく、第１辺ＳＤ１と第２辺ＳＤ２の異なる２辺に分かれて設けられている。

【0028】

このため図３に示す構成では、グランド端子ＴＧＮＤから、グランド線ＬＧ１、ビアＶＩＡＳ１、ＶＩＡＳ２、グランド線ＬＧ２を介して、コンデンサー１０のグランド側の端子である第２端子Ｔ２に接続される。従ってコンデンサー１０のグランド側に、ビアＶＩＡＳ１、ＶＩＡＳ２を介して電流経路が存在するようになり、寄生インダクタンスを発生させてしまう。

【0029】

このように現在の標準である差動出力のクロック発振器のピン配置は、電源端子ＴＶＤＤとグランド端子ＴＧＮＤが発振器４の対角位置に配置されている。この端子配置を採用した場合、デカップリングコンデンサーの接続経路にビアが必ず存在するようになり、このビアは寄生インダクタンスを持つため、デカップリングコンデンサーの効果を減じてしまう。

【0030】

図４は、特許文献１などに開示されるピン配置を採用した場合に想定されるデカップリングコンデンサーの配置例の１つである。図４に示す配置例では、発振器４とコンデンサー１０とは、ビアＶＩＡＳ、ＶＩＡＤ、回路基板のＶＤＤレイヤーとグランドレイヤーを介して接続される。

【0031】

図４に示す構成例を採用した場合、グランド端子ＴＧＮＤはグランド線ＬＧ１、ビアＶＩＡＳ１、グランドレイヤー、ビアＶＩＡＳ２、グランド線ＬＧ２を介して、コンデンサー１０のＧＮＤ側の端子である第２端子Ｔ２に接続される。また電源端子ＴＶＤＤは、電源線ＬＤ１、ビアＶＩＡＤ１、ＶＤＤレイヤー、ビアＶＩＡＤ２、電源線ＬＤ２を介して、コンデンサー１０のＶＤＤ側の端子である第１端子Ｔ１に接続される。このため発振器４の端子とコンデンサー１０の端子の間ビアが存在し、ビアの配線による寄生インダクタンスが原因となって、コンデンサー１０が電源ノイズを抑制する効果が失われる。

【0032】

この点、本実施形態の発振器４では、上述したように、例えば第１辺ＳＤ１に電源端子ＴＶＤＤとグランド端子ＴＧＮＤが並ぶように配置されるようになるため、コンデンサー１０と電源端子ＴＶＤＤ及びグランド端子ＴＧＮＤまでの距離を近くすることができる。そして、コンデンサー１０と発振器４を接続する電源線ＬＤ１、グランド線ＬＧ１上にビアが設けられていない構成が実現でき、コンデンサー１０のデカップリングコンデンサーとしての効果は損なわれ難くできる。

【0033】

また本実施形態の発振器４は、電源端子ＴＶＤＤ及びグランド端子ＴＧＮＤは、発振器４の第１辺ＳＤ１に沿って並んで配置され、負極側クロック端子ＴＸＣＫ及び正極側クロック端子ＴＣＫは、第１辺ＳＤ１の対辺である第２辺ＳＤ２に沿って並んで配置される。

【0034】

このようにすれば、発振器４の第１辺ＳＤ１に電源端子ＴＶＤＤ及びグランド端子ＴＧＮＤが並んで設けられ、第１辺ＳＤ１の対辺である第２辺ＳＤ２に負極側クロック端子ＴＸＣＫ及び正極側クロック端子ＴＣＫが並んで設けられる。従って、電源端子ＴＶＤＤとグランド端子ＴＧＮＤが発振器４の対辺である２つの辺に各々分かれて設けられることを回避できる。また負極側クロック端子ＴＸＣＫと正極側クロック端子ＴＣＫが発振器４の対辺である２つの辺に各々分かれて設けられることも回避できる。例えば負極側クロック端子ＴＸＣＫ、正極側クロック端子ＴＣＫについては図４に示すような標準的な端子配置と同様の端子配置にすることが可能になる。これにより、標準的な配線で負極側クロック端子ＴＸＣＫと正極側クロック端子ＴＣＫからの負極側クロック信号ＸＣＫ、正極側クロック信号ＣＫを、等長の配線でクロックの供給先デバイスに供給することが可能になる。また負極側クロック端子ＴＸＣＫと正極側クロック端子ＴＣＫからの、負極側クロック信号ＸＣＫ、正極側クロック信号ＣＫを、クロックの供給先デバイスにショートパスで供給することが可能になる。

【0035】

また本実施形態の発振器４は、クロック信号ＣＫ、ＸＣＫの出力制御信号ＯＥが入力される出力制御端子ＴＯＥを含み、出力制御端子ＴＯＥ、電源端子ＴＶＤＤ及びグランド端子ＴＧＮＤは、第１辺ＳＤ１に沿って並んで配置される。

【0036】

このようにすれば、出力制御端子ＴＯＥについては図４に示すような標準的な端子配置と同様の端子配置にすることが可能になる。また発振器４の第１辺ＳＤ１に配置される外部の制御装置からの出力制御信号をショートパスで出力制御端子ＴＯＥに入力できるようになる。

【0037】

２．故障診断
近年、発振器４に対しても信頼性の要求が高くなっている。例えば車載などの用途においては、発振器４が自己故障診断を行い、故障診断結果を外部に出力できることが望まれる。

【0038】

図５は本実施形態の第２構成例である。第２構成例は、図１に示す第１構成例とは、６番端子が故障診断端子ＴＤＧになっている点が異なっている。故障診断端子ＴＤＧは故障診断信号ＸＤＧを出力する端子である。故障診断信号ＸＤＧは例えば発振器４において行われる故障診断の結果を示す信号である。例えば後述の図９に示すように発振器４の回路装置２０には故障診断回路５０が設けられており、故障診断回路５０により故障が発生したと診断されると、故障診断端子ＴＤＧから故障診断信号ＸＤＧが出力される。例えば故障診断信号ＸＤＧがアクティブなレベルになって出力される。故障診断は異常検出ということができ、故障診断端子ＴＤＧ、故障診断信号ＸＤＧは、各々、異常検出端子、異常検出信号ということもできる。図５に示す第２構成例では、故障診断端子ＴＤＧから出力される故障診断信号ＸＤＧがローレベルのときに、故障が検知されたことが示され、故障診断信号ＸＤＧがハイレベルのときに、故障が発生せず、正常に動作していることが示される。

【0039】

そして本実施形態では、出力制御端子ＴＯＥには、正論理及び負論理の一方である第１論理の出力制御信号が入力される。一方、故障診断端子ＴＤＧは、正論理及び負論理の他方である第２論理の故障診断信号ＸＤＧを出力する。例えば第２構成例では、出力制御端子ＴＯＥには、第１論理として正論理の出力制御信号ＯＥが入力され、故障診断端子ＴＤＧは、第２論理として負論理の故障診断信号ＸＤＧを出力している。但し本実施形態はこれに限定されず、出力制御端子ＴＯＥに、第１論理として負論理の出力制御信号ＸＯＥが入力され、故障診断端子ＴＤＧが、第２論理として正論理の故障診断信号ＤＧを出力してもよい。なお本実施形態では、「Ｘ」は信号が負論理であることを示している。

【0040】

正論理の信号は、信号がアクティブであることがハイレベルの信号で示される信号である。正論理の信号は、例えばローレベルである場合に非アクティブであることを示している。負論理の信号は、信号がアクティブであることがローレベルの信号で示される信号である。負論理の信号は、例えばハイレベルである場合に非アクティブであることを示している。アクティブ、非アクティブは、各々、アサート、非アサートとも呼ばれる。非アサートは、de-assert、dessert、negateとも呼ばれる。

【0041】

例えば、正論理の出力制御信号ＯＥは、ハイレベルである場合に、信号がアクティブであることを示し、クロック信号ＣＫ、ＸＣＫが発振器４から出力される。また出力制御信号ＯＥは、ローレベルである場合に、信号が非アクティブであることを示し、クロック信号ＣＫ、ＸＣＫの出力が停止される。一方、負論理の故障診断信号ＸＤＧは、ローレベルである場合に、信号がアクティブであることを示し、故障が検知されたことが示される。また故障診断信号ＸＤＧは、ハイレベルである場合に、信号が非アクティブであることを示し、故障が検知されず、発振器４が正常に動作していることが示される。

【0042】

このように発振器４の内部において故障診断を行って、故障が検知された場合に故障診断信号ＸＤＧを故障診断端子ＴＤＧから出力する。こうすることで、発振器４の自己故障診断が可能になり、車載用途などに好適な信頼性の高い発振器４の実現が可能になる。例えば発振器４の動作中に発生した故障をリアルタイムに検知して、外部に知らせることが可能になる。

【0043】

なお、以上の説明では、出力制御信号ＯＥが正論理の信号であり、故障診断信号ＸＤＧが負論理の信号である場合について説明したが、本実施形態のいずれの構成例においても、出力制御信号ＯＥが負論理の信号であり、故障診断信号ＸＤＧが正論理の信号であるとして置き換えることができる。また故障診断信号ＸＤＧをハイレベルにする代わりに、故障診断端子ＴＤＧをハイインピーダンス状態に設定して、プルアップ用の抵抗によりハイレベルにプルアップするようにしてもよい。また、故障診断端子ＴＤＧを設けた場合の以上の説明は、第２構成例に限らず、第１構成例を含むその他の発振器４においても適用できる。

【0044】

即ち本実施形態の発振器４は、故障診断信号ＤＩＡＧを出力する故障診断端子ＴＤＧを含み、故障診断端子ＴＤＧ、負極側クロック端子ＴＸＣＫ及び正極側クロック端子ＴＣＫは、第２辺ＳＤ２に沿って配置される。

【0045】

このようにすれば、故障診断信号ＸＤＧを、第２辺ＳＤ２に設けられた故障診断端子ＴＤＧから出力できるようになる。例えば故障が検出されたときに故障診断信号ＸＤＧにより外部の制御装置に対して故障の発生を通知できるようになる。

【0046】

３．変形例
図６は、本実施形態の第１変形例である。第１変形例は、図１に示す第１構成例において、１番端子と６番端子を入れ替えた構成である。即ち、第１辺ＳＤ１に沿って、端子ＴＮＣ、電源端子ＴＶＤＤ、グランド端子ＴＧＮＤが設けられ、第２辺ＳＤ２に沿って、出力制御端子ＴＯＥ、負極側クロック端子ＴＸＣＫ、正極側クロック端子ＴＣＫが設けられている。

【0047】

即ち本実施形態の発振器４は、クロック信号ＣＫ、ＸＣＫの出力制御信号ＯＥが入力される出力制御端子ＴＯＥを含み、出力制御端子ＴＯＥ、負極側クロック端子ＴＸＣＫ及び正極側クロック端子ＴＣＫは第２辺ＳＤ２に沿って並んで配置される。

【0048】

このようにすれば、出力制御端子ＴＯＥと、負極側クロック端子ＴＸＣＫ及び正極側クロック端子ＴＣＫとが、発振器４の対辺である２つの辺に各々分かれて設けられることを回避できる。

【0049】

図７は、本実施形態の第２変形例である。第２変形例は、図５に示す第２構成例において、１番端子と６番端子を入れ替えた構成である。即ち、第１辺ＳＤ１に沿って、故障診断端子ＴＤＧ、電源端子ＴＶＤＤ、グランド端子ＴＧＮＤが設けられ、第２辺ＳＤ２に沿って、出力制御端子ＴＯＥ、負極側クロック端子ＴＸＣＫ、正極側クロック端子ＴＣＫが設けられている。

【0050】

即ち本実施形態の発振器４は、故障診断信号ＸＤＧを出力する故障診断端子ＴＤＧを含み、故障診断端子ＴＤＧ、電源端子ＴＶＤＤ及びグランド端子ＴＧＮＤは第１辺ＳＤ１に沿って並んで配置される。

【0051】

このようにすれば、故障診断端子ＴＤＧと、電源端子ＴＶＤＤ及びグランド端子ＴＧＮＤとが、発振器４の対辺である２つの辺に各々分かれて設けられることを回避できる。

【0052】

図８に本実施形態の発振器４の第３構成例を示す。第３構成例は、図１に示す第１構成例と異なり、１番端子が電源端子ＴＶＤＤに、２番端子が出力制御端子ＴＯＥに、３番端子が端子ＴＮＣに、６番端子がグランド端子ＴＧＮＤになっている。即ち、図１に示す第１構成例では電源端子ＴＶＤＤとグランド端子ＴＧＮＤが、発振器４の第１辺ＳＤ１に並んで設けられていたが、第３構成例では電源端子ＴＶＤＤは第１辺ＳＤ１に、グランド端子ＴＧＮＤは第２辺ＳＤ２に設けられている。そして、電源端子ＴＶＤＤとグランド端子ＴＧＮＤは、各々、発振器４の第４辺ＳＤ４の両端のコーナー部に設けられるようになっている。ここで、図８において、発振器４の第１辺ＳＤ１と第４辺ＳＤ４の交差するコーナー部を第１コーナー部Ｃ１といい、第２辺ＳＤ２と第４辺ＳＤ４の交差するコーナー部を第２コーナー部Ｃ２という。

【0053】

従って、図８に示す第３構成例では、電源端子ＴＶＤＤとグランド端子ＴＧＮＤの間にコンデンサー１０を接続する場合、コンデンサー１０を第４辺ＳＤ４に近い位置に配置すれば、コンデンサー１０と電源端子ＴＶＤＤ及びグランド端子ＴＧＮＤまでの距離を近くすることができる。このため、発振器４の電源端子ＴＶＤＤ又はグランド端子ＴＧＮＤからコンデンサー１０を接続する配線の途中にビアが設けられていない構成が実現でき、コンデンサー１０のデカップリングコンデンサーとしての効果は損なわれ難くなる。

【0054】

即ち本実施形態の発振器４は、発振器４の第１辺ＳＤ１に対向する辺を第２辺ＳＤ２とし、第１辺ＳＤ１及び第２辺ＳＤ２に交差する辺を第３辺ＳＤ３とし、第３辺ＳＤ３に対向する辺を第４辺ＳＤ４としたとき、第１辺ＳＤ１と第４辺ＳＤ４が交差する第１コーナー部Ｃ１に、電源端子ＴＶＤＤが配置される。そして、第２辺ＳＤ２と第４辺ＳＤ４が交差する第２コーナー部Ｃ２にグランド端子ＴＧＮＤが配置される。

【0055】

このようにすれば、第４辺ＳＤ４の両端に電源端子ＴＶＤＤとグランド端子ＴＧＮＤを配置することができ、第４辺ＳＤ４側に電源端子ＴＶＤＤとグランド端子ＴＧＮＤを纏めて配置することができる。

【0056】

また第３構成例において、３番端子の端子ＴＮＣを前述した故障診断端子ＴＤＧにしてもよい。

【0057】

本実施形態の発振器４は、クロック信号の出力制御信号ＯＥが入力される出力制御端子ＴＯＥと、故障診断信号ＸＤＧを出力する故障診断端子ＴＤＧを含む。出力制御端子ＴＯＥには、正論理及び負論理の一方である第１論理の出力制御信号ＯＥが入力され、故障診断端子ＴＤＧは、正論理及び負論理の他方である第２論理の故障診断信号ＸＤＧを出力する。

【0058】

このようにすれば、出力制御信号ＯＥが正論理の信号である場合には、故障診断信号ＸＤＧは負論理の信号になり、出力制御信号ＯＥが負論理の信号である場合には、故障診断信号ＸＤＧは正論理の信号になるため、出力制御信号ＯＥの配線と故障診断信号ＸＤＧの配線の間に短絡故障が発生しても、クロック信号ＣＫ、ＸＣＫが停止してしまうなどの事態を防止できるようになる。従って、発振器４の故障診断を実現できると共に、短絡故障等に起因するクロック出力の停止等の問題の発生も防止できるようになる。

【0059】

また第３構成例によれば、発振器４の各辺ごとに、接続先の素子を共通にする端子同士が纏まって配置されるため、ＩＣチップ内での各素子の配置が容易になる。例えば、第２構成例において、第４辺ＳＤ４側には電源供給に関する端子が集まっており、デカップリングコンデンサーを発振器４の近くに置きやすい。このようにすることで等価直列インダクタンスを小さくすることができ、ノイズの抑制と電子基板面積の最小化が図れる。また第１辺ＳＤ１側には、出力制御端子ＴＯＥ、故障診断端子ＴＤＧといった制御信号が集まっており、接続先のＭＣＵ（Micro Controller Unit）などの制御装置のロジック端子への配線が容易になる。具体的には、電源配線やクロック信号の配線との交差が生じないため、電気信号の干渉による信号劣化が生じにくい。また、第２辺ＳＤ２側では、負極側クロック端子ＴＸＣＫ、正極側クロック端子ＴＣＫ等に繋がるクロック信号配線をグランド端子ＴＧＮＧに繋がる配線で囲むことにより、クロック信号ＣＫ、ＸＣＫにノイズが加わることを抑制できる。

【0060】

４．発振器の詳細な構成例
図９に本実施形態の発振器４の詳細な構成例を示す。本実施形態の発振器４は、例えば振動子１１と回路装置２０を含む。振動子１１は回路装置２０に電気的に接続されている。振動子１１と回路装置２０は、例えば振動子１１及び回路装置２０を収納するパッケージの内部配線、ボンディングワイヤー又は金属バンプ等を用いて、電気的に接続されている。なお発振器４は第１構成例、第２構成例に示す構成には限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加したり、一部の構成要素を他の構成要素に置き換えるなどの種々の変形実施が可能である。

【0061】

振動子１１は、電気的な信号により機械的な振動を発生する素子である。振動子１１は、例えば水晶振動片などの振動片により実現できる。例えば振動子１１は、カット角がＡＴカットやＳＣカットなどの厚みすべり振動する水晶振動片、音叉型水晶振動片、又は双音叉型水晶振動片などにより実現できる。例えば振動子１１は、恒温槽を備えない温度補償型水晶発振器（ＴＣＸＯ）に内蔵されている振動子であってもよいし、恒温槽を備える恒温槽型水晶発振器（ＯＣＸＯ）に内蔵されている振動子であってもよい。なお本実施形態の振動子１１は、例えば厚みすべり振動型、音叉型又は双音叉型以外の振動片や、水晶以外の材料で形成された圧電振動片などの種々の振動片により実現することも可能である。例えば振動子１１として、ＳＡＷ（Surface Acoustic Wave）共振子や、シリコン基板を用いて形成されたシリコン製振動子としてのＭＥＭＳ（Micro Electro Mechanical Systems）振動子等を採用することも可能である。

【0062】

回路装置２０は、ＩＣ（Integrated Circuit）と呼ばれる集積回路装置である。例えば回路装置２０は、半導体プロセスにより製造されるＩＣであり、半導体基板上に回路素子が形成された半導体チップである。そして回路装置２０は、発振回路３０、故障診断回路５０、制御回路６０、出力回路８０を含む。また回路装置２０は、電源回路９０、不揮発性メモリー９２、温度センサー９４などを含むことができる。

【0063】

回路装置２０はパッドＰＶＤＤ、ＰＧＮＤ、ＰＸ１、ＰＸ２、ＰＣＫ、ＰＸＣＫ、ＰＯＥ、ＰＤＧを含む。パッドは、半導体チップである回路装置２０の端子である。例えばパッド領域では、絶縁層であるパシベーション膜から金属層が露出しており、この露出した金属層により回路装置２０の端子であるパッドが構成される。パッドＰＶＤＤ、ＰＧＮＤは、各々、電源パッド、グランドパッドである。外部の電源供給デバイスからの電源電圧ＶＤＤがパッドＰＶＤＤに供給される。パッドＰＧＮＤは、グランド電圧であるＧＮＤが供給されるパッドである。図１に示す第１構成例において説明したのと同様に、例えばＶＤＤは高電位側電源電圧に対応し、ＧＮＤは低電位側電源電圧に対応する。パッドＰＸ１、ＰＸ２は、振動子１１の接続用のパッドである。パッドＰＣＫ、ＰＸＣＫはクロック信号ＣＫ、ＸＣＫの出力用のパッドである。パッドＰＯＥは出力制御信号ＯＥの入力用のパッドであり、パッドＰＤＧは故障診断信号ＸＤＧの出力用のパッドある。ＰＶＤＤ、ＰＧＮＤ、ＰＣＫ、ＰＸＣＫ、ＰＯＥ、ＰＤＧの各パッドは、発振器４の外部接続用のＴＶＤＤ、ＴＧＮＤ、ＴＣＫ、ＴＸＣＫ、ＴＯＥ、ＴＤＧの各端子に電気的に接続される。例えばこれらの各パッドと各端子は、パッケージの内部配線、ボンディングワイヤー又は金属バンプ等を用いて電気的に接続される。

【0064】

発振回路３０は振動子１１を発振させる回路である。例えば発振回路３０は、振動子１１を発振させることで発振クロック信号ＯＳＣを出力する。例えば発振回路３０は、振動子１１の一端及び他端に電気的に接続される発振用の駆動回路と、キャパシターや抵抗などの受動素子により実現できる。駆動回路は、例えばＣＭＯＳのインバーター回路、バイポーラートランジスターにより実現できる。駆動回路は、発振回路３０のコア回路であり、駆動回路が、振動子１１を電圧駆動又は電流駆動することで、振動子１１を発振させる。発振回路３０としては、例えばインバーター型、ピアース型、コルピッツ型、又はハートレー型などの種々のタイプの発振回路を用いることができる。また発振回路３０は振動子１１以外の素子を用いて発振信号を生成してもよい。また発振回路３０には、可変容量回路が設けられ、この可変容量回路の容量の調整により、発振周波数を調整できるようになっている。可変容量回路は、例えばバラクターなどの可変容量素子により実現できる。例えば可変容量回路は、温度補償電圧に基づいて容量が制御される可変容量素子により実現できる。或いは可変容量回路を、キャパシターアレイと、キャパシターアレイに接続されるスイッチアレイとにより実現してもよい。なお本実施形態における接続は電気的な接続である。電気的な接続は、電気信号が伝達可能に接続されていることであり、電気信号による情報の伝達が可能となる接続である。電気的な接続は受動素子等を介した接続であってもよい。

【0065】

故障診断回路５０は発振器４の故障診断を行う回路である。故障診断回路５０の詳細については後述する。

【0066】

制御回路６０は、例えばロジック回路であり、種々の制御処理を行う。例えば制御回路６０は、回路装置２０の全体の制御を行ったり、回路装置２０の動作シーケンスの制御を行う。例えば制御回路６０は、発振回路３０、出力回路８０、不揮発性メモリー９２等の回路装置２０の各回路ブロックの制御を行う。制御回路６０は、例えばゲートアレイ等の自動配置配線によるＡＳＩＣ（Application Specific Integrated Circuit）の回路により実現できる。

【0067】

出力回路８０は、発振回路３０からの発振クロック信号ＯＳＣに基づくクロック信号ＣＫ、ＸＣＫを出力する。例えば出力回路８０は、発振回路３０からの発振クロック信号ＯＳＣをバッファリングして、クロック信号ＣＫ、ＸＣＫとして、パッドＰＣＫ、ＰＸＣＫに出力する。そして、このクロック信号ＣＫ、ＸＣＫが発振器４のクロック端子ＴＣＫ、ＴＸＣＫを介して外部に出力される。具体的には出力回路８０は、ＬＶＤＳ（Low Voltage Differential Signaling）、ＰＥＣＬ（Positive Emitter Coupled Logic）、ＨＣＳＬ（High Speed Current Steering Logic）、又は差動のＣＭＯＳ（Complementary MOS）等の信号形式で、差動のクロック信号ＣＫ、ＸＣＫを外部に出力する。なお出力回路８０が、シングルエンドのＣＭＯＳの信号形式でクロック信号を出力するようにしてもよい。

【0068】

電源回路９０は、パッドＰＶＤＤからの電源電圧であるＶＤＤとパッドＰＧＮＤからグランド電圧であるＧＮＤが供給されて、回路装置２０の内部回路用の種々の電源電圧を内部回路に供給する。例えば電源回路９０は、電源電圧であるＶＤＤをレギュレートしたレギュレート電源電圧を、発振回路３０等の回路装置２０の各回路に供給する。

【0069】

不揮発性メモリー９２は、電源を供給しなくても情報の記憶を保持するメモリーである。例えば不揮発性メモリー９２は、電源を供給しなくても情報を保持できると共に、情報の書き換えが可能なメモリーである。不揮発性メモリー９２は、回路装置２０の動作等に必要な種々の情報を記憶する。不揮発性メモリー９２は、ＦＡＭＯＳメモリー（Floating gate Avalanche injection MOS memory）又はＭＯＮＯＳメモリー(Metal-Oxide-Nitride-Oxide-Silicon memory）により実現されるＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）等により実現できる。

【0070】

温度センサー９４は温度を検出して温度検出信号を出力するセンサーである。具体的には温度センサー９４は、環境の温度に応じて変化する温度検出電圧を、温度検出信号として出力する。例えば温度センサー９４は、温度依存性を有する回路素子を利用して温度検出信号を生成する。具体的には温度センサー９４は、例えばＰＮ接合の順方向電圧が有する温度依存性を用いることで、温度に依存して電圧が変化する温度検出電圧を出力する。なお温度センサー９４としてデジタル方式の温度センサー回路を用いる変形実施も可能である。この場合には例えば温度検出データが温度検出信号として出力される。

【0071】

また本実施形態では、発振回路３０の発振周波数の温度補償が行われてもよい。発振周波数の温度補償は、発振回路３０の発振信号の温度補償であり、クロック信号ＣＫ、ＸＣＫの温度補償である。この温度補償は例えば温度センサー９４からの温度検出信号に基づいて行われる。例えば温度センサー９４からの温度検出電圧に基づいて温度補償電圧が生成され、生成された温度補償電圧が発振回路３０に入力されることで、温度補償が行われる。具体的には発振回路３０が有する可変容量回路に対して、当該可変容量回路の容量制御電圧となる温度補償電圧が入力されることで温度補償が行われる。この場合には発振回路３０の可変容量回路は、バラクター等の可変容量素子により実現される。また温度補償としては、多項式近似によるアナログ方式の温度補償が行われる。例えば振動子１１の周波数温度特性を補償する温度補償電圧が多項式により近似される場合に、当該多項式の係数情報に基づいてアナログ方式の温度補償が行われる。この多項式の係数情報である温度補償用の補正データは不揮発性メモリー９２に記憶される。或いは温度補償としてデジタル方式の温度補償を行ってもよい。例えば温度センサー９４からの温度検出データに基づいて周波数調整データが求められる。周波数調整データは周波数調整コードである。そして、求められた周波数調整データに基づいて発振回路３０の可変容量回路の容量値が調整されることで、デジタル方式の温度補償が実現される。この場合には発振回路３０の可変容量回路は、バイナリーに重み付けされた複数のキャパシターを有するキャパシターアレイと、スイッチアレイとにより実現される。

【0072】

以上のように本実施形態の発振器４は、振動子１１と回路装置２０を含み、回路装置２０は、発振回路３０と出力回路８０と制御回路６０と故障診断回路５０を含む。そして発振回路３０は、振動子１１を発振させる。

【0073】

例えば発振回路３０は振動子１１を発振させることで発振クロック信号ＯＳＣを出力する。出力回路８０は、発振回路３０からの発振クロック信号ＯＳＣに基づくクロック信号ＣＫ、ＸＣＫをクロック端子ＴＣＫ、ＴＸＣＫに出力する。例えば出力回路８０は、発振クロック信号ＯＳＣをバッファリングして、クロック信号ＣＫ、ＸＣＫとして出力したり、或いは発振クロック信号ＯＳＣの周波数をＰＬＬ回路等により逓倍した信号をバッファリングして、クロック信号ＣＫ、ＸＣＫとして出力する。制御回路６０は、出力制御信号ＯＥが入力される。例えば制御回路６０は、出力制御信号ＯＥに基づいて出力回路８０を制御することで、クロック信号ＣＫ、ＸＣＫの出力のイネーブル、ディスエーブルを制御する。故障診断回路５０は、故障診断信号ＸＤＧを生成するための故障診断を行う。例えば制御回路６０が、故障診断回路５０の故障診断結果に基づく故障診断信号ＸＤＧを故障診断端子ＴＤＧに出力する。このようにすれば、発振回路３０により振動子１１を発振させることで生成されたクロック信号ＣＫ、ＸＣＫを、出力回路８０によりクロック端子ＴＣＫ、ＴＸＣＫから出力することが可能になる。また出力制御信号ＯＥを出力制御端子ＴＯＥを介して制御回路６０に入力することで、クロック信号ＣＫ、ＸＣＫの出力制御を行えるようになる。そして故障診断回路５０の故障診断に基づく故障診断信号ＸＤＧが故障診断端子ＴＤＧを介して出力されることで、発振器４の故障診断の結果を外部に伝えること可能になる。

【0074】

例えば図９では故障診断回路５０は、故障診断として発振回路３０の発振信号の監視を行う。例えば故障診断回路５０は、発振回路３０の発振信号が適正な信号状態になっているか否かの監視を行う。具体的には発振信号の波形及び振幅を監視することなどにより発振信号の監視が実現される。そして故障診断回路５０が、発振信号の監視結果に基づき発振信号が適正な信号状態ではないと判断した場合には、例えばアクティブレベルの故障診断信号ＸＤＧが例えば制御回路６０を介して故障診断端子ＴＤＧから出力される。負論理の故障診断信号ＸＤＧの場合にはアクティブレベルとはローレベルである。

【0075】

本実施形態の発振器４は、振動子１１と回路装置２０と、を含む。回路装置２０は、発振回路３０と出力回路８０と制御回路６０と故障診断回路５０と、を含む。発振回路３０は振動子１１を発振させる。出力回路８０は発振回路３０からの発振クロック信号に基づくクロック信号ＣＫ、ＸＣＫをクロック端子ＴＣＫ、ＴＸＣＫに出力する。制御回路６０には出力制御信号ＯＥが入力される。故障診断回路５０は、故障診断信号ＸＤＧを生成するための故障診断を行う。

【0076】

このようにすれば、発振回路３０により振動子１１を発振させることで生成されたクロック信号ＣＫ、ＸＣＫを、出力回路８０によりクロック端子ＴＣＫ、ＴＸＣＫから出力することが可能になる。そして故障診断回路５０の故障診断に基づく故障診断信号ＸＤＧが故障診断端子ＴＤＧを介して出力されることで、発振器４の故障診断の結果を外部に伝えること可能になる。

【0077】

５．電子機器
図１０に本実施形態の電子機器１５０の第１構成例を示す。電子機器１５０は、上述した本実施形態の発振器４と、発振器４が実装される回路基板１１０を含む。そして、本実施形態の電子機器１５０は、発振器４に接続されるコンデンサー１０を含むことができる。

【0078】

電子機器１５０に実装される発振器４は、例えば図１に示す第１構成例の発振器４である。従って、図１等で説明したように、発振器４の電源端子ＴＶＤＤ及びグランド端子ＴＧＮＤからコンデンサー１０を接続する配線の途中にビアが設けられていない構成が実現でき、このコンデンサー１０のデカップリングコンデンサーとしての効果が損なわれ難くなる。

【0079】

更に電子機器１５０は、不図示の通信装置、記憶装置、表示装置、音出力装置又は入力装置などを含むことができる。通信装置は、例えば車載用の場合には車内ネットワークとの通信を行うための装置である。記憶装置は、例えば各種の情報を記憶するメモリーなどにより実現される。表示装置は画像等の情報を表示する装置であり、音出力装置は音楽や音声などの音を出力する装置である。入力装置は、ユーザーが各種の情報を入力するための装置である。例えば電子機器１５０が車載用などのオーディオビジュアル機器である場合には、表示装置、音出力装置又は入力装置などが設けられる。

【0080】

即ち本実施形態の電子機器１５０は、上記に記載の発振器４と、発振器４が実装される回路基板１１０とを含む。

【0081】

このようにすれば、発振器４と回路基板１１０を含む電子機器１５０において、発振器４にコンデンサー１０を接続する場合に、コンデンサー１０と発振器４の電源端子ＴＶＤＤ及びグランド端子ＴＧＮＤまでの距離を近くすることができる。このため発振器４の電源端子ＴＶＤＤ及びグランド端子ＴＧＮＤからコンデンサー１０を接続する配線の途中にビアが設けられていない構成が実現できる。従って、寄生インダクタンスは最小になり、信号品質の高い電子機器１５０を実現できる。

【0082】

また本実施形態の電子機器１５０は、回路基板１１０に実装されるコンデンサー１０を含む。回路基板１１０は、電源線ＬＤ１、ＬＤ２とグランド線ＬＧ１、ＬＧ２を含む。
発振器４の電源端子ＴＶＤＤは、電源線ＬＤ１、ＬＤ２により回路基板１１０のトップレイヤーの電源電圧ＶＤＤに接続される。発振器４のグランド端子ＴＧＮＤは、グランド線ＬＧ１、ＬＧ２、ビアＶＩＡＳを介して回路基板１１０のグランドレイヤーのグランド電圧に接続される。そして、コンデンサー１０の第１端子Ｔ１が電源線ＬＤ１、ＬＤ２に接続され、第２端子Ｔ２がグランド線ＬＧ１、ＬＧ２に接続される。

【0083】

このようにすれば、コンデンサー１０の端子のうち、第１端子Ｔ１には電源線ＬＤ２を介して回路基板１１０のトップレイヤーの電源電圧ＶＤＤが供給され、第２端子Ｔ２はグランド線ＬＧ２及びビアＶＩＡＳを介して回路基板１１０のグランドレイヤーのグランド電位に設定される。

【0084】

図１１は本実施形態の電子機器１５０の第２構成例である。電子機器１５０の第２構成例は、図１０に示す第１構成例と、コンデンサー１０への配線が異なっている。具体的には、コンデンサー１０の第１端子Ｔ１に電源電圧ＶＤＤを供給する電源線ＬＤ２は、ビアＶＩＡＤを介して回路基板１１０のＶＤＤレイヤーに接続されている。一方、コンデンサー１０の第２端子Ｔ２をグランド電位に接続させるグランド線ＬＧ２は、回路基板１１０のトップレイヤーでグランド電位に接続されている。

【0085】

即ち本実施形態の電子機器１５０は、回路基板１１０に実装されるコンデンサー１０を含む。回路基板１１０は、電源線ＬＤ１、ＬＤ２とグランド線ＬＧ１、ＬＧ２とを含む。電源線ＬＤ１、ＬＤ２は、一端が発振器４の電源端子ＴＶＤＤに接続され、他端がビアに接続される。グランド線ＬＧ１、ＬＧ２は、一端が発振器４のグランド端子ＴＧＮＤに接続される。コンデンサー１０の第１端子は、電源線ＬＤ１、ＬＤ２において電源端子ＴＶＤＤとビアの間の位置に接続され、コンデンサー１０の第２端子は、グランド線ＬＧ１、ＬＧ２に接続される。

【0086】

このようにすれば、コンデンサー１０の端子のうち、第１端子Ｔ１には電源線ＬＤ２及びビアＶＩＡＤを介して回路基板１１０のＶＤＤレイヤーの電源電圧ＶＤＤが供給され、第２端子Ｔ２にはグランド線ＬＧ２を介して回路基板１１０のトップレイヤーのグランド電位に設定される。

【0087】

図１２は本実施形態の電子機器１５０の第３構成例である。第３構成例では、電子機器１５０は、回路基板１１０に実装される制御装置１００を含む。制御装置１００は前述したようにマイクロコントローラー等により実現される。そして、図１２に示すように制御装置１００は、出力制御信号ＯＥを出力する第３端子Ｔ３と、故障診断信号ＸＤＧが入力される第４端子Ｔ４を有する。

【0088】

また第３構成例では、回路基板１１０は、第１電極ＥＬ１と第２電極ＥＬ２と第３電極ＥＬ３と第４電極ＥＬ４を含む。そして第１電極ＥＬ１は、制御装置１００の第３端子Ｔ３に電気的に接続される。例えば第１電極ＥＬ１は回路基板１１０の第１配線Ｌ１を介して制御装置１００の第３端子Ｔ３に接続される。また第２電極ＥＬ２は、発振器４の出力制御端子ＴＯＥに電気的に接続される。例えば第２電極ＥＬ２は回路基板１１０の第２配線Ｌ２を介して発振器４の出力制御端子ＴＯＥに接続される。第３電極ＥＬ３は、発振器４の故障診断端子ＴＤＧと制御装置１００の第４端子Ｔ４に電気的に接続される。例えば第３電極ＥＬ３は第３配線Ｌ３を介して発振器４の故障診断端子ＴＤＧと故障診断回路５０の第４端子Ｔ４に接続される。なお、第３構成例において、出力制御端子ＴＯＥと故障診断端子ＴＤＧは入れ替えてもよい。

【0089】

ここで第１電極ＥＬ１、第２電極ＥＬ２、第３電極ＥＬ３及び後述する第４電極ＥＬ４などの電極は、回路基板１１０と電子部品を接続するために回路基板１１０に形成される導電性のパターンである。例えば電子部品の端子がハンダ等により回路基板１１０の電極に接続される。具体的には電極は例えばランド又はパッドなどである。ランドは、例えばスルーホールの周囲に形成され、電子部品のリード部品を穴に通してハンダ付けされる部分である。パッドは表面実装の電子部品がハンダ付けされる部分である。

【0090】

即ち本実施形態の電子機器１５０は、回路基板１１０と制御装置１００とを含む。回路基板１１０は発振器４が実装される。制御装置１００は、回路基板１１０に実装され、出力制御信号ＯＥを出力する第３端子Ｔ３と、故障診断信号ＸＤＧが入力される第４端子Ｔ４を有する。回路基板１１０は、第１電極ＥＬ１と第２電極ＥＬ２と第３電極ＥＬ３を含む。第１電極ＥＬ１は、制御装置１００の第３端子Ｔ３に電気的に接続される。第２電極ＥＬ２は、発振器４の出力制御端子ＴＯＥに電気的に接続される。第３電極ＥＬ３は、発振器４の故障診断端子ＴＤＧと制御装置１００の第４端子Ｔ４に電気的に接続される。

【0091】

このように第１電極ＥＬ１、第２電極ＥＬ２、第３電極ＥＬ３を設ければ、第１電極ＥＬ１と第２電極ＥＬ２を電気的に接続することで、制御装置１００からの出力制御信号ＯＥが発振器４の出力制御端子ＴＯＥに入力されるようになる。これにより制御装置１００によるクロック出力制御が可能になる。例えば制御装置１００が出力制御信号ＯＥをハイレベルにすることで、発振器４からクロック信号ＣＫ、ＸＣＫが出力され、制御装置１００が出力制御信号ＯＥをローレベルにすることで、発振器４からのクロック信号ＣＫ、ＸＣＫの出力が停止する。

【0092】

また第３電極ＥＬ３と第２電極ＥＬ２を電気的に接続することで、発振器４が出力した故障診断信号ＸＤＧが発振器４の出力制御端子ＴＯＥに入力されるようになる。これにより発振器４の自己故障診断によるクロック出力の自動制御が可能になる。例えば故障診断信号ＸＤＧがハイレベルの場合には、このハイレベルの故障診断信号ＸＤＧが出力制御端子ＴＯＥに入力されることで、発振器４はクロック信号ＣＫ、ＸＣＫを出力するようになる。一方、発振器４の自己故障診断により故障が検出されて、故障診断信号ＸＤＧがローレベルになると、このローベルの故障診断信号ＸＤＧが出力制御端子ＴＯＥに入力されることで、発振器４からのクロック信号ＣＫ、ＸＣＫの出力が停止するようになる。これにより故障の検出時に自動的にクロック出力を停止できるようになる。このような発振器４の自己故障診断によるクロック出力の自動制御が可能になるのは、出力制御端子ＴＯＥには、正論理及び負論理の一方である第１論理の出力制御信号が入力され、故障診断端子ＴＤＧは、正論理及び負論理の他方である第２論理の故障診断信号ＸＤＧを出力するからである。

【0093】

また電子機器１５０の第３構成例では、発振器４の故障診断端子ＴＤＧと制御装置１００の第４端子Ｔ４は第３配線Ｌ３を介して接続されている。従って、発振器４が故障を検出して、故障診断信号ＸＤＧがローレベルになると、制御装置１００は、このローレベルの故障診断信号ＸＤＧを検出することで、発振器４に故障が発生したことを認識できるようになる。

【0094】

第１電極ＥＬ１、第２電極ＥＬ２、第３電極ＥＬ３や後述する第４電極ＥＬ４の接続については、図１３に示すようなゼロオーム抵抗素子などの接続素子１２０を用いることができる。この接続素子１２０により、図１３に示すように配線ＬＡに設けられた電極ＥＬＡと、配線ＬＢに設けられた電極ＥＬＢとを接続できる。このような接続素子１２０を用いることで、第１電極ＥＬ１と第２電極ＥＬ２の間、又は第３電極ＥＬ３と第２電極ＥＬ２の間を低インピーダンスで接続できるようになる。また例えば第１の製品に用いられる回路基板１１０では、第１電極ＥＬ１と第２電極ＥＬ２の間をゼロオーム抵抗素子などの接続素子１２０により接続し、第２の製品に用いられる回路基板１１０では、第３電極ＥＬ３と第２電極ＥＬ２の間をゼロオーム抵抗素子などの接続素子１２０により接続することが可能になる。これにより同じ回路基板１１０を様々な製品に兼用して使用することが可能になり、様々な製品を低コストで提供することが可能になる。なお接続素子１２０はゼロオーム抵抗素子には限定されず、機械的又は電子的にオン、オフされるスイッチ素子であってもよい。

【0095】

即ち本実施形態の電子機器１５０は、第１電極ＥＬ１と第２電極ＥＬ２の間、又は第３電極ＥＬ３と第２電極ＥＬ２の間が、例えば図１０に例示されるような接続素子１２０によって接続されている。

【0096】

このようにすれば、第１電極ＥＬ１と第２電極ＥＬ２の間を接続素子１２０により接続することで、制御装置１００からの出力制御信号ＯＥによるクロック出力制御が可能になり、出力制御信号ＯＥによりクロック信号ＣＫ、ＸＣＫを出力したり、出力を停止したりする制御が可能になる。また第３電極ＥＬ３と第２電極ＥＬ２の間を接続素子１２０により接続することで、発振器４の自己故障診断によるクロック出力の自動制御が可能になり、故障が検出されたときに故障診断信号ＸＤＧによりクロック信号ＣＫ、ＸＣＫの出力を自動的に停止できるようになる。

【0097】

また図１２に示すように、第４電極ＥＬ４は、発振器４の電源端子ＴＶＤＤとコンデンサー１０の第１端子Ｔ１に電気的に接続される。そして第４電極ＥＬ４は、電源ノードＮＶＤに一端が電気的に接続される抵抗ＲＣの他端に第４配線Ｌ４を介して電気的に接続される。この第４電極ＥＬ４の電極も、回路基板１１０と電子部品を接続するために回路基板１１０に形成される導電性のパターンであり、例えばランド又はパッドなどである。

【0098】

即ち本実施形態の電子機器１５０では、回路基板１１０は、電源ノードＮＶＤに一端が電気的に接続される抵抗ＲＣの他端に電気的に接続される第４電極ＥＬ４を含む。

【0099】

このような第４電極ＥＬ４を設ければ、第２電極ＥＬ２と第４電極ＥＬ４を電気的に接続することで、一端が電源電圧ＶＤＤの電源ノードＮＶＤに接続された抵抗ＲＣによるプルアップにより、出力制御端子ＴＯＥを常にハイレベルに設定できるようになり、常時クロック出力が可能になる。即ち発振器４から常時にクロック信号ＣＫ、ＸＣＫが出力されるようになる。

【0100】

また本実施形態の電子機器１５０では、第１電極ＥＬ１と第２電極ＥＬ２の間、第３電極ＥＬ３と第２電極ＥＬ２の間、又は第４電極ＥＬ４と第２電極ＥＬ２の間が、接続素子１２０によって接続されている。

【0101】

このようにすれば、第１電極ＥＬ１と第２電極ＥＬ２の間を接続素子１２０により接続することで、故障診断回路５０からの出力制御信号ＯＥによるクロック出力制御が可能になる。また第３電極ＥＬ３と第２電極ＥＬ２の間を接続素子１２０により接続することで、発振器４の自己故障診断によるクロック出力の自動制御が可能になる。また第４電極ＥＬ４と第２電極ＥＬ２の間を接続素子１２０により接続することで、クロック信号ＣＫ、ＸＣＫの常時出力が可能になる。これにより同じ回路基板１１０を様々な製品に兼用して使用することが可能になり、様々な製品を低コストで提供することが可能になる。

【0102】

６．発振器の構造例
図１４に本実施形態の発振器４の第１構造例を示す。発振器４は、振動子１１と、回路装置２０と、振動子１１及び回路装置２０を収容するパッケージ１５を有する。パッケージ１５は、例えばセラミック等により形成され、その内側に収容空間を有しており、この収容空間に振動子１１及び回路装置２０が収容されている。収容空間は気密封止されており、望ましくは真空に近い状態である減圧状態になっている。パッケージ１５により、振動子１１及び回路装置２０を衝撃、埃、熱、湿気等から好適に保護することができる。

【0103】

パッケージ１５はベース１６とリッド１７を有する。具体的にはパッケージ１５は、振動子１１及び回路装置２０を支持するベース１６と、ベース１６との間に収容空間を形成するようにベース１６の上面に接合されたリッド１７とにより構成されている。そして振動子１１は、ベース１６の内側に設けられた段差部に端子電極を介して支持されている。また回路装置２０は、ベース１６の内側底面に配置されている。具体的には回路装置２０は、能動面がベース１６の内側底面に向くように配置されている。能動面は回路装置２０の回路素子が形成される面である。また回路装置２０の端子にバンプＢＭＰが形成されている。そして回路装置２０は、導電性のバンプＢＭＰを介してベース１６の内側底面に支持される。導電性のバンプＢＭＰは例えば金属バンプであり、このバンプＢＭＰやパッケージ１５の内部配線や端子電極などを介して、振動子１１と回路装置２０が電気的に接続される。また回路装置２０は、バンプＢＭＰやパッケージ１５の内部配線を介して、発振器４の外部端子１８、１９に電気的に接続される。外部端子１８、１９は、パッケージ１５の外側底面に形成されている。外部端子１８、１９は、外部配線を介して外部デバイスに接続される。外部配線は、例えば外部デバイスが実装される回路基板に形成される配線などである。これにより外部デバイスに対してクロック信号などを出力できるようになる。

【0104】

これらの外部端子１８、１９が、図１、図５等で説明した出力制御端子ＴＯＥ、故障診断端子ＴＤＧ、グランド端子ＴＧＮＤ、クロック端子ＴＣＫ、ＴＸＣＫ、電源端子ＴＶＤＤに対応する。例えば発振器４のパッケージ１５の外側底面の第１辺に沿って、出力制御端子ＴＯＥ、故障診断端子ＴＤＧ、グランド端子ＴＧＮＤが並んで配置され、外側底面の第１辺の対辺である第２辺に沿って、電源端子ＴＶＤＤ、クロック端子ＴＸＣＫ、ＴＣＫが並んで配置される。

【0105】

なお図１４では、回路装置２０の能動面が下方に向くように回路装置２０がフリップ実装されているが、本実施形態はこのような実装には限定されない。例えば回路装置２０の能動面が上方に向くように回路装置２０を実装してもよい。即ち能動面が振動子１１に対向するように回路装置２０を実装する。

【0106】

図１５に発振器４の第２構造例を示す。発振器４は、振動子１１と、回路装置２０と、振動子１１及び回路装置２０を収容するパッケージ１５を有し、パッケージ１５は、ベース１６とリッド１７を有する。ベース１６は、中間基板である第１基板６と、第１基板６の上面側に積層された略矩形フレーム形状の第２基板７と、第１基板６の底面側に積層された略矩形フレーム形状の第３基板８を有する。そして、第２基板７の上面にはリッド１７が接合され、第１基板６と第２基板７とリッド１７とにより形成された収容空間Ｓ１に、振動子１１が収容されている。例えば収容空間Ｓ１に振動子１１が気密封止されており、望ましくは真空に近い状態である減圧状態になっている。これにより、振動子１１を衝撃、埃、熱、湿気等から好適に保護することができる。また第１基板と第３基板８とにより形成された収容空間Ｓ２に、半導体チップである回路装置２０が収容されている。また第３基板８の底面には、発振器４の外部接続用の電極端子である外部端子１８、１９が形成されている。

【0107】

また収容空間Ｓ１においては、振動子１１が、導電性の接続部ＣＤＣ１、ＣＤＣ２により、第１基板６の上面に形成された不図示の第１電極端子、第２電極端子に接続される。導電性の接続部ＣＤＣ１、ＣＤＣ２は、例えば金属バンプ等の導電性のバンプにより実現してもよいし、導電性の接着剤により実現してもよい。具体的には、例えば音叉型の振動子１１の一端に形成された不図示の第１電極パッドが、導電性の接続部ＣＤＣ１を介して、第１基板６の上面に形成された第１電極端子に接続される。そして第１電極端子は回路装置２０のパッドＰＸ１に電気的に接続される。また音叉型の振動子１１の他端に形成された不図示の第２電極パッドが、導電性の接続部ＣＤＣ２を介して、第１基板６の上面に形成された第２電極端子に接続される。そして第２電極端子は回路装置２０のパッドＰＸ２に電気的に接続される。これにより振動子１１の一端及び他端を、導電性の接続部ＣＤＣ１、ＣＤＣ２を介して、回路装置２０のパッドＰＸ１、ＰＸ２に電気的に接続できるようになる。また半導体チップである回路装置２０の複数のパッドには導電性のバンプＢＭＰが形成され、これらの導電性のバンプＢＭＰが、第１基板６の底面に形成された複数の電極端子に接続される。そして回路装置２０のパッドに接続された電極端子は、内部配線等を介して発振器４の外部端子１８、１９に電気的に接続される。

【0108】

これらの外部端子１８、１９が、図１、図５等で説明した出力制御端子ＴＯＥ、故障診断端子ＴＤＧ、グランド端子ＴＧＮＤ、クロック端子ＴＣＫ、ＴＸＣＫ、電源端子ＴＶＤＤに対応する。

【0109】

なお発振器４は、ウェハレベルパッケージ（ＷＬＰ）の発振器であってもよい。この場合には発振器４は、半導体基板と、半導体基板の第１面と第２面との間を貫通する貫通電極とを有するベースと、半導体基板の第１面に対して、金属バンプ等の導電性の接合部材を介して固定される振動子１１と、半導体基板の第２面側に再配置配線層等の絶縁層を介して設けられる外部端子を含む。そして半導体基板の第１面又は第２面に、回路装置２０となる集積回路が形成される。この場合には、振動子１１及び集積回路が配置された複数のベースが形成された第１半導体ウェハーと、複数のリッドが形成された第２半導体ウェハーとを貼りつけることで、複数のベースと複数のリッドを接合し、その後にダイシングソー等によって発振器４の個片化を行う。このようにすれば、ウェハレベルパッケージの発振器４の実現が可能になり、高スループット、且つ、低コストでの発振器４の製造が可能になる。

【0110】

以上のように本実施形態の発振器は、電源端子とグランド端子と正極側クロック端子と負極側クロック端子と、を含む。電源端子は高電位側電源電圧が供給される。グランド端子は低電位側電源電圧が供給される。正極側クロック端子は差動クロック信号の正極側クロック信号を出力する。負極側クロック端子は差動クロック信号の負極側クロック信号を出力する。電源端子とグランド端子は並んで配置され、正極側クロック端子と負極側クロック端子は並んで配置される。

【0111】

本実施形態によれば、電源端子とグランド端子が並んで配置されるため、発振器の任意の１辺に電源端子とグランド端子が並ぶように配置することができる。また正極側クロック端子と負極側クロック端子が並んで配置されるため、発振器の任意の１辺に正極側クロック端子と負極側クロック端子が並ぶように配置することができる。

【0112】

また本実施形態の発振器は、電源端子及びグランド端子は、発振器の第１辺に沿って並んで配置され、負極側クロック端子及び正極側クロック端子は、第１辺の対辺である第２辺に沿って並んで配置される。

【0113】

このようにすれば、発振器の第１辺に電源端子及びグランド端子が並んで設けられ、第１辺の対辺である第２辺に負極側クロック端子及び正極側クロック端子が並んで設けられる。従って、電源端子とグランド端子が発振器の対辺である２つの辺に各々分かれて設けられることを回避できる。また負極側クロック端子と正極側クロック端子が発振器の対辺である２つの辺に各々分かれて設けられることも回避できる。

【0114】

また本実施形態の発振器は、クロック信号の出力制御信号が入力される出力制御端子を含み、出力制御端子、電源端子及びグランド端子は、第１辺に沿って並んで配置される。

【0115】

このようにすれば、出力制御端子と、電源端子及びグランド端子とが、発振器の対辺である２つの辺に各々分かれて設けられることを回避できる。

【0116】

また本実施形態の発振器は、故障診断信号を出力する故障診断端子を含み、故障診断端子、負極側クロック端子及び正極側クロック端子は、第２辺に沿って配置される。

【0117】

このようにすれば、故障診断端子と、負極側クロック端子及び正極側クロック端子とが、発振器の対辺である２つの辺に各々分かれて設けられることを回避できる。

【0118】

また本実施形態の発振器は、クロック信号の出力制御信号が入力される出力制御端子を含み、出力制御端子、負極側クロック端子及び正極側クロック端子は第２辺に沿って並んで配置される。

【0119】

このようにすれば、出力制御端子と、負極側クロック端子及び正極側クロック端子とが、発振器の対辺である２つの辺に各々分かれて設けられることを回避できる。

【0120】

また本実施形態の発振器は、故障診断信号を出力する故障診断端子を含み、故障診断端子、電源端子及びグランド端子は第１辺に沿って並んで配置される。

【0121】

このようにすれば、故障診断端子と、電源端子及びグランド端子とが、発振器の対辺である２つの辺に各々分かれて設けられることを回避できる。

【0122】

また本実施形態の発振器は、発振器の第１辺に対向する辺を第２辺とし、第１辺及び第２辺に交差する辺を第３辺とし、第３辺に対向する辺を第４辺としたとき、第１辺と第４辺が交差する第１コーナー部に、電源端子が配置される。そして、第２辺と第４辺が交差する第２コーナー部にグランド端子が配置される。

【0123】

このようにすれば、第４辺の両端に電源端子とグランド端子を配置することができ、第４辺側に電源端子とグランド端子を纏めて配置することができる。

【0124】

また本実施形態の発振器は、クロック信号の出力制御信号が入力される出力制御端子と、故障診断信号を出力する故障診断端子を含む。出力制御端子には、正論理及び負論理の一方である第１論理の出力制御信号が入力され、故障診断端子は、正論理及び負論理の他方である第２論理の故障診断信号を出力する。

【0125】

このようにすれば、出力制御信号が正論理の信号である場合には、故障診断信号は負論理の信号になり、出力制御信号が負論理の信号である場合には、故障診断信号は正論理の信号になるため、出力制御信号の配線と故障診断信号の配線の間に短絡故障が発生しても、クロック信号が停止してしまうなどの事態を防止できるようになる。従って、発振器の故障診断を実現できると共に、短絡故障等に起因するクロック出力の停止等の問題の発生も防止できるようになる。

【0126】

また本実施形態の発振器は、振動子と回路装置と、を含む。回路装置は、発振回路と出力回路と制御回路と故障診断回路と、を含む。発振回路は振動子を発振させる。出力回路は発振回路からの発振クロック信号に基づくクロック信号をクロック端子に出力する。制御回路には出力制御信号が入力される。故障診断回は、故障診断信号を生成するための故障診断を行う。

【0127】

このようにすれば、発振回路により振動子を発振させることで生成されたクロック信号を、出力回路によりクロック端子から出力することが可能になる。そして故障診断回路の故障診断に基づく故障診断信号が故障診断端子を介して出力されることで、発振器の故障診断の結果を外部に伝えること可能になる。

【0128】

本実施形態の電子機器は、上記に記載の発振器と、発振器が実装される回路基板とを含む。

【0129】

このようにすれば、発振器と回路基板を含む電子機器において、発振器にコンデンサーを接続する場合に、コンデンサーと発振器の電源端子及びグランド端子までの距離を近くすることができる。このため発振器の電源端子又はグランド端子からコンデンサーを接続する配線の途中にビアが設けられていない構成が実現できる。従って、寄生インダクタンスは最小になり、信号品質の高い電子回路を実現できる。

【0130】

また本実施形態の電子機器は、回路基板に実装されるコンデンサーを含む。回路基板は、電源線とグランド線を含む。電源線は、一端が発振器の電源端子に接続される。グランド線は、一端が発振器のグランド端子に接続され、他端がビアに接続される。コンデンサーの第１端子は、電源線に接続され、コンデンサーの第２端子は、グランド線においてグランド端子とビアとの間の位置に接続される。

【0131】

このようにすれば、コンデンサーの端子のうち、第１端子には電源線を介して回路基板のトップレイヤーの電源電圧が供給され、第２端子はグランド線及びビアを介して回路基板のグランドレイヤーのグランド電位に設定される。

【0132】

また本実施形態の電子機器は、回路基板に実装されるコンデンサーを含む。回路基板は、電源線とグランド線とを含む。電源線は、一端が発振器の電源端子に接続され、他端がビアに接続される。グランド線は、一端が発振器のグランド端子に接続される。コンデンサーの第１端子は、電源線において電源端子とビアの間の位置に接続され、コンデンサーの第２端子は、グランド線に接続される。

【0133】

このようにすれば、コンデンサーの端子のうち、第１端子には電源線及びビアを介して回路基板のＶＤＤレイヤーの電源電圧が供給され、第２端子にはグランド線を介して回路基板のトップレイヤーのグランド電位に設定される。

【0134】

また本実施形態の電子機器は、回路基板と制御装置とを含む。回路基板は発振器が実装される。制御装置は、回路基板に実装され、出力制御信号を出力する第３端子と、故障診断信号が入力される第４端子を有する。回路基板は、第１電極と第２電極と第３電極を含む。第１電極は、制御装置の第３端子に電気的に接続される。第２電極は、発振器の出力制御端子に電気的に接続される。第３電極は、発振器の故障診断端子と制御装置の第４端子に電気的に接続される。

【0135】

このように第１電極、第２電極、第３電極、第４電極を設ければ、第１電極と第２電極を電気的に接続することで、制御装置からの出力制御信号が発振器の出力制御端子に入力されるようになる。これにより制御装置によるクロック出力制御が可能になる。例えば制御装置が出力制御信号をハイレベルにすることで、発振器からクロック信号が出力され、制御装置が出力制御信号をローレベルにすることで、発振器からのクロック信号の出力が停止する。

【0136】

また本実施形態の電子機器は、第１電極と第２電極の間、又は第３電極と第２電極の間が、接続素子によって接続されている。

【0137】

このようにすれば、第１電極と第２電極の間を接続素子により接続することで、制御装置からの出力制御信号によるクロック出力制御が可能になり、出力制御信号によりクロック信号を出力したり、出力を停止したりする制御が可能になる。また第３電極と第２電極の間を接続素子により接続することで、発振器の自己故障診断によるクロック出力の自動制御が可能になり、故障が検出されたときに故障診断信号によりクロック信号の出力を自動的に停止できるようになる。

【0138】

また本実施形態の電子機器では、回路基板は、電源ノードに一端が電気的に接続される抵抗の他端に電気的に接続される第４電極を含む。

【0139】

このような第４電極を設ければ、第２電極と第４電極を電気的に接続することで、一端が電源電圧の電源ノードに接続された抵抗によるプルアップにより、出力制御端子を常にハイレベルに設定できるようになり、常時クロック出力が可能になる。即ち発振器から常時にクロック信号が出力されるようになる。

【0140】

また本実施形態の電子機器では、第１電極と第２電極の間、第３電極と第２電極の間、又は第４電極と第２電極の間が、接続素子によって接続されている。

【0141】

このようにすれば、第１電極と第２電極の間を接続素子により接続することで、制御装置からの出力制御信号によるクロック出力制御が可能になる。また第３電極と第２電極の間を接続素子により接続することで、発振器の自己故障診断によるクロック出力の自動制御が可能になる。また第４電極と第２電極の間を接続素子により接続することで、クロック信号の常時出力が可能になる。これにより同じ回路基板を様々な製品に兼用して使用することが可能になり、様々な製品を低コストで提供することが可能になる。

【0142】

なお、上記のように本実施形態について詳細に説明したが、本開示の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本開示の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本開示の範囲に含まれる。また発振器、電子機器の構成・動作等も本実施形態で説明したものに限定されず、種々の変形実施が可能である。

【符号の説明】

【0143】

４…発振器、６…第１基板、７…第２基板、８…第３基板、１０…コンデンサー、１１…振動子、１５…パッケージ、１６…ベース、１７…リッド、１８、１９…外部端子、２０…回路装置、３０…発振回路、５０…故障診断回路、６０…制御回路、８０…出力回路、９０…電源回路、９２…不揮発性メモリー、９４…温度センサー、１１０…回路基板、１２０…接続素子、１５０…電子機器、ＢＭＰ…バンプ、Ｃ１…第１コーナー部、Ｃ２…第２コーナー部、ＣＤＣ１、ＣＤＣ２…接続部、ＸＤＧ…故障診断信号、ＤＲ１…第１方向、ＤＲ２…第２方向、ＤＲ３…第３方向、ＤＲ４…第４方向、ＥＬ１…第１電極、ＥＬ２…第２電極、ＥＬ３…第３電極、ＥＬ４…第４電極、ＥＬＡ、ＥＬＢ…電極、Ｌ２…第２配線、Ｌ３…第３配線、Ｌ４…第４配線、ＬＡ…配線、ＬＢ…配線、ＬＤ、ＬＤ１、ＬＤ２…電源線、ＬＧ、ＬＧ１、ＬＧ２…グランド線、ＮＶＤ…電源ノード、ＯＥ…出力制御信号、ＯＳＣ…発振クロック信号、ＰＣＫ、ＰＤＧ、ＰＧＮＤ、ＰＯＥ、ＰＶＤＤ…パッド、ＰＸ１、ＰＸ２…パッド、ＰＸＣＫ…パッド、ＲＣ…抵抗、Ｓ１、Ｓ２…収容空間、ＳＤ１…第１辺、ＳＤ２…第２辺、ＳＤ３…第３辺、ＳＤ４…第４辺、Ｔ１…第１端子、Ｔ２…第２端子、Ｔ３…第３端子、Ｔ４…第４端子、ＴＣＫ…正極側クロック端子、ＴＣＫ…正極側クロック端子、ＴＤＧ…故障診断端子、ＴＧＮＤ…グランド端子、ＴＧＮＧ…グランド端子、ＴＯＥ…出力制御端子、ＴＶＤＤ…電源端子、ＴＸＣＫ…負極側クロック端子、ＶＤＤ…電源電圧、ＶＩＡＤ…ビア、ＶＩＡＳ…ビア、ＸＣＫ…負極側クロック信号、ＸＤＧ…故障診断信号、ＸＯＥ…出力制御信号

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】