特開 2024-122573 計時装置、測距装置、光センサ装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024122573

(43)【公開日】2024-09-09

(54)【発明の名称】計時装置、測距装置、光センサ装置

(51)【国際特許分類】

   G04F 10/00 20060101AFI20240902BHJP

   G01S 7/481 20060101ALI20240902BHJP

   H03K 5/26 20060101ALI20240902BHJP

   G01J 1/42 20060101ALI20240902BHJP

   G01J 11/00 20060101ALI20240902BHJP

【ＦＩ】

G04F10/00 Z

G01S7/481 Z

H03K5/26 C

G01J1/42 N

G01J11/00

【審査請求】未請求

【請求項の数】28

【出願形態】ＯＬ

(21)【出願番号】P 2023030179

(22)【出願日】2023-02-28

(71)【出願人】

【識別番号】319006047

【氏名又は名称】シャープセミコンダクターイノベーション株式会社

(74)【代理人】

【識別番号】110000338

【氏名又は名称】弁理士法人 ＨＡＲＡＫＥＮＺＯ ＷＯＲＬＤ ＰＡＴＥＮＴ ＆ ＴＲＡＤＥＭＡＲＫ

(72)【発明者】

【氏名】清水 隆行

(72)【発明者】

【氏名】井上 高広

(72)【発明者】

【氏名】佐藤 秀樹

(72)【発明者】

【氏名】池田 徹朗

(72)【発明者】

【氏名】有村 竜次

【テーマコード（参考）】

2G065

5J039

5J084

【Ｆターム（参考）】

2G065AA12

2G065AB09

2G065AB16

2G065AB22

2G065BA09

2G065BA33

2G065BA34

2G065BC08

2G065BC13

2G065BC17

2G065BC22

2G065DA15

5J039JJ07

5J039JJ15

5J039KK23

5J039KK24

5J039MM03

5J084AA05

5J084AD01

5J084BA03

5J084BA36

5J084BA40

5J084BB02

5J084BB04

5J084CA32

(57)【要約】

【課題】高速計時を実現する。
【解決手段】複数の基準信号から得られる複数の第１パルス信号を用いてファインカウント値を出力する第１カウンタ（１１）と、複数の基準信号から得られ、複数の第１パルス信号よりも周波数が小さい複数の第２パルス信号を用いてコースカウント値を出力する第２カウンタ（１２）と、ラッチ信号によってラッチされたファインカウント値およびコースカウント値に基づいてコースカウント値の補正の要否を判定し、補正が必要な場合は、ファインカウント値と、コースカウント値を補正して得られるコース補正値とを用いてビン番号を算出する制御部（２０）とを備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

同一周期で位相の異なる複数の基準信号を生成する信号生成回路と、
前記複数の基準信号から得られる複数の第１パルス信号を用いてファインカウント値を出力する第１カウンタと、
前記複数の基準信号から得られ、前記複数の第１パルス信号よりも周波数が小さい複数の第２パルス信号を用いてコースカウント値を出力する第２カウンタと、
ラッチ信号によってラッチされたファインカウント値およびコースカウント値に基づいて前記コースカウント値の補正の要否を判定し、前記補正が必要な場合は、前記ファインカウント値と、前記コースカウント値を補正して得られるコース補正値とを用いてビン番号を算出する制御部とを備える、計時装置。

【請求項2】

前記第２カウンタは、前記第１カウンタよりもカウントアップの間隔が長い、請求項１に記載の計時装置。

【請求項3】

ＭおよびＮを、Ｍ＜Ｎの自然数として、
前記第１カウンタは、Ｍ個のファインカウント値を周期的に出力し、
前記第２カウンタは、Ｎ個のコースカウント値を周期的に出力する、請求項２に記載の計時装置。

【請求項4】

前記信号生成回路は、リングオシレータである、請求項３に記載の計時装置。

【請求項5】

前記第１カウンタは、前記リングオシレータの位相検出によってカウントを行い、
前記第２カウンタは、前記リングオシレータの発振回数の検出によってカウントを行う、請求項４に記載の計時装置。

【請求項6】

前記第１カウンタは、前記ファインカウント値をグレイコードで出力し、
前記第２カウンタは、前記コースカウント値をグレイコードで出力する、請求項３に記載の計時装置。

【請求項7】

前記ファインカウント値のグレイコードは、前記コースカウント値のグレイコードよりもビット数が多い、請求項６に記載の計時装置。

【請求項8】

Ｍ＝２^ＸかつＮ＝２^Ｙとして、
前記制御部は、前記ファインカウント値をＸビットのバイナリコードに変換し、前記コースカウント値をＹビットのバイナリコードに変換する、請求項３に記載の計時装置。

【請求項9】

前記制御部は、前記ファインカウント値のバイナリコードの最上位ビットと、前記コースカウント値のバイナリコードの最下位ビットとが同一であればコースカウント値の補正は不要と判定し、前記ファインカウント値のバイナリコードの最上位ビットと、前記コースカウント値のバイナリコードの最下位ビットとが異なる場合にコースカウント値の補正が必要と判定する、請求項８に記載の計時装置。

【請求項10】

前記制御部は、前記ファインカウント値のバイナリコードの最上位ビットと、前記コースカウント値のバイナリコードの最下位ビットとが異なる場合に、前記コースカウント値と隣り合う値を前記コース補正値とすることで、前記コースカウント値のバイナリコードの最下位ビットを前記ファインカウント値のバイナリコードの最上位ビットに一致させる、請求項９に記載の計時装置。

【請求項11】

前記ファインカウント値のバイナリコードの２番目に上位のビットが０である場合は、前記コースカウント値に１を加えた値を前記コース補正値とし、
前記ファインカウント値のバイナリコードの２番目に上位のビットが１である場合は、前記コースカウント値から１を減じた値を前記コース補正値とする、請求項１０に記載の計時装置。

【請求項12】

前記制御部は、前記コースカウント値を補正しない場合に、前記コースカウント値のバイナリコードの上位（Ｙ－１）ビットを、前記ファインカウント値のバイナリコードの上位側に結合し、これによって得られる（Ｘ＋Ｙ－１）ビットのバイナリコードに対応するビン番号を算出する、請求項９に記載の計時装置。

【請求項13】

前記制御部は、前記コースカウント値を補正する場合に、前記コース補正値のバイナリコードの上位（Ｙ－１）ビットを、前記ファインカウント値のバイナリコードの上位側に結合し、これによって得られる（Ｘ＋Ｙ－１）ビットのバイナリコードに対応するビン番号を算出する、請求項１０に記載の計時装置。

【請求項14】

前記第１カウンタが、Ｍ個のファインカウント値に対応するＭ種のグレイコードに含まれないミッシングコードを出力した場合に、前記制御部は、前記Ｍ個のファインカウント値から前記ミッシングコードに対応するファインカウント値を選択する、請求項６に記載の計時装置。

【請求項15】

前記制御部は、複数のミッシングコードと、前記Ｍ個のファインカウント値とを対応付けるテーブルを有する、請求項１４に記載の計時装置。

【請求項16】

前記第1カウンタのカウント間隔は、前記複数の基準信号の周期の１／Ｍである、請求項３に記載の計時装置。

【請求項17】

前記カウント間隔が、１．０〔ナノ秒〕以下である、請求項１６に記載の計時装置。

【請求項18】

前記リングオシレータは、Ｍ個のファインカウント値が出力される期間よりも長く動作し続ける、請求項４に記載の計時装置。

【請求項19】

前記リングオシレータは、Ｎ個のコースカウント値が出力される期間よりも長く動作し続ける、請求項４に記載の計時装置。

【請求項20】

同一周期で位相の異なる複数の基準信号を生成する信号生成回路と、
前記複数の基準信号から得られる複数の第１パルス信号を用いてグレイコードでファインカウント値を出力する第１カウンタと、
前記複数の基準信号から得られ、前記複数の第１パルス信号よりも周波数が小さい複数の第２パルス信号を用いてコースカウント値を出力する第２カウンタと、
前記グレイコードがミッシングコードである場合には、前記ミッシングコードに対応するファインカウント値と、前記コースカウント値とを用いてビン番号を算出する制御部とを備える、計時装置。

【請求項21】

Ｍを２以上の自然数として、
前記第１カウンタは、Ｍ個のファインカウント値を周期的に出力し、
前記第１カウンタが、Ｍ個のファインカウント値に対応するＭ種のグレイコードに含まれない前記ミッシングコードを出力した場合に、前記制御部は、Ｍ個のファインカウント値から前記ミッシングコードに対応するファインカウント値を選択する、請求項２０に記載の計時装置。

【請求項22】

前記制御部は、前記ミッシングコードと、前記ファインカウント値とを対応付けるテーブルを有する、請求項２１に記載の計時装置。

【請求項23】

前記制御部は、スタートラッチ信号、リファレンスラッチ信号およびリターンラッチ信号それぞれに対応するビン番号を算出する工程を１回以上行う、請求項１または２０に記載の計時装置。

【請求項24】

前記制御部は、前記スタートラッチ信号および前記リファレンスラッチ信号に対応するビン番号差と、前記スタートラッチ信号および前記リターンラッチ信号に対応するビン番号差とについて、ビン番号差の度数を示すヒストグラムを作成する、請求項２３に記載の計時装置。

【請求項25】

請求項２４に記載の計時装置を備え、
前記制御部は、前記ヒストグラムに基づいて対象物との距離を測定する、測距装置。

【請求項26】

請求項２５に記載の測距装置と、発光素子と、リファレンス用受光素子と、第１リターン用受光素子とを備え、
前記スタートラッチ信号は、前記発光素子の発光タイミングに応じた信号であり、
前記リファレンスラッチ信号は、前記発光素子からのリファレンス光を前記リファレンス用受光素子で受光したタイミングに応じた信号であり、
前記リターンラッチ信号は、前記発光素子から出射して前記対象物で反射した反射光を前記第１リターン用受光素子で受光したタイミングに応じた信号である、光センサ装置。

【請求項27】

前記第１リターン用受光素子とは異なる位置に配された第２リターン用受光素子を備え、
前記リターンラッチ信号は、前記発光素子から出射して前記対象物で反射した反射光を前記第１リターン用受光素子で受光したタイミングに応じた信号と、前記発光素子から出射して前記対象物で反射した反射光を前記第２リターン用受光素子で受光したタイミングに応じた信号とを含む、請求項２６に記載の光センサ装置。

【請求項28】

請求項１または２０に記載の計時装置を備える、電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、計時装置、測距装置、光センサ装置に関する。

【背景技術】

【0002】

特許文献１には、２つのＴＤＣ(Time to Digital Converter)を交互に動作させることにより１発光周期につき１つのイベントの時間を検出する計時装置が開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１９－７８６９０

【発明の概要】

【発明が解決しようとする課題】

【0004】

より高速な計時を可能とする計時装置が求められている。

【課題を解決するための手段】

【0005】

本開示の一態様に係る計時装置は、同一周期で位相の異なる複数の基準信号を生成する信号生成回路と、前記複数の基準信号から得られる複数の第１パルス信号を用いてファインカウント値を出力する第１カウンタと、前記複数の基準信号から得られ、前記複数の第１パルス信号よりも周波数が小さい複数の第２パルス信号を用いてコースカウント値を出力する第２カウンタと、ラッチ信号によってラッチされたファインカウント値およびコースカウント値に基づいて前記コースカウント値の補正の要否を判定し、前記補正が必要な場合は、前記ファインカウント値と、前記コースカウント値を補正して得られるコース補正値とを用いてビン番号を算出する制御部とを備える。

【発明の効果】

【0006】

本開示の一態様によれば、より高速な計時が可能となる。

【図面の簡単な説明】

【0007】

【図1】本実施形態に係る計時装置の構成を示すブロック図である。

【図2】本実施形態に係る計時装置の動作を示すタイミングチャートである。

【図3】第２パルス信号、コースカウント値のグレイコードおよびバイナリコードの関係を示す説明図である。

【図4】第２パルス信号、コースカウント値のグレイコードおよびバイナリコードの関係を示す説明図である。

【図5】ファインカウント値のグレイコードおよびバイナリコードの関係を示す表である。

【図6】ＢＩＮ番号の算出方法の一例を示すフローチャートである。

【図7】ＢＩＮ番号の算出方法の一例を示す説明図である。

【図8】ＢＩＮ番号の算出方法の一例を示す説明図である。

【図9】ＢＩＮ番号の算出方法の一例を示す説明図である。

【図10】ＢＩＮ番号の算出方法の一例を示す説明図である。

【図11】ＢＩＮ番号の算出方法の一例を示す説明図である。

【図12】第１カウンタから出力されるグレイコードとファインカウント値の対応を示す説明図である。

【図13】ミッシング（グレイ）コードとファインカウント値とを対応づける表（テーブル）である。

【図14】テーブルを有する計時装置の構成を示すブロック図である。

【図15】本実施形態に係る計時装置の構成を示すブロック図である。

【図16】本実施形態に係る計時装置の動作を示すタイミングチャートである。

【図17】時間算出部が生成するヒストグラムである。

【図18】本実施形態に係る測距装置の構成を示すブロック図である。

【図19】本実施形態に係る光センサ装置の構成を示す模式断面図である。

【図20】本実施形態に係る光センサ装置の構成を示すブロック図である。

【図21】本実施形態に係る光センサ装置の構成を示すブロック図である。

【図22】本実施形態に係る計時装置の構成を示すブロック図である。

【発明を実施するための形態】

【0008】

図１は、本実施形態に係る計時装置の構成を示すブロック図である。図２は、本実施形態に係る計時装置の動作を示すタイミングチャートである。図１および図２に示すように、本実施形態に係る計時装置３０は、同一周期で位相の異なる複数の基準信号ＯＳを生成する信号生成回路５と、ＴＤＣ１０(Time to Digital Converter)と、制御部２０とを備える。

【0009】

ＴＤＣ１０は、複数の基準信号ＯＳから得られる複数の第１パルス信号ＦＰを用いてファインカウント値ＦＶを出力する第１カウンタ１１と、複数の基準信号ＯＳから得られ、複数の第１パルス信号ＦＰよりも周波数が小さい複数の第２パルス信号ＣＰを用いてコースカウント値ＣＶを出力する第２カウンタ２１とを有する。複数の第１パルス信号ＦＰは例えば８相信号、複数の第２パルス信号ＣＰは例えば６相信号である。以下では、第１カウンタ１１をＦＩＮＥカウンタ、第２カウンタ１２をＣＯＡＲＳＥカウンタと称することがある。

【0010】

第１カウンタ１１は、ファインカウント値ＦＶをグレイコードで出力し、第２カウンタ１２は、コースカウント値ＣＶをグレイコードで出力し、第２カウンタ１２は、第１カウンタ１１よりもカウントアップの間隔が長い。

【0011】

制御部２０は、ラッチ信号Ｌによってラッチされたファインカウント値ＦＶおよびコースカウント値ＣＶに基づいてコースカウント値ＣＶの補正の要否を判定し、補正が必要な場合は、ファインカウント値ＦＶと、コースカウント値ＣＶを補正して得られるコース補正値ＣＺとを用いて、ビン番号ＢＩＮを算出する。なお、コースカウント値ＣＶは、ファインカウント値ＦＶのラッチタイミングから±４ＴＲ以内にラッチされたコースカウンタ値ＣＶであってよい。ただし、これに限定されない。なお、４ＴＲは、ＴＤＣ１０の最小時間分解能ＴＲ（例えば０．１ｎｓ）の４倍を意味する。図２の場合では、ラッチされたファインカウント値ＦＶ＝４、コースカウント値ＣＶ＝２、コースカウント値ＣＶの補正は不要であり、ビン番号ＢＩＮ＝２０である。基準信号ＯＳの１周期（１．６ｎｓ）が１６ビン番号に相当するため、ＢＩＮ＝２０は、２．０〔ｎｓ〕となる。

【0012】

制御部２０は、第１カウンタ１１からのグレイコードＦＧ（ファインカウント値）をバイナリコードＦＢに変換する第１コード変換部２１と、第２カウンタ１２からのグレイコードＣＧ（コースカウント値）をバイナリコードＣＢに変換するとともに、必要に応じてコース補正値のバイナリコードＺＢを生成する第２コード変換部２２と、第１コード変換部２１からのバイナリコードＦＢおよび第２コード変換部２２からのバイナリコードＣＢ／ＺＢに基づいて、時間算出を行う時間算出部２３とを有する。

【0013】

第１コード変換部２１、第２コード変換部２２および時間算出部２３は機能ブロックであってよい。例えば、プロセッサとメモリを含む制御部２０において、プロセッサがメモリと協働して計時プログラムを実行することで各機能ブロックの機能を実現してもよい。計時プログラムは、制御部２０のメモリに格納されていてもよいし、外部の記憶装置に格納されていてもよい。

【0014】

図３および図４は、第２パルス信号、コースカウント値のグレイコードおよびバイナリコードの関係を示す説明図である。図５は、ファインカウント値のグレイコードおよびバイナリコードの関係を示す表である。

【0015】

図３および図４に示すように、ＭおよびＮを、Ｍ＜Ｎの自然数として、第１カウンタ１１は、Ｍ個のファインカウント値ＦＶ（例えばＭ＝１６の場合、０～９およびＡ～Ｆの１６個のファインカウント値）を周期的に出力し、第２カウンタ１２は、Ｎ個のコースカウント値ＣＶ（例えばＮ＝６４の場合、０～６３のコースカウント値）を周期的に出力する。

【0016】

図２に示すように、第1カウンタ１１のカウント間隔は、複数の基準信号ＯＳの周期の１／Ｍであってよい。第1カウンタ１１のカウント間隔は、１．０〔ナノ秒〕以下であってよい。

【0017】

信号生成回路５は、リングオシレータであってよく、第１カウンタ１１は、リングオシレータの位相検出によってカウントを行い、第２カウンタ１２は、リングオシレータの発振回数の検出によってカウントを行ってよい。

【0018】

図３～図５に示すように、ファインカウント値のグレイコードＦＧは、コースカウント値のグレイコードＣＧよりもビット数が多くてよい。例えば、グレイコードＦＧを８ビット、グレイコードＣＧを６ビットとしてもよい。

【0019】

図３～図５に示すように、Ｍ＝２^ＸかつＮ＝２^Ｙとして、第１コード変換部２１は、ファインカウント値をＸビット（例えば、Ｘ＝４ビット）のバイナリコードＦＢに変換し、第２コード変換部２２は、コースカウント値をＹビット（例えば、Ｙ＝６ビット）のバイナリコードＣＢに変換する。

【0020】

第２コード変換部２２は、ファインカウント値のバイナリコードＦＢの最上位ビットと、コースカウント値のバイナリコードＣＢの最下位ビットとが同一であればコースカウント値ＣＶの補正は不要と判定し、ファインカウント値のバイナリコードＦＢの最上位ビットと、コースカウント値のバイナリコードＣＢの最下位ビットとが異なる場合にコースカウント値ＣＶの補正が必要と判定する。

【0021】

第２コード変換部２２は、ファインカウント値のバイナリコードＦＢの最上位ビットと、コースカウント値のバイナリコードＣＢの最下位ビットとが異なる場合に、コースカウント値ＣＶに隣り合う値をコース補正値ＣＺとすることで、コースカウント値のバイナリコードＣＢの最下位ビットと、ファインカウント値のバイナリコードＦＢの最上位ビットとを一致させる。すなわち、コースカウント値ＣＶおよびコース補正値ＣＺの差は１となる。

【0022】

時間算出部２３は、コースカウント値ＣＶを補正しない場合に、コースカウント値のバイナリコードＣＢの上位（Ｙ－１）ビットを、ファインカウント値のバイナリコードＦＢの上位側に結合し、これによって得られる（Ｘ＋Ｙ－１）ビットのバイナリコードに対応するビン番号ＢＩＮを算出する。

【0023】

時間算出部２３は、コースカウント値ＣＶを補正する場合に、コース補正値のバイナリコードＺＢの上位（Ｙ－１）ビットを、ファインカウント値のバイナリコードＦＢの上位側に結合し、これによって得られる（Ｘ＋Ｙ－１）ビットのバイナリコードに対応するビン番号ＢＩＮを算出する。

【0024】

図６は、ＢＩＮ番号の算出方法の一例を示すフローチャートである。図７～図１１は、ＢＩＮ番号の算出方法の一例を示す説明図である。図６に示すように、ステップＳ１では、ファインカウント値のバイナリコードＦＢ（４ビット）を算出し、ステップＳ２では、コースカウント値のバイナリコードＣＢ（６ビット）を算出する。ステップＳ２では、ＦＢの最上位ビットＦ３と、ＣＢの最下位ビットＣ０が同じあるかを判定し、ＹＥＳ（同じ）であれば、ステップＳ４に進み、ＣＢ（６ｂｉｔ）の上位５ビットを、ＦＢ（４ｂｉｔ）の上位側に結合して得られる、９ｂｉｔのバイナリコードに対応するＢＩＮ番号を算出する。

【0025】

ステップＳ３でＮＯ（異なる）であれば、ステップＳ５に進み、Ｆ３＝１かつＣ０＝０かつＦ２＝０であるかを判定し、ＹＥＳ（同じ）であれば、ステップＳ６に進み、コース補正値（Ｃ補正値）のバイナリコードＺＢ（ＣＢのＣ０を１に補正）を生成する。ステップＳ６の後は、ステップＳ１４に進み、ＺＢ（６ｂｉｔ）の上位５ビットを、ＦＢ（４ｂｉｔ）の上位側に結合して得られる、９ｂｉｔのバイナリコードに対応するＢＩＮ番号を算出する。

【0026】

テップＳ５でＮＯであれば、ステップＳ８に進み、Ｆ３＝１かつＣ０＝０かつＦ２＝１であるかを判定し、ＹＥＳであれば、ステップＳ９に進み、Ｃ補正値（＝ＣＶ－１）のバイナリコードＺＢを生成する。テップＳ８でＮＯであれば、ステップＳ１０に進み、Ｆ３＝０かつＣ０＝１かつＦ２＝０であるかを判定し、ＹＥＳであれば、ステップＳ１１に進み、Ｃ補正値（＝ＣＶ＋１）のバイナリコードＺＢを生成する。テップＳ１０でＮＯであれば、Ｆ３＝０かつＣ０＝１かつＦ２＝１である（ステップＳ１２）から、ステップＳ１３に進み、コース補正値（Ｃ補正値）のバイナリコードＺＢ（ＣＢのＣ０を０に補正）を生成する。ステップＳ９、Ｓ１１、Ｓ１３の後は、ステップＳ１４に進み、ＺＢ（６ｂｉｔ）の上位５ビットを、ＦＢ（４ｂｉｔ）の上位側に結合して得られる、９ｂｉｔのバイナリコードに対応するＢＩＮ番号を算出する。

【0027】

このように、ファインカウント値の補正が必要な場合、ファインカウント値のバイナリコードＦＢの２番目に上位のビットＦ２が０であれば、コースカウント値ＣＶに１を加えた値をコース補正値（Ｃ補正値）とし、ファインカウント値のバイナリコードＦＢの２番目に上位のビットＦ２が１であれば、コースカウント値ＣＶから１を減じた値をコース補正値（Ｃ補正値）とする。

【0028】

図７はステップＳ３→Ｓ４の場合であり、ファインカウント値ＦＶは５、コースカウント値ＣＶは２、ビン番号ＢＩＮは２１となる。図８はステップＳ６→Ｓ７の場合であり、ファインカウント値ＦＶはＡ、コースカウント値ＣＶは２、コース補正値ＣＺ（Ｃ補正値）は３、ビン番号ＢＩＮは２６となる。図９はステップＳ９→Ｓ１４の場合であり、ファインカウント値ＦＶはＥ、コースカウント値ＣＶは２、コース補正値ＣＺ（Ｃ補正値）は１、ビン番号ＢＩＮは１４となる。図１０はステップＳ１１→Ｓ１４の場合であり、ファインカウント値ＦＶは３、コースカウント値ＣＶは３、コース補正値ＣＺ（Ｃ補正値）は４、ビン番号ＢＩＮは３５となる。図１１はステップＳ１３→Ｓ１４の場合であり、ファインカウント値ＦＶは４、コースカウント値ＣＶは５、コース補正値ＣＺ（Ｃ補正値）は４、ビン番号ＢＩＮは３６となる。

【0029】

信号生成回路５は、リングオシレータであってよく、リングオシレータは、Ｍ個のファインカウント値が出力される期間よりも長く動作し続けてよい。リングオシレータは、Ｎ個のコースカウント値が出力される期間よりも長く動作し続けてよい。

【0030】

計時装置３０では、コースカウント値ＣＶのエラー補正を行うことにより、ＴＤＣ１０を止めずに連続で動作させることが可能となる。また、複数のＴＤＣ１０を搭載する場合に、１つの信号生成回路５（例えば、リングオシレータ）にラッチ回路を接続するだけでよく、回路規模を小さくすることができる。複数のＴＤＣを設けて多チャネル化した場合に、１つのリングオシレータが時間基準になるため、各チャネル間の時間バラツキを少なくすることができ、発光素子（例えば、ＶＣＳＥＬ）の駆動信号も同時に出力することができる。

【0031】

図１２は、第１カウンタから出力されるグレイコードとファインカウント値の対応を示す説明図である。図１３は、ミッシング（グレイ）コードとファインカウント値とを対応づける表（テーブル）である。図１４は、テーブルを有する計時装置の構成を示すブロック図である。

【0032】

図１２～図１４に示すように、第１パルス信号ＦＰの位相ずれ等に起因して、第１カウンタ１１が、Ｍ個（例えば、１６個）のファインカウント値ＦＶに正しく対応するＭ種（例えば、０～９・Ａ～Ｆの１６種）のグレイコードに含まれないミッシングコードＭＧを出力した場合に、第１コード変換部２１は、Ｍ個のファインカウント値から出力されたミッシングコードに対応するファインカウント値を選択してもよい。制御部２０は、図１３および図１４に示すような、複数のミッシングコードＭＧと、Ｍ個のファインカウント値ＦＶとを対応付けるテーブルＴＢ（ルックアップテーブル：ＬＵＴ）を有してよい。なお、図１２のような位相ズレが発生している（ミッシングコードが発生している）場合、ファインカウント値ＦＶとして０，８は出力されない。

【0033】

図１５は、本実施形態に係る計時装置の構成を示すブロック図である。図１６は、本実施形態に係る計時装置の動作を示すタイミングチャートである。図１７は、時間算出部が生成するヒストグラムである。図１５および図１６に示すように、制御部２０は、ラッチ信号Ｌｅ（スタートラッチ信号）、ラッチ信号Ｌｓ（リファレンスラッチ信号）、およびラッチ信号Ｌｒ（リターンラッチ信号）それぞれに対応するビン番号ＢＩＮを算出する工程を１回以上行ってよい。

【0034】

具体的には、ラッチ信号Ｌｅでラッチされたファインカウント値のグレイコードＦＧｅをバイナリコードＦＢｅに変換し、ラッチ信号Ｌｅでラッチされたコースカウント値のグレイコードＣＧｅをバイナリコードＣＢｅに変換するとともに必要に応じてコース補正値のバイナリコードＺＢｅを生成し、バイナリコードＦＢｅおよびバイナリコードＣＢｅ／ＺＢｅを用いて、ラッチ信号Ｌｅに対応するビン番号ＢＩＮを算出する。

【0035】

同様に、ラッチ信号Ｌｓでラッチされたファインカウント値のグレイコードＦＧｓをバイナリコードＦＢｓに変換し、ラッチ信号Ｌｓでラッチされたコースカウント値のグレイコードＣＧｓをバイナリコードＣＢｓに変換するとともに必要に応じてコース補正値のバイナリコードＺＢｓを生成し、バイナリコードＦＢｓおよびバイナリコードＣＢｓ／ＺＢｓを用いて、ラッチ信号Ｌｓに対応するビン番号ＢＩＮを算出する。

【0036】

同様に、ラッチ信号Ｌｒでラッチされたファインカウント値のグレイコードＦＧｒをバイナリコードＦＢｒに変換し、ラッチ信号Ｌｒでラッチされたコースカウント値のグレイコードＣＧｒをバイナリコードＣＢｒに変換するとともに必要に応じてコース補正値のバイナリコードＺＢｒを生成し、バイナリコードＦＢｒおよびバイナリコードＣＢｒ／ＺＢｒを用いて、ラッチ信号Ｌｒに対応するビン番号ＢＩＮを算出する。

【0037】

そして、図１６に示すように、時間算出部２３は、ラッチ信号Ｌｓに対応するビン番号ＢＩＮとラッチ信号Ｌｅに対応するビン番号ＢＩＮとの差であるΔＢＮｓと、ラッチ信号Ｌｒに対応するビン番号ＢＩＮとラッチ信号Ｌｅに対応するビン番号ＢＩＮとの差であるΔＢＮｒと、ΔＢＮｒからΔＢＮｓを減じた遅延時間ＤＴとを算出する。図１６では、ラッチ信号Ｌｓに対応するビン番号ＢＩＮが１０、ラッチ信号Ｌｅに対応するビン番号ＢＩＮが１０、ラッチ信号Ｌｒに対応するビン番号ＢＩＮが３６であるから、ΔＢＮｓ＝０，ΔＢＮｒ＝２６となる。基準信号ＯＳの１周期（１．６ｎｓ）が１６ビン番号に相当するため、ΔＢＮｒ＝２６＝２．６〔ｎｓ〕となる。

【0038】

ΔＢＮｓおよびΔＢＮｒ並びに遅延時間ＤＴを求める工程を複数回行うことで、図１７のようなヒストグラムを作成することができる。時間算出部２３は、例えば、図１７のヒストグラムにおける最も度数の多い遅延時間ＤＴ（例えば、レーザ光が対象物との間を往復するのに要する時間）を出力することができる。

【0039】

図１８は、本実施形態に係る測距装置の構成を示すブロック図である。図１８に示すように、本実施形態に係る測距装置４０は、計時装置３０および距離算出部３５を備え、距離算出部３５は、時間算出部２３の出力する遅延時間ＤＴおよび対象物に照射するレーザ光の速度等を用いて対象物との距離を測定する。

【0040】

図１９は、本実施形態に係る光センサ装置の構成を示す模式断面図である。図２０は、本実施形態に係る光センサ装置の構成を示すブロック図である。図１９および図２０に示すように、光センサ装置５０は、発光素子ＥＤ（例えば、ＶＣＳＥＬ）と、リファレンス用光学フィルタＫＳと、リターン用光学フィルタＫＲと、集光レンズ４と、遮光壁ＳＨと、リファレンス用ＳＰＡＤアレイＳＡおよびリターン用ＳＰＡＤアレイＲＡ（受光素子）を含む受光ＩＣ３と、受光ＩＣ３に接続する測距装置４０（図１８）とを備える。発光素子２からの出射光（例えば、レーザ光）は、リファレンス用光学フィルタＫＳを経てＳＰＡＤアレイＳＡに入射するとともに、検知対象物で反射し、集光レンズ４およびリターン用光学フィルタＫＲを経てＳＰＡＤアレイＲＡに入射する。

【0041】

光センサ装置５０では、発光素子駆動回路７での駆動電流の立ち上がりに応じてラッチ信号Ｌｅが立ち上がり、アレイ駆動回路８での受光電流の立ち上がりに応じてラッチ信号Ｌｓが立ち上がり、アレイ駆動回路９での受光電流の立ち上がりに応じてラッチ信号Ｌｒが立ち上がる。ラッチ信号Ｌｅ（スタートラッチ信号）は、発光素子ＥＤの発光タイミングに応じた信号であり、ラッチ信号Ｌｓ（リファレンスラッチ信号）は、発光素子からのリファレンス光をリファレンス用ＳＰＡＤアレイＳＡ（リファレンス用受光素子）で受光したタイミングに応じた信号であり、ラッチ信号Ｌｒ（リターンラッチ信号）は、発光素子ＥＤから出射して対象物で反射した反射光をリターン用ＳＰＡＤアレイＲＡ（リターン用受光素子）で受光したタイミングに応じた信号である。制御部２０は、ラッチ信号Ｌｅ、ラッチ信号Ｌｓ、およびラッチ信号Ｌｒそれぞれ対応する（各ラッチ信号の立ち上がりに対応する）ビン番号ＢＩＮを算出し、ラッチ信号Ｌｓに対応するビン番号ＢＩＮとラッチ信号Ｌｅに対応するビン番号ＢＩＮとの差であるΔＢＮｓと、ラッチ信号Ｌｒに対応するビン番号ＢＩＮとラッチ信号Ｌｅに対応するビン番号ＢＩＮとの差であるΔＢＮｒと、ΔＢＮｒからΔＢＮｓを減じた遅延時間ＤＴとを算出する。ΔＢＮｓおよびΔＢＮｒ並びに遅延時間ＤＴを求める工程を複数回行うことで、ヒストグラムを作成することができる。時間算出部２３は、このヒストグラムにおける最も度数の多い遅延時間ＤＴ（例えば、出射光が対象物との間を往復するのに要する時間）を出力することができる。距離算出部３５は、時間算出部２３の出力する遅延時間ＤＴおよび対象物に照射するレーザ光の速度等を用いて対象物との距離を測定する。

【0042】

図２１は、本実施形態に係る光センサ装置の構成を示すブロック図である。図２１に示すように、リターン用ＳＰＡＤアレイＲＡを複数（ＲＡ１～ＲＡｎ）に分割し、対象物からの反射光を、異なる位置の複数のＳＰＡＤアレイ（受光素子）で受ける構成でもよい。図２１では、リターン用ＳＰＡＤアレイＲＡ１での受光に応じたラッチ信号Ｌｒ１が第１および第２カウンタ１１・１２に入力され、リターン用ＳＰＡＤアレイＲＡ２での受光に応じたラッチ信号Ｌｒ２が第１および第２カウンタ１１・１２に入力され、リターン用ＳＰＡＤアレイＲＡｎでの受光に応じたラッチ信号Ｌｒｎが第１および第２カウンタ１１・１２に入力される。図２１の構成では、対象物の三次元的な位置を把握することができる。

【0043】

図２２は、本実施形態に係る計時装置の構成を示すブロック図である。図２２並びに図１２および図１４に示すように、計時装置３０は、同一周期で位相の異なる複数の基準信号を生成する信号生成回路５と、複数の基準信号から得られる複数の第１パルス信号ＦＰを用いてグレイコードＦＧでファインカウント値ＦＶを出力する第１カウンタ１１と、複数の基準信号から得られ、複数の第１パルス信号よりも周波数が小さい複数の第２パルス信号を用いてコースカウント値ＣＶを出力する第２カウンタ１２と、グレイコードＦＧがミッシングコードＭＧである場合には、ミッシングコードＭＧに対応するファインカウント値ＦＶと、コースカウント値ＣＶとを用いてビン番号ＢＩＮを算出する制御部とを備える。

【0044】

Ｍを２以上の自然数として、第１カウンタ１１は、Ｍ個（例えば、０～９・Ａ～Ｆの１６個）のファインカウント値ＦＶを周期的に出力し、第１カウンタ１１が、Ｍ個のファインカウント値に対応するＭ種の正しいグレイコードに含まれないミッシングコードＭＧを出力した場合に、第１コード変換部２１は、Ｍ個のファインカウント値ＦＶからミッシングコードＭＧに対応するファインカウント値ＦＶを選択してバイナリコードＦＢに変換する。制御部２０は、図２２および図１３に示す、複数のミッシングコードＭＧと、Ｍ個のファインカウント値ＦＶとを対応付けるテーブルＴＢを有してよい。

【0045】

本実施形態に記載の計時装置３０は、レーザ距離測定装置等の電子機器に用いることができる。

【0046】

上述の各実施形態は、例示および説明を目的とするものであり、限定を目的とするものではない。これら例示および説明に基づけば、多くの変形形態が可能になることが、当業者には明らかである。

【符号の説明】

【0047】

５ 信号生成回路（オシレータ）
１０ ＴＤＣ
１１ 第1カウンタ
１２ 第２カウンタ
２０ 制御部
２１ 第１コード変換部
２２ 第２コード変換部
２３ 時間算出部
３０ 計時装置
４０ 測距装置
５０ 光センサ装置
ＦＶ ファインカウント値
ＣＶ コースカウント値
ＣＺ コース補正値
ＦＧ ファインカウント値グレイコード
ＣＧ コースカウント値グレイコード
ＦＢ ファインカウント値バイナリコード
ＣＢ コースカウント値バイナリコード
ＺＢ コース補正値バイナリコード
ＭＧ ミッシング（グレイ）コード
ＴＢ テーブル

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】