知財求人 - 知財ポータルサイト「IP Force」
▶ 株式会社デンソーの特許一覧 ▶ 富士電機株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024122592
(43)【公開日】2024-09-09
(54)【発明の名称】炭化珪素半導体装置およびその製造方法
(51)【国際特許分類】
H01L 29/78 20060101AFI20240902BHJP
H01L 21/336 20060101ALI20240902BHJP
H01L 29/06 20060101ALI20240902BHJP
【ＦＩ】
H01L29/78 652K
H01L29/78 653A
H01L29/78 658F
H01L29/78 657A
H01L29/78 652P
H01L29/06 301V
H01L29/06 301G
【審査請求】未請求
【請求項の数】5
【出願形態】ＯＬ
(21)【出願番号】P 2023030215
(22)【出願日】2023-02-28
(71)【出願人】
【識別番号】000004260
【氏名又は名称】株式会社デンソー
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】110001128
【氏名又は名称】弁理士法人ゆうあい特許事務所
(72)【発明者】
【氏名】三村 智博
(72)【発明者】
【氏名】畑 謙佑
(72)【発明者】
【氏名】岩谷 将伸
(57)【要約】
【課題】閾値電圧が変動すること抑制する。
【解決手段】基板１１、ドリフト層１３、ベース層１４が順に配置され、ベース層１４の表層部に形成された不純物領域１５を有する半導体基板１０と、不純物領域１５およびベース層１４を貫通してドリフト層１３に達するトレンチ１６の壁面に形成されたゲート絶縁膜１７と、ゲート絶縁膜１７上に形成されたゲート電極１８と、不純物領域１５およびベース層１４と電気的に接続される第１電極３１と、基板１１と電気的に接続される第２電極３２と、ゲート電極１８と第１電極３１との間に配置されてゲート電極１８と第１電極３１とを絶縁する層間絶縁膜２０とを備える。半導体基板１０のうちのトレンチ１６と接する部分は、ダングリングボンドに窒素、水素、またはリンが結合された終端構造とされ、層間絶縁膜２０は、ゲート電極と当接する当接絶縁膜２１を含んで構成され、当接絶縁膜２１は、堆積膜で構成されるようにする。
【選択図】図１
【解決手段】基板１１、ドリフト層１３、ベース層１４が順に配置され、ベース層１４の表層部に形成された不純物領域１５を有する半導体基板１０と、不純物領域１５およびベース層１４を貫通してドリフト層１３に達するトレンチ１６の壁面に形成されたゲート絶縁膜１７と、ゲート絶縁膜１７上に形成されたゲート電極１８と、不純物領域１５およびベース層１４と電気的に接続される第１電極３１と、基板１１と電気的に接続される第２電極３２と、ゲート電極１８と第１電極３１との間に配置されてゲート電極１８と第１電極３１とを絶縁する層間絶縁膜２０とを備える。半導体基板１０のうちのトレンチ１６と接する部分は、ダングリングボンドに窒素、水素、またはリンが結合された終端構造とされ、層間絶縁膜２０は、ゲート電極と当接する当接絶縁膜２１を含んで構成され、当接絶縁膜２１は、堆積膜で構成されるようにする。
【選択図】図１
【特許請求の範囲】
【請求項1】
トレンチゲート構造を有する炭化珪素半導体装置であって、
炭化珪素からなる第１導電型または第２導電型の基板（１１）と、前記基板上に形成され、前記基板よりも低不純物濃度とされた第１導電型のドリフト層（１３）と、前記ドリフト層上に形成された第２導電型のベース層（１４）と、前記ベース層の表層部に形成された第１導電型の不純物領域（１５）と、を有する半導体基板（１０）と、
前記不純物領域および前記ベース層を貫通して前記ドリフト層に達するトレンチ（１６）の壁面に形成されたゲート絶縁膜（１７）と、前記ゲート絶縁膜上に形成されたゲート電極（１８）とを有する前記トレンチゲート構造と、
前記不純物領域および前記ベース層と電気的に接続される第１電極（３１）と、
前記基板と電気的に接続される第２電極（３２）と、
前記ゲート電極と前記第１電極との間に配置されて前記ゲート電極と前記第１電極とを絶縁する層間絶縁膜（２０）と、を備え、
前記半導体基板のうちの前記トレンチと接する部分は、ダングリングボンドに窒素、水素、またはリンが結合された終端構造とされており、
前記層間絶縁膜は、前記ゲート電極と当接する当接絶縁膜（２１）を含んで構成され、
前記当接絶縁膜は、堆積膜で構成されている炭化珪素半導体装置。
炭化珪素からなる第１導電型または第２導電型の基板（１１）と、前記基板上に形成され、前記基板よりも低不純物濃度とされた第１導電型のドリフト層（１３）と、前記ドリフト層上に形成された第２導電型のベース層（１４）と、前記ベース層の表層部に形成された第１導電型の不純物領域（１５）と、を有する半導体基板（１０）と、
前記不純物領域および前記ベース層を貫通して前記ドリフト層に達するトレンチ（１６）の壁面に形成されたゲート絶縁膜（１７）と、前記ゲート絶縁膜上に形成されたゲート電極（１８）とを有する前記トレンチゲート構造と、
前記不純物領域および前記ベース層と電気的に接続される第１電極（３１）と、
前記基板と電気的に接続される第２電極（３２）と、
前記ゲート電極と前記第１電極との間に配置されて前記ゲート電極と前記第１電極とを絶縁する層間絶縁膜（２０）と、を備え、
前記半導体基板のうちの前記トレンチと接する部分は、ダングリングボンドに窒素、水素、またはリンが結合された終端構造とされており、
前記層間絶縁膜は、前記ゲート電極と当接する当接絶縁膜（２１）を含んで構成され、
前記当接絶縁膜は、堆積膜で構成されている炭化珪素半導体装置。
【請求項2】
前記層間絶縁膜は、前記半導体基板の面方向に対する法線方向において、前記トレンチの開口部よりも外側まで突き出す形状とされている請求項１に記載の炭化珪素半導体装置。
【請求項3】
炭化珪素からなる第１導電型または第２導電型の基板（１１）と、前記基板上に形成され、前記基板よりも低不純物濃度とされた第１導電型のドリフト層（１３）と、前記ドリフト層上に形成された第２導電型のベース層（１４）と、前記ベース層の表層部に形成された第１導電型の不純物領域（１５）と、を有する半導体基板（１０）と、
前記不純物領域および前記ベース層を貫通して前記ドリフト層に達するトレンチ（１６）の壁面に形成されたゲート絶縁膜（１７）と、前記ゲート絶縁膜上に形成されたゲート電極（１８）とを有するトレンチゲート構造と、
前記不純物領域および前記ベース層と電気的に接続される第１電極（３１）と、
前記基板と電気的に接続される第２電極（３２）と、
前記ゲート電極と前記第１電極との間に配置されて前記ゲート電極と前記第１電極とを絶縁する層間絶縁膜（２０）と、を備え、
前記半導体基板のうちの前記トレンチと接する部分は、ダングリングボンドに窒素、水素、またはリンが結合された終端構造とされており、
前記層間絶縁膜は、前記ゲート電極と当接する当接絶縁膜（２１）を含んで構成され、
前記当接絶縁膜は、堆積膜で構成されている炭化珪素半導体装置の製造方法であって、
前記ベース層、前記不純物領域、および前記トレンチが形成された前記半導体基板を用意することと、
前記トレンチの壁面に前記ゲート絶縁膜を配置することと、
前記半導体基板のうちの前記トレンチと接する部分におけるダングリングボンドに窒素、水素、またはリンを結合させて前記終端構造を構成することと、
前記ゲート絶縁膜上に前記ゲート電極を配置することと、
前記ゲート電極上を含む部分に前記層間絶縁膜を配置することと、
前記不純物領域および前記ベース層が露出するように、前記層間絶縁膜をパターニングすることと、を行い、
前記層間絶縁膜を配置することでは、堆積法によって前記当接絶縁膜を配置することを行う炭化珪素半導体装置の製造方法。
前記不純物領域および前記ベース層を貫通して前記ドリフト層に達するトレンチ（１６）の壁面に形成されたゲート絶縁膜（１７）と、前記ゲート絶縁膜上に形成されたゲート電極（１８）とを有するトレンチゲート構造と、
前記不純物領域および前記ベース層と電気的に接続される第１電極（３１）と、
前記基板と電気的に接続される第２電極（３２）と、
前記ゲート電極と前記第１電極との間に配置されて前記ゲート電極と前記第１電極とを絶縁する層間絶縁膜（２０）と、を備え、
前記半導体基板のうちの前記トレンチと接する部分は、ダングリングボンドに窒素、水素、またはリンが結合された終端構造とされており、
前記層間絶縁膜は、前記ゲート電極と当接する当接絶縁膜（２１）を含んで構成され、
前記当接絶縁膜は、堆積膜で構成されている炭化珪素半導体装置の製造方法であって、
前記ベース層、前記不純物領域、および前記トレンチが形成された前記半導体基板を用意することと、
前記トレンチの壁面に前記ゲート絶縁膜を配置することと、
前記半導体基板のうちの前記トレンチと接する部分におけるダングリングボンドに窒素、水素、またはリンを結合させて前記終端構造を構成することと、
前記ゲート絶縁膜上に前記ゲート電極を配置することと、
前記ゲート電極上を含む部分に前記層間絶縁膜を配置することと、
前記不純物領域および前記ベース層が露出するように、前記層間絶縁膜をパターニングすることと、を行い、
前記層間絶縁膜を配置することでは、堆積法によって前記当接絶縁膜を配置することを行う炭化珪素半導体装置の製造方法。
【請求項4】
前記層間絶縁膜をパターニングすることでは、前記半導体基板の面方向に対する法線方向において、前記トレンチの開口部よりも外側まで突き出す形状となるように、前記層間絶縁膜をパターニングする請求項３に記載の炭化珪素半導体装置の製造方法。
【請求項5】
前記半導体基板を用意することでは、素子部（ＲＳ）および温度センス部（ＲＯ）を有するものを用意し、
前記トレンチを形成することでは、前記素子部に前記トレンチを形成し、
前記当接絶縁膜を配置することの後、ノンドープポリシリコン（６０）を配置することと、前記温度センス部に配置されたノンドープポリシリコンにイオン注入を行って第１導電型領域（５２）と第２導電型領域（５３）とが接続された温度センス素子（５０）を構成することと、前記素子部に配置されたノンドープポリシリコンを前記当接絶縁膜をエッチングストッパとして除去することと、を行う請求項３または４に記載の炭化珪素半導体装置の製造方法。
前記トレンチを形成することでは、前記素子部に前記トレンチを形成し、
前記当接絶縁膜を配置することの後、ノンドープポリシリコン（６０）を配置することと、前記温度センス部に配置されたノンドープポリシリコンにイオン注入を行って第１導電型領域（５２）と第２導電型領域（５３）とが接続された温度センス素子（５０）を構成することと、前記素子部に配置されたノンドープポリシリコンを前記当接絶縁膜をエッチングストッパとして除去することと、を行う請求項３または４に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、トレンチゲート構造を有すると共に炭化珪素（以下、ＳｉＣともいう）で構成されたＳｉＣ半導体装置およびその製造方法に関するものである。
【背景技術】
【0002】
従来より、トレンチゲート構造を有すると共にＳｉＣで構成されたＳｉＣ半導体装置が提案されている（例えば、特許文献１参照）。具体的には、このＳｉＣ半導体装置は、トレンチゲート構造を有するＭＯＳＦＥＴが形成されて構成されている。すなわち、ＳｉＣ半導体装置は、ｎ型の基板と、基板上に配置されるｎ型のドリフト層と、ドリフト層上に配置されるｐ型のベース層と、ベース層の表層部に形成されるｎ型のソース領域とを有している。また、ＳｉＣ半導体装置は、ソース領域を貫通してドリフト層に達するように形成されたトレンチゲート構造と、ベース層およびソース領域と電気的に接続される第１電極と、基板と接続される第２電極とを有している。
【0003】
ＳｉＣ半導体装置におけるトレンチゲート構造は、ドリフト層に達するように形成されたトレンチの壁面にゲート絶縁膜が形成され、ゲート絶縁膜上に、ドープトポリシリコンで構成されるゲート電極が埋め込まれることで構成されている。そして、ゲート電極と第１電極との間には、ゲート電極と第１電極とを絶縁するための層間絶縁膜が形成されている。詳しくは、このＳｉＣ半導体装置では、ゲート電極を構成するドープトポリシリコンのうちのトレンチの開口部側に位置する部分を熱酸化して層間絶縁膜を構成している。
【0004】
このようなＳｉＣ半導体装置では、ゲート電極に閾値電圧以上の電圧が印加されると、ベース層のうちのトレンチと接する部分に反転層が形成され、この反転層を通じて第１電極と第２電極との間に電流が流れるオン状態となる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２０１９－６２１２６号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
ところで、上記のようなＳｉＣ半導体装置では、界面準位を低下させるため、ベース層のうちのゲート絶縁膜との界面におけるダングリングボンドを窒素、水素、リン等の所定の原子で終端させた終端構造とすることがある。この場合、上記のようにゲート電極を構成するドープトポリシリコンを熱酸化して層間絶縁膜を構成すると、終端構造における窒素が酸素に置き換わる可能性があり、閾値電圧が変動する可能性がある。
【0007】
本発明は上記点に鑑み、閾値電圧が変動すること抑制できるＳｉＣ半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0008】
上記目的を達成するための請求項１は、トレンチゲート構造を有するＳｉＣ半導体装置であって、ＳｉＣからなる第１導電型または第２導電型の基板（１１）と、基板上に形成され、基板よりも低不純物濃度とされた第１導電型のドリフト層（１３）と、ドリフト層上に形成された第２導電型のベース層（１４）と、ベース層の表層部に形成された第１導電型の不純物領域（１５）と、を有する半導体基板（１０）と、不純物領域およびベース層を貫通してドリフト層に達するトレンチ（１６）の壁面に形成されたゲート絶縁膜（１７）と、ゲート絶縁膜上に形成されたゲート電極（１８）とを有するトレンチゲート構造と、不純物領域およびベース層と電気的に接続される第１電極（３１）と、基板と電気的に接続される第２電極（３２）と、ゲート電極と第１電極との間に配置されてゲート電極と第１電極とを絶縁する層間絶縁膜（２０）と、を備え、半導体基板のうちのトレンチと接する部分は、ダングリングボンドに窒素、水素、またはリンが結合された終端構造とされており、層間絶縁膜は、ゲート電極と当接する当接絶縁膜（２１）を含んで構成され、当接絶縁膜は、堆積膜で構成されている。
【0009】
これによれば、当接絶縁膜が堆積膜で構成されているため、当接絶縁膜を酸化した酸化膜等で構成する場合と比較して、終端構造における窒素が酸素に置き換わり難くなり、閾値変動が発生することを抑制できる。
【0010】
請求項３は、請求項１に記載のＳｉＣ半導体装置の製造方法に関するものであり、ベース層、不純物領域、およびトレンチが形成された半導体基板を用意することと、トレンチの壁面にゲート絶縁膜を配置することと、半導体基板のうちのトレンチと接する部分におけるダングリングボンドに窒素、水素、またはリンを結合させて終端構造を構成することと、ゲート絶縁膜上にゲート電極を配置することと、ゲート電極上を含む部分に層間絶縁膜を配置することと、不純物領域およびベース層が露出するように、層間絶縁膜をパターニングすることと、を行い、層間絶縁膜を配置することでは、堆積法によって当接絶縁膜を配置することを行う。
【0011】
これによれば、当接絶縁膜を堆積法で配置するため、当接絶縁膜を酸化した酸化膜等で構成する場合と比較して、終端構造における窒素が酸素に置き換わり難くなり、閾値変動が発生することを抑制したＳｉＣ半導体装置を製造できる。
【0012】
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
【図面の簡単な説明】
【0013】
【発明を実施するための形態】
【0014】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【0015】
（第１実施形態）
第１実施形態のＳｉＣ半導体装置について、図１を参照しつつ説明する。なお、本実施形態では、半導体素子としてのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistorの略）が形成されたＳｉＣ半導体装置を例に挙げて説明する。なお、ＳｉＣ半導体装置は、ここでは特に図示しないが、素子部、および素子部の周囲に配置される外周部等を有している。そして、図１に示すＭＯＳＦＥＴは、ＳｉＣ半導体装置のうちの素子部に形成されている。
第１実施形態のＳｉＣ半導体装置について、図１を参照しつつ説明する。なお、本実施形態では、半導体素子としてのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistorの略）が形成されたＳｉＣ半導体装置を例に挙げて説明する。なお、ＳｉＣ半導体装置は、ここでは特に図示しないが、素子部、および素子部の周囲に配置される外周部等を有している。そして、図１に示すＭＯＳＦＥＴは、ＳｉＣ半導体装置のうちの素子部に形成されている。
【0016】
ＳｉＣ半導体装置は、半導体基板１０を用いて構成されている。本実施形態の半導体基板１０は、ＳｉＣからなるｎ＋型の基板１１と、基板１１上に配置されたｎ－型のバッファ層１２と、バッファ層１２上に配置されたｎ－型のドリフト層１３とを有している。また、半導体基板１０は、ドリフト層１３上に配置されたｐ型のベース層１４と、ベース層１４の表層部に形成されたｎ＋型のソース領域１５とを有している。以下、半導体基板１０のうちのベース層１４側の面を半導体基板１０の一面１０ａとし、半導体基板１０のうちの基板１１側の面を半導体基板１０の他面１０ｂとして説明する。なお、本実施形態では、ソース領域１５が不純物領域に相当する。
【0017】
基板１１は、例えば、比抵抗が３０ｍΩ・ｃｍ以下（例えば、２０ｍΩ・ｃｍ）とされ、表面が（０００１）Ｓｉ面とされ、（０００１）Ｓｉ面に対して０．５～５°のオフ角が設けられたものが用いられる。また、基板１１は、例えば、ｎ型不純物濃度が５．０×１０１８～１．０×１０２０ｃｍ－３とされる。なお、本実施形態の基板１１は、ＭＯＳＦＥＴにおけるドレイン層を構成する。
【0018】
バッファ層１２は、例えば、ｎ型不純物濃度が１．０×１０１８～１０１９ｃｍ－３とされている。ドリフト層１３は、例えば、ｎ型不純物濃度が１．０×１０１５～５．０×１０１６ｃｍ－３とされている。
【0019】
ベース層１４は、チャネル領域が形成される部分であり、例えば、ｐ型不純物濃度が３．０×１０１７ｃｍ－３程度とされ、厚さが０．５～２μｍとされている。ソース領域１５は、ドリフト層１３よりも高不純物濃度とされ、例えば、表層部におけるｎ型不純物濃度が２．５×１０１８～１．０×１０１９ｃｍ－３程度とされ、厚さが０．５～２μｍとされている。なお、ドリフト層１３、ベース層１４およびソース領域１５の膜厚等は、任意であり、上記に限定されるものではない。
【0020】
半導体基板１０には、一面１０ａ側からベース層１４およびソース領域１５を貫通してドリフト層１３に達するようにトレンチ１６が形成されている。そして、このトレンチ１６の側面と接するように、上記のベース層１４およびソース領域１５が配置されている。なお、図１では、１本のトレンチ１６のみを図示しているが、実際のトレンチ１６は、複数本が紙面左右方向に等間隔に配置されたストライプ状に形成されている。
【0021】
トレンチ１６の壁面には、ゲート絶縁膜１７が形成されている。ゲート絶縁膜１７の表面には、ドープトポリシリコンにて構成されるゲート電極１８が形成されている。本実施形態では、このようにしてトレンチゲート構造が構成されている。なお、ゲート絶縁膜１７は、トレンチ１６の壁面から半導体基板１０の一面１０ａに渡って形成されている。つまり、ゲート絶縁膜１７は、トレンチ１６の壁面、および半導体基板１０の一面１０ａにおけるトレンチ１６の開口部周辺に成されている。但し、半導体基板１０の一面１０ａ上に形成されたゲート絶縁膜１７は、ベース層１４およびソース領域１５を露出させるように形成されている。
【0022】
また、本実施形態のゲート絶縁膜１７は、後述するように、ＣＶＤ（chemical vapor depositionの略）法やＰＶＤ（physical vapor depositionの略）法によって形成される。つまり、本実施形態では、ゲート絶縁膜１７が堆積膜で構成されている。このため、ソース領域１５に接する部分の厚さが、ベース層１４と接する部分の厚さに対し１．３倍以内とされている。
【0023】
そして、詳細は図示しないが、半導体基板１０のうちのゲート絶縁膜１７（すなわち、トレンチ１６）との界面におけるダングリングボンドは、界面準位を低下させるための所定の不純物が結合された終端構造とされている。なお、所定の不純物は、窒素、水素、リン等が挙げられ、本実施形態では、窒素でダングリングボンドが終端させられている。
【0024】
ゲート電極１８上には、トレンチ１６の開口部を閉塞し、ゲート電極１８と後述する上部電極３１とを絶縁するための層間絶縁膜２０が形成されている。本実施形態の層間絶縁膜２０は、ゲート電極１８と接する下層絶縁膜２１と、下層絶縁膜２１上に配置された上層絶縁膜２２とを有している。下層絶縁膜２１は、ＣＶＤ法やＰＶＤ法等の堆積膜で構成され、例えば、酸化膜（ＳｉＯ２）、窒化膜（ＳｉＮ）、ノンドープポリシリコン等で構成される。そして、本実施形態では、ＣＶＤ法およびＰＶＤ法が堆積法に相当する。上層絶縁膜２２は、ＢＰＳＧ（Boro Phospho Silicate Glassの略）等で構成される。
【0025】
なお、下層絶縁膜２１は、酸化膜等の１つの層で構成されていてもよいし、異なる２種類以上のものが積層されて構成されていてもよい。また、下層絶縁膜２１は、堆積膜で構成されるため、面内方向における厚さのばらつきを抑制できるように、厚さが４０ｎｍ以上とされることが好ましい。そして、ここでのノンドープポリシリコンとは、ゲート電極１８と後述する上部電極３１とを絶縁可能なほど不純物が少ない状態のことを意味しており、製造工程中に含まれ得る誤差程度の不純物が含まれることを除外するものではない。本実施形態では、下層絶縁膜２１が当接絶縁膜に相当する。
【0026】
また、本実施形態の層間絶縁膜２０は、トレンチ１６の開口部を閉塞しつつ、半導体基板１０の一面１０ａにおけるトレンチ１６の開口部周辺に形成されたゲート絶縁膜１７上に形成されている。言い換えると、層間絶縁膜２０は、半導体基板１０の一面１０ａに対する法線方向（以下では、単に法線方向ともいう）において、トレンチ１６の開口部より外側に突き出した形状とされている。但し、層間絶縁膜２０は、ゲート絶縁膜１７と同様に、ベース層１４およびソース領域１５を露出させるように形成されている。つまり、ゲート絶縁膜１７および層間絶縁膜２０には、ベース層１４およびソース領域１５を露出させるようにコンタクトホール２３が形成されているといえる。なお、法線方向においてとは、言い換えると、法線方向から視たときということもできるし、ドリフト層１３とベース層１４との積層方向から視たときということもできる。
【0027】
そして、本実施形態の上層絶縁膜２２は、後述する上部電極３１の埋込性を向上させるため、壁面が丸められている。
【0028】
半導体基板１０の一面１０ａ上には、ゲート電極１８と絶縁され、コンタクトホール２３を通じてベース層１４およびソース領域１５と接続されるソース電極としての上部電極３１が配置されている。本実施形態では、上部電極３１は、例えば、Ｎｉ／Ａｌ等の複数の金属にて構成されている。そして、複数の金属のうちのｎ型ＳｉＣ（すなわち、ソース領域１５）を構成する部分と接触する部分は、ｎ型ＳｉＣとオーミック接触可能な金属で構成されている。また、複数の金属のうちの少なくともｐ型ＳｉＣ（すなわち、ベース層１４）と接触する部分は、ｐ型ＳｉＣとオーミック接触可能な金属で構成されている。なお、本実施形態では、上部電極３１が第１電極に相当する。
【0029】
半導体基板１０の他面１０ｂ側には、基板１１と電気的に接続されるドレイン電極としての下部電極３２が形成されている。なお、本実施形態では、下部電極３２が第２電極に相当する。本実施形態では、このような構造により、ｎチャネルタイプの反転型であるトレンチゲート構造のＭＯＳＦＥＴが構成されている。そして、このようなＭＯＳＦＥＴが複数配置されることで素子部が構成されている。
【0030】
以上が本実施形態におけるＳｉＣ半導体装置の構成である。このようなＳｉＣ半導体装置は、ゲート電極１８に閾値電圧以上のゲート電圧が印加されることにより、ベース層１４のうちのトレンチ１６と接する部分に反転層が形成されて上部電極３１と下部電極３２との間に電流が流れるオン状態となる。
【0031】
【0032】
まず、図２Ａに示されるように、ベース層１４やソース領域１５等が形成されると共に、トレンチ１６が形成された半導体基板１０を用意する。
【0033】
続いて、図２Ｂに示されるように、ＣＶＤ法やＰＶＤ法により、トレンチ１６の壁面にゲート絶縁膜１７を形成する。なお、この工程では、ゲート絶縁膜１７は、半導体基板１０の一面１０ａ上にも形成される。その後、本実施形態では、酸素窒素（ＮＯ）雰囲気下で加熱処理を行い、半導体基板１０のうちのゲート絶縁膜１７との界面におけるダングリングボンドを窒素で終端させる窒素終端化処理を行って終端構造を構成する。言い換えると、ベース層１４のうちのゲート絶縁膜１７との界面におけるダングリングボンドを窒素で終端させて終端構造を構成する。
【0034】
次に、図２Ｃに示されるように、ＣＶＤ法等により、トレンチ１６が埋め込まれるようにドープトポリシリコンを配置し、トレンチ１６内にゲート電極１８を形成する。また、半導体基板１０の一面１０ａ上に形成されたドープトポリシリコンをパターニングし、図２Ｃとは別断面にてゲート電極１８と接続されるゲート配線を形成しつつ、余分なドープトポリシリコンを除去する。
【0035】
続いて、図２Ｄに示されるように、ＣＶＤ法やＰＶＤ法等により、トレンチ１６の開口部を閉塞するように、堆積膜で構成される下層絶縁膜２１を形成する。この際、下層絶縁膜２１をＣＶＤ法やＰＶＤ法にて形成するため、終端構造における窒素が酸素に置き換わることを抑制できる。
【0036】
次に、図２Ｅに示されるように、ＣＶＤ法等により、上層絶縁膜２２を形成する。
【0037】
その後、図２Ｆに示されるように、図示しないマスクを用いてドライエッチングを行い、ベース層１４およびソース領域１５が露出するように、ゲート絶縁膜１７、下層絶縁膜２１、上層絶縁膜２２を同時にパターニングする。具体的には、ゲート絶縁膜１７、下層絶縁膜２１、上層絶縁膜２２を同時にパターニングし、コンタクトホール２３が形成された層間絶縁膜２０を構成する。この際、上記のように、下層絶縁膜２１および上層絶縁膜２２にて構成される層間絶縁膜２０は、法線方向において、トレンチ１６の開口部より外側に突き出した形状となるようにする。その後、加熱処理を行い、上層絶縁膜２２の壁面を丸める。なお、この加熱処理においては、終端構造における窒素が酸素に置き換わる可能性がある。しかしながら、本実施形態では、法線方向において、層間絶縁膜２０（すなわち、下層絶縁膜２１）がトレンチ１６の開口部より外側に突き出した形状とされている。このため、加熱処理を行う際に酸素がゲート絶縁膜１７と半導体基板１０との界面に到達し難くなり、窒素が酸素に置き換わることを抑制できる。なお、窒素終端化処理以降の工程では、窒素終端化処理温度よりも５０℃以上低い温度で工程を行うと良い。
【0038】
その後は特に図示しないが、半導体基板１０の一面１０ａ側に上部電極３１を形成すると共に他面１０ｂ側に下部電極３２を形成することにより、上記ＳｉＣ半導体装置が製造される。
【0039】
以上説明した本実施形態によれば、層間絶縁膜２０における下層絶縁膜２１は、堆積膜で構成されている。このため、下層絶縁膜２１を酸化した酸化膜等で構成する場合と比較して、終端構造における窒素が酸素に置き換わり難くなり、閾値変動が発生することを抑制できる。
【0040】
（１）本実施形態では、層間絶縁膜２０（すなわち、下層絶縁膜２１）は、法線方向においてトレンチ１６の開口部より外側に突き出した形状とされている。このため、下層絶縁膜２１を形成した後に酸化工程等を行う場合には、法線方向において下層絶縁膜２１がトレンチ１６の開口部内のみに配置されている場合と比較して、酸素がゲート絶縁膜１７と半導体基板１０との界面に到達し難くなる。したがって、終端構造における窒素が酸素に置き換わることをさらに抑制できる。そして、下層絶縁膜２１によって終端構造における窒素が酸素に置き換わることを抑制できるため、下層絶縁膜２１を形成した後に酸化工程を行うこともでき、製造工程の自由度を図ることもできる。
【0041】
（２）本実施形態では、ゲート絶縁膜１７は、堆積膜で構成され、ソース領域１５に接する部分の厚さが、ベース層１４と接する部分の厚さに対し１．３倍以内とされている。このため、例えば、ゲート絶縁膜１７を熱酸化で形成する場合と比較して、ゲート絶縁膜１７における厚さの比率がばらつくことを抑制できる。すなわち、ソース領域１５と接するゲート絶縁膜１７の厚さがばらつくことを抑制できる。したがって、閾値電圧が変動することをさらに抑制できる。また、上記のように下層絶縁膜２１を配置しているため、下層絶縁膜２１を形成した後に酸化工程を行ったとしても、ゲート絶縁膜１７が厚くなることも抑制でき、閾値電圧が変動することをさらに抑制できる。
【0042】
（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対し、温度センス部および外周部を配置したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
第２実施形態について説明する。本実施形態は、第１実施形態に対し、温度センス部および外周部を配置したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
【0043】
本実施形態のＳｉＣ半導体装置は、図３に示されるように、素子部ＲＳ、外周部ＲＧ、温度センス部ＲＯを有する構成とされている。素子部ＲＳは、上記第１実施形態で説明したＭＯＳＦＥＴが形成されて構成されている。
【0044】
外周部ＲＧは、素子部ＲＳの周囲に配置されており、半導体基板１０の一面１０ａ側に、ベース層１４と接続されるｐ型のリサーフ層４１が形成されている。また、外周部ＲＧは、半導体基板１０の一面１０ａ側であって、リサーフ層４１を挟んでベース層１４と反対側に、ｐ型のガードリング４２が形成されている。ガードリング４２は、素子部ＲＳを略囲むように形成されており、例えば、法線方向において、四隅が丸められた四角枠状や円環状等とされている。
【0045】
温度センス部ＲＯは、温度センス素子５０が形成されている。本実施形態の温度センス素子５０は、ノンドープポリシリコンに不純物がドープされたｐｎダイオードで構成されている。具体的には、温度センス部ＲＯでは、半導体基板１０の一面１０ａに、絶縁膜５１および下層絶縁膜２１が配置されている。そして、温度センス素子５０は、下層絶縁膜２１上に、ｎ型不純物がドープされたｎ型領域５２と、ｐ型不純物がドープされたｐ型領域５３とがｐｎ接合を構成するように配置されたｐｎダイオードで構成されている。なお、絶縁膜５１は、ゲート絶縁膜１７を配置する際に半導体基板１０の一面１０ａ上に形成された部分を用いて構成されている。
【0046】
【0047】
まず、図４Ａに示されるように、素子部ＲＳにベース層１４やソース領域１５等が形成されると共にトレンチ１６が形成され、外周部ＲＧにリサーフ層４１やガードリング４２等が形成された半導体基板１０を用意する。
【0048】
続いて、図４Ｂに示されるように、図２Ｂ、図２Ｃと同様の工程を行い、ゲート絶縁膜１７を形成して終端化処理を行い、その後にゲート電極１８を形成する。なお、本実施形態では、温度センス部ＲＯに形成されたゲート絶縁膜１７にて絶縁膜５１が構成されている。
【0049】
【0050】
続いて、図４Ｄに示されるように、図示しないマスクを配置し、温度センス部ＲＯに配置されたノンドープポリシリコン６０に、ｎ型不純物をイオン注入してｎ型領域５２を構成すると共に、ｐ型不純物をイオン注入してｐ型領域５３を構成する。なお、ｐ型不純物およびｎ型不純物をイオン注入する前に、ノンドープポリシリコン６０の結晶性を向上させるため、ノンドープポリシリコン６０における半導体基板１０側と反対側の表層部を酸化してもよい。なお、この酸化処理においても、ゲート電極１８上に下層絶縁膜２１が配置されているため、終端構造における窒素が酸素に置き換わり難くなる。
【0051】
次に、図示しないマスクを配置し、温度センス部ＲＯに、ｎ型領域５２およびｐ型領域５３で構成される温度センス素子５０が構成されるようにノンドープポリシリコン６０をパターニングする。また、素子部ＲＳおよび外周部ＲＧでは、ノンドープポリシリコン６０を除去する。この際、下層絶縁膜２１をエッチングストッパとして利用できるため、ノンドープポリシリコンのパターニングを容易に行うことができる。
【0052】
その後は特に図示しないが、上記図２Ｅ以降と同様の工程を行う。すなわち、上層絶縁膜２２を配置し、素子部ＲＳにおけるベース層１４やソース領域１５が露出するように、ゲート絶縁膜１７、下層絶縁膜２１、上層絶縁膜２２をパターニングしてコンタクトホール２３を形成する。その後、上部電極３１および下部電極３２等を形成することにより、図３に示すＳｉＣ半導体装置が製造される。
【0053】
以上説明した本実施形態によれば、層間絶縁膜２０における下層絶縁膜２１が堆積膜で構成されているため、上記第１実施形態と同様の効果を得ることができる。
【0054】
（１）本実施形態では、ノンドープポリシリコン６０を除去する際のエッチングストッパとして下層絶縁膜２１を利用できる。このため、ノンドープポリシリコン６０のパターニングを容易にできる。
【0055】
（第２実施形態の変形例）
上記第２実施形態の変形例について説明する。上記第２実施形態において、素子部ＲＳにおける下層絶縁膜２１がノンドープポリシリコン６０を含んで構成されるようにノンドープポリシリコン６０をパターニングするようにしてもよい。つまり、下層絶縁膜２１は、例えば、酸化膜とノンドープポリシリコン６０とが積層されて構成されていてもよい。但し、ノンドープポリシリコン６０は、上部電極３１と反応して金属シリサイドを形成する可能性がある。このため、上記第２実施形態のように温度センス素子５０を構成する場合には、素子部ＲＳにおけるノンドープポリシリコン６０を除去する方が好ましい。
上記第２実施形態の変形例について説明する。上記第２実施形態において、素子部ＲＳにおける下層絶縁膜２１がノンドープポリシリコン６０を含んで構成されるようにノンドープポリシリコン６０をパターニングするようにしてもよい。つまり、下層絶縁膜２１は、例えば、酸化膜とノンドープポリシリコン６０とが積層されて構成されていてもよい。但し、ノンドープポリシリコン６０は、上部電極３１と反応して金属シリサイドを形成する可能性がある。このため、上記第２実施形態のように温度センス素子５０を構成する場合には、素子部ＲＳにおけるノンドープポリシリコン６０を除去する方が好ましい。
【0056】
また、上記第２実施形態における図４Ｄの工程にて、ノンドープポリシリコン６０の結晶性を向上させるため、ノンドープポリシリコン６０における半導体基板１０側と反対側の表層部を酸化させた場合には、酸化させた部分のみを除去する工程を行ってもよい。
【0057】
（他の実施形態）
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
【0058】
例えば、上記各実施形態では、層間絶縁膜２０が下層絶縁膜２１および上層絶縁膜２２を含んで構成される例を説明した。しかしながら、層間絶縁膜２０は、上層絶縁膜２２を備えない構成としてもよい。
【0059】
また、上記各実施形態では、上層絶縁膜２２もＣＶＤ法で構成される堆積膜である例について説明したが、上層絶縁膜２２は、他の方法で構成された膜であってもよい。
【0060】
さらに、上記各実施形態において、層間絶縁膜２０は、法線方向において、トレンチ１６の開口部内に位置するように形成されていてもよい。
【0061】
そして、上記各実施形態では、第１導電型をｎ型、第２導電型をｐ型としたｎチャネルタイプのトレンチゲート構造のＭＯＳＦＥＴが形成されている例について説明した。しかしながら、ＳｉＣ半導体装置は、例えばｎチャネルタイプに対して各構成要素の導電型を反転させたｐチャネルタイプのトレンチゲート構造のＭＯＳＦＥＴが形成されて構成されていてもよい。さらに、ＳｉＣ半導体装置は、ＭＯＳＦＥＴ以外に、同様の構造のＩＧＢＴが形成された構成とされていてもよい。ＩＧＢＴの場合、上記各実施形態におけるｎ＋型の基板１１をｐ＋型のコレクタ層に変更する以外は、上記各実施形態で説明したＭＯＳＦＥＴと同様である。
【符号の説明】
【0062】
１０ 半導体基板
１１ 基板
１３ ドリフト層
１４ ベース層
１５ ソース領域（不純物領域）
１６ トレンチ
１７ ゲート絶縁膜
１８ ゲート電極
２０ 層間絶縁膜
２１ 下層絶縁膜（当接絶縁膜）
３１ 上部電極
３２ 下部電極
１１ 基板
１３ ドリフト層
１４ ベース層
１５ ソース領域（不純物領域）
１６ トレンチ
１７ ゲート絶縁膜
１８ ゲート電極
２０ 層間絶縁膜
２１ 下層絶縁膜（当接絶縁膜）
３１ 上部電極
３２ 下部電極
【図1】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図3】
【図4A】
【図4B】
【図4C】
【図4D】