特開 2024-122628 表示装置及び表示装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024122628

(43)【公開日】2024-09-09

(54)【発明の名称】表示装置及び表示装置の製造方法

(51)【国際特許分類】

   G09F 9/33 20060101AFI20240902BHJP

   G09F 9/30 20060101ALI20240902BHJP

   G09F 9/00 20060101ALI20240902BHJP

   H01L 33/00 20100101ALI20240902BHJP

   H01L 33/62 20100101ALI20240902BHJP

   H01L 33/54 20100101ALI20240902BHJP

   H01L 33/60 20100101ALI20240902BHJP

【ＦＩ】

G09F9/33

G09F9/30 349D

G09F9/30 349C

G09F9/30 337

G09F9/00 338

H01L33/00 L

H01L33/62

H01L33/54

H01L33/60

G09F9/30 338

【審査請求】未請求

【請求項の数】11

【出願形態】ＯＬ

(21)【出願番号】P 2023030286

(22)【出願日】2023-02-28

(71)【出願人】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】宮坂 光一

(72)【発明者】

【氏名】今関 佳克

(72)【発明者】

【氏名】上條 陽一

(72)【発明者】

【氏名】大澤 修一

(72)【発明者】

【氏名】亀井 義史

【テーマコード（参考）】

5C094

5F142

5G435

【Ｆターム（参考）】

5C094AA10

5C094BA23

5C094CA19

5C094DA13

5C094DB01

5C094EA06

5C094EB02

5C094ED11

5C094ED15

5C094FA01

5C094FA02

5F142AA04

5F142BA32

5F142CA11

5F142CB14

5F142CB23

5F142CD02

5F142CD16

5F142CD17

5F142CE03

5F142CE13

5F142CE32

5F142CG03

5F142CG27

5F142DB17

5F142FA18

5F142FA21

5F142GA02

5G435AA03

5G435BB04

5G435CC09

5G435EE12

5G435FF03

5G435FF13

5G435HH02

5G435KK05

(57)【要約】

【課題】光の取出し効率を向上させることが可能な表示装置及び表示装置の製造方法を提供する。
【解決手段】表示装置は、表示面である第１主面と、第１主面と反対側の第２主面とを有する透光性の基板と、基板の第２主面に、接着層を介して設けられた複数の発光素子と、複数の発光素子の、基板と反対側に設けられた第１端子及び第２端子と、複数の発光素子を覆うとともに、隣り合う発光素子の間に溝部が形成された第１保護膜と、第１保護膜を覆って設けられ、発光素子と重なる重畳部と、溝部の側面に設けられる側部とを有する第１反射層と、を有し、第１反射層は、第１保護膜に設けられた第１コンタクトホールを介して第１端子と電気的に接続される。
【選択図】図５

【特許請求の範囲】

【請求項1】

表示面である第１主面と、前記第１主面と反対側の第２主面とを有する透光性の基板と、
前記基板の前記第２主面に、接着層を介して設けられた複数の発光素子と、
複数の前記発光素子の、前記基板と反対側に設けられた第１端子及び第２端子と、
複数の前記発光素子を覆うとともに、隣り合う前記発光素子の間に溝部が形成された第１保護膜と、
前記第１保護膜を覆って設けられ、前記発光素子と重なる重畳部と、前記溝部の側面に設けられる側部とを有する第１反射層と、を有し、
前記第１反射層は、前記第１保護膜に設けられた第１コンタクトホールを介して前記第１端子と電気的に接続される
表示装置。

【請求項2】

前記第１反射層を覆って前記第１保護膜の上に設けられた第２保護膜と、
前記第２保護膜の上に設けられた第２反射層と、を有し、
前記第１反射層の前記重畳部は、前記第２端子と重なる領域に設けられた開口を有し、
前記第１保護膜の、前記重畳部の前記開口が設けられた領域には、接続電極が設けられ、
前記第２反射層は、前記接続電極と前記重畳部との隙間を覆って設けられる
請求項１に記載の表示装置。

【請求項3】

前記接続電極は、前記第１保護膜に設けられた第２コンタクトホールを介して前記第２端子と電気的に接続され、前記第２反射層は、前記第２保護膜に設けられた第３コンタクトホールを介して前記接続電極と電気的に接続される
請求項２に記載の表示装置。

【請求項4】

前記基板の前記第２主面に設けられ、前記基板に垂直な方向からの平面視で複数の前記発光素子の間に配置された遮光層を有し、
前記溝部の底部は、前記遮光層と重なって設けられ、
前記基板に垂直な方向で、前記遮光層は、前記基板の前記第２主面と、前記第１反射層の前記側部の前記第２主面側の端部と、の間に配置される
請求項１から請求項３のいずれか１項に記載の表示装置。

【請求項5】

前記第１反射層は、前記溝部の底部に設けられたスリット部により複数の前記発光素子ごとに離隔して設けられる
請求項１から請求項３のいずれか１項に記載の表示装置。

【請求項6】

前記基板の前記第２主面に設けられ、前記第２主面に垂直な方向からの平面視で複数の前記発光素子の間に配置された遮光層を有し、
前記第１反射層の前記スリット部は、前記遮光層と重なって設けられ、
前記発光素子の間に配置された前記遮光層の幅は、前記第１反射層の前記スリット部の幅よりも大きい
請求項５に記載の表示装置。

【請求項7】

前記第１反射層は、前記溝部の側面及び底部に設けられ、複数の前記発光素子に亘って連続して設けられる
請求項４に記載の表示装置。

【請求項8】

前記第１反射層はカソード電極であり、前記第２反射層はアノード電極である
請求項２に記載の表示装置。

【請求項9】

前記第１反射層はアノード電極であり、前記第２反射層はカソード電極である
請求項２に記載の表示装置。

【請求項10】

表示面である第１主面と、前記第１主面と反対側の第２主面とを有する透光性の基板と、
前記基板の前記第２主面側に設けられた複数の発光素子と、
複数の前記発光素子の、前記基板と反対側に設けられた第１端子及び第２端子と、
前記発光素子の前記基板と反対側に設けられ、前記発光素子の前記第２端子と重なる部分に開口が設けられた重畳部と、前記発光素子の側面と対向する側部と、を有する第１反射層と、
複数の前記発光素子と前記第１反射層との間に設けられた第１保護膜と、
前記第１反射層の前記開口と重なる第２反射層と、を有し、
前記第１反射層は、前記第１保護膜に設けられた第１コンタクトホールを介して前記第１端子と電気的に接続され、
前記第２反射層は、前記開口を介して前記第２端子と電気的に接続される
表示装置。

【請求項11】

表示面である第１主面と、前記第１主面の反対側の第２主面とを有する透光性の基板の、前記第２主面に接着層を介して複数の発光素子を実装する工程と、
複数の前記発光素子を覆って第１保護膜を形成し、隣り合う前記発光素子の間の前記第１保護膜に溝部を形成する工程と、
前記第１保護膜を覆う金属膜を設け、前記発光素子と重なる重畳部と、前記溝部の側面に設けられる側部と、を有する第１反射層を形成するとともに、前記第１保護膜に設けられた第１コンタクトホールを介して前記発光素子の第１端子と前記第１反射層とを電気的に接続する工程と、を有する
表示装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示装置及び表示装置の製造方法に関する。

【背景技術】

【0002】

微小サイズの発光ダイオード（マイクロＬＥＤ（ｍｉｃｒｏ ＬＥＤ））を用いた表示装置では、表示面側への光取り出し効率を向上させるために反射構造が設けられる。例えば、特許文献１では、複数のマイクロＬＥＤ間に隔壁が設けられており、この隔壁の側面に、隔壁方向に発光した光を反射する反射部が設けられた構成が記載されている。また、特許文献２では、キャビティの内部に配置される発光素子チップと、キャビティの表面に形成される反射層と、を有する発光素子パッケージについて記載されている。

【0003】

また、発光ダイオードと駆動回路との接続について種々の構成が知られている。例えば、特許文献３では、発光ダイオードは、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を有するアレイ基板上に、接着層で固定されている。特許文献４の表示装置では、１つの画素が３つの発光ダイオードと、３つの発光ダイオードに接続される画素回路（マイクロＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ））とを備えたモジュール構造について記載されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０２０－２０５４１７号公報

【特許文献2】特開２０１１－１６６１４０号公報

【特許文献3】米国特許第１０９３７８１５号明細書

【特許文献4】米国特許出願公開第２０１８／０１９１９７８号明細書

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献１、２では、発光ダイオードの裏面側（表示面とは反対側）に反射層が設けられていないため、裏面側に出射される光を表示面側に取り出すことが困難である。また、特許文献３、４に示すように発光ダイオードの実装構造や画素回路との接続構成が異なる場合、特許文献１、２の反射構造をそのまま適用することができない可能性がある。

【0006】

本発明は、光の取出し効率を向上させることが可能な表示装置及び表示装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明の一態様の表示装置は、表示面である第１主面と、前記第１主面と反対側の第２主面とを有する透光性の基板と、前記基板の前記第２主面に、接着層を介して設けられた複数の発光素子と、複数の前記発光素子の、前記基板と反対側に設けられた第１端子及び第２端子と、複数の前記発光素子を覆うとともに、隣り合う前記発光素子の間に溝部が形成された第１保護膜と、前記第１保護膜を覆って設けられ、前記発光素子と重なる重畳部と、前記溝部の側面に設けられる側部とを有する第１反射層と、を有し、前記第１反射層は、前記第１保護膜に設けられた第１コンタクトホールを介して前記第１端子と電気的に接続される。

【0008】

本発明の一態様の表示装置は、表示面である第１主面と、前記第１主面と反対側の第２主面とを有する透光性の基板と、前記基板の前記第２主面側に設けられた複数の発光素子と、複数の前記発光素子の、前記基板と反対側に設けられた第１端子及び第２端子と、前記発光素子の前記基板と反対側に設けられ、前記発光素子の前記第２端子と重なる部分に開口が設けられた重畳部と、前記発光素子の側面と対向する側部と、を有する第１反射層と、複数の前記発光素子と前記第１反射層との間に設けられた第１保護膜と、前記第１反射層の前記開口と重なる第２反射層と、を有し、前記第１反射層は、前記第１保護膜に設けられた第１コンタクトホールを介して前記第１端子と電気的に接続され、前記第２反射層は、前記開口を介して前記第２端子と電気的に接続される。

【0009】

本発明の一態様の表示装置の製造方法は、表示面である第１主面と、前記第１主面の反対側の第２主面とを有する透光性の基板の、前記第２主面に接着層を介して複数の発光素子を実装する工程と、複数の前記発光素子を覆って第１保護膜を形成し、隣り合う前記発光素子の間の前記第１保護膜に溝部を形成する工程と、前記第１保護膜を覆う金属膜を設け、前記発光素子と重なる重畳部と、前記溝部の側面に設けられる側部と、を有する第１反射層を形成するとともに、前記第１保護膜に設けられた第１コンタクトホールを介して前記発光素子の第１端子と前記第１反射層とを電気的に接続する工程と、を有する。

【図面の簡単な説明】

【0010】

【図1】図１は、実施形態に係る表示装置を模式的に示す平面図である。

【図2】図２は、実施形態に係る表示装置の画素を示す平面図である。

【図3】図３は、複数の発光素子、反射層及び遮光層の配置関係を模式的に示す平面図である。

【図4】図４は、図３の遮光層を除いて、複数の発光素子、反射層及び駆動回路の配置関係を模式的に示す平面図である。

【図5】図５は、図３のＶ－Ｖ’断面図である。

【図6】図６は、変形例に係る表示装置を模式的に示す断面図である。

【図7】図７は、実施形態に係る表示装置の製造方法を説明するための説明図である。

【発明を実施するための形態】

【0011】

本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本開示が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、本開示の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本開示の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。また、本開示と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

【0012】

本明細書及び特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。

【0013】

（実施形態）
図１は、実施形態に係る表示装置を模式的に示す平面図である。図１に示すように、表示装置１は、基板２１と、画素Ｐｉｘと、走査回路１２と、駆動ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）２１０と、カソード配線６０と、を含む。基板２１は、複数の画素Ｐｉｘによる画像を表示する表示基板であり、複数の画素Ｐｉｘ及び周辺回路（走査回路１２、駆動ＩＣ２１０等）を覆って設けられる。基板２１は、複数の画素Ｐｉｘ及び周辺回路を保護するカバー基板（カバーガラス）も兼ねる。

【0014】

図１に示すように、表示装置１は、表示領域ＡＡと、周辺領域ＧＡとを有する。表示領域ＡＡは、複数の画素Ｐｉｘと重なって配置され、画像を表示する領域である。周辺領域ＧＡは、複数の画素Ｐｉｘと重ならない領域であり、表示領域ＡＡの外側に配置される。

【0015】

複数の画素Ｐｉｘは、基板２１の表示領域ＡＡにおいて、第１方向Ｄｘ及び第２方向Ｄｙに配列される。なお、第１方向Ｄｘ及び第２方向Ｄｙは、基板２１の表面に対して平行な方向である。第１方向Ｄｘは、第２方向Ｄｙと直交する。ただし、第１方向Ｄｘは、第２方向Ｄｙと直交しないで交差してもよい。第３方向Ｄｚは、第１方向Ｄｘ及び第２方向Ｄｙと直交する方向である。第３方向Ｄｚは、例えば、基板２１の法線方向に対応する。なお、以下、平面視とは、第３方向Ｄｚから見た場合の位置関係を示す。

【0016】

走査回路１２は、駆動ＩＣ２１０から引き出される配線を経由して供給される各種制御信号に基づいて複数の画素Ｐｉｘが有する駆動回路２０１（図２参照）を、行ごとに順次選択する回路である。走査回路１２は、各行の駆動回路２０１を順次又は同時に選択し、選択された駆動回路２０１に制御信号を供給する。これにより、駆動回路２０１は、複数の画素Ｐｉｘの発光素子３を駆動する。

【0017】

駆動ＩＣ２１０は、表示装置１の表示を制御する回路である。駆動ＩＣ２１０から複数の画素Ｐｉｘが有する駆動回路２０１へ向かって複数の配線（図示は省略する）が引き出されている。駆動ＩＣ２１０は、走査回路１２により選択された各画素Ｐｉｘの駆動回路２０１に制御信号（画素信号）を供給する。駆動回路２０１は駆動ＩＣ２１０からの制御信号に応じて各発光素子３に駆動信号（電流）を供給し、各発光素子３が発光する。駆動ＩＣ２１０は、基板２１の周辺領域ＧＡに実装される。これに限定されず、駆動ＩＣ２１０は、基板２１の周辺領域ＧＡに接続されたフレキシブルプリント基板やリジット基板の上に実装されてもよい。

【0018】

カソード配線６０は、基板２１の周辺領域ＧＡに設けられる。カソード配線６０は、表示領域ＡＡの複数の画素Ｐｉｘ及び周辺領域ＧＡの走査回路１２を囲んで設けられる。複数の発光素子３のカソードは、共通のカソード配線６０に電気的に接続され、固定電位（例えば、グランド電位）が供給される。より具体的には、発光素子３のカソード端子３２（図３参照）は、カソード電極３４を介して、カソード配線６０に接続される。

【0019】

図２は、実施形態に係る表示装置の画素を示す平面図である。図２に示すように、１つの画素Ｐｉｘは、複数の画素ＳＰＸと、駆動回路２０１と、を含む。例えば、画素Ｐｉｘは、画素ＳＰＸ－Ｒと、画素ＳＰＸ－Ｇと、画素ＳＰＸ－Ｂと、を有する。画素ＳＰＸ－Ｒは、第１色としての原色の赤色を表示する。画素ＳＰＸ－Ｇは、第２色としての原色の緑色を表示する。画素ＳＰＸ－Ｂは、第３色としての原色の青色を表示する。図２に示すように、１つの画素Ｐｉｘにおいて、画素ＳＰＸ－Ｒ、画素ＳＰＸ－Ｇ及び画素ＳＰＸ－Ｂは第１方向Ｄｘで並ぶ。なお、第１色、第２色、第３色は、それぞれ赤色、緑色、青色に限られず、補色などの任意の色を選択することができる。以下において、画素ＳＰＸ－Ｒと、画素ＳＰＸ－Ｇと、画素ＳＰＸ－Ｂと、をそれぞれ区別する必要がない場合、単に画素ＳＰＸという。

【0020】

画素ＳＰＸは、それぞれ発光素子３と、反射層３７とを有する。表示装置１は、画素ＳＰＸ－Ｒ、画素ＳＰＸ－Ｇ及び画素ＳＰＸ－Ｂにおいて、発光素子３Ｒ、３Ｇ、３Ｂごとに異なる光を出射することで画像を表示する。発光素子３は、平面視で、３μｍ以上、３００μｍ以下程度の大きさを有する無機発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）チップであり、マイクロＬＥＤ（ｍｉｃｒｏ ＬＥＤ）と呼ばれる。各画素にマイクロＬＥＤを備える表示装置１は、マイクロＬＥＤ表示装置とも呼ばれる。なお、マイクロＬＥＤのマイクロは、発光素子３の大きさを限定するものではない。

【0021】

なお、複数の発光素子３は、４色以上の異なる光を出射してもよい。また、複数の画素ＳＰＸの配置は、図２に示す構成に限定されない。例えば、１つの画素ＳＰＸは他の画素ＳＰＸと第２方向Ｄｙに隣り合っていてもよい。また、複数の画素ＳＰＸは、三角格子状に配置されていてもよい。

【0022】

駆動回路２０１は、例えばマイクロＩＣで構成され、画素Ｐｉｘごとに設けられる。図２に示す例では、３つの画素ＳＰＸに対し１つの駆動回路２０１が設けられる。駆動回路２０１は、配線６１を介して各画素ＳＰＸの発光素子３のアノードに接続される。また、駆動回路２０１は、配線６２を介して各画素ＳＰＸの発光素子３のカソードに接続される。駆動回路２０１は、上述したように走査回路１２からの走査信号と、駆動ＩＣ２１０からの制御信号（画素信号）に基づいて、各発光素子３に所定の電流が流れるように制御し、発光素子３を発光させる。

【0023】

図２では、１つの駆動回路２０１が３つの発光素子３に接続される構成を示したが、これに限定されず、１つの駆動回路２０１が１つの発光素子３に接続されてもよいし、あるいは１つの駆動回路２０１が４つ以上の発光素子３に接続されてもよい。

【0024】

次に、表示装置１の詳細な構成について説明する。図３は、複数の発光素子、反射層及び遮光層の配置関係を模式的に示す平面図である。図４は、図３の遮光層を除いて、複数の発光素子、反射層及び駆動回路の配置関係を模式的に示す平面図である。

【0025】

図３及び図４に示すように、画素ＳＰＸ－Ｒ、ＳＰＸ－Ｇ、ＳＰＸ－Ｂは、それぞれ発光素子３Ｒ、３Ｇ、３Ｂと、発光素子３Ｒ、３Ｇ、３Ｂと電気的に接続されるカソード電極３４、アノード電極３５及び接続電極３５ｃと、を有する。アノード電極３５、カソード電極３４及び接続電極３５ｃは、いずれも金属材料で形成され、各発光素子３Ｒ、３Ｇ、３Ｂの反射層３７を構成する。言い換えると、アノード電極３５、カソード電極３４及び接続電極３５ｃは、発光素子３Ｒ、３Ｇ、３Ｂの電極と、反射層３７と、を兼用する。

【0026】

反射層３７は表示面（基板２１の第１主面Ｓ１（図５参照））からみて、キャビティ状（凹状）に形成される。図３及び図４では、カソード電極３４の重畳部３４ａと側部３４ｂとにそれぞれ異なるハッチングを付して示している。重畳部３４ａは、各発光素子３と重なり、各発光素子３の裏面側（基板２１の反対側）に配置される。側部３４ｂは、重畳部３４ａの周囲に設けられ、各発光素子３の側面と対向する。発光素子３Ｒ、３Ｇ、３Ｂは、それぞれキャビティ状の反射層３７内に配置される。反射層３７は、発光素子３Ｒ、３Ｇ、３Ｂの側方あるいは裏面側に出射される光を第１主面Ｓ１側に反射するように構成される。なお、反射層３７の詳細な構成については、図５にて後述する。

【0027】

図４に示すように、発光素子３のカソード端子３２（第１端子）は、第１コンタクトホールＣＨ１を介してカソード電極３４と電気的に接続される。カソード電極３４には画素ＳＰＸ間にスリット部ＳＰが設けられ、これにより、カソード電極３４は発光素子３ごと（画素ＳＰＸごと）に離隔して設けられる。言い換えると、反射層３７は発光素子３ごと（画素ＳＰＸごと）に離隔して設けられる。複数のカソード電極３４は、共通の配線６２を介して駆動回路２０１に接続される。

【0028】

発光素子３のアノード端子３３（第２端子）は、第２コンタクトホールＣＨ２を介して接続電極３５ｃと電気的に接続される。接続電極３５ｃは、第３コンタクトホールＣＨ３（図５参照）を介してアノード電極３５と電気的に接続される。このような構成により、発光素子３のアノード端子３３はアノード電極３５と電気的に接続される。複数のアノード電極３５は、それぞれ配線６１を介して駆動回路２０１に接続される。

【0029】

図３及び図４に示すように、遮光層３９は、駆動回路２０１及び配線６１、６２を覆って設けられる。遮光層３９には、各画素ＳＰＸの発光素子３と重なる領域に開口３９ａが設けられる。遮光層３９の開口３９ａの外縁部は、カソード電極３４の外縁部と重なって設けられる。また、遮光層３９の一部は、第１方向Ｄｘで隣り合う発光素子３（画素ＳＰＸ）間に設けられ、カソード電極３４の外縁部に沿って第２方向Ｄｙに延在する。言い換えると、遮光層３９は、第１主面Ｓ１に垂直な方向からの平面視で複数の発光素子３の間に配置される。画素ＳＰＸ間での遮光層３９の幅Ｗ１（図３参照）は、カソード電極３４のスリット部ＳＰの幅Ｗ２よりも大きい。

【0030】

図３では、１つの画素Ｐｉｘに設けられた遮光層３９を示しているが、遮光層３９は、複数の画素Ｐｉｘに亘って連続して設けられる。また、図示は省略するが、遮光層３９は、複数の画素Ｐｉｘが設けられた表示領域ＡＡから、周辺領域ＧＡに亘って設けられ、周辺回路である走査回路１２や駆動ＩＣ２１０を覆って設けられる。

【0031】

図５は、図３のＶ－Ｖ’断面図である。図５に示すように、発光素子３は、基板２１の上に設けられる。基板２１は、表示面である第１主面Ｓ１と、第１主面Ｓ１と反対側の第２主面Ｓ２と、を有する。発光素子３及び反射層３７を構成する各種電極は、基板２１の第２主面Ｓ２側に設けられる。また、図示は省略するが、基板２１の第２主面Ｓ２には、駆動回路２０１（図４参照）が実装されるとともに、駆動回路２０１と発光素子３を接続する各配線６１、６２が形成される。基板２１は透光性を有する絶縁基板であり、例えば、ガラス基板、樹脂基板等が用いられる。

【0032】

本明細書において、基板２１の表面に垂直な方向において、基板２１から発光素子３に向かう方向を「上側」又は単に「上」とする。また、発光素子３から基板２１に向かう方向を「下側」又は単に「下」とする。

【0033】

遮光層３９は、基板２１の第２主面Ｓ２に設けられる。遮光層３９は、例えば黒色の樹脂材料や、遮光性を有する金属膜又は合金膜等で形成される。上述したように、遮光層３９には各発光素子３が設けられる領域に開口３９ａを有する。

【0034】

接着層２２は、遮光層３９を覆って基板２１の第２主面Ｓ２に設けられる。接着層２２は、例えば、光学透明樹脂（ＯＣＲ：Ｏｐｔｉｃａｌ Ｃｌｅａｒ Ｒｅｓｉｎ）又は光学粘着フィルム（ＯＣＡ：Ｏｐｔｉｃａｌ Ｃｌｅａｒ Ａｄｈｅｓｉｖｅ）が用いられる。接着層２２は、基板２１の第２主面Ｓ２の全面を覆って設けられている。ただしこれに限定されず、接着層２２は、少なくとも発光素子３が設けられる領域に設けられていればよく、遮光層３９の開口３９ａごとに離隔して配置されていてもよい。

【0035】

複数の発光素子３は、基板２１の第２主面Ｓ２に接着層２２を介して設けられる。複数の発光素子３は、どのような構成であってもよいが、ｎ型半導体層、活性層、ｐ型半導体層の順に積層された構成を採用することができる。半導体層は、例えば、窒化ガリウム（ＧａＮ）、アルミニウムインジウム燐（ＡｌＩｎＰ）、窒化インジウムガリウム（ＩｎＧａＮ）等の化合物半導体が用いられる。半導体層は、発光素子３Ｒ、３Ｇ、３Ｂごとに異なる材料が用いられてもよい。また、活性層として、高効率化のために数原子層からなる井戸層と障壁層とを周期的に積層させた多重量子井戸構造（ＭＱＷ構造）が採用されてもよい。

【0036】

カソード端子３２及びアノード端子３３は、発光素子３の、基板２１と反対側に設けられる。より具体的には、カソード端子３２及びアノード端子３３は、発光素子３の同一面側に設けられ、基板２１の第２主面Ｓ２と対向する面の反対側の面に設けられる。言い換えると、複数の発光素子３は、それぞれ、カソード端子３２及びアノード端子３３が設けられていない面が基板２１の第２主面Ｓ２に対向するように配置され、接着層２２を介して設けられる。

【0037】

第１保護膜２３は、複数の発光素子３を覆って設けられる。より詳細には、第１保護膜２３は、複数の発光素子３の上面及び側面の少なくとも一部を覆って設けられ、カソード端子３２及びアノード端子３３と重なる領域にそれぞれ第１コンタクトホールＣＨ１及び第２コンタクトホールＣＨ２を有する。第１保護膜２３は、有機絶縁膜で形成され、例えば感光性アクリル等の有機材料が用いられる。感光性アクリル等の有機材料は、ＣＶＤ等により形成される無機絶縁材料に比べ、複数の発光素子３で形成される段差のカバレッジ性や、表面の平坦性に優れる。

【0038】

第１保護膜２３には、隣り合う発光素子３の間に溝部ＧＶが形成される。溝部ＧＶは、第１保護膜２３の上下面を貫通しており、基板２１の第２主面Ｓ２に近づくにしたがって幅が小さくなるテーパー形状を有する。溝部ＧＶの底部は、遮光層３９と重なる位置に配置される。なお、図５では、第１方向Ｄｘに隣り合う発光素子３の間に設けられた溝部ＧＶを示しているが、第２方向Ｄｙに隣り合う発光素子３の間にも溝部ＧＶが設けられ、溝部ＧＶは、平面視で１つの発光素子３の周囲を囲んで形成される。

【0039】

言い換えると、第１保護膜２３は、溝部ＧＶを介して複数の発光素子３ごとに島状に形成される。各発光素子３を覆う第１保護膜２３は、基板２１の第２主面Ｓ２に近づくにしたがって幅が大きくなるテーパー形状を有する。第１保護膜２３の側面は、基板２１の第２主面Ｓ２に向かって拡がる方向に傾斜する。

【0040】

カソード電極３４（第１反射層）及び接続電極３５ｃは、第１保護膜２３を覆って設けられる。カソード電極３４は、発光素子３と重なる重畳部３４ａと、溝部ＧＶの側面に設けられる側部３４ｂとを有する。また、カソード電極３４のスリット部ＳＰ（図４参照）は、溝部ＧＶの底部に設けられる。つまり、スリット部ＳＰは、遮光層３９と重なって設けられる。より詳細には、カソード電極３４の重畳部３４ａは発光素子３の上面（カソード端子３２及びアノード端子３３が設けられた面）と対向して配置され、カソード電極３４の側部３４ｂは発光素子３の側面と対向して配置される。カソード電極３４の重畳部３４ａは、第１保護膜２３に形成された第１コンタクトホールＣＨ１を介してカソード端子３２と接続される。

【0041】

カソード電極３４の重畳部３４ａには、アノード端子３３と重なる領域に開口３４ｃが設けられる。接続電極３５ｃは、第１保護膜２３の上であって、開口３４ｃと重なる領域に設けられる。接続電極３５ｃは、カソード電極３４の重畳部３４ａと同層に、カソード電極３４の重畳部３４ａと隙間を有して離隔して設けられる。接続電極３５ｃは、第１保護膜２３に形成された第２コンタクトホールＣＨ２を介してアノード端子３３と接続される。

【0042】

第２保護膜２４は、カソード電極３４（第１反射層）及び接続電極３５ｃを覆って第１保護膜２３の上に設けられる。第２保護膜２４は有機絶縁膜で形成され、溝部ＧＶの内部を充填するように設けられるとともに、上面が平坦性を有して形成される。

【0043】

アノード電極３５（第２反射層）は第２保護膜２４の上に設けられ、第２保護膜２４に形成された第３コンタクトホールＣＨ３を介して接続電極３５ｃと接続される。平面視で、アノード電極３５は、カソード電極３４の開口３４ｃよりも大きい面積を有し、カソード電極３４の開口３４ｃと重なる領域に設けられる。言い換えると、アノード電極３５はカソード電極３４と接続電極３５ｃとの間の隙間と重なる領域に設けられる。

【0044】

カソード電極３４、アノード電極３５及び接続電極３５ｃは、金属材料が用いられ、例えばチタン（Ｔｉ）及びアルミニウム（Ａｌ）等の材料が用いられる。カソード電極３４、アノード電極３５及び接続電極３５ｃは、例えばＴｉ／Ａｌ／Ｔｉの積層膜であってもよい。なお、カソード電極３４と接続電極３５ｃとは、同じ工程で、同じ材料で形成される。また、カソード電極３４とアノード電極３５とは、同じ材料で形成されてもよいし、異なる材料で形成されてもよい。

【0045】

第３保護膜２５は、アノード電極３５を覆って第２保護膜２４の上に設けられる。第３保護膜２５は、第１保護膜２３及び第２保護膜２４と同様に有機絶縁膜で形成される。ただし、第３保護膜２５は、無機絶縁膜であってもよい。また、第１保護膜２３、第２保護膜２４及び第３保護膜２５の少なくとも１つは、有機絶縁膜と無機絶縁膜とが積層された積層膜であってもよい。

【0046】

このような構成により、反射層３７は、カソード電極３４、アノード電極３５及び接続電極３５ｃを含んで構成される。反射層３７は、基板２１の第１主面Ｓ１側から見たときにキャビティ状に形成され、各発光素子３は、キャビティ状のカソード電極３４に囲まれるように配置される。各発光素子３から基板２１側に出射される光Ｌ１は、基板２１の第１主面Ｓ１を透過して、表示画像として視認される。

【0047】

また、発光素子３から側方に向けて出射される光Ｌ２は、カソード電極３４（第１反射層）の側部３４ｂで反射され、基板２１の第１主面Ｓ１側に出射される。発光素子３から裏面側に向けて出射される光Ｌ３は、カソード電極３４（第１反射層）の重畳部３４ａで反射され、基板２１の第１主面Ｓ１側に出射される。また、発光素子３から裏面側に向けて出射される光Ｌ３のうち、カソード電極３４の開口３４ｃ（カソード電極３４と接続電極３５ｃとの間の隙間）を通過した光は、アノード電極３５（第２反射層）で反射され、反射された光の一部は、カソード電極３４の開口３４ｃを通過して基板２１の第１主面Ｓ１側に戻る。これにより、本実施形態の表示装置１は、光の取出し効率を向上させることが可能である。

【0048】

遮光層３９は、第３方向Ｄｚで、カソード電極３４の側部３４ｂの第２主面Ｓ２側の端部と、基板２１の第２主面Ｓ２との間に設けられ、かつ、平面視で、隣り合うカソード電極３４の側部３４ｂの間に設けられる。これにより、反射層３７で斜め方向に反射され、隣り合う他の画素ＳＰＸに向かって進行する光の一部は、遮光層３９により吸収される。これにより、本実施形態の表示装置１は、光の取出し効率を向上させるとともに、隣り合う画素ＳＰＸ間の混色を抑制することができる。

【0049】

また、カソード電極３４、アノード電極３５及び接続電極３５ｃは、発光素子３と駆動回路２０１（図４参照）とを電気的に接続する電極と、反射層３７と、を兼用する。このため、各種電極と別の層に反射層３７を設ける場合に比べて、表示装置１は、積層数が少なくなり、積層構造を簡易にすることができる。

【0050】

なお、図２から図５に示した各電極（反射層３７）の構成はあくまで一例であり、適宜変更することができる。例えばカソード電極３４とアノード電極３５とは、逆であってもよく、第１保護膜２３を覆ってアノード電極３５（第１反射層）が設けられ、アノード電極３５を覆って設けられた第２保護膜２４の上にカソード電極３４（第２反射層）が設けられていてもよい。

【0051】

（変形例）
図６は、変形例に係る表示装置を模式的に示す断面図である。なお、以下の説明では、上述した実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。

【0052】

図６に示すように、変形例に係る表示装置１Ａにおいて、カソード電極３４（第１反射層）は、溝部ＣＶの側面及び底部に設けられ、複数の発光素子３に亘って連続して設けられる。言い換えると、カソード電極３４は、複数の画素ＳＰＸに亘って設けられ、各発光素子３のカソード端子３２に共通の電位となるカソード電位を供給する。本変形例では、カソード電極３４のスリット部ＳＰ（図４参照）を形成する必要がない。また、複数の発光素子３のカソード電極３４と駆動回路２０１とを接続する配線６２（図４参照）の引き回しの自由度を向上させることができる。

【0053】

（製造方法）
図７は、実施形態に係る表示装置の製造方法を説明するための説明図である。図７に示すように、実施形態に係る表示装置１Ａの製造方法は、まず、表示面である第１主面Ｓ１と、第１主面Ｓ１の反対側の第２主面Ｓ２を有する透光性の基板２１の、第２主面Ｓ２に遮光層３９が形成され、画素ＳＰＸごとに開口が形成されてパターニングされる。そして、接着層２２は、遮光層３９を覆って基板２１の第２主面Ｓ２に塗布形成される（ステップＳＴ１）。

【0054】

次に、転写基板１０１上に接着層１０２を介して配列された複数の発光素子３Ｒ、３Ｇ、３Ｂを用意する。複数の発光素子３Ｒ、３Ｇ、３Ｂは、それぞれ別のサファイア基板上に形成されたものであり、レーザーリフトオフ法等によりそれぞれのサファイア基板から共通の転写基板１０１上に転写される。転写基板１０１上の複数の発光素子３Ｒ、３Ｇ、３Ｂは、画素ＳＰＸの配列に応じて配置されている。複数の発光素子３Ｒ、３Ｇ、３Ｂのカソード端子３２及びアノード端子３３が形成されていない面が、基板２１の第２主面Ｓ２と対向するように配置され、複数の発光素子３Ｒ、３Ｇ、３Ｂが接着層２２に仮接合される（ステップＳＴ２）。

【0055】

紫外線照射等により接着層２２が硬化され複数の発光素子３Ｒ、３Ｇ、３Ｂが基板２１の第２主面Ｓ２に固着される。その後、転写基板１０１を剥離する。これにより、複数の発光素子３Ｒ、３Ｇ、３Ｂが接着層２２を介して基板２１の第２主面Ｓ２に実装される（ステップＳＴ３）。

【0056】

次に、第１保護膜２３は、複数の発光素子３を覆って塗布形成される（ステップＳＴ４）。第１保護膜２３は、例えばアクリル樹脂等の感光性材料を用いて、複数の発光素子３の上面（カソード端子３２及びアノード端子３３）及び側面を覆うとともに、複数の発光素子３の凹凸を平坦化するように形成される。

【0057】

次に、フォトリソグラフィ及びエッチングにより、第１保護膜２３に第１コンタクトホールＣＨ１、第２コンタクトホールＣＨ２及び溝部ＧＶが形成される（ステップＳＴ５）。第１コンタクトホールＣＨ１及び第２コンタクトホールＣＨ２は、それぞれ発光素子３のカソード端子３２及びアノード端子３３と重なる領域に形成される。溝部ＧＶは、隣り合う発光素子３の間の第１保護膜２３に形成される。言い換えると、溝部ＧＶは、遮光層３９と重なる領域に形成される。

【0058】

次に、第１保護膜２３及び溝部ＧＶを覆って金属膜が形成されパターニングされる。これにより、発光素子３と重なる重畳部３４ａと、溝部ＧＶの側面に設けられる側部３４ｂと、を有するカソード電極３４（第１反射層）が形成される（ステップＳＴ６）。また、金属膜をパターニングする工程で、カソード電極３４の重畳部３４ａと同層に接続電極３５ｃが形成される。カソード電極３４の重畳部３４ａは、第１保護膜２３に設けられた第１コンタクトホールＣＨ１を介してカソード端子３２と電気的に接続される。接続電極３５ｃは第１保護膜２３に設けられた第２コンタクトホールＣＨ２を介してアノード端子３３と電気的に接続される。

【0059】

次に、第２保護膜２４及びアノード電極３５（第２反射層）が形成される（ステップＳＴ７）。より詳細には、第２保護膜２４は、例えばアクリル樹脂等の感光性材料を用いて、カソード電極３４、接続電極３５ｃ及び第１保護膜２３を覆って設けられ、溝部ＧＶを平坦化するように形成される。そして、フォトリソグラフィ及びエッチングにより、第２保護膜２４の接続電極３５ｃと重なる領域に第３コンタクトホールＣＨ３が形成される。

【0060】

第１保護膜２３及び第３コンタクトホールＣＨ３を覆って金属膜が形成されパターニングされる。これにより、カソード電極３４の開口３４ｃと重なる領域にアノード電極３５が形成される。アノード電極３５は、第２保護膜２４に設けられた第３コンタクトホールＣＨ３を介して接続電極３５ｃと電気的に接続される。

【0061】

次に、第３保護膜２５は、アノード電極３５を覆って第２保護膜２４の上に形成される（ステップＳＴ８）。第３保護膜２５は、第１保護膜２３及び第２保護膜２４と同様に有機絶縁膜で形成される。また、第３保護膜２５は、無機絶縁膜で形成されてもよいし、有機絶縁膜と無機絶縁膜との積層膜であってもよい。

【0062】

以上のように、本実施形態の表示装置１の製造方法により、複数の発光素子３が表示基板である基板２１に接着層２２を介して実装される表示装置１において、カソード電極３４、アノード電極３５及び接続電極３５ｃは、発光素子３を覆うようにキャビティ状に形成され、反射層３７としても良好に機能する。

【0063】

以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。上述した各実施形態及び各変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。

【符号の説明】

【0064】

１、１Ａ 表示装置
３、３Ｒ、３Ｇ、３Ｂ 発光素子
１２ 走査回路
２１ 基板
２２ 接着層
２３ 第１保護膜
２４ 第２保護膜
２５ 第３保護膜
３２ カソード端子
３３ アノード端子
３４ カソード電極
３４ａ 重畳部
３４ｂ 側部
３４ｃ 開口
３５ アノード電極
３５ｃ 接続電極
３７ 反射層
３９ 遮光層
３９ａ 開口
ＡＡ 表示領域
ＧＡ 周辺領域
Ｐｉｘ、ＳＰＸ、ＳＰＸ－Ｒ、ＳＰＸ－Ｇ、ＳＰＸ－Ｂ 画素
Ｓ１ 第１主面
Ｓ２ 第２主面
ＳＰ スリット部
Ｗ１、Ｗ２ 幅
２０１ 駆動回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】