特開 2024-122696 駆動能力制御装置及び駆動能力制御システム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024122696

(43)【公開日】2024-09-09

(54)【発明の名称】駆動能力制御装置及び駆動能力制御システム

(51)【国際特許分類】

   H03K 19/0175 20060101AFI20240902BHJP

【ＦＩ】

H03K19/0175 220

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2023030375

(22)【出願日】2023-02-28

(71)【出願人】

【識別番号】320012037

【氏名又は名称】ラピステクノロジー株式会社

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】新井 満

【テーマコード（参考）】

5J056

【Ｆターム（参考）】

5J056AA04

5J056BB12

5J056CC07

5J056CC09

5J056DD13

5J056DD28

5J056FF08

5J056KK01

(57)【要約】

【課題】ドライバから出力される駆動信号の駆動能力の調整を自動化する。
【解決手段】駆動能力制御装置は、ドライバから供給されるパルス列を含む駆動信号を平均化して出力する平均化回路と、平均化回路の出力電圧のレベルと所定の閾値電圧のレベルとを比較した比較結果を出力する比較回路と、比較回路の出力に基づいて、駆動信号の駆動能力を制御するための制御信号を出力する制御回路と、を含む。
【選択図】図１

【特許請求の範囲】

【請求項1】

ドライバから供給されるパルス列を含む駆動信号を平均化して出力する平均化回路と、
前記平均化回路の出力電圧のレベルと所定の閾値電圧のレベルとを比較した比較結果を出力する比較回路と、
前記比較回路の出力に基づいて、前記駆動信号の駆動能力を制御するための制御信号を出力する制御回路と、
を含む駆動能力制御装置。

【請求項2】

前記制御回路は、前記駆動信号の駆動能力の調整を開始すべき指示を含む第１の制御信号、前記駆動信号の駆動能力の調整を継続すべき指示を含む第２の制御信号及び前記駆動信号の駆動能力の調整を終了すべき指示を含む第３の制御信号のいずれかを前記制御信号として出力する
請求項１に記載の駆動能力制御装置。

【請求項3】

前記制御回路は、前記平均化回路の出力電圧のレベルが前記閾値電圧のレベルよりも低いことを示す出力が前記比較回路から出力された場合に、前記第２の制御信号を出力し、前記平均化回路の出力電圧のレベルが前記閾値電圧のレベルよりも高いことを示す出力が前記比較回路から出力された場合に、前記第３の制御信号を出力する
請求項２に記載の駆動能力制御装置。

【請求項4】

前記第３の制御信号が出力された後に、前記ドライバから供給される駆動信号を処理する処理回路を更に含む
請求項２に記載の駆動能力制御装置。

【請求項5】

前記駆動信号の前記平均化回路への供給及び非供給を切り替えるスイッチを更に有する
請求項１に記載の駆動能力制御装置。

【請求項6】

前記平均化回路は、ローパスフィルタを含む
請求項１に記載の駆動能力制御装置。

【請求項7】

請求項１から請求項６のいずれか１項に記載の駆動能力制御装置と、
前記ドライバと、を含み、
前記ドライバは、前記制御信号に基づいて、前記駆動信号の駆動能力の調整を行う
駆動能力制御システム。

【請求項8】

前記制御回路は、前記駆動信号の駆動能力の調整を開始すべき指示を含む第１の制御信号、前記駆動信号の駆動能力の調整を継続すべき指示を含む第２の制御信号及び前記駆動信号の駆動能力の調整を終了すべき指示を含む第３の制御信号のいずれかを前記制御信号として出力し、
前記ドライバは、前記制御回路から前記第１の制御信号が出力されてから前記第３の制御信号は出力されるまで、デューティ及び周期が一定のパルス列を含む駆動能力調整用の駆動信号を前記駆動能力制御装置に供給する
請求項７に記載の駆動能力制御システム。

【請求項9】

前記ドライバは、前記制御回路から前記第１の制御信号が出力されてから前記第３の制御信号は出力されるまで、前記駆動信号の駆動能力を段階的に高くする
請求項８に記載の駆動能力制御システム。

【発明の詳細な説明】

【技術分野】

【0001】

開示の技術は駆動能力制御装置及び駆動能力制御システムに関する。

【背景技術】

【0002】

ドライバの出力信号の駆動能力制御に関する技術として以下の技術が知られている。特許文献１には、入力信号に応じて外部負荷に出力電流を供給するドライバの出力電流を調整する方法であって、ドライバが、複数段のＰＭＯＳと複数段のＮＭＯＳとを備え、ドライバから出力される電流の値に応じた信号を受信し、信号のレベルに応じて、該信号のレベルが所定の範囲内に入るように、ＰＭＯＳの駆動段数又はＮＭＯＳの駆動段数を調整することを特徴とするドライバの出力電流調整方法が記載されている。

【0003】

特許文献２には、設定信号に応じた駆動能力でスイッチ素子を駆動するように構成された出力段と、スイッチ素子の一端に現れる出力電圧のスルーレートに応じた検出信号を生成するように構成されたスルーレート検出部と、不揮発性メモリから読み出された設定信号を検出信号に応じて調整した上で出力段に出力するように構成された調整部と、を有するドライバが記載されている。

【0004】

特許文献３には、ドライバ制御手段とドライバ手段を有するドライバ回路において、ドライバ制御手段は、ドライバの入力信号のデータを１サイクル前のデータと比較し、異なる場合にはドライバ制御信号を出力し、ドライバ手段は、該ドライバ制御信号により駆動能力を増大することを特徴とするドライバ回路が記載されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】国際公開第２００９／１３９０５７号

【特許文献2】特開２０２２－９２８８７号公報

【特許文献3】特開２００７－２０９０３０号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

高速インターフェースに用いられるドライバは、周波数がギガヘルツオーダーの駆動信号を出力する。ドライバから出力される駆動信号の駆動能力は、動作速度（周波数）及び外部負荷等の動作環境に応じて変動する。駆動信号の駆動能力が不十分であると、信号レベルが低い状態となり、２値判定における閾値レベルを超えることができない場合がある。動作環境に応じて駆動信号の駆動能力を調整することが望ましいが、駆動能力の調整を手動で行うことは容易ではない。

【0007】

開示の技術は上記の点に鑑みてなされたものであり、ドライバから出力される駆動信号の駆動能力の調整を自動化することを目的とする。

【課題を解決するための手段】

【0008】

開示の技術に係る駆動能力制御装置は、ドライバから供給されるパルス列を含む駆動信号を平均化して出力する平均化回路と、前記平均化回路の出力電圧のレベルと所定の閾値電圧のレベルとを比較した比較結果を出力する比較回路と、前記比較回路の出力に基づいて、前記駆動信号の駆動能力を制御するための制御信号を出力する制御回路と、を含む。

【0009】

開示の技術に係る駆動能力制御システムは、上記の駆動能力制御装置と、前記ドライバと、を含む。前記ドライバは、前記制御信号に基づいて、前記駆動信号の駆動能力の調整を行う。

【発明の効果】

【0010】

開示の技術によれば、ドライバから出力される駆動信号の駆動能力の調整を自動化することが可能となる。

【図面の簡単な説明】

【0011】

【図1】開示の技術の実施形態に係る駆動能力制御システムの構成の一例を示す図である。

【図2】開示の技術の実施形態に係るドライブ回路の詳細な構成の一例を示す図である。

【図3A】駆動信号の駆動能力が相対的に低い場合の平均化回路の入出力電圧の一例を示す図である。

【図3B】駆動信号の駆動能力が相対的に高い場合の平均化回路の入出力電圧の一例を示す図である。

【図4】開示の技術の実施形態に係る制御回路によって実施される処理の流れの一例を示すフローチャートである。

【図5】開示の技術の実施形態に係る駆動能力制御システムの動作の一例を示すタイムチャートである。

【発明を実施するための形態】

【0012】

以下、開示の技術の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素及び部分には同一の参照符号を付与し、重複する説明は省略する。

【0013】

図１は、開示の技術の実施形態に係る駆動能力制御システム１の構成の一例を示す図である。駆動能力制御システム１は、ドライバ１０及びレシーバ２０を含んで構成されている。駆動能力制御システム１は、レシーバ２０がドライバ１０から出力される駆動信号Ｓ_Ｄを受信して、受信した駆動信号Ｓ_Ｄを処理する機能と、駆動信号Ｓ_Ｄの駆動能力を制御する機能を併せ持つ。レシーバ２０は開示の技術における「駆動能力制御装置」の一例である。

【0014】

ドライバ１０は、ロジック回路１１、ドライブ回路１２及び駆動能力調整回路１３を有する。ドライバ１０は、調整モード及び通常モードのいずれかの動作モードで動作する。調整モードは、ドライブ回路１２から出力される駆動信号Ｓ_Ｄの駆動能力を調整する動作モードである。通常モードは、通常時における動作モードである。ドライバ１０は、レシーバ２０から供給される制御信号Ｓ_Ｃに基づいて動作モードを切り替える。

【0015】

ロジック回路１１は通常モードにおいて有効化され、レシーバ２０に供給すべき駆動信号Ｓ_Ｄを生成し、これをドライブ回路１２に供給する。一方、ロジック回路１１は、調整モードにおいては無効化され、ドライブ回路１２への駆動信号Ｓ_Ｄの供給を停止させる。

【0016】

駆動能力調整回路１３は、レシーバ２０から供給される制御信号Ｓ_Ｃに基づいて、ドライブ回路１２から出力される駆動信号Ｓ_Ｄの駆動能力を調整するための制御を行う。駆動能力調整回路１３は、調整モードにおいて、駆動能力調整用の駆動信号Ｓ_Ｄを生成し、これをドライブ回路１２に供給する。駆動能力調整用の駆動信号Ｓ_Ｄは、デューティ及び周期が一定のパルス列を含むパルス信号である。また、駆動能力調整回路１３は、レシーバ２０から供給される制御信号Ｓ_Ｃに基づいて、ドライブ回路１２から出力される駆動信号Ｓ_Ｄの駆動能力の調整値をドライブ回路１２に供給する。レシーバ２０からの制御信号Ｓ_Ｃは、入力端子１５を介して駆動能力調整回路１３に供給される。

【0017】

ドライブ回路１２は、通常動作モードにおいてロジック回路１１から供給される駆動信号Ｓ_Ｄについて電力増幅を行って出力し、調整モードにおいて駆動能力調整回路１３から供給される駆動能力調整用の駆動信号Ｓ_Ｄについて電力増幅を行って出力する。

【0018】

図２は、ドライブ回路１２の詳細な構成の一例を示す図である。ドライブ回路１２は、デコーダ３０及び複数の出力回路４０を有する。出力回路４０の各々は、Ｐチャネル型のトランジスタ４１及びＮチャネル型のトランジスタ４２を有するＣＭＯＳ回路４３を備えている。複数の出力回路４０において、ＣＭＯＳ回路４３の入力同士及び出力同士が互いに接続されている。すなわち、複数のＣＭＯＳ回路４３が並列接続されている。ＣＭＯＳ回路４３の入力には、通常動作モードにおいてロジック回路１１からの駆動信号Ｓ_Ｄが入力され、調整モードにおいて駆動能力調整回路１３からの駆動能力調整用の駆動信号Ｓ_Ｄが入力される。ＣＭＯＳ回路４３の出力からは、電力増幅された駆動信号Ｓ_Ｄが出力される。ＣＭＯＳ回路４３の出力は出力端子１４に接続されており、電力増幅された駆動信号Ｓ_Ｄは、出力端子１４を介してレシーバ２０に供給される。

【0019】

出力回路４０の各々は、デコーダ３０によって制御されるＰチャネル型のトランジスタ４４及びＮチャネル型のトランジスタ４５を有する。トランジスタ４４は、ソースが電源ラインに接続され、ドレインがトランジスタ４１のソースに接続されている。トランジスタ４５は、ドレインがトランジスタ４２のソースに接続され、ソースがグランドラインに接続されている。トランジスタ４４のゲートは、インバータ５０を介してトランジスタ４５のゲートに接続されており、これらの接続ノードは、デコーダ３０に接続されている。デコーダ３０から出力されるデコード信号は、トランジスタ４５のゲートに入力されるとともに、インバータ５０を介してトランジスタ４４のゲートに入力される。トランジスタ４４及び４５は、デコーダ３０から供給されるデコード信号に応じて一体的にオンオフする。出力回路４０の各々において、トランジスタ４４及び４５がオン状態となることで、当該出力回路４０が有効化される。出力回路４０は、デコーダ３０から供給されるデコード信号に応じて選択的に有効化される。複数の出力回路４０のうち、有効化されるものの数が多い程、ドライブ回路１２から出力される駆動信号Ｓ_Ｄの駆動能力が高くなる。

【0020】

デコーダ３０は、駆動能力調整回路１３から供給される調整値に基づいてデコード信号を生成する。すなわち、複数の出力回路４０のうち有効化されるものの数は、駆動能力調整回路１３から供給される調整値によって定められる。

【0021】

レシーバ２０は、スイッチ２１、平均化回路２２、比較回路２３、制御回路２４、受信回路２５及びロジック回路２６を有する。スイッチ２１は、一端がドライバ１０からの駆動信号Ｓ_Ｄが入力される入力端子２７に接続され、他端が平均化回路２２に接続されている。スイッチ２１は、制御回路２４からの指示に応じて、駆動信号Ｓ_Ｄの平均化回路２２への供給及び非供給を切り替える。スイッチ２１がオン状態となることで、駆動信号Ｓ_Ｄが平均化回路２２に供給され、スイッチ２１がオフ状態となることで、駆動信号Ｓ_Ｄの平均化回路２２への供給が遮断される。スイッチ２１は、調整モードにおいてオン状態とされ、通常モードにおいてオフ状態とされる。すなわち、平均化回路２２には、調整モードにおいて駆動能力調整用の駆動信号Ｓ_Ｄが供給される。

【0022】

平均化回路２２は、パルス列を含む駆動能力調整用の駆動信号Ｓ_Ｄを平均化して出力する。すなわち、平均化回路２２は、駆動能力調整用の駆動信号Ｓ_Ｄに含まれるパルスの高さ及び駆動信号Ｓ_Ｄのデューティに応じた一定レベルの電圧を出力する。図３Ａは、駆動信号Ｓ_Ｄの駆動能力が相対的に低い場合の平均化回路２２の入出力電圧の一例を示す図である。図３Ｂは、駆動信号Ｓ_Ｄの駆動能力が相対的に高い場合の平均化回路２２の入出力電圧の一例を示す図である。駆動信号Ｓ_Ｄの駆動能力が高くなる程、駆動信号Ｓ_Ｄに含まれるパルスの立ち上がりが急峻となり、パルスの高さが高くなるので、平均化回路２２の出力電圧のレベルは高くなる。本実施形態において、平均化回路２２は、抵抗素子２２ａ及びキャパシタ２２ｂを含むローパスフィルタによって構成されている。

【0023】

比較回路２３は、平均化回路２２の出力電圧のレベルと所定の閾値電圧Ｖ_ｒｅｆのレベルとを比較した比較結果を出力するコンパレータである。本実施形態において比較回路２３は、平均化回路２２の出力電圧のレベルが所定の閾値電圧Ｖ_ｒｅｆのレベルよりも高い場合にハイレベルの出力信号を出力し、それ以外の場合はローレベルの出力信号を出力する。比較回路２３は、制御回路２４からの指示に応じて有効化される。比較回路２３は調整モードにおいて有効化され、通常モードにおいて無効化される。

【0024】

受信回路２５は、入力端が入力端子２７に接続され、出力端がロジック回路２６に接続されている。受信回路２５は、ドライバ１０から供給される駆動信号Ｓ_Ｄについて波形整形を行う。ロジック回路２６は、受信回路２５によって波形整形された駆動信号Ｓ_Ｄを処理する。ロジック回路２６は、開示の技術における「処理回路」の一例である。受信回路２５及びロジック回路２６は、制御回路２４からの指示に応じて有効化される。受信回路２５及びロジック回路２６は通常モードにおいて有効化され、調整モードにおいて無効化される。

【0025】

制御回路２４は、スイッチ２１、平均化回路２２、比較回路２３、受信回路２５及びロジック回路２６を制御する。また、制御回路２４は、ドライバ１０から出力される駆動信号Ｓ_Ｄの駆動能力を制御する。制御回路２４は、駆動能力制御システム１の起動時に、ドライバ１０及びレシーバ２０の動作モードを調整モードに設定する。制御回路２４は、調整モードにおいて、スイッチ２１をオン状態に制御することにより、駆動能力調整用の駆動信号Ｓ_Ｄを平均化回路２２に供給する状態にする。また、制御回路２４は、調整モードにおいて、比較回路２３を有効化する一方、受信回路２５及びロジック回路２６を無効化する。

【0026】

制御回路２４は、駆動能力制御システム１の起動時に、駆動信号Ｓ_Ｄの駆動能力の調整を開始すべき指示を含む第１の制御信号を出力する。制御回路２４は、平均化回路２２の出力電圧のレベルが閾値電圧Ｖ_ｒｅｆのレベルよりも低いことを示す出力（すなわちローレベル信号）が比較回路２３から出力された場合に、駆動信号Ｓ_Ｄの駆動能力の調整を継続すべき指示を含む第２の制御信号を出力する。制御回路２４は、平均化回路２２の出力電圧のレベルが閾値電圧Ｖ_ｒｅｆのレベルよりも高いことを示す出力（すなわちハイレベル信号）が比較回路２３から出力された場合に、駆動信号Ｓ_Ｄの駆動能力の調整を終了すべき指示を含む第３の制御信号を出力する。第１乃至第３の制御信号は、出力端子２８から出力され、ドライバ１０の入力端子１５に入力される。

【0027】

図４は、制御回路２４によって実施される処理の流れの一例を示すフローチャートである。駆動能力制御システム１が起動されると、制御回路２４は処理を開始する。

【0028】

ステップＳ１において制御回路２４はスイッチ２１をオン状態に制御する。ステップＳ２において制御回路２４は、比較回路２３を有効化する。ステップＳ３において制御回路２４は受信回路２５及びロジック回路を無効化する。ステップＳ４において、制御回路２４は、駆動信号Ｓ_Ｄの駆動能力の調整を開始すべき指示を含む第１の制御信号をドライバ１０に供給する。ステップＳ１からＳ４までの処理により、ドライバ１０及びレシーバ２０の動作モードの、調整モードへの移行が完了する。

【0029】

ドライバ１０の駆動能力調整回路１３は、レシーバ２０からの第１の制御信号を受信すると、駆動能力調整用の駆動信号Ｓ_Ｄ及び駆動能力の調整値をドライブ回路１２に供給する。ドライブ回路１２において、駆動能力調整回路１３から供給される調整値によって定められる数の出力回路４０が有効化される。駆動能力調整用の駆動信号Ｓ_Ｄは、有効化された出力回路４０によって電力増幅され、レシーバ２０に供給される。駆動信号Ｓ_Ｄの駆動能力は、有効化される出力回路４０の数が多い程、高くなる。駆動能力調整用の駆動信号Ｓ_Ｄは、平均化回路２２によって平均化される。比較回路２３は、平均化回路２２の出力電圧のレベルと所定の閾値電圧Ｖ_ｒｅｆのレベルとを比較した比較結果を出力する。

【0030】

ステップＳ５において制御回路２４は、平均化回路２２の出力電圧のレベルが閾値電圧Ｖ_ｒｅｆのレベルよりも高いことを示す出力が比較回路２３から出力されているか否かを判定する。すなわち、本実施形態において、制御回路２４は、比較回路２３の出力がハイレベルであるか否かを判定する。平均化回路２２の出力電圧のレベルが閾値電圧Ｖ_ｒｅｆのレベルよりも高いことを示す出力（すなわちハイレベル信号）が比較回路２３から出力されていないと判定された場合、処理はステップＳ６に移行される。一方、平均化回路２２の出力電圧のレベルが閾値電圧Ｖ_ｒｅｆのレベルよりも高いことを示す出力（すなわちハイレベル信号）が比較回路２３から出力されていると判定された場合、処理はステップＳ７に移行される。

【0031】

ステップＳ６において制御回路２４は、駆動信号Ｓ_Ｄの駆動能力の調整を継続すべき指示を含む第２の制御信号をドライバ１０に供給する。その後、処理はステップＳ５に戻される。

【0032】

ドライバ１０の駆動能力調整回路１３は、レシーバ２０からの第２の制御信号を受信すると、駆動能力調整用の駆動信号Ｓ_Ｄのドライブ回路１２への供給を維持しつつ、前回よりも大きい調整値をドライブ回路１２に供給する。これにより、ドライブ回路１２において有効化される出力回路４０の数が前回よりも増加する。その結果、駆動信号Ｓ_Ｄの駆動能力が前回よりも高くなり、平均化回路２２の出力電圧のレベルが前回よりも高くなる。

【0033】

制御回路２４は、比較回路２３の出力がハイレベルとなるまで、所定期間毎に第２の制御信号を継続的にドライバ１０に供給する。駆動能力調整回路１３は、所定期間毎に供給される第２の制御信号に応じて、調整値を段階的に大きくすることにより駆動信号Ｓ_Ｄの駆動能力を段階的に高くする。比較回路２３から出力されるハイレベル信号は、駆動信号Ｓ_Ｄの駆動能力が要求水準を満たすことを意味する。

【0034】

ステップＳ７において、制御回路２４は、駆動能力の調整を終了すべき指示を含む第３の制御信号をドライバ１０に供給する。ステップＳ８において制御回路２４は、スイッチ２１をオフ状態に制御する。ステップＳ９において制御回路２４は、比較回路２３を無効化する。ステップＳ１０において制御回路２４は、受信回路２５及びロジック回路２６を有効化する。ステップＳ７からＳ１０までの処理により、ドライバ１０及びレシーバ２０の動作モードの、通常モードへの移行が完了する。

【0035】

ドライバ１０は、第３の制御信号に応じて動作モードを通常モードに移行し、ロジック回路１１が有効化される。ドライバ１０は、ロジック回路１１によって生成される駆動信号Ｓ_Ｄを、駆動能力が調整されたドライブ回路１２によって電力増幅してレシーバ２０に供給する。通常モードにおいて、レシーバ２０に供給される駆動信号Ｓ_Ｄは、受信回路２５及びロジック回路２６において処理される。

【0036】

図５は、駆動能力制御システム１の動作の一例を示すタイムチャートである。図５には、上から順に、駆動能力の調整値、駆動信号Ｓ_Ｄ、制御信号Ｓ_Ｃ、スイッチ２１及び比較回路２３の状態、平均化回路２２の出力電圧及び比較回路２３の出力が示されている。なお、スイッチ２１及び比較回路２３の状態は、ハイレベルが、スイッチ２１がオン状態且つ比較回路２３が有効化されている状態に対応し、ローレベルが、スイッチ２１がオフ状態且つ比較回路２３が無効化されている状態に対応する。また、図５には、図面の煩雑さを回避するために、１ＵＩ（unit interval）に含まれるパルス数が１つのみの駆動信号Ｓ_Ｄが示されているが、１ＵＩにおいて駆動信号Ｓ_Ｄに含まれるパルス数は２以上であってもよい。図５には、平均化回路２２の出力電圧のレベルが閾値電圧Ｖ_ｒｅｆを超えるまで、調整値が“１”から“４”まで段階的に増加され、駆動信号Ｓ_Ｄの駆動能力が段階的に高められている様子が示されている。

【0037】

以上のように、開示の技術の実施形態に係るレシーバ２０は、ドライバ１０から供給される駆動信号Ｓ_Ｄの駆動能力を制御する駆動能力制御装置として機能する。レシーバ２０は、ドライバ１０から供給されるパルス列を含む駆動信号Ｓ_Ｄを平均化して出力する平均化回路２２と、平均化回路２２の出力電圧のレベルと所定の閾値電圧Ｖ_ｒｅｆのレベルとを比較した比較結果を出力する比較回路２３と、比較回路２３の出力に基づいて、駆動信号Ｓ_Ｄの駆動能力を制御するための制御信号Ｓ_Ｃを出力する制御回路２４と、を含む。

【0038】

開示の技術の実施形態に係る駆動能力制御システム１は、レシーバ２０と、ドライバ１０とを含み、ドライバ１０は、レシーバ２０から供給される制御信号Ｓ_Ｃに基づいて、駆動信号Ｓ_Ｄの駆動能力の調整を行う。

【0039】

開示の技術の実施形態に係るレシーバ２０及び駆動能力制御システム１によれば、ドライバ１０から出力される駆動信号Ｓ_Ｄの駆動能力の調整を自動化することが可能となる。

【0040】

以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
ドライバから供給されるパルス列を含む駆動信号を平均化して出力する平均化回路と、
前記平均化回路の出力電圧のレベルと所定の閾値電圧のレベルとを比較した比較結果を出力する比較回路と、
前記比較回路の出力に基づいて、前記駆動信号の駆動能力を制御するための制御信号を出力する制御回路と、
を含む駆動能力制御装置。

【0041】

（付記２）
前記制御回路は、前記駆動信号の駆動能力の調整を開始すべき指示を含む第１の制御信号、前記駆動信号の駆動能力の調整を継続すべき指示を含む第２の制御信号及び前記駆動信号の駆動能力の調整を終了すべき指示を含む第３の制御信号のいずれかを前記制御信号として出力する
付記１に記載の駆動能力制御装置。

【0042】

（付記３）
前記制御回路は、前記平均化回路の出力電圧のレベルが前記閾値電圧のレベルよりも低いことを示す出力が前記比較回路から出力された場合に、前記第２の制御信号を出力し、前記平均化回路の出力電圧のレベルが前記閾値電圧のレベルよりも高いことを示す出力が前記比較回路から出力された場合に、前記第３の制御信号を出力する
付記２に記載の駆動能力制御装置。

【0043】

（付記４）
前記第３の制御信号が出力された後に、前記ドライバから供給される駆動信号を処理する処理回路を更に含む
付記２又は付記３に記載の駆動能力制御装置。

【0044】

（付記５）
前記駆動信号の前記平均化回路への供給及び非供給を切り替えるスイッチを更に有する
付記１から付記４のいずれか１つに記載の駆動能力制御装置。

【0045】

（付記６）
前記平均化回路は、ローパスフィルタを含む
付記１から付記５のいずれか１つに記載の駆動能力制御装置。

【0046】

（付記７）
付記１から付記６のいずれか１つに記載の駆動能力制御装置と、
前記ドライバと、を含み、
前記ドライバは、前記制御信号に基づいて、前記駆動信号の駆動能力の調整を行う
駆動能力制御システム。

【0047】

（付記８）
前記制御回路は、前記駆動信号の駆動能力の調整を開始すべき指示を含む第１の制御信号、前記駆動信号の駆動能力の調整を継続すべき指示を含む第２の制御信号及び前記駆動信号の駆動能力の調整を終了すべき指示を含む第３の制御信号のいずれかを前記制御信号として出力し、
前記ドライバは、前記制御回路から前記第１の制御信号が出力されてから前記第３の制御信号は出力されるまで、デューティ及び周期が一定のパルス列を含む駆動能力調整用の駆動信号を前記駆動能力制御装置に供給する
付記７に記載の駆動能力制御システム。

【0048】

（付記９）
前記ドライバは、前記制御回路から前記第１の制御信号が出力されてから前記第３の制御信号は出力されるまで、前記駆動信号の駆動能力を段階的に高くする
付記８に記載の駆動能力制御システム。

【符号の説明】

【0049】

１ 駆動能力制御システム
１０ ドライバ
１１ ロジック回路
１２ ドライブ回路
１３ 駆動能力調整回路
２０ レシーバ
２１ スイッチ
２２ 平均化回路
２３ 比較回路
２４ 制御回路
２５ 受信回路
２６ ロジック回路
３０ デコーダ
４０ 出力回路

【図1】

【図2】

【図3A】

【図3B】

【図4】

【図5】