▶ シーメンス メディカル ソリューションズ ユーエスエー インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024122948
(43)【公開日】2024-09-10
(54)【発明の名称】多用途超音波マトリクスアレイシグナルプロセッサ
(51)【国際特許分類】
H04R 1/44 20060101AFI20240903BHJP
H04R 17/00 20060101ALI20240903BHJP
【ＦＩ】
H04R1/44 330L
H04R17/00 332A
【審査請求】有
【請求項の数】20
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2024009810
(22)【出願日】2024-01-25
(31)【優先権主張番号】18/172,579
(32)【優先日】2023-02-22
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】593063105
【氏名又は名称】シーメンス メディカル ソリューションズ ユーエスエー インコーポレイテッド
【氏名又は名称原語表記】Ｓｉｅｍｅｎｓ Ｍｅｄｉｃａｌ Ｓｏｌｕｔｉｏｎｓ ＵＳＡ，Ｉｎｃ．
(74)【代理人】
【識別番号】110003317
【氏名又は名称】弁理士法人山口・竹本知的財産事務所
(74)【代理人】
【識別番号】100075166
【弁理士】
【氏名又は名称】山口 巖
(74)【代理人】
【識別番号】100133167
【弁理士】
【氏名又は名称】山本 浩
(74)【代理人】
【識別番号】100169627
【弁理士】
【氏名又は名称】竹本 美奈
(72)【発明者】
【氏名】ロバート フェルプス
(72)【発明者】
【氏名】デビッド エー． ピーターセン
(72)【発明者】
【氏名】テリー イー． シンプソン
(72)【発明者】
【氏名】スティーブン ミラー
(57)【要約】 （修正有）
【課題】超音波撮像のためのトランスデューサシステム及びその製造方法を提供する。
【解決手段】２Ｄアレイ１００、経路設定層１２０および集積回路１４０を含むトランスデューサシステムは、コントローラ１６０および／または患者を撮像するための超音波撮像装置１８０と共に作動する。集積回路１４０は、経路設定層１２０によってアレイ１００に接続され、撮像中にアレイ１００と作動するようにプログラムされる。集積回路１４０は、異なるピッチをもったマトリックスアレイなど、異なるタイプのアレイで同じ設計の集積回路を使用できるように、プログラム可能である。この設計によれば、１つの素子をシグナルプロセッサの複数の同一の処理回路と接続することができる。
【選択図】図１
【解決手段】２Ｄアレイ１００、経路設定層１２０および集積回路１４０を含むトランスデューサシステムは、コントローラ１６０および／または患者を撮像するための超音波撮像装置１８０と共に作動する。集積回路１４０は、経路設定層１２０によってアレイ１００に接続され、撮像中にアレイ１００と作動するようにプログラムされる。集積回路１４０は、異なるピッチをもったマトリックスアレイなど、異なるタイプのアレイで同じ設計の集積回路を使用できるように、プログラム可能である。この設計によれば、１つの素子をシグナルプロセッサの複数の同一の処理回路と接続することができる。
【選択図】図１
【特許請求の範囲】
【請求項1】
超音波撮像のためのトランスデューサシステムであって、
トランスデューサ素子の二次元アレイと、
セル内に送信および／または受信回路を有し、前記送信および受信回路の前記セルの各々が、それぞれ、送信および／または受信ビームフォーメーションのための第１のチャンネルを備える、集積回路と、
前記トランスデューサ素子の二次元アレイと前記集積回路との間に配置された経路設定層と、を含み、
前記トランスデューサ素子の二次元アレイ、前記集積回路、および前記経路設定層がスタックを形成し、前記経路設定層が、複数の前記セルを前記トランスデューサ素子の１つに電気的に接続する、トランスデューサシステム。
トランスデューサ素子の二次元アレイと、
セル内に送信および／または受信回路を有し、前記送信および受信回路の前記セルの各々が、それぞれ、送信および／または受信ビームフォーメーションのための第１のチャンネルを備える、集積回路と、
前記トランスデューサ素子の二次元アレイと前記集積回路との間に配置された経路設定層と、を含み、
前記トランスデューサ素子の二次元アレイ、前記集積回路、および前記経路設定層がスタックを形成し、前記経路設定層が、複数の前記セルを前記トランスデューサ素子の１つに電気的に接続する、トランスデューサシステム。
【請求項2】
前記集積回路は、異なる数の前記セルを同じトランスデューサ素子に接続できるようにプログラマブルである、請求項１に記載のトランスデューサシステム。
【請求項3】
前記集積回路は、前記トランスデューサ素子の１つに電気的に接続されていて同じ遅延でビームフォーマとして一緒に作動する前記複数のセルで、少なくとも部分的にビーム形成するように構成されている、請求項２に記載のトランスデューサシステム。
【請求項4】
前記集積回路は、前記トランスデューサ素子の１つに電気的に接続されていて前記トランスデューサ素子の１つからのまたはへの信号に対して別々のビームを形成するように別々に作動する前記複数のセルで、少なくとも部分的にビーム形成するように構成されている、請求項２に記載のトランスデューサシステム。
【請求項5】
前記集積回路は、異なるピッチおよび／または異なる数の前記トランスデューサ素子で作動するように構成可能である、請求項１に記載のトランスデューサシステム。
【請求項6】
前記経路設定層は、前記トランスデューサ素子のそれぞれを前記セルの異なるセットに電気的に接続し、前記セットのそれぞれは、前記セット専用の複数の前記セルを含む、請求項１に記載のトランスデューサシステム。
【請求項7】
前記経路設定層は、再分配層からなる、請求項１に記載のトランスデューサシステム。
【請求項8】
前記経路設定層は、前記トランスデューサ素子の第１のピッチから、前記第１のピッチとは異なる、前記集積回路の信号パッドの第２のピッチへ、経路設定するように構成されたトレースを有する可撓性回路材料からなる、請求項１に記載のトランスデューサシステム。
【請求項9】
前記集積回路は、半導体チップの特定用途向け集積回路からなり、前記特定用途向け集積回路は、異なるアレイの異なる素子ピッチで作動可能であり、前記特定用途向け集積回路は、前記トランスデューサ素子の二次元アレイとスタックされ、前記トランスデューサ素子の二次元アレイの前記トランスデューサ素子のピッチで作動するように構成されている、請求項１に記載のトランスデューサシステム。
【請求項10】
多用途シグナルプロセッサを有する超音波トランスデューサを製造する方法であって、
第１のピッチを有する素子のアレイを選択すること、
前記アレイを、（１）前記第１のピッチから前記多用途シグナルプロセッサの第２のピッチへのピッチの変更を構築する中間層と、（２）前記多用途シグナルプロセッサと、にスタックすること、
前記多用途シグナルプロセッサを、前記第１のピッチの前記素子で作動するようにプログラムすること、を含む方法。
第１のピッチを有する素子のアレイを選択すること、
前記アレイを、（１）前記第１のピッチから前記多用途シグナルプロセッサの第２のピッチへのピッチの変更を構築する中間層と、（２）前記多用途シグナルプロセッサと、にスタックすること、
前記多用途シグナルプロセッサを、前記第１のピッチの前記素子で作動するようにプログラムすること、を含む方法。
【請求項11】
前記アレイを選択することは、異なるピッチを有するアレイの中から選択することを含み、前記多用途シグナルプロセッサが前記異なるピッチのいずれでも作動するように構成可能である、請求項１０に記載の方法。
【請求項12】
前記多用途シグナルプロセッサが複数の信号処理ノードを含み、該ノードのそれぞれが、他のノードと同一の送信、受信、および信号処理回路を有し、
前記スタックすることは、複数の前記信号処理ノードが前記中間層を介して前記素子のそれぞれに接続するようにスタックすることを含む、請求項１０に記載の方法。
前記スタックすることは、複数の前記信号処理ノードが前記中間層を介して前記素子のそれぞれに接続するようにスタックすることを含む、請求項１０に記載の方法。
【請求項13】
前記プログラムすることは、前記素子の同じ１つに接続された前記信号処理ノード間で駆動電流およびダイナミックレンジを共有するように前記多用途シグナルプロセッサをプログラムすることを含む、請求項１２に記載の方法。
【請求項14】
前記プログラムすることは、前記素子の同じ１つに接続された複数の前記信号処理ノードを使用して当該素子の同じ１つからの同じ信号から複数のビームを形成するように前記多用途シグナルプロセッサをプログラムすることを含む、請求項１２に記載の方法。
【請求項15】
前記第１のピッチとは異なる第３のピッチの素子を有する別のアレイを選択すること、
前記別のアレイを、（１）前記第３のピッチから別の多用途シグナルプロセッサの前記第２のピッチへのピッチの変更を構築する別の中間層と、（２）前記別の多用途シグナルプロセッサとスタックすること、
前記別の多用途シグナルプロセッサを、前記第３のピッチの素子で作動するようにプログラムすること、をさらに含み、
前記別の多用途シグナルプロセッサと前記多用途シグナルプロセッサとが同じ設計を有する、請求項１０に記載の方法。
前記別のアレイを、（１）前記第３のピッチから別の多用途シグナルプロセッサの前記第２のピッチへのピッチの変更を構築する別の中間層と、（２）前記別の多用途シグナルプロセッサとスタックすること、
前記別の多用途シグナルプロセッサを、前記第３のピッチの素子で作動するようにプログラムすること、をさらに含み、
前記別の多用途シグナルプロセッサと前記多用途シグナルプロセッサとが同じ設計を有する、請求項１０に記載の方法。
【請求項16】
前記アレイの各素子と接続する前記多用途シグナルプロセッサの前記ノードの数とは異なる数の前記別の多用途シグナルプロセッサのノードが、前記別のアレイの各素子と接続する、請求項１５に記載の方法。
【請求項17】
超音波撮像のためのトランスデューサシステムであって、
トランスデューサ素子の二次元アレイと、
セル内に送信および／または受信回路を有し、前記送信および受信回路の前記セルの各々が、それぞれ、送信および／または受信ビームフォーメーションのための第１のチャンネルを備える、集積回路と、
前記トランスデューサ素子の二次元アレイと前記集積回路との間に配置された経路設定層と、を含み、
前記トランスデューサ素子の二次元アレイ、前記集積回路、および前記経路設定層がスタックを形成し、前記集積回路が、前記トランスデューサ素子の各々に接続される異なる数の前記セルで作動するようにプログラム可能である、トランスデューサシステム。
トランスデューサ素子の二次元アレイと、
セル内に送信および／または受信回路を有し、前記送信および受信回路の前記セルの各々が、それぞれ、送信および／または受信ビームフォーメーションのための第１のチャンネルを備える、集積回路と、
前記トランスデューサ素子の二次元アレイと前記集積回路との間に配置された経路設定層と、を含み、
前記トランスデューサ素子の二次元アレイ、前記集積回路、および前記経路設定層がスタックを形成し、前記集積回路が、前記トランスデューサ素子の各々に接続される異なる数の前記セルで作動するようにプログラム可能である、トランスデューサシステム。
【請求項18】
前記集積回路は、複数の前記セルを前記トランスデューサ素子の各々に接続するようにプログラムされる、請求項１７に記載のトランスデューサシステム。
【請求項19】
前記トランスデューサ素子の各々に接続される前記複数のセルは、駆動電流およびダイナミックレンジを共有する、請求項１８に記載のトランスデューサシステム。
【請求項20】
前記集積回路が特定用途向け集積回路からなり、前記経路設定層が再配線配層からなる、請求項１７に記載のトランスデューサシステム。
【発明の詳細な説明】
【技術分野】
【0001】
マトリクス（例えば二次元（２Ｄ））トランスデューサ（ＸＤＣＲ）アレイによる超音波撮像に関し開示する。超音波マトリクスアレイ用に開発されたシグナルプロセッサは同一の反復的なマトリクスの処理回路を含み、アレイの音響素子からの信号を処理する。
【背景技術】
【0002】
シグナルプロセッサを音響素子に接続するには２つの方法がある。最も古いのは、信号処理回路と音響素子との間で信号を通信するための可撓性またはプリント回路基板（ＰＣＢ）のような接続回路を提供する方法である。第２の方法は、信号処理回路を音響素子マトリクスに平行面で合わせ、音響素子のマトリクスと信号処理回路のマトリクスとを整列させることによって各素子を接続し、それにより信号処理回路を音響素子スタックの一体部分にすることである。この第２の方法は、最も効果的であり、最低コストであり、多数の数千もの接点を含むことがあり得る回路を単純化する。
【0003】
この第２の方法において、信号処理回路のパターンは音響素子マトリクスの寸法に精密に一致し、したがって、所定の特定用途向け集積回路（ＡＳＩＣ）の再利用が制限される。音響トランスデューサ素子からＡＳＩＣの電子サポート回路への整列では、サンドイッチ型の剛性または可撓性のプリント回路か、ＡＳＩＣの上面に設けられる再配線層（ＲＤＬ）を使用して実施される回路が使用される。この整列により、パターンを互いに一致するように引き伸ばしたり圧縮したりすることができる。処理回路は、音響素子に１個ずつ使用される。場合によっては、処理回路と音響素子との間にマルチプレクサを有する処理回路よりも多くの音響素子が存在する。このようにＡＳＩＣをアレイに精密に一致させることから、ＡＳＩＣは、同じではない音響素子のピッチを有するアレイなど、各種のアレイタイプごとに設計され、製造されるため高価になる。
【発明の概要】
【0004】
まず初めに、以下に説明する好ましい開示は、マトリクスアレイによる超音波撮像のシステム、方法、および／またはコンピュータ可読記憶媒体を含む。集積回路には共通の設計が用いられる。集積回路は、異なるピッチを有するマトリクスアレイなど各種のアレイに同じ集積回路の設計を用いることができるように、プログラム可能である。この設計は、１つの素子がシグナルプロセッサの複数の処理回路と接続することを可能にする。
【0005】
第１の態様において、超音波撮像のためのトランスデューサシステムが提供される。集積回路は、セル内に送信および／または受信回路を有する。送信および／または受信回路のセルの各々は、それぞれ送信および／または受信ビームフォーメーションのための第１のチャンネルである。経路設定（ルーティング）層が、トランスデューサ素子の二次元アレイと集積回路との間に配置される。二次元アレイ、集積回路、および経路設定層でスタック（積層体）を形成し、経路設定層が、セルの複数をトランスデューサ素子の１つに電気的に接続する。
【0006】
一形態において、集積回路は、異なる数のセルが同じトランスデューサ素子に接続できるようにプログラム可能である。例えば、集積回路は、１つのトランスデューサ素子に電気的に接続された複数のセルであって同じ遅延でビームフォーマチャンネルとして共に作動するセルを使用して、少なくとも部分的にビーム形成するように構成される。別の形態として、集積回路は、１つのトランスデューサ素子に電気的に接続された複数のセルであって、該トランスデューサ素子からのまたは該トランスデューサ素子への信号の別々のビームを形成するようにそれぞれ作動するセルを使用して、少なくとも部分的にビーム形成するように構成される。
【0007】
別の形態によれば、集積回路は、トランスデューサ素子の異なるピッチおよび／または数に対し作動するように構成可能である。
【0008】
さらに別の形態において、経路設定層は、トランスデューサ素子のそれぞれをセルの別々のセットに電気的に接続する。各セットには、そのセット専用のセルが複数含まれる。
【0009】
別の形態として、経路設定層は、再配線層である。一形態において、経路設定層は、トランスデューサ素子の第１のピッチから、第１のピッチとは異なる、集積回路の信号パッドの第２ピッチへ、経路を設定するように構成されたトレース（線路）を有する可撓性回路材料である。
【0010】
一形態において、集積回路は、半導体チップとした特定用途向け集積回路である。この特定用途向け集積回路は、各種のアレイに対して各種の素子ピッチで作動可能である。二次元トランスデューサアレイとスタックされた特定用途向け集積回路は、その二次元トランスデューサアレイのトランスデューサ素子のピッチで作動するように構成される。
【0011】
第２の態様において、多用途シグナルプロセッサを備えた超音波トランスデューサを製造する方法が提供される。第１のピッチを有する素子のアレイが選択される。このアレイは、（１）第１のピッチから多用途シグナルプロセッサの第２のピッチへのピッチ変更を構築する中間層と、（２）多用途シグナルプロセッサと、にスタックされる。多用途シグナルプロセッサは、第１のピッチの素子を使用して作動するようにプログラムされる。
【0012】
一形態において、アレイの選択は、ピッチの異なるアレイから選択することを含む。多用途シグナルプロセッサは、その異なるピッチのいずれでも作動するように構成可能である。
【0013】
別の形態において、多用途シグナルプロセッサは、複数の信号処理ノードである。ノードのそれぞれは、他のノードと同一の送信、受信、および信号処理回路を有する。スタック（積層）することは、信号処理ノードの複数が中間層を介して素子のそれぞれに接続できるようにスタックすることを含む。例えば、プログラミングは、多用途シグナルプロセッサを、素子の同じ１つに接続されたノード間で駆動電流およびダイナミックレンジを共有するようにプログラムすることを含む。別の形態として、プログラミングは、多用途シグナルプロセッサを、素子の同じ１つに接続された信号処理ノードの複数を使用して、その素子の同じ１つからの同じ信号から複数のビームを形成するようにプログラムすることを含む。
【0014】
一形態として、本方法は、さらに、第１のピッチとは異なる第３のピッチの素子を有する異なるアレイを選択すること、（１）第３のピッチから別の多用途シグナルプロセッサの第２のピッチへのピッチ変更を構築する別の中間層と、（２）前記別の多用途シグナルプロセッサと、に前記異なるアレイをスタックすること、その別の多用途シグナルプロセッサを、第３のピッチの素子を使用して作動するようにプログラムすること、を含み、この別の多用途シグナルプロセッサと上記の多用途シグナルプロセッサとは同じ設計を有する。例えば、別の多用途シグナルプロセッサのノードの数は、アレイの各素子に接続される上記の多用途シグナルプロセッサのノードの数とは異なり、異なるアレイの各素子と接続する。
【0015】
第３の態様において、超音波撮像のためのトランスデューサシステムが提供される。集積回路は、セル内に送信および／または受信回路を有し、送信および／または受信回路のセルの各々は、それぞれ送信および／または受信ビームフォーメーションのための第１のチャンネルである。経路設定層が、トランスデューサ素子の二次元アレイと集積回路との間に配置される。二次元アレイ、集積回路、および経路設定層がスタックを形成し、集積回路は、素子の各々に接続される異なる数のセルを使用して作動するようにプログラム可能である。
【0016】
一形態において、集積回路は、セルの複数を素子の各々に接続するようにプログラムされる。例えば、その各素子に接続される複数のセルは、駆動電流およびダイナミックレンジを共有する。
【0017】
別の形態において、集積回路は特定用途向け集積回路であり、経路設定層は再配線層からなる。
【0018】
本発明は、特許請求の範囲によって定義され、ここにおける開示は、特許請求の範囲を限定するものと考えられるべきではない。上述の様々な態様は、個々にまたはいずれか可能な組み合わせで使用され得る。他の態様および利点は、好ましい実施形態と関連して以下に説明される。これらのさらなる態様および利点は、上述したいずれかの態様とは独立して使用され得る。
【図面の簡単な説明】
【0019】
コンポーネント（構成要素／部品）および図面は、必ずしも縮尺通りにはなっておらず、どちらかと言えば、本発明の原理を説明するにあたっての誇張が入っている。また、図面において、同様の参照符号は、各図を通して対応する部分を示している。
【図1】超音波撮像装置と接続されたトランスデューサシステムの一実施形態に係るブロック図。
【図2】トランスデューサシステムの一部の一実施形態に係るブロック図。
【図3】オーバーレイ音響素子を備えた集積回路のセル配列を示す図。
【図6】セル配列と異なるピッチをもつ音響素子の３倍オーバーレイの例を示す図。
【図8】マトリクスアレイを形成する方法の一実施形態に係るフローチャート。
【発明を実施するための形態】
【0020】
個別のＡＳＩＣ設計が、典型的には、別個のピッチおよび／または素子数を有するマトリクストランスデューサのそれぞれに対しなど、各種のトランスデューサに対し、提供される。異なるＡＳＩＣを使用して多用途をサポートする場合、ソフトウェア、超音波工学、臨床的検証において労力が必要である。多製品用途に多数の音響マトリクスアレイソリューションを構築するための開発時間とコストは大きい。年間販売量の多い特定の製品でない限り諸経費は高く、このことは、通常、超音波トランスデューサにあてはまらない。
【0021】
多用途超音波マトリクスアレイシグナルプロセッサが提供される。同じシグナルプロセッサ（例えば、ＡＳＩＣ）を、経胸成人および小児、経食道成人および小児、ボリューム、薄いスライス筋骨格（ＭＳＫ）（例えば、一次元の微細ピッチおよび他の次元の大きいピッチ）、および／または末梢血管トランスデューサなど、様々な用途に使用し得る。単一プロセッサ設計は、マトリクスアレイ素子サポート回路（ＥＳＣ）のアレイを含む。同じプロセッサを、異なるアレイピッチおよび／または素子数に対応する様々な用途に使用することができる。作成される各シグナルプロセッサは、複数の異なる種類のトランスデューサのどれでも１つをサポートできる。
【0022】
経路設定（配線）層（例えば、再配線層（ＲＤＬ））は、用途ごとに設計され、異なる処理および素子領域を可能にする。経路設定層は、サポート回路を複数の素子グリッドに一致させることができる。例えば、サポート回路グリッドは、１×Ｎ、Ｎ×Ｍ、または１×Ｍグリッドに対して働ける。
【0023】
経路設定層は、複数の信号処理ノードまたはサポート回路を１つの素子に接続するために使用され、駆動電流およびダイナミックレンジなどの特性を効果的に共有する。複数の音響アレイのいずれか１つとの使用をサポートする共通シグナルプロセッサは、ゲートアレイ手法として機能し、送信、受信、および信号処理を含む多数の同一の素子サポート回路が１以上の整数で組み合わされ、素子のアレイに取り付けられる。素子領域は、限定されるわけではないが、理想的には素子サポート回路領域とＮの関係である。Ｎは、素子領域と素子サポート回路領域とが一致すると１であり得る。素子間の間隔が広い一次元アレイや二次元アレイなど、素子領域が広い場合、Ｎは１より大きくなり得る。
【0024】
ＡＳＩＣ設計は、１つ以上のＡＳＩＣが、経路設定を経て１つ以上の素子に並列に接続することを可能にする。音響素子を共有するサポート回路の送信電流は加算される。１つの素子によるサポート回路の共有により、受信および送信の信号対雑音比は増加し得る。シグナルプロセッサのサポート回路の方位角および仰角グリッドは、音響素子と領域整合させることができる。取り付けられたプリント回路または他の経路設定層は、アレイ整合を拡張することができる。所定の音響素子と接続する複数のサポート回路をもつことにより、シグナルプロセッサは、同じ素子信号から複数のビームを形成することをサポートすることができる。
【0025】
共通シグナルプロセッサソリューションをもつことで、続く用途でのコストと時間を最小限に抑えることができ、開発コストをより多くの製品に分散させることができる。シグナルプロセッサ設計は、音響スタック素子と処理回路との間のアナログ信号伝達範囲における共有を可能にする。共通シグナルプロセッサのクロックや制御器などのサポートインフラは、各種用途で使用され得る。
【0026】
図１は、超音波撮像のためのトランスデューサシステムの一実施形態を示す。トランスデューサシステムは、マトリクスアレイ（2D array）１００から形成される。アレイ１００とスタックされるシグナルプロセッサ（集積回路：ＩＣ）１４０は、異なる用途に使用され得る共通設計を有する。図１および図２は、１つの用途で使用される集積回路１４０を示すが、集積回路の設計により、異なる用途のトランスデューサで使用が可能である（図３、図４、および図６を比較）。個別の設計ではなく、共通設計の集積回路１４０は、あらゆる用途のトランスデューサを作る際に使用され得る。例えば、集積回路１４０のチップのボックスが提供される。チップはすべて同じ設計になっている。そのボックスからのチップは、種々のトランスデューサのどれかを作るために使用され得る。いずれか所定のトランスデューサのための集積回路１４０は、チップ選択の対象となったトランスデューサで作動するようにプログラムされる。
【0027】
トランスデューサシステムは、図８の方法または別の方法を使用して製造される。トランスデューサシステムは、コントローラ（Controller）１６０および／または患者を撮像するための超音波撮像装置（Ultrasound Imager）１８０と共に作動する。集積回路１４０は、経路設定層（Route layer）１２０によってアレイ１００に接続され、撮像中にアレイ１００と作動するようにプログラムされている。
【0028】
トランスデューサシステムは、２Ｄアレイ１００、経路設定層１２０、および集積回路１４０を含む。トランスデューサシステムは、コントローラ１６０および超音波撮像装置１８０と物理的および／または電気的に接続され得る。追加の、異なる、またはより少数のコンポーネントが提供されてもよい。例えば、一実施例において、経路設定層１２０は、集積回路１４０内に集積されおよび／またはその一部として提供される。他の実施例において、超音波撮像装置１８０の一部などとしてビームフォーマが提供される。集積回路１４０が部分的なビームフォーメーション（例えば、２５６、１９２、１２８、または６４チャンネルにビーム形成された数千チャンネルのサブアレイ）を提供し、撮像装置１８０のビームフォーマが、ビームフォーメーション（２５６、１９２、１２８、または６４にビーム形成された空間位置を表すサンプル）を完成させる。
【0029】
２Ｄアレイ１００は、トランスデューサ素子のマトリクスアレイである。トランスデューサ素子は、圧電素子、ＣＭＵＴ素子、またはＰＭＵＴ素子である。この素子は、２Ｄトランスデューサアレイとして完全にサンプルされたデカルトグリッドに分散される。スパースサンプリングまたは素子の他のグリッド間隔も提供され得る。数百または数千など、あらゆる数の素子が提供され得る。
【0030】
一実施例において、素子のアレイは、取り外し可能なトランスデューサアセンブリ内に配置される。例えば、アレイ１００は、手持ち式トランスデューサハウジングに収容され得る。あるいは、カテーテルまたは内視鏡の構成が使用される。アレイは、特定の用途、例えば、特定の器官（臓器）をおよび／または特定の音響窓を通して撮像するために選択される選択ピッチ、面積、形状、中心周波数、および／または周波数レンジのために、設計することができる。
【0031】
２Ｄアレイ１００は、方位角および仰角において分布する均等なまたは不均等な数の素子を有し得る。例えば、トランスデューサ素子の２Ｄアレイ１００は、仰角に沿ったより少数のトランスデューサ素子に対し、方位角に沿ったより多数のトランスデューサ素子を有する。一実施例において、２Ｄアレイ１００は、方位角で７２、４８、または８４個の素子と仰角で８０、６０、または５２個の素子である。正方形、長方形、円形、三角形、六角形、または他の形状のアレイを使用することができる。
【0032】
集積回路１４０は、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、または他の集積回路など、チップまたはウエハ形態のプロセッサである。ここではＡＳＩＣを例として使用するが、他のシグナルプロセッサまたは集積回路を使用してもよい。ＡＳＩＣ１４０は、前置増幅および／またはデジタル化などの信号処理を提供する。ＡＳＩＣ１４０は、制御機能、完全ビームフォーメーション、部分ビームフォーメーション、および／またはパルサー（パルス発生）を実行することができる。
【0033】
一実施例において、ＡＳＩＣ１４０は、送信および／または受信過程のための部分的ビームフォーマである。受信過程において、サブアレイ内の個別素子１０２からの信号を結合し、出力チャンネルとしてサブアレイ信号を提供する。遅延および加算、加算のみ、および／または位相および加算部分ビームフォーメーションは、各サブアレイ３２に関して提供され得る。その結果、超音波撮像装置１８０のビームフォーマの各チャンネルに関する信号またはデータが得られる。この受信過程の部分ビームフォーマは、サブアレイごとに別々にビーム形成して有効素子（サブアレイ素子）ごとに信号を撮像装置１８０に提供する、サブアレイビームフォーマである。部分的にビーム形成されたデータはシステムチャンネルに出力される。超音波撮像装置１８０の観点からは、サブアレイ内のすべての素子に関するすべての受信信号が、撮像装置１８０へ転送される前に、ビーム形成されるか、または相対的に遅延され共に結合されるので、サブアレイ全体が単一のアレイ素子を表す。次いで、このシステムは、多数のサブアレイ信号を一緒にビーム形成する。
【0034】
送信に関し、ＡＳＩＣ１４０は、様々なチャンネルのそれぞれに対するパルサーおよび駆動コントローラを含む。位相器（フェイザー／Phaser）および／または遅延器、増幅のための増幅器または他の回路が、チャンネルごとのパルサーおよび駆動コントローラと共に含まれてもよく、送信ビームフォーメーションの音響素子１０２に適用する、時間合わせされアポダイズされた電気波形を生成する。
【0035】
ＡＳＩＣ１４０は、アレイ１００の多くの素子と共に作動する。ＡＳＩＣ１４０は、多くの独立したセル２００に区分されたサポート回路（例えば、デジタイザ、プリアンプ、送信チャンネル、および／または受信チャンネル）を含む。図２は、ＡＳＩＣ１４０内の互いに隣接する２つのセルの例を示す。電気的に絶縁された回路を有する数十、数百、または数千のセル２００またはノードが提供される。セル２００は、アレイ１００に使用される最小の素子（Element）１０２のピッチと同じまたは近い（例えば、１０％以内）ピッチなどの任意のピッチを有する、デカルトグリッドなどの任意のパターンに、分布され得る。例えば、セル２００のピッチは１４２μｍ×１５９μｍである。方位角または仰角において等間隔または不等間隔を有する他のピッチを使用してもよい。
【0036】
各セル２００の回路は、他のセル２００の回路と同一であってもよい。図２の例において、セル（Cell）２００の回路は、送信ビームフォーメーションのためのパルサー（Pulser）２１０および遅延器（Delay）または位相器２２０と、受信ビームフォーメーションのための遅延器２５０および増幅器（Amp）２４０と、を含む。コンポーネントとしてまたはセル２００間の単なる接続として、加算器（Sum）２３０が、セル２００からの相対的に遅延させアポダイズされた信号に基づく受信ビームフォーメーションのために提供されてもよい。加算器２３０を通過する受信信号を経路設定するためにスイッチを使用することができる。コントローラなど、その他の共用回路がＡＳＩＣ１４０に含まれ得る。セル２００は、各々、送信および／または受信ビームフォーメーションまたは部分ビームフォーメーションのためのチャンネルである。各セル２００内で繰り返される他の回路、例えば、アナログ－デジタル変換器および前置増幅器、を含み得る。
【0037】
図３は、方位角および仰角に分布するセル２００を有するＡＳＩＣ１４０の一部の例を示す。単純化して３×４セル配列を示してあるが、より広いアレイのより多くのセル２００が提供され得る。セル２００は、音響素子１０２から信号を受け取り、音響素子１０２に信号を提供するためのノード、パッドまたは電気接点２０２を備えて示されている。図３の例では、１つの音響素子１０２（破線の方形）を簡素化して示してある。他の素子も提供されている。この実施例において、素子１０２は、セル２００と同じか近いピッチを有するので、各セルのノード２０２は、１つの素子１０２にのみ接続する。実際の配列は、１０．２ｍｍ×１２．７ｍｍの活性領域に対して７２×８０のセル２００および素子１０２とすることができる。
【0038】
図４は、素子１０２（破線の方形）のアレイ１００に接続された同じＡＳＩＣ１４０の一例を示す。この例の素子１０２は、セル２００の１４２μｍ×１５９μｍと比較して素子１０２は素子１０２ごとに２１３μｍ×２１２μｍなどの大きなピッチを有する。方位角および仰角における各素子１０２の領域は、各セル２００の領域よりも広い。この例において、素子１０２は、セル２００の３×４配列を覆う２×３配列である。実際の配列は、１０．２ｍｍ×１２．７ｍｍの活性領域に対して、７２×８０のセル２００および４８×６０の素子１０２などである。その結果、存在する素子１０２の２倍多いノード２０２がある。
【0039】
図６は、セル２００および対応するノード２０２の７×１２アレイの例を示す。この例において、素子１０２（ＡＳＩＣ１４０の一部分にわたって示される破線の方形）は、２４３μｍ×２４８μｍのピッチを有するので、素子１０２ごとに３つのセル２００が存在する。実際の配列は、１０．２ｍｍ×１２．９ｍｍの活性領域に対して、７２×９１のセル２００および８４×５２の素子１０２などである。
【0040】
個数の不一致のために、各素子１０２が、接続され得る複数のセル２００を有する。セル２００の半分、１／３、または他の割合が、未使用であるか、素子１０２に接続されていない。ただし、予備セル２００を素子１０２に接続することによって、その駆動電流およびダイナミックレンジを、同じ素子１０２に接続されたセル２００間で共有することができる。同様に、同じ素子信号を別々に処理して、異なる走査線に沿って２つの異なる受信ビームを形成する（すなわち、同じ信号のコピーに異なる遅延または位相調整およびアポダイズを適用する）ようにしてもよい。
【0041】
図２は、２つのセル２００が同じ素子１０２に接続される例を示す。図４は、素子１０２の各々に接続された複数（２つ）のセル２００を示す。図６は、素子１０２の各々に接続された複数（３つ）のセル２００を示す。矢印は、素子１０２のそれぞれの中心または電極に接続するノード２０２の対または三つ組を示す。４つ以上のセル２００が素子１０２ごとに接続されてもよい。１つのセル２００のみが素子ごとに接続される場合もある（例えば、図３を参照）。同じアレイ１００の異なる素子１０２に接続されるセル２００の数は違っていてもよい。
【0042】
複数の音響アレイ１００をサポートする能力をもつ共通ＡＳＩＣ１４０は、ゲートアレイ手法として機能し、送信、受信、および信号処理を含む多数の同一の素子サポート回路（セル２００）が１以上の整数で組み合わされ、素子１０２のアレイ１００に取り付けられる。素子領域は、限定されるわけではないが、理想的には素子サポート回路領域とＮの関係である。Ｎは、素子領域と素子サポート回路領域とが一致すると１であり得る（例えば図３）。素子間の間隔が広い一次元アレイや二次元アレイなど、素子領域が広い場合、Ｎは１より大きくなり得る（例えば図４および図６）。
【0043】
ＡＳＩＣ１４０の全体の領域がアレイ１００よりも広く、経路設定層１２０が接点を圧縮する（まとめる）場合には、分数整合も可能である。分数整合は、アレイ１００がより広く、経路設定層１２０として剛性または可撓性のプリント回路などのインターポーザを介して接続される場合にも、可能である。
【0044】
このような関係は、方位角および／または仰角に対して成立する必要はなく、むしろ領域に対してである。シリコンその他の半導体内に固定されたシグナルプロセッサ（セル２００）の間隔は、方位角および仰角の１つの向きおよびサイズを有する一方、１つ以上の音響マトリクスパターンに好まれる第２の向きおよびサイズは異なっていることがある。一般に、これらのパターンの領域は、向きよってではなく、領域によって関連しており、経路設定層１２０が１つの音響素子１０２から整数個の信号処理回路（セル２００）へどのようにして到達できるかによってのみ制限される。
【0045】
同じＡＳＩＣ１４０は、異なるピッチおよび／または異なる数のトランスデューサ素子１０２を有する別のアレイ１００で作動することが可能であるか、作動するように構成される。同じ設計のＡＳＩＣ１４０を、異なるタイプのアレイ１００、異なる用途のアレイ１００、および／または異なる周波数、帯域幅、および／またはサイズ（例えば、ピッチおよび／または領域）の特性を有するアレイ１００、において使用することができる。１つの所定のＡＳＩＣ１４０そのものは１つのアレイ１００にしか接続し得ないが、ＡＳＩＣ１４０の設計は、同一のダイまたは設計で製造されたＡＳＩＣ１４０が、種々のアレイ１００のいずれでも使用できるようにしており、同一設計のＡＳＩＣ１４０の個数を増やせる一方で、各種のアレイに対して個別にＡＳＩＣ１４０を設計するという設計要件を減少させられる。
【0046】
ＡＳＩＣ１４０は、複数のセル２００を各素子１０２に接続するようにプログラムすることにより、素子１０２に提供されるおよび／または素子１０２から受信される信号を適切に扱うことができる（例えば、１つの素子からの信号を形成するために加算する、または、複数のビームを形成するためにおよび／または送信波形生成で電流を共有するために別々に処理する）。ＡＳＩＣ１４０は、素子１０２の各々に接続された異なる数のセル２００で作動するようにプログラム可能である。経路設定層１２０は、２つ以上の信号処理ノード２０２を、駆動電流およびダイナミックレンジなどの特性を有効に共有する単一の素子１０２に接続するために使用される。さらに、素子回路（セル２００）は、送信器電流が加算可能であり、そして戻った素子信号を複数のプロセッサで共有可能であることから、単一の素子１０２に取り付けられている複数の回路から恩恵を受けることを目的としている。各素子１０２で共有されているセル２００が一緒に作動して共通の送信信号および／または受信信号が使用されるように、経路設定、スイッチおよび／または制御が使用される。ＡＳＩＣ１４０は、同じ遅延および／またはアポダイゼーションを有するビームフォーマチャンネルとして共に作動する各トランスデューサ素子１０２に電気的に接続された複数のセル２００で少なくとも部分的にビーム形成するように構成される。あるいは、ＡＳＩＣ１４０は、１つのトランスデューサ素子１０２からの信号または１つのトランスデューサ素子１０２への信号に対し複数のビームを形成するように別々に作動する各トランスデューサ素子１０２に電気的に接続された複数のセル２００で少なくとも部分的にビーム形成するように構成される。
【0047】
ＡＳＩＣ１４０は半導体チップである。所定のアレイに対して１つのＡＳＩＣ１４０が使用される。代替の実施例において、複数のＡＳＩＣ１４０が、共通アレイ１００の別々の部分に接続するようにタイル張りされる。
【0048】
経路設定層１２０は、可撓性回路材料（flex）、デポジション／エッチングされた導体（例えば、トレースおよびビア）、再配線層（ＲＤＬ）、導体を備えたインターポーザ、ワイヤ、プリント回路基板、および／またはノード２０２を素子１０２に電気的に接続するための導体を備えたその他のサポート構造である。ビア、トレース、ワイヤ、および／または他の導体と経路設定を使用することができる。
【0049】
経路設定層１２０は、トランスデューサ素子１０２の二次元アレイ１００とＡＳＩＣ１４０との間に配置される。図１に示されるように、アレイ１００、経路設定層１２０、およびＡＳＩＣ１４０は、スタックされて接着される。エポキシまたは他のボンディング、積層、フリップチップボンディング、および／またははんだによるアスペリティ接触が使用され、スタックの各層を物理的に接続するおよび／またはＡＳＩＣ１４０からアレイ１００への導電性接続を形成する。
【0050】
二次元トランスデューサアレイ１００とスタックされるＡＳＩＣ１４０は、二次元トランスデューサアレイ１００のトランスデューサ素子１０２のピッチで作動するように構成される。経路設定層１２０が電気接続の経路を設定する。ＡＳＩＣ１４０は、多様なタイプのアレイ１００で作動を可能にする設計を有するが、経路設定層１２０は、アレイ１００とＡＳＩＣ１４０との組み合わせに特化した設計とされ得る。経路設定層１２０は、アレイ１００のタイプに従って安価に効率的に設計できるので、経路設定層１２０は、アレイ１００のタイプに応じて異なるものとし得る一方、ＡＳＩＣ１４０は、多数の異なるアレイ１００のいずれとも作動するように設計される。
【0051】
経路設定層１２０は、素子１０２のピッチからセル２００のピッチへ、ピッチを調整する導体を有する。同じ素子１０２への共通接続を有するセル２００は、経路設定層１２０において互いに電気的に接続され得る（図２参照）。あるいは、素子１０２の電極が接続に使用され、および／またはＡＳＩＣ１４０内のスイッチ（例えば、マルチプレクサ）が接続に使用される。経路設定導体（例えば、単層または多層の可撓性回路のトレースおよびビア）は、１つのピッチから別の異なるピッチへ経路を設定する。セルピッチと素子ピッチとが同じ場合、経路設定はピッチを維持する。ＡＳＩＣ１４０のセル２００の信号パッドまたはノード２０２は、素子１０２の電極に電気的に接続される。
【0052】
セル２００の領域が素子１０２の領域と異なる場合、経路設定層１２０は、セル２００の複数をトランスデューサ素子１０２の１つに電気的に接続する。素子１０２の各々が、接続された複数のセル２００を有する。例えば、図４および図６に示されるように、経路設定層１２０は、それぞれ２つと３つのセル２００および対応するノード２０２を各素子１０２に電気的に接続する。セル２００の組（例えば、２つ以上）が各素子１０２に接続される。セル２００の各々は、１つの素子１０２にのみ接続される（単一接続）。経路設定層１２０（例えば、ＲＤＬ）は、２つ以上の信号処理ノード２０２を１つの素子１０２（図２参照）に接続するべく使用され、駆動電流およびダイナミックレンジなどの特性を有効に共有する。
【0053】
経路設定層１２０の経路設定および／またはＡＳＩＣ１４０のプログラミング（例えば、接点のスイッチ）を通じて、ＡＳＩＣ１４０は、様々なアレイで使用できる。例えば、図３は、セル２００と素子１０２との１対１の接続を示す。ＡＳＩＣ１４０は、各セル２００がビーム形成のための１つのチャンネルとなるようにプログラムされる。別の例として、図４は、セル２００と素子１０２との２対１の接続を示す。ＡＳＩＣ１４０は、セル２００の対が一緒にチャンネルとして機能するかまたは同じ信号を共有するべく機能するようにプログラムされる。図５は、図４のこの配列のためにノード２０２をリンクするプログラミングを示す。経路設定および／またはプログラミングによるリンク５００は、素子１０２にセル２００を組み合わせる様々なパターンの中のいずれかを有する。さらに別の例において、図６は、セル２００と素子１０２との３対１の接続を示す。ＡＳＩＣ１４０は、セル２００の三つ組が一緒にチャンネルとして機能するかまたは同じ信号を共有するべく機能するようにプログラムされている。図７は、図６のこの配列のためにノード２０２をリンクするプログラミングを示している。経路設定および／またはプログラミングによるリンク５００は、３つのセル２００を各素子１０２に接続する種々のパターンの中のいずれかを有する。
【0054】
アレイ１００、経路設定層１２０、および集積回路１４０は、平行面でスタックされる。経路設定層１００および／またはアレイ１００は、曲面または球面を有することもある。介在層が含まれていれば、当該介在層は、アレイ１００に対しては湾曲し、集積回路１４０に対しては平坦であり得る。介在層は、ｚ軸接続を含む。
【0055】
コントローラ１６０は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、ＡＳＩＣ、汎用プロセッサ、または制御プロセッサなどのプロセッサである。コントローラ１６０はＡＳＩＣ１４０を制御する。コントローラ１６０は、部分的なビーム形成を制御し、例えば、部分ビーム形成を使用するおよび／またはオフにするために遅延または位相調整および／または増幅を構成し、異なる素子１０２からの信号が位相調整または遅延なしで結合される。コントローラ１６０は、超音波撮像装置１８０との取り外し可能な接続のためのコネクタなど、トランスデューサプローブのコネクタに配置される。他の実施例では、コントローラ１６０は、超音波撮像装置１８０に、ＡＳＩＣ１４０に、および／またはトランスデューサアレイ１００を備えたプローブヘッドにある。
【0056】
ソフトウェア、ファームウェア、および／またはハードウェアがコントローラ１６０および／またはＡＳＩＣ１４０を構成し、所定のアレイ１００に関するセル対素子構成で作動するようにＡＳＩＣ１４０をプログラムする。共通のＡＳＩＣ１４０設計が使用されるので、プログラミングが、ＡＳＩＣ１４０の使用されている特定のアレイ１００に対しＡＳＩＣ１４０を構成する。同じ設計の異なるＡＳＩＣ１４０は、トランスデューサスタックまたはシステムに使用されている素子１０２当たりのセル２００の数が異なるため、別々にプログラムされる。ＡＳＩＣ１４０内の経路設定スイッチが制御され得る。
【0057】
超音波撮像装置１８０は、医療診断用超音波撮像システムである。送信ビームフォーマおよび受信ビームフォーマは、送信受信スイッチングシステムを通して、超音波プローブのコネクタと接続するためのコネクタに接続する。ＡＳＩＣ１４０が部分ビーム形成を提供する場合、ＡＳＩＣ１４０からの部分的にビーム形成されたサンプルは、超音波撮像装置１８０のビームフォーマによってさらにビーム形成される。受信ビームフォーマは、サブアレイからの信号をビーム形成し、ビーム形成後のデータを、検出器および走査変換器などの撮像装置へ出力する。ボリューム（すなわち、３Ｄ）または四次元撮像のために、三次元レンダラが提供され得る。ディスプレイは、トランスデューサによる患者の音響走査から生じる画像を表示する。
【0058】
図８は、多用途シグナルプロセッサを備える超音波トランスデューサを製造し使用する方法の一実施例を示すフローチャートである。共通のシグナルプロセッサ（例えばＡＳＩＣ）設計が使用される。同じデザインで構築されたシグナルプロセッサは、複数の異なるタイプのトランスデューサで使用することができる。異なる用途に使用できるようになっているので、設計の全体的なコストおよび時間は、販売されるトランスデューサの数が増えるほど分散する。
【0059】
本方法は、図１～図７のシステムまたはその他のシステムのいずれか１つを形成するために実行される。追加の、異なる、またはより少ない過程が提供されてもよい。例えば、過程８１２は、シグナルプロセッサのグリッドがアレイのグリッドと同じ（例えば、同じまたは近い（＋／－５％）ピッチ）場合には実施されない。各過程は、図示された順番（上から下または番号）でも別の順番でも実行される。
【0060】
過程８００で、素子のアレイが選択される。アレイは、所定の用途のために製造されるまたは製造しようとしているものとする。用途は、アレイのサイズ、必要な解像度、および／または作動周波数を規定し、次にこれらが素子の領域およびピッチを規定する。素子のアレイと対応するピッチが選択される。
【0061】
様々なアレイとピッチが選択肢に入る。アレイを製造する場合、適宜のピッチが可能である。利用可能なピッチは、多用途シグナルプロセッサ（例えば、ＡＳＩＣ）のセル領域の面積の整数倍に制限され得る。対応するピッチを有する利用可能なアレイのグループは、多用途シグナルプロセッサのセル、ノード、またはサポート回路の分布に従って確立される。例えば、図３、図４、および図６は、３つの異なる対応ピッチを有する３つの異なるアレイを示しており、これらはすべて、同じ設計のＡＳＩＣで使用することができる。他の実施例において、より多数の利用可能なアレイおよびピッチが、回路分布をサポートする素子の領域の分数的または他の配列に従って提供される。
【0062】
用途（例えば、ＴＴＥ、ＴＥＥ、手持ち式（外部トランスデューサ）、内視鏡、カテーテル、および／または大人または小児の走査のための他のトランスデューサ）が決まれば、必要な素子ピッチが決定される。必要なピッチに最も近い利用可能なピッチが選択されるか、必要なピッチが使用される。経路設定層は、グリッド間の分数または整数の関係性に関して経路設定するように設計され得る。
【0063】
次いで、アレイが製造される。例えば、ＰＺＴスラブをダイシングし、エポキシで充填することによって、複合材料が形成される。他の実施例では、ダイシングの前に、ＰＺＴが過程８１０でスタック（積層）され、経路設定層に接合される。
【0064】
過程８１０において、アレイまたはアレイを形成するスラブが中間層にスタックされ、アレイピッチから多用途シグナルプロセッサのピッチへピッチの変更を構築し、多用途シグナルプロセッサにスタックされる。スタックのパーツは、シグナルプロセッサから素子までの電気的接点が形成されるように整合させられる。中間層は、決められたシグナルプロセッサパッドまたはグリッドと素子グリッド（すなわち所定のピッチ）との電気接続を提供するように設計される。
【0065】
中間層および／またはシグナルプロセッサは、過程８１２において信号処理ノードの複数が中間層を介して素子のそれぞれに接続するように設計され得る。多用途シグナルプロセッサのノードの各々は、同一の送信、受信、および信号処理回路を有する。これら同じ回路の複数が、１つの素子または形成される素子の１つに接続され得る。所定の回路のみが、１つの素子または形成される素子の１つに接続する。
【0066】
多用途シグナルプロセッサは、アレイの選択に関係なく同じである。多用途シグナルプロセッサは、信号経路設定のための中間層の設計があれば、多様なアレイおよびピッチのいずれでも機能するので、シグナルプロセッサは、共通設計のものである。特定のアレイの製造のためにシグナルプロセッサを選択することは、そのようなプロセッサのボックスまたはコレクションからの選択ということであり、異なるアレイまたは用途のために専用に設計された別々のプロセッサを選択する必要はない。
【0067】
スタック工程後、スタックは接着されるか接続される。アレイは、中間層にエポキシで接着され得る。中間層は、シグナルプロセッサにはんだ付け（例えば、はんだバンプまたはフリップチップボンディング）され得る。アレイは、スタック工程およびボンディング後にダイシングによって形成され得る。
【0068】
過程８２０において、多用途シグナルプロセッサは、選択されたアレイのピッチの素子で作動するようにプログラムされる。多用途シグナルプロセッサは、素子の同じ１つに接続されたノードまたは回路間で駆動電流およびダイナミックレンジを共有するようにプログラムされる。リンクは、同じ素子に接続された回路が一緒に作動するようにプログラムされる。例えば、同じ素子に対する回路は、複数のビームを形成するために同じ信号を別々に処理するように使用される。別の例として、同じ素子に対する回路は、信号が結合されるように、処理を共有するか同じ処理を行うように一緒に使用される。
【0069】
過程８００～８２０は繰り返されてもよい。異なる用途が望まれる場合、過程８００で先のトランスデューサ用とは異なるピッチを有するアレイが選択される。スタックは、過程８１０において形成され、場合によって、先のアレイの場合とは異なる数のシグナルプロセッサの回路が各素子に接続される。多用途シグナルプロセッサは、同じ設計の異なる例であり、当該設計のシグナルプロセッサが、中間層およびアレイ（例えば、アレイを形成するために使用されるＰＺＴ）とスタックされ得る。中間層は、アレイピッチの違いにより、異なる導体配列または経路設定を有している。選択されたアレイのピッチの違いにより、数の異なるノードが異なるトランスデューサの各素子に接続される。多用途シグナルプロセッサは、結果として生じる回路対素子の配列で作動するようにプログラムされる。このシグナルプロセッサは、異なるセル対素子配列に使用されるもので同じ設計を有するが、プログラミングおよび設計により、このような共通の設計が可能である。
【0070】
さらなる過程において、超音波撮像装置は、構成されプログラムされたトランスデューサで超音波撮像を行う。スタックまたはトランスデューサシステムは、トランスデューサプローブにおいて使用され、撮像装置に接続されることで、該撮像装置が、トランスデューサに適した用途で患者を走査することができる。送信処理の場合、シグナルプロセッサにおける送信ビームフォーマが、個々の音響素子に別々に信号を供給する。受信処理の場合、個々の音響素子からの信号は、部分的なビーム形成または共通の導体への接続などによって結合される。異なる隣接セットからのサブアレイ信号は、グループ出力を介して撮像装置のビームフォーマチャンネルに供給される。信号はビーム形成され、画像形成されて、患者の内部を表す１つ以上の画像が生成される。診断で使用するために画像が表示される。
【0071】
本発明を種々の実施例を参照して説明してきたが、本発明の範囲から逸脱することなく、多くの変更および改変を実施できることは当然である。したがって、上述した詳細な説明は、本発明を限定するものではなく例示として解されるものであり、特許請求の範囲が、すべての等価のものを含み、本発明の思想および範囲を定めるべく意図されている、ということは当然理解されるべきである。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【手続補正書】
【提出日】2024-07-25
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
超音波撮像のためのトランスデューサシステムであって、
トランスデューサ素子の二次元アレイと、
セル内に送信および／または受信回路を有し、前記送信および／または受信回路の前記セルの各々が、それぞれ、送信および／または受信ビームフォーメーションのための第１のチャンネルを備える、集積回路と、
前記トランスデューサ素子の二次元アレイと前記集積回路との間に配置された経路設定層と、を含み、
前記トランスデューサ素子の二次元アレイ、前記集積回路、および前記経路設定層がスタックを形成し、前記経路設定層が、複数の前記セルを前記トランスデューサ素子の１つに電気的に接続する、トランスデューサシステム。
トランスデューサ素子の二次元アレイと、
セル内に送信および／または受信回路を有し、前記送信および／または受信回路の前記セルの各々が、それぞれ、送信および／または受信ビームフォーメーションのための第１のチャンネルを備える、集積回路と、
前記トランスデューサ素子の二次元アレイと前記集積回路との間に配置された経路設定層と、を含み、
前記トランスデューサ素子の二次元アレイ、前記集積回路、および前記経路設定層がスタックを形成し、前記経路設定層が、複数の前記セルを前記トランスデューサ素子の１つに電気的に接続する、トランスデューサシステム。
【請求項2】
前記集積回路は、異なる数の前記セルを同じトランスデューサ素子に接続できるようにプログラマブルである、請求項１に記載のトランスデューサシステム。
【請求項3】
前記集積回路は、前記トランスデューサ素子の１つに電気的に接続されていて同じ遅延でビームフォーマとして一緒に作動する前記複数のセルで、少なくとも部分的にビーム形成するように構成されている、請求項２に記載のトランスデューサシステム。
【請求項4】
前記集積回路は、前記トランスデューサ素子の１つに電気的に接続されていて前記トランスデューサ素子の１つからのまたはへの信号に対して別々のビームを形成するように別々に作動する前記複数のセルで、少なくとも部分的にビーム形成するように構成されている、請求項２に記載のトランスデューサシステム。
【請求項5】
前記集積回路は、異なるピッチおよび／または異なる数の前記トランスデューサ素子で作動するように構成可能である、請求項１に記載のトランスデューサシステム。
【請求項6】
前記経路設定層は、前記トランスデューサ素子のそれぞれを前記セルの異なるセットに電気的に接続し、前記セットのそれぞれは、前記セット専用の複数の前記セルを含む、請求項１に記載のトランスデューサシステム。
【請求項7】
前記経路設定層は、再配線層からなる、請求項１に記載のトランスデューサシステム。
【請求項8】
前記経路設定層は、前記トランスデューサ素子の第１のピッチから、前記第１のピッチとは異なる、前記集積回路の信号パッドの第２のピッチへ、経路設定するように構成されたトレースを有する可撓性回路材料からなる、請求項１に記載のトランスデューサシステム。
【請求項9】
前記集積回路は、半導体チップの特定用途向け集積回路からなり、前記特定用途向け集積回路は、異なるアレイの異なる素子ピッチで作動可能であり、前記特定用途向け集積回路は、前記トランスデューサ素子の二次元アレイとスタックされ、前記トランスデューサ素子の二次元アレイの前記トランスデューサ素子のピッチで作動するように構成されている、請求項１に記載のトランスデューサシステム。
【請求項10】
多用途シグナルプロセッサを有する超音波トランスデューサを製造する方法であって、
第１のピッチを有する素子のアレイを選択すること、
前記アレイを、（１）前記第１のピッチから前記多用途シグナルプロセッサの第２のピッチへのピッチの変更を構築する中間層と、（２）前記多用途シグナルプロセッサと、にスタックすること、
前記多用途シグナルプロセッサを、前記第１のピッチの前記素子で作動するようにプログラムすること、を含む方法。
第１のピッチを有する素子のアレイを選択すること、
前記アレイを、（１）前記第１のピッチから前記多用途シグナルプロセッサの第２のピッチへのピッチの変更を構築する中間層と、（２）前記多用途シグナルプロセッサと、にスタックすること、
前記多用途シグナルプロセッサを、前記第１のピッチの前記素子で作動するようにプログラムすること、を含む方法。
【請求項11】
前記アレイを選択することは、異なるピッチを有するアレイの中から選択することを含み、前記多用途シグナルプロセッサが前記異なるピッチのいずれでも作動するように構成可能である、請求項１０に記載の方法。
【請求項12】
前記多用途シグナルプロセッサが複数の信号処理ノードを含み、該ノードのそれぞれが、他のノードと同一の送信、受信、および信号処理回路を有し、
前記スタックすることは、複数の前記信号処理ノードが前記中間層を介して前記素子のそれぞれに接続するようにスタックすることを含む、請求項１０に記載の方法。
前記スタックすることは、複数の前記信号処理ノードが前記中間層を介して前記素子のそれぞれに接続するようにスタックすることを含む、請求項１０に記載の方法。
【請求項13】
前記プログラムすることは、前記素子の同じ１つに接続された前記信号処理ノード間で駆動電流およびダイナミックレンジを共有するように前記多用途シグナルプロセッサをプログラムすることを含む、請求項１２に記載の方法。
【請求項14】
前記プログラムすることは、前記素子の同じ１つに接続された複数の前記信号処理ノードを使用して当該素子の同じ１つからの同じ信号から複数のビームを形成するように前記多用途シグナルプロセッサをプログラムすることを含む、請求項１２に記載の方法。
【請求項15】
前記第１のピッチとは異なる第３のピッチの素子を有する別のアレイを選択すること、
前記別のアレイを、（１）前記第３のピッチから別の多用途シグナルプロセッサの前記第２のピッチへのピッチの変更を構築する別の中間層と、（２）前記別の多用途シグナルプロセッサとスタックすること、
前記別の多用途シグナルプロセッサを、前記第３のピッチの素子で作動するようにプログラムすること、をさらに含み、
前記別の多用途シグナルプロセッサと前記多用途シグナルプロセッサとが同じ設計を有する、請求項１０に記載の方法。
前記別のアレイを、（１）前記第３のピッチから別の多用途シグナルプロセッサの前記第２のピッチへのピッチの変更を構築する別の中間層と、（２）前記別の多用途シグナルプロセッサとスタックすること、
前記別の多用途シグナルプロセッサを、前記第３のピッチの素子で作動するようにプログラムすること、をさらに含み、
前記別の多用途シグナルプロセッサと前記多用途シグナルプロセッサとが同じ設計を有する、請求項１０に記載の方法。
【請求項16】
前記アレイの各素子と接続する前記多用途シグナルプロセッサの前記ノードの数とは異なる数の前記別の多用途シグナルプロセッサのノードが、前記別のアレイの各素子と接続する、請求項１５に記載の方法。
【請求項17】
超音波撮像のためのトランスデューサシステムであって、
トランスデューサ素子の二次元アレイと、
セル内に送信および／または受信回路を有し、前記送信および／または受信回路の前記セルの各々が、それぞれ、送信および／または受信ビームフォーメーションのための第１のチャンネルを備える、集積回路と、
前記トランスデューサ素子の二次元アレイと前記集積回路との間に配置された経路設定層と、を含み、
前記トランスデューサ素子の二次元アレイ、前記集積回路、および前記経路設定層がスタックを形成し、前記集積回路が、前記トランスデューサ素子の各々に接続される異なる数の前記セルで作動するようにプログラム可能である、トランスデューサシステム。
トランスデューサ素子の二次元アレイと、
セル内に送信および／または受信回路を有し、前記送信および／または受信回路の前記セルの各々が、それぞれ、送信および／または受信ビームフォーメーションのための第１のチャンネルを備える、集積回路と、
前記トランスデューサ素子の二次元アレイと前記集積回路との間に配置された経路設定層と、を含み、
前記トランスデューサ素子の二次元アレイ、前記集積回路、および前記経路設定層がスタックを形成し、前記集積回路が、前記トランスデューサ素子の各々に接続される異なる数の前記セルで作動するようにプログラム可能である、トランスデューサシステム。
【請求項18】
前記集積回路は、複数の前記セルを前記トランスデューサ素子の各々に接続するようにプログラムされる、請求項１７に記載のトランスデューサシステム。
【請求項19】
前記トランスデューサ素子の各々に接続される前記複数のセルは、駆動電流およびダイナミックレンジを共有する、請求項１８に記載のトランスデューサシステム。
【請求項20】
前記集積回路が特定用途向け集積回路からなり、前記経路設定層が再配線層からなる、請求項１７に記載のトランスデューサシステム。
【外国語明細書】