特開2024-123185IP Force 特許公報全文掲載

ホーム > 特許ランキング > 日本テキサス・インスツルメンツ株式会社 > 特開2024-123185

技術分野

本願は、周辺機器相互接続（ＰＣＩ）

要約特許出願時に添付された[要約書]

【課題】メモリに対するアクセスを制限するためのＳｏＣの能力をサポートする費用効果の高いＳｏＣ間ＰＣＩ通信デバイスを提供するＰＣＩバックプレーン集積回路（ＩＣ）を提供する。
【解決手段】システム（１００）において、集積回路（１２０）は、相互接続通信バス（１３０）と、相互接続通信バス（１３０）に結合される周辺機器相互接続（ＰＣＩ）多機能エンドポイント（ＭＦＮ－ＥＰ）（１２２、１２４、１２６、１２８）と、を含む。各ＰＣＩ ＭＦＮ－ＥＰ（１２２、１２４、１２６、１２８）は、多重化デバイス、第１のアドレス変換ユニット（ＡＴＵ）及び少なくとも１つのＰＣＩ機能回路を含む。各ＰＣＩ機能回路は、別のＡＴＵ及びベースアドレスレジスタ（ＢＡＲ）を含む。
【選択図】図１

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 種々の例において、周辺機器相互接続（ＰＣＩ）バックプレーン集積回路（ＩＣ）によって相互接続されたシステムオンチップ（ＳｏＣ）を有するシステムを示す。
【図2】 種々の例におけるＰＣＩバックプレーンＩＣを示す。
【図3】 種々の例におけるベースアドレスレジスタ（ＢＡＲ）構造を示す。
【図4】 種々の例における入力アドレス変換ユニット（ＡＴＵ）を示す。
【図5】 種々の例における出力ＡＴＵを示す。
【図6A】 種々の例において、ＰＣＩバックプレーンＩＣによって相互接続されたＳｏＣを有する別のシステムを示す。
【図6B】 種々の例における別のＰＣＩバックプレーンＩＣを示す。
【図7A】 種々の例において、ＰＣＩバックプレーンＩＣを構成する方法のフローチャートを示す。
【図7B】 種々の例において、ＰＣＩバックプレーンＩＣを構成する方法のフローチャートを示す。

選択図 図1出願人が指定した本件の代表的な図

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.