知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024123367
(43)【公開日】2024-09-12
(54)【発明の名称】電圧検出装置
(51)【国際特許分類】
G01R 19/00 20060101AFI20240905BHJP
【ＦＩ】
G01R19/00 B
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2023030709
(22)【出願日】2023-03-01
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】110001933
【氏名又は名称】弁理士法人 佐野特許事務所
(72)【発明者】
【氏名】三島 光紀
【テーマコード（参考）】
2G035
【Ｆターム（参考）】
2G035AB01
2G035AC01
2G035AD10
2G035AD11
2G035AD12
2G035AD13
2G035AD20
2G035AD56
(57)【要約】
【課題】電圧検出の高精度化に寄与する。
【解決手段】入力端子及び中間ノード間に接続された第１入力抵抗（ＲＰ）と、中間ノードと基準電圧（Ｖｃ）が加わる基準ノードとの間に接続された第２入力抵抗（ＲＰＳ）と、中間ノードにおける第１電圧（ＩＮＰ）のインピーダンス変換を行うことで第２電圧（ＩＮＰ０）を生成するバッファアンプ（１１０Ｐ）と、第２電圧と基準電圧との差電圧を分圧することで第３電圧（ＩＮＰａ）を生成する分圧回路（１２０Ｐ）と、第３電圧及び基準電圧間の差を増幅することで第４電圧（ＰＭＮ）を生成する増幅回路（１３０Ｐ）と、を備える。分圧回路は、可変抵抗を用いて差電圧の分圧を行うことにより分圧比を可変設定し、第４電圧に可変オフセット電圧を付与する可変オフセット付与回路（１４０Ｐ）を増幅回路に接続した。
【選択図】図４
【解決手段】入力端子及び中間ノード間に接続された第１入力抵抗（ＲＰ）と、中間ノードと基準電圧（Ｖｃ）が加わる基準ノードとの間に接続された第２入力抵抗（ＲＰＳ）と、中間ノードにおける第１電圧（ＩＮＰ）のインピーダンス変換を行うことで第２電圧（ＩＮＰ０）を生成するバッファアンプ（１１０Ｐ）と、第２電圧と基準電圧との差電圧を分圧することで第３電圧（ＩＮＰａ）を生成する分圧回路（１２０Ｐ）と、第３電圧及び基準電圧間の差を増幅することで第４電圧（ＰＭＮ）を生成する増幅回路（１３０Ｐ）と、を備える。分圧回路は、可変抵抗を用いて差電圧の分圧を行うことにより分圧比を可変設定し、第４電圧に可変オフセット電圧を付与する可変オフセット付与回路（１４０Ｐ）を増幅回路に接続した。
【選択図】図４
【特許請求の範囲】
【請求項1】
入力端子と、
前記入力端子及び中間ノード間に接続された第１入力抵抗と、
前記中間ノードと基準電圧が加わる基準ノードとの間に接続された第２入力抵抗と、
前記中間ノードにおける第１電圧のインピーダンス変換を行うことで第２電圧を生成するよう構成されたバッファアンプと、
前記第２電圧と前記基準電圧との差電圧を分圧することで第３電圧を生成するよう構成された分圧回路と、
前記第３電圧及び前記基準電圧間の差を増幅することで第４電圧を生成するよう構成された増幅回路と、を備え、
前記分圧回路は、可変抵抗を用いて前記差電圧の分圧を行うことにより前記第２電圧から前記第３電圧を得る際の分圧比を可変設定し、
前記第４電圧に可変オフセット電圧を付与するよう構成された可変オフセット付与回路を前記増幅回路に接続した
、電圧検出装置。
前記入力端子及び中間ノード間に接続された第１入力抵抗と、
前記中間ノードと基準電圧が加わる基準ノードとの間に接続された第２入力抵抗と、
前記中間ノードにおける第１電圧のインピーダンス変換を行うことで第２電圧を生成するよう構成されたバッファアンプと、
前記第２電圧と前記基準電圧との差電圧を分圧することで第３電圧を生成するよう構成された分圧回路と、
前記第３電圧及び前記基準電圧間の差を増幅することで第４電圧を生成するよう構成された増幅回路と、を備え、
前記分圧回路は、可変抵抗を用いて前記差電圧の分圧を行うことにより前記第２電圧から前記第３電圧を得る際の分圧比を可変設定し、
前記第４電圧に可変オフセット電圧を付与するよう構成された可変オフセット付与回路を前記増幅回路に接続した
、電圧検出装置。
【請求項2】
前記バッファアンプが有する入力オフセット電圧及び前記増幅回路が有する入力オフセット電圧が、前記可変オフセット電圧の付与により前記第４電圧にて打ち消される
、請求項１に記載の電圧検出装置。
、請求項１に記載の電圧検出装置。
【請求項3】
前記可変オフセット付与回路は、前記基準電圧を内包する調整範囲内の調整電圧を出力するよう構成された調整電圧出力回路を有し、
前記第４電圧が前記調整電圧に応じて増減するよう前記可変オフセット付与回路が前記増幅回路に接続され、前記可変オフセット付与回路において前記調整電圧が可変設定されることで前記第４電圧に付与される前記可変オフセット電圧が変動する
、請求項２に記載の電圧検出装置。
前記第４電圧が前記調整電圧に応じて増減するよう前記可変オフセット付与回路が前記増幅回路に接続され、前記可変オフセット付与回路において前記調整電圧が可変設定されることで前記第４電圧に付与される前記可変オフセット電圧が変動する
、請求項２に記載の電圧検出装置。
【請求項4】
前記入力端子、前記中間ノードは、夫々、第１入力端子、第１中間ノードであり、
前記バッファアンプ、前記分圧回路、前記増幅回路、前記可変オフセット付与回路は、夫々、第１バッファアンプ、第１分圧回路、第１増幅回路、第１可変オフセット付与回路であり、
前記差電圧、前記可変抵抗、前記分圧比、前記可変オフセット電圧は、夫々、第１差電圧、第１可変抵抗、第１分圧比、第１可変オフセット電圧であり、
当該電圧検出回路は、
第２入力端子と、
前記第２入力端子及び第２中間ノード間に接続された第３入力抵抗と、
前記第２中間ノードと前記基準ノードとの間に接続された第４入力抵抗と、
前記第２中間ノードにおける第５電圧のインピーダンス変換を行うことで第６電圧を生成するよう構成された第２バッファアンプと、
前記第６電圧と前記基準電圧との第２差電圧を分圧することで第７電圧を生成するよう構成された第２分圧回路と、
前記第７電圧及び前記基準電圧間の差を増幅することで第８電圧を生成するよう構成された第２増幅回路と、を更に備え、
前記第２分圧回路は、第２可変抵抗を用いて前記第２差電圧の分圧を行うことにより前記第６電圧から前記第７電圧を得る際の第２分圧比を可変設定し、
前記第８電圧に第２可変オフセット電圧を付与するよう構成された第２可変オフセット付与回路を前記第２増幅回路に接続した
、請求項１に記載の電圧検出装置。
前記バッファアンプ、前記分圧回路、前記増幅回路、前記可変オフセット付与回路は、夫々、第１バッファアンプ、第１分圧回路、第１増幅回路、第１可変オフセット付与回路であり、
前記差電圧、前記可変抵抗、前記分圧比、前記可変オフセット電圧は、夫々、第１差電圧、第１可変抵抗、第１分圧比、第１可変オフセット電圧であり、
当該電圧検出回路は、
第２入力端子と、
前記第２入力端子及び第２中間ノード間に接続された第３入力抵抗と、
前記第２中間ノードと前記基準ノードとの間に接続された第４入力抵抗と、
前記第２中間ノードにおける第５電圧のインピーダンス変換を行うことで第６電圧を生成するよう構成された第２バッファアンプと、
前記第６電圧と前記基準電圧との第２差電圧を分圧することで第７電圧を生成するよう構成された第２分圧回路と、
前記第７電圧及び前記基準電圧間の差を増幅することで第８電圧を生成するよう構成された第２増幅回路と、を更に備え、
前記第２分圧回路は、第２可変抵抗を用いて前記第２差電圧の分圧を行うことにより前記第６電圧から前記第７電圧を得る際の第２分圧比を可変設定し、
前記第８電圧に第２可変オフセット電圧を付与するよう構成された第２可変オフセット付与回路を前記第２増幅回路に接続した
、請求項１に記載の電圧検出装置。
【請求項5】
前記第１バッファアンプが有する入力オフセット電圧及び前記第１増幅回路が有する入力オフセット電圧が、前記第１可変オフセット電圧の付与により前記第４電圧にて打ち消され、
前記第２バッファアンプが有する入力オフセット電圧及び前記第２増幅回路が有する入力オフセット電圧が、前記第２可変オフセット電圧の付与により前記第８電圧にて打ち消される
、請求項４に記載の電圧検出装置。
前記第２バッファアンプが有する入力オフセット電圧及び前記第２増幅回路が有する入力オフセット電圧が、前記第２可変オフセット電圧の付与により前記第８電圧にて打ち消される
、請求項４に記載の電圧検出装置。
【請求項6】
前記第１可変オフセット付与回路は、前記基準電圧を内包する第１調整範囲内の第１調整電圧を出力するよう構成された第１調整電圧出力回路を有し、
前記第４電圧が前記第１調整電圧に応じて増減するよう前記第１可変オフセット付与回路が前記第１増幅回路に接続され、前記第１可変オフセット付与回路において前記第１調整電圧が可変設定されることで前記第４電圧に付与される前記第１可変オフセット電圧が変動し、
前記第２可変オフセット付与回路は、前記基準電圧を内包する第２調整範囲内の第２調整電圧を出力するよう構成された第２調整電圧出力回路を有し、
前記第８電圧が前記第２調整電圧に応じて増減するよう前記第２可変オフセット付与回路が前記第２増幅回路に接続され、前記第２可変オフセット付与回路において前記第２調整電圧が可変設定されることで前記第８電圧に付与される前記第２可変オフセット電圧が変動する
、請求項５に記載の電圧検出装置。
前記第４電圧が前記第１調整電圧に応じて増減するよう前記第１可変オフセット付与回路が前記第１増幅回路に接続され、前記第１可変オフセット付与回路において前記第１調整電圧が可変設定されることで前記第４電圧に付与される前記第１可変オフセット電圧が変動し、
前記第２可変オフセット付与回路は、前記基準電圧を内包する第２調整範囲内の第２調整電圧を出力するよう構成された第２調整電圧出力回路を有し、
前記第８電圧が前記第２調整電圧に応じて増減するよう前記第２可変オフセット付与回路が前記第２増幅回路に接続され、前記第２可変オフセット付与回路において前記第２調整電圧が可変設定されることで前記第８電圧に付与される前記第２可変オフセット電圧が変動する
、請求項５に記載の電圧検出装置。
【請求項7】
前記第４電圧及び前記第８電圧間の差に応じた出力電圧を生成するよう構成された出力電圧生成回路を更に備える
、請求項４～６の何れかに記載の電圧検出装置。
、請求項４～６の何れかに記載の電圧検出装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、電圧検出装置に関する。
【背景技術】
【0002】
電圧検出装置は入力電圧を検出して検出結果を出力する。一種の電圧検出装置では、高電圧を入力電圧として受け、高電圧の検出結果を低電圧にて出力する。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１３－１１８５５０号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
電圧検出装置において電圧検出の高精度化が要望される。
【0005】
本開示は、電圧検出の高精度化に寄与する電圧検出装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
本開示に係る電圧検出装置は、入力端子と、前記入力端子及び中間ノード間に接続された第１入力抵抗と、前記中間ノードと基準電圧が加わる基準ノードとの間に接続された第２入力抵抗と、前記中間ノードにおける第１電圧のインピーダンス変換を行うことで第２電圧を生成するよう構成されたバッファアンプと、前記第２電圧と前記基準電圧との差電圧を分圧することで第３電圧を生成するよう構成された分圧回路と、前記第３電圧及び前記基準電圧間の差を増幅することで第４電圧を生成するよう構成された増幅回路と、を備え、前記分圧回路は、可変抵抗を用いて前記差電圧の分圧を行うことにより、前記第２電圧から前記第３電圧を得る際の分圧比を可変設定し、前記第４電圧に可変オフセット電圧を付与するよう構成された可変オフセット付与回路を前記増幅回路に接続した。
【発明の効果】
【0007】
本開示によれば、電圧検出の高精度化に寄与する電圧検出装置を提供することが可能となる。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
以下、本開示の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、機能部、回路、素子又は部品等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、機能部、回路、素子又は部品等の名称を省略又は略記することがある。例えば、後述の“１４０Ｐ”によって参照される可変オフセット付与回路は（図４参照）、可変オフセット付与回路１４０Ｐと表記されることもあるし、回路１４０Ｐと略記されることもあり得るが、それらは全て同じものを指す。
【0010】
本開示の実施形態においてグランドとは、基準となる０Ｖ（ゼロボルト）の電位を有する基準導電部を指す又は０Ｖの電位そのものを指す。基準導電部は金属等の導体を用いて形成されて良い。０Ｖの電位をグランド電位と称することもある。本開示の実施形態において、特に基準を設けずに示される電圧はグランドから見た電位を表す。任意の回路素子、端子及びノードなど、回路を形成する複数の部位間についての接続とは、特に記述なき限り、電気的な接続を指すと解して良い。
【0011】
図１に本開示の実施形態に係るシステム１の概略全体構成を示す。システム１は、電圧検出装置１０、電圧源２０及び機能装置３０を備える。
【0012】
電圧検出装置１０は、半導体基板上に形成された半導体集積回路を有する半導体チップと、半導体チップを収容する筐体（パッケージ）と、筐体から電圧検出装置１０の外部に対して露出する複数の外部端子と、を備えた電子部品である。半導体チップを樹脂にて構成された筐体（パッケージ）内に封入することで電圧検出装置１０が形成される。図１には、電圧検出装置１０に設けられる複数の外部端子の一部として、端子ＴＨＶＰ、ＴＨＶＮ、ＴＶＣＣ、ＴＶＯＵＴ、ＴＶＣ、ＴＰＭＮ、ＴＮＭＮ及びＴＧＮＤが示される。これら以外の外部端子も電圧検出装置１０に設けられる。尚、図１に示される端子ＴＨＶＰ、ＴＨＶＮ、ＴＶＣＣ、ＴＶＯＵＴ、ＴＶＣ、ＴＰＭＮ、ＴＮＭＮ及びＴＧＮＤの配置位置及び配置順序は例に過ぎず、それらは任意に設計可能である。端子ＴＨＶＰは第１入力端子に相当し、端子ＴＨＶＮは第２入力端子に相当する。
【0013】
電圧源２０は負側出力端子及び正側出力端子を有し、負側出力端子の電位を基準に電圧ＨＶを正側出力端子から出力する。即ち、電圧源２０において、正側出力端子の電位は負側出力端子の電位よりも電圧ＨＶだけ高い。電圧源２０は、例えば高電圧を出力可能なバッテリである。電圧源２０が正常に動作しているとき、電圧ＨＶは比較的高い電圧値を有し、１０００Ｖを超えることもある。このため、以下では、電圧ＨＶを適宜、高電圧ＨＶと称する。電圧源２０の負側出力端子は端子ＴＨＶＮに接続され、電圧源２０の正側出力端子は端子ＴＨＶＰに接続される。このため、端子ＴＨＶＮ及びＴＨＶＰ間に高電圧ＨＶが加わり、この際、端子ＴＨＶＮの電位から見て端子ＴＨＶＰの電位が電圧ＨＶだけ高い。
【0014】
端子ＴＶＣＣに対して電源電圧ＶＣＣが印加される。電源電圧ＶＣＣは所定の正の直流電圧値（例えば５Ｖ）を有する。端子ＴＧＮＤはグランドに接続される。電圧検出装置１０は、グランド電位を基準に電源電圧ＶＣＣに基づいて駆動する。機能装置３０もグランドに接続され且つ電源電圧ＶＣＣの供給を受け、グランド電位を基準に電源電圧ＶＣＣに基づいて駆動する。
【0015】
機能装置３０は電源電圧ＶＣＣに基づいて駆動するマイクロコンピュータ等を有する。電圧検出装置１０は、高電圧ＨＶの値を機能装置３０にて読み取ることができるように、高電圧ＨＶの検出結果を低電圧にて出力する機能を備える。
【0016】
図２を参照し、ここでは高電圧ＨＶが０Ｖから所定電圧ＨＶＭＡＸまでの範囲内で変動し得るものとし、電圧検出装置１０は高電圧ＨＶの検出結果を０Ｖ以上且つ所定電圧ＶＯＵＴＭＡＸ以下の電圧ＶＯＵＴにて出力するものとする。所定電圧ＨＶＭＡＸは電源電圧ＶＣＣ及び所定電圧ＶＯＵＴＭＡＸよりも遥かに高い。以下、電圧ＶＯＵＴは出力電圧ＶＯＵＴとも称され得る。電源電圧ＶＣＣは所定電圧ＶＯＵＴＭＡＸと一致する又は所定電圧ＶＯＵＴＭＡＸよりも高い。誤差が存在しない理想状態において高電圧ＨＶが０Ｖ以上且つ所定電圧ＨＶＭＡＸ以下であれば、電圧検出装置１０は下記式（１）を満たす電圧ＶＯＵＴを生成及び出力する。ここでは具体例として、所定電圧ＶＯＵＴＭＡＸが５Ｖであって且つ所定電圧ＨＶＭＡＸが１３００Ｖであるとする。ｋは電圧ＨＶ及びＶＯＵＴ間の比例係数を表し、故にここでは“ｋ＝ＶＯＵＴＭＡＸ／ＨＶＭＡＸ＝５／１３００”である。高電圧ＨＶが所定電圧ＨＶＭＡＸ以上であるとき、電圧ＶＯＵＴは所定電圧ＶＯＵＴＭＡＸで固定される。尚、仮に高電圧ＨＶが負であったならば電圧ＶＯＵＴは０Ｖで固定される。
ＶＯＵＴ＝ｋ×ＨＶ
＝（ＶＯＵＴＭＡＸ／ＨＶＭＡＸ）×ＨＶ
＝（５／１３００）×ＨＶ ・・・（１）
ＶＯＵＴ＝ｋ×ＨＶ
＝（ＶＯＵＴＭＡＸ／ＨＶＭＡＸ）×ＨＶ
＝（５／１３００）×ＨＶ ・・・（１）
【0017】
電圧検出装置１０は端子ＴＶＯＵＴから電圧ＶＯＵＴを出力する。電圧ＶＯＵＴはアナログ電圧であり、後述の電圧ＰＭＮ、ＮＭＮ及びＶｃもアナログ電圧である。機能装置３０は端子ＴＶＯＵＴに接続され、電圧ＶＯＵＴは機能装置３０に供給される。端子ＴＶＯＵＴと機能装置３０との間に、電圧ＶＯＵＴの高域周波数成分を低減するためのローパスフィルタを挿入し、高域周波数成分が低減された後の電圧ＶＯＵＴを機能装置３０に供給して良い。
【0018】
端子ＴＶＣには基準電圧ＶＣが加わる。電圧検出装置１０は、電圧ＶＯＵＴが取り得る最大電圧と電圧ＶＯＵＴが取り得る最小電圧との平均電圧を基準電圧Ｖｃに設定する。ここでは、電圧ＶＯＵＴの最大電圧及び最小電圧が夫々５Ｖ及び０Ｖであることを想定しているため、基準電圧Ｖｃは２．５Ｖである。機能装置３０は端子ＴＶＣに接続され、基準電圧Ｖｃは機能装置３０に供給される。端子ＴＶＣとグランドとの間に基準電圧Ｖｃを安定化させるためのコンデンサが設けられていて良い。
【0019】
電圧検出装置１０は端子ＴＰＭＮから電圧ＰＭＮを出力し、端子ＴＮＭＮから電圧ＮＭＮを出力する。図３に、高電圧ＨＶと電圧ＰＭＮ及びＮＭＮとの関係を示す。誤差が存在しない理想状態において高電圧ＨＶが０Ｖ以上且つ所定電圧ＨＶＭＡＸ以下であれば、電圧検出装置１０は下記式（２）及び（３）を満たす電圧ＰＭＮ及びＮＭＮを生成及び出力する。式（２）及び（３）において、高電圧ＨＶに乗じられる係数（Ｖｃ／ＨＶＭＡＸ）は上記比例係数ｋの１／２に等しい。
ＰＭＮ＝（Ｖｃ／ＨＶＭＡＸ）×ＨＶ＋Ｖｃ
＝（２．５／１３００）×ＨＶ＋２．５ ・・・（２）
ＮＭＮ＝－（Ｖｃ／ＨＶＭＡＸ）×ＨＶ＋Ｖｃ
＝－（２．５／１３００）×ＨＶ＋２．５ ・・・（３）
ＰＭＮ＝（Ｖｃ／ＨＶＭＡＸ）×ＨＶ＋Ｖｃ
＝（２．５／１３００）×ＨＶ＋２．５ ・・・（２）
ＮＭＮ＝－（Ｖｃ／ＨＶＭＡＸ）×ＨＶ＋Ｖｃ
＝－（２．５／１３００）×ＨＶ＋２．５ ・・・（３）
【0020】
機能装置３０は端子ＴＰＭＮに接続され、電圧ＰＭＮは機能装置３０に供給される。端子ＴＰＭＮと機能装置３０との間に、電圧ＰＭＮの高域周波数成分を低減するためのローパスフィルタを挿入し、高域周波数成分が低減された後の電圧ＰＭＮを機能装置３０に供給して良い。機能装置３０は端子ＴＮＭＮに接続され、電圧ＮＭＮは機能装置３０に供給される。端子ＴＮＭＮと機能装置３０との間に、電圧ＮＭＮの高域周波数成分を低減するためのローパスフィルタを挿入し、高域周波数成分が低減された後の電圧ＮＭＮを機能装置３０に供給して良い。
【0021】
電圧検出装置１０は高電圧ＨＶを低電圧に変換する役割を持ち、変換後の電圧を、電圧ＶＯＵＴ、ＰＭＮ又はＮＭＮとして出力する。電圧検出装置１０の出力電圧（ＶＯＵＴ、ＰＭＮ又はＮＭＮ）は高電圧ＨＶの検出結果を表す。この際、高電圧ＨＶの検出に高い精度が要求される。但し、高電圧ＨＶを低電圧に変換するための回路において、各素子の電気的特性は製造ばらつきの影響を受け、製造ばらつきは検出精度の劣化要因となる。電圧検出装置１０は、このような製造ばらつきの影響を良好に低減する構成を持つ。
【0022】
図４に電圧検出装置１０の内部構成を示す。尚、以下では、特に記述なき限り、高電圧ＨＶは１３００Ｖ以下の正の電圧値（例えば、３００Ｖ、６００Ｖ又は１２００Ｖ）を有するものとする。
【0023】
電圧検出装置１０は、入力抵抗ＲＰ、ＲＰＳ、ＲＮＳ及びＲＮと、バッファアンプ１１０Ｐ及び１１０Ｎと、分圧回路１２０Ｐ及び１２０Ｎと、増幅回路１３０Ｐ及び１３０Ｎと、可変オフセット付与回路１４０Ｐ及び１４０Ｎと、差動増幅回路（出力電圧生成回路）１５０と、を備える。
【0024】
入力抵抗ＲＰ、ＲＰＳ、ＲＮＳ及びＲＮは端子ＴＨＶＰ及びＴＨＶＮ間に直列接続された高耐圧の抵抗群である。入力抵抗ＲＰの第１端は端子ＴＨＶＰに接続され、入力抵抗ＲＰの第２端及び入力抵抗ＲＰＳの第１端は中間ノードＮＤｍ１に接続される。入力抵抗ＲＰＳの第２端は基準ノードＮＤｃに接続される。入力抵抗ＲＮの第１端は端子ＴＨＶＮに接続され、入力抵抗ＲＮの第２端及び入力抵抗ＲＮＳの第１端は中間ノードＮＤｍ２に接続される。入力抵抗ＲＮＳの第２端は基準ノードＮＤｃに接続される。端子ＴＨＶＰにおける電圧を電圧ＨＶＰと称し、端子ＴＨＶＮにおける電圧を電圧ＨＶＮと称する。電圧ＨＶＰはグランド電位から見た端子ＴＨＶＰの電位であり、電圧ＨＶＮはグランド電位から見た端子ＴＨＶＮの電位である。
【0025】
中間ノードＮＤｍ１における電圧を電圧ＩＮＰと称し、中間ノードＮＤｍ２における電圧を電圧ＩＮＮと称する。電圧検出装置１０内において電源電圧ＶＣＣを元に生成された基準電圧Ｖｃが基準ノードＮｃに供給される。数１００Ｖ又は１０００Ｖを超える高電圧ＨＶを数Ｖ程度の電圧に圧縮するべく、抵抗ＲＰは抵抗ＰＳよりも遥かに大きな抵抗値を有し且つ抵抗ＲＮは抵抗ＮＳよりも遥かに大きな抵抗値を有する。
【0026】
電圧検出装置１０に第１半導体チップ及び第２半導体チップを含む複数の半導体チップが設けられる。電圧検出装置１０の筐体内において、第１半導体チップ及び第２半導体チップは互いに分離して配置される。第１半導体チップ及び第２半導体チップ間における必要な電気的接続は周知のワイヤボンディングを用いて実現される。第１半導体チップは、Ｃｒ（クロム）とＳｉ（ケイ素）を主材料とする半導体チップであり、第１半導体チップにて入力抵抗ＲＰ、ＲＰＳ、ＲＮＳ及びＲＮが形成される。バッファアンプ１１０Ｐ及び１１０Ｎ、分圧回路１２０Ｐ及び１２０Ｎ、増幅回路１３０Ｐ及び１３０Ｎ、可変オフセット付与回路１４０Ｐ及び１４０Ｎ並びに差動増幅回路１５０は、第２半導体チップ内に形成される。第２半導体チップ内の各回路はグランド電位を基準に電源電圧ＶＣＣに基づいて動作し、異常時を除き、第２半導体チップ内の各回路には電源電圧ＶＣＣを超える電圧又は負の電圧は加わらない。
【0027】
バッファアンプ１１０Ｐ、分圧回路１２０Ｐ、増幅回路１３０Ｐ及び可変オフセット付与回路１４０Ｐは、電圧ＰＭＮを生成するためのＰ側検出回路群を形成する。
【0028】
バッファアンプ１１０Ｐは中間ノードＮＤｍ１に接続されて電圧ＩＮＰを受ける。バッファアンプ１１０Ｐは電圧ＩＮＰに対してインピーダンス変換を行うことで電圧ＩＮＰ０を生成及び出力する。バッファアンプ１１０Ｐは電圧ＩＮＰを高インピーダンスで受け、電圧ＩＮＰと略同じ電圧値を有する電圧ＩＮＰ０を低インピーダンスで出力する。詳細には、バッファアンプ１１０ＰはオペアンプＡＭＰ１から成り、オペアンプＡＭＰ１をボルテージフォロアとして機能させることで、電圧ＩＮＰから電圧ＩＮＰ０を生成する。オペアンプＡＭＰ１は、中間ノードＮＤｍ１に接続されて電圧ＩＮＰを受ける非反転入力端子と、互いに短絡された反転入力端子及び出力端子を有する。オペアンプＡＭＰ１の出力端子から電圧ＩＮＰ０が十分に低いインピーダンスで出力される。オペアンプＡＭＰ１における入力オフセット電圧を記号“Δｏｆｆ１”にて表す。本実施形態において、任意のオペアンプの入力オフセット電圧は、反転入力端子の電位から見て非反転入力端子に加わるオフセット電圧を指すものとする。
【0029】
分圧回路１２０ＰはオペアンプＡＭＰ１の出力端子と基準電圧Ｖｃが加わるノードとに接続され、電圧ＩＮＰ０と基準電圧Ｖｃとの差電圧を分圧することで電圧ＩＮＰａを生成及び出力する。具体的には、分圧回路１２０Ｐは抵抗Ｒ１及びＲ２を備える。抵抗Ｒ１の第１端に電圧ＩＮＰ０が加わる。抵抗Ｒ１の第２端及び抵抗Ｒ２の第１端はノードＮＤａ１に接続される。抵抗Ｒ２の第２端に基準電圧Ｖｃが加わる。ノードＮＤａ１に電圧ＩＮＰａが生じる。
【0030】
抵抗Ｒ１及びＲ２は夫々に変更可能な抵抗値を有する可変抵抗である。抵抗Ｒ１の抵抗値及び抵抗Ｒ２の抵抗値の少なくとも一方を変更することで、電圧ＩＮＰ０から電圧ＩＮＰａを得る際の分圧比（分圧回路１２０Ｐでの分圧比）が変更される。即ち、分圧回路１２０は可変抵抗（Ｒ１、Ｒ２）を用いて電圧ＩＮＰ０及びＶｃ間の差電圧の分圧を行うことにより、電圧ＩＮＰ０から電圧ＩＮＰａを得る際の分圧比を可変設定する。
【0031】
増幅回路１３０Ｐは分圧回路１２０Ｐからの電圧ＩＮＰａを受ける。増幅回路１３０Ｐに対して基準電圧Ｖｃも供給される。増幅回路１３０Ｐは電圧ＩＮＰａと基準電圧Ｖｃとの差を増幅することで電圧ＰＭＮを生成する。
【0032】
具体的には、増幅回路１３０Ｐは、オペアンプＡＭＰ３、抵抗Ｒ６及びＲ７を備えた非反転増幅回路である。ノードＮＤａ１がアンプ用入力抵抗を介してオペアンプＡＭＰ３の非反転入力端子に接続されることで、オペアンプＡＭＰ３の非反転入力端子に電圧ＩＮＰａが加わる（ここにおけるアンプ用入力抵抗は省略可能である）。抵抗Ｒ６の第１端と抵抗Ｒ７の第１端とオペアンプＡＭＰ３の反転入力端子とはノードＮＤｂ１にて共通接続される。ノードＮＤｂ１における電圧を記号“ＩＮＰｂ”にて参照する。抵抗Ｒ６の第２端には基準電圧Ｖｃが加わる。抵抗Ｒ７の第２端はオペアンプＡＭＰ３の出力端子に接続される。オペアンプＡＭＰ３の出力端子に電圧ＰＭＮが生じる。オペアンプＡＭＰ３の出力端子からの電圧ＰＭＮが端子ＴＰＭＮを通じて機能装置３０に出力される。オペアンプＡＭＰ３における入力オフセット電圧を記号“Δｏｆｆ３”にて表す。
【0033】
電圧ＰＭＮは基準電圧Ｖｃの電位を基準とする電圧である。故に、オフセット等がゼロであると仮定したならば、“ＩＮＰａ＝Ｖｃ”であるとき“ＰＭＮ＝Ｖｃ”となる。
【0034】
可変オフセット付与回路１４０Ｐは電圧ＰＭＮに対して意図的にオフセット電圧を付与する。ここで付与されるオフセット電圧は調整可能（換言すれば変更可能）となっている。故に、可変オフセット付与回路１４０Ｐが電圧ＰＭＮに対して意図的に付与するオフセット電圧は、以下、可変オフセット電圧と称され得る。
【0035】
可変オフセット付与回路１４０Ｐは抵抗Ｒ１０と調整電圧出力回路１４１Ｐを備える。抵抗Ｒ１０の第１端はノードＮＤｂ１（従ってオペアンプＡＭＰ３の反転入力端子）に接続される。調整電圧出力回路１４１Ｐは抵抗Ｒ１０の第２端に対して調整電圧Ｖｔ１を供給する。調整電圧出力回路１４１Ｐは基準電圧Ｖｃが加わるノードに接続され、基準電圧Ｖｃを内包する第１調整範囲内の電圧を調整電圧Ｖｔ１として抵抗Ｒ１０の第２端に出力する。調整電圧出力回路１４１Ｐは第１調整範囲内において調整電圧Ｖｔ１を調整可能（換言すれば変更可能）に構成される。
【0036】
図５を参照し、第１調整範囲は電圧（Ｖｃ－ΔＶＤ１）から電圧（Ｖｃ＋ΔＶＵ１）までの電圧範囲である。ΔＶＤ１及びΔＶＵ１は正の所定電圧を表す。電圧ΔＶＤ１及びΔＶＵ１の大きさは互いに一致していても良いし、互いに相違していても良い。ここでは、電圧ΔＶＤ１及びΔＶＵ１が共に０．５Ｖであるとする。そうすると、調整電圧Ｖｔ１は、基準電圧Ｖｃより０．５Ｖだけ低い電圧以上、且つ、基準電圧Ｖｃより０．５Ｖだけ高い電圧以下の範囲（第１調整範囲）にて可変となる。調整電圧Ｖｔ１の値に依存して、ノードＮＤｂ１と回路１４１Ｐとの間に電流が流れることで、電圧ＰＭＮに対して回路１４０Ｐによる可変オフセット電圧が付与される。即ち、電圧ＰＭＮが調整電圧Ｖｔ１に応じて増減するよう可変オフセット付与回路１４０Ｐが増幅回路１３０Ｐに接続され、調整電圧Ｖｔ１が可変設定されることで電圧ＰＭＮに付与される可変オフセット電圧（回路１４０Ｐによる可変オフセット電圧）が変動する。
【0037】
バッファアンプ１１０Ｎ、分圧回路１２０Ｎ、増幅回路１３０Ｎ及び可変オフセット付与回路１４０Ｎは、電圧ＮＭＮを生成するためのＮ側検出回路群を形成する。
【0038】
バッファアンプ１１０Ｎは中間ノードＮＤｍ２に接続されて電圧ＩＮＮを受ける。バッファアンプ１１０Ｎは電圧ＩＮＮに対してインピーダンス変換を行うことで電圧ＩＮＮ０を生成及び出力する。バッファアンプ１１０Ｎは電圧ＩＮＮを高インピーダンスで受け、電圧ＩＮＮと略同じ電圧値を有する電圧ＩＮＮ０を低インピーダンスで出力する。詳細には、バッファアンプ１１０ＮはオペアンプＡＭＰ２から成り、オペアンプＡＭＰ２をボルテージフォロアとして機能させることで、電圧ＩＮＮから電圧ＩＮＮ０を生成する。オペアンプＡＭＰ２は、中間ノードＮＤｍ２に接続されて電圧ＩＮＮを受ける非反転入力端子と、互いに短絡された反転入力端子及び出力端子を有する。オペアンプＡＭＰ２の出力端子から電圧ＩＮＮ０が十分に低いインピーダンスで出力される。オペアンプＡＭＰ２における入力オフセット電圧を記号“Δｏｆｆ２”にて表す。
【0039】
分圧回路１２０ＮはオペアンプＡＭＰ２の出力端子と基準電圧Ｖｃが加わるノードとに接続され、電圧ＩＮＮ０と基準電圧Ｖｃとの差電圧を分圧することで電圧ＩＮＮａを生成及び出力する。具体的には、分圧回路１２０Ｎは抵抗Ｒ３及びＲ４を備える。抵抗Ｒ３の第１端に電圧ＩＮＮ０が加わる。抵抗Ｒ３の第２端及び抵抗Ｒ４の第１端はノードＮＤａ２に接続される。抵抗Ｒ４の第２端に基準電圧Ｖｃが加わる。ノードＮＤａ２に電圧ＩＮＮａが生じる。
【0040】
抵抗Ｒ３及びＲ４は夫々に変更可能な抵抗値を有する可変抵抗である。抵抗Ｒ３の抵抗値及び抵抗Ｒ４の抵抗値の少なくとも一方を変更することで、電圧ＩＮＮ０から電圧ＩＮＮａを得る際の分圧比（分圧回路１２０Ｎでの分圧比）が変更される。即ち、分圧回路１２０は可変抵抗（Ｒ３、Ｒ４）を用いて電圧ＩＮＮ０及びＶｃ間の差電圧の分圧を行うことにより、電圧ＩＮＮ０から電圧ＩＮＮａを得る際の分圧比を可変設定する。
【0041】
増幅回路１３０Ｎは分圧回路１２０Ｎからの電圧ＩＮＮａを受ける。増幅回路１３０Ｎに対して基準電圧Ｖｃも供給される。増幅回路１３０Ｎは電圧ＩＮＮａと基準電圧Ｖｃとの差を増幅することで電圧ＮＭＮを生成する。
【0042】
具体的には、増幅回路１３０Ｎは、オペアンプＡＭＰ４、抵抗Ｒ８及びＲ９を備えた非反転増幅回路である。ノードＮＤａ２がアンプ用入力抵抗を介してオペアンプＡＭＰ４の非反転入力端子に接続されることで、オペアンプＡＭＰ４の非反転入力端子に電圧ＩＮＮａが加わる（ここにおけるアンプ用入力抵抗は省略可能である）。抵抗Ｒ８の第１端と抵抗Ｒ９の第１端とオペアンプＡＭＰ４の反転入力端子とはノードＮＤｂ２にて共通接続される。ノードＮＤｂ２における電圧を記号“ＩＮＮｂ”にて参照する。抵抗Ｒ８の第２端には基準電圧Ｖｃが加わる。抵抗Ｒ９の第２端はオペアンプＡＭＰ４の出力端子に接続される。オペアンプＡＭＰ４の出力端子に電圧ＮＭＮが生じる。オペアンプＡＭＰ４の出力端子からの電圧ＮＭＮが端子ＴＮＭＮを通じて機能装置３０に出力される。オペアンプＡＭＰ４における入力オフセット電圧を記号“Δｏｆｆ４”にて表す。
【0043】
電圧ＮＭＮは基準電圧Ｖｃの電位を基準とする電圧である。故に、オフセット等がゼロであると仮定したならば、“ＩＮＮａ＝Ｖｃ”であるとき“ＮＭＮ＝Ｖｃ”となる。
【0044】
可変オフセット付与回路１４０Ｎは電圧ＮＭＮに対して意図的にオフセット電圧を付与する。ここで付与されるオフセット電圧は調整可能（換言すれば変更可能）となっている。故に、可変オフセット付与回路１４０Ｎが電圧ＮＭＮに対して意図的に付与するオフセット電圧は、以下、可変オフセット電圧と称され得る。
【0045】
可変オフセット付与回路１４０Ｎは抵抗Ｒ１１と調整電圧出力回路１４１Ｎを備える。抵抗Ｒ１１の第１端はノードＮＤｂ２（従ってオペアンプＡＭＰ４の反転入力端子）に接続される。調整電圧出力回路１４１Ｎは抵抗Ｒ１１の第２端に対して調整電圧Ｖｔ２を供給する。調整電圧出力回路１４１Ｎは基準電圧Ｖｃが加わるノードに接続され、基準電圧Ｖｃを内包する第２調整範囲内の電圧を調整電圧Ｖｔ２として抵抗Ｒ１１の第２端に出力する。調整電圧出力回路１４１Ｎは第２調整範囲内において調整電圧Ｖｔ２を調整可能（換言すれば変更可能）に構成される。
【0046】
図６を参照し、第２調整範囲は電圧（Ｖｃ－ΔＶＤ２）から電圧（Ｖｃ＋ΔＶＵ２）までの電圧範囲である。ΔＶＤ２及びΔＶＵ２は正の所定電圧を表す。電圧ΔＶＤ２及びΔＶＵ２の大きさは互いに一致していても良いし、互いに相違していても良い。また、電圧ΔＶＤ１、ΔＶＵ１、ΔＶＤ２及びΔＶＵ２の一致又は不一致は問わない。ここでは、電圧ΔＶＤ２及びΔＶＵ２は、電圧ΔＶＤ１及びΔＶＵ１と同じく、０．５Ｖであるとする。そうすると、調整電圧Ｖｔ２は、基準電圧Ｖｃより０．５Ｖだけ低い電圧以上、且つ、基準電圧Ｖｃより０．５Ｖだけ高い電圧以下の範囲（第２調整範囲）にて可変となる。調整電圧Ｖｔ２の値に依存して、ノードＮＤｂ２と回路１４１Ｎとの間に電流が流れることで、電圧ＮＭＮに対して回路１４０Ｎによる可変オフセット電圧が付与される。即ち、電圧ＮＭＮが調整電圧Ｖｔ２に応じて増減するよう可変オフセット付与回路１４０Ｎが増幅回路１３０Ｎに接続され、調整電圧Ｖｔ２が可変設定されることで電圧ＮＭＮに付与される可変オフセット電圧（回路１４０Ｎによる可変オフセット電圧）が変動する。
【0047】
差動増幅回路１５０は、増幅回路１３０Ｐ及び１３０Ｎに接続され、増幅回路１３０Ｐから出力される電圧ＰＭＮ及び増幅回路１３０Ｎから出力される電圧ＮＭＮを受ける。差動増幅回路１５０は電圧ＰＭＮ及びＮＭＮ間の差に応じた電圧ＶＯＵＴを生成及び出力する出力電圧生成回路として機能する。差動増幅回路１５０の出力電圧ＶＯＵＴは端子ＴＶＯＵＴを通じて機能装置３０に出力される。
【0048】
具体的には差動増幅回路１５０は、オペアンプＡＭＰ５及び抵抗Ｒ１２～Ｒ１５を備える。抵抗Ｒ１２の第１端はオペアンプＡＭＰ３の出力端子に接続されて電圧ＰＭＮを受ける。抵抗Ｒ１２の第２端及び抵抗Ｒ１３の第１端はオペアンプＡＭＰ５の非反転入力端子に接続される。抵抗Ｒ１３の第２端はグランドに接続される。抵抗Ｒ１４の第１端はオペアンプＡＭＰ４の出力端子に接続されて電圧ＮＭＮを受ける。抵抗Ｒ１４の第２端及び抵抗Ｒ１５の第１端はオペアンプＡＭＰ５の反転入力端子に接続される。抵抗Ｒ１５の第２端はオペアンプＡＭＰ５の出力端子に接続される。オペアンプＡＭＰ５の出力端子は端子ＴＶＯＵＴに接続され、オペアンプＡＭＰ５の出力端子から電圧ＶＯＵＴが出力される。オペアンプＡＭＰ５における入力オフセット電圧を記号“Δｏｆｆ５”にて表す。
【0049】
図７において、実線６１０は誤差を含なまい理想状態における高電圧ＨＶと出力電圧ＶＯＵＴとの関係を示す。理想状態では上記式（１）～（３）が満たされる。破線６２０は誤差を含む状態における高電圧ＨＶと出力電圧ＶＯＵＴとの関係を示す。破線６２０に対応する状態と実線６１０に対応する理想状態との乖離は、第１及び第２誤差要因によるものである。各誤差要因について説明する。
【0050】
抵抗ＲＰ及びＲＰＳ間の抵抗値比に対して第１設計比が定められており、抵抗ＲＰ及びＲＰＳ間の抵抗値比が第１設計比と一致することを目指して電圧検出装置１０が製造される。しかしながら、製造ばらつきにより、抵抗ＲＰ及びＲＰＳ間の実際の抵抗値比は第１設計比から見て増大又は減少向きに、最大で例えば２％程度変動する。抵抗ＲＰ及びＲＰＳ間の実際の抵抗値比と第１設計値とのずれは第１誤差要因に該当する。同様に、抵抗ＲＮ及びＲＮＳ間の抵抗値比に対して第２設計比が定められており、抵抗ＲＮ及びＲＮＳ間の抵抗値比が第２設計比と一致することを目指して電圧検出装置１０が製造される。しかしながら、製造ばらつきにより、抵抗ＲＮ及びＲＮＳ間の実際の抵抗値比は第２設計比から見て増大又は減少向きに、最大で例えば２％程度変動する。抵抗ＲＮ及びＲＮＳ間の実際の抵抗値比と第２設計値とのずれは第１誤差要因に該当する。第１誤差要因により、高電圧ＨＶの変化に対する電圧ＶＯＵＴの変化の傾きが理想状態（実線６１０）からずれる。
【0051】
またオペアンプＡＭＰ１及びＡＭＰ３の入力オフセット電圧Δｏｆｆ１及びΔｏｆｆ３の成分が電圧ＰＭＮに重畳する。同様に、オペアンプＡＭＰ２及びＡＭＰ４の入力オフセット電圧Δｏｆｆ２及びΔｏｆｆ４の成分が電圧ＮＭＮに重畳する。これらの成分（Δｏｆｆ１～Δｏｆｆ４）が第２誤差要因となる。第２誤差要因により、電圧ＶＯＵＴがオフセット方向に理想状態（実線６１０）からずれる。
【0052】
第１及び第２誤差要因の影響が出力電圧ＶＯＵＴにおいて抑制されるよう、即ち上記式（１）～（３）が完全に又は極力満たされるよう、抵抗Ｒ１～Ｒ４の値が調整及び決定され且つ調整電圧Ｖｔ１及びＶｔ２の値が調整及び決定される。以下、数式を用いて、これらの調整の意義を説明する。尚、以下の各式において、ＲＰ、ＲＰＳ、ＲＮＳ及びＲＮは夫々入力抵抗ＲＰ、ＲＰＳ、ＲＮＳ及びＲＮの抵抗値を表し、Ｒ１～Ｒ１５は夫々抵抗Ｒ１～Ｒ１５の抵抗値を表す（但し、それらの抵抗値の記号が全て式中に現れるとは限らない）。また、オペアンプＡＭＰ１～ＡＭＰ５の開ループゲインを、夫々、記号“Ａ１”、“Ａ２”、“Ａ３”、“Ａ４”、“Ａ５”にて表す。
【0053】
まず電圧ＩＮＰに関して下記式（１ａ）が成立する。ここで、“ＲＰ＞＞ＲＰＳ”であることから、“ＲＰ／（ＲＰ＋ＲＰＳ）”を１とみなす近似を用いた。
【0054】
【数1】
【0055】
次にバッファアンプ１１０Ｐの入出力電圧に関して下記式（２ａ）が成立する。式（２ａ）を変形することで式（２ｂ）が得られる。但し、式（２ａ）から式（２ｂ）へ変形する際、開ループゲインＡ１が１より遥かに大きいが故に、“Ａ１／（１＋Ａ１）”を１とみなす近似を用いた。
【0056】
【数2】
【0057】
次に分圧回路１２０Ｐの入出力電圧に関して下記式（３ａ）が成立する。抵抗Ｒ１及びＲ２の各抵抗値は後述の調整工程にて調整されることになるが、抵抗Ｒ１及びＲ２が互いに同じ抵抗値を持つときに上記式（１）～式（３）が成立することを目指して、電圧検出装置１０の各回路定数が設計されている。このため、式（３ａ）は式（３ｂ）に近似される。
【0058】
【数3】
【0059】
次に増幅回路１３０Ｐの入出力電圧に関して下記式（４ａ）が成立する。また、増幅回路１３０Ｐ及び可変オフセット付与回路１４０Ｐの部分の各素子の接続関係より、下記式（４ｂ）が成立する。ここで、（Ｒ１０／／Ｒ６）は抵抗Ｒ１０及びＲ６の並列接続回路の合成抵抗値を表し、（Ｒ１０／／Ｒ７）は抵抗Ｒ１０及びＲ７の並列接続回路の合成抵抗値を表し、（Ｒ６／／Ｒ７）は抵抗Ｒ６及びＲ７の並列接続回路の合成抵抗値を表す。式（４ａ）及び（４ｂ）から下記式（４ｃ）が得られる。ここで、抵抗Ｒ１０は抵抗Ｒ６及びＲ７と比べて遥かに大きな抵抗値を有する。例えば、抵抗Ｒ１０は１０ＭΩ程度の抵抗値を有するのに対し、抵抗Ｒ６及びＲ７は数ｋΩ程度の抵抗値を有する。このため、“（Ｒ１０／／Ｒ６）≒Ｒ６”及び“（Ｒ１０／／Ｒ７）≒Ｒ７”の近似が成り立つ。更に抵抗Ｒ６及びＲ７は互いに同じ抵抗値を有するよう形成される。このため、式（４ｃ）の右辺第１項において電圧ＰＷＭにかかる係数は１／２に近似され且つ式（４ｃ）の右辺第２項において電圧Ｖｃにかかる係数は１／２に近似される。また、合成抵抗値（Ｒ６／／Ｒ７）は抵抗値（Ｒ６／２）に等しいとみなすことができ且つ“Ｒ６＜＜Ｒ１０”より、式（４ｃ）の右辺第３項において電圧Ｖｔ１にかかる係数は“（１／２）・（Ｒ６／Ｒ１０）”に近似される。従って式（４ｃ）に基づく近似式（４ｄ）が成り立つ。
【0060】
【数4】
【0061】
一方、式（３ｂ）を式（２ｂ）及び（１ａ）を用いて変形すると式（４ｅ）が得られる。式（４ｄ）における電圧ＩＮＰａに対し式（４ｅ）の右辺を代入した式を変形することで、式（４ｆ）が得られる。
【0062】
【数5】
【0063】
差動増幅回路１５０において、抵抗Ｒ１２及びＲ１３は互いに同じ抵抗値を有し且つ抵抗Ｒ１４及びＲ１５は互いに同じ抵抗値を有する。また開ループゲインＡ５は十分に大きいため、差動増幅回路１５０の入出力電圧に関して下記の近似式（５ａ）が成立する。差動増幅回路１５０においては、十分に小さな入力オフセット電圧Δｏｆｆ５を持つ高精度のオペアンプＡＭＰ５が用いられる。このため、実質的に“ＶＯＵＴ＝ＰＭＮ－ＮＭＮ”とみなせる。
【0064】
【数6】
【0065】
一方、上記式（１ａ）及び（２ｂ）により下記式（６ａ）が得られる。式（６ａ）を用いて上記式（３ａ）を変形すると式（６ｂ）が得られる。
【0066】
【数7】
【0067】
上記式（４ｆ）における電圧ＰＭＮには、（Δｏｆｆ１＋２・Δｏｆｆ３）分のオフセット電圧が含まれる。オフセット電圧（Δｏｆｆ１＋２・Δｏｆｆ３）は電圧ＰＭＮにとっての誤差要因である。但し、式（４ｆ）の右辺第５項“（Ｒ６／Ｒ１０）・Ｖｔ１”の値とオフセット電圧（Δｏｆｆ１＋２・Δｏｆｆ３）の値とが一致するよう調整電圧Ｖｔ１の値を設定することで、電圧ＰＭＮからオフセット電圧（Δｏｆｆ１＋２・Δｏｆｆ３）を除外することができる。
【0068】
式（４ｆ）を導出する過程で“Ｒ１≒Ｒ２”の近似を用いたため、式（４ｆ）では抵抗Ｒ１及びＲ２に関する項が存在していないが、実際には、電圧ＰＭＮは抵抗Ｒ１及びＲ２の各値に依存する。式（６ｂ）に示す如く、電圧ＩＮＰａが抵抗Ｒ１及びＲ２の各値に依存するため、電圧ＰＭＮも抵抗Ｒ１及びＲ２の各値に依存する。式（６ｂ）の右辺第２項において電圧ＨＶＰにかかる係数を抵抗Ｒ１及びＲ２の各値の変更を通じて調整することで、高電圧ＨＶの変化に対する電圧ＰＭＮの変化の傾きを理想状態に近づけることができる。但し、式（６ｂ）の右辺にはオフセット電圧の項“（Ｒ２／（Ｒ１＋Ｒ２））Δｏｆｆ１”が含まれているため、傾きに関する調整を行ってからオフセット電圧に関する調整を行う。
【0069】
入力抵抗ＲＰ及びＲＰＳとＰ側検出回路群（１１０Ｐ、１２０Ｐ、１３０Ｐ、１４０Ｐ）に注目して各種の数式を記述したが、入力抵抗ＲＮ及びＲＮＳとＮ側検出回路群（１１０Ｎ、１２０Ｎ、１３０Ｎ、１４０Ｎ）に関しても同様の数式が成立する。Ｎ側検出回路群について考える場合にあっては、
Ｐ側検出回路群の説明文又は数式におけるＲＰ、ＲＰＳを夫々ＲＮ、ＲＮＳに読み替え、
Ｐ側検出回路群の説明文又は数式におけるＨＶＰ、ＩＮＰ、ＩＮＰ０、ＩＮＰａ、ＩＮＰｂ、ＰＭＮ、Ｖｔ１を、夫々ＨＶＮ、ＩＮＮ、ＩＮＮ０、ＩＮＮａ、ＩＮＮｂ、ＮＭＮ、Ｖｔ２に読み替え、
Ｐ側検出回路群の説明文又は数式におけるΔｏｆｆ１、Δｏｆｆ３、Ａ１、Ａ３を、夫々、Δｏｆｆ２、Δｏｆｆ４、Ａ２、Ａ４に読み替え、
Ｐ側検出回路群の説明文又は数式におけるＲ１、Ｒ２、Ｒ６、Ｒ７、Ｒ１０を、夫々、Ｒ３、Ｒ４、Ｒ８、Ｒ９、Ｒ１１に読み替え、且つ、
Ｐ側検出回路群の説明文における１１０Ｐ～１４０Ｐ、ＡＭＰ１、ＡＭＰ３を、夫々、１１０Ｎ～１４０Ｎ、ＡＭＰ２、ＡＭＰ４に読み替えれば良い。
Ｐ側検出回路群の説明文又は数式におけるＲＰ、ＲＰＳを夫々ＲＮ、ＲＮＳに読み替え、
Ｐ側検出回路群の説明文又は数式におけるＨＶＰ、ＩＮＰ、ＩＮＰ０、ＩＮＰａ、ＩＮＰｂ、ＰＭＮ、Ｖｔ１を、夫々ＨＶＮ、ＩＮＮ、ＩＮＮ０、ＩＮＮａ、ＩＮＮｂ、ＮＭＮ、Ｖｔ２に読み替え、
Ｐ側検出回路群の説明文又は数式におけるΔｏｆｆ１、Δｏｆｆ３、Ａ１、Ａ３を、夫々、Δｏｆｆ２、Δｏｆｆ４、Ａ２、Ａ４に読み替え、
Ｐ側検出回路群の説明文又は数式におけるＲ１、Ｒ２、Ｒ６、Ｒ７、Ｒ１０を、夫々、Ｒ３、Ｒ４、Ｒ８、Ｒ９、Ｒ１１に読み替え、且つ、
Ｐ側検出回路群の説明文における１１０Ｐ～１４０Ｐ、ＡＭＰ１、ＡＭＰ３を、夫々、１１０Ｎ～１４０Ｎ、ＡＭＰ２、ＡＭＰ４に読み替えれば良い。
【0070】
図８に示す如く、電圧検出装置１０の動作は、ステップＳ１における調整工程の動作と、ステップＳ２における実稼働工程の動作と、に分類される。調整工程は電圧検出装置１０の出荷検査の中で実施される。調整工程を経た後に実稼働工程が実施される。調整工程の実施前の状態を初期状態と称する。初期状態では、抵抗Ｒ１～Ｒ４の夫々に対して所定の初期抵抗値が設定され、且つ、調整電圧Ｖｔ１及びＶｔ２の夫々に対して所定の初期電圧値が設定される。図７の破線６２０に対応する状態が初期状態に相当する。但し、初期状態が、偶然、理想状態と一致することもあり得る。調整工程後における電圧検出装置１０の状態（即ち実稼働工程における電圧検出装置１０の状態）が実線６１０に対応する理想状態と極力同じとなるように、調整工程にて抵抗Ｒ１～Ｒ４の各値並びに調整電圧Ｖｔ１及びＶｔ２の各値が調整される。
【0071】
電圧ＰＭＮ及びＮＭＮを下記式（７ａ）及び（７ｂ）にて表すことができる。図９に、式（７ａ）にて表される電圧ＰＭＮ及びＨＶ間の関係と、式（７ｂ）にて表される電圧ＮＭＮ及びＨＶ間の関係を示す。電圧ＰＭＮは高電圧ＨＶを変数とする第１の一次関数で表され、ａＰ及びｂＰは第１の一次関数における傾き及び切片である。同様に、電圧ＮＭＮは高電圧ＨＶを変数とする第２の一次関数で表され、ａＮ及びｂＮは第２の一次関数における傾き及び切片である。
ＰＭＮ＝ａＰ×ＨＶ＋ｂＰ ・・・（７ａ）
ＮＭＮ＝ａＮ×ＨＶ＋ｂＮ ・・・（７ｂ）
ＰＭＮ＝ａＰ×ＨＶ＋ｂＰ ・・・（７ａ）
ＮＭＮ＝ａＮ×ＨＶ＋ｂＮ ・・・（７ｂ）
【0072】
図１０にステップＳ１における調整工程の詳細フローチャートを示す。調整工程はステップＳ１１～Ｓ１４の処理から成る。ステップＳ１１、Ｓ１２、Ｓ１３、Ｓ１４の処理がこの順番で実行される。但し、ステップＳ１３及びＳ１４の処理の組を先に行った後に、ステップＳ１１及びＳ１２の処理の組を行うようにしても良い。或いはステップＳ１１及びＳ１２の処理の組とステップＳ１３及び１４の処理の組とは同時に行われても良い。何れにせよ、ステップＳ１２の処理はステップＳ１１の後に行われ、ステップＳ１４の処理はステップＳ１３の後に行われる。
【0073】
調整工程ではトリミング回路（不図示）が利用される。電圧検出装置１０内にトリミング回路が設けられていて良い。トリミング回路は、電圧検出装置１０外に設けられる回路であり得ても良い。
【0074】
理想状態における式（１）の成立には“ａＰ＝（Ｖｃ／ＨＶＭＡＸ）”の成立が必要である。ステップＳ１１では、電圧値が既知のテスト電圧を高電圧ＨＶとして端子ＴＨＶＰ及びＴＨＶＮ間に印加した状態で、トリミング回路により電圧ＰＭＮの値を読み取る。テスト電圧として互いに電圧値が異なる複数のテスト電圧を用意し、テスト電圧ごとにトリミング回路により電圧ＰＭＮの値を読み取る。
【0075】
ステップＳ１１においてトリミング回路は、読み取った電圧ＰＭＮの値に基づき“ａＰ＝（Ｖｃ／ＨＶＭＡＸ）”を成立させる抵抗Ｒ１の値及び抵抗Ｒ２の値を夫々最適抵抗値Ｒ１ＯＰＴ及びＲ２ＯＰＴとして探索及び特定する。ステップＳ１１において最適抵抗値Ｒ１ＯＰＴ及びＲ２ＯＰＴが特定されると、トリミング回路は抵抗Ｒ１の値に最適抵抗値Ｒ１ＯＰＴを設定し且つ抵抗Ｒ２の値に最適抵抗値Ｒ２ＯＰＴを設定する。それらの設定が成された状態で、ステップＳ１２の処理が実行される。ステップＳ１１において、抵抗Ｒ１及びＲ２の値に最適抵抗値Ｒ１ＯＰＴ及びＲ２ＯＰＴが設定される前には抵抗Ｒ１及びＲ２の値として初期抵抗値又は他の抵抗値が設定される。
【0076】
理想状態における式（１）の成立には“ｂＰ＝Ｖｃ”の成立が必要である。ステップＳ１２では、電圧値が既知のテスト電圧を高電圧ＨＶとして端子ＴＨＶＰ及びＴＨＶＮ間に印加した状態で、トリミング回路により電圧ＰＭＮの値を読み取る。ステップＳ１２においてトリミング回路は、読み取った電圧ＰＭＮの値に基づき“ｂＰ＝Ｖｃ”を成立させる調整電圧Ｖｔ１の値を最適電圧値Ｖｔ１ＯＰＴとして探索及び特定する。ステップＳ１２において最適電圧値Ｖｔ１ＯＰＴが特定されると、トリミング回路は調整電圧Ｖｔ１の値に最適電圧値Ｖｔ１ＯＰＴを設定する。ステップＳ１２において、調整電圧Ｖｔ１の値に最適電圧値Ｖｔ１ＯＰＴが設定される前には調整電圧Ｖｔ１の値として初期電圧値又は他の電圧値が設定される。
【0077】
上記式（４ｆ）に示されるよう電圧ＰＭＮは、オフセット電圧（Δｏｆｆ１＋２・Δｏｆｆ３）と電圧（（Ｒ６／Ｒ１０）・Ｖｔ１）とに依存する。電圧（（Ｒ６／Ｒ１０）・Ｖｔ１）は回路１４０Ｐにより電圧ＰＭＮに対して付与される可変オフセット電圧である。調整電圧Ｖｔ１が最適電圧値Ｖｔ１ＯＰＴを有するとき、オフセット電圧（Δｏｆｆ１＋２・Δｏｆｆ３）と可変オフセット電圧（（Ｒ６／Ｒ１０）・Ｖｔ１）とが完全に又は概ね一致する。つまり、電圧ＰＭＮにおけるオフセット電圧（Δｏｆｆ１＋２・Δｏｆｆ３）が可変オフセット電圧（（Ｒ６／Ｒ１０）・Ｖｔ１）を電圧ＰＭＮに付与することで打ち消される。換言すれば、オフセット電圧（Δｏｆｆ１＋２・Δｏｆｆ３）が可変オフセット電圧（（Ｒ６／Ｒ１０）・Ｖｔ１）の付加により、電圧ＰＭＮにおいて打ち消される。但し、ここにおける打消しは部分的な打ち消しであり得る。
【0078】
理想状態における式（１）の成立には“ａＮ＝－（Ｖｃ／ＨＶＭＡＸ）”の成立が必要である。ステップＳ１３では、電圧値が既知のテスト電圧を高電圧ＨＶとして端子ＴＨＶＰ及びＴＨＶＮ間に印加した状態で、トリミング回路により電圧ＮＭＮの値を読み取る。テスト電圧として互いに電圧値が異なる複数のテスト電圧を用意し、テスト電圧ごとにトリミング回路により電圧ＮＭＮの値を読み取る。
【0079】
ステップＳ１３においてトリミング回路は、読み取った電圧ＮＭＮの値に基づき“ａＮ＝－（Ｖｃ／ＨＶＭＡＸ）”を成立させる抵抗Ｒ３の値及び抵抗Ｒ４の値を夫々最適抵抗値Ｒ３ＯＰＴ及びＲ４ＯＰＴとして探索及び特定する。ステップＳ１３において最適抵抗値Ｒ３ＯＰＴ及びＲ４ＯＰＴが特定されると、トリミング回路は抵抗Ｒ３の値に最適抵抗値Ｒ３ＯＰＴを設定し且つ抵抗Ｒ４の値に最適抵抗値Ｒ４ＯＰＴを設定する。それらの設定が成された状態で、次のステップＳ１４の処理が実行される。ステップＳ１３において、抵抗Ｒ３及びＲ４の値に最適抵抗値Ｒ３ＯＰＴ及びＲ４ＯＰＴが設定される前には抵抗Ｒ３及びＲ４の値として初期抵抗値又は他の抵抗値が設定される。
【0080】
理想状態における式（１）の成立には“ｂＮ＝Ｖｃ”の成立が必要である。ステップＳ１４では、電圧値が既知のテスト電圧を高電圧ＨＶとして端子ＴＨＶＰ及びＴＨＶＮ間に印加した状態で、トリミング回路により電圧ＮＭＮの値を読み取る。ステップＳ１４においてトリミング回路は、読み取った電圧ＮＭＮの値に基づき“ｂＮ＝Ｖｃ”を成立させる調整電圧Ｖｔ２の値を最適電圧値Ｖｔ２ＯＰＴとして探索及び特定する。ステップＳ１４において最適電圧値Ｖｔ２ＯＰＴが特定されると、トリミング回路は調整電圧Ｖｔ２の値に最適電圧値Ｖｔ２ＯＰＴを設定する。ステップＳ１４において、調整電圧Ｖｔ２の値に最適電圧値Ｖｔ２ＯＰＴが設定される前には調整電圧Ｖｔ２の値として初期電圧値又は他の電圧値が設定される。
【0081】
電圧ＰＭＮと同様に電圧ＮＭＮは、オフセット電圧（Δｏｆｆ２＋２・Δｏｆｆ４）と電圧（（Ｒ８／Ｒ１１）・Ｖｔ２）とに依存する。電圧（（Ｒ８／Ｒ１１）・Ｖｔ２）は回路１４０Ｎにより電圧ＮＭＮに対して付与される可変オフセット電圧である。調整電圧Ｖｔ２が最適電圧値Ｖｔ２ＯＰＴを有するとき、オフセット電圧（Δｏｆｆ２＋２・Δｏｆｆ４）と可変オフセット電圧（（Ｒ８／Ｒ１１）・Ｖｔ２）とが完全に又は概ね一致する。つまり、電圧ＮＭＮにおけるオフセット電圧（Δｏｆｆ２＋２・Δｏｆｆ４）が可変オフセット電圧（（Ｒ８／Ｒ１１）・Ｖｔ２）を電圧ＮＭＮに付与することで打ち消される。換言すれば、オフセット電圧（Δｏｆｆ２＋２・Δｏｆｆ４）が可変オフセット電圧（（Ｒ８／Ｒ１１）・Ｖｔ２）の付加により、電圧ＮＭＮにおいて打ち消される。但し、ここにおける打消しは部分的な打ち消しであり得る。
【0082】
調整工程を経た後の実稼働工程では、抵抗Ｒ１～Ｒ４は夫々最適抵抗値Ｒ１ＯＰＴ～Ｒ４ＯＰＴを有し、且つ、調整電圧Ｖｔ１及びＶｔ２は夫々最適電圧値Ｖｔ１ＯＰＴ及びＶｔ２ＯＰＴを有する。このため、理想状態にて或いは理想状態に極めて近い状態にて、高電圧ＨＶの検出が可能となる。
【0083】
電圧検出装置１０に不揮発性メモリから成るトリミングデータ保持部（不図示）を設けておき、トリミング回路は最適抵抗値Ｒ１ＯＰＴ～Ｒ４ＯＰＴ並びに最適電圧値Ｖｔ１ＯＰＴ及びＶｔ２ＯＰＴを表すトリミングデータを、調整工程の中でトリミングデータ保持部に不揮発的に記録して良い。トリミングデータは、抵抗Ｒ１～Ｒ４の値に対して最適抵抗値Ｒ１ＯＰＴ～Ｒ４ＯＰＴを設定するために必要なデータ及び調整電圧Ｖｔ１及びＶｔ２の値に対して最適電圧値Ｖｔ１ＯＰＴ及びＶｔ２ＯＰＴを設定するために必要なデータを含む。そして、実稼働工程において電圧検出装置１０が起動するたびに、トリミング回路がトリミングデータ保持部からトリミングデータを読み出して、読み出したトリミングデータに基づき抵抗Ｒ１～Ｒ４の値に夫々最適抵抗値Ｒ１ＯＰＴ～Ｒ４ＯＰＴを設定し且つ調整電圧Ｖｔ１及びＶｔ２の値に夫々最適電圧値Ｖｔ１ＯＰＴ及びＶｔ２ＯＰＴを設定して良い。
【0084】
或いは、調整工程において最適抵抗値Ｒ１ＯＰＴ～Ｒ４ＯＰＴ並びに最適電圧値Ｖｔ１ＯＰＴ及びＶｔ２ＯＰＴが特定された後、トリミング回路は、抵抗Ｒ１～Ｒ４の値を夫々最適抵抗値Ｒ１ＯＰＴ～Ｒ４ＯＰＴにて不可逆的に固定し且つ調整電圧Ｖｔ１及びＶｔ２の値を夫々最適電圧値Ｖｔ１ＯＰＴ及びＶｔ２ＯＰＴにて不可逆的に固定しても良い。
【0085】
抵抗Ｒ１及びＲ２は、複数の要素抵抗の直接接続回路から成る第１ラダー抵抗体により構成されていて良い。この場合、第１ラダー抵抗体において電圧ＩＮＰａを取り出すタップを可変に選択することで抵抗Ｒ１及びＲ２間の抵抗値比が可変設定されて良い。同様に、抵抗Ｒ３及びＲ４は、複数の要素抵抗の直接接続回路から成る第２ラダー抵抗体により構成されていて良い。この場合、第２ラダー抵抗体において電圧ＩＮＮａを取り出すタップを可変に選択することで抵抗Ｒ３及びＲ４間の抵抗値比が可変設定されて良い。
【0086】
抵抗Ｒ１及びＲ２の双方を可変抵抗とする構成について上述したが、抵抗Ｒ１及びＲ２の内、何れか一方のみを可変抵抗とし、他方は不変の抵抗値を持つ固定抵抗としても良い。この場合でも、抵抗Ｒ１及びＲ２間の抵抗値比（即ち、電圧ＩＮＰ０から電圧ＩＮＰａを得る際の分圧比）を調整できるからである。抵抗Ｒ１及びＲ２の内、抵抗Ｒ１のみが可変抵抗であれば、ステップＳ１１にて抵抗Ｒ１の最適抵抗値Ｒ１ＯＰＴのみが探索及び特定されることになる。抵抗Ｒ２のみが可変抵抗である場合も同様である。
【0087】
同様に抵抗Ｒ３及びＲ４の内、何れか一方のみを可変抵抗とし、他方は不変の抵抗値を持つ固定抵抗としても良い。この場合でも、抵抗Ｒ３及びＲ４間の抵抗値比（即ち、電圧ＩＮＮ０から電圧ＩＮＮａを得る際の分圧比）を調整できるからである。抵抗Ｒ３及びＲ４の内、抵抗Ｒ３のみが可変抵抗であれば、ステップＳ１３にて抵抗Ｒ３の最適抵抗値Ｒ３ＯＰＴのみが探索及び特定されることになる。抵抗Ｒ４のみが可変抵抗である場合も同様である。
【0088】
上述の電圧検出装置１０では、高電圧ＨＶの検出結果をアナログ電圧ＶＯＵＴ、ＰＭＮ及びＮＭＮとして機能装置３０に出力する。但し、電圧検出装置１０は、高電圧ＨＶの検出結果をデジタル信号として機能装置３０に出力するようにしても良い。この場合、アナログ電圧ＶＯＵＴ、ＰＭＮ及びＮＭＮの夫々をデジタル信号に変換するＡＤ変換器を電圧検出装置１０に設け、アナログ電圧ＶＯＵＴの電圧値を示すデジタル信号、アナログ電圧ＰＭＮの電圧値を示すデジタル信号、及び、アナログ電圧ＮＭＮの電圧値を示すデジタル信号を、電圧検出装置１０から機能装置３０に出力すれば良い。
【0089】
尚、抵抗Ｒ１及びＲ２ではなく入力抵抗ＲＰ及びＲＰＳの値を調整する方法も検討される。しかしながら、入力抵抗ＲＰ及びＲＰＳは高耐圧を実現する半導体チップで形成され、高耐圧の半導体チップにおいて入力抵抗ＲＰ及びＲＰＳの値を様々に可変設定する制御系を設けることは、現実的には難しい。入力抵抗ＲＮ及びＲＮＳについても同様である。
【0090】
本開示の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本開示の実施形態の例であって、本開示ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。
【0091】
＜＜付記＞＞
上述の実施形態にて具体的構成例が示された本開示について付記を設ける。尚、以下の第１～第３の構成に係る電圧検出装置の記述では、電圧検出装置と上述の実施形態のＰ側検出回路群との対応関係を例としてカッコ書きで示す。しかしながら、第１～第３の構成に係る電圧検出装置は、上述の実施形態のＮ側検出回路群にも対応し得る。
上述の実施形態にて具体的構成例が示された本開示について付記を設ける。尚、以下の第１～第３の構成に係る電圧検出装置の記述では、電圧検出装置と上述の実施形態のＰ側検出回路群との対応関係を例としてカッコ書きで示す。しかしながら、第１～第３の構成に係る電圧検出装置は、上述の実施形態のＮ側検出回路群にも対応し得る。
【0092】
本開示の一側面に係る電圧検出装置（１０）は、入力端子（ＴＨＶＰ）と、前記入力端子及び中間ノード（ＮＤｍ１）間に接続された第１入力抵抗（ＲＰ）と、前記中間ノードと基準電圧（Ｖｃ）が加わる基準ノード（ＮＤｃ）との間に接続された第２入力抵抗（ＲＰＳ）と、前記中間ノードにおける第１電圧（ＩＮＰ）のインピーダンス変換を行うことで第２電圧（ＩＮＰ０）を生成するよう構成されたバッファアンプ（１１０Ｐ）と、前記第２電圧と前記基準電圧との差電圧を分圧することで第３電圧（ＩＮＰａ）を生成するよう構成された分圧回路（１２０Ｐ）と、前記第３電圧及び前記基準電圧間の差を増幅することで第４電圧（ＰＭＮ）を生成するよう構成された増幅回路（１３０Ｐ）と、を備え、前記分圧回路は、可変抵抗を用いて前記差電圧の分圧を行うことにより前記第２電圧から前記第３電圧を得る際の分圧比を可変設定し、前記第４電圧に可変オフセット電圧を付与するよう構成された可変オフセット付与回路（１４０Ｐ）を前記増幅回路に接続した構成（第１の構成）である。
【0093】
これにより、基準電圧から見た入力端子の電圧を検出して、検出結果を示す第４電圧を生成できる。この際、入力端子の電圧の一定変化に対する第４電圧の変化量（傾き）は、第１及び第２入力抵抗間における抵抗値の相対的なばらつきによって、理想からずれることがある。しかしながら、第１の構成によれば分圧比の可変設定により上記のずれを抑制できる。また第４電圧には、バッファアンプ及び増幅回路の各オフセットに由来するオフセット電圧が重畳し得る。しかしながら、第１の構成によれば可変オフセット電圧の付与により、バッファアンプ及び増幅回路の各オフセットに由来するオフセット電圧を相殺できる。つまり、第１の構成に係る電圧検出装置によれば高精度の電圧検出が可能であり、入力端子の電圧が高電圧であったとしても十分に高い精度を持たせることができる。
【0094】
上記第１の構成に係る電圧検出装置において、前記バッファアンプが有する入力オフセット電圧（Δｏｆｆ１）及び前記増幅回路が有する入力オフセット電圧（Δｏｆｆ３）が、前記可変オフセット電圧の付与により前記第４電圧にて打ち消される構成（第２の構成）であっても良い。
【0095】
上記第２の構成に係る電圧検出装置において、前記可変オフセット付与回路は、前記基準電圧を内包する調整範囲内の調整電圧（Ｖｔ１）を出力するよう構成された調整電圧出力回路（１４１Ｐ）を有し、前記第４電圧が前記調整電圧に応じて増減するよう前記可変オフセット付与回路が前記増幅回路に接続され、前記可変オフセット付与回路において前記調整電圧が可変設定されることで前記第４電圧に付与される前記可変オフセット電圧が変動する構成（第３の構成）であっても良い。
【0096】
上記第１の構成に係る電圧検出装置において、前記入力端子、前記中間ノードは、夫々、第１入力端子、第１中間ノードであり、前記バッファアンプ、前記分圧回路、前記増幅回路、前記可変オフセット付与回路は、夫々、第１バッファアンプ、第１分圧回路、第１増幅回路、第１可変オフセット付与回路であり、前記差電圧、前記可変抵抗、前記分圧比、前記可変オフセット電圧は、夫々、第１差電圧、第１可変抵抗、第１分圧比、第１可変オフセット電圧であり、当該電圧検出回路は、第２入力端子（ＴＨＶＮ）と、前記第２入力端子及び第２中間ノード（ＮＤｍ２）間に接続された第３入力抵抗（ＲＮ）と、前記第２中間ノードと前記基準ノードとの間に接続された第４入力抵抗（ＲＮＳ）と、前記第２中間ノードにおける第５電圧（ＩＮＮ）のインピーダンス変換を行うことで第６電圧（ＩＮＮ０）を生成するよう構成された第２バッファアンプ（１１０Ｎ）と、前記第６電圧と前記基準電圧との第２差電圧を分圧することで第７電圧（ＩＮＮａ）を生成するよう構成された第２分圧回路（１２０Ｎ）と、前記第７電圧及び前記基準電圧間の差を増幅することで第８電圧（ＮＭＮ）を生成するよう構成された第２増幅回路（１３０Ｎ）と、を更に備え、前記第２分圧回路は、第２可変抵抗を用いて前記第２差電圧の分圧を行うことにより前記第６電圧から前記第７電圧を得る際の第２分圧比を可変設定し、前記第８電圧に第２可変オフセット電圧を付与するよう構成された第２可変オフセット付与回路（Ｉ４０Ｎ）を前記第２増幅回路に接続した構成（第４の構成）であっても良い。
【0097】
これにより、基準電圧から見た第１入力端子の電圧を検出して、検出結果を示す第４電圧を生成できると共に、基準電圧から見た第２入力端子の電圧を検出して、検出結果を示す第８電圧を生成できる。この際、第１の構成に係る電圧検出装置に関して述べた理由と同様の理由により、高精度の電圧検出が可能であり、第１及び第２入力端子間の電圧が高電圧であったとしても十分に高い精度を持たせることができる。
【0098】
上記第４の構成に係る電圧検出装置において、前記第１バッファアンプが有する入力オフセット電圧（Δｏｆｆ１）及び前記第１増幅回路が有する入力オフセット電圧（Δｏｆｆ３）が、前記第１可変オフセット電圧の付与により前記第４電圧にて打ち消され、前記第２バッファアンプが有する入力オフセット電圧（Δｏｆｆ２）及び前記第２増幅回路が有する入力オフセット電圧（Δｏｆｆ４）が、前記第２可変オフセット電圧の付与により前記第８電圧にて打ち消される構成（第５の構成）であっても良い。
【0099】
上記第５の構成に係る電圧検出装置において、前記第１可変オフセット付与回路は、前記基準電圧を内包する第１調整範囲内の第１調整電圧（Ｖｔ１）を出力するよう構成された第１調整電圧出力回路（１４１Ｐ）を有し、前記第４電圧が前記第１調整電圧に応じて増減するよう前記第１可変オフセット付与回路が前記第１増幅回路に接続され、前記第１可変オフセット付与回路において前記第１調整電圧が可変設定されることで前記第４電圧に付与される前記第１可変オフセット電圧が変動し、前記第２可変オフセット付与回路は、前記基準電圧を内包する第２調整範囲内の第２調整電圧（Ｖｔ２）を出力するよう構成された第２調整電圧出力回路（１４１Ｎ）を有し、前記第８電圧が前記第２調整電圧に応じて増減するよう前記第２可変オフセット付与回路が前記第２増幅回路に接続され、前記第２可変オフセット付与回路において前記第２調整電圧が可変設定されることで前記第８電圧に付与される前記第２可変オフセット電圧が変動する構成（第６の構成）であっても良い。
【0100】
上記第４～第６の構成の何れかに係る電圧検出装置において、前記第４電圧及び前記第８電圧間の差に応じた出力電圧（ＶＯＵＴ）を生成するよう構成された出力電圧生成回路（１５０）を更に備える構成（第７の構成）であっても良い。
【0101】
これにより、第１及び第２入力端子間の電圧を高精度で検出して検出結果を示す出力電圧を生成できる。第１及び第２入力端子間の電圧が高電圧であったとしても十分に高い精度を持たせることができる。
【符号の説明】
【0102】
１ システム
１０ 電圧検出装置
２０ 電圧源
３０ 機能装置
ＴＨＶＰ、ＴＨＶＮ、ＴＶＣＣ、ＴＶＯＵＴ、ＴＶＣ、ＴＰＭＮ、ＴＮＭＮ、ＴＧＮＤ 端子
ＶＣＣ 電源電圧
ＨＶ 電圧（高電圧）
ＶＯＵＴ 出力電圧
Ｖｃ 基準電圧
ＰＭＮ、ＮＭＮ 電圧
ＲＰ、ＲＰＳ、ＲＮＳ、ＲＮ 入力抵抗
１１０Ｐ、１１０Ｎ バッファアンプ
１２０Ｐ、１２０Ｎ 分圧回路
１３０Ｐ、１３０Ｎ 増幅回路
１４０Ｐ、１４０Ｎ 可変オフセット付与回路
１４１Ｐ、１４１Ｎ 調整電圧出力回路
１５０ 差動増幅回路
ＡＭＰ１～ＡＭＰ５ オペアンプ
Ｒ１～Ｒ４ 可変抵抗
Ｒ６～Ｒ１５ 抵抗
Δｏｆｆ１～Δｏｆｆ５ 入力オフセット電圧
Ｖｔ１、Ｖｔ２ 調整電圧
ＮＤｍ１、ＮＤｍ２ 中間ノード
ＮＤｃ 基準ノード
ＩＮＰ、ＩＮＰ０、ＩＮＰａ、ＩＮＰｂ 電圧
ＩＮＮ、ＩＮＮ０、ＩＮＮａ、ＩＮＮｂ 電圧
１０ 電圧検出装置
２０ 電圧源
３０ 機能装置
ＴＨＶＰ、ＴＨＶＮ、ＴＶＣＣ、ＴＶＯＵＴ、ＴＶＣ、ＴＰＭＮ、ＴＮＭＮ、ＴＧＮＤ 端子
ＶＣＣ 電源電圧
ＨＶ 電圧（高電圧）
ＶＯＵＴ 出力電圧
Ｖｃ 基準電圧
ＰＭＮ、ＮＭＮ 電圧
ＲＰ、ＲＰＳ、ＲＮＳ、ＲＮ 入力抵抗
１１０Ｐ、１１０Ｎ バッファアンプ
１２０Ｐ、１２０Ｎ 分圧回路
１３０Ｐ、１３０Ｎ 増幅回路
１４０Ｐ、１４０Ｎ 可変オフセット付与回路
１４１Ｐ、１４１Ｎ 調整電圧出力回路
１５０ 差動増幅回路
ＡＭＰ１～ＡＭＰ５ オペアンプ
Ｒ１～Ｒ４ 可変抵抗
Ｒ６～Ｒ１５ 抵抗
Δｏｆｆ１～Δｏｆｆ５ 入力オフセット電圧
Ｖｔ１、Ｖｔ２ 調整電圧
ＮＤｍ１、ＮＤｍ２ 中間ノード
ＮＤｃ 基準ノード
ＩＮＰ、ＩＮＰ０、ＩＮＰａ、ＩＮＰｂ 電圧
ＩＮＮ、ＩＮＮ０、ＩＮＮａ、ＩＮＮｂ 電圧
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】