(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024123789
(43)【公開日】2024-09-12
(54)【発明の名称】半導体装置、通信システム、半導体装置の制御方法、及び、制御プログラム
(51)【国際特許分類】
H04L 25/02 20060101AFI20240905BHJP
H04L 25/49 20060101ALI20240905BHJP
【FI】
H04L25/02 R
H04L25/02 V
H04L25/49 F
【審査請求】未請求
【請求項の数】15
【出願形態】OL
(21)【出願番号】P 2023031461
(22)【出願日】2023-03-02
(71)【出願人】
【識別番号】302062931
【氏名又は名称】ルネサスエレクトロニクス株式会社
(74)【代理人】
【識別番号】100103894
【弁理士】
【氏名又は名称】家入 健
(72)【発明者】
【氏名】西川 卓郎
【テーマコード(参考)】
5K029
【Fターム(参考)】
5K029AA02
5K029DD24
5K029HH11
5K029HH22
(57)【要約】
【課題】ノイズの影響を抑制して精度良く信号を受信することが可能な半導体装置、通信システム、半導体装置の制御方法、及び、制御プログラムを提供すること。
【解決手段】半導体装置は、差動信号を受信して、パルス波形によって論理値が表現される受信信号に変換する受信回路と、受信信号に基づいて所定の処理を行う制御回路と、を備え、受信回路は、差動信号のエッジを検出するエッジ検出回路と、エッジ検出回路によってエッジが検出されたタイミングで、所定幅のワンショットパルスを生成して、受信信号として出力するパルス生成回路と、パルス生成回路によって生成されるワンショットパルスの所定幅を調整するパルス調整回路と、を有する。
【選択図】
図2
【特許請求の範囲】
【請求項1】
差動信号を受信して、パルス波形によって論理値が表現される受信信号に変換する受信回路と、
前記受信信号に基づいて所定の処理を行う制御回路と、
を備え、
前記受信回路は、
前記差動信号のエッジを検出するエッジ検出回路と、
前記エッジ検出回路によってエッジが検出されたタイミングで、所定幅のワンショットパルスを生成して、前記受信信号として出力するパルス生成回路と、
前記パルス生成回路によって生成される前記ワンショットパルスの所定幅を調整するパルス調整回路と、
を有する、半導体装置。
【請求項2】
送信回路をさらに備え、
前記制御回路は、動作モードが通常動作モードの場合、送信データを生成し、動作モードがテストモードの場合、テストデータを生成し、
前記送信回路は、動作モードが通常動作モードの場合、前記送信データに応じた差動信号を生成して外部に送信し、動作モードがテストモードの場合、前記テストデータに応じた差動信号を生成して前記受信回路に出力し、
前記受信回路は、動作モードが通常動作モードの場合、外部から供給される差動信号を受信して前記受信信号に変換し、動作モードがテストモードの場合、前記送信回路から出力される差動信号を受信して前記受信信号に変換する、
請求項1に記載の半導体装置。
【請求項3】
前記制御回路は、動作モードがテストモードの場合、前記テストデータと、当該テストデータに対応する前記受信信号と、の比較結果に基づいて、前記パルス調整回路に前記ワンショットパルスの前記所定幅を調整させる、
請求項2に記載の半導体装置。
【請求項4】
前記制御回路は、動作モードがテストモードの場合、前記テストデータと、当該テストデータに対応する前記受信信号と、が一致する範囲内で、前記パルス調整回路に前記ワンショットパルスの所定幅を最も小さくなるように調整させる、
請求項3に記載の半導体装置。
【請求項5】
前記制御回路は、前記動作モードがテストモードの場合、前記受信信号が伝搬する信号線に近接する信号線にダミー信号が伝搬するように制御する、
請求項2に記載の半導体装置。
【請求項6】
前記ワンショットパルスのスルーレートを基準のスルーレートよりも短くするスルーレート調整回路をさらに備えた、
請求項1に記載の半導体装置。
【請求項7】
前記制御回路は、前記受信回路とは別にチップ上に搭載され、
前記チップに搭載され、前記受信信号に含まれる前記ワンショットパルスの前記所定幅を広げる遅延回路をさらに備えた、
請求項1に記載の半導体装置。
【請求項8】
請求項1に記載の半導体装置と、
前記半導体装置と差動信号により通信を行う外部装置と、
を備えた通信システム。
【請求項9】
前記差動信号は、マンチェスタ符号化された信号である、
請求項1に記載の半導体装置。
【請求項10】
前記受信回路から出力される前記受信信号は、RZI(Return to Zero Inversion)符号化された信号である、
請求項1に記載の半導体装置。
【請求項11】
前記差動信号は、マンチェスタ符号化された信号であって、
前記受信回路から出力される前記受信信号は、RZI符号化された信号である、
請求項1に記載の半導体装置。
【請求項12】
送信回路と、
差動信号を受信して、パルス波形によって論理値が表現される受信信号に変換する受信回路と、
前記受信信号に基づいて所定の処理を行う制御回路と、
を備えた、半導体装置の制御方法であって、
動作モードがテストモードの場合、
前記制御回路からテストデータを生成し、
前記送信回路から前記テストデータに応じた差動信号を出力し、
前記受信回路において、前記送信回路から出力された前記差動信号のエッジを検出し、
前記受信回路において、前記エッジを検出したタイミングで、所定幅のワンショットパルスを生成し、受信信号として出力し、
前記受信回路において、前記テストデータと、当該テストデータに対応する前記受信信号と、の比較結果に基づいて、前記ワンショットパルスの前記所定幅を調整する、
半導体装置の制御方法。
【請求項13】
前記ワンショットパルスの前記所定幅の調整では、前記テストデータと、当該テストデータに対応する前記受信信号と、が一致する範囲内で、前記ワンショットパルスの所定幅を最も小さくなるように調整する、
請求項12に記載の半導体装置の制御方法。
【請求項14】
送信回路と、
差動信号を受信して、パルス波形によって論理値が表現される受信信号に変換する受信回路と、
前記受信信号に基づいて所定の処理を行う制御回路と、
を備えた、半導体装置における処理をコンピュータに実行させる制御プログラムであって、
動作モードがテストモードの場合、
前記制御回路からテストデータを生成する処理と、
前記送信回路から前記テストデータに応じた差動信号を出力する処理と、
前記受信回路において、前記送信回路から出力された前記差動信号のエッジを検出する処理と、
前記受信回路において、前記エッジを検出したタイミングで、所定幅のワンショットパルスを生成し、受信信号として出力する処理と、
前記受信回路において、前記テストデータと、当該テストデータに対応する前記受信信号と、の比較結果に基づいて、前記ワンショットパルスの前記所定幅を調整する処理と、
をコンピュータに実行させる制御プログラム。
【請求項15】
前記ワンショットパルスの前記所定幅の調整する処理では、前記テストデータと、当該テストデータに対応する前記受信信号と、が一致する範囲内で、前記ワンショットパルスの所定幅を最も小さくなるように調整する、
請求項14に記載の制御プログラム。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置、通信システム、半導体装置の制御方法、及び、制御プログラムに関し、例えば、ノイズの影響を抑制して精度良く信号を受信するのに適した半導体装置、通信システム、半導体装置の制御方法、及び、制御プログラムに関する。
【背景技術】
【0002】
特許文献1には、マンチェスタ符号化された信号を用いて外部装置との通信を行う通信装置が開示されている。
【先行技術文献】
【特許文献】
【0003】
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献1に開示されているような通信装置には、さらなるノイズ対策が求められている。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0005】
本開示にかかる半導体装置は、差動信号を受信して、パルス波形によって論理値が表現される受信信号に変換する受信回路と、前記受信信号に基づいて所定の処理を行う制御回路と、を備え、前記受信回路は、前記差動信号のエッジを検出するエッジ検出回路と、前記エッジ検出回路によってエッジが検出されたタイミングで、所定幅のワンショットパルスを生成して、前記受信信号として出力するパルス生成回路と、前記パルス生成回路によって生成される前記ワンショットパルスの所定幅を調整するパルス調整回路と、を有する。
【0006】
本開示にかかる半導体装置の制御方法は、送信回路と、差動信号を受信して、パルス波形によって論理値が表現される受信信号に変換する受信回路と、前記受信信号に基づいて所定の処理を行う制御回路と、を備えた、半導体装置の制御方法であって、動作モードがテストモードの場合、前記制御回路からテストデータを生成し、前記送信回路から前記テストデータに応じた差動信号を出力し、前記受信回路において、前記送信回路から出力された前記差動信号のエッジを検出し、前記受信回路において、前記エッジを検出したタイミングで、所定幅のワンショットパルスを生成し、受信信号として出力し、前記受信回路において、前記テストデータと、当該テストデータに対応する前記受信信号と、の比較結果に基づいて、前記ワンショットパルスの前記所定幅を調整する。
【0007】
本開示にかかる制御プログラムは、送信回路と、差動信号を受信して、パルス波形によって論理値が表現される受信信号に変換する受信回路と、前記受信信号に基づいて所定の処理を行う制御回路と、を備えた、半導体装置における処理をコンピュータに実行させる制御プログラムであって、動作モードがテストモードの場合、前記制御回路からテストデータを生成する処理と、前記送信回路から前記テストデータに応じた差動信号を出力する処理と、前記受信回路において、前記送信回路から出力された前記差動信号のエッジを検出する処理と、前記受信回路において、前記エッジを検出したタイミングで、所定幅のワンショットパルスを生成し、受信信号として出力する処理と、前記受信回路において、前記テストデータと、当該テストデータに対応する前記受信信号と、の比較結果に基づいて、前記ワンショットパルスの前記所定幅を調整する処理と、をコンピュータに実行させる。
【発明の効果】
【0008】
本開示は、ノイズの影響を抑制して精度良く信号を受信することが可能な半導体装置、通信システム、半導体装置の制御方法、及び、制御プログラムを提供することができる。
【図面の簡単な説明】
【0009】
【
図1】
図1は、実施の形態1にかかる半導体装置を備えた通信システムの構成例を示すブロック図である。
【
図2】
図2は、実施の形態1にかかる半導体装置に設けられた受信回路の構成例を示すブロック図である。
【
図3】
図3は、実施の形態1にかかる半導体装置のパルス幅調整前の動作を示すタイミングチャートである。
【
図4】
図4は、実施の形態1にかかる半導体装置のパルス幅調整前の動作を示すタイミングチャートである。
【
図5】
図5は、実施の形態1にかかる半導体装置のテストモードでの動作を示すフローチャートである。
【
図6】
図6は、実施の形態1にかかる半導体装置の動作を示すタイミングチャートである。
【
図7】
図7は、実施の形態1にかかる半導体装置に設けられた受信回路の変形例を示すブロック図である。
【
図8】
図8は、スルーレート制御部の構成例を示す回路図である。
【
図9】
図9は、実施の形態2にかかる半導体装置の構成例を示すブロック図である。
【
図11】
図11は、実施の形態3にかかる半導体装置の構成例を示すブロック図である。
【
図12】
図12は、実施の形態3にかかる半導体装置のパルス幅調整前の動作を示すタイミングチャートである。
【
図13】
図13は、実施の形態3にかかる半導体装置のパルス幅調整後の動作を示すタイミングチャートである。
【発明を実施するための形態】
【0010】
以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
【0011】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明する。ただし、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【0012】
さらに、以下の実施の形態において、その構成要素(動作ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等(個数、数値、量、範囲等を含む)についても同様である。
【0013】
<実施の形態1>
図1は、実施の形態1にかかるECU(半導体装置)1を備えた通信システムSYS1の構成例を示すブロック図である。ECUは、Electronic Control Unitの略である。
【0014】
図1に示すように、通信システムSYS1は、ECU1~4を備える。ECU1~4は、通信ケーブルを介して互いに通信を行っている。なお、各ECU1~4には、一例として、IEEE802.2cgにおいて規定されているEther 10base-t1sが採用されている。したがって、通信ケーブルには、比較的ノイズの影響を受けやすいUTPケーブルが用いられている。また、ECU1~4は、マンチェスタ符号化された差動信号を用いて通信を行っている。そして、各ECU1~4は、受信した差動信号を、RZI(Return to Zero Inversion)符号化した信号に変換して、所定の処理を行っている。ここで、RZI符号化した信号は、パルス波形によって論理値が表現されるため、ノイズの影響を受けやすい。そのため、通信システムSYS1には、ノイズの影響を抑制して精度良く信号を受信することが求められている。
【0015】
ECU1は、MCU(制御回路)10と、通信部(通信回路)20と、を備える。MCUは、Micro Controller Unitの略である。
【0016】
MCU10は、通信部20とは別にチップ上に形成されている。MCU10は、CPU(Central Processing Unit)11と、RAM(Random Access Memory)12と、イーサネットコントローラ13と、マルチプレクサ14と、IO15~17と、を備える。イーサネットコントローラ13は、MAC部131と、PLCA/PCS/PMA132と、MDIO133と、を有する。MACは、Media Access Controlの略である。PLCAは、Physical Layer Collision Avoidanceの略である。PCSは、Physical Coding Sublayerの略である。PMAは、Physical Medium Attachmentの略である。MDIOは、Management Data Input / Outputの略である。
【0017】
通信部20は、送信回路21と、受信回路22と、MDIO23と、レジスタ24と、を備える。
【0018】
MCU10において、イーサネットコントローラ13は、例えばCPU11からの指示を受けて、送信データTXを、マルチプレクサ14及びIO15を介して通信部20に出力する。通信部20において、送信回路21は、送信データTXを、マンチェスタ符号化された差動信号に変換して、通信ケーブルを介して、外部装置であるECU2~4に送信する。通信部20において、受信回路22は、ECU2~4の何れかから送信されたマンチェスタ符号化された差動信号を、通信ケーブルを介して受信し、RZI符号化された信号(受信信号)RXに変換して出力する。なお、RZI符号化された信号RXに含まれるパルス波形のパルス幅は、初期状態では、設定値Xによって決定される。設定値Xは、イーサネットコントローラ13のMDIO133から、通信部20のMDIO23に転送され、レジスタ24に格納されている。また、受信回路22は、受信した差動信号の振幅が所定値以上であるか否かを表す信号EDを、信号RXとともに出力する。MCU10において、イーサネットコントローラ13は、信号RXをIO16及びマルチプレクサ14を介して受信するとともに、信号EDをIO17及びマルチプレクサ14を介して受信する。
【0019】
ここで、信号EDによって差動信号の振幅が所定値以上であることが表されていれば、イーサネットコントローラ13は、受信信号RXの信頼性が高いと判断して、受信信号RXに応じた所定の処理を行う。それに対し、信号EDによって差動信号の振幅が所定値未満であることが表されていれば、イーサネットコントローラ13は、受信信号RXの信頼性が低いと判断して、受信信号RXに応じた所定の処理を行わない。
【0020】
<受信回路22の構成例>
図2は、受信回路22の構成例を示すブロック図である。
図2に示すように、受信回路22は、差動受信部(差動受信回路)221と、エッジ検出部(エッジ検出回路)222と、ワンショットパルス生成部(ワンショットパルス生成回路)223と、パルス幅調整部(パルス幅調整回路)224と、フィルタ部(フィルタ回路)225と、を有する。パルス幅調整部224は、レジスタ24に格納された設定値Xを受信する設定値受信部2241と、設定値Xをデコードするデコード部2242と、を有する。
【0021】
差動受信部221は、マンチェスタ符号化された差動信号を受信する。エッジ検出部222は、差動受信部221によって受信された差動信号のエッジを検出する。ワンショットパルス生成部223は、例えば単安定マルチバイブレータであって、エッジ検出部222によってエッジが検出されたタイミングで、パルス幅調整部224によって設定された所定幅のワンショットパルスを生成し、RZI符号化された信号(受信信号)RXとして出力する。パルス幅調整部224は、MCU10からの指示に基づいて受信信号RXに含まれるパルスのパルス幅を調整可能に構成されている。なお、パルス幅調整部224を用いたパルス幅の調整方法については後述する。フィルタ部225は、差動信号を構成する2つの信号の最大値のみを通過させることにより、当該差動信号の振幅を表す信号EDを出力する。
【0022】
<パルス幅調整前の動作>
図3及び
図4は、パルス幅調整前のECU1の動作を示すタイミングチャートである。
図3は、ノイズが発生しなかった場合の例を示し、
図4は、ノイズが発生した場合の例を示している。また、
図3及び
図4の例では、簡略化のため、受信回路22によって受信される差動信号を構成する2つの信号のうちの一つの信号のみが示されている。
【0023】
ここで、マンチェスタ符号化された信号では、所定期間ごとに、電圧レベルがLレベルからHレベル、又は、HレベルからLレベルに切り替わる。そして、ある所定期間内においてさらに電圧レベルが変化した場合、当該所定期間における信号の論理値は1を表し、ある所定期間内において電圧レベルが変化しない場合、当該所定期間における信号の論理値は0を表す。
【0024】
例えば、時刻t51~t52の所定期間T1では、所定期間T1内の時刻t51aにおいて受信回路22の入力信号(マンチェスタ符号化された信号)が立ち下がっているため、所定期間T1における受信回路22の入力信号の論理値は1を表している。同様に、時刻t53~t54の所定期間T3では、所定期間T3内の時刻t53aにおいて受信回路22の入力信号が立ち上がっているため、所定期間T3における受信回路22の入力信号の論理値は1を表している。それに対し、時刻t52~t53の所定期間T2では、所定期間T2内において受信回路22の入力信号が変化していないため、所定期間T2における受信回路22の入力信号の論理値は0を表している。
【0025】
まず、
図3の例では、ノイズが発生していないため、受信回路22の出力信号(信号RX)に含まれる隣接するパルスは衝突していない。それに対し、
図4の例では、ノイズの発生により入力信号の波形が崩れているため、受信回路22は、本来の入力信号の変化タイミング(時刻t51a)よりも遅れたタイミング(時刻t51b)でエッジを検出し、パルス幅Wのワンショットパルスを出力信号として生成している。その結果、
図4の例では、受信回路22の出力信号(信号RX)に含まれる隣接するパルスが衝突してしまっている(時刻t52付近)。この場合、受信回路22は、受信した差動信号(入力信号)から正確なデータを取得することができない。
【0026】
そこで、本実施の形態にかかるECU1は、パルス幅調整部224を用いてパルス幅Wをできるだけ短くなるように調整することにより、ノイズが発生した場合でも、隣接するパルスの衝突を防いで、精度良く差動信号を受信することを可能にしている。
【0027】
<パルス幅調整方法>
以下、
図5を用いて、パルス幅Wの調整方法について説明する。
図5は、ECU1のテストモードでの動作を示すフローチャートである。
【0028】
まず、動作モードが通常動作モード及びテストモードのうちのテストモードに設定される(ステップS101)。動作モードがテストモードに設定されると、まず、CPU11によるテストデータTXの生成が行われる。また、パルス幅Wが最大値に設定される。さらに、通信部20がループバックモードに設定される。ループバックモードでは、通信部20に設けられた送信回路21が、送信データ(テストデータ)TXを外部に送信するのではなく、受信回路22に送信するようになる。
【0029】
その後、CPU11からRAM12へのテストデータTXの書き込みが行われる。また、CPU11からイーサネットコントローラ13のMAC部131に対して、テストデータTXの送信要求を発行する。イーサネットコントローラ13は、テストデータTXを、MAC部131からPLCA/PCS/PMA132、マルチプレクサ14及びIO15を介して、通信部20に出力する(ステップS102)。
【0030】
通信部20において、送信回路21は、テストデータTXを、マンチェスタ符号化された差動信号に変換する。そして、送信回路21は、当該差動信号を外部に向けて送信するのではなく、通信部20に設けられた受信回路22に送信する。受信回路22は、テストデータTXである差動信号をRZI符号化された信号に変換し、受信信号RXとして出力する。具体的には、受信回路22は、テストデータTXである差動信号のエッジを検出して、当該エッジを検出したタイミングでパルス幅Wのワンショットパルスを生成し、受信信号RXとして出力する。
【0031】
その後、CPU11によって、テストデータTXと、それに対応する受信信号RXと、が一致しているか否かの判定が行われる(ステップS103)。例えば、テストデータTXとそれに対応する受信信号RXとが一致していると判定された場合(ステップS103のYES)、パルス幅Wが一段階短くなるように調整された後(ステップS104)、再びテストデータTXの送信、テストデータTXとそれに対応する受信信号RXとが一致しているか否かの判定、が行われる。
【0032】
そして、テストデータTXとそれに対応する受信信号RXとが一致していないと判定された場合(ステップS103のNO)、その一つ前に設定されたパルス幅Wが、正確に差動信号を受信可能な最短のパルス幅であるとして、通常動作モードにおいて用いられるパルス幅Wに設定される(ステップS105)。上記したように、パルス幅Wが短いほど、ノイズが発生しても隣接するパルスが衝突する可能性が低くなるため、ECU1は、精度よく差動信号を受信することが可能になる。
【0033】
このパルス幅Wの調整は、例えばECU1の組み立て時に一度だけ実施されてもよい。それにより、電源立ち上げ毎にパルス幅Wの調整が実施される場合と比較して、電源立ち上げ時間が短縮される。或いは、このパルス幅Wの調整は、電源立ち上げ毎に実施されてもよい。それにより、温度や電源電圧などの外部要因を考慮したパルス幅Wの調整が可能になる。
【0034】
図6は、パルス幅調整後のECU1の動作を示すタイミングチャートである。なお、
図6には、パルス幅調整前の受信回路22の出力信号のタイミングチャートも示されている。また、
図6の例では、簡略化のため、受信回路22によって受信される差動信号を構成する2つの信号のうちの一つの信号のみが示されている。
【0035】
図6の例では、ノイズの発生により入力信号の波形が崩れているため、受信回路22は、本来の入力信号の変化タイミング(時刻t11a)よりも遅れたタイミング(時刻t11b)でエッジを検出し、パルス幅Wのワンショットパルスを出力信号として生成している。ここで、パルス幅調整前では、ワンショットパルスのパルス幅Wが長いため、受信回路22の出力信号に含まれる隣接するパルスが衝突してしまっている(時刻t12付近)。それに対し、パルス幅調整後では、ワンショットパルスのパルス幅Wが短いため、受信回路22に含まれる隣接するパルスは衝突していない(時刻t12付近)。そのため、受信回路22は、受信した差動信号から正確なデータを取得することができる。
【0036】
このように、本実施の形態にかかるECU1は、パルス幅調整部224を用いてパルス幅Wをできるだけ短くなるように調整することにより、ノイズが発生した場合でも、隣接するパルスの衝突を防いで、精度良く差動信号を受信することを可能にしている。
【0037】
本実施の形態では、ECU1がテストデータを用いて実際に動作することによってパルス幅Wを調整する場合を例に説明したが、それには限定されない。例えば、ECU1が組み立てられる前に、ECU1の部品であるMCU10及び通信部20によって個別にパルス幅Wの決定に必要なテストが行われていてもよい。この場合、ECU1の組み立て時には、MCU10及び通信部20のそれぞれにはテスト結果がデバイス特性情報として記憶されている。そのため、ECU1は、MCU10及び通信部20のそれぞれのデバイス特性情報を参照することによって、テストモードにおいてテストを行うことなく、パルス幅Wを決定することができる。
【0038】
<受信回路22の変形例>
図7は、受信回路22の変形例を受信回路22aとして示すブロック図である。受信回路22aは、受信回路22と比較して、スルーレート制御部226をさらに備える。スルーレート制御部226は、RZI符号化された信号に含まれるワンショットパルスの立ち下がりをさらに急峻にさせる。それにより、差動信号の受信精度がさらに向上する。受信回路22aのその他の構成については、受信回路22と同様であるため、その説明を省略する。
【0039】
図8は、スルーレート制御部226の構成例を示す回路図である。スルーレート制御部226は、複数のCMOSトランジスタと、複数の論理回路と、によって構成される。なお、スルーレート制御部226は、
図8に示す回路構成に限られず、同等の動作を実現可能な他の回路構成に適宜変更可能である。
【0040】
<実施の形態2>
図9は、実施の形態2にかかるECU1bの構成例を示すブロック図である。ECU1bは、ECU1と比較して、MCU10の代わりにMCU10bを備える。MCU10bは、MCU10と比較して、遅延回路19をさらに備える。遅延回路19は、通信部20から受信したRZI符号化された信号RX、に含まれるパルスのパルス幅をMCU10bにおいて広げる。それにより、差動信号の受信精度がさらに向上する。ECU1bのその他の構成については、ECU1の場合と同様であるため、その説明を省略する。
【0041】
図10は、遅延回路19の構成例を示す回路図である。
図10に示すように、遅延回路19は、入力信号が初段に供給される直列接続された複数のバッファ191と、複数のバッファ191の最終段の出力とイネーブル信号ENとの論理和を出力するOR回路192と、OR回路192の出力と遅延回路19の入力信号との論理積を出力するAND回路193と、を備える。なお、遅延回路19は、
図10に示す回路構成に限られず、同等の動作を実現可能な他の回路構成に適宜変更可能である。
【0042】
<実施の形態3>
図11は、実施の形態3にかかるECU1cの構成例を示すブロック図である。ECU1cは、ECU1と比較して、MCU10の代わりにMCU10cを備える。MCU10cは、MCU10と比較して、IO18をさらに備える。IO18は、受信信号RXが伝搬するIO16に近接して配置されている。より好ましくは、IO18は、受信信号RXが伝搬するIO16に隣接して配置されている。
【0043】
ECU1cは、テストモードにおいて、受信信号RXが伝搬するIO16及びPAD(不図示)に近接するIO18及びPAD(不図示)にダミーデータDMが伝搬するように制御する。それにより、ECU1cは、受信信号RXの一部がダミーデータDMの影響を受けて破損しないように、当該受信信号RXに含まれるパルスのパルス幅Wの調整を行うことが可能となる。
【0044】
図12は、パルス幅調整前のECU1cの動作を示すタイミングチャートである。
図13は、パルス幅調整後のECU1cの動作を示すタイミングチャートである。
図12及び
図13の例では、簡略化のため、受信回路22によって受信される差動信号を構成する2つの信号のうちの一つの信号のみが示されている。
【0045】
まず、
図12の例では、ダミーデータDMの信号変化の影響を考慮したパルス幅Wの調整が行われていない。そのため、受信回路22の出力信号に含まれる複数のパルスの一部が、ダミーデータDMの信号変化の影響を受けて、Lレベルに達していない(時刻t21a、及び、時刻t23a)。この場合、受信回路22は、受信した差動信号から正確なデータを取得することができない。
【0046】
それに対し、
図13の例では、ダミーデータDMの信号変化の影響を考慮したパルス幅Wの調整が行われている。そのため、受信回路22の出力信号に含まれる複数のパルスの全てが、ダミーデータDMの信号変化の影響を受けることなく、Lレベルに達している。この場合、受信回路22は、受信した差動信号から正確なデータを取得することができる。
【0047】
このように、本実施の形態にかかるECU1cは、パルス幅調整部224を用いてパルス幅Wをできるだけ短くなるように調整することにより、ノイズが発生した場合でも、隣接するパルスの衝突を防いで、精度良く差動信号を受信することを可能にしている。さらに、本実施の形態にかかるECU1cは、近接する信号の影響を考慮したパルス幅Wの調整を行うことにより、近接する信号の影響を受けることなく、より精度良く差動信号を受信することができる。
【0048】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【0049】
さらに本開示は、ECU(半導体装置)1の処理の一部又は全部を、CPUにコンピュータプログラムを実行させることにより実現することが可能である。
【0050】
上述したプログラムは、コンピュータに読み込まれた場合に、実施形態で説明された1又はそれ以上の機能をコンピュータに行わせるための命令群(又はソフトウェアコード)を含む。プログラムは、非一時的なコンピュータ可読媒体又は実体のある記憶媒体に格納されてもよい。限定ではなく例として、コンピュータ可読媒体又は実体のある記憶媒体は、RAM(Random-Access Memory)、ROM(Read-Only Memory)、フラッシュメモリ、SSD(Solid-State Drive)又はその他のメモリ技術、CD-ROM、DVD(Digital Versatile Disc)、Blu-ray(登録商標)ディスク又はその他の光ディスクストレージ、磁気カセット、磁気テープ、磁気ディスクストレージ又はその他の磁気ストレージデバイスを含む。プログラムは、一時的なコンピュータ可読媒体又は通信媒体上で送信されてもよい。限定ではなく例として、一時的なコンピュータ可読媒体又は通信媒体は、電気的、光学的、音響的、またはその他の形式の伝搬信号を含む。
【符号の説明】
【0051】
SYS1 通信システム
1 ECU
1b ECU
1c ECU
2~4 ECU
10 MCU
10b MCU
10c MCU
11 CPU
12 RAM
13 イーサネットコントローラ
14 マルチプレクサ
15~18 IO
19 遅延回路
20 通信部
21 送信回路
22 受信回路
22a 受信回路
23 MDIO
24 レジスタ
131 MAC部
132 PLCA/PCS/PMA
133 MDIO
191 バッファ
192 OR回路
193 AND回路
221 差動受信部
222 エッジ検出部
223 ワンショットパルス生成部
224 パルス幅調整部
225 フィルタ部
226 スルーレート制御部
2241 設定値受信部
2242 デコード部