知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024123797
(43)【公開日】2024-09-12
(54)【発明の名称】高周波モジュール
(51)【国際特許分類】
H01P 5/02 20060101AFI20240905BHJP
【ＦＩ】
H01P5/02 603Z
【審査請求】有
【請求項の数】5
【出願形態】ＯＬ
(21)【出願番号】P 2023031484
(22)【出願日】2023-03-02
(71)【出願人】
【識別番号】000000572
【氏名又は名称】アンリツ株式会社
(74)【代理人】
【識別番号】110003694
【氏名又は名称】弁理士法人有我国際特許事務所
(72)【発明者】
【氏名】神馬 萌子
(72)【発明者】
【氏名】神園 隆司
(72)【発明者】
【氏名】小林 豊
(57)【要約】
【課題】高周波伝送特性を改善できる高周波モジュールを提供する。
【解決手段】コネクタ５０とコネクタ６０が取り付けられた金属製のパッケージ４０と、石英からなる基板本体にグランデッドコプレーナ型の伝送路１４が形成され、コネクタ５０の中心導体が信号線パターンの端部に電気的に接続され、コネクタの外部導体が裏面グランドパターンに電気的に接続されている第１伝送路基板１０と、石英からなる基板本体にグランデッドコプレーナ型の伝送路２４が形成され、コネクタ６０の中心導体が信号線パターンの端部に電気的に接続され、コネクタの外部導体が裏面グランドパターンに電気的に接続されている第２伝送路基板２０と、入力側が伝送路１４に接続され、出力側が伝送路２４に接続された集積回路３１を有する集積回路素子３０と、を備え、伝送路１４の線路長と伝送路２４の線路長が互いに異なる。
【選択図】図７
【解決手段】コネクタ５０とコネクタ６０が取り付けられた金属製のパッケージ４０と、石英からなる基板本体にグランデッドコプレーナ型の伝送路１４が形成され、コネクタ５０の中心導体が信号線パターンの端部に電気的に接続され、コネクタの外部導体が裏面グランドパターンに電気的に接続されている第１伝送路基板１０と、石英からなる基板本体にグランデッドコプレーナ型の伝送路２４が形成され、コネクタ６０の中心導体が信号線パターンの端部に電気的に接続され、コネクタの外部導体が裏面グランドパターンに電気的に接続されている第２伝送路基板２０と、入力側が伝送路１４に接続され、出力側が伝送路２４に接続された集積回路３１を有する集積回路素子３０と、を備え、伝送路１４の線路長と伝送路２４の線路長が互いに異なる。
【選択図】図７
【特許請求の範囲】
【請求項1】
第１コネクタ（５０）及び第２コネクタ（６０）が取り付けられた金属製のパッケージ（４０）と、
前記パッケージ内に収容され、誘電体からなる第１伝送路基板本体（１１）の表面に第１信号線パターン（１２）と該第１信号線パターンの両側に間隔を開けて配置された第１グランドパターン（１３，１３）とからなる第１伝送路（１４）が形成され、前記第１伝送路基板本体の裏面に第１裏面グランドパターン（１５）が形成され、前記第１コネクタの中心導体（５１）が前記第１信号線パターンの端部に電気的に接続され、前記第１コネクタの外部導体（５２）が前記第１裏面グランドパターンに電気的に接続されている第１伝送路基板（１０）と、
前記パッケージ内に収容され、誘電体からなる第２伝送路基板本体（２１）の表面に第２信号線パターン（２２）と該第２信号線パターンの両側に間隔を開けて配置された第２グランドパターン（２３，２３）とからなる第２伝送路（２４）が形成され、前記第２伝送路基板本体の裏面に第２裏面グランドパターン（２５）が形成され、前記第２コネクタの中心導体（６１）が前記第２信号線パターンの端部に電気的に接続され、前記第２コネクタの外部導体（６２）が前記第２裏面グランドパターンに電気的に接続されている第２伝送路基板（２０）と、
入力側が前記第１伝送路に接続され、出力側が前記第２伝送路に接続された集積回路（３１）を有する集積回路素子（３０）と、を備え、
前記第１伝送路の線路長と前記第２伝送路の線路長は、前記第１伝送路の線路長と前記第２伝送路の線路長が互いに異なるように設定されていることを特徴とする高周波モジュール。
前記パッケージ内に収容され、誘電体からなる第１伝送路基板本体（１１）の表面に第１信号線パターン（１２）と該第１信号線パターンの両側に間隔を開けて配置された第１グランドパターン（１３，１３）とからなる第１伝送路（１４）が形成され、前記第１伝送路基板本体の裏面に第１裏面グランドパターン（１５）が形成され、前記第１コネクタの中心導体（５１）が前記第１信号線パターンの端部に電気的に接続され、前記第１コネクタの外部導体（５２）が前記第１裏面グランドパターンに電気的に接続されている第１伝送路基板（１０）と、
前記パッケージ内に収容され、誘電体からなる第２伝送路基板本体（２１）の表面に第２信号線パターン（２２）と該第２信号線パターンの両側に間隔を開けて配置された第２グランドパターン（２３，２３）とからなる第２伝送路（２４）が形成され、前記第２伝送路基板本体の裏面に第２裏面グランドパターン（２５）が形成され、前記第２コネクタの中心導体（６１）が前記第２信号線パターンの端部に電気的に接続され、前記第２コネクタの外部導体（６２）が前記第２裏面グランドパターンに電気的に接続されている第２伝送路基板（２０）と、
入力側が前記第１伝送路に接続され、出力側が前記第２伝送路に接続された集積回路（３１）を有する集積回路素子（３０）と、を備え、
前記第１伝送路の線路長と前記第２伝送路の線路長は、前記第１伝送路の線路長と前記第２伝送路の線路長が互いに異なるように設定されていることを特徴とする高周波モジュール。
【請求項2】
前記第１伝送路の線路長と前記第２伝送路の線路長は、前記集積回路単体の利得がピークとなる周波数と前記高周波モジュール全体の伝送特性の落ち込みであるディップが発生する周波数とが等しくなるように設定されている、請求項１に記載の高周波モジュール。
【請求項3】
前記第１グランドパターンにおいて前記第１信号線パターンに対向する側の縁部に沿って、前記第１グランドパターンと前記第１裏面グランドパターンとを導通させる第１ビアホール（１６）が形成され、前記第１グランドパターンの前記縁部と前記第１ビアホールとの距離がデザインルールの下限値に等しく、
前記第２グランドパターンにおいて前記第２信号線パターンに対向する側の縁部に沿って、前記第２グランドパターンと前記第２裏面グランドパターンとを導通させる第２ビアホール（２６）が形成され、前記第２グランドパターンの前記縁部と前記第２ビアホールとの距離がデザインルールの下限値に等しい、請求項２に記載の高周波モジュール。
前記第２グランドパターンにおいて前記第２信号線パターンに対向する側の縁部に沿って、前記第２グランドパターンと前記第２裏面グランドパターンとを導通させる第２ビアホール（２６）が形成され、前記第２グランドパターンの前記縁部と前記第２ビアホールとの距離がデザインルールの下限値に等しい、請求項２に記載の高周波モジュール。
【請求項4】
前記第１伝送路基板本体において前記第１コネクタが取り付けられた側の前記パッケージの壁部（４３）に対向する側の縁部に、前記第１伝送路基板本体の側面がメタライズされて前記第１グランドパターンと前記第１裏面グランドパターンとを導通させる第１キャスタレーション（１７）が形成され、
前記第２伝送路基板本体において前記第２コネクタが取り付けられた側の前記パッケージの前記壁部に対向する側の縁部に、前記第２伝送路基板本体の側面がメタライズされて前記第２グランドパターンと前記第２裏面グランドパターンとを導通させる第２キャスタレーション（２７）が形成されている、請求項３に記載の高周波モジュール。
前記第２伝送路基板本体において前記第２コネクタが取り付けられた側の前記パッケージの前記壁部に対向する側の縁部に、前記第２伝送路基板本体の側面がメタライズされて前記第２グランドパターンと前記第２裏面グランドパターンとを導通させる第２キャスタレーション（２７）が形成されている、請求項３に記載の高周波モジュール。
【請求項5】
前記第１コネクタの前記外部導体又は前記外部導体に接続された前記パッケージと前記第１グランドパターンとを接続する金属製の第１接続導体（１８）が設けられ、
前記第２コネクタの前記外部導体又は前記外部導体に接続された前記パッケージと前記第２グランドパターンとを接続する金属製の第２接続導体（２８）が設けられている、請求項４に記載の高周波モジュール。
前記第２コネクタの前記外部導体又は前記外部導体に接続された前記パッケージと前記第２グランドパターンとを接続する金属製の第２接続導体（２８）が設けられている、請求項４に記載の高周波モジュール。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、高周波モジュールに関する。
【背景技術】
【0002】
例えば１００Ｇｂａｕｄを超える高周波のＰＡＭ４（Pulse Amplitude Modulation 4）信号を増幅可能な進行波アンプがモジュール化されて構成された高周波モジュールが求められている。一般に、このような高周波モジュールは、例えば、金属製のパッケージに入力伝送路と集積回路と出力伝送路とが順に接続された状態で収容され、パッケージに取り付けられた入力コネクタに入力された高周波信号が、入力伝送路を通って集積回路で増幅され、増幅された信号が出力伝送路を通ってパッケージに取り付けられた出力コネクタから取り出されるようになっている。高周波信号を増幅等する高周波モジュールでは、インピーダンス不整合などによる伝送特性の劣化を抑制するために、種々の対策が行われている（例えば、特許文献１参照）。
【0003】
特許文献１には、信号線のパターン幅や基板厚を変えて特性インピーダンスを変化させ、インピーダンス不整合による伝送特性の劣化を防止する伝送装置が開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特許第６３８５３１６号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、特許文献１に記載のような従来の技術では、信号線のパターン幅や基板厚を変えて特性インピーダンスを変化させていたので、特性インピーダンスの調整が複雑になっていた。また、高周波モジュールの反射特性や透過特性などの伝送特性に見られる落ち込み（以下、ディップともいう）を取り除くことも難しかった。
【0006】
本発明は、このような課題を解決するためになされたものであって、モジュール全体での高周波伝送特性を改善できる高周波モジュールを提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明の高周波モジュールは、第１コネクタ（５０）及び第２コネクタ（６０）が取り付けられた金属製のパッケージ（４０）と、前記パッケージ内に収容され、誘電体からなる第１伝送路基板本体（１１）の表面に第１信号線パターン（１２）と該第１信号線パターンの両側に間隔を開けて配置された第１グランドパターン（１３，１３）とからなる第１伝送路（１４）が形成され、前記第１伝送路基板本体の裏面に第１裏面グランドパターン（１５）が形成され、前記第１コネクタの中心導体（５１）が前記第１信号線パターンの端部に電気的に接続され、前記第１コネクタの外部導体（５２）が前記第１裏面グランドパターンに電気的に接続されている第１伝送路基板（１０）と、前記パッケージ内に収容され、誘電体からなる第２伝送路基板本体（２１）の表面に第２信号線パターン（２２）と該第２信号線パターンの両側に間隔を開けて配置された第２グランドパターン（２３，２３）とからなる第２伝送路（２４）が形成され、前記第２伝送路基板本体の裏面に第２裏面グランドパターン（２５）が形成され、前記第２コネクタの中心導体（６１）が前記第２信号線パターンの端部に電気的に接続され、前記第２コネクタの外部導体（６２）が前記第２裏面グランドパターンに電気的に接続されている第２伝送路基板（２０）と、入力側が前記第１伝送路に接続され、出力側が前記第２伝送路に接続された集積回路（３１）を有する集積回路素子（３０）と、を備え、前記第１伝送路の線路長と前記第２伝送路の線路長は、前記第１伝送路の線路長と前記第２伝送路の線路長が互いに異なるように設定されていることを特徴とする。
【0008】
この構成により、本発明の高周波モジュールは、第１伝送路の線路長と第２伝送路の線路長とが互いに異なるように設定することにより、第１伝送路及び第２伝送路の線路長に依存して発生するディップが強調される現象を抑制することができる。このようにして、伝送特性のディップの強調を抑制することでモジュール全体での高周波伝送特性を改善することができる。
【0009】
また、本発明の高周波モジュールにおいて、前記第１伝送路の線路長と前記第２伝送路の線路長は、前記集積回路単体の利得がピークとなる周波数と前記高周波モジュール全体の伝送特性の落ち込みであるディップが発生する周波数とが等しくなるように設定されている構成であってもよい。
【0010】
この構成により、本発明の高周波モジュールは、集積回路単体の利得がピークとなる周波数と高周波モジュール全体の伝送特性のディップが発生する周波数とが等しくなるように、第１伝送路及び第２伝送路の線路長を設定することにより、高周波モジュール全体での伝送特性のディップを相殺することができる。このようにして、高周波モジュール全体での高周波伝送特性を改善することができる。
【0011】
また、本発明の高周波モジュールにおいて、前記第１グランドパターンにおいて前記第１信号線パターンに対向する側の縁部に沿って、前記第１グランドパターンと前記第１裏面グランドパターンとを導通させる第１ビアホール（１６）が形成され、前記第１グランドパターンの前記縁部と前記第１ビアホールとの距離がデザインルールの下限値に等しく、
前記第２グランドパターンにおいて前記第２信号線パターンに対向する側の縁部に沿って、前記第２グランドパターンと前記第２裏面グランドパターンとを導通させる第２ビアホール（２６）が形成され、前記第２グランドパターンの前記縁部と前記第２ビアホールとの距離がデザインルールの下限値に等しい構成であってもよい。
前記第２グランドパターンにおいて前記第２信号線パターンに対向する側の縁部に沿って、前記第２グランドパターンと前記第２裏面グランドパターンとを導通させる第２ビアホール（２６）が形成され、前記第２グランドパターンの前記縁部と前記第２ビアホールとの距離がデザインルールの下限値に等しい構成であってもよい。
【0012】
パッケージと伝送路の従来の接続構造では、信号線パターン近傍のグランドパターンにおいてビアホールが存在しない領域を信号が伝搬することにより、伝送特性のディップが生じる原因になっていた。これに対し、上記構成により、信号が伝搬する上記領域においてグランドパターンと裏面グランドパターンとを直接接続して電気的に一体化することにより、高周波伝送特性を改善することができる。
【0013】
また、本発明の高周波モジュールにおいて、前記第１伝送路基板本体において前記第１コネクタが取り付けられた側の前記パッケージの壁部（４３）に対向する側の縁部に、前記第１伝送路基板本体の側面がメタライズされて前記第１グランドパターンと前記第１裏面グランドパターンとを導通させる第１キャスタレーション（１７）が形成され、前記第２伝送路基板本体において前記第２コネクタが取り付けられた側の前記パッケージの前記壁部に対向する側の縁部に、前記第２伝送路基板本体の側面がメタライズされて前記第２グランドパターンと前記第２裏面グランドパターンとを導通させる第２キャスタレーション（２７）が形成されている構成であってもよい。
【0014】
パッケージと伝送路の従来の接続構造では、基板本体においてコネクタが取り付けられた側のパッケージの壁部に対向する側の縁部近傍の領域を信号が伝搬することにより、伝送特性のディップが生じる原因になっていた。これに対し、上記構成とすることにより、キャスタレーションによりグランドパターンと裏面グランドパターンとを直接接続して電気的に一体化することにより、高周波伝送特性を改善することができる。
【0015】
また、本発明の高周波モジュールにおいて、前記第１コネクタの前記外部導体又は前記外部導体に接続された前記パッケージと前記第１グランドパターンとを接続する金属製の第１接続導体（１８）が設けられ、前記第２コネクタの前記外部導体又は前記外部導体に接続された前記パッケージと前記第２グランドパターンとを接続する金属製の第２接続導体（２８）が設けられている構成であってもよい。
【0016】
パッケージと伝送路の従来の接続構造では、基板本体の表面のグランドパターンにおいて、ビアホールを配置することができない基板端からビアホールまでの間の領域は、金属製のパッケージと表面のグランドパターンが直接的に電気的に接続されていない。このように基板本体のコネクタ側の基板端からビアホール間で表裏のグランドパターンが接続されていない領域を信号が伝搬することにより、高周波伝送特性が劣化していた。これに対し、コネクタの外部導体又は外部導体に接続されたパッケージと表面のグランドパターンとを接続導体で直接的に接続することにより、金属製のパッケージと表面のグランドパターンとを電気的に一体化して、高周波伝送特性を改善することができる。
【発明の効果】
【0017】
本発明によれば、モジュール全体での高周波伝送特性を改善できる高周波モジュールを提供することができる。
【図面の簡単な説明】
【0018】
【図1】本発明の一実施形態に係る高周波モジュールの概略平面図である。
【図2】本発明の一実施形態に係る高周波モジュールに用いられる接続構造の一例を示す部分平面図である。
【図3】（ａ）は伝送路基板のシミュレーションモデルを示し、（ｂ）は反射特性、（ｃ）は透過特性のシミュレーション結果を示す図であり、破線はグランドパターン端－ビアホール間の距離ｄ１がデザインルール下限値の３倍強に設定された構成例１、実線は距離ｄ１がデザインルール下限値に設定された構成例２を示す。
【図4】（ａ）は伝送路基板のシミュレーションモデルを示し、（ｂ）は反射特性、（ｃ）は透過特性のシミュレーション結果を示す図であり、実線はキャスタレーションのある構成例３、破線はキャスタレーションのない構成例１を示す。
【図5】（ａ）は伝送路基板の淵に沿ってビアホールが形成されたシミュレーションモデル（構成例４）を示し、（ｂ）は反射特性、（ｃ）は透過特性のシミュレーション結果を示す図である。
【図6】（ａ）は本発明の一実施形態に係る高周波モジュールに用いられる接続構造において使用する伝送路基板のシミュレーションモデルを示し、（ｂ）は反射特性、（ｃ）は透過特性のシミュレーション結果を示す図である。
【図7】本発明の一実施形態に係る高周波モジュールの構成を示す平面図である。
【図8】集積回路単体の透過特性の実測結果を示す図である。
【図9】（ａ）は高周波モジュールのシミュレーションモデル（参考例１）を示し、（ｂ）は反射特性、（ｃ）は透過特性の実測結果を示す図である。
【図10】（ａ）は参考例２の高周波モジュールの構成を示し、（ｂ）は反射特性、（ｃ）は透過特性の実測結果を示す図である。
【図11】基板長を変えて伝送特性のシミュレーションを行なった結果を示し、（ａ）は高周波モジュールに用いられる伝送路基板のシミュレーションモデルを示し、（ｂ）は反射特性、（ｃ）は透過特性のシミュレーション結果を示す図である。
【図12】（ａ）は高周波モジュールのシミュレーションモデル（参考例３）を示し、（ｂ）は反射特性、（ｃ）は透過特性のシミュレーション結果を示す図である。
【図13】本発明の一実施形態に係る高周波モジュールの伝送特性のシミュレーション結果を示し、（ａ）は反射特性、（ｂ）は透過特性のシミュレーション結果を示す図である。
【図14】（ａ）は高周波モジュールへの入力信号のアイダイヤグラムを示し、（ｂ）は本発明の実施形態に係る高周波モジュールからの出力信号のアイダイヤグラムを示し、（ｃ）は参考例１に係る高周波モジュールからの出力信号のアイダイヤグラムを示す。
【発明を実施するための形態】
【0019】
以下、本発明の実施形態について、図面を参照して説明する。
【0020】
図１は、本発明の実施形態に係る高周波モジュールの構成を示す図である。高周波モジュール１は、例えば１００Ｇｂａｕｄを超える高周波のＰＡＭ４信号を増幅可能な高周波モジュールである。図１に示すように、高周波モジュール１は、入力側の伝送路１４が設けられた第１伝送路基板１０と、出力側の伝送路２４が設けられた第２伝送路基板２０と、アンプ回路などの集積回路３１を有する集積回路素子３０と、これらの構成要素を収容する金属製のパッケージ４０とを備えている。パッケージ４０には、入力用のコネクタ５０と出力用のコネクタ６０が取り付けられている。
【0021】
（第１伝送路基板）
図２及び図７に示すように、入力側の第１伝送路基板１０は、例えば石英などの誘電体からなる基板本体１１の表面１１ａに、金属箔からなる線状の信号線パターン１２と、信号線パターン１２の両側に間隔を開けて配置されたグランド（ＧＮＤ）パターン１３，１３とが形成されている。以下では、信号線パターン１２とＧＮＤパターン１３，１３との組み合わせを伝送路１４という。裏面１１ｂあるいは中間層には、ＧＮＤパターン１５（裏面ＧＮＤパターンともいう）が形成されている。すなわち、第１伝送路基板１０には、グランデッドコプレーナー線路型の伝送路１４が形成されている。
図２及び図７に示すように、入力側の第１伝送路基板１０は、例えば石英などの誘電体からなる基板本体１１の表面１１ａに、金属箔からなる線状の信号線パターン１２と、信号線パターン１２の両側に間隔を開けて配置されたグランド（ＧＮＤ）パターン１３，１３とが形成されている。以下では、信号線パターン１２とＧＮＤパターン１３，１３との組み合わせを伝送路１４という。裏面１１ｂあるいは中間層には、ＧＮＤパターン１５（裏面ＧＮＤパターンともいう）が形成されている。すなわち、第１伝送路基板１０には、グランデッドコプレーナー線路型の伝送路１４が形成されている。
【0022】
第１伝送路基板１０には、基板本体１１の表面１１ａから裏面１１ｂに貫通した複数のビアホール１６が形成され、表面１１ａのＧＮＤパターン１３と裏面ＧＮＤパターン１５とを導通させている。ビアホール１６は、ＧＮＤパターン１３と裏面ＧＮＤパターン１５との導通を図る上では多い方が好ましいが、多すぎると第１伝送路基板１０の強度が弱くなるので、必要な強度は確保しつつ十分に導通をとるよう個数及び配置を適宜設定可能である。本実施形態の信号線パターン１２の中途には、直流成分をカットするシリコンキャパシタ１９が設けられているが、必要に応じて省いてもよい。
【0023】
（第２伝送路基板）
図７に示すように、出力側の第２伝送路基板２０は、入力側の第１伝送路基板１０と同様の構成を有している。出力側の第２伝送路基板２０は、例えば石英などの誘電体からなる基板本体２１の表面２１ａに、金属箔からなる線状の信号線パターン２２と、信号線パターン２２の両側に間隔を開けて配置されたＧＮＤパターン２３，２３とが形成されている。信号線パターン２２とＧＮＤパターン２３，２３との組み合わせを伝送路２４ともいう。裏面２１ｂには、ＧＮＤパターン２５（裏面ＧＮＤパターンともいう）が形成されている。すなわち、第２伝送路基板２０には、グランデッドコプレーナー線路型の伝送路２４が形成されている。
図７に示すように、出力側の第２伝送路基板２０は、入力側の第１伝送路基板１０と同様の構成を有している。出力側の第２伝送路基板２０は、例えば石英などの誘電体からなる基板本体２１の表面２１ａに、金属箔からなる線状の信号線パターン２２と、信号線パターン２２の両側に間隔を開けて配置されたＧＮＤパターン２３，２３とが形成されている。信号線パターン２２とＧＮＤパターン２３，２３との組み合わせを伝送路２４ともいう。裏面２１ｂには、ＧＮＤパターン２５（裏面ＧＮＤパターンともいう）が形成されている。すなわち、第２伝送路基板２０には、グランデッドコプレーナー線路型の伝送路２４が形成されている。
【0024】
第２伝送路基板２０には、基板本体２１の表面２１ａから裏面２１ｂに貫通した複数のビアホール２６が形成され、表面２１ａのＧＮＤパターン２３と裏面ＧＮＤパターン２５とを導通させている。信号線パターン２２の中途には、伝送特性を改善するためにシリコンキャパシタ２９が設けられている。
【0025】
（集積回路素子）
図７に示すように、第１伝送路基板１０の伝送路１４に入力側が接続され、第２伝送路基板２０の伝送路２４に出力側が接続された集積回路３１を有している。具体的には、集積回路素子３０は、半導体基板（又はチップ）上に例えば増幅回路などの集積回路（ＩＣ）３１が形成され、入力端子３２ａと、入力側ＧＮＤ端子３２ｂと、出力端子３３ａと、出力側ＧＮＤ端子３３ｂとを備えている。入力端子３２ａは、集積回路素子３０内で集積回路３１の入力側に接続されるとともに、第１伝送路基板１０の信号線パターン１２の一端に例えば１又は複数本のワイヤーで接続されている。入力側ＧＮＤ端子３２ｂは、集積回路素子３０内で集積回路３１のＧＮＤに接続されるとともに、第１伝送路基板１０のＧＮＤパターン１３に例えば１又は複数本のワイヤーで接続されている。出力端子３３ａは、集積回路素子３０内で集積回路３１の出力側に接続されるとともに、第２伝送路基板２０の信号線パターン２２の一端に例えば１又は複数本のワイヤーで接続されている。出力側ＧＮＤ端子３３ｂは、集積回路素子３０内で集積回路３１のＧＮＤに接続されるとともに、第２伝送路基板２０のＧＮＤパターン２３に例えば１又は複数本のワイヤーで接続されている。
図７に示すように、第１伝送路基板１０の伝送路１４に入力側が接続され、第２伝送路基板２０の伝送路２４に出力側が接続された集積回路３１を有している。具体的には、集積回路素子３０は、半導体基板（又はチップ）上に例えば増幅回路などの集積回路（ＩＣ）３１が形成され、入力端子３２ａと、入力側ＧＮＤ端子３２ｂと、出力端子３３ａと、出力側ＧＮＤ端子３３ｂとを備えている。入力端子３２ａは、集積回路素子３０内で集積回路３１の入力側に接続されるとともに、第１伝送路基板１０の信号線パターン１２の一端に例えば１又は複数本のワイヤーで接続されている。入力側ＧＮＤ端子３２ｂは、集積回路素子３０内で集積回路３１のＧＮＤに接続されるとともに、第１伝送路基板１０のＧＮＤパターン１３に例えば１又は複数本のワイヤーで接続されている。出力端子３３ａは、集積回路素子３０内で集積回路３１の出力側に接続されるとともに、第２伝送路基板２０の信号線パターン２２の一端に例えば１又は複数本のワイヤーで接続されている。出力側ＧＮＤ端子３３ｂは、集積回路素子３０内で集積回路３１のＧＮＤに接続されるとともに、第２伝送路基板２０のＧＮＤパターン２３に例えば１又は複数本のワイヤーで接続されている。
【0026】
（パッケージ）
パッケージ４０は、金属製であり、具体的には金属製の容器４１と金属製の蓋とを有し、容器４１に蓋が取り付けられて金属壁で囲まれた内部空間を形成し、内部空間に第１伝送路基板１０、集積回路素子３０、及び第２伝送路基板２０が収容されるようになっている。容器４１の対向する壁部４３ａ，４３ｂには、それぞれ貫通孔が形成され、貫通孔に例えばＷコネクタなどの同軸型のコネクタ５０及びコネクタ６０がそれぞれ取り付けられている。入力用のコネクタ５０は、中心導体５１と、絶縁材を介して中心導体５１に対し同軸状に形成された外部導体５２とを備えている。出力用のコネクタ６０は、中心導体６１と、絶縁材を介して中心導体６１に対し同軸状に形成された外部導体６２とを備えている。また、金属製の蓋の裏側には電波吸収体が取り付けられており、形成された内部空間での空間共振が抑制されるようになっている。
パッケージ４０は、金属製であり、具体的には金属製の容器４１と金属製の蓋とを有し、容器４１に蓋が取り付けられて金属壁で囲まれた内部空間を形成し、内部空間に第１伝送路基板１０、集積回路素子３０、及び第２伝送路基板２０が収容されるようになっている。容器４１の対向する壁部４３ａ，４３ｂには、それぞれ貫通孔が形成され、貫通孔に例えばＷコネクタなどの同軸型のコネクタ５０及びコネクタ６０がそれぞれ取り付けられている。入力用のコネクタ５０は、中心導体５１と、絶縁材を介して中心導体５１に対し同軸状に形成された外部導体５２とを備えている。出力用のコネクタ６０は、中心導体６１と、絶縁材を介して中心導体６１に対し同軸状に形成された外部導体６２とを備えている。また、金属製の蓋の裏側には電波吸収体が取り付けられており、形成された内部空間での空間共振が抑制されるようになっている。
【0027】
（接続構造）
次に、金属製のパッケージ４０と第１伝送路基板１０の伝送路１４との接続構造１００について説明する。
次に、金属製のパッケージ４０と第１伝送路基板１０の伝送路１４との接続構造１００について説明する。
【0028】
図２に示すように、コネクタ５０の中心導体５１は、第１伝送路基板１０の信号線パターン１２の端部にハンダ付けなどにより電気的に接続されている。コネクタ５０の外部導体５２は、パッケージ４０の壁部４３に電気的に接続されるとともに、壁部４３又は適当な導電部材などを介して、あるいは直接的に第１伝送路基板１０の裏面ＧＮＤパターン１５に電気的に接続されている。
【0029】
＜ＧＮＤパターンにおけるビアホールの配置＞
第１伝送路基板１０には、ＧＮＤパターン１３において信号線パターン１２に対向する側の縁部に沿って、ＧＮＤパターン１３と裏面ＧＮＤパターン１５とを導通させるビアホール１６が１列で形成され、ビアホール１６は、ＧＮＤパターン１３の該縁部（すなわちＧＮＤパターン１３を画する境界又は端）とビアホール１６との距離が、製造上の制限であるデザインルールの下限値に等しいように配置される。ここで、ＧＮＤパターン１３の縁部とビアホール１６との距離とは、ＧＮＤパターン１３の信号線パターン１２に対向する側の縁部（境界）からビアホール１６の信号線パターン１２側の端までの最短距離を指すものとする。また、ビアホール１６は、隣接するビアホール１６，１６の間隔がデザインルールの下限値に等しいように配置される。ここで、隣接するビアホール１６，１６の間隔とは、ビアホール１６の相手側寄りの端同士の間隔を指すものとする。具体的には、本実施形態では、例えば、ＧＮＤパターン１３の縁部からビアホール１６との距離を０．０５ｍｍ、隣接ビアホール１６，１６の間隔を０．２ｍｍとした。
第１伝送路基板１０には、ＧＮＤパターン１３において信号線パターン１２に対向する側の縁部に沿って、ＧＮＤパターン１３と裏面ＧＮＤパターン１５とを導通させるビアホール１６が１列で形成され、ビアホール１６は、ＧＮＤパターン１３の該縁部（すなわちＧＮＤパターン１３を画する境界又は端）とビアホール１６との距離が、製造上の制限であるデザインルールの下限値に等しいように配置される。ここで、ＧＮＤパターン１３の縁部とビアホール１６との距離とは、ＧＮＤパターン１３の信号線パターン１２に対向する側の縁部（境界）からビアホール１６の信号線パターン１２側の端までの最短距離を指すものとする。また、ビアホール１６は、隣接するビアホール１６，１６の間隔がデザインルールの下限値に等しいように配置される。ここで、隣接するビアホール１６，１６の間隔とは、ビアホール１６の相手側寄りの端同士の間隔を指すものとする。具体的には、本実施形態では、例えば、ＧＮＤパターン１３の縁部からビアホール１６との距離を０．０５ｍｍ、隣接ビアホール１６，１６の間隔を０．２ｍｍとした。
【0030】
また、ＧＮＤパターン１３においてビアホール１６が多いほど、金属製のパッケージ４０に接続された裏面ＧＮＤパターン１５と表面１１ａのＧＮＤパターン１３とが電気的に一体化するが、第１伝送路基板１０が割れてしまうリスクが高くなるので、ビアホール１６の個数は必要最小限にするのが好ましい。そのため、ＧＮＤパターン１３の淵に沿うようにビアホール１６を配置してもよい。本実施形態では、ＧＮＤパターン１３において信号線パターン１２に対向する側の縁部に沿って配置された１列のビアホール１６に加えて、ＧＮＤパターン１３において信号線パターン１２に対向する側とは反対側の縁部に沿って、ＧＮＤパターン１３と裏面ＧＮＤパターン１５とを導通させるビアホール１６が１列で形成されている。本実施形態では、ビアホール１６は１つのＧＮＤパターン１３においてこれら２列のみに限定している。また、第１伝送路基板１０が割れるリスクを下げるために、ビアホール１６の径は、デザインルールの下限値にしている。
【0031】
＜キャスタレーション＞
デザインルールにより、ビアホール１６は第１伝送路基板１０の基板端に配置することができない。そのため、第１伝送路基板１０においてパッケージ４０の壁部４３ａ側の基板端からビアホール１６間は、金属製のパッケージ４０と第１伝送路基板１０の表面１１ａのＧＮＤパターン１３とが直接的には接続されていない領域となる。そこで、この領域の第１伝送路基板１０の側面１１ｃをメタライズするキャスタレーション１７を設けることにより、第１伝送路基板１０の基板端まで十分に金属製のパッケージ４０とＧＮＤパターン１３とが電気的に接続されるようになる。
デザインルールにより、ビアホール１６は第１伝送路基板１０の基板端に配置することができない。そのため、第１伝送路基板１０においてパッケージ４０の壁部４３ａ側の基板端からビアホール１６間は、金属製のパッケージ４０と第１伝送路基板１０の表面１１ａのＧＮＤパターン１３とが直接的には接続されていない領域となる。そこで、この領域の第１伝送路基板１０の側面１１ｃをメタライズするキャスタレーション１７を設けることにより、第１伝送路基板１０の基板端まで十分に金属製のパッケージ４０とＧＮＤパターン１３とが電気的に接続されるようになる。
【0032】
具体的には、第１伝送路基板１０の基板本体１１においてコネクタ５０が取り付けられた側のパッケージ４０の壁部４３ａに対向する側の縁部に、基板本体１１の側面１１ｃがメタライズされてＧＮＤパターン１３と裏面ＧＮＤパターン１５とを導通させるキャスタレーション１７が形成されている。キャスタレーション１７の平面視の形状は、半円、半楕円、矩形など任意の形状でよく、個数も任意に設定できる。本実施形態では、平面視で矩形の第１伝送路基板１０においてパッケージ４０の壁部４３ａに対向する側の一辺に、平面視で角が丸くなった長方形の形状のキャスタレーション１７が、２個設けられ、該一辺の反対側の辺にも同様の形状のキャスタレーション１７が２個設けられている。
【0033】
また、第１伝送路基板１０のＧＮＤパターン１３において、ビアホール１６を配置することができない基板端からビアホール１６間は、金属製のパッケージ４０と表面１１ａのＧＮＤパターン１３とが直接的に繋がっていない。そこで、コネクタ５０の外部導体５２又は外部導体５２に接続されたパッケージ４０と表面１１ａのＧＮＤパターン１３とを接続する金属（例えば金）製の接続導体１８が設けられている。
【0034】
＜シミュレーション結果＞
図３（ａ）は、本実施形態に係る接続構造１００に用いられる第１伝送路基板１０Ａのシミュレーションモデルを示し、（ｂ）は反射特性、（ｃ）は透過特性のシミュレーション結果を示す。図３（ｂ）及び（ｃ）において、破線は、ＧＮＤパターン１３の縁部とビアホール１６との距離ｄ１が１６８μｍに設定されたケース（構成例１）を示し、実線は、ＧＮＤパターン１３の縁部とビアホール１６との距離ｄ１がデザインルールの下限値の５０μｍに設定されたケース（構成例２）を示す。図３（ｂ）及び（ｃ）に示すように、構成例１では、１２０ＧＨｚ付近に反射特性のディップが生じること、構成例２でＧＮＤパターン１３の縁部とビアホール１６との距離ｄ１を小さくすると伝送性能が改善することが確認できた。
図３（ａ）は、本実施形態に係る接続構造１００に用いられる第１伝送路基板１０Ａのシミュレーションモデルを示し、（ｂ）は反射特性、（ｃ）は透過特性のシミュレーション結果を示す。図３（ｂ）及び（ｃ）において、破線は、ＧＮＤパターン１３の縁部とビアホール１６との距離ｄ１が１６８μｍに設定されたケース（構成例１）を示し、実線は、ＧＮＤパターン１３の縁部とビアホール１６との距離ｄ１がデザインルールの下限値の５０μｍに設定されたケース（構成例２）を示す。図３（ｂ）及び（ｃ）に示すように、構成例１では、１２０ＧＨｚ付近に反射特性のディップが生じること、構成例２でＧＮＤパターン１３の縁部とビアホール１６との距離ｄ１を小さくすると伝送性能が改善することが確認できた。
【0035】
図４（ａ）は、本実施形態に係る接続構造１００に用いられる第１伝送路基板１０Ｂのシミュレーションモデルを示し、（ｂ）は反射特性、（ｃ）は透過特性のシミュレーション結果を示す図である。図４（ｂ）及び（ｃ）において、実線は、キャスタレーション１７が形成されているケース（構成例３）を示し、破線は、比較のため、キャスタレーションが形成されていないケース（上記構成例１）を示す。図４（ｂ）及び（ｃ）に示すように、構成例３において、キャスタレーション１７が形成されることによって伝送特性の良好な帯域が伸びることが確認できた。
【0036】
図５（ａ）は、本実施形態に係る接続構造１００に用いられる第１伝送路基板１０Ｃのシミュレーションモデルを示し、（ｂ）は反射特性、（ｃ）は透過特性のシミュレーション結果を示す図である。このケース（構成例４）は、ＧＮＤパターン１３の縁部とビアホール１６との距離ｄ１がデザインルールの下限値の５０μｍに設定され、かつ、キャスタレーション１７が８つ形成されている。さらに、基板割れを防止するため、ＧＮＤパターン１３の淵に沿ってビアホール１６を配置し、図４の構成例３よりビアホール１６の個数を少なくしている。図５（ｂ）及び（ｃ）に示すように、構成例４では、ビアホール１６の個数をこの程度に抑えても、ＧＮＤパターン１３の縁部とビアホール１６との距離ｄ１をデザインルールの下限値の５０μｍとし、かつ、キャスタレーション１７を形成することによって、伝送特性を改善できることが確認できた。
【0037】
図６（ａ）は、本実施形態に係る接続構造１００に用いられる第１伝送路基板１０のシミュレーションモデルを示し、（ｂ）は反射特性、（ｃ）は透過特性のシミュレーション結果を示す図である。このケース（実施例）は、ＧＮＤパターン１３において信号線パターン１２に対向する側の縁部とその反対側の縁部に沿ってだけ、ビアホール１６を形成して、図５の構成例４よりもビアホール１６の個数を減らし、個数を最小限に抑えている。この実施例は、ＧＮＤパターン１３の縁部とビアホール１６との距離ｄ１がデザインルールの下限値の５０μｍに設定され、かつ、キャスタレーション１７が４つ形成されている。図６（ｂ）及び（ｃ）に示すように、この実施例においてビアホール１６の個数を最小限に抑えても、ＧＮＤパターン１３の縁部とビアホール１６との距離ｄ１をデザインルールの下限値の５０μｍとし、かつ、キャスタレーション１７を形成することによって、伝送特性を改善できることが確認できた。
【0038】
第１伝送路基板１０とパッケージ４０との接続構造について説明したが、第２伝送路基板２０とパッケージ４０との接続構造についても同様である。
【0039】
（高周波モジュールの伝送特性の改善）
次に、高周波モジュール１の伝送特性の改善について説明する。
次に、高周波モジュール１の伝送特性の改善について説明する。
【0040】
図７に示すように、高周波モジュール１は、入力側の同軸型のコネクタ５０及び出力側の同軸型のコネクタ６０が取り付けられた金属製のパッケージ４０と、第１伝送路基板１０と、第２伝送路基板２０と、集積回路素子３０とを備える。第１伝送路基板１０は、石英などの誘電体からなる基板本体１１の表面１１ａに信号線パターン１２と信号線パターン１２の両側に間隔を開けて配置された一対のＧＮＤパターン１３，１３とからなる伝送路１４が形成されている。基板本体１１の裏面１１ｂには、裏面ＧＮＤパターン１５が形成されている。コネクタ５０の中心導体５１は、信号線パターン１２の端部に電気的に接続され、コネクタ５０の外部導体５２は、裏面グランドパターン１５に電気的に接続されている。
【0041】
第２伝送路基板２０は、石英などの誘電体からなる基板本体２１の表面２１ａに信号線パターン２２と信号線パターン２２の両側に間隔を開けて配置された一対のＧＮＤパターン２３，２３とからなる伝送路２４が形成されている。基板本体２１の裏面２１ｂには、裏面ＧＮＤパターン２５が形成されている。コネクタ６０の中心導体６１は、信号線パターン２２の端部に電気的に接続され、コネクタ６０の外部導体６２は、裏面グランドパターン２５に電気的に接続されている。集積回路素子３０には、集積回路３１が形成されており、集積回路３１は、信号線パターン１２の他端部に接続された入力端子３２ａと、第２信号線パターン２２の他端部に接続された出力端子３３ａとを有している。
【0042】
コネクタ５０と伝送路１４との接続部分、及び伝送路１４と集積回路３１との接続部分でインピーダンスの不整合があると、伝送路１４において信号の多重反射が起こり、伝送特性のディップが出現する。このような多重反射によりディップが生じる周波数は、伝送路１４の長さに依存して決まる。伝送路２４についても同様であり、インピーダンス不整合による多重反射等に起因した伝送特性のディップが生じる周波数は、伝送路２４の長さに依存して決まる。そのため、入力側の伝送路１４と出力側の伝送路２４の長さを同じにすると、伝送路１４，２４の長さに依存した伝送特性上のディップが強調されてしまうことが分かった。
【0043】
そこで、本実施形態に係る高周波モジュール１では、伝送特性のディップの強調を避けるために、入力側の伝送路１４の線路長と出力側の伝送路２４の線路長は、伝送路１４の線路長と伝送路２４の線路長が互いに異なるように設定されている。あるいは、第１伝送路基板１０の伝送路長手方向の基板長と、第２伝送路基板２０の伝送路長手方向の基板長とが互いに異なるようにしている。
【0044】
高周波モジュール１全体においても、誘電体の基板本体１１，２１及び集積回路素子３０の基体の誘電率や、伝送路１４，２４及び集積回路３１の長さ（誘電体内波長）に依存して、モジュール全体の伝送特性上の落ち込み（ディップ）が発生する（図９（ｃ）のＢ部参照）。具体的には、インピーダンス不整合による多重反射等に起因した伝送特性のディップが生じる周波数は、例えば伝送路１４と集積回路３１と伝送路２４との長さの総和に依存して決まる。
【0045】
【0046】
そこで、本実施形態に係る高周波モジュール１では、入力側の伝送路１４の線路長と出力側の伝送路２４の線路長は、集積回路３１単体の利得がピークとなる周波数と高周波モジュール１全体の伝送特性の落ち込みであるディップが発生する周波数とが等しくなるように設定され、伝送特性のディップを相殺するようにしている。
【0047】
また、第１伝送路基板１０において、ＧＮＤパターン１３上に形成されたビアホール１６は、隣接するビアホール１６，１６同士の間隔、及び基板本体１１の基板端とビアホール１６との距離が小さくなるように配置するほど、金属製のパッケージ４０と第１伝送路基板１０の表面１１ａのＧＮＤパターン１３とが電気的に一体化し、伝送特性が良くなる。しかし、隣接するビアホール１６，１６同士の間隔、及び基板端とビアホール１６との距離の最小値はデザインルールで制限されている。また、ビアホール１６の個数が多くなると、誘電体からなる基板本体１１の強度が下がる。これらを考慮して、要求される伝送特性を確保しつつ必要な基板強度を維持するように、ビアホール１６の個数、間隔などを適宜設定する。第１伝送路基板１０について説明したが、第２伝送路基板２０についても同様である。
【0048】
具体的には、本実施形態において諸量は次のとおりであるが、これは例示であり、これらの数値に限定されるものではない。集積回路素子３０は、信号の伝搬方向（ｘ軸方向）の長さが２．０８ｍｍであり、集積回路３１単体の利得のピークの実測値は、８０ＧＨｚであった。基板本体１１，２１の材料は石英である。高周波モジュール１全体で８０ＧＨｚにディップを発生させるためには、高周波モジュール１の全長を７．９ｍｍとなるように調整すればよいことが推測される。集積回路素子３０の長さを差し引くと、入力側の伝送路１４と出力側の伝送路２４の長さの合計が５．８ｍｍとなるようにするとよい。デザインルールを考慮して、第１伝送路基板１０における、隣接するビアホール１６，１６同士の間隔、及び基板端とビアホール１６との距離、第２伝送路基板２０における、隣接するビアホール２６，２６同士の間隔、及び基板端とビアホール２６との距離が、それぞれデザインルールの下限値となるようにすると、選択し得る伝送路１４，２４の長さは限定され、そのうち入力側の伝送路１４の信号伝搬方向（ｘ軸方向）の長さは３．３ｍｍ、出力側の伝送路２４の長さは２．４ｍｍとするのが好ましい。
【0049】
＜シミュレーション結果＞
まず、図９（ａ）は、高周波モジュール１Ａのシミュレーションモデルを示し、（ｂ）は反射特性、（ｃ）は透過特性のシミュレーション結果を示す。このケース（参考例１）の高周波モジュール１Ａは、入力側の伝送路１４の線路長Ｌ１と出力側の伝送路２４の線路長Ｌ１が等しくなるように設定している。図９（ｂ）及び（ｃ）に示すように、８０ＧＨｚ以上で伝送特性が劣化していること、高周波モジュール１Ａ全体で７５ＧＨｚ付近にディップ（Ｂ部として図示）が存在することが確認された。また、伝送路１４，２４単体では、１２０ＧＨｚ付近にディップが存在する（図３（ｃ）の破線グラフ（構成例１）参照）。
まず、図９（ａ）は、高周波モジュール１Ａのシミュレーションモデルを示し、（ｂ）は反射特性、（ｃ）は透過特性のシミュレーション結果を示す。このケース（参考例１）の高周波モジュール１Ａは、入力側の伝送路１４の線路長Ｌ１と出力側の伝送路２４の線路長Ｌ１が等しくなるように設定している。図９（ｂ）及び（ｃ）に示すように、８０ＧＨｚ以上で伝送特性が劣化していること、高周波モジュール１Ａ全体で７５ＧＨｚ付近にディップ（Ｂ部として図示）が存在することが確認された。また、伝送路１４，２４単体では、１２０ＧＨｚ付近にディップが存在する（図３（ｃ）の破線グラフ（構成例１）参照）。
【0050】
図１０（ａ）は、接続導体１８，２８を設けた高周波モジュール１Ｂを示し、（ｂ）は反射特性、（ｃ）は透過特性の実測結果を示す図である（参考例２）。この参考例２は、コネクタ５０の外部導体５２と第１伝送路基板１０の表面１１ａのＧＮＤパターン１３とを接続する接続導体１８が設けられ、第２伝送路基板２０も同様に、コネクタ６０の外部導体６２と第２伝送路基板２０の表面２１ａのＧＮＤパターン２３とを接続する接続導体２８が設けられている。図１０（ｂ）及び（ｃ）においてグレーで示すグラフは、接続導体が用いられていないケースである。図１０（ｂ）及び（ｃ）に示すように、参考例２では、接続導体が用いられていないケース（グレーで示すグラフ）に比べて８０ＧＨｚ以上の伝送特性が改善していることが確認できた。
【0051】
図１１は、第１伝送路基板１０の基板長Ｌ１を変えて行った信号伝送のシミュレーションに関し、（ａ）はシミュレーションモデルを示し、（ｂ）は反射特性、（ｃ）は透過特性のシミュレーション結果を示す図である。１１０ＧＨｚ以内のディップは下表のとおりであった。
【0052】
【表1】
【0053】
このシミュレーション結果から、インピーダンス不整合による多重反射等に起因した伝送特性のディップが生じる周波数は、基板長Ｌ１（すなわち伝送路長）に依存して決まることが確認できた。また、８０ＧＨｚ以内では、基板長Ｌ１が短いほど伝送特性が良いことが分かった。また、８０ＧＨｚ以上では、基板長が最も短いケース（１．７６ｍｍ）にて８０ＧＨｚ付近から伝送特性が落ち始め、ディップが１００ＧＨｚ付近に出現することが確認できた。
【0054】
図１２（ａ）は、図９の参考例１において入力側の伝送路１４の線路長と出力側の伝送路２４の線路長が互いに異なるように設定されたシミュレーションモデル（参考例３）を示し、（ｂ）は反射特性、（ｃ）は透過特性のシミュレーション結果を示す図である。参考例３の高周波モジュール１Ｃでは、入力側の伝送路１４の線路長Ｌ１を３．３０ｍｍとし、出力側の伝送路２４の線路長Ｌ２を２．４０ｍｍとして、両者が互いに異なるように設定している。図１２（ｂ）及び（ｃ）に示すように、参考例１（図９）と比べて高周波モジュール全体でのディップが抑制されているのが確認できた。
【0055】
図１３は、図７に示す本実施形態に係る高周波モジュール１をシミュレーションモデルとして伝送特性をシミュレーションした結果であり、図１３（ａ）は反射特性、（ｂ）は透過特性のシミュレーション結果を示す（実施例）。この実施例の高周波モジュール１は、入力側の伝送路１４の線路長Ｌ１が３．３０ｍｍで、出力側の伝送路２４の線路長Ｌ２が２．５９ｍｍであり、両者は異なっている。図１３（ａ）及び（ｂ）に示すように、－３ｄＢ帯域は１０７ＧＨｚであること、参考例１（図９）に比べて８０ＧＨｚ以上の伝送特性が改善していることが確認できた。
【0056】
図１４（ａ）は、シミュレーションにおける高周波モジュールへの入力信号のアイダイヤグラムを示し、（ｂ）は本発明の実施形態に係る高周波モジュール１からの出力信号のアイダイヤグラムを示し、（ｃ）は参考例１（図９）に係る高周波モジュール１Ａからの出力信号のアイダイヤグラムを示す。本実施形態に係る高周波モジュール１では、参考例１と比べてアイ開口が改善していることが確認できた。
【0057】
（作用・効果）
本実施形態に係る高周波モジュール１において、入力側の伝送路１４の線路長と出力側の伝送路２４の線路長は、伝送路１４の線路長と伝送路２４の線路長が互いに異なるように設定されている。この構成により、本実施形態の高周波モジュール１は、伝送路１４及び伝送路２４の線路長に依存して発生するディップが強調される現象を抑制することができる。このようにして、伝送特性のディップの強調を抑制することで高周波モジュール１全体での高周波伝送特性を改善することができる。
本実施形態に係る高周波モジュール１において、入力側の伝送路１４の線路長と出力側の伝送路２４の線路長は、伝送路１４の線路長と伝送路２４の線路長が互いに異なるように設定されている。この構成により、本実施形態の高周波モジュール１は、伝送路１４及び伝送路２４の線路長に依存して発生するディップが強調される現象を抑制することができる。このようにして、伝送特性のディップの強調を抑制することで高周波モジュール１全体での高周波伝送特性を改善することができる。
【0058】
また、入力側の伝送路１４の線路長と出力側の伝送路２４の線路長は、集積回路３１単体の利得がピークとなる周波数と高周波モジュール１全体の伝送特性のディップが発生する周波数とが等しくなるように設定されている。この構成により、高周波モジュール１全体での伝送特性のディップを相殺して、高周波モジュール全体での高周波伝送特性を改善することができる。
【0059】
なお、本実施形態の信号線パターン１２、ＧＮＤパターン１３、伝送路１４、裏面ＧＮＤパターン１５、ビアホール１６、キャスタレーション１７、及び接続導体１８が、本発明の第１信号線パターン、第１ＧＮＤパターン、第１伝送路、第１裏面ＧＮＤパターン、第１ビアホール、第１キャスタレーション、及び第１接続導体にそれぞれ対応する。また、本実施形態の信号線パターン２２、ＧＮＤパターン２３、伝送路２４、裏面ＧＮＤパターン２５、ビアホール２６、キャスタレーション２７、及び接続導体２８が、本発明の第２信号線パターン、第２ＧＮＤパターン、第２伝送路、第２裏面ＧＮＤパターン、第２ビアホール、第２キャスタレーション、及び第２接続導体にそれぞれ対応する。
【産業上の利用可能性】
【0060】
以上説明したように、本発明は、モジュール全体での高周波伝送特性を改善できるという効果を有し、高周波モジュールの全般に有用である。
【符号の説明】
【0061】
１、１Ａ、１Ｂ、１Ｃ 高周波モジュール
１０、１０Ａ、１０Ｂ、１０Ｃ 第１伝送路基板
１１ 基板本体（第１基板本体）
１１ａ、２１ａ 表面
１１ｂ、２１ｂ 裏面
１１ｃ、２１ｃ 側面
１２ 信号線パターン（第１信号線パターン）
１３ ＧＮＤパターン（第１ＧＮＤパターン）
１４ 伝送路（第１伝送路）
１５ 裏面ＧＮＤパターン（第１裏面ＧＮＤパターン）
１６ ビアホール（第１ビアホール）
１７ キャスタレーション（第１キャスタレーション）
１８ 接続導体（第１接続導体）
１９、２９ シリコンキャパシタ
２０ 第２伝送路基板
２１ 基板本体（第２基板本体）
２２ 信号線パターン（第２信号線パターン）
２３ ＧＮＤパターン（第２ＧＮＤパターン）
２４ 伝送路（第２伝送路）
２５ 裏面ＧＮＤパターン（第２裏面ＧＮＤパターン）
２６ ビアホール（第２ビアホール）
２７ キャスタレーション（第２キャスタレーション）
２８ 接続導体（第２接続導体）
３０ 集積回路素子
３１ 集積回路
３２ａ 入力端子
３２ｂ 入力側ＧＮＤ端子
３３ａ 出力端子
３３ｂ 出力側ＧＮＤ端子
４０ パッケージ
４１ 容器
４３，４３ａ，４３ｂ 壁部
５０ コネクタ（第１コネクタ）
５１ 中心導体
５２ 外部導体
６０ コネクタ（第２コネクタ）
６１ 中心導体
６２ 外部導体
１００ 接続構造
１０、１０Ａ、１０Ｂ、１０Ｃ 第１伝送路基板
１１ 基板本体（第１基板本体）
１１ａ、２１ａ 表面
１１ｂ、２１ｂ 裏面
１１ｃ、２１ｃ 側面
１２ 信号線パターン（第１信号線パターン）
１３ ＧＮＤパターン（第１ＧＮＤパターン）
１４ 伝送路（第１伝送路）
１５ 裏面ＧＮＤパターン（第１裏面ＧＮＤパターン）
１６ ビアホール（第１ビアホール）
１７ キャスタレーション（第１キャスタレーション）
１８ 接続導体（第１接続導体）
１９、２９ シリコンキャパシタ
２０ 第２伝送路基板
２１ 基板本体（第２基板本体）
２２ 信号線パターン（第２信号線パターン）
２３ ＧＮＤパターン（第２ＧＮＤパターン）
２４ 伝送路（第２伝送路）
２５ 裏面ＧＮＤパターン（第２裏面ＧＮＤパターン）
２６ ビアホール（第２ビアホール）
２７ キャスタレーション（第２キャスタレーション）
２８ 接続導体（第２接続導体）
３０ 集積回路素子
３１ 集積回路
３２ａ 入力端子
３２ｂ 入力側ＧＮＤ端子
３３ａ 出力端子
３３ｂ 出力側ＧＮＤ端子
４０ パッケージ
４１ 容器
４３，４３ａ，４３ｂ 壁部
５０ コネクタ（第１コネクタ）
５１ 中心導体
５２ 外部導体
６０ コネクタ（第２コネクタ）
６１ 中心導体
６２ 外部導体
１００ 接続構造
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
