特開 2024-123913 ＤＣＤＣコンバータ制御装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024123913

(43)【公開日】2024-09-12

(54)【発明の名称】ＤＣＤＣコンバータ制御装置

(51)【国際特許分類】

   G01R 19/165 20060101AFI20240905BHJP

   H02M 3/155 20060101ALI20240905BHJP

【ＦＩ】

G01R19/165 L

H02M3/155 C

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2023031723

(22)【出願日】2023-03-02

(71)【出願人】

【識別番号】715010864

【氏名又は名称】エイブリック株式会社

(72)【発明者】

【氏名】椎名 美臣

【テーマコード（参考）】

2G035

5H730

【Ｆターム（参考）】

2G035AB01

2G035AC02

2G035AD03

2G035AD10

2G035AD20

2G035AD54

5H730AA13

5H730AA20

5H730AS05

5H730BB13

5H730DD04

5H730DD13

5H730DD16

5H730EE13

5H730FD41

5H730XX04

5H730XX15

5H730XX26

5H730XX35

(57)【要約】

【課題】回路にダメージを与えることなく、過電流検出回路の検査をすること可能なＤＣＤＣコンバータを提供する。
【解決手段】ハイサイドスイッチと、ハイサイドスイッチと並列に接続されたＩＶ変換素子及び電流検出トランジスタと、ローサイドスイッチと、過電流検出回路と、第一の出力端子からハイサイドスイッチに第一の信号を出力し、第二の出力端子からローサイドスイッチに第二の信号を出力し、第三の出力端子から電流検出トランジスタに第三の信号を出力する制御回路を備え、ハイサイドスイッチに過電流を流すことなくＩＶ変換素子に可変電流を流すことで過電流検出回路の検査を行う。
【選択図】図１

【特許請求の範囲】

【請求項1】

過電流検出回路を備えたＤＣＤＣコンバータ制御装置であって、
電源端子と出力端子の間に接続されたハイサイドスイッチと、
前記ハイサイドスイッチと並列に接続されたＩＶ変換素子及び電流検出トランジスタと、
前記出力端子と接地端子の間に接続されたローサイドスイッチと、
前記ＩＶ変換素子の両端の電圧に基づいて出力端子に流れる電流を検出し、検出信号を出力する過電流検出回路と、
前記検出信号が入力され、第一の出力端子から前記ハイサイドスイッチに第一の信号を出力し、第二の出力端子から前記ローサイドスイッチに第二の信号を出力し、第三の出力端子から前記電流検出トランジスタに第三の信号を出力する制御回路と、
前記ＩＶ変換素子と前記電流検出トランジスタの接続点に接続されたテスト端子と、を備え
前記電流検出トランジスタをオフに制御し、前記テスト端子に可変電流を流すことによって過電流検出回路の検査を行うことを特徴とするＤＣＤＣコンバータ制御装置。

【請求項2】

前記出力端子にプルダウン抵抗を接続して、前記ハイサイドスイッチをオンオフ制御して過電流検出信号を出力する
ことを特徴とする請求項１に記載のＤＣＤＣコンバータ制御装置。

【請求項3】

前記出力端子にプルアップ抵抗を接続して、前記ローサイドスイッチをオンオフ制御して過電流検出信号を出力する
ことを特徴とする請求項１に記載のＤＣＤＣコンバータ制御装置。

【請求項4】

過電流検出回路を備えたＤＣＤＣコンバータ制御装置であって、
電源端子と出力端子の間に接続されたハイサイドスイッチと、
前記ハイサイドスイッチと並列に接続されたＩＶ変換素子及び電流検出トランジスタと、
前記出力端子と接地端子の間に接続されたローサイドスイッチと、
前記ＩＶ変換素子の両端の電圧に基づいて出力端子に流れる電流を検出し、検出信号を出力する過電流検出回路と、
入力される前記検出信号を基準電圧と比較するコンパレータを備え、第一の出力端子から前記ハイサイドスイッチに第一の信号を出力し、第二の出力端子から前記ローサイドスイッチに第二の信号を出力し、第三の出力端子から前記電流検出トランジスタに第三の信号を出力する制御回路と、
前記コンパレータの出力端子に接続されたテスト端子と、を備え
前記ハイサイドスイッチ及び前記ローサイドスイッチをオフに制御し、前記電流検出トランジスタをオンに制御し、前記出力端子に可変電流を流すことによって過電流検出回路の検査を行うことを特徴とするＤＣＤＣコンバータ制御装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、過電流検出回路を備えたＤＣＤＣコンバータ制御装置に関する。

【背景技術】

【0002】

ＤＣＤＣコンバータのハイサイドスイッチに流れる電流を検出する過電流検出回路は、過電流保護のために通常の動作電流より大電流を検出することが要求されている。

【0003】

図５は、従来の過電流検出回路を備えたＤＣＤＣコンバータを示す回路図である。
制御回路５は、信号φ１でハイサイドスイッチであるＰＭＯＳトランジスタＭＰ１と電流検出トランジスタであるＰＭＯＳトランジスタＭＰ２を同時にオンオフして、信号φ２でＮＭＯＳトランジスタＭＮ１をオンオフする。過電流検出回路４は、ＰＭＯＳトランジスタＭＰ１に流れる電流に比例したセンス電流をＰＭＯＳトランジスタＭＰ２が流すことによって抵抗Ｒ１に発生した電圧をオペアンプで測定し、制御回路５に検出信号を出力する（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１９－９２３０５号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ＤＣＤＣコンバータの過電流を検出する過電流検出回路は、通常時の出力電流よりも大きな電流を検出する必要がある。過電流検出は、保護機能のため確実に動作することや、所望の検出電流値となっていることを担保したいが、検査工程で通常時の出力電流よりも大きな過電流を流すと、ＤＣＤＣコンバータにダメージを与える可能性があった。

【0006】

本発明は上記課題に鑑みて為され、ＤＣＤＣコンバータにダメージを与えることなく、過電流を検出する過電流検出回路の検査をすることが出来るＤＣＤＣコンバータ制御装置を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明のＤＣＤＣコンバータ制御装置は、ハイサイドスイッチと、ハイサイドスイッチと並列に接続されたＩＶ変換素子及び電流検出トランジスタと、ローサイドスイッチと、ＩＶ変換素子の両端の電圧に基づいて出力端子に流れる電流を検出し検出信号を出力する過電流検出回路と、検出信号が入力され、第一の出力端子からハイサイドスイッチに第一の信号を出力し、第二の出力端子からローサイドスイッチに第二の信号を出力し、第三の出力端子から電流検出トランジスタに第三の信号を出力する制御回路と、を備え、ハイサイドスイッチに過電流を流すことなく、ＩＶ変換素子に可変電流を流すことで過電流検出回路の検査を行うことを特徴とする。

【発明の効果】

【0008】

本発明の過電流検出回路を備えたＤＣＤＣコンバータ制御装置によれば、ハイサイドスイッチをオフしたまま過電流検出回路の検査をすることが出来るため、検査工程でＤＣＤＣコンバータにダメージを与えることがない。

【図面の簡単な説明】

【0009】

【図1】本実施形態のＤＣＤＣコンバータ制御装置を示すブロック図である。

【図2】図１のＤＣＤＣコンバータ制御装置の動作を示すタイミングチャートである。

【図3】本実施形態のＤＣＤＣコンバータ制御装置の他の例を示すブロック図である。

【図4】図３のＤＣＤＣコンバータ制御装置の動作を示すタイミングチャートである。

【図5】従来のＤＣＤＣコンバータを示すブロック図である。

【発明を実施するための形態】

【0010】

以下、本実施形態のＤＣＤＣコンバータ制御装置について、図面を参照して説明する。

【0011】

図１は、本実施形態のＤＣＤＣコンバータ制御装置１００を示すブロック図である。
図１のＤＣＤＣコンバータ制御装置１００は、電源端子１と、接地端子２と、出力端子ＳＷと、テスト端子ＣＳと、ハイサイドスイッチであるＰＭＯＳトランジスタＭＰ１と、ローサイドスイッチであるＮＭＯＳトランジスタＭＮ１と、電流検出トランジスタであるＰＭＯＳトランジスタＭＰ２と、ＩＶ変換素子である抵抗Ｒ１と、過電流検出回路４０と、制御回路５０を備えている。過電流検出回路４０は、アンプ４１と、ＰＭＯＳトランジスタ４２と、抵抗Ｒ２、Ｒ３、Ｒ４を備えている。

【0012】

ＰＭＯＳトランジスタＭＰ１は、ソースが電源端子１に接続され、ドレインが出力端子ＳＷに接続されてる。ＮＭＯＳトランジスタＭＮ１は、ソースが接地端子２に接続され、ドレインが出力端子ＳＷに接続されてる。抵抗Ｒ１とＰＭＯＳトランジスタＭＰ２は、ＰＭＯＳトランジスタＭＰ１と並列に接続されている。アンプ４１は、反転入力端子が抵抗Ｒ２を介して抵抗Ｒ１の一端に接続され、非反転入力端子が抵抗Ｒ３を介して抵抗Ｒ１の他端に接続されている。ＰＭＯＳトランジスタ４２は、、ソースがアンプ４１の反転入力端子に接続され、ゲートがアンプ４１の出力端子に接続され、ドレインが抵抗Ｒ４の一端に接続されている。抵抗Ｒ４の他端は、接地端子２に接続されている。制御回路５０は、入力端子に抵抗Ｒ４の一端が接続され、第一の出力端子がＰＭＯＳトランジスタＭＰ１のゲートに接続され、第二の出力端子がＮＭＯＳトランジスタＭＮ１のゲートに接続され、第三の出力端子がＰＭＯＳトランジスタＭＰ２のゲートに接続されている。テスト端子ＣＳは、抵抗Ｒ１の他端が接続されている。

【0013】

制御回路５０は、入力端子に抵抗Ｒ４の一端に発生する電圧Ｖ１を入力して、第一の出力端子から信号φ１を、第二の出力端子から信号φ２を、第三の出力端子から信号φ３を出力する。制御回路５０の他の入力信号や出力信号、ＤＣＤＣコンバータ制御装置としての他の回路などは、説明の簡略化のため省略する。

【0014】

また、ＰＭＯＳトランジスタＭＰ２は、通常動作において、ＰＭＯＳトランジスタＭＰ１が流す出力電流に比例した微小な電流（センス電流）流す。そのため、ＰＭＯＳトランジスタＭＰ２は、ＰＭＯＳトランジスタＭＰ１よりも例えばゲート幅を小さく設計している。

【0015】

上述のように構成されたＤＣＤＣコンバータ制御装置１００は、以下のように動作して過電流検出回路の検査を行う。ここで、過電流検出回路の検査では、テスト端子ＣＳに可変電流ＩＴを流す電流源が接続される。また、出力端子ＳＷは、プルダウン用の抵抗ＲＴが接続され、検出信号の出力端子を兼ねる。

【0016】

図２は、図１のＤＣＤＣコンバータ制御装置１００の動作を示すタイミングチャートである。

【0017】

初期状態として、制御回路５０は、信号φ１をＬｏ、信号φ２をＬｏ、信号φ３をＨｉにする。従って、ＰＭＯＳトランジスタＭＰ１はオン、ＮＭＯＳトランジスタＭＮ１はオフ、ＰＭＯＳトランジスタＭＰ２はオフする。出力端子ＳＷは、ＰＭＯＳトランジスタＭＰ１によって電源端子１にプルアップされ、Ｈｉを出力している。

【0018】

この状態で、テスト端子ＣＳに接続された電流源が可変電流ＩＴを０から徐々に大きくなるように流す。抵抗Ｒ１は、電源端子１からテスト端子ＣＳに可変電流ＩＴが流れるため、両端の電圧が徐々に大きくなる。抵抗Ｒ１の両端の電圧が徐々に大きくなると、アンプ４１の出力電圧が徐々に下がる。このため、抵抗Ｒ４に流れる電流が大きくなり、電圧Ｖ１は徐々に大きくなる。

【0019】

制御回路５０は、入力される電圧Ｖ１が図示しない基準電圧ＶＲＥＦを超えると、即ち過電流を検出すると、信号φ１をＨｉにしてＰＭＯＳトランジスタＭＰ１をオフする。出力端子ＳＷは、ＰＭＯＳトランジスタＭＰ１がオフするので、抵抗ＲＴによって接地端子２にプルダウンされ、Ｌｏを出力する。

【0020】

この時、抵抗Ｒ１に流れる可変電流ＩＴは、ＰＭＯＳトランジスタＭＰ１に流れる電流に比例した微小な電流である。このため、ＤＣＤＣコンバータ制御装置１００は、内部に大きな電流が流れることはない。

【0021】

以上説明したように、過電流検出回路の検査は、ＰＭＯＳトランジスタＭＰ１及びＰＭＯＳトランジスタＭＰ２がオフした状態で、抵抗Ｒ１に微小な可変電流ＩＴを流すことによって行うことが出来る。従って、ＤＣＤＣコンバータ制御装置１００は、ハイサイドスイッチに過電流を流すことなく、過電流検出回路の検査を行うことが出来るため、ダメージを受けることはない。

【0022】

図３は、本実施形態のＤＣＤＣコンバータ制御装置２００の他の例を示すブロック図である。

【0023】

図３のＤＣＤＣコンバータ制御装置２００は、電源端子１と、接地端子２と、出力端子ＳＷと、テスト端子Ｔと、ハイサイドスイッチであるＰＭＯＳトランジスタＭＰ１と、ローサイドスイッチであるＮＭＯＳトランジスタＭＮ１と、電流検出トランジスタであるＰＭＯＳトランジスタＭＰ２と、ＩＶ変換素子である抵抗Ｒ１と、過電流検出回路４０と、制御回路５０を備えている。過電流検出回路４０は、アンプ４１と、ＰＭＯＳトランジスタ４２と、抵抗Ｒ２、Ｒ３、Ｒ４を備えている。制御回路５０は、コンパレータ５１と、基準電圧回路５２を備えている。

【0024】

ＰＭＯＳトランジスタＭＰ１は、ソースが電源端子１に接続され、ドレインが出力端子ＳＷに接続されてる。ＮＭＯＳトランジスタＭＮ１は、ソースが接地端子２に接続され、ドレインが出力端子ＳＷに接続されてる。ＰＭＯＳトランジスタＭＰ２と抵抗Ｒ１は、ＰＭＯＳトランジスタＭＰ１と並列に接続されている。アンプ４１は、反転入力端子が抵抗Ｒ２を介して抵抗Ｒ１の一端に接続され、非反転入力端子が抵抗Ｒ３を介して抵抗Ｒ１の他端に接続されている。ＰＭＯＳトランジスタ４２は、、ソースがアンプ４１の反転入力端子に接続され、ゲートがアンプ４１の出力端子に接続され、ドレインが抵抗Ｒ４の一端に接続されている。抵抗Ｒ４の他端は、接地端子２に接続されている。

【0025】

制御回路５０は、入力端子を介してコンパレータ５１の非反転入力端子に抵抗Ｒ４の一端が接続され、第一の出力端子がＰＭＯＳトランジスタＭＰ１のゲートに接続され、第二の出力端子がＮＭＯＳトランジスタＭＮ１のゲートに接続され、第三の出力端子がＰＭＯＳトランジスタＭＰ２のゲートに接続されている。コンパレータ５１は、反転入力端子に基準電圧回路５２の出力端子が接続され、出力端子がテスト端子Ｔに接続されている。制御回路５０の他の入力信号や出力信号、ＤＣＤＣコンバータ制御装置としての他の回路などは、説明の簡略化のため省略する。

【0026】

上述のように構成されたＤＣＤＣコンバータ制御装置２００は、以下のように動作して過電流検出回路の検査を行う。ここで、過電流検出回路の検査では、出力端子ＳＷに可変電流ＩＴを流す電流源が接続される。また、テスト端子Ｔは、過電流検出信号Ｖ２を出力する。

【0027】

図４は、図３のＤＣＤＣコンバータ制御装置２００の動作を示すタイミングチャートである。

【0028】

初期状態として、制御回路５０は、信号φ１をＨｉ、信号φ２をＬｏ、信号φ３をＬｏにする。従って、ＰＭＯＳトランジスタＭＰ１はオフ、ＮＭＯＳトランジスタＭＮ１はオフ、ＰＭＯＳトランジスタＭＰ２はオンする。可変電流ＩＴは流れていないため、抵抗Ｒ１の両端には電圧が発生していない。従って、抵抗Ｒ４の一端の電圧Ｖ１は基準電圧回路５２の基準電圧ＶＲＥＦより低く、テスト端子Ｔの過電流検出信号Ｖ２はコンパレータ５１の出力であるＬｏになっている。

【0029】

この状態で、出力端子ＳＷに接続された電流源が可変電流ＩＴを０から徐々に大きくなるように流す。ＰＭＯＳトランジスタＭＰ２がオンしているため、抵抗Ｒ１は、電源端子１から出力端子ＳＷに可変電流ＩＴが流れ、両端の電圧が徐々に大きくなる。抵抗Ｒ１の両端の電圧が徐々に大きくなると、アンプ４１の出力電圧が徐々に下がる。このため、抵抗Ｒ４に流れる電流が大きくなり、電圧Ｖ１は徐々に大きくなる。

【0030】

制御回路５０は、電圧Ｖ１が基準電圧回路５２の基準電圧ＶＲＥＦを超えると、即ち過電流を検出すると、コンパレータ５１はＨｉを出力する。従って、テスト端子Ｔの過電流検出信号Ｖ２は、Ｈｉになる。

【0031】

この時、抵抗Ｒ１に流れる可変電流ＩＴは、ＰＭＯＳトランジスタＭＰ１に流れる電流に比例した微小な電流である。このため、ＤＣＤＣコンバータ制御装置２００は、ＰＭＯＳトランジスタＭＰ１及びＰＭＯＳトランジスタＭＰ２に大きな電流が流れることはない。

【0032】

以上説明したように、過電流検出回路の検査は、ＰＭＯＳトランジスタＭＰ１がオフした状態で、抵抗Ｒ１に微小な可変電流ＩＴを流すことによって行うことが出来る。従って、ＤＣＤＣコンバータ制御装置２００は、ハイサイドスイッチに過電流を流すことなく、過電流検出回路の検査を行うことが出来るため、ダメージを受けることはない。

【0033】

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能である。

【0034】

例えば、過電流検出回路４０は、抵抗Ｒ１の電圧に基づいて過電流検出すれば良く、実施形態の回路に限定されない。また、抵抗Ｒ１は、ＩＶ変換素子であれば良く、これに限定されない。また例えば、図１において出力端子にプルダウン抵抗ＲＴを接続したが、プルアップ抵抗を接続してローサイドスイッチをオンオフしても良い。その他の論理も、実施形態の説明に限定されることなく、変更が可能である。

【符号の説明】

【0035】

ＭＰ１ ＰＭＯＳトランジスタ（ハイサイドスイッチ）
ＭＰ２ ＰＭＯＳトランジスタ（電流検出トランジスタ）
ＭＮ１ ＮＭＯＳトランジスタ（ローサイドスイッチ）
Ｒ１ 抵抗（ＩＶ変換素子）
４０ 過電流検出回路
５０ 制御回路
５１ コンパレータ
５２ 基準電圧回路
１００、２００ ＤＣＤＣコンバータ制御装置

【図1】

【図2】

【図3】

【図4】

【図5】