特開 2024-124913 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024124913

(43)【公開日】2024-09-13

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 29/78 20060101AFI20240906BHJP

   H01L 29/12 20060101ALI20240906BHJP

【ＦＩ】

H01L29/78 652F

H01L29/78 652T

H01L29/78 652Q

H01L29/78 653A

H01L29/78 652H

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2023032894

(22)【出願日】2023-03-03

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(71)【出願人】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(71)【出願人】

【識別番号】520124752

【氏名又は名称】株式会社ミライズテクノロジーズ

(74)【代理人】

【識別番号】110000110

【氏名又は名称】弁理士法人 快友国際特許事務所

(72)【発明者】

【氏名】辻村 理俊

(57)【要約】

【課題】炭化珪素の半導体基板で構成される半導体装置の短絡耐量を向上させる技術を提供する。
【解決手段】炭化珪素の半導体基板１０は、ｐ型領域１３ｐとｎ型領域１３ｎが半導体基板の面内方向のうち一方向に沿って交互に繰り返し配置されているスーパージャンクション構造１３を有している。ｐ型領域の幅を第１値とし、ｎ型領域の幅を第２値とし、半導体基板のうち上方にターミナルが存在する範囲をターミナル存在範囲６２とし、半導体基板のうち上方にターミナルが存在しない範囲をターミナル非存在範囲６４とすると、ターミナル非存在範囲に設けられたスーパージャンクション構造の第１値を第２値で除した第１値／第２値は、ターミナル存在範囲に設けられたスーパージャンクション第１値を第２値で除した第１値／第２値よりも大きい。
【選択図】図２

【特許請求の範囲】

【請求項1】

炭化珪素の半導体基板（１０）と、
前記半導体基板の一方の主面に設けられている電極（２４）と、
前記電極上の一部に設けられているターミナル（４０）と、を備えており、
前記半導体基板は、ｐ型領域（１３ｐ）とｎ型領域（１３ｎ）が前記半導体基板の面内方向のうち一方向に沿って交互に繰り返し配置されているスーパージャンクション構造（１３）を有しており、
前記一方向に沿って測定される前記ｐ型領域の幅を第１値とし、
前記一方向に沿って測定される前記ｎ型領域の幅を第２値とし、
前記半導体基板のうち上方に前記ターミナルが存在する範囲をターミナル存在範囲（６２）とし、
前記半導体基板のうち上方に前記ターミナルが存在しない範囲をターミナル非存在範囲（６４）とすると、
前記ターミナル非存在範囲に設けられた前記スーパージャンクション構造の前記第１値を前記第２値で除した前記第１値／前記第２値は、前記ターミナル存在範囲に設けられた前記スーパージャンクション構造の前記第１値を前記第２値で除した前記第１値／前記第２値よりも大きい、半導体装置。

【請求項2】

前記ターミナル存在範囲の前記ｐ型領域の前記第１値は、前記ターミナル非存在範囲の前記ｐ型領域の前記第１値よりも小さい、請求項１に記載の半導体装置。

【請求項3】

前記ターミナル存在範囲の前記ｎ型領域の前記第２値は、前記ターミナル非存在範囲の前記ｎ型領域の前記第２値よりも大きい、請求項１に記載の半導体装置。

【請求項4】

前記ターミナル非存在範囲は、第１ターミナル非存在範囲（６６）と、前記第１ターミナル非存在範囲よりも前記ターミナル存在範囲から遠い第２ターミナル非存在範囲（６８）と、を有しており、
前記第２ターミナル非存在範囲に設けられた前記スーパージャンクション構造の前記第１値／前記第２値は、前記第１ターミナル非存在範囲に設けられた前記スーパージャンクション構造の前記第１値／前記第２値よりも大きい、請求項１～３のいずれか一項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書が開示する技術は、半導体装置に関する。

【0002】

半導体装置は、スイッチング素子が形成されている半導体基板と、半導体基板の上面に設けられている電極と、電極上に設けられているターミナルと、を備えている。ターミナルは、金属製のブロックであり、スイッチング素子が動作したときに発生する熱を放熱するために設けられている。このような半導体装置の一例が特許文献１に開示されている。

【0003】

ところで、この種の半導体装置の半導体基板には、スイッチング素子の高耐圧化と低オン抵抗化を両立するためにスーパージャンクション構造が形成されることがある。スーパージャンクション構造は、半導体基板の面内方向のうち一方向に沿ってｐ型領域とｎ型領域が交互に繰り返し配置された構造である。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１４－１５０２７９号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

半導体基板の上面に設けられた電極のレイアウトによっては、電極上の一部にのみターミナルが配置されることがある。この場合、上方にターミナルが存在しない範囲の半導体基板では、ターミナルまでの距離が遠いことから、スイッチング素子を流れる電流に起因したジュール熱によって温度が上昇しやすい。

【0006】

本発明者らの検討によると、炭化珪素（ＳｉＣ）の半導体基板で構成される半導体装置の短絡耐量は、比較的融点の低い電極の破壊によって決まることが分かってきた。このため、上方にターミナルが存在しない範囲の半導体基板における発熱が半導体装置の短絡耐量を律速させる原因の１つとなり得ることが分かってきた。本明細書は、炭化珪素の半導体基板で構成される半導体装置の短絡耐量を向上させる技術を提供する。

【課題を解決するための手段】

【0007】

本明細書が開示する半導体装置は、炭化珪素の半導体基板（１０）と、前記半導体基板の一方の主面に設けられている電極（２４）と、前記電極上の一部に設けられているターミナル（４０）と、を備えていてもよい。前記半導体基板は、ｐ型領域（１３ｐ）とｎ型領域（１３ｎ）が前記半導体基板の面内方向のうち一方向に沿って交互に繰り返し配置されているスーパージャンクション構造（１３）を有していてもよい。前記一方向に沿って測定される前記ｐ型領域の幅を第１値とし、前記一方向に沿って測定される前記ｎ型領域の幅を第２値とし、前記半導体基板のうち上方に前記ターミナルが存在する範囲をターミナル存在範囲（６２）とし、前記半導体基板のうち上方に前記ターミナルが存在しない範囲をターミナル非存在範囲（６４）とすると、前記ターミナル非存在範囲に設けられた前記スーパージャンクション構造の前記第１値を前記第２値で除した前記第１値／前記第２値は、前記ターミナル存在範囲に設けられた前記スーパージャンクション構造の前記第１値を前記第２値で除した前記第１値／前記第２値よりも大きくてもよい。

【0008】

上記半導体装置では、前記ターミナル非存在範囲に設けられた前記スーパージャンクション構造の発熱部位が、前記ターミナル存在範囲に設けられた前記スーパージャンクション構造の発熱部位よりも前記半導体基板の深部側に移動する。このため、負荷短絡によって大電流が流れたとしても、前記ターミナル非存在範囲において前記電極と前記発熱部位の間の距離が確保されるので、前記ターミナル非存在範囲における前記電極の破壊が抑制される。この結果、上記半導体装置は、高い短絡耐量を有することができる。

【図面の簡単な説明】

【0009】

【図1】半導体装置の断面図を模式的に示す図である。

【図2】半導体基板の上面のソース電極、ソースパッド及びターミナルのレイアウトを説明するための平面図である。

【図3】半導体基板に形成されているスイッチング素子の要部斜視図を模式的に示す図である。

【図4】スイッチング素子が備えるスーパージャンクション構造の要部拡大断面図である。

【発明を実施するための形態】

【0010】

以下、図面を参照して、本明細書が開示する技術が適用された半導体装置について説明する。以下の図面では、図示明瞭化を目的として、繰り返し形成されている構成要素についてはその一部のみに符号を付すことがある。

【0011】

図１に示すように、半導体装置１００は、スイッチング素子が形成されている半導体基板１０を備えている。半導体基板１０の材料は、炭化珪素（ＳｉＣ）である。ここで、以下では、半導体基板１０の面内方向のうち一方向をｘ方向とし、半導体基板１０の面内方向のうちｘ方向に直交する方向をｙ方向とし、半導体基板１０に垂直な方向をｚ方向として説明する。

【0012】

半導体基板１０の下面にはドレイン電極２２が設けられており、半導体基板１０の上面にはソース電極２４（又は、ソースパッドともいう）とゲートパッド２６が設けられている。ドレイン電極２２、ソース電極２４及びゲートパッド２６は、例えばアルミニウムで構成されている。ドレイン電極２２は、半導体基板１０の下面の全域を覆っている。ソース電極２４とゲートパッド２６の各々は、半導体基板１０の上面の一部を覆っている。ソース電極２４とゲートパッド２６のレイアウトについては後述する。

【0013】

半導体装置１００はさらに、ターミナル４０と、上側放熱板４２と、下側放熱板４４と、ボンディングワイヤ４６と、ゲート端子４８と、を備えている。

【0014】

ターミナル４０は、金属製のブロック（例えば、銅ブロック）である。ターミナル４０の下面は、図示しないはんだ層を介してソース電極２４に接合されている。ターミナル４０の上面は、図示しないはんだ層を介して上側放熱板４２に接合されている。このように、ターミナル４０は、ソース電極２４と上側放熱板４２の間に設けられており、ソース電極２４と上側放熱板４２を熱的に接続する。上側放熱板４２は、金属板である。上側放熱板４２は、半導体基板１０から伝熱された熱を放熱するとともに、ソース電極２４に接続された電極板としても機能する。

【0015】

下側放熱板４４は、図示しないはんだ層を介してドレイン電極２２に接合されている。下側放熱板４４は、金属板である。下側放熱板４４は、半導体基板１０から伝熱された熱を放熱するとともに、ドレイン電極２２に接続された電極板としても機能する。

【0016】

ゲートパッド２６は、ボンディングワイヤ４６を介してゲート端子４８に電気的に接続されている。ゲート端子４８には、半導体基板１０内に形成されたスイッチング素子を制御するためのゲート信号が入力される。

【0017】

半導体基板１０とターミナル４０と放熱板４２、４４とボンディングワイヤ４６とゲート端子４８の一部は、絶縁樹脂５０によって覆われている。このように構成された半導体装置１００は、例えばインバータを構成するパワーモジュールとして用いられてもよい。

【0018】

図２に示されるように、半導体基板１０の上面にはソース電極２４とゲートパッド２６が設けられている。ソース電極２４は、ゲートパッド２６の形成範囲を除いて半導体基板１０の上面の大部分を被覆するように設けられている。ゲートパッド２６は、平面視したときに略矩形状であり、半導体基板１０の一側面に隣接して配置されている。このように、ゲートパッド２６は、平面視したときに凹形状のソース電極２４の凹部に収まるように設けられている。なお、このようなソース電極２４とゲートパッド２６のレイアウトは一例であり、他の様々なレイアウトを採用することができる。また、半導体基板１０の上面には、ソース電極２４とゲートパッド２６の他に、半導体基板１０内に形成されたセンサに対して信号を入出力するためのパッドが設けられていてもよい。

【0019】

ターミナル４０は、平面視したときに略矩形状であり、ソース電極２４上の一部に設けられている。ターミナル４０は、ゲートパッド２６の両側に位置するソース電極２４上には設けられていない。このため、半導体基板１０は、その上方にターミナル４０が存在するターミナル存在範囲６２と、その上方にターミナル４０が存在しないターミナル非存在範囲６４と、を有している。また、ターミナル非存在範囲６４は、第１ターミナル非存在範囲６６と、第１ターミナル非存在範囲６６よりもターミナル存在範囲から遠い第２ターミナル非存在範囲６８と、を有している。

【0020】

図３に、半導体基板１０内に形成されたスイッチング素子１の単位セルを示す。スイッチング素子１は、ＭＯＳＦＥＴと称される種類のパワーデバイスである。なお、スイッチング素子１は、ＩＧＢＴと称される種類のパワーデバイスであってもよい。

【0021】

図３に示されるように、半導体基板１０は、ｎ⁺型のドレイン領域１１と、ｎ^-型の下側ドリフト領域１２と、スーパージャンクション構造１３（以下、「ＳＪ構造１３」という）と、ｎ型の上側ドリフト領域１４と、ｐ型のディープｐ領域１５と、ｐ型のボディ領域１６と、ｎ⁺型のソース領域１７と、ｐ⁺型のコンタクト領域１８と、を備えている。また、半導体基板１０の上層部にはトレンチゲート３０が形成されている。

【0022】

ドレイン領域１１は、高濃度のｎ型不純物を含有するｎ型領域である。ドレイン領域１１は、半導体基板１０の下面に露出する位置に配置されている。ドレイン領域１１は、ドレイン電極２２にオーミック接触している。

【0023】

下側ドリフト領域１２は、ドレイン領域１１上に設けられており、ドレイン領域１１よりもｎ型不純物濃度が低いｎ型領域である。

【0024】

ＳＪ構造１３は、下側ドリフト領域１２上に設けられており、ｐ型不純物を含有する複数のｐ型領域１３ｐとｎ型不純物を含有する複数のｎ型領域１３ｎを有している。ｐ型領域１３ｐとｎ型領域１３ｎの各々は、概ね平板状の形態を有しており、この例ではｘｚ平面に平行に延びている。ｐ型領域１３ｐとｎ型領域１３ｎはまた、半導体基板１０の面内方向のうち一方向（この例ではｙ方向であり、以下、「繰り返し方向」という）に沿って交互に繰り返し配置されて構成されている。なお、複数のｎ型領域１３ｎの各々は、ｐ型領域１３ｐの底面を覆うように深く形成されてもよい。

【0025】

図４に、スーパージャンクション構造１３の要部拡大断面図を示す。スーパージャンクション構造１３の繰り返し方向（即ち、ｙ方向）において、ｐ型領域１３ｐの幅がＷｐであり、ｎ型領域１３ｎの幅がＷｎである。ｐ型領域１３ｐの幅Ｗｐ及びｐ型不純物濃度ならびにｎ型領域１３ｎの幅Ｗｎ及びｎ型不純物濃度は、スイッチング素子１の高耐圧化と低オン抵抗化が両立するように、チャージバランスが大きく崩れないように設計される。

【0026】

図３に戻る。上側ドリフト領域１４は、ＳＪ構造１３上に設けられており、ｎ型不純物を含有するｎ型領域である。上側ドリフト領域１４のｎ型不純物の濃度は、下側ドリフト領域１２と同一であってもよく、下側ドリフト領域１２よりも濃くてもよい。上側ドリフト領域１４は、トレンチゲート３０の側面の下部分及び底面に接している。

【0027】

ディープｐ領域１５は、上側ドリフト領域１４を貫通して延びており、ｐ型不純物を含有するｐ型領域である。ディープｐ領域１５は、上端がボディ領域１６に接しており、下端がＳＪ構造１３に接している。ディープｐ領域１５は、半導体基板１０を平面視したときに、ＳＪ構造１３のｐ型領域１３ｐに対して非平行（この例では直交する方向であり、ｙ方向）に延びており、ＳＪ構造１３の複数のｐ型領域１３ｐの各々に接している。これにより、ＳＪ構造１３のｐ型領域１３ｐは、ディープｐ領域１５を介してボディ領域１６に電気的に接続されている。また、ディープｐ領域１５は、トレンチゲート３０と交差するように延びており、トレンチゲート３０の底面の一部に接している。このように、ディープｐ領域１５は、ＳＪ構造１３のｐ型領域１３ｐをボディ領域１６に電気的に接続する役割とトレンチゲート３０の底面の電界を緩和する役割を担っている。なお、上側ドリフト領域１４とディープｐ領域１５は、この例ではｘ方向に繰り返し配置された構造を有している。しかしながら、ディープｐ領域１５は上記した理由で形成される領域であり、上側ドリフト領域１４とディープｐ領域１５の繰り返し構造はＳＪ構造１３とは異なる領域である。上側ドリフト領域１４とディープｐ領域１５は、ＳＪ構造１３を構成するｎ型領域１３ｎとｐ型領域１３ｐとは異なる幅及び濃度によって構成されている。

【0028】

ボディ領域１６は、上側ドリフト領域１４及びディープｐ領域１５上に設けられており、ｐ型不純物を含有するｐ型領域である。ボディ領域１６は、トレンチゲート３０の側面に接しており、上側ドリフト領域１４とソース領域１７を隔てている。

【0029】

ソース領域１７は、ボディ領域１６上であって半導体基板１０の上面に露出する位置に設けられており、高濃度のｎ型不純物を含有するｎ型領域である。ソース領域１７は、トレンチゲート３０の側面のうちの上側部分に接している。ソース領域１７は、ソース電極２４にオーミック接触している。

【0030】

コンタクト領域１８は、ボディ領域１６上であって半導体基板１０の上面に露出する位置に設けられており、ボディ領域１６よりもｐ型不純物を高濃度に含有するｐ型領域である。コンタクト領域１８は、ソース電極２４にオーミック接触している。

【0031】

トレンチゲート３０は、半導体基板１０の上面からソース領域１７及びボディ領域１６を超えて上側ドリフト領域１４及びディープｐ領域１５に達するまで延びている。トレンチゲート３０は、半導体基板１０の面内方向のうち一方向（この例ではｘ方向）に沿って延びている。トレンチゲート３０は、ゲート電極３２とゲート絶縁膜３４を有している。ゲート電極３２は、ゲート絶縁膜３４によって上側ドリフト領域１４とボディ領域１６とソース領域１７から絶縁されており、層間絶縁膜によってソース電極２４から絶縁されている。なお、トレンチゲート３０の底面に接するようにｐ型不純物を含む電界緩和領域が設けられていてもよい。

【0032】

なお、上記のスイッチング素子１の構造は一例である。本明細書が開示する技術は、スーパージャンクション構造１３を備える様々な種類のスイッチング素子に適用可能である。

【0033】

次に、スイッチング素子１の動作について説明する。ドレイン電極２２がソース電極２４よりも高電位となるような電圧がドレイン・ソース間に印加されている状態で、ゲート電極３２にゲート閾値電圧以上の電圧が印加されると、ゲート絶縁膜３４に隣接する範囲のボディ領域１６にチャネルが形成される。ソース領域１７から供給される電子は、このチャネルを介して上側ドリフト領域１４に流入する。上側ドリフト領域１４に流入した電子は、ＳＪ構造１３のｎ型領域１３ｎ及び下側ドリフト領域１２を介してドレイン領域１１に流れる。これにより、ドレイン電極２２とソース電極２４の間が導通し、スイッチング素子１がオンとなる。一方、ゲート電極３２にゲート閾値電圧未満の電圧が印加されると、チャネルが消失し、スイッチング素子１がオフとなる。このように、スイッチング素子１は、ゲート電極３２に印加する電圧に応じてドレイン電極２２とソース電極２４の間を流れる電流を制御するように動作することができる。

【0034】

半導体装置１００が接続する負荷が短絡すると、スイッチング素子１が形成された半導体基板１０に大電流が流れ、ジュール熱によって半導体基板１０が発熱する。半導体基板１０で発生した熱は、ターミナル４０を介して放熱される。しかしながら、図２に示すように、半導体基板１０のうち上方にターミナル４０が存在しないターミナル非存在範囲６４では、ターミナル４０までの距離が遠いことから、温度が上昇しやすい。

【0035】

炭化珪素（ＳｉＣ）の半導体基板１０で構成される半導体装置１００の短絡耐量は、比較的融点の低いソース電極２４の破壊によって決まる。ターミナル非存在範囲６４の半導体基板１０における発熱は、その位置にあるソース電極２４を破壊し、半導体装置１００の短絡耐量を律速させ得る。

【0036】

スイッチング素子１に大電流が流れたときの発熱部位（ホットスポット）は、スーパージャンクション構造１３のｎ型領域１３ｎである。ＳＪ構造１３のｐ型領域１３ｐの幅Ｗｐをｎ型領域１３ｎの幅Ｗｎで除したＷｐ／Ｗｎが大きくなると、発熱部位がｎ型領域１３ｎの中で深い側に移動する。

【0037】

スイッチング素子１では、ターミナル非存在範囲６４に設けられたスーパージャンクション構造１３のＷｐ／Ｗｎが、ターミナル存在範囲６２に設けられたスーパージャンクション構造１３のＷｐ／Ｗｎよりも大きい。例えば、ターミナル存在範囲６２及びターミナル非存在範囲６４の各々のｎ型領域１３ｎの幅Ｗｎが一定であり、ターミナル存在範囲６２のｐ型領域１３ｐの幅Ｗｐがターミナル非存在範囲６４のｐ型領域１３ｐの幅Ｗｐよりも小さくてもよい。又は、ターミナル存在範囲６２及びターミナル非存在範囲６４の各々のｐ型領域１３ｐの幅Ｗｐが一定であり、ターミナル存在範囲６２のｎ型領域１３ｎの幅Ｗｎがターミナル非存在範囲６４のｎ型領域１３ｎの幅Ｗｎよりも大きくてもよい。又は、ターミナル存在範囲６２のｐ型領域１３ｐの幅Ｗｐがターミナル非存在範囲６４のｐ型領域１３ｐの幅Ｗｐよりも小さく、ターミナル存在範囲６２のｎ型領域１３ｎの幅Ｗｎがターミナル非存在範囲６４のｎ型領域１３ｎの幅Ｗｎよりも大きくてもよい。

【0038】

このように、ターミナル非存在範囲６４に設けられたスーパージャンクション構造１３のＷｐ／Ｗｎが相対的に大きく構成されているので、ターミナル非存在範囲６４の発熱部位が相対的に深い側に移動する。このため、負荷短絡によって大電流が流れたとしても、ターミナル非存在範囲６４においてソース電極２４と発熱部位の間の距離が確保されるので、ターミナル非存在範囲６４におけるソース電極２４の破壊が抑制される。この結果、半導体装置１００は、高い短絡耐量を有することができる。

【0039】

図２に示すように、ターミナル非存在範囲６４はさらに、第１ターミナル非存在範囲６６と、第１ターミナル非存在範囲６６よりもターミナル存在範囲６２から遠い第２ターミナル非存在範囲６８と、を有している。スイッチング素子１ではさらに、第２ターミナル非存在範囲６８に設けられたスーパージャンクション構造１３のＷｐ／Ｗｎが、第１ターミナル非存在範囲６６に設けられたスーパージャンクション構造１３のＷｐ／Ｗｎよりも大きい。

【0040】

上記したように、ＳＪ構造１３を構成するｐ型領域１３ｐの幅Ｗｐ及びｐ型不純物濃度ならびにｎ型領域１３ｎの幅Ｗｎ及びｎ型不純物濃度は、スイッチング素子１の高耐圧化と低オン抵抗化が両立するように、チャージバランスが大きく崩れないように設計される。ターミナル存在範囲６２のＳＪ構造１３は、このような設計値に基づいて形成されている。一方、ターミナル非存在範囲６４のＳＪ構造１３は、短絡耐量を改善するために、ターミナル存在範囲６２のＳＪ構造１３よりもチャージバランスが崩れている。このため、ターミナル非存在範囲６４のＳＪ構造１３では、高耐圧化と低オン抵抗化の両立が犠牲になり得る。半導体装置１００では、ターミナル非存在範囲６４の中でもターミナル４０からの距離に応じてスーパージャンクション構造１３のＷｐ／Ｗｎを調整することにより、高耐圧化と低オン抵抗化の両立を維持しながら、高い短絡耐量を有することができる。

【0041】

なお、第１ターミナル非存在範囲６６及び第２ターミナル非存在範囲６８の各々において、Ｗｐ／Ｗｎが一定であってもよいし、ターミナル４０からの距離に応じて変化してもよい。即ち、ターミナル非存在範囲６４では、ターミナル４０からの距離に応じて、スーパージャンクション構造１３のＷｐ／Ｗｎが連続的に変化してもよいし、多段的に変化してもよい。

【0042】

以下、本明細書で開示される技術の特徴を整理する。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。

【0043】

（特徴１）
炭化珪素の半導体基板（１０）と、
前記半導体基板の一方の主面に設けられている電極（２４）と、
前記電極上の一部に設けられているターミナル（４０）と、を備えており、
前記半導体基板は、ｐ型領域（１３ｐ）とｎ型領域（１３ｎ）が前記半導体基板の面内方向のうち一方向に沿って交互に繰り返し配置されているスーパージャンクション構造（１３）を有しており、
前記一方向に沿って測定される前記ｐ型領域の幅を第１値とし、
前記一方向に沿って測定される前記ｎ型領域の幅を第２値とし、
前記半導体基板のうち上方に前記ターミナルが存在する範囲をターミナル存在範囲（６２）とし、
前記半導体基板のうち上方に前記ターミナルが存在しない範囲をターミナル非存在範囲（６４）とすると、
前記ターミナル非存在範囲に設けられた前記スーパージャンクション構造の前記第１値を前記第２値で除した前記第１値／前記第２値は、前記ターミナル存在範囲に設けられた前記スーパージャンクション構造の前記第１値を前記第２値で除した前記第１値／前記第２値よりも大きい、半導体装置。

【0044】

（特徴２）
前記ターミナル存在範囲の前記ｐ型領域の前記第１値は、前記ターミナル非存在範囲の前記ｐ型領域の前記第１値よりも小さい、特徴１に記載の半導体装置。

【0045】

（特徴３）
前記ターミナル存在範囲の前記ｎ型領域の前記第２値は、前記ターミナル非存在範囲の前記ｎ型領域の前記第２値よりも大きい、特徴１に記載の半導体装置。

【0046】

（特徴４）
前記ターミナル非存在範囲は、第１ターミナル非存在範囲（６６）と、前記第１ターミナル非存在範囲よりも前記ターミナル存在範囲から遠い第２ターミナル非存在範囲（６８）と、を有しており、
前記第２ターミナル非存在範囲に設けられた前記スーパージャンクション構造の前記第１値／前記第２値は、前記第１ターミナル非存在範囲に設けられた前記スーパージャンクション構造の前記第１値／前記第２値よりも大きい、特徴１～３のいずれか１つに記載の半導体装置。

【0047】

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

【符号の説明】

【0048】

１：スイッチング素子、 １０：半導体基板、 １１：ドレイン領域、 １２：下側ドリフト領域、 １３：スーパージャンクション構造、 １３ｎ：ｎ型領域、 １３ｐ：ｐ型領域、 １４：上側ドリフト領域、 １５：ディープｐ領域、 １６：ボディ領域、 １７：ソース領域、 １８：コンタクト領域、 ２２：ドレイン電極、 ２４：ソース電極、 ２６：ゲートパッド、 ３０：トレンチゲート、 ３２：ゲート電極、 ３４：ゲート絶縁膜、 ４０：ターミナル、 ４２：上側放熱板、 ４４：下側放熱板、 ４６：ボンディングワイヤ、 ４８：ゲート端子、 ５０：絶縁樹脂、 ６２：ターミナル存在範囲、 ６４：ターミナル非存在範囲、 ６６：第１ターミナル非存在範囲、 ６８：第２ターミナル非存在範囲、 １００：半導体装置

【図1】

【図2】

【図3】

【図4】