IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ローム株式会社の特許一覧

特開2024-125036降圧コンバータならびにそのコントローラ回路
<>
  • 特開-降圧コンバータならびにそのコントローラ回路 図1
  • 特開-降圧コンバータならびにそのコントローラ回路 図2
  • 特開-降圧コンバータならびにそのコントローラ回路 図3
  • 特開-降圧コンバータならびにそのコントローラ回路 図4
  • 特開-降圧コンバータならびにそのコントローラ回路 図5
  • 特開-降圧コンバータならびにそのコントローラ回路 図6
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024125036
(43)【公開日】2024-09-13
(54)【発明の名称】降圧コンバータならびにそのコントローラ回路
(51)【国際特許分類】
   H02M 3/155 20060101AFI20240906BHJP
【FI】
H02M3/155 P
【審査請求】未請求
【請求項の数】6
【出願形態】OL
(21)【出願番号】P 2023033098
(22)【出願日】2023-03-03
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(74)【代理人】
【識別番号】100133215
【弁理士】
【氏名又は名称】真家 大樹
(72)【発明者】
【氏名】福本 洋祐
【テーマコード(参考)】
5H730
【Fターム(参考)】
5H730AS05
5H730BB13
5H730BB57
5H730DD04
5H730DD16
5H730EE13
5H730EE59
5H730FD01
5H730FD26
5H730FF02
5H730FG05
5H730FG07
5H730FG22
(57)【要約】
【課題】軽負荷モードからPWMモードに速やかに復帰可能な降圧コンバータのコントローラを提供する。
【解決手段】エラーアンプ212は、降圧コンバータの出力電圧VOUTに応じたフィードバック電圧VFBと目標電圧VREFの誤差を増幅し、誤差電圧VERRを生成する。パルス幅変調器210は、誤差電圧VERRに応じたデューティサイクルを有するパルス幅変調信号SPWMを生成する。ローパスフィルタ250は、ハイサイドトランジスタM1とローサイドトランジスタM2の接続ノードSWに発生するスイッチング電圧VSWを平滑化する。軽負荷復帰回路260は、軽負荷モードからPWMモードに切り替わるときに、フィルタ250の出力電圧VOUTDETに係数Aを乗じた電圧VFORCEを、エラーアンプ212の出力ノードに印加する。
【選択図】図1
【特許請求の範囲】
【請求項1】
ハイサイドトランジスタおよびローサイドトランジスタを含む同期整流型の降圧コンバータのコントローラ回路であって、
前記降圧コンバータの出力電圧に応じたフィードバック電圧と目標電圧の誤差を増幅し、誤差電圧を生成するエラーアンプと、
前記誤差電圧に応じたデューティサイクルを有するパルス幅変調信号を生成するパルス幅変調器と、
前記パルス幅変調信号にもとづいて前記ハイサイドトランジスタおよび前記ローサイドトランジスタそれぞれの制御パルスを生成するロジック回路と、
前記ハイサイドトランジスタと前記ローサイドトランジスタの接続ノードに発生するスイッチング電圧を平滑化するフィルタと、
軽負荷モードからPWMモードに切り替わるときに、前記フィルタの出力電圧に係数Aを乗じた電圧を、前記エラーアンプの出力ノードに印加する軽負荷復帰回路と、
を備える、コントローラ回路。
【請求項2】
前記軽負荷復帰回路は、
前記接続ノードと接地の間に接続され、前記係数Aに応じた容量比を有するキャパシタ分圧回路と、
前記キャパシタ分圧回路の出力ノードと前記エラーアンプの出力ノードの間に接続された抵抗と、
を含む、請求項1に記載のコントローラ回路。
【請求項3】
前記フィルタは、RCフィルタを含む、請求項1または2に記載のコントローラ回路。
【請求項4】
前記フィルタは、前記RCフィルタの出力電圧を受けるバッファをさらに含む、請求項3に記載のコントローラ回路。
【請求項5】
ひとつの半導体基板に一体集積化される、請求項1または2のいずれかに記載のコントローラ回路。
【請求項6】
請求項1または2に記載のコントローラ回路を備える、降圧コンバータ。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、降圧コンバータに関する。
【背景技術】
【0002】
スマートホンや、タブレットコンピュータ、車載機器やOA機器等のさまざまな電子機器には、電池電圧や外部電源電圧よりも低い電源電圧を必要とする回路部品が搭載される。このような回路部品に適切な電源電圧を供給するために、降圧DC/DCコンバータ(Buckコンバータ)が利用される。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2022-113636号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
負荷電流(出力電流)が大きい通常負荷状態(非軽負荷状態)では、DC/DCコンバータはパルス幅変調(PWM:Pulse Width Modulation)モードで動作する。負荷電流が小さい軽負荷状態では、DC/DCコンバータは、1回あるいは複数回のスイッチングを含む動作期間と、スイッチングが停止する停止期間を交互に繰り返す軽負荷モードで動作する。
【0005】
軽負荷モードの間、フィードバックループは停止状態にあるため、エラーアンプの出力は、PWMモードにおける安定点から逸脱している。したがって、軽負荷モードからPWMモードに復帰する際には、エラーアンプの出力を、短時間で、PWMモードにおける安定点に遷移させる必要がある。
【0006】
本開示はかかる状況においてなされたものであり、そのある態様の例示的な目的のひとつは、軽負荷モードからPWMモードに速やかに復帰可能な降圧コンバータのコントローラの提供にある。
【課題を解決するための手段】
【0007】
本開示のある態様は、ハイサイドトランジスタおよびローサイドトランジスタを含む同期整流型の降圧コンバータのコントローラ回路に関する。コントローラ回路は、降圧コンバータの出力電圧に応じたフィードバック電圧と目標電圧の誤差を増幅し、誤差電圧を生成するエラーアンプと、誤差電圧に応じたデューティサイクルを有するパルス幅変調信号を生成するパルス幅変調器と、パルス幅変調信号にもとづいてハイサイドトランジスタおよびローサイドトランジスタそれぞれの制御パルスを生成するロジック回路と、ハイサイドトランジスタとローサイドトランジスタの接続ノードに発生するスイッチング電圧を平滑化するフィルタと、軽負荷モードからPWMモードに切り替わるときに、フィルタの出力電圧を係数Aを乗じた電圧を、エラーアンプの出力ノードに印加する軽負荷復帰回路と、を備える。
【0008】
なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明あるいは本開示の態様として有効である。さらに、この項目(課題を解決するための手段)の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
【発明の効果】
【0009】
本開示のある態様によれば、軽負荷モードからPWMモードに速やかに復帰できる。
【図面の簡単な説明】
【0010】
図1図1は、実施形態に係るコントローラIC(Integrated Circuit)を備える降圧コンバータのブロック図である。
図2図2は、パルス幅変調器の動作を説明する図である。
図3図3は、軽負荷モードからPWMモードに復帰するときの降圧コンバータの動作波形図である。
図4図4は、比較技術に係るコントローラICの回路図である。
図5図5は、一実施例に係るコントローラICを備える降圧コンバータの回路図である。
図6図6は、一実施例に係るコントローラICを備える降圧コンバータの回路図である。
【発明を実施するための形態】
【0011】
(実施形態の概要)
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、1つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。またこの概要は、考えられるすべての実施形態の包括的な概要ではなく、実施形態の欠くべからざる構成要素を限定するものではない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態(実施例や変形例)または複数の実施形態(実施例や変形例)を指すものとして用いる場合がある。
【0012】
(実施形態の概要)
本開示のある態様のコントローラ回路は、ハイサイドトランジスタおよびローサイドトランジスタを含む同期整流型の降圧コンバータに使用される。コントローラ回路は、降圧コンバータの出力電圧に応じたフィードバック電圧と目標電圧の誤差を増幅し、誤差電圧を生成するエラーアンプと、誤差電圧に応じたデューティサイクルを有するパルス幅変調信号を生成するパルス幅変調器と、パルス幅変調信号にもとづいてハイサイドトランジスタおよびローサイドトランジスタそれぞれの制御パルスを生成するロジック回路と、ハイサイドトランジスタとローサイドトランジスタの接続ノードに発生するスイッチング電圧を平滑化するフィルタと、軽負荷モードからPWMモードに切り替わるときに、フィルタの出力電圧に係数Aを乗じた電圧を、エラーアンプの出力ノードに印加する軽負荷復帰回路と、を備える。
【0013】
PWMモードでは、定常状態において、エラーアンプの出力電圧は、入力電圧と出力電圧の比(降圧比)に応じた電圧レベルに保たれており、この電圧レベルは、出力電圧に比例する。上記構成によれば、軽負荷モードからPWMモードに復帰する際に、エラーアンプの出力電圧を、PWMモードの定常状態における安定電圧レベルまで速やかに上昇させることができるため、高速な復帰が可能となる。さらに、出力電圧を直接モニターするのではなく、スイッチング端子のスイッチング電圧を平滑化した電圧を利用して間接的にモニターすることで、出力電圧を取り込むための追加のピンが不要となり、ピン数の増加を抑制できる。
【0014】
一実施形態において、軽負荷復帰回路は、接続ノードと接地の間に接続され、係数Aに応じた容量比を有するキャパシタ分圧回路と、キャパシタ分圧回路の出力ノードとエラーアンプの出力ノードの間に接続された抵抗と、を含んでもよい。
【0015】
一実施形態において、フィルタは、RCフィルタを含んでもよい。
【0016】
一実施形態において、フィルタは、RCフィルタの出力電圧を受けるバッファをさらに含んでもよい。
【0017】
一実施形態において、コントローラ回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を1つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【0018】
(実施形態)
以下、本開示を、好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明あるいは開示を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明あるいは開示の本質的なものであるとは限らない。
【0019】
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0020】
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0021】
図1は、実施形態に係るコントローラIC(Integrated Circuit)200を備える降圧コンバータ100のブロック図である。降圧コンバータ100は、同期整流型の降圧DC/DCコンバータ(Buckコンバータ)であり、入力端子(入力ライン)102に直流の入力電圧VINを受け、所定の目標値VOUT(REF)に安定化された出力電圧VOUTを生成し、出力端子(出力ライン)104に接続される負荷に供給する。
【0022】
降圧コンバータ100は、コントローラIC200とその周辺回路110を備える。周辺回路110は、インダクタL1、出力キャパシタC1、ブートストラップキャパシタC2、抵抗R1,R2を含む。出力キャパシタC1は、出力ライン104と接地の間に接続される。抵抗R1,R2は、出力ライン104と接地の間に直列に接続され、出力電圧VOUTを分圧し、フィードバック電圧VFBを生成する。フィードバック電圧VFBは、コントローラIC200のフィードバック端子FBに入力される。インダクタL1は、コントローラIC200のスイッチング端子SWと出力ライン104の間に接続される。
【0023】
コントローラIC200は、ハイサイドトランジスタM1、ローサイドトランジスタM2、パルス幅変調器210、ロジック回路220、ハイサイドドライバ222、ローサイドドライバ224、フィルタ250、軽負荷復帰回路260を備え、ひとつの半導体基板に集積化された機能ICである。
【0024】
ハイサイドトランジスタM1は、入力端子VINとスイッチング端子SWの間に接続され、ローサイドトランジスタM2、スイッチング端子SWと接地端子GNDの間に接続される。本実施形態では、ハイサイドトランジスタM1およびローサイドトランジスタM2はNMOSトランジスタである。ハイサイドトランジスタM1の駆動電圧を生成するために、降圧コンバータ100には、ブートストラップ回路が組み込まれる。コントローラIC200のブートストラップ端子BSTとスイッチング端子SWの間には、ブートストラップキャパシタC2が接続される。ブートストラップ端子BSTには、ダイオードD2を介して、電源電圧VDDが印加される。
【0025】
パルス幅変調器210は、フィードバック電圧VFBを受ける。パルス幅変調器210は、フィードバック電圧VFBが所定の基準電圧VREFに近づくように、言い換えると出力電圧VOUTがその目標レベルVOUT(REF)に近づくように、パルス幅変調信号SPWMのデューティサイクルを変化させる。
【0026】
パルス幅変調器210は、エラーアンプ212、スロープ発生回路214、PWMコンパレータ216を含む。エラーアンプ212は、フィードバック電圧VFBと基準電圧VREFの誤差を増幅する。スロープ発生回路214は、入力電圧VINを受け、入力電圧VINに比例した傾きのスロープを有するランプ電圧VRAMPを生成する。PWMコンパレータ216は、ランプ電圧VRAMPを誤差電圧VERRと比較し、PWM信号SPWMを生成する。
【0027】
ロジック回路220は、パルス幅変調信号SPWMにもとづいてハイサイドトランジスタM1およびローサイドトランジスタM2それぞれのオン、オフを指示するハイサイドパルスSHおよびローサイドパルスSLを生成する。ハイサイドドライバ222は、ハイサイドパルスSHにもとづいてハイサイドトランジスタM1を駆動し、ローサイドドライバ224は、ローサイドパルスSLにもとづいてローサイドトランジスタM2を駆動する。
【0028】
ローパスフィルタ250は、ハイサイドトランジスタM1とローサイドトランジスタM2の接続ノードであるスイッチング端子SWに発生するスイッチング電圧VSWを平滑化する。スイッチング電圧VSWは、入力電圧VINをハイレベル、接地電圧0Vをローレベルとするパルス信号であり、周期に対するハイレベルの時間比率(デューティサイクル)をdとするとき、スイッチング電圧VSWの平均電圧は、VIN×dとなり、これは定常状態における出力電圧VOUTと等しい。したがってローパスフィルタ250の出力電圧(検出電圧という)VOUTDETは、出力電圧VOUTを間接的に示している。
【0029】
コントローラIC200は、出力電流が小さい軽負荷状態において、軽負荷モードで動作する。具体的には、軽負荷モードでは、1回、あるいは複数回のスイッチングを含む短い動作期間と、それに続く長い休止期間と、を交互に繰り返す。
【0030】
軽負荷復帰回路260は、ローパスフィルタ250の出力である検出電圧VOUTDETを受ける。またロジック回路220から軽負荷復帰回路260には、軽負荷モードとPWMモードを切り替えるモード制御信号MODEが供給されている。軽負荷モードからPWMモードに切り替わるときに、ローパスフィルタ250の出力電圧VOUTDETに係数Aを乗じた電圧VFORCEを、エラーアンプ212の出力ノードに印加する。
【0031】
以上がコントローラIC200の構成である。続いてその動作を説明する。
【0032】
図2は、パルス幅変調器210の動作を説明する図である。定常状態において、デューティサイクルdは、降圧比VOUT/VINと等しい。
d=VOUT/VIN=TON/T …(1)
ONはオン時間、TはPWM周期である。式(1)を変形すると、式(2)を得る。
ON=VOUT/VIN×T …(2)
【0033】
ランプ電圧VRAMPのスロープ部分は、入力電圧VINに比例した傾きα=k×VINを有し、式(3)で表される。
RAMP(t)=(k×VIN)t …(3)
【0034】
オン時間TONは、式(4)で表される。
ON=VERR/(k×VIN) …(4)
【0035】
式(4)と式(2)が等しいことを利用すると、式(5)を得る。
ON=VOUT/VIN×T=VERR/(k×VIN) …(5)
【0036】
式(5)を整理すると、式(6)が得られる。
ERR=VOUT×k/T …(7)
【0037】
式(7)において、k,T,Vは定数であるから、ランプ電圧VRAMPのスロープ部分の傾きが入力電圧VINに比例するとき、VERRは、入力電圧VINに依存せず、出力電圧VOUTに比例する電圧レベルをとる。
【0038】
軽負荷復帰回路260の係数Aは、A≒k/Tを満たすように定められ、軽負荷復帰回路260は、軽負荷モードからPWMモードに復帰する際に、式(7)の電圧レベルを有する電圧VFORCEを、エラーアンプ212の出力ノードに印加する。
【0039】
図3は、軽負荷モードからPWMモードに復帰するときの降圧コンバータ100の動作波形図である。
【0040】
時刻tより前はPWMモードで動作しており、パルス幅変調器210によるフィードバックにより、誤差電圧VERRは、式(5)の電圧レベルVOUT×k/Tの付近に保たれている。
【0041】
時刻tに軽負荷モードに移行すると、パルス幅変調器210がディセーブル状態となり、誤差電圧VERRは0Vとなり、ランプ電圧VRAMPも停止する。
【0042】
時刻tに、軽負荷モードからPWMモードに復帰する。このタイミングにおいて、軽負荷復帰回路260によって、誤差電圧VERRが、電圧レベルVFORCE(=VOUTDET×A)まで引き上げられる。A≒k/Tが成り立つとき、電圧レベルVFORCE(=VOUTDET×A)は、誤差電圧VERRのフィードバック制御中の安定点(VOUT×k/T)とほぼ等しい。時刻t以降は、パルス幅変調器210によって誤差電圧VERRは、式(5)の電圧レベルVOUT×k/Tの近傍に保たれる。
【0043】
以上がコントローラIC200の動作である。このコントローラIC200によれば、軽負荷モードからPWMモードに復帰する際に、エラーアンプ212の出力電圧VERRを、短時間で、PWMモードにおける安定点に遷移させることができ、PWMモードに速やかに復帰できる。
【0044】
コントローラIC200のさらに別の利点は比較技術との対比によって明確となる。
【0045】
図4は、比較技術に係るコントローラIC200Rの回路図である。コントローラIC200Rは、VOUTピンを備える。VOUTピンは出力ライン104と接続される。軽負荷復帰回路260Rは、VOUTピンを介して、出力電圧VOUTを受ける。軽負荷復帰回路260Rは、軽負荷モードからPWMモードに復帰する際に、出力電圧VOUTを分圧した電圧VFORCEを、エラーアンプ212の出力ノードに印加する。
【0046】
比較技術によっても、軽負荷モードからPWMモードに復帰する際に、エラーアンプ212の出力電圧VERRを、短時間で、PWMモードにおける安定点に遷移させることができ、PWMモードに速やかに復帰できる。
【0047】
しかしながら、比較技術では、電圧VFORCEの生成に、出力電圧VOUTを直接参照する必要があるため、VOUTピンが必要であり、コントローラIC200Rのピン数が多い。
【0048】
これに対して実施形態では、スイッチング端子SWに発生するスイッチング電圧VSWを利用して電圧VFORCEを生成するため、VOUTピンが不要となり、ピン数を削減することができる。
【0049】
本開示は、図1のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本開示の範囲を狭めるためではなく、本開示や本発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
【0050】
図5は、一実施例に係るコントローラIC200Aを備える降圧コンバータ100Aの回路図である。ローパスフィルタ250Aは、RCフィルタであり、抵抗R11およびキャパシタC11を含む。
【0051】
軽負荷復帰回路260Aは、抵抗R21、キャパシタC21,C22、スイッチSW21を含む。抵抗R21の一端は、エラーアンプ212の出力ノードと接続されている。キャパシタC21,C22は、分圧回路を形成している。キャパシタC21は、抵抗R21の他端と接地の間に接続される。キャパシタC22の一端は、抵抗R21の他端と接続される。スイッチSW21は、接地電圧と、出力電圧VOUTDETのうち、モード制御信号MODEに応じた一方を、キャパシタC22に印加する。具体的にはPWMモードの間は、キャパシタC22には、スイッチSW21を介して出力電圧VOUTDETが印加される。軽負荷モードの間は、キャパシタC22には、スイッチSW21を介して接地電圧が印加される。
【0052】
以上がコントローラIC200Aの構成である。この構成によれば、軽負荷モードの間、ハイサイドトランジスタM1およびローサイドトランジスタM2のスイッチングは実質的に停止しており、スイッチング端子SWの電圧レベルは出力電圧VOUTと等しい。したがって、軽負荷モードからPWMモードに遷移するタイミングにおいて、ローパスフィルタ250の出力である検出電圧VOUTDETは出力電圧VOUTと実質的に等しい。PWMモードに切り替わると、検出電圧VOUTDETがキャパシタC21,C22からなる分圧回路に印加され、キャパシタC21とC22の接続ノードn1には、
n1=VOUTDET×C22/C11
の電圧Vn1が発生する。この電圧Vn1が抵抗R21を介して、電圧VFORCEとしてエラーアンプ212の出力ノードに印加される。
【0053】
つまり、このコントローラIC200Aでは、係数Aを、キャパシタC21,C22の比率として設計することができる。
【0054】
図6は、一実施例に係るコントローラIC200Bを備える降圧コンバータ100Bの回路図である。ローパスフィルタ250Bは、RCフィルタに加えて、バッファ252を含む。その他は図5の実施例と同様である。
【0055】
軽負荷復帰回路260Aからエラーアンプ212に対する電流供給能力を大きくするためには、キャパシタC21,C22の容量を大きくする必要がある。容量が大きなキャパシタC21,C22を短時間で充電するためには、ローパスフィルタ250Aの出力インピーダンスを下げる必要がある。図6の実施例によれば、バッファ252によって、ローパスフィルタ250の出力インピーダンスが低くなるため、キャパシタC21,C22の容量が大きい場合に、キャパシタC21,C22を高速に充電できる。
【0056】
続いて、コントローラIC200の変形例を説明する。
【0057】
(変形例1)
実施形態において、ハイサイドトランジスタM1およびローサイドトランジスタM2は、コントローラIC200に集積化されていたが、それらはディスクリート部品として周辺回路110に含まれていてもよい。
【0058】
(変形例2)
図6の実施例において、ローパスフィルタ250Bのバッファ252に代えて、任意の利得gを有するアンプを利用してもよい。その場合、
A=g×C22/C11
が成り立つように回路を設計すればよい。
【0059】
(変形例3)
変形例3では、PWMモードの間、スイッチング電圧VSWを平滑化することにより、出力電圧VOUTを示す検出電圧VOUTDETを生成し、この検出電圧VOUTDETを軽負荷モードの間、ホールドしておくことにより、次回のPWMモードへの復帰に利用する電圧VFORCEを生成することとしてもよい。
【0060】
具体的な用語を用いて説明される実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【0061】
(付記)
本明細書には以下の技術が開示される。
【0062】
(項目1)
ハイサイドトランジスタおよびローサイドトランジスタを含む同期整流型の降圧コンバータのコントローラ回路であって、
前記降圧コンバータの出力電圧に応じたフィードバック電圧と目標電圧の誤差を増幅し、誤差電圧を生成するエラーアンプと、
前記誤差電圧に応じたデューティサイクルを有するパルス幅変調信号を生成するパルス幅変調器と、
前記パルス幅変調信号にもとづいて前記ハイサイドトランジスタおよび前記ローサイドトランジスタそれぞれの制御パルスを生成するロジック回路と、
前記ハイサイドトランジスタと前記ローサイドトランジスタの接続ノードに発生するスイッチング電圧を平滑化するフィルタと、
軽負荷モードからPWMモードに切り替わるときに、前記フィルタの出力電圧に係数Aを乗じた電圧を、前記エラーアンプの出力ノードに印加する軽負荷復帰回路と、
を備える、コントローラ回路。
【0063】
(項目2)
前記軽負荷復帰回路は、
前記接続ノードと接地の間に接続され、前記係数Aに応じた容量比を有するキャパシタ分圧回路と、
前記キャパシタ分圧回路の出力ノードと前記エラーアンプの出力ノードの間に接続された抵抗と、
を含む、項目1に記載のコントローラ回路。
【0064】
(項目3)
前記フィルタは、RCフィルタを含む、項目1または2に記載のコントローラ回路。
【0065】
(項目4)
前記フィルタは、前記RCフィルタの出力電圧を受けるバッファをさらに含む、項目3に記載のコントローラ回路。
【0066】
(項目5)
ひとつの半導体基板に一体集積化される、項目1から4のいずれかに記載のコントローラ回路。
【0067】
(項目6)
項目1から5のいずれかに記載のコントローラ回路を備える、降圧コンバータ。
【符号の説明】
【0068】
100 降圧コンバータ
102 入力ライン
104 出力ライン
110 周辺回路
L1 インダクタ
C1 出力キャパシタ
M1 ハイサイドトランジスタ
M2 ローサイドトランジスタ
200 コントローラIC
210 パルス幅変調器
212 エラーアンプ
214 スロープ発生回路
216 PWMコンパレータ
220 ロジック回路
222 ハイサイドドライバ
224 ローサイドドライバ
250 ローパスフィルタ
260 軽負荷復帰回路
図1
図2
図3
図4
図5
図6