特開 2024-125068 炭化珪素半導体装置及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024125068

(43)【公開日】2024-09-13

(54)【発明の名称】炭化珪素半導体装置及びその製造方法

(51)【国際特許分類】

   H01L 29/78 20060101AFI20240906BHJP

   H01L 29/06 20060101ALI20240906BHJP

   H01L 21/336 20060101ALI20240906BHJP

   H01L 29/12 20060101ALI20240906BHJP

   H01L 29/739 20060101ALI20240906BHJP

【ＦＩ】

H01L29/78 652N

H01L29/78 652P

H01L29/78 653A

H01L29/78 652J

H01L29/78 658A

H01L29/78 652T

H01L29/78 655F

H01L29/78 655A

H01L29/06 301V

H01L29/06 301G

H01L29/06 301D

【審査請求】未請求

【請求項の数】17

【出願形態】ＯＬ

(21)【出願番号】P 2023033152

(22)【出願日】2023-03-03

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100105854

【弁理士】

【氏名又は名称】廣瀬 一

(74)【代理人】

【識別番号】100103850

【弁理士】

【氏名又は名称】田中 秀▲てつ▼

(72)【発明者】

【氏名】木下 明将

(57)【要約】

【課題】耐圧構造部の信頼性が損なわれるのを抑制できるＳｉＣ半導体装置を提供する。
【解決手段】活性部及び耐圧構造部に亘ってドリフト層が設けられ、活性部は、ドリフト層の上面側に設けられたｐ型のベース領域と、ベース領域の上面側に設けられたｎ型の主領域６ａと、ドリフト層の上面側にベース領域に接して設けられたｐ型の埋込領域８１ａと、埋込領域の上面側に主領域に接して設けられたｐ型のベースコンタクト領域８２ａと、主領域及びベース領域を貫通するトレンチ内に設けられたゲート電極と、主領域及びベースコンタクト領域に接して設けられた主電極とを有し、耐圧構造部はドリフト層の上面側に設けられたｐ型の電界緩和領域９ａと電界緩和領域の上面に設けられた絶縁膜とを有し、主領域及びベースコンタクト領域のそれぞれは少なくとも主電極に接した部分が３Ｃ構造を含み、電界緩和領域は上部が３Ｃ構造を含み下部が４Ｈ構造からなる。
【選択図】図２

【特許請求の範囲】

【請求項1】

平面視で、活性部と、前記活性部の周囲を囲むように設けられた耐圧構造部とを備え、
前記活性部及び前記耐圧構造部に亘って炭化珪素からなる第１導電型のドリフト層が設けられ、
前記活性部は、
前記ドリフト層の上面側に設けられた炭化珪素からなる第２導電型のベース領域と、
前記ベース領域の上面側に設けられた炭化珪素からなる第１導電型の主領域と、
前記ドリフト層の上面側に、前記ベース領域に接して設けられた炭化珪素からなる第２導電型の埋込領域と、
前記埋込領域の上面側に、前記主領域に接して設けられた炭化珪素からなる第２導電型のベースコンタクト領域と、
前記主領域及び前記ベース領域を貫通するトレンチの内側に、ゲート絶縁膜を介して設けられたゲート電極と、
前記主領域及び前記ベースコンタクト領域に接して設けられた主電極と、
を有し、
前記耐圧構造部は、
前記ドリフト層の上面側に設けられた炭化珪素からなる第２導電型の電界緩和領域と、
前記電界緩和領域の上面に設けられた絶縁膜と、
を有し、
前記主領域及び前記ベースコンタクト領域のそれぞれは、少なくとも前記主電極に接した部分が３Ｃ構造を含み、
前記電界緩和領域は、上部が３Ｃ構造を含み、下部が４Ｈ構造からなる、
炭化珪素半導体装置。

【請求項2】

前記電界緩和領域の前記上部及び前記ベースコンタクト領域のそれぞれの深さ方向の寸法は、０．３μｍ以下である、請求項１に記載の炭化珪素半導体装置。

【請求項3】

前記電界緩和領域の前記上部及び前記ベースコンタクト領域のそれぞれは、３Ｃ構造と４Ｈ構造とを含む、請求項１又は２に記載の炭化珪素半導体装置。

【請求項4】

前記電界緩和領域の前記上部及び前記ベースコンタクト領域のそれぞれは、上面から深さ０．１μｍまでの部分に含まれる３Ｃ構造の割合が５０％以上９５％以下である、請求項３に記載の炭化珪素半導体装置。

【請求項5】

前記埋込領域は４Ｈ構造からなる、請求項１又は２に記載の炭化珪素半導体装置。

【請求項6】

前記電界緩和領域の前記上部は、側面が第２導電型の４Ｈ構造からなる部分に接している、請求項１又は２に記載の炭化珪素半導体装置。

【請求項7】

前記電界緩和領域は、前記耐圧構造部に複数設けられたガードリングである、請求項１又は２に記載の炭化珪素半導体装置。

【請求項8】

前記電界緩和領域の前記上部の不純物濃度は１×１０^１９ｃｍ^－３以上、３×１０^２０ｃｍ^－３以下である、請求項１又は２に記載の炭化珪素半導体装置。

【請求項9】

前記ベースコンタクト領域の不純物濃度は１×１０^１９ｃｍ^－３以上、３×１０^２０ｃｍ^－３以下である、請求項８に記載の炭化珪素半導体装置。

【請求項10】

前記主領域の不純物濃度は１×１０^２０ｃｍ^－３以上、３×１０^２１ｃｍ^－３以下である、請求項１又は２に記載の炭化珪素半導体装置。

【請求項11】

前記トレンチの底部に接する位置に設けられた炭化珪素からなる第２導電型のゲート底部保護領域を有し、
前記電界緩和領域は、前記ゲート底部保護領域と同じ深さ位置にあり且つ炭化珪素からなる第２導電型の領域を含む、
請求項１又は２に記載の炭化珪素半導体装置。

【請求項12】

活性部と平面視で前記活性部の周囲を囲んでいる耐圧構造部とに亘って、炭化珪素からなる第１導電型のドリフト層を形成する工程と、
前記活性部における前記ドリフト層の上面側に、炭化珪素からなる第２導電型のベース領域を形成する工程と、
前記ベース領域の上面側に、炭化珪素からなり且つ少なくとも上面側の部分が３Ｃ構造を含む第１導電型の主領域を形成する工程と、
前記ドリフト層の上面側に、前記ベース領域に接するように、炭化珪素からなる第２導電型の埋込領域を形成する工程と、
前記埋込領域の上面側に、前記主領域に接するように、炭化珪素からなり且つ少なくとも上面側の部分が３Ｃ構造を含む第２導電型のベースコンタクト領域を形成する工程と、
前記主領域及び前記ベース領域を貫通するトレンチを形成する工程と、
前記トレンチの内側にゲート絶縁膜を介してゲート電極を形成する工程と、
前記主領域及び前記ベースコンタクト領域の上面に接するように主電極を形成する工程と、
前記耐圧構造部における前記ドリフト層の上面側に、炭化珪素からなり、且つ上部が３Ｃを含み下部が４Ｈからなる電界緩和領域を形成する工程と、
前記電界緩和領域の上面に絶縁膜を形成する工程と、
を含む、
炭化珪素半導体装置の製造方法。

【請求項13】

前記電界緩和領域を形成する工程は、第２導電型の不純物をドーズ量１×１０^１５ｃｍ^－２以上、２×１０^１５ｃｍ^－２未満でイオン注入することを含む、請求項１２に記載の炭化珪素半導体装置の製造方法。

【請求項14】

前記ベースコンタクト領域を形成する工程及び前記電界緩和領域を形成する工程は、第２導電型の不純物をドーズ量１×１０^１５ｃｍ^－２以上、２×１０^１５ｃｍ^－２未満で同時にイオン注入することを含む、請求項１２に記載の炭化珪素半導体装置の製造方法。

【請求項15】

前記主領域を形成する工程は、第１導電型の不純物をドーズ量２×１０^１５ｃｍ^－２以上でイオン注入することを含む、請求項１２に記載の炭化珪素半導体装置の製造方法。

【請求項16】

前記第１導電型の不純物は、燐又は窒素である、請求項１５に記載の炭化珪素半導体装置の製造方法。

【請求項17】

前記第２導電型の不純物は、アルミニウムである、請求項１３又は１４に記載の炭化珪素半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、炭化珪素（ＳｉＣ）を用いたＳｉＣ半導体装置及びその製造方法に関する。

【背景技術】

【0002】

特許文献１には、六方晶単結晶の炭化珪素基板にリンをイオン注入することでアモルファス層を形成し、熱処理することでアモルファス層を立方晶単結晶のｎ型炭化珪素に再結晶化させ、ｎ型炭化珪素の上面にニッケルを蒸着することで電極を形成する半導体装置が開示されている。

【0003】

特許文献２には、４Ｈ－ＳｉＣからなるｎ^＋型ＳｉＣの第１主面上に形成させたｎ^－型エピタキシャル成長層内において、ｎ^＋型ソース領域と、ｎ^＋型ソース領域内に形成されたｎ^＋型３Ｃ－ＳｉＣ領域及びｐ^＋型電位固定領域とを有し、ｎ^＋型３Ｃ－ＳｉＣ領域及びｐ^＋型電位固定領域と接してバリアメタル膜が形成され、バリアメタル膜上にソース配線用電極が形成される半導体装置が開示されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００９－４９１９８号公報

【特許文献2】国際公開第２０１７／０４２９６３号

【発明の概要】

【発明が解決しようとする課題】

【0005】

耐圧構造部にアバランシェが生じると、電流が流れる経路によっては、耐圧構造部を覆う絶縁膜に負荷がかかる可能性がある。

【0006】

本開示は、上記課題を鑑み、耐圧構造部の信頼性が損なわれるのを抑制できるＳｉＣ半導体装置及びその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

上記目的を達成するために、本開示の一態様は、平面視で、活性部と、活性部の周囲を囲むように設けられた耐圧構造部とを備え、活性部及び耐圧構造部に亘って炭化珪素からなる第１導電型のドリフト層が設けられ、活性部は、ドリフト層の上面側に設けられた炭化珪素からなる第２導電型のベース領域と、ベース領域の上面側に設けられた炭化珪素からなる第１導電型の主領域と、ドリフト層の上面側に、ベース領域に接して設けられた炭化珪素からなる第２導電型の埋込領域と、埋込領域の上面側に、主領域に接して設けられた炭化珪素からなる第２導電型のベースコンタクト領域と、主領域及びベース領域を貫通するトレンチの内側に、ゲート絶縁膜を介して設けられたゲート電極と、主領域及びベースコンタクト領域に接して設けられた主電極と、を有し、耐圧構造部は、ドリフト層の上面側に設けられた炭化珪素からなる第２導電型の電界緩和領域と、電界緩和領域の上面に設けられた絶縁膜と、を有し、主領域及びベースコンタクト領域のそれぞれは、少なくとも主電極に接した部分が３Ｃ構造を含み、電界緩和領域は、上部が３Ｃ構造を含み、下部が４Ｈ構造からなる、ＳｉＣ半導体装置であることを要旨とする。

【0008】

上記目的を達成するために、本開示の他の態様は、活性部と平面視で活性部の周囲を囲んでいる耐圧構造部とに亘って、炭化珪素からなる第１導電型のドリフト層を形成する工程と、活性部におけるドリフト層の上面側に、炭化珪素からなる第２導電型のベース領域を形成する工程と、ベース領域の上面側に、炭化珪素からなり且つ少なくとも上面側の部分が３Ｃ構造を含む第１導電型の主領域を形成する工程と、ドリフト層の上面側に、ベース領域に接するように、炭化珪素からなる第２導電型の埋込領域を形成する工程と、埋込領域の上面側に、主領域に接するように、炭化珪素からなり且つ少なくとも上面側の部分が３Ｃ構造を含む第２導電型のベースコンタクト領域を形成する工程と、主領域及びベース領域を貫通するトレンチを形成する工程と、トレンチの内側にゲート絶縁膜を介してゲート電極を形成する工程と、主領域及びベースコンタクト領域の上面に接するように主電極を形成する工程と、耐圧構造部におけるドリフト層の上面側に、炭化珪素からなり、且つ上部が３Ｃを含み下部が４Ｈからなる電界緩和領域を形成する工程と、電界緩和領域の上面に絶縁膜を形成する工程と、を含む、ＳｉＣ半導体装置の製造方法であることを要旨とする。

【発明の効果】

【0009】

本開示によれば、耐圧構造部の信頼性が損なわれるのを抑制できるＳｉＣ半導体装置及びその製造方法を提供できる。

【図面の簡単な説明】

【0010】

【図1】第１実施形態に係るＳｉＣ半導体装置の一例を示す平面概略図である。

【図2】図１のＡ－Ａ切断線に沿って断面視した時の断面構成を示す縦断面図である。

【図3】比較例に係るＳｉＣ半導体装置の耐圧構造部の断面構成を示す縦断面図である。

【図4】第１実施形態に係るＳｉＣ半導体装置の耐圧構造部の断面構成を示す縦断面図である。

【図5】第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための断面概略図である。

【図6】第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための図５に引き続く断面概略図である。

【図7】第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための図６に引き続く断面概略図である。

【図8】第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための図７に引き続く断面概略図である。

【図9】第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための図８に引き続く断面概略図である。

【図10】第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための図９に引き続く断面概略図である。

【図11】第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための図１０に引き続く断面概略図である。

【図12】第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための図１１に引き続く断面概略図である。

【図13】第２実施形態に係るＳｉＣ半導体装置の耐圧構造部の断面構成を示す縦断面図である。

【図14】第３実施形態に係るＳｉＣ半導体装置の、図１のＡ－Ａ切断線に沿って断面視した時の断面構成を示す縦断面図である。概略図である。

【発明を実施するための形態】

【0011】

以下、図面を参照して、本開示の第１～第３実施形態を説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる場合がある。また、図面相互間においても寸法の関係や比率が異なる部分が含まれ得る。また、以下に示す第１～第３実施形態は、本開示の技術的思想を具体化するための装置や方法を例示するものであって、本開示の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。

【0012】

本明細書において、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のソース領域は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）のエミッタ領域として選択可能な「一方の主領域（第１主領域）」である。また、ＭＯＳ制御静電誘導サイリスタ（ＳＩサイリスタ）等のサイリスタにおいては、「一方の主領域」はカソード領域として選択可能である。ＭＯＳＦＥＴのドレイン領域は、ＩＧＢＴにおいてはコレクタ領域を、サイリスタにおいてはアノード領域として選択可能な半導体装置の「他方の主領域（第２主領域）」である。本明細書において単に「主領域」と言うときは、当業者の技術常識から妥当な第１主領域又は第２主領域のいずれかを意味する。

【0013】

また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本開示の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。また、「上面」は「おもて面」と読み替えてもよく、「下面」は「裏面」と読み替えてもよい。

【0014】

また、以下の説明では、第１導電型がｎ型、第２導電型がｐ型の場合について例示的に説明する。しかし、導電型を逆の関係に選択して、第１導電型をｐ型、第２導電型をｎ型としても構わない。またｎやｐに付す＋や－は、＋及び－が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。ただし同じｎとｎとが付された半導体領域であっても、それぞれの半導体領域の不純物濃度が厳密に同じであることを意味するものではない。

【0015】

また、ＳｉＣ結晶には結晶多形が存在し、主なものは立方晶の３Ｃ、及び六方晶の４Ｈ、６Ｈである。室温における禁制帯幅は３Ｃ－ＳｉＣでは２．２３ｅＶ、４Ｈ－ＳｉＣでは３．２６ｅＶ、６Ｈ－ＳｉＣでは３．０２ｅＶの値が報告されている。以下の説明では、４Ｈ－ＳｉＣ及び３Ｃ－ＳｉＣを主に用いる場合を例示する。

【0016】

（第１実施形態）
＜ＳｉＣ半導体装置の構造＞
第１実施形態に係るＳｉＣ半導体装置（半導体チップ）１００は、図１に示すように、平面視で、例えば矩形状の平面形状を有した活性部１０１と、活性部１０１の周囲を囲むように設けられた耐圧構造部１０２とを備える。また、ＳｉＣ半導体装置１００は、平面視で、活性部１０１と耐圧構造部１０２との間には、活性部１０１を囲むように設けられた領域１０３を備えている。

【0017】

図２は、図１のＡ－Ａ線方向から見た断面図である。なお、図２においては、活性部１０１の一部の図示を省略している。図２に示すように、活性部１０１には活性素子が含まれ、領域１０３にはリング領域９ｂが含まれ、耐圧構造部１０２には終端構造として後述の電界緩和領域９ａが複数含まれる場合を例示している。

【0018】

ＳｉＣ半導体装置１００は、図２に示すように、活性素子としてトレンチゲート型のＭＯＳＦＥＴを含む場合を例示する。なお、図２では、１つのトレンチ７ａに埋め込まれた絶縁ゲート型電極構造（７ｂ，７ｃ）を含む単位セルを例示するが、実際には、この単位セルが周期的に多数配列されている。

【0019】

ＳｉＣ半導体装置１００は、活性部１０１、耐圧構造部１０２、及び領域１０３に亘って設けられた、第１導電型（ｎ^－型）のドリフト層２を備える。ドリフト層２は、例えば、４Ｈ－ＳｉＣ等のＳｉＣからなるエピタキシャル成長層で構成されている。ドリフト層２の不純物濃度は、例えば１×１０^１５ｃｍ^－３以上、５×１０^１６ｃｍ^－３以下程度である。ドリフト層２の厚さは、例えば１μｍ以上、１００μｍ以下程度である。ドリフト層２の不純物濃度及び厚さは、耐圧仕様等に応じて適宜調整可能である。

【0020】

活性部１０１及び領域１０３に亘って、ドリフト層２の上面側には、ドリフト層２より高不純物濃度の第１導電型（ｎ型）の電流拡散層（ＣＳＬ）３が選択的に設けられている。電流拡散層３の下面は、ドリフト層２の上面に接している。電流拡散層３は、例えば、Ｎのイオン注入で形成されている。電流拡散層３の不純物濃度は、例えば５×１０^１６ｃｍ^－３以上、５×１０^１７ｃｍ^－３以下程度である。なお、電流拡散層３は必ずしも設ける必要はなく、電流拡散層３を設けない場合にはドリフト層２が電流拡散層３の領域まで設けられていてよい。

【0021】

活性部１０１において、電流拡散層３の上面側には第２導電型（ｐ型）のベース領域５ａ，５ｂが選択的に設けられている。ベース領域５ａ，５ｂの下面は、電流拡散層３の上面に接している。なお、電流拡散層３を設けない場合には、ベース領域５ａ，５ｂの下面は、ドリフト層２の上面に接している。ベース領域５ａ，５ｂは、例えば、電流拡散層３にアルミニウム等のｐ型不純物をイオン注入したＳｉＣからなる領域である。ベース領域５ａ，５ｂは、４Ｈ－ＳｉＣ等のＳｉＣからなるエピタキシャル成長層で構成されていても良い。ベース領域５ａ，５ｂの不純物濃度は、例えば１×１０^１６ｃｍ^－３以上、１×１０^１８ｃｍ^－３以下程度である。

【0022】

ベース領域５ａ，５ｂの上面側には、ドリフト層２より高不純物濃度の第１導電型（ｎ^＋型）の第１主領域（ソース領域）６ａ，６ｂが選択的に設けられている。ソース領域６ａの下面はベース領域５ａの上面に接し、ソース領域６ｂの下面はベース領域５ｂの上面に接する。ソース領域６ａ，６ｂは、例えば、電流拡散層３にｎ型不純物をイオン注入したＳｉＣからなる領域である。ソース領域６ａ，６ｂの不純物濃度は、例えば１×１０^１９ｃｍ^－３以上、３×１０^２１ｃｍ^－３以下程度である。ソース領域６ａ，６ｂは、３Ｃ－ＳｉＣと４Ｈ－ＳｉＣとを含んでいる。より具体的には、ソース領域６ａ，６ｂは、少なくとも上面側の部分が３Ｃ構造を含んでいる。以下、３Ｃ－ＳｉＣを３Ｃ構造と呼び、４Ｈ－ＳｉＣを４Ｈ構造と呼ぶ場合がある。

【0023】

ソース領域６ａ，６ｂの深さ方向の寸法は、０．５μｍ以下である。また、ソース領域６ａ，６ｂの深さ方向の寸法は、例えば、０．１μｍ以上であっても良い。ソース領域６ａ，６ｂのそれぞれは、上面から深さ０．３μｍまでの部分に含まれる３Ｃ－ＳｉＣの割合が５０％以上１００％以下である。

【0024】

ソース領域６ａ，６ｂの上面からソース領域６ａ，６ｂの上面の法線方向（深さ方向）に向かって、ソース領域６ａ，６ｂ及びベース領域５ａ，５ｂを貫通するトレンチ７ａが設けられている。トレンチ７ａの下面は電流拡散層３に達する。トレンチ７ａの幅は例えば１μｍ以下程度である。トレンチ７ａの左側の側面には、ソース領域６ａ及びベース領域５ａが接している。トレンチ７ａの右側の側面には、ソース領域６ｂ及びベース領域５ｂが接している。トレンチ７ａは、図２の紙面の奥行方向及び手前方向にストライプ状に延伸する平面パターンを有していてもよく、ドット状の平面パターンを有していてもよい。

【0025】

トレンチ７ａの下面及び両側の側面に沿ってゲート絶縁膜７ｂが設けられている。トレンチ７ａの内側にはゲート絶縁膜７ｂを介してゲート電極７ｃが埋め込まれている。ゲート絶縁膜７ｂ及びゲート電極７ｃによりトレンチゲート型の絶縁ゲート型電極構造（７ｂ，７ｃ）が構成されている。

【0026】

ゲート絶縁膜７ｂとしては、シリコン酸化膜（ＳｉＯ_２膜）の他、酸窒化珪素（ＳｉＯＮ）膜、ストロンチウム酸化物（ＳｒＯ）膜、窒化珪素（Ｓｉ_３Ｎ_４）膜、アルミニウム酸化物（Ａｌ_２Ｏ_３）膜、マグネシウム酸化物（ＭｇＯ）膜、イットリウム酸化物（Ｙ_２Ｏ_３）膜、ハフニウム酸化物（ＨｆＯ_２）膜、ジルコニウム酸化物（ＺｒＯ_２）膜、タンタル酸化物（Ｔａ_２Ｏ_５）膜、ビスマス酸化物（Ｂｉ_２Ｏ_３）膜のいずれか１つの単層膜或いはこれらの複数を積層した複合膜等が採用可能である。ゲート電極７ｃの材料としては、例えばｐ型不純物又はｎ型不純物を高不純物濃度に添加したポリシリコン層（ドープドポリシリコン層）や、チタン（Ｔｉ）、タングステン（Ｗ）又はニッケル（Ｎｉ）等の高融点金属が使用可能である。

【0027】

電流拡散層３の内部で、且つトレンチ７ａの底部には、第２導電型（ｐ^＋型）のゲート底部保護領域４が設けられている。ゲート底部保護領域４の上面はトレンチ７ａの下面に接している。ゲート底部保護領域４の上面はトレンチ７ａの下面に接しなくともよい。ゲート底部保護領域４の不純物濃度は、例えば１×１０^１７ｃｍ^－３以上、１×１０^１９ｃｍ^－３以下程度である。ゲート底部保護領域４は、例えば、電流拡散層３にｐ型不純物をイオン注入したＳｉＣからなる領域である。ゲート底部保護領域４は、図示省略する部分でソース配線電極１２に電気的に接続されており、ＭＯＳＦＥＴのオフ時に空乏化してトレンチ７ａの下面にかかる電界を緩和させる機能を有する。

【0028】

電流拡散層３の上面側には、第２導電型（ｐ型）の埋込領域８１ａ，８１ｂが、ベース領域５ａ，５ｂに接して選択的に設けられている。埋込領域８１ａ，８１ｂの下面は、電流拡散層３に接している。埋込領域８１ａの側面は、電流拡散層３及びベース領域５ａに接し、埋込領域８１ｂの側面は、電流拡散層３及びベース領域５ｂに接している。埋込領域８１ａ，８１ｂは、例えば、電流拡散層３にｐ型不純物をイオン注入したＳｉＣからなる領域である。埋込領域８１ａ，８１ｂの不純物濃度は、例えば５×１０^１７ｃｍ^－３以上、１×１０^１９ｃｍ^－３以下程度である。埋込領域８１ａ，８１ｂは、４Ｈ－ＳｉＣで構成されている。

【0029】

埋込領域８１ａ，８１ｂの上面側には、埋込領域８１ａより高不純物濃度のｐ^＋型のベースコンタクト領域８２ａ，８２ｂが選択的に設けられている。ベースコンタクト領域８２ａの下面は埋込領域８１ａの上面に接し、ベースコンタクト領域８２ａの側面はソース領域６ａに接する。ベースコンタクト領域８２ｂの下面は埋込領域８１ｂの上面に接し、ベースコンタクト領域８２ｂの側面はソース領域６ｂに接する。ベースコンタクト領域８２ａ，８２ｂは、例えば、電流拡散層３にｐ型不純物をイオン注入したＳｉＣからなる領域である。ベースコンタクト領域８２ａ，８２ｂの不純物濃度は、埋込領域８１ａ，８１ｂの不純物濃度より高く、例えば１×１０^１９ｃｍ^－３以上、３×１０^２０ｃｍ^－３以下程度である。ベースコンタクト領域８２ａ，８２ｂの不純物濃度は、トランジスタが動作可能な濃度であれば、ソース領域６ａ，６ｂより低くても良い。ベースコンタクト領域８２ａ，８２ｂは、３Ｃ－ＳｉＣと４Ｈ－ＳｉＣとを含んでいる。より具体的には、ベースコンタクト領域８２ａ，８２ｂは、少なくとも上面側の部分が３Ｃ構造を含んでいる。

【0030】

ベースコンタクト領域８２ａ，８２ｂの深さ方向の寸法は、０．３μｍ以下である。また、ベースコンタクト領域８２ａ，８２ｂの深さ方向の寸法は、例えば、０．０５μｍ以上であっても良い。ベースコンタクト領域８２ａ，８２ｂのそれぞれは、上面から深さ０．１μｍまでの部分に含まれる３Ｃ－ＳｉＣの割合が５０％以上９５％以下である。ベースコンタクト領域８２ａ，８２ｂが含む３Ｃ－ＳｉＣの割合は、ソース領域６ａ，６ｂが含む３Ｃ－ＳｉＣの割合より低くても良い。ベースコンタクト領域８２ａ，８２ｂが３Ｃ－ＳｉＣを含んでいれば、後述のソース電極（１１，１２）との接触抵抗を抑制できる。

【0031】

耐圧構造部１０２において、ドリフト層２の上面側には第２導電型（ｐ型）の電界緩和領域９ａが複数選択的に設けられている。図２に示す例では、ドリフト層２の上面側には電界緩和領域９ａが３つ設けられている。電界緩和領域９ａは、図示を省略するが、平面視で同心リング状のガードリング（フィールドリミティングリング）である。電界緩和領域９ａ同士の間は、ドリフト層２により分離されている。電界緩和領域９ａの下面は、ドリフト層２の上面に接している。電界緩和領域９ａは、例えば、ドリフト層２にアルミニウム等のｐ型不純物をイオン注入したＳｉＣからなる領域である。

【0032】

電界緩和領域９ａは、ｐ型の第１部分９１ａと、ｐ^＋型の第２部分９２ａとを有する。第２部分９２ａは電界緩和領域９ａの上部であり、第１部分９１ａより深さ方向の浅い位置にある。第１部分９１ａは電界緩和領域９ａの下部であり、その上面は第２部分９２ａの下面に接している。第２部分９２ａの不純物濃度は、例えば１×１０^１９ｃｍ^－３以上、３×１０^２０ｃｍ^－３以下程度であり、第１部分９１ａの不純物濃度より高く設けられている。第２部分９２ａより深い位置にある第１部分９１ａの不純物濃度を第２部分９２ａより低く設けることにより、電界緩和領域９ａの電界に対する耐圧性能が向上する。

【0033】

また、第２部分９２ａは３Ｃ－ＳｉＣを含み、第１部分９１ａは４Ｈ－ＳｉＣからなる。第２部分９２ａは、３Ｃ－ＳｉＣと４Ｈ－ＳｉＣとを含んでいて、より具体的には、少なくとも上面側の部分が３Ｃ－ＳｉＣを含んでいる。第２部分９２ａの深さ方向の寸法は、０．３μｍ以下である。また、第２部分９２ａの深さ方向の寸法は、例えば、０．０５μｍ以上であっても良い。第２部分９２ａは、上面から深さ０．１μｍまでの部分に含まれる３Ｃ－ＳｉＣの割合が５０％以上９５％以下である。このように、第２部分９２ａは、ソース領域６ａ，６ｂと比べて３Ｃ－ＳｉＣの割合が抑えられている。４Ｈ－ＳｉＣの特徴としては、３Ｃ－ＳｉＣより結晶欠陥が少ない点、３Ｃ－ＳｉＣと比較してバンドギャップが広く電界に対する耐圧性能が高い点等を挙げることができる。また、３Ｃ－ＳｉＣの特徴は、以下に説明するイオン化エネルギーにある。

【0034】

ｐ型不純物として、例えば、アルミニウム及びボロンが知られている。以下に、それらの不純物が注入されたＳｉＣにおける、不純物のイオン化エネルギーを示す。イオン化エネルギーは、３Ｃ－ＳｉＣと４Ｈ－ＳｉＣとのそれぞれについて示す。
不純物元素／３Ｃ－ＳｉＣ／４Ｈ－ＳｉＣ
アルミニウム／２５０／六方晶系：１９８、立方晶系：２０１
ボロン／３５０／２８０
これより、同じ不純物元素であっても、３Ｃ－ＳｉＣ内の不純物元素の方が、４Ｈ－ＳｉＣ内の不純物元素よりイオン化エネルギーが高いことが分かる。不純物元素のイオン化エネルギーが高いとＳｉＣ内のホールの数が少なくなり、ＳｉＣの抵抗値が高くなる。そのため、上記のｐ型不純物元素を注入した場合、３Ｃ－ＳｉＣの抵抗値が４Ｈ－ＳｉＣの抵抗値より高くなる。つまり、３Ｃ－ＳｉＣを含む第２部分９２ａの抵抗値が、４Ｈ－ＳｉＣからなる第１部分９１ａの抵抗値より、高くなる。

【0035】

耐圧構造部１０２において、ドリフト層２の上面側最外周には第１導電型（ｎ^＋型）のチャネルストッパ領域６ｃが設けられている。チャネルストッパ領域６ｃの下面は、ドリフト層２の上面に接している。チャネルストッパ領域６ｃは、例えば、ドリフト層２にｎ型不純物をイオン注入した３Ｃ－ＳｉＣからなる領域である。

【0036】

領域１０３において、ドリフト層２の上面側には第２導電型（ｐ型）のリング領域９ｂが選択的に設けられている。リング領域９ｂの下面は、ドリフト層２の上面に接している。リング領域９ｂは、例えば、ドリフト層２にｐ型不純物をイオン注入したＳｉＣからなる領域である。リング領域９ｂは、図示を省略するが、平面視で活性部１０１の縁部を囲うリング状の部分である。

【0037】

リング領域９ｂは、第１部分９１ｂと、第２部分９２ｂとを有する。第２部分９２ｂは第１部分９１ｂより深さ方向の浅い位置にあり、第２部分９２ｂの下面は第１部分９１ｂの上面に接している。リング領域９ｂの不純物濃度は、電界緩和領域９ａの不純物濃度と同程度である。第２部分９２ｂの不純物濃度は、例えば１×１０^１９ｃｍ^－３以上、３×１０^２０ｃｍ^－３以下程度であり、第１部分９１ｂの不純物濃度より高く設けられている。また、第２部分９２ｂは３Ｃ－ＳｉＣを含み、第１部分９１ｂは４Ｈ－ＳｉＣからなる。第２部分９２ｂは、３Ｃ－ＳｉＣと４Ｈ－ＳｉＣとを含んでいて、より具体的には、少なくとも上面側の部分が３Ｃ－ＳｉＣを含んでいる。その他の第２部分９２ｂの構成は、第２部分９２ａの構成と同じである。

【0038】

ゲート電極７ｃの上面側、領域１０３の上面側、及び耐圧構造部１０２の上面側には、絶縁膜１０が選択的に設けられている。耐圧構造部１０２において、絶縁膜１０は電界緩和領域９ａの上面に設けられている。より具体的には、絶縁膜１０は、電界緩和領域９ａの第２部分９２ａを覆う位置に設けられている。絶縁膜１０は、例えば硼素（Ｂ）及び燐（Ｐ）を添加したシリコン酸化膜（ＢＰＳＧ膜）、燐（Ｐ）を添加したシリコン酸化膜（ＰＳＧ膜）、「ＮＳＧ」と称される燐（Ｐ）や硼素（Ｂ）を含まないノンドープのシリコン酸化膜、硼素（Ｂ）を添加したシリコン酸化膜（ＢＳＧ膜）、シリコン窒化膜（Ｓｉ_３Ｎ_４膜）等の単層膜や、これらの積層膜で構成されている。絶縁膜１０には、ソース領域６ａ，６ｂ及びベースコンタクト領域８２ａ，８２ｂの上面を露出するようにコンタクトホール１０ａ，１０ｂが設けられている。また、絶縁膜１０には、リング領域９ｂの上面、より具体的には第２部分９２ｂの上面を露出するようにコンタクトホール１０ｃが設けられている。

【0039】

絶縁膜１０と、コンタクトホール１０ａ，１０ｂから露出したソース領域６ａ，６ｂ及びベースコンタクト領域８２ａ，８２ｂの上面と、コンタクトホール１０ｃから露出したリング領域９ｂの上面と、を覆うように第１主電極（ソース電極）（１１，１２）が設けられている。ソース電極（１１，１２）は、下層のバリアメタル層１１と、上層のソース配線電極１２を備える。例えば、バリアメタル層１１は、例えば窒化チタン（ＴｉＮ）、チタン（Ｔｉ）、又はＴｉを下層としたＴｉＮ／Ｔｉの積層構造等の金属で構成されている。バリアメタル層１１は、ソース領域６ａ，６ｂ及びベースコンタクト領域８２ａ，８２ｂに直接接し、ソース領域６ａ，６ｂ及びベースコンタクト領域８２ａ，８２ｂと低抵抗でオーミック接触している。また、バリアメタル層１１は、リング領域９ｂの第２部分９２ｂに直接接し、第２部分９２ｂと低抵抗でオーミック接触している。また、電界緩和領域９ａは、第２部分９２ａの上面が絶縁膜１０に覆われているので、バリアメタル層１１には接触していない。

【0040】

ソース配線電極１２は、バリアメタル層１１を介してソース領域６ａ，６ｂ、ベースコンタクト領域８２ａ，８２ｂ、及びリング領域９ｂに電気的に接続されている。ソース配線電極１２は、ゲート電極７ｃに電気的に接続されるゲート配線電極（図示省略）と分離して設けられている。ソース配線電極１２は、例えばアルミニウム（Ａｌ）、アルミニウム－シリコン（Ａｌ－Ｓｉ）、アルミニウム－銅（Ａｌ－Ｃｕ）、銅（Ｃｕ）等の金属で構成されている。

【0041】

ドリフト層２の下面側には、ドリフト層２より高不純物濃度の第１導電型（ｎ^＋型）の第２主領域（ドレイン領域）１が設けられている。ドレイン領域１は、例えば４Ｈ－ＳｉＣからなる半導体基板（ＳｉＣ基板）で構成されている。ドレイン領域１の不純物濃度は、例えば１×１０^１８ｃｍ^－３以上、３×１０^２０ｃｍ^－３以下程度である。ドレイン領域１の厚さは、例えば３０μｍ以上、５００μｍ以下程度である。なお、ドリフト層２とドレイン領域１との間には、ドリフト層２より高不純物濃度で、且つドレイン領域１より低不純物濃度のｎ型のバッファ層である、転位変換層や再結合促進層が設けられていてもよい。

【0042】

ドレイン領域１の下面側には、第２主電極（ドレイン電極）１３が設けられている。ドレイン電極１３としては、例えば金（Ａｕ）からなる単層膜や、ドレイン領域１側からチタン（Ｔｉ）、ニッケル（Ｎｉ）、Ａｕの順で積層された金属膜が使用可能であり、更にその最下層にモリブデン（Ｍｏ）、タングステン（Ｗ）等の金属膜を積層してもよい。また、ドレイン領域１とドレイン電極１３との間にオーミック接触のためのニッケルシリサイド（ＮｉＳｉ_ｘ）膜等のドレインコンタクト層が設けられてもよい。

【0043】

第１実施形態に係るＳｉＣ半導体装置の動作時は、ソース電極（１１，１２）をアース電位として、ドレイン電極１３に正電圧を印加し、ゲート電極７ｃに閾値以上の正電圧を印加すると、ベース領域５ａ，５ｂのトレンチ７ａの側面側に反転層（チャネル）が形成されてオン状態となる。オン状態では、ドレイン電極１３からドレイン領域１、ドリフト層２、電流拡散層３、ベース領域５ａ，５ｂの反転層及びソース領域６ａ，６ｂを経由してソース電極（１１，１２）へ電流が流れる。一方、ゲート電極７ｃに印加される電圧が閾値未満の場合、ベース領域５ａ，５ｂに反転層が形成されないため、オフ状態となり、ドレイン電極１３からソース電極（１１，１２）へ電流が流れない。

【0044】

一般的に、電界緩和領域９ａ及びリング領域９ｂが４Ｈ－ＳｉＣからなる場合、耐圧構造部１０２における電界集中は、図３に示すように、ＳｉＣの上面側、より具体的にはＳｉＣの絶縁膜１０との接触面側で生じやすい。そのため、アバランシェが生じた際に流れる電流は、矢印Ｂで示すように、ＳｉＣの上面側で流れ、絶縁膜１０に大きな電圧がかかる可能性があった。

【0045】

これに対して、第１実施形態に係るＳｉＣ半導体装置によれば、電界緩和領域９ａは、第２部分９２ａが３Ｃ－ＳｉＣを含み、第１部分９１ａが４Ｈ－ＳｉＣからなる。これにより、絶縁膜１０に接している第２部分９２ａの抵抗値が、第２部分９２ａより深い位置にある第１部分９１ａの抵抗値より大きくなる。そのため、アバランシェが生じた際に流れる電流は、図４の矢印Ｃで示すように、抵抗値が高い３Ｃ－ＳｉＣの部分を避け、主に３Ｃ－ＳｉＣよりも深い位置にある４Ｈ－ＳｉＣ内を流れる。これにより、耐圧構造部１０２の絶縁膜１０に大きな電圧がかかるのが抑制され、絶縁膜１０の信頼性が低下するのを抑制できる。リング領域９ｂについても、電界緩和領域９ａと同様の構成を有するので、絶縁膜１０の信頼性が低下するのを抑制できる。

【0046】

また、ソース領域６ａ，６ｂのそれぞれは上面から深さ０．３μｍまでの部分に含まれる３Ｃ－ＳｉＣの割合が５０％以上１００％以下であるのに対して、第２部分９２ａは、上面から深さ０．１μｍまでの部分に含まれる３Ｃ－ＳｉＣの割合が５０％以上９５％以下であり、３Ｃ－ＳｉＣの割合が抑えられ、且つ３Ｃ－ＳｉＣの濃度が濃い部分の深さも浅く抑えられている。そのため、ソース領域６ａ，６ｂと比べて、第２部分９２ａは、３Ｃ－ＳｉＣより結晶欠陥が少ない４Ｈ－ＳｉＣの割合が増え、第２部分９２ａの上面の凹凸が大きくなるのが抑制される。そのため、たとえ３Ｃ－ＳｉＣの方が４Ｈ－ＳｉＣより結晶欠陥が多くても、３Ｃ－ＳｉＣが第２部分９２ａの上面の形状に与える影響を抑制でき、上面と絶縁膜１０との界面に生じる欠陥が多くなり過ぎるのを抑制できる。これにより、耐圧構造部１０２の信頼性が低下するのを抑制できる。さらに、第２部分９２ａは、３Ｃ－ＳｉＣの濃度が濃い部分の深さが浅く抑えられているので、３Ｃ－ＳｉＣと比較してバンドギャップが広い４Ｈ－ＳｉＣが占める領域が大きく減少するのを抑制できる。リング領域９ｂについても、電界緩和領域９ａと同様の構成を有するので、耐圧構造部１０２の信頼性が低下するのを抑制できる。

【0047】

また、ソース領域６ａ，６ｂ及びベースコンタクト領域８２ａ，８２ｂは、少なくともソース電極（１１，１２）と接する部分が３Ｃ－ＳｉＣを含む。そのため、ニッケル（Ｎｉ）シリサイド等のシリサイド層を形成せずに、ソース領域６ａ，６ｂ及びベースコンタクト領域８２ａ，８２ｂがソース電極（１１，１２）と低抵抗でオーミック接触することができる。よって、シリサイド層を形成した場合と比較して、シリサイド層の剥離等の課題を抑制することができる。ソース領域６ａ，６ｂは、ベースコンタクト領域８２ａ，８２ｂより浅くてもよい。

【0048】

＜ＳｉＣ半導体装置の製造方法＞
次に、第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明する。なお、以下に述べるＳｉＣ半導体装置の製造方法は一例であり、特許請求の範囲に記載した趣旨の範囲であれば、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。

【0049】

まず、図５に示すように、窒素（Ｎ）等のｎ型不純物が添加されたｎ^＋型の４Ｈ－ＳｉＣからなる半導体基板（ＳｉＣ基板）１を用意する。ＳｉＣ基板１の上面は、例えば｛０００１｝面から３度～８度のオフ角を有する。そして、ＳｉＣ基板１の上面に、Ｎ等のｎ型不純物が添加され、ＳｉＣ基板１より低不純物濃度のｎ^－型の４Ｈ－ＳｉＣからなるドリフト層２をエピタキシャル成長させる。

【0050】

次に、図６に示すように、フォトリソグラフィ技術を用いてドリフト層２の上面に、フォトレジスト膜からなるマスクパターン２０を形成する。そして、マスクパターン２０をイオン注入用マスクとして用いて、ドリフト層２の上部に、窒素（Ｎ）等のｎ型不純物のイオン注入することにより４Ｈ－ＳｉＣからなるｎ型の電流拡散層３を形成する。その後、マスクパターン２０を除去する。なお、マスクパターン２０は、例えば酸化膜からなるハードマスクパターンであっても良い。

【0051】

次に、図７に示すように、ドリフト層２の上面に、フォトレジスト膜からなるマスクパターン２１を形成する。そして、マスクパターン２１をイオン注入用マスクとして用いて、アルミニウム（Ａｌ）等のｐ型不純物を選択的にイオン注入してゲート底部保護領域４を選択的に形成する。この場合のアルミニウムのイオン注入は、深い領域への注入となる為、例えば、７８０ｋｅＶ以上９６０ｋｅＶ以下の高加速エネルギーで行われる。その後、マスクパターン２１を除去する。

【0052】

次に、図８に示すように、ドリフト層２の上面に、フォトレジスト膜からなるマスクパターン２２を形成する。そして、マスクパターン２２をイオン注入用マスクとして用いて燐（Ｐ）や窒素（Ｎ）等のｎ型不純物を選択的にイオン注入する。この結果、ドリフト層２の上面側にｎ^＋型のソース領域６が選択的に形成され、耐圧構造部１０２におけるドリフト層２の上面側にｎ^＋型のチャネルストッパ領域６ｃが形成される。ソース領域６及びチャネルストッパ領域６ｃのイオン注入では、ソース領域６の上面側の４Ｈ－ＳｉＣの構造を崩してアモルファス構造を形成する。イオン注入時の温度は、４Ｈ－ＳｉＣの構造を崩すために低く設定する。低い温度で高濃度の不純物のイオン注入を行うことにより、４Ｈ－ＳｉＣの構造を崩すことができる。イオン注入時の温度は、例えば２０℃以上、３００℃未満程度に設定する。４Ｈ－ＳｉＣの構造を崩すことができる温度の境界は３００℃付近にあるので、イオン注入時の温度を、例えば、２００℃以下にしても良い。そして、イオン注入時のドーズ量は、例えば２×１０^１５ｃｍ^－２以上程度となるように設定する。その後、マスクパターン２２を除去する。なお、マスクパターン２２は、例えば酸化膜からなるハードマスクパターンであっても良い。

【0053】

次に、図９に示すように、ドリフト層２の上面に、フォトレジスト膜からなるマスクパターン２３を形成する。そして、マスクパターン２３をイオン注入用マスクとして用いてアルミニウム（Ａｌ）等のｐ型不純物を選択的にイオン注入する。この結果、電流拡散層３に、図９に示すように、活性部１０１における電流拡散層３の上面側でソース領域６の下面側に、ベース領域５が選択的に形成される。このベース領域５が、p型不純物で形成される領域の中で、最も不純物濃度が低い領域となる。その後、マスクパターン２３を除去する。なお、マスクパターン２３は、例えば酸化膜からなるハードマスクパターンであっても良い。

【0054】

次に、図１０に示すように、埋込領域８１ａ，８１ｂ、ベースコンタクト領域８２ａ，８２ｂ、電界緩和領域９ａ、及びリング領域９ｂを形成する。より具体的には、埋込領域８１ａ，８１ｂ及びベースコンタクト領域８２ａ，８２ｂを形成する工程のイオン注入と、電界緩和領域９ａ及びリング領域９ｂを形成する工程のイオン注入と、を同時に行う。まず、フォトリソグラフィ技術を用いて、電流拡散層３の上面に、フォトレジスト膜からなるマスクパターン２４を形成する。なお、マスクパターン２４は、例えば酸化膜からなるハードマスクパターンであっても良い。マスクパターン２４は、活性部１０１においてベースコンタクト領域８２ａ，８２ｂを形成する位置に開口を有し、耐圧構造部１０２において電界緩和領域９ａを形成する位置に開口を有し、領域１０３においてリング領域９ｂを形成する位置に開口を有する。

【0055】

そして、マスクパターン２４をイオン注入用マスクとして用いて、アルミニウム（Ａｌ）等のｐ型不純物を選択的にイオン注入する。イオン注入を多段で行うことにより、ＳｉＣの上面側の不純物濃度をそれより深い位置より高くする。この結果、活性部１０１における電流拡散層３の上面側に、ベース領域５に接するように埋込領域８１ａ，８１ｂが形成される。そして、埋込領域８１ａ，８１ｂの上面側に、ソース領域６に接するように、ベースコンタクト領域８２ａ，８２ｂが形成される。また、耐圧構造部１０２における電流拡散層３の上面側に電界緩和領域９ａが形成され、領域１０３における電流拡散層３の上面側にリング領域９ｂが形成される。

【0056】

上述のイオン注入では、ＳｉＣの上面側の一部領域の４Ｈ－ＳｉＣの構造を崩してアモルファス構造を形成する。より具体的には、ベースコンタクト領域８２ａ，８２ｂ及び第２部分９２ａ，９２ｂそれぞれにおいて、少なくともＳｉＣの上面側の一部領域の４Ｈ－ＳｉＣの構造を崩してアモルファス構造を形成する。イオン注入時の温度は、４Ｈ－ＳｉＣの構造を崩すために低く、例えば２０℃以上、３００℃未満程度に設定する。ベースコンタクト領域８２ａ，８２ｂ及び第２部分９２ａ，９２ｂに対するイオン注入時のドーズ量は、ソース領域６及びチャネルストッパ領域６ｃを形成するイオン注入時のドーズ量より低く設定し、例えば１×１０^１５ｃｍ^－２以上、２×１０^１５ｃｍ^－２未満程度となるように設定する。なお、多段注入により、埋込領域８１ａ，８１ｂ及び第１部分９１ａ，９１ｂに対するイオン注入は、不純物ドーズ量がベースコンタクト領域８２ａ，８２ｂ及び第２部分９２ａ，９２ｂに対する不純物ドーズ量より小さく設定されている。これにより、４Ｈ－ＳｉＣを崩し過ぎないようにしている。その後、マスクパターン２４を除去する。なお、マスクパターン２４は、例えば酸化膜からなるハードマスクパターンであっても良い。

【0057】

次に、活性化アニール（熱処理）工程を行う。この活性化アニール工程では、例えば１６００℃以上、１９００℃以下程度で活性化アニールを行うことにより、ゲート底部保護領域４、ベース領域５、ソース領域６、埋込領域８１ａ，８１ｂ、及びベースコンタクト領域８２ａ，８２ｂ、電界緩和領域９ａ、リング領域９ｂ等にそれぞれイオン注入されたｐ型不純物又はｎ型不純物を一斉に活性化させる。このとき、ソース領域６、ベースコンタクト領域８２ａ，８２ｂ、及び第２部分９２ａ，９２ｂそれぞれにおいて、少なくとも一部のアモルファス構造が再結晶化により３Ｃ－ＳｉＣとなることで、３Ｃ－ＳｉＣを含むソース領域６、ベースコンタクト領域８２ａ，８２ｂ、及び第２部分９２ａ，９２ｂが形成される。第１部分９１ａ，９１ｂは、再結晶化した後も４Ｈ－ＳｉＣのままである。

【0058】

なお、ここではすべてのイオン注入工程の後に一括して１回の活性化アニールを行う場合を例示するが、各イオン注入工程後に個別に複数回の活性化アニールを行ってもよい。また、図６～図１０のイオン注入工程は、順を入れ替えてもよい。また、活性化アニールの前に、カーボン（Ｃ）からなるキャップ膜を成膜し、キャップ膜で被覆した状態で活性化アニールを行い、活性化アニールの後にキャップ膜を除去してもよい。

【0059】

次に、図１１に示すように、トレンチ形成工程を行う。このトレンチ形成工程では、フォトリソグラフィ技術、ドライエッチング技術、及びＣＶＤ技術等を用いて、例えば酸化膜からなるハードマスクパターンをＳｉＣの上面に形成する。ハードマスクパターンは、トレンチを形成する位置に開口を有する。そしてハードマスクパターンをエッチング用マスクとして用いて、反応性イオンエッチング（ＲＩＥ）等のドライエッチング技術により、ソース領域６の上面から深さ方向にトレンチ７ａを選択的に形成する。なお、ハードマスクパターンの代わりに、フォトレジスト膜をエッチング用マスクとして用いてもよい。トレンチ７ａは、ソース領域６及びベース領域５を貫通し、更に電流拡散層３の上部を掘り込み、ゲート底部保護領域４に達する。ソース領域６はソース領域６ａ，６ｂに分割され、ベース領域５はベース領域５ａ，５ｂに分割される。その後、エッチング用マスクを除去する。

【0060】

次に、ゲート絶縁膜／ゲート電極形成工程を行う。このゲート絶縁膜／ゲート電極形成工程では、ＣＶＤ技術、高温酸化（ＨＴＯ）法又は熱酸化法等により、トレンチ７ａの下面及び側面に、ゲート絶縁膜７ｂを形成する。次に、ＣＶＤ技術等により、トレンチ７ａの内側を埋め込むように、燐（Ｐ）やボロン（Ｂ）等の不純物を高濃度で添加したポリシリコン層（ドープドポリシリコン層）を堆積する。その後、フォトリソグラフィ技術及びドライエッチングにより、ポリシリコン層の一部及びゲート絶縁膜７ｂの一部を選択的に除去する。この結果、図９に示すように、ゲート絶縁膜７ｂ及びゲート電極７ｃからなる絶縁ゲート型電極構造（７ｂ，７ｃ）が形成される。

【0061】

次に、図１２に示すように、ＣＶＤ技術等により、ＳｉＣの上面に絶縁膜１０を堆積する。そして、フォトリソグラフィ技術及びドライエッチング技術等により、絶縁膜１０の一部を選択的に除去し、絶縁膜１０にソース領域６ａ，６ｂ及びベースコンタクト領域８２ａ，８２ｂの上面を露出するコンタクトホール１０ａ，１０ｂを開口する。また、リング領域９ｂの上面を露出するコンタクトホール１０ｃを開口する。その後、絶縁膜１０を平坦化するための熱処理（リフロー）を行ってもよい。

【0062】

次に、スパッタリング技術又は蒸着法等により、絶縁膜１０の上面及び側面と、ソース領域６ａ，６ｂ、ベースコンタクト領域８２ａ，８２ｂ、及びリング領域９ｂの上面を覆うように、バリアメタル層１１及びソース配線電極１２を順次形成し、図２に示すソース電極（１１，１２）を形成する。バリアメタル層１１は、ソース領域６ａ，６ｂ、ベースコンタクト領域８２ａ，８２ｂ、及びリング領域９ｂと接触する。バリアメタル層１１は、ソース領域６ａ，６ｂ、ベースコンタクト領域８２ａ，８２ｂ、及びリング領域９ｂと低抵抗でオーミック接触する。

【0063】

次に、研削又は化学機械研磨（ＣＭＰ）等により、ＳｉＣ基板１を下面側から薄化して厚さを調整することにより、ドレイン領域１とする。次に、スパッタリング法又は蒸着法等により、ドレイン領域１の下面の全面に金（Ａｕ）等からなるドレイン電極１３（図２参照）を形成する。このようにして、図２に示したＳｉＣ半導体装置が完成する。

【0064】

第１実施形態に係るＳｉＣ半導体装置の製造方法によれば、電界緩和領域９ａを形成する工程は、第２導電型の不純物をドーズ量１×１０^１５ｃｍ^－２以上、２×１０^１５ｃｍ^－２未満でイオン注入することを含む。そのため、第２部分９２ａの少なくとも一部の領域に３Ｃ－ＳｉＣを形成することができ、第２部分９２ａの抵抗値を上げることができる。これにより、アバランシェが生じた際に流れる電流は抵抗値が高い３Ｃ－ＳｉＣの部分を避け、主に３Ｃ－ＳｉＣよりも深い位置にある４Ｈ－ＳｉＣ内を流れる。これにより、耐圧構造部１０２の絶縁膜１０に大きな電圧がかかるのが抑制され、絶縁膜１０の信頼性が低下するのを抑制できる。リング領域９ｂについても、同様である。

【0065】

また、ベースコンタクト領域８２ａ，８２ｂを形成する工程及び電界緩和領域９ａを形成する工程は、第２導電型の不純物をドーズ量１×１０^１５ｃｍ^－２以上、２×１０^１５ｃｍ^－２未満で同時にイオン注入することを含む。これらの工程のイオン注入を同時に行うので、工程数を減らすことができる。

【0066】

また、ソース領域６ａ，６ｂを形成する工程では第１導電型の不純物をドーズ量２×１０^１５ｃｍ^－２以上でイオン注入しているのに対し、電界緩和領域９ａの第２部分９２ａを形成する工程では第２導電型の不純物のドーズ量を１×１０^１５ｃｍ^－２以上、２×１０^１５ｃｍ^－２未満に減らしている。これにより、第２部分９２ａに含まれる３Ｃ－ＳｉＣの割合を、ソース領域６ａ，６ｂにまれる３Ｃ－ＳｉＣの割合より抑えることができ、ソース領域６ａ，６ｂと比べて、第２部分９２ａは、３Ｃ－ＳｉＣより結晶欠陥が少ない４Ｈ－ＳｉＣの割合が増え、第２部分９２ａの上面の凹凸が大きくなるのが抑制される。そのため、たとえ３Ｃ－ＳｉＣの方が４Ｈ－ＳｉＣより結晶欠陥が多くても、３Ｃ－ＳｉＣが第２部分９２ａの上面の形状に与える影響を抑制でき、上面と絶縁膜１０との界面に生じる欠陥が多くなり過ぎるのを抑制できる。これにより、耐圧構造部１０２の信頼性が低下するのを抑制できる。さらには、電界緩和領域９ａの第２部分９２ａを形成する工程では第２導電型の不純物のドーズ量を１×１０^１５ｃｍ^－２以上、２×１０^１５ｃｍ^－２未満に減らしているので、３Ｃ－ＳｉＣの濃度が濃い部分の深さを浅く抑えることができ、３Ｃ－ＳｉＣと比較してバンドギャップが広い４Ｈ－ＳｉＣが占める領域が必要以上に減少するのを抑制できる。なお、リング領域９ｂについても、同様である。

【0067】

また、上述の製造方法では、ｎ型不純物のイオン注入を行ってからｐ型不純物のイオン注入を行っていたが、先にｐ型不純物のイオン注入を行ってから、ｎ型不純物のイオン注入を行っても良い。

【0068】

（第２実施形態）
第２実施形態に係るＳｉＣ半導体装置１００は、図２に示した第１実施形態に係るＳｉＣ半導体装置１００のうち、電界緩和領域９ａの第２部分９２ａの構成が異なる。第２実施形態に係る第２部分９２ａは、図１３に示すように、側面及び底面がｐ型の４Ｈ－ＳｉＣからなる部分に接している。より具体的には、第２部分９２ａは、絶縁膜１０がある上面側まで延在した第１部分９１ａに接している。つまり、第２部分９２ａの側面及び底面は第１部分９１ａにより覆われている。リング領域９ｂの第２部分９２ｂについても、同様に、絶縁膜１０がある上面側まで延在した第１部分９１ｂに接し、その側面及び底面が第１部分９１ｂにより覆われている。

【0069】

このような第２部分９２ａ,９２ｂの形状は、これには限定されないが、例えば、図１０に示すマスクパターン２４の開口を、縦断面視で上方に向けて広がった形状にすることで形成することができる。

【0070】

一般的に、ｎ型の４Ｈ－ＳｉＣとｐ型の３Ｃ－ＳｉＣとの境界に電界集中が生じ易い。第２実施形態に係るＳｉＣ半導体装置１００によれば、第２部分９２ａと電流拡散層３との間に第１部分９１ａが介在しているので、ｐ型の３Ｃ－ＳｉＣを含む第２部分９２ａが、電流拡散層３を構成するｎ型の４Ｈ－ＳｉＣに直接接することが抑制されている。これにより、電界集中を抑制することができ、第２部分９２ａが３Ｃ－ＳｉＣを含む場合であっても、電界緩和領域９ａの耐圧性能が低化するのを抑制できる。リング領域９ｂについても、同様である。

【0071】

（第３実施形態）
第３実施形態に係るＳｉＣ半導体装置１００は、図２に示した第１実施形態に係るＳｉＣ半導体装置１００のうち、電界緩和領域９ａの構成が異なる。第３実施形態に係る電界緩和領域９ａは、図１４に示すように、第１部分９１ａ及び第２部分９２ａに加えて、ゲート底部保護領域４と同じ深さ位置にあり且つ４Ｈ－ＳｉＣからなる第２導電型（ｐ+型）の第３部分９３ａを含んでいる。

【0072】

第３部分９３ａの上面は、第１部分９１ａの下面に接している。第３部分９３ａは、図７に示すゲート底部保護領域４のイオン注入の際に、同時に形成することができる。そのため、第３部分９３ａの不純物濃度及び深さ方向に占める位置は、ゲート底部保護領域４の不純物濃度及び深さ方向に占める位置と同じである。

【0073】

電界緩和領域９ａが第３部分９３ａを含むことにより、電界緩和領域９ａと活性部１０１のｐ型領域との深さ方向の段差が緩和される。これにより、電界緩和領域９ａの耐圧性能をより向上させることができる。

【0074】

（その他の実施形態）
上記のように、本開示の第１～第３実施形態を記載したが、この開示の一部をなす論述及び図面は本開示を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。

【0075】

例えば、第１～第３実施形態に係る半導体装置としてＭＯＳＦＥＴを例示したが、ｎ^＋型のドレイン領域１の代わりにｐ^＋型のコレクタ領域を設けた構成の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）にも適用可能である。また、ＩＧＢＴ単体以外にも、逆導通型ＩＧＢＴ（ＲＣ－ＩＧＢＴ）や、逆阻止絶縁ゲート型バイポーラトランジスタ（ＲＢ－ＩＧＢＴ）にも適用可能である。

【0076】

また、第１～第３実施形態において、電界緩和領域９ａがガードリングであるとして説明したが、ＪＴＥ構造であっても良い。

【0077】

また、第１～第３実施形態が開示する構成を、矛盾の生じない範囲で適宜組み合わせることができる。このように、本開示はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本開示の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

【符号の説明】

【0078】

１…ドレイン領域（ＳｉＣ基板）
２…ドリフト層
３…電流拡散層
３ａ，３ｂ…ｎ型層
４…ゲート底部保護領域
５…ベース領域
６，６ａ，６ｂ…ソース領域
６ｃ…チャネルストッパ領域
７ａ…トレンチ
７ｂ…ゲート絶縁膜
７ｃ…ゲート電極
８１ａ，８１ｂ…埋込領域
８２ａ，８２ｂ…ベースコンタクト領域
９ａ…電界緩和領域
９ｂ…リング領域
９１ａ，９１ｂ…第１部分
９２ａ，９２ｂ…第２部分
９３ａ…第３部分
１０…絶縁膜
１０ａ，１０ｂ，１０ｃ…コンタクトホール
１１…バリアメタル層
１２…ソース配線電極
１３…ドレイン電極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】