知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024125156
(43)【公開日】2024-09-13
(54)【発明の名称】光電子アセンブリ
(51)【国際特許分類】
H04B 10/69 20130101AFI20240906BHJP
【ＦＩ】
H04B10/69
【審査請求】未請求
【請求項の数】16
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2023178870
(22)【出願日】2023-10-17
(31)【優先権主張番号】2303182.6
(32)【優先日】2023-03-03
(33)【優先権主張国・地域又は機関】GB
(71)【出願人】
【識別番号】519006089
【氏名又は名称】ハイライト セミコンダクター リミテッド
【氏名又は名称原語表記】ＨＩＬＩＧＨＴ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＬＩＭＩＴＥＤ
(74)【代理人】
【識別番号】100099623
【弁理士】
【氏名又は名称】奥山 尚一
(74)【代理人】
【識別番号】100129425
【弁理士】
【氏名又は名称】小川 護晃
(74)【代理人】
【識別番号】100168642
【弁理士】
【氏名又は名称】関谷 充司
(74)【代理人】
【識別番号】100217076
【弁理士】
【氏名又は名称】宅間 邦俊
(74)【代理人】
【氏名又は名称】池本 理絵
(72)【発明者】
【氏名】ルドルフ・ヘラルドゥス・ファン・エッティンガー
(72)【発明者】
【氏名】アルブレヒト・ヨハネス・シフ
(72)【発明者】
【氏名】リチャード・ホーン
【テーマコード（参考）】
5K102
【Ｆターム（参考）】
5K102AA52
5K102KA01
5K102KA39
5K102MA02
5K102MB17
5K102MC25
5K102MD01
5K102MD03
5K102MH03
5K102MH14
5K102MH22
5K102PH31
5K102RD05
(57)【要約】 （修正有）
【課題】トランスインピーダンス増幅器の応答の変動や過渡応答安定性の変動を緩和する光電子アセンブリを提供する。
【解決手段】光通信システムにおいて、電子部品のアセンブリは、フォトダイオードに結合される反転増幅器２０１と、反転増幅器の出力と入力との間に結合される少なくとも１つのフィードバック抵抗器３０１と、抵抗器３０１と並列になる少なくとも２つの同じチャネル極性のＭＯＳトランジスタ１５０１、１５０２の配列と、を含み、受信した入力信号レベルを検知する光通信システムであって、バイアス電圧をＭＯＳトランジスタのゲートに印加し、バイアス電圧が、ＭＯＳトランジスタの配列を通る見かけの抵抗を制御するように、受信した入力信号レベルに応じて該システムによって変更される、システムと、反転増幅器の出力からの信号をＭＯＳトランジスタのうちの少なくとも一方のゲートに結合する。
【選択図】図１５
【解決手段】光通信システムにおいて、電子部品のアセンブリは、フォトダイオードに結合される反転増幅器２０１と、反転増幅器の出力と入力との間に結合される少なくとも１つのフィードバック抵抗器３０１と、抵抗器３０１と並列になる少なくとも２つの同じチャネル極性のＭＯＳトランジスタ１５０１、１５０２の配列と、を含み、受信した入力信号レベルを検知する光通信システムであって、バイアス電圧をＭＯＳトランジスタのゲートに印加し、バイアス電圧が、ＭＯＳトランジスタの配列を通る見かけの抵抗を制御するように、受信した入力信号レベルに応じて該システムによって変更される、システムと、反転増幅器の出力からの信号をＭＯＳトランジスタのうちの少なくとも一方のゲートに結合する。
【選択図】図１５
【特許請求の範囲】
【請求項1】
光ファイバを使用してデータを受信する電子部品のアセンブリであって、
フォトダイオードと、
前記フォトダイオードに結合される第１の増幅器と、
前記増幅器の出力と入力との間に結合される少なくとも１つのフィードバック抵抗器と、
少なくとも２つのＭＯＳトランジスタの配列であって、前記少なくとも２つのＭＯＳトランジスタは、同じチャネル極性であり、前記少なくとも２つのＭＯＳトランジスタは、前記抵抗器と並列になるように構成される、少なくとも２つのＭＯＳトランジスタの配列と、
受信された入力信号レベルを検知するシステムであって、該システムは、バイアス電圧を前記少なくとも２つのＭＯＳトランジスタのゲートに印加するように構成され、前記バイアス電圧は、前記少なくとも２つのＭＯＳトランジスタの前記配列を通る見かけの抵抗を制御するように、前記受信された入力信号レベルに応じて該システムによって変更される、システムと、
前記増幅器の出力からの信号を前記少なくとも２つのＭＯＳトランジスタのうちの少なくとも一方のゲートに結合するように構成される、少なくとも１つのキャパシタと、
前記バイアス電圧を前記少なくとも２つのＭＯＳトランジスタのうちの少なくとも一方のゲートに結合するように構成される、少なくとも１つのバイアス抵抗器と、
を備える、電子部品のアセンブリ。
フォトダイオードと、
前記フォトダイオードに結合される第１の増幅器と、
前記増幅器の出力と入力との間に結合される少なくとも１つのフィードバック抵抗器と、
少なくとも２つのＭＯＳトランジスタの配列であって、前記少なくとも２つのＭＯＳトランジスタは、同じチャネル極性であり、前記少なくとも２つのＭＯＳトランジスタは、前記抵抗器と並列になるように構成される、少なくとも２つのＭＯＳトランジスタの配列と、
受信された入力信号レベルを検知するシステムであって、該システムは、バイアス電圧を前記少なくとも２つのＭＯＳトランジスタのゲートに印加するように構成され、前記バイアス電圧は、前記少なくとも２つのＭＯＳトランジスタの前記配列を通る見かけの抵抗を制御するように、前記受信された入力信号レベルに応じて該システムによって変更される、システムと、
前記増幅器の出力からの信号を前記少なくとも２つのＭＯＳトランジスタのうちの少なくとも一方のゲートに結合するように構成される、少なくとも１つのキャパシタと、
前記バイアス電圧を前記少なくとも２つのＭＯＳトランジスタのうちの少なくとも一方のゲートに結合するように構成される、少なくとも１つのバイアス抵抗器と、
を備える、電子部品のアセンブリ。
【請求項2】
前記少なくとも２つのＭＯＳトランジスタの前記配列は、チャネル端子が並列になるように配置される前記ＭＯＳトランジスタを含む、請求項１に記載の電子部品のアセンブリ。
【請求項3】
前記少なくとも１つのキャパシタは、第１の電子スイッチを介して前記増幅器の前記出力に結合され、
前記少なくとも１つのキャパシタは、第２の電子スイッチを介して接地基準端子に結合され、
前記第１の電子スイッチの導通状態は、前記第２の電子スイッチの導通状態とは反対である、請求項２に記載の電子部品のアセンブリ。
前記少なくとも１つのキャパシタは、第２の電子スイッチを介して接地基準端子に結合され、
前記第１の電子スイッチの導通状態は、前記第２の電子スイッチの導通状態とは反対である、請求項２に記載の電子部品のアセンブリ。
【請求項4】
前記受信された入力信号レベルを検知する前記システムは、前記第１の電子スイッチ及び前記第２の電子スイッチの前記導通状態を設定する制御信号を提供するように更に構成される、請求項３に記載の電子部品のアセンブリ。
【請求項5】
前記少なくとも２つのＭＯＳトランジスタの前記配列は、チャネル端子が直列になるように構成される前記ＭＯＳトランジスタを含む、請求項１に記載の電子部品のアセンブリ。
【請求項6】
前記少なくとも２つのＭＯＳトランジスタのうちの第１のＭＯＳトランジスタのゲートは、前記検知システムから前記バイアス電圧を受信するように結合され、
前記少なくとも２つのＭＯＳトランジスタのうちの前記第１のＭＯＳトランジスタの第１のチャネル端子は、前記増幅器の入力に結合され、
前記少なくとも２つのＭＯＳトランジスタのうちの前記第１のＭＯＳトランジスタの第２のチャネル端子は、前記少なくとも２つのＭＯＳトランジスタのうちの第２のＭＯＳトランジスタの第１のチャネル端子に結合され、
前記少なくとも２つのＭＯＳトランジスタのうちの前記第２のＭＯＳトランジスタの第２のチャネル端子は、前記増幅器の前記出力に結合される、請求項５に記載の電子部品のアセンブリ。
前記少なくとも２つのＭＯＳトランジスタのうちの前記第１のＭＯＳトランジスタの第１のチャネル端子は、前記増幅器の入力に結合され、
前記少なくとも２つのＭＯＳトランジスタのうちの前記第１のＭＯＳトランジスタの第２のチャネル端子は、前記少なくとも２つのＭＯＳトランジスタのうちの第２のＭＯＳトランジスタの第１のチャネル端子に結合され、
前記少なくとも２つのＭＯＳトランジスタのうちの前記第２のＭＯＳトランジスタの第２のチャネル端子は、前記増幅器の前記出力に結合される、請求項５に記載の電子部品のアセンブリ。
【請求項7】
前記少なくとも２つのＭＯＳトランジスタのうちの前記第２のＭＯＳトランジスタの前記ゲートは、前記少なくとも１つのバイアス抵抗器を介して前記第１のＭＯＳトランジスタの前記ゲートに結合され、
前記少なくとも２つのＭＯＳトランジスタのうちの前記第２のＭＯＳトランジスタのゲートは、前記キャパシタを介して前記増幅器の前記出力に結合される、請求項６に記載の電子部品のアセンブリ。
前記少なくとも２つのＭＯＳトランジスタのうちの前記第２のＭＯＳトランジスタのゲートは、前記キャパシタを介して前記増幅器の前記出力に結合される、請求項６に記載の電子部品のアセンブリ。
【請求項8】
前記同じチャネル極性は、Ｎチャネル型及びＰチャネル型のうちの一方を含む、請求項１乃至７のいずれか一項に記載の電子部品のアセンブリ。
【請求項9】
光ファイバを使用してデータを受信する電子部品のアセンブリを設ける方法であって、
フォトダイオードを設けることと、
前記フォトダイオードに結合される第１の増幅器を設けることと、
前記増幅器の出力と入力との間に結合される少なくとも１つのフィードバック抵抗器を設けることと、
少なくとも２つのＭＯＳトランジスタの配列を設けることであって、前記少なくとも２つのＭＯＳトランジスタは、同じチャネル極性であり、前記少なくとも２つのＭＯＳトランジスタは、前記抵抗器と並列になるように構成されることと、
受信された入力信号レベルを検知するシステムを設けることであって、該システムは、バイアス電圧を前記少なくとも２つのＭＯＳトランジスタのゲートに印加するように構成され、前記バイアス電圧は、前記少なくとも２つのＭＯＳトランジスタの配列を通る見かけの抵抗を制御するように、前記受信された入力信号レベルに応じて該システムによって変更されることと、
前記増幅器の出力からの信号を前記少なくとも２つのＭＯＳトランジスタのうちの少なくとも一方のゲートに結合するように構成される、少なくとも１つのキャパシタを設けることと、
前記バイアス電圧を前記少なくとも２つのＭＯＳトランジスタのうちの少なくとも一方のゲートに結合するように構成される、少なくとも１つのバイアス抵抗器を設けることと、
を含む、方法。
フォトダイオードを設けることと、
前記フォトダイオードに結合される第１の増幅器を設けることと、
前記増幅器の出力と入力との間に結合される少なくとも１つのフィードバック抵抗器を設けることと、
少なくとも２つのＭＯＳトランジスタの配列を設けることであって、前記少なくとも２つのＭＯＳトランジスタは、同じチャネル極性であり、前記少なくとも２つのＭＯＳトランジスタは、前記抵抗器と並列になるように構成されることと、
受信された入力信号レベルを検知するシステムを設けることであって、該システムは、バイアス電圧を前記少なくとも２つのＭＯＳトランジスタのゲートに印加するように構成され、前記バイアス電圧は、前記少なくとも２つのＭＯＳトランジスタの配列を通る見かけの抵抗を制御するように、前記受信された入力信号レベルに応じて該システムによって変更されることと、
前記増幅器の出力からの信号を前記少なくとも２つのＭＯＳトランジスタのうちの少なくとも一方のゲートに結合するように構成される、少なくとも１つのキャパシタを設けることと、
前記バイアス電圧を前記少なくとも２つのＭＯＳトランジスタのうちの少なくとも一方のゲートに結合するように構成される、少なくとも１つのバイアス抵抗器を設けることと、
を含む、方法。
【請求項10】
前記少なくとも２つのＭＯＳトランジスタの前記配列を設けることは、チャネル端子が並列になるように配置される前記ＭＯＳトランジスタを設けることを含む、請求項９に記載の方法。
【請求項11】
前記少なくとも１つのキャパシタを設けることは、
前記少なくとも１つのキャパシタを、第１の電子スイッチを介して前記増幅器の前記出力に結合することと、
前記少なくとも１つのキャパシタを、第２の電子スイッチを介して接地基準端子に結合することと、
を含み、
前記第１の電子スイッチの導通状態は、前記第２の電子スイッチの導通状態とは反対である、請求項１０に記載の方法。
前記少なくとも１つのキャパシタを、第１の電子スイッチを介して前記増幅器の前記出力に結合することと、
前記少なくとも１つのキャパシタを、第２の電子スイッチを介して接地基準端子に結合することと、
を含み、
前記第１の電子スイッチの導通状態は、前記第２の電子スイッチの導通状態とは反対である、請求項１０に記載の方法。
【請求項12】
前記受信された入力信号レベルを検知する前記システムを設けることは、前記第１の電子スイッチ及び前記第２の電子スイッチの前記導通条件を設定する制御信号を提供することを更に含む、請求項１１に記載の方法。
【請求項13】
前記少なくとも２つのＭＯＳトランジスタの前記配列を設けることは、チャネル端子が直列になるように配置される前記ＭＯＳトランジスタを設けることを含む、請求項９に記載の方法。
【請求項14】
前記少なくとも２つのＭＯＳトランジスタの前記配列を設けることは、
前記少なくとも２つのＭＯＳトランジスタのうちの第１のＭＯＳトランジスタのゲートを、前記検知システムから前記バイアス電圧を受信するように結合することと、
前記少なくとも２つのＭＯＳトランジスタのうちの前記第１のＭＯＳトランジスタの第１のチャネル端子を、前記増幅器の入力に結合することと、
前記少なくとも２つのＭＯＳトランジスタのうちの前記第１のＭＯＳトランジスタの第２のチャネル端子を、前記少なくとも２つのＭＯＳトランジスタのうちの第２のＭＯＳトランジスタの第１のチャネル端子に結合することと、
前記少なくとも２つのＭＯＳトランジスタのうちの前記第２のＭＯＳトランジスタの第２のチャネル端子を、前記増幅器の前記出力に結合することと、
を含む、請求項１３に記載の方法。
前記少なくとも２つのＭＯＳトランジスタのうちの第１のＭＯＳトランジスタのゲートを、前記検知システムから前記バイアス電圧を受信するように結合することと、
前記少なくとも２つのＭＯＳトランジスタのうちの前記第１のＭＯＳトランジスタの第１のチャネル端子を、前記増幅器の入力に結合することと、
前記少なくとも２つのＭＯＳトランジスタのうちの前記第１のＭＯＳトランジスタの第２のチャネル端子を、前記少なくとも２つのＭＯＳトランジスタのうちの第２のＭＯＳトランジスタの第１のチャネル端子に結合することと、
前記少なくとも２つのＭＯＳトランジスタのうちの前記第２のＭＯＳトランジスタの第２のチャネル端子を、前記増幅器の前記出力に結合することと、
を含む、請求項１３に記載の方法。
【請求項15】
前記少なくとも２つのＭＯＳトランジスタの前記配列を設けることは、
前記少なくとも２つのＭＯＳトランジスタのうちの前記第２のＭＯＳトランジスタの前記ゲートを、前記少なくとも１つのバイアス抵抗器を介して前記第１のＭＯＳトランジスタの前記ゲートに結合することと、
前記少なくとも２つのＭＯＳトランジスタのうちの前記第２のＭＯＳトランジスタのゲートを、前記キャパシタを介して前記増幅器の前記出力に結合することと、
を含む、請求項１４に記載の方法。
前記少なくとも２つのＭＯＳトランジスタのうちの前記第２のＭＯＳトランジスタの前記ゲートを、前記少なくとも１つのバイアス抵抗器を介して前記第１のＭＯＳトランジスタの前記ゲートに結合することと、
前記少なくとも２つのＭＯＳトランジスタのうちの前記第２のＭＯＳトランジスタのゲートを、前記キャパシタを介して前記増幅器の前記出力に結合することと、
を含む、請求項１４に記載の方法。
【請求項16】
前記同じチャネル極性は、
Ｎチャネル型、及び
Ｐチャネル型、
のうちの一方である、請求項９乃至１５のいずれか一項に記載の方法。
Ｎチャネル型、及び
Ｐチャネル型、
のうちの一方である、請求項９乃至１５のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本出願は、光電子アセンブリ及び受信用光学サブアセンブリの設計及び構造に関する。
【背景技術】
【0002】
高速光通信リンクは、光路の物理的長さ、使用されるファイバ及びレーザのタイプ、並びにデータレートの性質に応じて、多くの形態で構成することができる。高速データ光システムにおける端末ノードの主な構成要素は、一般に機能が類似している。
【0003】
送信経路では、電気データを回路に渡し、回路は、レーザに電流を流し、レーザの光出力を情報伝達できるように変調させる。受信経路では、光信号は、まず電気形式に変換され、次いで、種々の機能に渡され、該機能は、一部のクライアントデジタル機能に正確なデータ信号を提供することを目的として、何らかの信号処理を行うことができる。
【0004】
ファイバから受信された光信号を電気信号に変換することは、典型的には、フォトダイオードを使用して行われ、フォトダイオードの出力電流は、トランスインピーダンス増幅器（ＴＩＡ：transimpedance amplifier）構成に供給される。或る範囲の減衰レベルを有するファイバリンクから到来する信号は、非常に弱いものから非常に強いものまでの範囲に及ぶ。そのような範囲の信号強度に対処することができるようにするために、自動利得制御（ＡＧＣ：automatic gain control）システムを使用してＴＩＡの利得を調整することが一般的である。そのようなＡＧＣシステムは、典型的には、高帯域幅の範囲にわたって性能を維持する必要性に起因して、比較的単純な回路を使用して実装される。回路が比較的単純である結果として、出力信号スイングが大きくなるにつれて、ＴＩＡ応答の変動が見受けられ、振幅が非線形になるとともに、過渡応答安定性の変動がもたらされる可能性がある。これらの影響の両方により、信号経路における後続のデータ決定機能にエラーが生じるおそれがある。
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明のいくつかの態様の目的は、ＴＩＡ機能の振幅線形性の改善を伴って、光信号を受信する手段を改善することである。
【0006】
本発明のいくつかの態様の更なる目的は、ＴＩＡ機能の時間領域安定性の改善を伴って、光信号を受信する手段を改善することである。
【0007】
本発明のいくつかの実施の形態に関連する利点は、意図した信号波形の忠実度を大幅に改善して、光信号を受信して電気形態に変換することができることである。
【0008】
本発明のいくつかの実施の形態に関連する更なる利点は、受信された信号波形の歪みから発生するエラーが低減されることである。
【課題を解決するための手段】
【0009】
本発明の第１の態様によれば、光ファイバを使用してデータを受信する電子部品のアセンブリであって、フォトダイオードと、前記フォトダイオードに結合される第１の増幅器と、前記増幅器の出力と入力との間に結合される少なくとも１つのフィードバック抵抗器と、少なくとも２つのＭＯＳトランジスタの配列であって、前記少なくとも２つのＭＯＳトランジスタは、同じチャネル極性であり、前記少なくとも２つのＭＯＳトランジスタは、前記抵抗器と並列になるように構成される、少なくとも２つのＭＯＳトランジスタの配列と、受信された入力信号レベルを検知するシステムであって、該システムは、バイアス電圧を前記少なくとも２つのＭＯＳトランジスタのゲートに印加するように構成され、前記バイアス電圧は、前記少なくとも２つのＭＯＳトランジスタの構成を通る見かけの抵抗を制御するように、前記受信された入力信号レベルに応じて該システムによって変更される、システムと、前記増幅器の出力からの信号を前記少なくとも２つのＭＯＳトランジスタのうちの少なくとも一方のゲートに結合するように構成される、少なくとも１つのキャパシタと、前記バイアス電圧を前記少なくとも２つのＭＯＳトランジスタのうちの少なくとも一方のゲートに結合するように構成される、少なくとも１つのバイアス抵抗器とを備える、電子部品のアセンブリが提供される。
【0010】
前記少なくとも２つのＭＯＳトランジスタの前記配列は、チャネル端子が並列になるように配置される前記ＭＯＳトランジスタを含むことができる。
【0011】
前記少なくとも１つのキャパシタは、第１の電子スイッチを介して前記増幅器の前記出力に結合することができる。
【0012】
前記少なくとも１つのキャパシタは、第２の電子スイッチを介して接地基準端子に結合することができる。
【0013】
前記第１の電子スイッチの導通状態は、前記第２の電子スイッチの導通状態とは反対であり得る。
【0014】
前記受信された入力信号レベルを検知する前記システムは、前記第１の電子スイッチ及び前記第２の電子スイッチの前記導通状態を設定する制御信号を提供するように更に構成することができる。
【0015】
前記少なくとも２つのＭＯＳトランジスタの前記配列は、チャネル端子が直列になるように構成される前記ＭＯＳトランジスタを含むことができる。
【0016】
前記少なくとも２つのＭＯＳトランジスタのうちの第１のＭＯＳトランジスタのゲートは、前記検知システムから前記バイアス電圧を受信するように結合することができる。
【0017】
前記少なくとも２つのＭＯＳトランジスタのうちの前記第１のＭＯＳトランジスタの第１のチャネル端子は、前記増幅器の入力に結合することができる。
【0018】
前記少なくとも２つのＭＯＳトランジスタのうちの前記第１のＭＯＳトランジスタの第２のチャネル端子は、前記少なくとも２つのＭＯＳトランジスタのうちの第２のＭＯＳトランジスタの第１のチャネル端子に結合することができる。
【0019】
前記少なくとも２つのＭＯＳトランジスタのうちの前記第２のＭＯＳトランジスタの第２のチャネル端子は、前記増幅器の前記出力に結合することができる。
【0020】
前記少なくとも２つのＭＯＳトランジスタのうちの前記第２のＭＯＳトランジスタの前記ゲートは、前記少なくとも１つのバイアス抵抗器を介して前記第１のＭＯＳトランジスタの前記ゲートに結合することができる。
【0021】
前記少なくとも２つのＭＯＳトランジスタのうちの前記第２のＭＯＳトランジスタのゲートは、前記キャパシタを介して前記増幅器の前記出力に結合することができる。
【0022】
前記同じチャネル極性は、Ｎチャネル型及びＰチャネル型のうちの一方であり得る。
【0023】
第２の態様によれば、光ファイバを使用してデータを受信する電子部品のアセンブリを設ける方法であって、フォトダイオードを設けることと、前記フォトダイオードに結合される第１の増幅器を設けることと、前記増幅器の出力と入力との間に結合される少なくとも１つのフィードバック抵抗器を設けることと、少なくとも２つのＭＯＳトランジスタの配列を設けることであって、前記少なくとも２つのＭＯＳトランジスタは、同じチャネル極性であり、前記少なくとも２つのＭＯＳトランジスタは、前記抵抗器と並列になるように構成されることと、受信された入力信号レベルを検知するシステムを設けることであって、該システムは、バイアス電圧を前記少なくとも２つのＭＯＳトランジスタのゲートに印加するように構成され、前記バイアス電圧は、前記少なくとも２つのＭＯＳトランジスタの構成を通る見かけの抵抗を制御するように、前記受信された入力信号レベルに応じて該システムによって変更されることと、前記増幅器の出力からの信号を前記少なくとも２つのＭＯＳトランジスタのうちの少なくとも一方のゲートに結合するように構成される、少なくとも１つのキャパシタを設けることと、前記バイアス電圧を前記少なくとも２つのＭＯＳトランジスタのうちの少なくとも一方のゲートに結合するように構成される、少なくとも１つのバイアス抵抗器を設けることとを含む、方法が提供される。
【0024】
前記少なくとも２つのＭＯＳトランジスタの前記配列を設けることは、チャネル端子が並列になるように配置される前記ＭＯＳトランジスタを設けることを含むことができる。
【0025】
前記少なくとも１つのキャパシタを設けることは、前記少なくとも１つのキャパシタを、第１の電子スイッチを介して前記増幅器の前記出力に結合することと、前記少なくとも１つのキャパシタを、第２の電子スイッチを介して接地基準端子に結合することとを含むことができ、前記第１の電子スイッチの導通状態は、前記第２の電子スイッチの導通状態とは反対である。
【0026】
前記受信された入力信号レベルを検知する前記システムを設けることは、前記第１の電子スイッチ及び前記第２の電子スイッチの前記導通条件を設定する制御信号を提供することを更に含むことができる。
【0027】
前記少なくとも２つのＭＯＳトランジスタの前記配列を設けることは、チャネル端子が直列になるように配置される前記ＭＯＳトランジスタを設けることを含むことができる。
【0028】
前記少なくとも２つのＭＯＳトランジスタの前記配列を設けることは、前記少なくとも２つのＭＯＳトランジスタのうちの第１のＭＯＳトランジスタのゲートを、前記検知システムから前記バイアス電圧を受信するように結合することと、前記少なくとも２つのＭＯＳトランジスタのうちの前記第１のＭＯＳトランジスタの第１のチャネル端子を、前記増幅器の入力に結合することと、前記少なくとも２つのＭＯＳトランジスタのうちの前記第１のＭＯＳトランジスタの第２のチャネル端子を、前記少なくとも２つのＭＯＳトランジスタのうちの第２のＭＯＳトランジスタの第１のチャネル端子に結合することと、前記少なくとも２つのＭＯＳトランジスタのうちの前記第２のＭＯＳトランジスタの第２のチャネル端子を、前記増幅器の前記出力に結合することとを含むことができる。
【0029】
前記少なくとも２つのＭＯＳトランジスタの前記配列を設けることは、前記少なくとも２つのＭＯＳトランジスタのうちの前記第２のＭＯＳトランジスタの前記ゲートを、前記少なくとも１つのバイアス抵抗器を介して前記第１のＭＯＳトランジスタの前記ゲートに結合することと、前記少なくとも２つのＭＯＳトランジスタのうちの前記第２のＭＯＳトランジスタのゲートを、前記キャパシタを介して前記増幅器の前記出力に結合することとを含むことができる。
【0030】
前記チャネル極性は、Ｎチャネル型、及びＰチャネル型、のうちの一方であり得る。
【0031】
以下、本発明を、単に例として添付の図面を参照しながら説明する。
【図面の簡単な説明】
【0032】
【図1】従来技術に係る光ファイバデータ通信システムの一般的な構成を示す図である。
【図2】従来技術に係る光通信システムの受信経路において使用されるような、ＡＧＣを組み込んでいる理想化されたＴＩＡの構成を示す図である。
【図3】従来技術に係る光通信システムの受信経路において使用されるような、ＡＧＣを組み込んでいるＴＩＡの構成を示す図である。
【図4】従来技術に係る光通信システムの受信経路において使用されるような、ＡＧＣを組み込んでいる理想化されたＴＩＡの代替的な構成を示す図である。
【図5】従来技術に係る光通信システムの受信経路において使用されるような、ＡＧＣを組み込んでいるＴＩＡの更なる構成を示す図である。
【図6】従来技術に係る、ＡＧＣ制御に影響を与える電圧を示す従来技術手段に係る光通信システムの受信経路において使用されるような、ＡＧＣを組み込んでいるＴＩＡの構成を示す図である。
【図7】従来技術に係る光通信システムの受信経路において使用されるような、ＡＧＣを組み込んでいる、ＴＩＡからの出力波形の表現図である。
【図8】本発明の一態様に係る、ＡＧＣを組み込んでいる、光通信システムの受信経路において使用されるようなＴＩＡの構成を示す図である。
【図10】本発明の一態様に係る、ＡＧＣを組み込んでいる、光通信システムの受信経路において使用されるようなＴＩＡの代替的な構成を示す図である。
【図11】寄生容量を示す、本発明の一態様に係る、ＡＧＣを組み込んでいる、光通信システムの受信経路において使用されるようなＴＩＡの構成を示す図である。
【図12】本発明の更なる態様に係る、ＡＧＣを組み込んでいる、光通信システムの受信経路において使用されるようなＴＩＡの構成を示す図である。
【図13】高利得構成において使用される、本発明の一態様に係る、ＡＧＣを組み込んでいる、光通信システムの受信経路において使用されるようなＴＩＡの構成を示す図である。
【図14】制御された利得構成において使用される、本発明の一態様に係る、ＡＧＣを組み込んでいる、光通信システムの受信経路において使用されるようなＴＩＡの構成を示す図である。
【図15】本発明の更なる態様に係る、ＡＧＣを組み込んでいる、光通信システムの受信経路において使用されるようなＴＩＡの構成を示す図である。
【図16】本発明の一態様に係る、ＡＧＣを組み込んでいる、光通信システムの受信経路において使用されるようなＴＩＡの構成を示す図である。
【図17】本発明の一態様に係る、ＡＧＣを組み込んでいる、光通信システムの受信経路において使用されるようなＴＩＡの構成を示す図である。
【発明を実施するための形態】
【0033】
この説明は、限定的な意味で解釈されるべきではなく、単に、本発明の実施形態の一般的な原理を説明する目的で行われる。
【0034】
図１は、従来技術に係る典型的な光通信システムを示している。本システムは、データ１００を受信し、ファイバ１０５を介して適切な光信号を送信するように構成される送信用光学サブアセンブリ（ＴＯＳＡ：transmit optical sub-assembly）１０１とともに示されている。ＴＯＳＡ１０１は、電流によってレーザ又は適切な光発生手段１０３を駆動するように構成される適切な送信用ドライバ回路１０２を備えることができる。さらに、光発生手段１０３は、電流を受信し、ファイバ１０５の光信号を生成するように構成される。本システムは、光信号を受信し、生データ信号１１０を生成するように構成される受信用光学サブアセンブリ（ＲＯＳＡ：Receive Optical Sub-Assembly）１０６を更に備える。ＲＯＳＡ１０６は、ファイバ１０５を介して到来する光信号を電流に変換するように構成されるフォトダイオード１０７を備えることができる。この電流は、ファイバ１０５を通る光路が長いと非常に弱い場合があり、又は経路が短いと非常に強い場合がある。生成される光電流のそのような変動は、異なる光路長を有する異なる箇所に複数の終端ノードが存在する受動光ネットワークにおいて生じる可能性がある。
【0035】
さらに、ＲＯＳＡ１０６は、トランスインピーダンス増幅器（ＴＩＡ）構成１０８を含むことができる。ＴＩＡ１０８は、フォトダイオード１０７から電流を得るように構成され、典型的には、これを、データ決定回路部１０９等の後続の電子回路が処理するために十分大きい電圧信号に変換する。データ決定回路部１０９の機能は、信号から（生）データ信号１１０の値を抽出することである。
【0036】
到来する光電流の大きさの上述の変動に起因して、信号が強いときにＴＩＡが過負荷にならないようにＴＩＡの利得を制御することと、後続の回路部に提示される信号レベルを正確な動作のための許容可能な限界内に制御し、復元データ内の望ましくないエラーを回避することとができることが望ましい。
【0037】
図２は、利得が電子制御下で調整可能となる、典型的なＴＩＡ構成１０８の理想化されたアーキテクチャの概略図を示している。ＴＩＡのコアには反転増幅器２０１があり、反転増幅器２０１は、利得が理想的な大きさであり、到来する信号の周波数範囲にわたってフィードバックを提供するために十分に大きい信号帯域幅を有し、好ましくは、入力２０３において仮想接地状態を生み出す。利得はフィードバック抵抗ＲＦＢＶ２０２によって設定される。利得を調整するために、ＲＦＢＶは可変となる。フォトダイオード１０７によって提供される電流は、受信された光信号の大きさに伴って変動するＤＣ成分を有するため、ＴＩＡの出力２０４は、平均ＤＣレベルに対応する変化が生まれることになる。そのような変化は、後々の決定機能にとって明らかに問題になり得る。
【0038】
図３は、全体（閉ループ）利得が電子制御下で調整可能となる、典型的なＴＩＡ構成１０８の理想化されたアーキテクチャを示している。ＴＩＡのコアには反転増幅器２０１があり、反転増幅器２０１の利得は、理想的な大きさであり、好ましくは、入力２０３において仮想接地状態を生み出すことができる。また、増幅器２０１は、理想的には、到来する信号の周波数範囲にわたって及び閉ループ利得を設定するために使用されるフィードバック設定の範囲にわたってフィードバックを提供するために十分に大きい信号帯域幅を有するべきである。加えて、電流シンクＩＢＩＡＳ３０３は、フォトダイオード１０７電流のＤＣ成分の経路を提供するため、ＴＩＡへの電流入力は、本来は実質的にＡＣであり、それゆえ、ＴＩＡ出力２０４の平均値は、既知のコモンモード電圧の周りで安定を保つ。変動する光信号強度レベルにわたってフォトダイオード電流のＤＣ成分がＴＩＡ入力から本質的に除去されることを確実にするための上記電流シンクＩＢＩＡＳ３０３の調整は、利得制御機構にリンクされることが多いが、別個の機能とすることもできる。本発明の実施形態の後々の説明において、電流シンクＩＢＩＡＳ３０３の包含又は不在については更に詳説しないが、当業者であれば、上記の特徴を明示的に示されていない箇所に追加することができることを認識するであろう。
【0039】
或る範囲のフィードバック抵抗値を提供するために、ひいては、ＴＩＡの全体閉ループ利得を変動させるために、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：metal-oxide-semiconductor field effect transistor）ＭＦＢ１３０２を固定抵抗ＲＦＢ３０１と並列に使用することが一般的である。ＭＯＳトランジスタＭＦＢ１３０２のゲート３０４には制御電圧ＶＡＧＣ３０５が印加され、ソース端子とドレイン端子との間に見受けられる実効抵抗を変動させる。
【0040】
理想的な実施態様において、ＴＩＡ１０８のコアにある増幅器２０１の入力端子２０３は、印加されるフィードバックに起因して実質的に一定である、すなわち、適切な工学的公差内でほぼ一定である電圧で保持され、それゆえ、ＭＯＳトランジスタ３０２のゲート３０４とチャネル端子のうちの一方との間のバイアスは、ほぼ一定を保つ。増幅器の入力における電圧の絶対値は、上記増幅器内の内部バイアス条件に左右される。
【0041】
図４は、ＴＩＡのコアにある増幅器４０１が、反転入力端子２０３及び非反転入力端子４０２を有する、代替的な理想化されたＴＩＡ構成１０８を示している。そのため、上記増幅器の入力に見受けられるゼロ入力電圧は、非反転入力端子４０２に印加される基準電圧によって規定される。
【0042】
図５は、追加の抵抗ＲＰ５０１がフィードバック経路に追加された更なる理想化されたＴＩＡ構成１０８を示しており、その目的は、ＴＩＡ１０８のコアにおける反転増幅器２０１の有限利得Ａを考慮することによって、最大感度の条件における性能を最適化することである。
【0043】
図４に示す構成において、ＭＯＳ利得制御トランジスタＭＦＢ１３０２に関連する寄生容量の一部は、増幅器の入力ノードに現れる。増幅器２０１の利得Ａが、その入力においてほぼ理想的な仮想接地条件を確実にするためには不十分である場合、上記寄生容量の内外に電荷が流れ、これにより、ＴＩＡの安定性及びセトリング挙動にいくらかの影響を及ぼすことになる。図５において、ＲＰ５０１の値は、ＲＰとＲＦＢ３０１との間の接続ノード５０２が、最大利得条件下で固定値に非常に近い状態を保つことを確実にするように設定される。この条件は、ＲＰがＲＦＢ／Ａにほぼ等しい場合、実際の用途について満たされる。
【0044】
本発明の実施形態の後々の説明において、ＲＰの包含又は不在については更に詳説しないが、当業者であれば、上記の特徴を明示的に示されていない箇所に容易に追加することができることを認識するであろう。
【0045】
図６は、本発明に対する背景の後々の論述を更に明確にするために示す、ＭＯＳトランジスタの端子間の電圧を伴う理想的なＴＩＡ実施態様を示している。
【0046】
理想的なＴＩＡ実施態様において、ＴＩＡのコアにある増幅器２０１の入力端子２０３は、印加されるフィードバックに起因してほぼ一定の電圧で保持される、それゆえ、ＭＯＳトランジスタＭＦＢ１３０２のゲート３０４とチャネル端子のうちの一方との間のバイアスは、ほぼ一定を保つ。この条件において、ＴＩＡの入力における寄生容量ＣＩＮ６０１の影響は最小限に抑えられる。しかしながら、ＴＩＡの出力ＶＯ２０４における信号は、フィードバック経路において利得制御に使用されるＭＯＳトランジスタＭＦＢ１３０２のバイアス条件に影響を及ぼし得る。例えば、ＭＯＳトランジスタＭＦＢ１３０２がＮチャネル型である場合、ＴＩＡの出力２０４が負の偏位を有するとき、ＶＧＹによって示すように、実効ゲート－チャネル電圧は増大し、ＭＯＳトランジスタをオンにする可能性を伴い、又は、ＡＧＣシステムによって提供されるゲートバイアス３０５が、ゼロ入力信号条件下で閾値電圧を少し上回る場合、所望の公称値からチャネル導電率を増大させる可能性を伴う。
【0047】
増幅器の出力２０４における正の遷移の間、ゲート－チャネル電圧は、主に、増幅器の入力２０３におけるほぼ一定の電圧に対するゲートバイアス３０５の値ＶＧＸによって求められる。そのため、ＭＯＳトランジスタが閾値を下回ってバイアスされる場合はオンにならない。ＭＯＳトランジスタが閾値を上回ってバイアスされる場合、チャネル導電率が大幅に増大することはない。
【0048】
それゆえ、ＴＩＡの瞬間利得が、ＴＩＡの出力２０４における瞬間電圧に応じて大幅に変動し得る可能性がいくらかある。そのような状況は、非線形の振幅応答と、特に、増幅器の入力に見受けられる静電容量に関する、ＴＩＡ構成内の変化する時定数に起因して過渡セトリング時間におけるレベル依存変動とをもたらし得る。
【0049】
フォトダイオード１０７からの入力信号が弱い条件において、ＭＯＳトランジスタのゲート電圧３０５は、最大全体利得の閾値を下回って設定され、ＭＯＳトランジスタは遮断され、ソース端子とドレイン端子との間に電流を通さない。それゆえ、総フィードバック抵抗は、ＲＦＢ３０１の値のみによって求められる最大値となるため、ＴＩＡの全体閉ループ利得も最大値となる。全体利得が最大値に設定されるこれらの条件において、ＴＩＡの出力２０４に存在する信号は、大きな最高最低振幅を有し得るものの、ＭＯＳトランジスタ３０２をオフにするゲートバイアス３０５に起因して、典型的には、信号波形の一部についてさえＭＯＳトランジスタをオンにするためには十分な大きさとはならない。それゆえ、瞬間ＴＩＡ出力電圧に応じた閉ループ利得において大きな変動がある可能性も、安定性及びセトリング挙動に大きな影響がある可能性も低い。
【0050】
フォトダイオード１０７からの信号が最小感度レベルを上回って増大するが、比較的弱いままである条件においては、ＴＩＡの過負荷及び任意の後々の機能の入力の過負荷を回避するために、ＴＩＡの全体閉ループ利得の低減を開始することが必要となる。そのため、増幅器への入力２０３における電圧に対する、ＭＯＳトランジスタ３０２のゲート電圧ＶＡＧＣ３０５は、閾値電圧を上回る値まで上昇し、これにより、ＭＯＳトランジスタにおいて導電チャネルが形成され、この高抵抗経路を何らかのフィードバック信号が通流することができる。それゆえ、固定抵抗３０１とＭＯＳトランジスタ３０２のチャネル抵抗との並列結合である全体フィードバック抵抗が低減される。ゲートバイアスがＭＯＳトランジスタＭＦＢ１３０２の閾値電圧を少し上回るこの条件において、瞬間ＴＩＡ出力信号が瞬間利得変動と安定性及びセトリング時間変動とを生じることに関する懸念が生まれる。
【0051】
後者の問題は、本発明の実施形態によって対処される重要な問題である。
【0052】
フォトダイオードからの入力信号が強いとき、ＭＯＳトランジスタ３０２のゲート電圧３０５は、閾値を大幅に上回る値まで上昇し、ＭＯＳトランジスタのソース端子とドレイン端子との間に抵抗値の低い導電チャネルが形成される。これにより、固定抵抗ＲＦＢ３０１を通じたフィードバックを支配することができる追加のフィードバック経路が提供される。総結合フィードバック抵抗は、このとき最小値となるため、ＴＩＡの全体閉ループ利得も最小値となる。
【0053】
この条件において、ＴＩＡの出力２０４における信号は、ＭＯＳトランジスタ３０２のゲート－ソース間（実効ソースをチャネルのより負の端部とする）バイアスにいくらかの影響を及ぼすが、最小利得条件におけるＡＧＣシステムからのゲートバイアス３０５が強いことに起因して、ＭＯＳトランジスタのチャネル抵抗への影響は典型的には小さい。それゆえ、ＴＩＡの瞬間利得は、ＴＩＡの出力における瞬間電圧に応じて大幅に変動することはない。
【0054】
光通信チャネルからの小さい入力信号を増幅している間の実効フィードバックインピーダンスのそのような変動の影響が、図７に示されている。出力波形におけるピークレベル７０１及びトラフレベル７０２は、光レベル「１」及び「０」に対応するが、利得の変化と、増幅器の入力に関連する静電容量の変化とにより、立ち下がりエッジ７０４については減衰不足のリンギング応答が、立ち上がりエッジ７０３についてはより低速の過減衰がもたらされ得る。この挙動は、信号経路の後々の機能において信頼できるデータレベル決定にクリーンなアイパターンが求められる場合、明らかに望ましくない。
【0055】
この非対称なフィードバックインピーダンスの問題に対する１つの代替的な手法は、Ｎチャネル型ＭＯＳトランジスタとＰチャネル型ＭＯＳトランジスタとを並列に組み合わせて使用することである。しかしながら、これにより、Ｎチャネル型ＭＯＳトランジスタ及びＰチャネル型ＭＯＳトランジスタに必要なバイアスが異なり、反対方向に移動する必要があることから、実装上の課題がいくつか提示される。すなわち、例えば、増幅器の全体利得を減少させる必要がある場合、Ｎチャネル型ＭＯＳトランジスタのゲートに印加されるバイアスは、ＶＩＮに対してより正のものとする必要がある。同時に、Ｐチャネル型ＭＯＳトランジスタのゲートに印加されるバイアスは、ＶＩＮに対してより負のものとする必要がある。ＡＧＣ機能を動作させるそのようなバイアス電圧を提供するように構成される設計は、必然的に複雑になり、異なる閾値電圧を考慮する必要がある。加えて、Ｎチャネル型トランジスタ及びＰチャネル型トランジスタが、正負の信号遷移のほぼ対称の導電率を提供する物理的チャネル寸法を有する場合、ＭＯＳトランジスタのそれぞれに関連する寄生容量が異なる値となり、全体セトリング挙動にいくらかの非対称性を伴うリスクが生じることが予想される。
【0056】
２つの別個のＡＧＣ電圧の生成に関連する問題を未然に防ぐために、Ｎチャネル型ＭＯＳトランジスタとＰチャネル型ＭＯＳトランジスタとの組合せの使用が回避され、以下に提示する例示の回路構成が、単一のチャネル極性のＭＯＳトランジスタの使用のみに基づいて、上述の問題を克服しようとするために展開されている。
【0057】
図８は、本発明の一実施形態に係る一例示の構成を概略的に示しており、ここで、第２のＭＯＳトランジスタＭＦＢ２８０１が、固定フィードバック抵抗器ＲＦＢ３０１及び第１のＭＯＳトランジスタＭＦＢ１３０２と並列に、フィードバック経路に追加される。第１のＭＯＳトランジスタＭＦＢ１のゲートバイアスは、電圧源ＶＡＧＣ３０５から直接供給され、第２のＭＯＳトランジスタＭＦＢ２のバイアスは、抵抗器ＲＢＩＡＳ８０２を介して供給される。第２のＭＯＳトランジスタＭＦＢ２のゲート８０４も、キャパシタＣＢＩＡＳ８０３を介して増幅器の出力２０４に接続される。そのため、第２のＭＯＳトランジスタＭＦＢ２のゲート８０４におけるバイアスのＤＣ値は、電圧源ＶＡＧＣ３０５によって設定されるが、ゲート電圧は、増幅器の出力における電圧に従うＡＣ成分を有し得る。
【0058】
第１のＭＯＳトランジスタＭＦＢ１３０２の場合、Ｘ２０３及びＧ１ ３０４と指定される端子の両端の電圧は、ＶＡＧＣ－ＶＩＮに等しい値を有して本質的に固定を保ち、Ｘ２０４及びＧ１ ３０４と指定される端子の両端の電圧は、増幅器の出力２０４に存在する信号に従ってこの平均値から変動する。
【0059】
第２のＭＯＳトランジスタＭＦＢ２８０１の場合、Ｙ２０４及びＧ２ ８０４と指定される端子の両端の電圧は、平均値がＶＯ＝ＶＩＮであることから、ＣＢＩＡＳ８０３を介して出力信号２０４をゲートノードＧ２ ８０４に結合することに起因して、ＶＡＧＣ－ＶＩＮに本質的に等しい値を有して本質的に固定を保つ。一方、Ｙ２０４及びＧ１ ３０４と指定される端子の両端の電圧は、増幅器の出力に存在する信号に従って変動する。
【0060】
前述のように、図８に示すＴＩＡの臨界条件は、光チャネルからの信号が小さいが最小許容可能値を上回ることで、ＴＩＡの利得の低減を開始する必要があるときである。この条件において、ＶＡＧＣ３０５の値は、ちょうどフィードバック経路内のＭＯＳトランジスタをオンにするために十分である。
【0061】
図８に示す構成において、ＭＯＳトランジスタＭＦＢ１３０２及びＭＦＢ２８０１がＮチャネル型であると仮定して、増幅器の出力２０４において正の信号遷移がある場合、ＶＹＧ１の値は減少するが、ＶＸＧ１の値は本質的に一定を保つ。この条件において、Ｘ２０３と指定されるノードは、Ｙ２０４と指定される出力ノードよりも負であることから、ＶＸＧ１の値は、ＭＯＳトランジスタＭＦＢ１３０２内のチャネルにわたる支配的な制御を提供するため、この経路を通してフィードバックされる信号電流は大きく変化することはない。
【0062】
ＭＯＳトランジスタＭＦＢ２８０１の場合、このトランジスタのゲート８０４に結合される増幅器出力２０４からの信号により、ＶＹＧ２の値が実質的に変化しないままとなる。しかしながら、ＶＸＧ２の値は増大する。このとき、Ｙ２０４と指定される出力ノードは、Ｘ２０３と指定される入力ノードよりも正であることから、ＶＸＧ２の値は、ＭＯＳトランジスタＭＦＢ２８０１内のチャネルにわたる支配的な制御を提供するため、この経路を通してフィードバックされる信号電流は増大する。
【0063】
増幅器の出力２０４において負の信号遷移がある場合、ＶＹＧ１の値は増大するが、ＶＸＧ１の値は実質的に一定を保つ。この条件において、Ｙ２０４と指定される出力ノードは、Ｘ２０３と指定される入力ノードよりも負であることから、ＶＹＧ１の値は、ＭＯＳトランジスタＭＦＢ１３０２内のチャネルにわたる支配的な制御を提供するため、この経路を通してフィードバックされる信号電流は増大する。
【0064】
ＭＯＳトランジスタＭＦＢ２８０１の場合、このトランジスタのゲート８０４に結合される増幅器出力２０４からの信号により、ＶＹＧ２の値が本質的に変化しないままとなる。しかしながら、ＶＸＧ２の値は減少する。このとき、Ｘ２０３と指定される入力ノードは、Ｙ２０４と指定される出力ノードよりも正であることから、ＶＹＧ２の値は、ＭＯＳトランジスタＭＦＢ２８０１内のチャネルにわたる支配的な制御を提供するため、この経路を通してフィードバックされる信号電流は大きく変化することはない。
【0065】
増幅器の出力２０４における信号遷移の結果として、ＲＦＢ３０１、ＭＦＢ１３０２及びＭＦＢ２８０１を含むフィードバック経路の総インピーダンスに明らかに変動があるものの、そのような変動は、出力信号の正又は負の遷移のいずれかについて実質的に同じであることが、当業者には明らかになるであろう。
【0066】
図９は、前に図８に開示した構成における、増幅器出力信号９０１の遷移に応じた、ＭＯＳトランジスタＭＦＢ１の実効ゲート－ソース間電圧９０３、ＭＯＳトランジスタＭＦＢ２の実効ゲート－ソース間電圧９０２の理想化された表現を示している。見受けられるように、瞬間チャネル導電率を決定する支配的な因子であるゲート－ソース間電圧における変動は、データ波形の中心に対して本質的に対称である。結果として、増幅器のフィードバック構成の減衰により、より理想に近い対称挙動を示すため、復元データアイパターンは、改善されたデータ決定のための対称性を保持する。
【0067】
図１０は、追加の抵抗ＲＰ１００１が追加された、図８に開示した構成の変形例を示している。前述のように、このようにより小型の抵抗器を追加することにより、Ｘ１００２と指定されるノードの電位をより一定に近い値に維持することに役立つ。この変更は、コアの開ループ利得が制限され、入力におけるＡＣ信号のほぼ理想的な仮想接地が存在しない場合に必要となり得る。
【0068】
図１１は、前に図８に開示した構成におけるいくつかの重要な寄生容量の存在を示している。最も重要なのは、ＭＯＳトランジスタＭＦＢ２８０１のゲート－ソース間容量ＣＧ２Ｘ１１０１であり、これは、このとき、キャパシタＣＢＩＡＳ８０３を介した増幅器出力からの結合に起因して、フィードバック抵抗器ＲＦＢ３０１と並列に現れる。抵抗器ＲＦＢ３０１の両端に現れる寄生容量１１０２は、ＴＩＡの全体帯域幅に大きな影響を及ぼし得るため、これらがレイアウト及び他の手段によって最小値に維持されることが通常である。ＭＯＳトランジスタＭＦＢ２８０１に関連する追加の容量１１０１は、典型的には、大きなサイズであり、ＴＩＡ構成の全体帯域幅への非常に望ましくない影響を及ぼす。
【0069】
図１２は、本発明の一実施形態に係る、図８に開示した構成に対する更なる改善を含む構成を示している。２つのＭＯＳトランジスタＭＳＷ１１２０１及びＭＳＷ２１２０２が追加され、増幅器出力２０４からＣＢＩＡＳ８０３を通してＭＦＢ２８０１のゲート８０４への経路１２０３を分断する手段を提供するとともに、ＣＢＩＡＳ８０３を接地基準に接続する手段を更に提供する。
【0070】
図１３に示すように、ＭＳＷ１１２０１がオフであり、ＭＳＷ２１２０２がオンであるとき、ＭＯＳトランジスタＭＦＢ１３０１及びＭＯＳトランジスタＭＦＢ２８０１はどちらも同じ方式で挙動し、ゲートバイアス電圧は、本質的に一定で、ＡＧＣ電圧源ＶＡＧＣ３０５によって印加される値に等しく見える。これは、入力信号が最小レベルにあり、ＡＧＣ ＭＯＳトランジスタＭＦＢ１３０２及びＭＦＢ２８０１の両方がオフにされるため、最大全体利得がＴＩＡにおいて達成されるときに好ましい条件である。
【0071】
図１４に示すように、ＭＯＳトランジスタＭＳＷ１１２０１をオンに切り替え、ＭＯＳトランジスタＭＳＷ２１２０２をオフに切り替えるとき、回路は図８を参照して前述したように挙動する。これは、光チャネルからの入力信号が大きく、ＡＧＣシステムがＴＩＡの全体利得を低減するように起動される場合に好ましい条件である。この条件において、このとき、ＭＦＢ２８０１のゲート８０４は、図８を参照して前述したように出力波形の対称性を改善するために、ＡＣ信号の出力２０４に接続される。
【0072】
図１５は、本発明の更なる実施形態に係る構成を示しており、ここでは、第２のＭＯＳトランジスタＭＦＢ２１５０２が、ＭＯＳトランジスタＭＦＢ１１５０１と直列でフィードバック経路に追加され、ＭＯＳトランジスタＭＦＢ１１５０１及びＭＦＢ２１５０２の上記直列構成は、フィードバック抵抗器ＲＦＢ３０１と並列に接続される。両方のＭＯＳトランジスタのゲートにかかるバイアスのＤＣ値は、前述のように、ＡＧＣシステムによって制御される電圧源ＶＡＧＣ３０５によって供給される。ＭＯＳトランジスタＭＦＢ１１５０１のゲート１５０７は、上記電圧源３０５に直接接続され、ＭＯＳトランジスタＭＦＢ２１５０２のゲート１５０６は、一方では、抵抗器ＲＢＩＡＳ１５０３を介して電圧源ＶＡＧＣ３０５に接続され、また、キャパシタＣＢＩＡＳ１５０４を介して増幅器の出力２０４にも接続される。これらの手段により、ＭＯＳトランジスタＭＦＢ２１５０２のゲート１５０６における電圧は、ＶＡＧＣのＤＣ値を有するが、増幅器２０１の出力２０４における電圧遷移と呼応して変動し得る。
【0073】
図１５に示す構成において、一例として、ＭＯＳトランジスタＭＦＢ１１５０１及びＭＦＢ２１５０２がＮチャネル型であり、光通信チャネルからの中程度の入力信号が存在することで、ＡＧＣシステムが、或る程度ＭＯＳトランジスタをオンにするために十分なＶＡＧＣ３０５からの電圧を提供する状況を検討する。
【0074】
ノードＹ２０４と指定される、増幅器出力において平均信号値からの正負の信号遷移が存在しないとき、信号電流は、フィードバック抵抗器ＲＦＢ３０１を通流することも、ＭＯＳトランジスタＭＦＢ１１５０１及びＭＦＢ２１５０２のチャネルを通流することもなく、それゆえ、両方のＭＯＳトランジスタは、ＶＡＧＣ－ＶＩＮのゲート－ソース間バイアス値、すなわち、ＶＸＧ１＝ＶＷＧ１＝ＶＷＧ２＝ＶＹＧ２となり、そのため、両方のＭＯＳトランジスタは、同じチャネル導電率を呈する。
【0075】
増幅器の出力２０４における正の信号遷移が存在するとき、いくらかの信号電流は、増幅器出力ノードＹ２０４からフィードバック抵抗ＲＦＢ３０１を通して、また、ＭＯＳトランジスタＭＦＢ１１５０１及びＭＦＢ２１５０２のチャネルを通して増幅器入力ノードＸ２０３へと流れ、出力ノードＹ２０４と、２つのＭＯＳトランジスタ間の接続ノードＷ１５０５との間の電位差を生み出し、また、ノードＷと入力ノードＸ２０３との間の電位差も生み出す。この条件において、ＭＯＳトランジスタＭＦＢ１１５０１によって見受けられるゲート－ソース間バイアス（実効ソースをチャネルのより負の端部とする）は、ＶＸＧ１の値が変化しないままであるため、変化しないままである。しかしながら、増幅器出力ノードＹ２０４における電圧が上昇するにつれて、キャパシタＣＢＩＡＳ１５０４を通した結合により、ＭＯＳトランジスタＭＦＢ２１５０２のゲート電圧の値が上昇し、瞬間値はおよそＶＡＧＣ＋ＶＯ－ＶＩＮとなる。それゆえ、ゲートＧ２ １５０６からノードＷ１５０５の出力における適切なソースまでＭＯＳトランジスタＭＦＢ２に印加されるバイアスは増大し、チャネル導電率が増大するため、ＴＩＡの結合フィードバックインピーダンスが低減する。そのため、この条件において、ＭＯＳトランジスタを通る総フィードバック電流、及び典型的には、ＴＩＡの全体利得を決定する全体フィードバックは、ほぼ一定のゲート－ソース間バイアスを有するＭＦＢ１１５０１の導電率によって制御されるようになる傾向がある。
【0076】
増幅器の出力２０４における負の信号遷移が存在するとき、いくらかの信号電流は、増幅器入力ノードＸ２０３からフィードバック抵抗ＲＦＢ３０１を通して、また、ＭＯＳトランジスタＭＦＢ１１５０１及びＭＦＢ２１５０２のチャネルを通して増幅器出力ノードＹ２０４へと流れ、増幅器入力ノードＸ２０３と、２つのＭＯＳトランジスタのチャネルの接続によって形成されるノードＷ１５０５との間の電位差を生み出し、同様に、ノードＷ１５０５と増幅器出力ノードＹ２０４との間の電位差も生み出す。ノードＷ１５０５における電圧は、このとき、ノードＸ２０３における電圧よりも低いため、ＭＯＳトランジスタＭＦＢ１１５０１のゲート１５０７からソースノード１５０５（実効ソースをチャネルのより負の端部とする）に見受けられるバイアスは増大し、そのチャネルの導電率が増大する。ノードＹ２０４と指定される増幅器の出力における電圧は、ノードＷ１５０５における電圧に対してより更に負であるが、キャパシタＣＢＩＡＳ１５０４を通した結合と、ＲＢＩＡＳ１５０３によって提供される隔離とに起因して、ＭＯＳトランジスタＭＦＢ２１５０２によってゲート１５０６からソース（実効ソースをチャネルのより負の端部とする）ノード２０４に見受けられるバイアスは、ＶＡＧＣ－ＶＩＮの公称値に留まる。そのため、この条件において、ＭＯＳトランジスタを通る総フィードバック電流、及び典型的には、ＴＩＡの全体利得を決定する全体フィードバックは、ほぼ一定のゲート－ソース間バイアスを有するＭＦＢ２１５０２の導電率によって制御されるようになる傾向がある。
【0077】
当業者に明らかとなるように、直列の２つのＭＯＳトランジスタによって提示される結合抵抗は、ノードＹ２０４における増幅器の出力に存在する正負の信号遷移中に低減する。そのため、ＴＩＡの瞬間利得は変動するが、受信されたデータ信号の平均値に対する許容可能な工学的公差内で対称であるように変動する。そのため、信号チェーン内の後々の決定機能に提示される復元アイパターンも、許容可能な工学的公差内で対称に維持される。
【0078】
図１６は、利得制御に使用されるＭＯＳトランジスタに関連する寄生容量の影響を伴う、図１５に提示した構成を示している。ここでの重要な特徴は、ＭＯＳトランジスタＭＦＢ１１５０１のゲート－ソース間容量１６０１が、信号をフィードバック経路に通すことができず、代わりに、この容量は、利得制御バイアス電圧源ＶＡＧＣ３０５に接続されて現れる。この電圧源は、通常、ＡＣ信号の接地として現れるように分断される。ＭＯＳトランジスタＭＦＢ２１５０２のゲート－ソース間容量１６０２は、ＣＢＩＡＳ１５０４と並列で効果的に現れる。ノードＹ２０４における増幅器の出力に接続されるが、フィードバック抵抗ＲＦＢ３０１と並列に現れ得る２つのＭＯＳトランジスタの直列接続を通した大きな静電容量経路は存在しない。そのため、全体利得を制御するために使用されるＭＯＳトランジスタＭＦＢ１１５０１及びＭＦＢ２１５０２のこの構成により、帯域幅及び安定性に及ぶ影響が遥かに低減する。
【0079】
図１７は、抵抗器ＲＰ１７０１を追加した、図１５に開示した構成を示しており、その目的は、増幅器２０１の利得が制限され、この増幅器の入力２０３を理想的な仮想接地の条件において維持することができない状況において、ノードＸ１７０２に見受けられる電圧をより一定に近くすることである。これにより、利得制御ＭＯＳトランジスタＭＦＢ１１５０１及びＭＦＢ２１５０２によって見受けられるバイアス条件の挙動に著しく影響を与えず、それゆえ、利得変動の所望の対称性が維持される。
【0080】
本発明は、特定の例及びその可能な実施形態を参照して記載されているが、これらは、決して本発明の範囲を限定するものとして解釈されるべきではない。特許請求の範囲に記載された本発明の範囲及び精神から逸脱することなく、多くの他の可能な実施形態、変更及び改良を本発明に組み込むことができることを明らかにすべきである。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【外国語明細書】