特開 2024-125200 パワーコンバータにおける相加算

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024125200

(43)【公開日】2024-09-13

(54)【発明の名称】パワーコンバータにおける相加算

(51)【国際特許分類】

   H02M 3/155 20060101AFI20240906BHJP

【ＦＩ】

H02M3/155 W

H02M3/155 H

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2024030768

(22)【出願日】2024-02-29

(31)【優先権主張番号】63/488,340

(32)【優先日】2023-03-03

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】518364964

【氏名又は名称】ルネサス エレクトロニクス アメリカ インコーポレイテッド

【氏名又は名称原語表記】ＲＥＮＥＳＡＳ ＥＬＥＣＴＲＯＮＩＣＳ ＡＭＥＲＩＣＡ ＩＮＣ．

【住所又は居所原語表記】１００１ Ｍｕｒｐｈｙ Ｒａｎｃｈ Ｒｏａｄ， Ｍｉｌｐｉｔａｓ， Ｃａｌｉｆｏｒｎｉａ ９５０３５， Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110002066

【氏名又は名称】弁理士法人筒井国際特許事務所

(72)【発明者】

【氏名】ジョン・スチュアート・クライン

(72)【発明者】

【氏名】ヤショヴァルダン・ラオ・ポトラパリ

(72)【発明者】

【氏名】マイケル・ジェイソン・ヒューストン

(57)【要約】

【課題】 パワーコンバータシステムおよびそれを用いた電力変換方法が提供される。
【解決手段】
コントローラは、電力を負荷に供給するために、第１のクロック信号を生成し、第１のクロック信号を使用してＰＷＭ（パルス幅変調）信号を生成し、パワーコンバータ内の第１の数のアクティブ相を動作させる。コントローラは、電力を供給するために第１の数のアクティブ相よりも大きい第２の数を負荷が要求しているかを判定することができる。コントローラは、パルス信号を生成し、パルス信号と第１のクロック信号とを組み合わせて、第１のクロック信号より高い周波数を有する第２のクロック信号を生成することができる。コントローラは、電力を負荷に供給するために、第２のクロック信号を使用してＰＷＭ信号を生成し、パワーコンバータ内の第２の数のアクティブ相を動作させる。
【選択図】図１

【特許請求の範囲】

【請求項1】

半導体装置であって、
第１のクロック信号を生成するように構成されたクロック生成器と、
電力を負荷に供給するために多相パワーコンバータにおいて第１の数のアクティブ相を動作させるように、前記第１のクロック信号に従ってＰＷＭ（パルス幅変調）信号を生成するように構成された変調器と、
回路と、
を備え、
前記回路は、電力を供給するために前記多相パワーコンバータにおける第２の数のアクティブ相を前記負荷が要求していると判定するように構成され、
前記第２の数は、前記第１の数よりも大きく、
前記回路は、
少なくとも１つのパルス信号を生成し、
前記少なくとも１つのパルス信号を前記クロック生成器に送信するように構成され、
前記クロック生成器は、前記少なくとも１つのパルス信号と前記第１のクロック信号とを組み合わせて、第２のクロック信号を生成するようにさらに構成され、
前記第２のクロック信号は、前記第１のクロック信号よりも高い周波数を有し、
前記変調器は、前記電力を前記負荷に供給するために前記多相パワーコンバータにおいて前記第２の数のアクティブ相を動作させるように、前記第２のクロック信号に従って前記ＰＷＭ信号を生成するようにさらに構成される、
半導体装置。

【請求項2】

前記回路は、
前記多相パワーコンバータの平均インダクタ電流が所定の閾値よりも大きいことを示す信号を受信し、
前記信号の受信に応答して、前記電力を供給するために前記多相パワーコンバータにおける前記第２の数のアクティブ相を前記負荷が要求していると判定するように構成される、
請求項１に記載の半導体装置。

【請求項3】

前記回路は、
前記第２の数のアクティブ相を前記負荷が要求していると判定したことに応答して、前記多相パワーコンバータの出力電圧が所定の閾値まで減少したと判定し、
前記出力電圧が前記所定の閾値まで減少したことに応答して、前記少なくとも１つのパルス信号を生成するように構成される、
請求項１に記載の半導体装置。

【請求項4】

前記回路は、
前記少なくとも１つのパルス信号のうちの生成されたパルスの数をカウントし、
生成された前記パルスの数が所定のカウントに達したと判定し、
生成された前記パルスの数が前記所定のカウントに達したと判定したことに応答して、前記少なくとも１つのパルス信号の生成を停止するようにさらに構成される、
請求項１に記載の半導体装置。

【請求項5】

前記回路は、前記少なくとも１つのパルス信号の生成を停止するように構成され、
前記回路が前記少なくとも１つのパルス信号の生成を停止したことに応答して、前記変調器は、前記電力を前記負荷に供給するために前記多相パワーコンバータにおいて前記第２の数のアクティブ相を動作させるように、前記第１のクロック信号に従って前記ＰＷＭ信号を生成するように構成される、
請求項１に記載の半導体装置。

【請求項6】

前記回路は、
前記多相パワーコンバータ内のすべての相がアクティブであることを示す信号を受信し、
前記多相パワーコンバータ内のすべての相がアクティブであることを示す前記信号を受信したことに応答して、前記少なくとも１つのパルス信号の生成を停止するように構成される、
請求項１に記載の半導体装置。

【請求項7】

前記クロック生成器は、
前記回路から前記少なくとも１つのパルス信号を受信し、
前記多相パワーコンバータの平均インダクタ電流が所定の閾値よりも小さいことを示す信号を受信し、
前記多相パワーコンバータの前記平均インダクタ電流が前記所定の閾値よりも小さいことを示す前記信号を受信したことに応答して、前記少なくとも１つのパルスと前記第１のクロック信号との組み合わせを非アクティブ化するように構成される、
請求項１に記載の半導体装置。

【請求項8】

電力を負荷に供給するために入力電圧を出力電圧に変換するように構成された多相パワーコンバータと、コントローラと、を備えるシステムであって、
前記コントローラは、
第１のクロック信号を生成し、
前記電力を前記負荷に供給するために前記多相パワーコンバータにおいて第１の数のアクティブ相を動作させるように、前記第１のクロック信号に従ってＰＷＭ（パルス幅変調）信号を生成し、
前記電力を供給するために前記多相パワーコンバータにおける第２の数のアクティブ相を前記負荷が要求していると判定するように構成され、
前記第２の数は、前記第１の数よりも大きく、
前記コントローラは、
少なくとも１つのパルス信号を生成し、
前記少なくとも１つのパルス信号と前記第１のクロック信号とを組み合わせて、第２のクロック信号を生成するようにさらに構成され、
前記第２のクロック信号は、前記第１のクロック信号よりも高い周波数を有し、
前記コントローラは、
前記電力を前記負荷に供給するために前記多相パワーコンバータにおいて前記第２の数のアクティブ相を動作させるように、前記第２のクロック信号に従って前記ＰＷＭ信号を生成するようにさらに構成される、
システム。

【請求項9】

前記コントローラは、
前記多相パワーコンバータの平均インダクタ電流が所定の閾値よりも大きいと判定し、
前記多相パワーコンバータの前記平均インダクタ電流が前記所定の閾値よりも大きいと判定したことに応答して、前記電力を供給するために前記多相パワーコンバータにおける前記第２の数のアクティブ相を前記負荷が要求していると判定するように構成される、
請求項８に記載のシステム。

【請求項10】

前記コントローラは、
前記第２の数のアクティブ相を前記負荷が要求していると判定したことに応答して、前記多相パワーコンバータの出力電圧が所定の閾値まで減少したと判定し、
前記出力電圧が前記所定の閾値まで減少したことに応答して、前記少なくとも１つのパルス信号を生成するように構成される、
請求項８に記載のシステム。

【請求項11】

前記コントローラは、
前記少なくとも１つのパルス信号のうちの生成されたパルスの数をカウントし、
生成された前記パルスの数が所定のカウントに達したと判定し、
生成された前記パルスの数が前記所定のカウントに達したと判定したことに応答して、前記少なくとも１つのパルス信号の生成を停止するようにさらに構成される、
請求項８に記載のシステム。

【請求項12】

前記コントローラは、
前記少なくとも１つのパルス信号の生成を停止し、
前記少なくとも１つのパルス信号の生成を停止したことに応答して、前記電力を前記負荷に供給するために前記多相パワーコンバータにおいて前記第２の数のアクティブ相を動作させるように、前記第１のクロック信号に従って前記ＰＷＭ信号を生成するように構成される、
請求項８に記載のシステム。

【請求項13】

前記コントローラは、
前記多相パワーコンバータ内のすべての相がアクティブであると判定し、
前記多相パワーコンバータ内のすべての相がアクティブであることに応答して、前記少なくとも１つのパルス信号の生成を停止するように構成される、
請求項８に記載のシステム。

【請求項14】

前記コントローラは、
前記多相パワーコンバータの平均インダクタ電流が所定の閾値よりも小さいと判定し、
前記多相パワーコンバータの前記平均インダクタ電流が前記所定の閾値よりも小さいことに応答して、前記少なくとも１つのパルスと前記第１のクロック信号との組み合わせを非アクティブ化するように構成される、
請求項８に記載のシステム。

【請求項15】

第１のクロック信号を生成するステップと、
電力を負荷に供給するために多相パワーコンバータにおいて第１の数のアクティブ相を動作させるように、前記第１のクロック信号に従ってＰＷＭ（パルス幅変調）信号を生成するステップと、
前記電力を供給するために前記多相パワーコンバータにおける第２の数のアクティブ相を前記負荷が要求していると判定するステップであって、前記第２の数は、前記第１の数よりも大きい、ステップと、
少なくとも１つのパルス信号を生成するステップと、
前記少なくとも１つのパルス信号と前記第１のクロック信号とを組み合わせて、第２のクロック信号を生成するステップであって、前記第２のクロック信号は、前記第１のクロック信号よりも高い周波数を有する、ステップと、
前記電力を前記負荷に供給するために前記多相パワーコンバータにおいて前記第２の数のアクティブ相を動作させるように、前記第２のクロック信号に従って前記ＰＷＭ信号を生成するステップと、
を含む方法。

【請求項16】

前記多相パワーコンバータの平均インダクタ電流が所定の閾値よりも大きいと判定するステップと、
前記多相パワーコンバータの前記平均インダクタ電流が前記所定の閾値よりも大きいと判定したことに応答して、前記電力を供給するために前記多相パワーコンバータにおける前記第２の数のアクティブ相を前記負荷が要求していると判定するステップと、
をさらに含む、請求項１５に記載の方法。

【請求項17】

前記第２の数のアクティブ相を前記負荷が要求していると判定したことに応答して、前記多相パワーコンバータの出力電圧が所定の閾値まで減少したと判定するステップと、
前記出力電圧が前記所定の閾値まで減少したと判定したことに応答して、前記少なくとも１つのパルス信号を生成するステップと、
をさらに含む、請求項１５に記載の方法。

【請求項18】

前記少なくとも１つのパルス信号のうちの生成されたパルスの数をカウントするステップと、
生成された前記パルスの数が所定のカウントに達したと判定するステップと、
生成された前記パルスの数が前記所定のカウントに達したと判定したことに応答して、前記少なくとも１つのパルス信号の生成を停止するステップと、
をさらに含む、請求項１５に記載の方法。

【請求項19】

前記少なくとも１つのパルス信号の生成を停止するステップと、
前記少なくとも１つのパルス信号の生成を停止したことに応答して、前記電力を前記負荷に供給するために前記多相パワーコンバータにおいて前記第２の数のアクティブ相を動作させるように、前記第１のクロック信号に従って前記ＰＷＭ信号を生成するステップと、
をさらに含む、請求項１５に記載の方法。

【請求項20】

前記多相パワーコンバータ内のすべての相がアクティブであると判定するステップと、
前記多相パワーコンバータ内のすべての相がアクティブであることに応答して、前記少なくとも１つのパルス信号の生成を停止するステップと、
をさらに含む、請求項１５に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

［関連出願の相互参照］
本出願は、２０２３年３月３日に出願された「ＦＡＳＴ ＣＬＯＣＫ ＡＮＤ ＰＨＡＳＥ ＡＤＤ ＳＹＳＴＥＭ ＦＯＲ ＭＵＬＴＩＰＨＡＳＥ ＶＯＬＴＡＧＥ ＲＥＧＵＬＡＴＯＲＳ」と題する米国特許出願第６３／４８８，３４０号の優先権を主張する。その全文は、参照により本出願に組み込まれる。

【0002】

本明細書に明示されない限り、本項に記載される資料は、本願の特許請求の範囲に対する先行技術ではなく、本項の記載によって先行技術であることを認めるものではない。本開示は、一般に、半導体装置を制御するシステムおよび方法に関し、より詳細には、パワーコンバータを制御するシステムおよび方法に関する。

【背景技術】

【0003】

バックコンバータやブーストコンバータなどのパワーコンバータまたは電圧コンバータは、入力電圧を、電圧レベルが異なる出力電圧に変換するために使用され得る。バックコンバータや降圧コンバータは、入力電圧をより低い電圧に変換することができる。ブーストコンバータや昇圧コンバータは、入力電圧をより高い電圧に変換することができる。バック／ブーストコンバータは、入力電圧を昇圧または降圧することができる。電圧コンバータは、ＰＷＭ（パルス幅変調）制御信号によってオンおよびオフされる複数のスイッチを含むことができる。ＰＷＭ制御信号のデューティサイクルは、電圧コンバータの出力電圧を決定することができる。電圧コンバータが負荷に接続されると、負荷は特定量の電力を要求することができ、電圧コンバータは電圧変換を実行して、負荷が要求する電力を供給できる出力電圧を生成することができる。

【発明の概要】

【0004】

一実施形態において、一般に、パワーコンバータにおいて相加算を実現することができる半導体装置が提供される。半導体装置は、第１のクロック信号を生成するように構成されたクロック生成器を含むことができる。さらに、半導体装置は、電力を負荷に供給するために多相パワーコンバータにおいて第１の数のアクティブ相を動作させるように、第１のクロック信号に従ってＰＷＭ（パルス幅変調）信号を生成するように構成された変調器を含むことができる。さらに、半導体装置は、電力を供給するために多相パワーコンバータにおける第２の数のアクティブ相を負荷が要求していると判定するように構成された回路を含むことができる。第２の数は、第１の数よりも大きくすることができる。さらに、回路は、少なくとも１つのパルス信号を生成するように構成され得る。さらに、回路は、少なくとも１つのパルス信号をクロック生成器に送信するように構成され得る。さらに、クロック生成器は、少なくとも１つのパルス信号と第１のクロック信号とを組み合わせて、第２のクロック信号を生成するように構成され得る。第２のクロック信号は、第１のクロック信号よりも高い周波数を有することができる。さらに、変調器は、電力を負荷に供給するために多相パワーコンバータにおいて第２の数のアクティブ相を動作させて、第２のクロック信号に従ってＰＷＭ信号を生成するように構成され得る。

【0005】

一実施形態において、一般に、パワーコンバータにおいて相加算を実現することができるシステムが提供される。該システムは、電力を負荷に供給するために入力電圧を出力電圧に変換するように構成された多相パワーコンバータを含むことができる。さらに、該システムは、第１のクロック信号を生成するように構成されたコントローラを含むことができる。さらに、コントローラは、電力を負荷に供給するために多相パワーコンバータにおいて第１の数のアクティブ相を動作させるように、第１のクロック信号に従ってＰＷＭ（パルス幅変調）信号を生成するように構成される。さらに、コントローラは、電力を供給するために多相パワーコンバータにおける第２の数のアクティブ相を負荷が要求していると判定するように構成され得る。第２の数は、第１の数よりも大きくすることができる。さらに、コントローラは、少なくとも１つのパルス信号を生成するように構成され得る。さらに、コントローラは、少なくとも１つのパルス信号と第１のクロック信号とを組み合わせて、第２のクロック信号を生成するように構成され得る。第２のクロック信号は、第１のクロック信号よりも高い周波数を有する。さらに、コントローラは、電力を負荷に供給するために多相パワーコンバータにおいて第２の数のアクティブ相を動作させるように、第２のクロック信号に従ってＰＷＭ信号を生成するように構成され得る。

【0006】

一実施形態において、一般に、パワーコンバータにおいて相加算を実現することができる方法が提供される。該方法は、第１のクロック信号を生成するステップを含むことができる。さらに、該方法は、電力を負荷に供給するために多相パワーコンバータにおいて第１の数のアクティブ相を動作させるように、第１のクロック信号に従ってＰＷＭ（パルス幅変調）信号を生成するステップを含むことができる。さらに、該方法は、電力を供給するために多相パワーコンバータにおける第２の数のアクティブ相を負荷が要求していると判定するステップを含むことができる。第２の数は、第１の数よりも大きくすることができる。さらに、該方法は、少なくとも１つのパルス信号を生成するステップを含むことができる。さらに、該方法は、少なくとも１つのパルス信号と第１のクロック信号とを組み合わせて、第２のクロック信号を生成するステップを含むことができる。第２のクロック信号は、第１のクロック信号よりも高い周波数を有する。さらに、該方法は、電力を負荷に供給するために多相パワーコンバータにおいて第２の数のアクティブ相を動作させるように、第２のクロック信号に従ってＰＷＭ信号を生成するステップを含むことができる。

【図面の簡単な説明】

【0007】

上記の要約は例示であり、いかなる意味においても限定することを意図していない。上述した態様、実施形態、および特徴に加えて、さらなる態様、実施形態、および特徴が、添付の図を参照して、且つ以下の詳細な説明から明らかになるであろう。図において、同様の参照符号は、同一または機能的に同様の要素を示す。

【図1】一実施形態における、パワーコンバータにおいて相加算を実現することができるシステムの一例を示す図である。

【図2】別の実施形態における、パワーコンバータにおいて相加算を実現することができるコントローラを示す図である。

【図3】別の実施形態における、パワーコンバータでの相加算の実装例から得られた一連の波形を示す図である。

【図4】一実施形態における、図１に示すシステムの異なる実装例から得られたクロック信号を示す図である。

【図5】様々な実施形態による、パワーコンバータにおいて相加算の方法を示すフロー図である。

【発明を実施するための形態】

【0008】

以下の説明では、本願の様々な実施形態の理解を促すために、特定の構造、構成要素、材料、寸法、処理ステップ、および技術などを含む多数の具体的な詳細が記載されている。しかしながら、当業者であれば、本願の様々な実施形態が、これらの具体的な詳細なしに実現され得ることを理解するであろう。場合によっては、本願を不明瞭にしないために、既知の構造または処理ステップの詳細に関する説明を省略する。

【0009】

パワーコンバータは、ＦＥＴ（電界効果トランジスタ）など、電力を負荷に供給するための出力電圧を生成するためにスイッチング可能なパワーデバイスを含むことができる。パワーコンバータのコントローラは、ＰＷＭ（パルス幅変調）信号を生成するように構成された変調器を含むことができる。また、パワーコンバータは、ＰＷＭ信号を受信し、ＰＷＭ信号を使用して電圧信号を生成することができるドライバ回路を含むことができる。ドライバ回路は、電圧信号をパワーデバイスのゲート端子に印加してパワーデバイスをオンやオフにスイッチングすることで、パワーデバイスを駆動することができる。一態様において、パワーコンバータに供給される入力電圧は、負荷が要求する電力の電圧よりも高い電圧を有することができる。バックコンバータであり得るパワーコンバータは、入力電圧を降圧して負荷が要求している電圧レベルを有する出力電圧を生成することができる。

【0010】

一態様において、パワーコンバータは、異なる電力レベルを要求する異なる負荷に接続され得る。重負荷は、比較的大きな電力を要求することができ、軽負荷は、比較的小さな電力を要求することができる。パワーコンバータは、重負荷および軽負荷に対応するために、異なる電力レベルを供給するように設計および構成され得る。パワーデバイスのスイッチングは、パワーコンバータが異なる電力量を異なる負荷に供給するために制御され得る。一態様において、パワーコンバータが軽負荷のために設計および構成されている場合、パワーコンバータは、重負荷を供給できない場合がある。パワーコンバータが重負荷のために設計および構成されている場合、軽負荷のために低電圧を生成する特定の方法でパワーデバイスを制御することができるので、パワーコンバータは、重負荷および軽負荷の両方を供給することができる。

【0011】

例えば、パワーコンバータは、複数の相（例えば、パワーＦＥＴに接続されたドライバＩＣ）を含むことができる。複数の相は、異なる電力レベル、および重負荷のための高電力を比較的効率よく供給するように並列に接続され得る。パワーコンバータのコントローラは、電力変換を可能な限り効率よくするために、負荷に基づいてアクティブ相の数を管理することができる。例えば、コントローラは、電力を重負荷に供給するためにより多くの相をアクティブ化することができ、電力を軽負荷に供給するためにより少ない数の相、または１つの相だけをアクティブ化することができる。

【0012】

図１は、一実施形態における、パワーコンバータにおいて相加算を実現することができるシステムの一例を示す図である。システム１００は、パワーコンバータ１０２と、電源１０８と、ホストコンピュータ１１０と、負荷１１８と、を含むことができる。ホストコンピュータ１１０は、制御信号を供給し、パワーコンバータ１０２からステータス情報を受信するように構成され得る。パワーコンバータ１０２は、入力電圧Ｖ_ｉｎおよび入力電流Ｉ_ｉｎを供給するために、例えば、バッテリパックモジュールまたはＤＣ電源などの電源１０８に接続するように構成されてもよい。さらに、システム１００は、システム１００内の動作に関する様々なパラメータを監視し、監視されたパラメータに基づいて、負荷１１８などの１つまたは複数の負荷に異なる電力レベルを供給するかどうかを決定するように構成され得る。

【0013】

ホストコンピュータ１１０は、ＲＯＭ（読み出し専用メモリ）、ＲＡＭ（ランダムアクセスメモリ）、ＰＬＤ（プログラマブルロジックデバイス）、フラッシュドライブ、メモリカード／メモリスティック、およびソリッドステート記憶デバイスなどの非一時的なコンピュータ可読媒体１１４に格納されたコンピュータ命令１１６（例えば、コンピュータ実装コード）を読み出しおよび実行するように構成されたプロセッサ１１２を有するマイクロコントローラまたはマイクロコンピュータを含むことができる。これらは、コンピュータ命令１１６の改訂および／または更新を容易にするために、再書き込み可能、取り外し可能、または交換可能であり得る。ホストコンピュータ１１０は、双方向バス１３０を介してパワーコンバータ１０２と通信することができる。

【0014】

パワーコンバータ１０２は、相１０４と、コントローラ１０６と、を含むことができる。相１０４は、コントローラ１０６から供給された制御信号に基づいてオンおよびオフを切り換えるスイッチを含むように構成され得る。コントローラ１０６は、様々なアナログおよびデジタル回路要素などのハードウェアを含むマイクロコントローラを実現する１つまたは複数の半導体装置を含むことができる。コントローラ１０６は、例えば、プロセッサ、ＣＰＵ（中央処理装置）、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）、またはパワーコンバータ１０２の様々な側面を制御および動作するように構成された任意の他の回路を含むことができる。コントローラ１０６は、パワーコンバータ１０２の様々な側面を制御するように構成され得る。相１０４は、コントローラ１０６と同じダイ上に含まれ得る（例えば、同じ半導体チップに集積されることができる）。

【0015】

相１０４は、例えば、ＰＨ［１］～ＰＨ［Ｎ］などの複数の相を含むことができる。各相は、例えば、ドライバ［１］～ドライバ［Ｎ］（以下「ドライバＩＣ１２０」）などの対応するドライバＩＣを含むことができる。また、各相は、例えば、電力段［１］～電力段［Ｎ］（以下「電力段１２２」）などの電力段を含むことができる。電力段１１２の各々は、インダクタＬ［１］～Ｌ［Ｎ］（以下「Ｌ」）に接続された２つのスイッチＨＳ［１］～ＨＳ［ｎ］（以下「ＨＳ」）およびＬＳ［１］～ＬＳ［ｎ］（以下「ＬＳ」）を含むことができる。各電力段１２２のＨＳスイッチおよびＬＳスイッチの間には、対応するスイッチノードＳＷ［１］～ＳＷ［Ｎ］（以下「ＳＷ」）が設けられ得る。各相は、出力電圧Ｖ_ｏｕｔ［１］～Ｖ_ｏｕｔ［Ｎ］（以下「Ｖ_ｏｕｔ」）を生成することができる。複数の相は、軽負荷にはより低い電力、重負荷にはより高い電力など、異なる電力レベルを比較的効率よく供給するように並列に接続され得る。パワーコンバータ１０２のコントローラ１０６は、電力変換を可能な限り効率よくするために、負荷１１８に基づいてアクティブ相の数を管理することができる。例えば、コントローラ１０６は、電力を重負荷に供給するために、より多くの相をアクティブ化することができ、電力を軽負荷に供給するために、より少ない数の相、または１つの相だけをアクティブ化することができる。

【0016】

ドライバＩＣ１２０は、駆動信号を介して電力段１２２内のスイッチを駆動することができる。駆動信号は、電力段１２２内の各相の対応するハイサイド（ＨＳ）スイッチおよびローサイド（ＬＳ）スイッチ、すなわちＨＳおよびＬＳをオンまたはオフすることができるゲート電圧をもつ電圧信号であり得る。一実施形態において、ＨＳスイッチおよびＬＳスイッチは、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）などのＦＥＴ（電界効果トランジスタ）であり得る。他の実施形態において、ＨＳスイッチおよびＬＳスイッチは、ダイオードまたはＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）であり得る。ドライバＩＣ１２０は、ＨＳスイッチを駆動するように構成されたドライバと、電力段１２２内のＬＳスイッチを駆動するように構成された別のドライバと、を含むことができる。ＨＳスイッチは、入力電圧Ｖ_ｉｎと対応するスイッチノードとの間に直列に配置されたＮ型ＭＯＳＦＥＴまたはＰ型ＭＯＳＦＥＴであり得、ＬＳスイッチは、対応するスイッチノードＳＷ［１］～ＳＷ［Ｎ］（以下「ＳＷ」）と接地との間に直列に配置されたＮ型ＭＯＳＦＥＴであり得る。一実施形態において、入力電圧Ｖ_ｉｎは、バッテリパックまたは電源から供給された直流（ＤＣ）電圧であり得る。ＨＳスイッチは、ＬＳスイッチがオフにされる間にオンにされるように構成され得、その逆もまた同様である。ＨＳスイッチがオンにされ、ＬＳスイッチがオフにされると、ＨＳスイッチとＬＳスイッチとの間のスイッチノードＳＷにおける電圧は、スイッチノードＳＷにおける電圧がＶ_ｉｎと等価になるように、Ｖ_ｉｎまで引き上げられることができる。ＨＳがオフにされ、ＬＳがオンにされると、スイッチノードにおける電圧は、接地に引き下げられることができる。これにより、ＳＷは、ゼロと等価になる。ＨＳスイッチおよびＬＳスイッチは、出力電圧Ｖ_ｏｕｔを生成するためにオンまたはオフにスイッチングされ得る。出力電圧Ｖ_ｏｕｔは、各相内の対応するインダクタＬを介して負荷１１８に出力され得る。

【0017】

コントローラ１０６は、メモリ内に埋め込まれるか、またはメモリによってアクセス可能であるか、あるいはホストコンピュータ１１０から少なくとも部分的にダウンロード可能なファームウェア、ソフトウェア、および構成データを含む場合がある命令を実行するように構成され得る。さらに、コントローラ１０６は、電力段１２２内のスイッチをオンまたはオフするための、例えばＰＷＭ［１］～ＰＷＭ［Ｎ］信号（以下「ＰＷＭ信号」）などの制御信号を生成するように構成され得る。

【0018】

図１に示すＮ個の相のうちの１つを例として使用すると、相ＰＨ［１］は、ドライバＩＣ１２０（例えば、ドライバ［１］）と、電力段１２２（例えば、電力段［１］）と、を含むことができる。ドライバＩＣ１２０は、制御信号ＰＷＭ［１］を使用して駆動信号１６４を生成し、駆動信号１６４を使用して電力段［１］内のスイッチＨＳ［１］を駆動し、駆動信号１６６を生成し、駆動信号１６６を使用して電力段［１］内のスイッチＬＳ［１］を駆動することができる。ドライバ［１］は、コントローラ１０６から供給された制御信号ＰＷＭに従って、駆動信号１６４、１６６をスイッチＨＳ［１］、ＬＳ［１］のゲート端子に交互に印加することができる。駆動信号１６４、１６６を使用してスイッチＨＳ［１］、ＬＳ［１］を駆動した結果、スイッチＨＳ［１］、ＬＳ［１］の間のスイッチノードＳＷ［１］から出力電圧Ｖ_ｏｕｔ［１］を出力することができる。インダクタンスＬ１をもつインダクタＬ［１］は、スイッチノードＳＷ１とシステム１００の出力１４０との間に接続され得る。

【0019】

図１に示す相ＰＨ［Ｎ］に注目すると、相Ｎは、ドライバＩＣ１２０（例えば、ドライバ［Ｎ］）と、電力段１２２（例えば、電力段［Ｎ］）と、を含むことができる。ドライバ［Ｎ］は、制御信号ＰＷＭ［Ｎ］を使用して駆動信号１６８を生成し、駆動信号１６８を使用して電力段［Ｎ］内のスイッチＨＳ［Ｎ］を駆動し、駆動信号１７０を生成し、駆動信号１７０を使用して電力段［Ｎ］内のスイッチＬＳ［Ｎ］を駆動することができる。ドライバ［Ｎ］は、コントローラ１０６から供給された制御信号ＰＷＭに従って、駆動信号１６８、１７０をスイッチＨＳ［Ｎ］、ＬＳ［Ｎ］のゲート端子に交互に印加することができる。駆動信号１６８、１７０を使用してスイッチＨＳ［Ｎ］、ＬＳ［Ｎ］を駆動した結果、スイッチＨＳ［Ｎ］、ＬＳ［Ｎ］の間のスイッチノードＳＷ［Ｎ］から出力電圧Ｖ_ｏｕｔ［Ｎ］を出力することができる。インダクタンスＬＮをもつインダクタＬ［Ｎ］は、スイッチノードＳＷ［Ｎ］とシステム１００の出力１４０との間に接続され得る。一実施形態において、パワーコンバータ１０２内の相の数は、システム１００の意図された電力供給能力に依存することができる。パワーコンバータ１０２内の相の数は、１～Ｎの間で変化することができる。ここで、Ｎは、１、１、４、１０、１６であってもよく、システム１００の電力供給要件に基づく任意の数であってもよい。

【0020】

一態様において、システム１００は、様々な用途が要求する高い電力要求のバーストを伴う軽負荷において大部分の時間を過ごす場合がある。軽負荷時には、パワーコンバータ１０２は、電力を軽負荷に供給するために、１つの相など、比較的少ない数の相で動作することができる。システム１００がより高い負荷を必要とする場合、相の数を追加することができる。追加する相の数は、平均インダクタ電流やシステム１００の効率などの様々な要因に依存することができる。しかしながら、コントローラループの帯域幅が負荷１１８の要求と比較して相対的に低く、相が比較的低速で追加される場合、出力電圧のアンダーシュートが発生する場合がある。これは、負荷１１８の性能に問題を発生させる可能性がある。後述するように、コントローラ１０６内の回路１５０は、軽負荷から重負荷への遷移中の相加算をサポートすることができる。回路１５０は、プログラム可能な数のパルスをＰＷＭクロックに追加して、相加算を高速化することができる。相加算を高速化することで、相加算が完了する前に出力電圧が電圧アンダーシュートレベルまで低下することを防止することができる。したがって、過度負荷時の過度応答を改善し、アンダーシュートの発生を低減または回避することができる。

【0021】

図２は、別の実施形態における、パワーコンバータにおいて相加算を実現することができるコントローラを示す図である。図２の説明は、図１に示す構成要素を参照することができる。図２に示す実施形態において、コントローラ１０６は、電流感知増幅器２０５［１］、２０５［２］～２０５［Ｎ］（以下「２０５」）と、平均化回路２０７と、コンパレータ２０９と、出力電圧デジタル・アナログコンバータ（ＤＡＣ）２１３と、負荷線制御ブロック２１５（「負荷線２１５」）と、誤差増幅器２１７と、変調器２１９と、ＰＷＭクロック生成器２２５と、回路１５０と、を含むことができる。回路１５０は、コンパレータ２２１と、パルス生成回路２２３（「パルス回路２２３」）と、を含むことができる。電流感知増幅器２０５の各々は、対応する相の出力に接続され得る。電流感知増幅器２０５の各々は、対応する相の出力に接続されたインダクタのインダクタ電流を、感知電流Ｉｓｅｎｓｅとして感知するように構成され得る。電流感知増幅器２０５は、それぞれの感知電流Ｉｓｅｎｓｅ［１］～Ｉｓｅｎｓｅ［Ｎ］を増幅し、増幅された感知電流２３０［１］～２３０［Ｎ］（以下「増幅された感知電流２３０」）を供給するように構成され得る。増幅された感知電流２３０は、平均化回路２０７に供給され得る。平均化回路２０７は、増幅された感知電流２３０を受信および平均化して平均化電流２３２を生成するように構成され得る。比較的小さな電流の平均化はときとして不正確である場合があるのに対して、電流感知増幅器２０５による増幅により、平均化回路２０７は、感知電流Ｉｓｅｎｓｅ［１］～Ｉｓｅｎｓｅ［Ｎ］の平均を、改善された精度で決定することができる。

【0022】

平均化回路２０７は、平均化電流２３２を、コンパレータ２０９の非反転入力（＋）および負荷線２１５に供給することができる。コンパレータ２０９は、電流を比較するように構成された電流コンパレータであり得る。また、コンパレータ２０９は、コンパレータ２０９の反転入力（－）において自動相加算閾値２１１（例えば、直流電流の形態）を受信することができる。自動相加算閾値２１１は、コントローラ１０６のレジスタ内に格納された所定のまたは事前にプログラムされた閾値電流値であり得る。自動相加算閾値２１１は、負荷１１８による要求の増加を満たすために、相加算をトリガーすることができる、プログラム可能な閾値であり得る。例えば、平均化電流２３２が自動相加算閾値２１１を下回ることに応答して、コンパレータ２０９は、低電圧またはゼロ電圧を出力することができ、パワーコンバータ１０２内のアクティブ相の数は同じままであり、追加相はアクティブ化されない。平均化電流２３２が自動相加算閾値２１１と等しいかそれを上回ることに応答して、コンパレータ２０９は、高電圧を出力することができ、コントローラ１０６は、パワーコンバータ１０２内の追加相をアクティブ化することができる。

【0023】

出力電圧ＤＡＣ２１３は、ターゲット電圧のデジタル表現であるデジタル信号を受信し、このデジタル表現を、ターゲット電圧を符号化するアナログ信号２３５に変換するように構成され得る。ターゲット電圧は、ゼロ負荷動作のために事前にプログラムされたまたは所定の電圧値であり得る。デジタル信号は、コントローラ１０６のレジスタに格納された基準電圧の所定の値または事前にプログラムされた値であり得る。負荷線２１５は、パワーコンバータ１０２の負荷線制御を実行するように構成された回路であり得る。負荷線２１５は、出力電圧ＤＡＣ２１３からのアナログ信号２３５、平均化電流２３２、および出力電圧Ｖ_ｏｕｔのフィードバックを受信することができる。負荷線２１５は、異なる電圧値を電流値にマッピングする電圧・電流（Ｖ・Ｉ）関係（例えば、Ｖ・Ｉ曲線）を表すデータを格納するように構成され得る。負荷線２１５は、平均化電流２３２を、格納されたＶ・Ｉ関係に適用して、平均化電流２３２にマッピングされる電圧を決定することができる。平均化電流２３２にマッピングされた電圧は、Ｖ_ｏｕｔと組み合わせて、調整電圧信号２３７を生成することができる。一実施形態において、負荷線２１５は、アナログ信号２３５と平均化電流２３２との差を決定し、その差に負荷線２１５の抵抗（例えば、負荷線抵抗Ｒ_{ｌｏａｄｌｉｎｅ}）を乗じて調整電圧信号２３７を生成するように構成され得る。換言すると、調整電圧信号２３７＝Ｖｄａｃ－Ｉｌｏａｄ＿ａｖｇ＊Ｒ_{ｌｏａｄｌｉｎｅ}である。ここで、Ｖｄａｃはアナログ信号２３５の電圧を表し、Ｉｌｏａｄ＿ａｖｇは平均化電流２３２を表す。ターゲット電圧を符号化したアナログ信号２３５は、負荷線２１５を通過して誤差増幅器２１７に供給され得る。負荷線２１５は、調整電圧信号２３７を誤差増幅器２１７に送ることができる。誤差増幅器２１７は、調整電圧信号２３７およびアナログ信号２３５を受信し、調整電圧信号２３７とアナログ信号２３５との差を決定することができる。誤差増幅器２１７は、調整電圧信号２３７とアナログ信号２３５との差に基づいて制御電圧Ｖｃを生成することができる。制御電圧Ｖｃは変調器２１９に供給することができる。変調器２１９は、対応する各相の制御電圧Ｖｃに基づいて、ＰＷＭ信号ＰＷＭ［１］、ＰＷＭ［２］～ＰＷＭ［Ｎ］（以下「ＰＷＭ信号」）を生成することができる。電流感知増幅器２０５、平均化回路２０７、コンパレータ２０９、負荷線制御ブロック２１５、および誤差増幅器２１７は、Ｖ_ｏｕｔを調整するためにコントローラ１０６によって実装可能な電圧制御ループを形成することができる。

【0024】

ＰＷＭクロック生成器２２５は、パワーコンバータ１０２のマスタークロックであり得る。ＰＷＭクロック生成器２２５は、ＰＷＭ信号ＰＷＭ［１］、ＰＷＭ［２］、．．．ＰＷＭ［Ｎ］を同期させるためのクロック信号２２６を生成するように構成され得る。変調器２１９は、クロック信号２２６を受信し、ＰＷＭ信号のパルスとクロック信号２２６とを整合させるなど、クロック信号２２６に従ってＰＷＭ信号を生成することができる。一実施形態において、ＰＷＭクロック生成器２２５は、変調器２１９に含まれ得る。一実施形態において、変調器２１９は、回路１５０が非アクティブ化されたときにクロック信号２２６に従ってＰＷＭ信号を生成し、回路１５０がアクティブ化されたときに別の一連のクロック信号に従ってＰＷＭ信号を生成する。例示的な実施形態において、負荷１１８がシステム１００からより多くの電力を要求する場合、インダクタＬをわたる電流を所望のレベルまで増加させると、負荷１１８による要求を満たすために多数のスイッチングサイクル（例えば、２回以上）を要する場合がある。これらの多数のスイッチングサイクルの間、出力キャパシタＣ（図１参照）が負荷１１８に供給するために消耗し始めるため、出力電圧Ｖ_ｏｕｔは、比較的急速に低下する可能性がある。

【0025】

電圧アンダーシュートを引き起こすレベルまでＶ_ｏｕｔが低下するのを防止するために、回路１５０は（例えば、コントローラ１０６によって）アクティブ化され得る。回路１５０のコンパレータ２２１は、調整電圧信号２３７と負荷線２１５から出力されたアナログ信号２３５とをサイクルごとに監視および比較するように構成され得る。コンパレータ２２１は、調整電圧信号２３７とアナログ信号２３５との間の差が所定の差の閾値を下回る場合に、低い信号（例えば、低電圧信号または０Ｖ）を生成する。コンパレータ２２１は、調整電圧信号２３７とアナログ信号２３５との間の差が所定の差の閾値を上回る場合に、高い信号（例えば、高電圧信号または１Ｖ）を生成する。一実施形態において、アナログ信号２３５によって符号化されたターゲット電圧は、調整電圧信号２３７よりも大きくなり得る。したがって、Ｖ_ｏｕｔが減少すると、調整電圧信号２３７も減少し、アナログ信号２３５と調整電圧信号２３７との差も同様に減少することができる。調整電圧信号２３７が所定のＮショット閾値まで低下したとき、または差が所定の差の閾値よりも大きい場合、コンパレータ２２１は、高電圧を生成することができる。閾値の差は、最適化された値に事前にプログラムされるか調整可能であり得る。これにより、電圧信号２３７が閾値の差を下回るが閾値の差に近い場合、コンパレータ２２１は、Ｖ_ｏｕｔが調節ターゲットを下回ることを防止することができる。また、電圧信号２３７が閾値の差を上回るが閾値の差に近い場合、閾値の差は、Ｖ_ｏｕｔの過剰補正を防止することができる。一実施例において、閾値の差を、調整ターゲット電圧（例えば、調整電圧信号２３７）より２０ｍＶまたは４０ｍＶ低くすることができる。コンパレータ２２１が低い信号を生成し、低い信号をパルス生成回路２２３に出力する場合、パルス生成回路２２３は非アクティブ化され得る。コンパレータ２２１が高い信号を生成し、高い信号をパルス生成回路２２３に出力する場合、パルス生成回路２２３はアクティブ化され得る。

【0026】

パルス生成回路２２３がアクティブ化されると、パルス生成回路２２３は、少なくとも１つのクロックパルス２４０を生成するように構成され得る。クロックパルス２４０は、ＰＷＭクロック生成器２２５に送られ得る。ＰＷＭクロック生成器２２５は、クロックパルス２４０をクロック信号２２６に加算または挿入してＰＷＭクロック信号２４２を生成するように構成され得る。ＰＷＭクロック信号２４２は、変調器２１９に供給され得る。変調器２１９は、ＰＷＭクロック信号２４２に基づいて、ＰＷＭ信号ＰＷＭ［１］、ＰＷＭ［２］、．．．ＰＷＭ［Ｎ］を生成することができる。ＰＷＭクロック信号２４２は、クロック信号２２６よりも高い周波数を有することができる。したがって、クロックパルス２４０をクロック信号２２６に加算することで、より高速なクロック（例えば、ＰＷＭクロック信号２４２）を生成することができ、相を比較的速い速度で加算して過度応答を改善し、電圧アンダーシュートが発生する前にＶ_ｏｕｔを所望のレベルで調節することができる。

【0027】

一実施形態において、パルス生成回路２２３は、プログラム可能なカウンタを含むことができる。カウンタは、所定の数のクロックパルスをプログラム可能である。パルス生成回路２２３内のカウンタは、パルス生成回路２２３が生成したクロックパルス２４０の数をカウントするように構成され得る。クロックパルス２４０の数が所定の数に達すると、パルス生成回路２２３は、クロックパルス２４０の生成を停止することができる。パルス生成回路２２３がＰＷＭクロック生成器２２５へのクロックパルス２４０の供給を停止した場合、ＰＷＭクロック生成器２２５は、クロック信号２２６を生成し続けることができ、変調器２１９は、クロック信号２２６に基づいてＰＷＭ信号を生成することができる。システム１００で利用可能な相の数に応じて、生成されるパルスの量を事前にプログラムすることができる。例示的な一実施形態において、追加されるクロックパルス２４０の数は、１～４の範囲であり得る。しかしながら、より低速なシステム（例えば、より高いインダクタ値およびより大きな出力キャパシタ）では、より多くのクロックパルス２４０の数が所望される場合がある。別の実施形態において、パワーコンバータ１０２ですべての相が追加される（例えば、すべてのＮ個の相がアクティブである）と、パルス生成回路２２３は、クロックパルス２４０の生成を停止することができる。例えば、コントローラ１０６は、すべてのＮ個の電流感知増幅器２０５が感知電流を受信した場合に、すべてのＮ個の相がアクティブであると判定することができる。コントローラ１０６は、すべてのＮ個の相がアクティブであること示す信号をパルス生成回路２２３に送信して、パルス生成回路２２３を無効にまたは非アクティブ化し、パルス２４０の生成を停止することができる。

【0028】

また、ＰＷＭクロック生成器２２５は、コンパレータ２０９の出力に基づいて、クロック信号２２６に対するクロックパルス２４０の組み合わせをオンまたはオフするようにトリガーされ得る。例えば、コンパレータ２０９が低い信号を出力する場合、パルス生成回路２２３がクロックパルス２４０を出力しているか否かにかかわらず、クロックパルス２４０とクロック信号２２６との組み合せは、ＰＷＭクロック生成器２２５において非アクティブ化され得る。コンパレータ２０９が高い信号を出力する場合、クロックパルス２４０とクロック信号２２６との組み合わせは、ＰＷＭクロック生成器２２５においてアクティブ化され得る。コンパレータ２０９からの出力がクロックパルス２４０とクロック信号２２６との組み合わせをアクティブ化し、パルス生成回路２２３がクロックパルス２４０を出力しない場合、ＰＷＭクロック生成器２２５は、クロック信号２２６にゼロを加算し、クロック信号２２６をＰＷＭクロック信号２４２として出力することができる。回路１０５は、アクティブ相と非アクティブ相の数を決定し、負荷１１８がより多くの電力を要求するときに、どの非アクティブ相をオンにするかを決定するように構成され得る。例えば、コントローラ１０６は、感知電流を受信している電流感知増幅器２０５の数を決定して、アクティブ相および非アクティブ相の数を決定することができる。

【0029】

図３は、別の実施形態における、パワーコンバータでの相加算の実装例から得られた一連の波形を示す図である。図３の説明は、図１および図２に示す構成要素を参照してもよい。図３には、負荷１１８によって引き出される負荷電流３０６の波形、相ＰＨ［０］、ＰＨ［１］およびＰＨ［２］などのパワーコンバータ１０２内の１つまたは複数の相のインダクタ電流３１４の波形、平均化回路２０７によって生成される平均化電流２３２の波形、および出力電圧３１０（例えば、Ｖ_ｏｕｔ）の波形が示されている。時間ｔ１では、負荷１１８がより多くの電力を要求するため、負荷電流３０６は、時間ｔ１でステップアップする。平均化電流２３２は、負荷電流３０６と同じ電流まで増加するために多数のスイッチングサイクルを要する場合がある。また、出力キャパシタＣが電力を負荷１１８に供給するために電圧を消耗しているため、出力電圧３１０は、時間ｔ１で減少し始める可能性がある。時間ｔ１では、パワーコンバータ１０２は、１つの相ＰＨ［０］がアクティブ化されている。コンパレータ２２１は、低い信号を生成することができ、パルス生成回路２２３を非アクティブ状態に保つ。時間ｔ２で出力電圧３１０がＮショット閾値３２２に達すると、コンパレータ２２１は、高い信号を生成してパルス生成回路２２３をアクティブ化し、クロック信号２２６と組み合わせてＰＷＭクロック信号２４２を生成することができるクロックパルス２４０を生成することができる。ＰＷＭクロック信号２４２に基づいて変調器２１９によって生成されたＰＷＭ信号は、時間ｔ３で相ＰＨ［１］をアクティブ化し、時間ｔ３の直後に別の相ＰＨ［２］をアクティブ化することができる。相ＰＨ［１］およびＰＨ［２］の加算により、出力電圧３１０が減少し続ける前に、ピーク３２４で示されるように出力電圧３１０が増加する可能性がある。時間ｔ３で相を加算してピーク３２４で示されるように出力電圧３１０を増加させた結果、出力電圧３１０は、電圧アンダーシュート領域３２３に低下することなく、平均化電流２３２が負荷電流３０６と同じレベルに達するまで減少し続けることができる。一実施形態において、回路１５０が非アクティブ化され、変調器２１９がクロック信号２２６に従ってＰＷＭ信号を生成する場合、相の加算を開始する時間が時間ｔ３よりも遅くなる可能性があり、出力電圧３１０のピーク３２４は発生せず、出力電圧３１０は電圧アンダーシュート領域３２３に低下する。

【0030】

図４は、一実施形態における、図１に示すシステムの異なる実装例から得られたクロック信号を示す図である。図４の説明は、図１～図３に示す構成要素を参照することができる。波形図４０１は、回路１５０が無効である場合の図１の実装例を示す。波形図４０２は、回路１５０が有効である場合の図１の実装例を示す。例示的な実施形態において、パワーコンバータ１０２は、少なくとも３つの相を含むことができる。システム１００がより高い負荷電流を必要とするとき、相２および相３、すなわちＰＨ［２］およびＰＨ［３］が、すでにアクティブな相１、すなわちＰＨ［１］に加えて加算され、負荷１１８により多くの電力を供給するのを助ける。波形図４０１では、相ＰＨ［ｋ－１］の立ち下がりエッジの後の時間Ｔ１で、新しい相ＰＨ［ｋ］を加算することができる。例えば、相ＰＨ［２］の立ち上がりエッジは、相ＰＨ［１］の立ち下がりエッジの後の時間Ｔ１で開始する。別の相ＰＨ［ｋ＋１］は、相ＰＨ［ｋ］の立ち下がりエッジからさらに時間Ｔ１が経過した後に追加される。波形図４０２に示す例示的な実施形態において、システム１００の回路１５０は、回路１５０が無効な場合よりも速い速度で相加算を実現できるように有効にされている。波形図４０２では、相ＰＨ［２］は、相ＰＨ［１］の立ち下がりエッジ後の時間Ｔ２で加算され、相ＰＨ［３］は、相ＰＨ［２］の立ち下がりエッジ後の別の時間Ｔ２が経過した後に加算される。図４に示すように、回路１５０が有効になると、時間Ｔ２が時間Ｔ１よりも短いため、より速い時間で相を加算することができる。回路１５０のアクティブ化に応答したクロックパルス２４０とクロック信号２２６との組み合わせ（例えば、ＰＷＭクロック信号２４２の生成）に起因して、時間Ｔ２は時間Ｔ１よりも小さくなり得る。

【0031】

図５は、様々な実施例による、多相パワーコンバータのための高速クロックおよび相加算システムを動作させる方法を示すフロー図である。図５の説明は、図１～４に示す構成要素を参照してもよい。プロセス５００は、１つまたは複数のブロック５０１、５０３、５０５、および５０７によって示される１つまたは複数の操作、動作、または機能を含むことができる。個別のブロックとして図に示されているが、所望の用途に応じて、様々なブロックを追加のブロックに分割したり、より少ない数のブロックに組み合わせたり、省略したり、異なる順序で実行されたり、並行して実行されたりすることができる。

【0032】

プロセス５００は、電圧レギュレータシステム内のコントローラによって実現され得る。例えば、電圧レギュレータシステム１００のコントローラ１０６は、プロセス５００を実行することができる。プロセス５００は、ブロック５０１で開始することができる。ブロック５０１では、コントローラは、第１のクロック信号を生成することができる。

【0033】

プロセス５００は、ブロック５０１からブロック５０３に続くことができる。ブロック５０３では、コントローラは、電力を負荷に供給するために多相パワーコンバータにおいて第１の数のアクティブ相を動作させるように、第１のクロック信号に従ってＰＷＭ（パルス幅変調）信号を生成することができる。プロセス５００は、ブロック５０３からブロック５０５に続くことができる。ブロック５０５では、コントローラは、電力を供給するために多相パワーコンバータにおける第２の数のアクティブ相を負荷が要求していると判定することができる。第２の数は、第１の数よりも大きい。

【0034】

プロセス５００は、ブロック５０５からブロック５０７に続くことができる。ブロック５０７では、コントローラは、少なくとも１つのパルス信号を生成することができる。プロセス５００は、ブロック５０７からブロック５０９に続くことができる。ブロック５０９では、コントローラは、少なくとも１つのパルス信号と第１のクロック信号とを組み合わせて、第２のクロック信号を生成することができる。第２のクロック信号は、第１のクロック信号よりも高い周波数を有する。

【0035】

プロセス５００は、ブロック５０９からブロック５１１に続くことができる。ブロック５１１では、コントローラは、電力を負荷に供給するために多相パワーコンバータにおいて第２の数のアクティブ相を動作させるように、第２のクロック信号に従ってＰＷＭ信号を生成することができる。一実施形態において、コントローラは、多相パワーコンバータの平均インダクタ電流が所定の閾値よりも大きいと判定することができる。多相パワーコンバータの平均インダクタ電流が所定の閾値よりも大きいと判定したことに応答して、コントローラは、電力を供給するために多相パワーコンバータにおける第２の数のアクティブ相を負荷が要求していると判定することができる。別の実施形態において、第２の数のアクティブ相を負荷が要求していると判定したことに応答して、コントローラは、多相パワーコンバータの出力電圧が所定の閾値まで減少したと判定することができる。出力電圧が所定の閾値まで減少したと判定したことに応答して、コントローラは、少なくとも１つのパルス信号を生成することができる。

【0036】

別の実施形態において、コントローラは、少なくとも１つのパルス信号のなかで生成されたパルスの数をカウントすることができる。さらに、コントローラは、生成されたパルスの数が所定のカウントに達したと判定することができる。生成されたパルスの数が所定のカウントに達したと判定したことに応答して、コントローラは、少なくとも１つのパルス信号の生成を停止することができる。別の実施形態において、コントローラは、少なくとも１つのパルス信号の生成を停止することができる。少なくとも１つのパルス信号の生成を停止することに応答して、コントローラは、電力を負荷に供給するために多相パワーコンバータにおいて第２の数のアクティブ相を動作させるように、第１のクロック信号に従ってＰＷＭ信号を生成する。別の実施形態において、コントローラは、多相パワーコンバータ内のすべての相がアクティブであると判定することができる。多相パワーコンバータ内のすべての相がアクティブであることに応答して、コントローラは、少なくとも１つのパルス信号の生成を停止することができる。

【0037】

図におけるフローチャートおよびブロック図は、本発明の様々な実施形態によるシステム、方法、およびコンピュータプログラム製品の可能な実装のアーキテクチャ、機能性、および動作を示している。これに関して、フローチャートまたはブロック図における各ブロックは、指定された論理機能を実現するための１つまたは複数の実行可能命令を含む命令のモジュール、セグメント、またはその一部を表すことができる。いくつかの代替的な実装例において、ブロックに示された機能は、図に示す順序からはずれて発生してもよい。例えば、連続して示されている２つのブロックは、実際には、実質的に同時に実現されてもよく、関係する機能に応じて、場合によっては逆の順序で実現されてもよい。また、ブロック図および／またはフローチャートの各ブロック、ならびにそれらのブロックの組み合わせは、指定された機能または動作を実行する、または特別な目的のハードウェアおよびコンピュータ命令の組み合わせを実行する、特別な目的のハードウェアベースのシステムよって実現され得ることに留意されたい。

【0038】

本明細書で使用される用語は、特定の実施形態を説明するためにのみ使用されており、本発明を限定することを意図していない。本明細書で使用される単数を表す用語は、特に明示されない限り、その複数を含むことも意図している。また、本明細書で使用される「備える」という用語は、記載されている特徴、整数、ステップ、動作、要素、および／または構成要素の存在を画定するが、１つまたは複数の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらの群の存在または追加を排除しないことに留意されたい。

【0039】

添付の特許請求の範囲に記載のすべての手段またはステップと機能要素の対応する構造、材料、操作、およびそれらの等価物は、具体的に記載されている他の要素と組み合わせて機能を実現するための任意の構造、材料、または操作を包含することを意図している。本発明の開示されている実施形態の説明は、例示および説明のために提供されているが、網羅的であること、あるいは開示された形態に限定されることを意図していない。当業者には、本発明の範囲および精神から逸脱することなく、多くの修正および変形を適用することができることが明らかであろう。上述した実施形態は、本発明の原理および実用化を最適に説明するために、また、検討される特定の用途に適するように種々の修正を伴う様々な実施形態について本発明を当業者が理解できるように、選択および説明されたものである。

【図1】

【図2】

【図3】

【図4】

【図5】

【外国語明細書】