特開 2024-125201 パワーコンバータにおける感知電流スケーリング

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024125201

(43)【公開日】2024-09-13

(54)【発明の名称】パワーコンバータにおける感知電流スケーリング

(51)【国際特許分類】

   H02M 3/155 20060101AFI20240906BHJP

【ＦＩ】

H02M3/155 H

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2024030769

(22)【出願日】2024-02-29

(31)【優先権主張番号】63/488,350

(32)【優先日】2023-03-03

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】518364964

【氏名又は名称】ルネサス エレクトロニクス アメリカ インコーポレイテッド

【氏名又は名称原語表記】ＲＥＮＥＳＡＳ ＥＬＥＣＴＲＯＮＩＣＳ ＡＭＥＲＩＣＡ ＩＮＣ．

【住所又は居所原語表記】１００１ Ｍｕｒｐｈｙ Ｒａｎｃｈ Ｒｏａｄ， Ｍｉｌｐｉｔａｓ， Ｃａｌｉｆｏｒｎｉａ ９５０３５， Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110002066

【氏名又は名称】弁理士法人筒井国際特許事務所

(72)【発明者】

【氏名】ヤショヴァルダン・ラオ・ポトラパリ

(72)【発明者】

【氏名】ジョン・スチュアート・クライン

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AS05

5H730BB13

5H730BB57

5H730DD04

5H730EE13

5H730EE59

5H730FD01

5H730FD51

5H730FD61

5H730FG05

5H730FG12

(57)【要約】

【課題】 パワーコンバータのためのシステムおよび方法を提供する。
【解決手段】
ＤＡＣ（デジタル・アナログコンバータ）は、電力変換システムの最大電流値のデジタル表現を受信するように構成され得る。さらに、ＤＡＣは、最大電流値のデジタル表現をアナログ電流信号に変換するように構成され得る。ＡＤＣ（アナログ・デジタルコンバータ）は、アナログ電流信号に基づいて、最大電流値の関数として電力変換システムの感知電流を表すデジタル信号を生成するように構成され得る。
【選択図】図１Ａ

【特許請求の範囲】

【請求項1】

ＤＡＣ（デジタル・アナログコンバータ）と、ＡＤＣ（アナログ・デジタルコンバータ）と、を備える半導体装置であって、
前記ＤＡＣは、
電力変換システムの最大電流値のデジタル表現を受信し、
前記最大電流値のデジタル表現をアナログ電流信号に変換するように構成され、
前記ＡＤＣは、前記アナログ電流信号に基づいて、前記最大電流値の関数として前記電力変換システムの感知電流を表すデジタル信号を生成するように構成される、
半導体装置。

【請求項2】

電流・電圧コンバータをさらに備え、
前記電流・電圧コンバータは、
前記アナログ電流信号を前記ＡＤＣの基準電圧に変換し、
前記感知電流を電流感知電圧に変換するように構成され、
前記ＡＤＣは、前記電流感知電圧を前記基準電圧で除算して前記デジタル信号を生成するように構成される、
請求項１に記載の半導体装置。

【請求項3】

電流・電圧コンバータと、増幅器と、をさらに備え、
前記電流・電圧コンバータは、
前記アナログ電流信号を電圧信号に変換し、
前記感知電流を電流感知電圧に変換するように構成され、
前記増幅器は、
前記電圧信号および前記電流感知電圧を受信し、
前記電圧信号に基づいて前記電流感知電圧をスケーリングし、
スケーリングされた前記電流感知電圧を入力電圧として前記ＡＤＣに供給するように構成され、
前記ＡＤＣは、スケーリングされた前記電流感知電圧を前記ＡＤＣの内部基準電圧で除算して前記デジタル信号を生成するように構成される、
請求項１に記載の半導体装置。

【請求項4】

前記ＤＡＣおよび前記増幅器は、可変利得増幅器を実装する、請求項３に記載の半導体装置。

【請求項5】

前記最大電流値は、調整可能である、請求項１に記載の半導体装置。

【請求項6】

前記電力変換システムは、単一相電力変換システムである、請求項１に記載の半導体装置。

【請求項7】

前記電力変換システムは、多相電力変換システムである、請求項１に記載の半導体装置。

【請求項8】

少なくとも１つの電力段と、前記電力段を制御するように構成されたコントローラと、回路と、を備えるシステムであって、
前記回路は、ＤＡＣ（デジタル・アナログコンバータ）と、ＡＤＣ（アナログ・デジタルコンバータ）と、を含み、
前記ＤＡＣは、
前記システムの最大電流値のデジタル表現を受信し、
前記最大電流値のデジタル表現をアナログ電流信号に変換するように構成され、
前記ＡＤＣは、前記アナログ電流信号に基づいて、前記最大電流値の関数として前記電力段の出力に接続されたインダクタの感知電流を表すデジタル信号を生成するように構成され、
前記コントローラは、前記デジタル信号をホストプロセッサに報告するように構成される、
システム。

【請求項9】

前記回路は、電流・電圧コンバータをさらに備え、
前記電流・電圧コンバータは、
前記アナログ電流信号を前記ＡＤＣの基準電圧に変換し、
前記感知電流を電流感知電圧に変換するように構成され、
前記ＡＤＣは、前記電流感知電圧を前記基準電圧で除算して前記デジタル信号を生成するように構成される、
請求項８に記載のシステム。

【請求項10】

前記回路は、電流・電圧コンバータと、増幅器と、をさらに備え、
前記電流・電圧コンバータは、
前記アナログ電流信号を電圧信号に変換し、
前記感知電流を電流感知電圧に変換するように構成され、
前記増幅器は、
前記電圧信号および前記電流感知電圧を受信し、
前記電圧信号に基づいて前記電流感知電圧をスケーリングし、
スケーリングされた前記電流感知電圧を入力電圧として前記ＡＤＣに供給するように構成され、
前記ＡＤＣは、スケーリングされた前記電流感知電圧を前記ＡＤＣの内部基準電圧で除算して前記デジタル信号を生成するように構成される、
請求項８に記載のシステム。

【請求項11】

前記ＤＡＣおよび前記増幅器は、可変利得増幅器を実装する、請求項１０に記載のシステム。

【請求項12】

前記最大電流値は、調整可能である、請求項８に記載のシステム。

【請求項13】

前記少なくとも１つの電力段は、１つの電力段を含む、請求項８に記載のシステム。

【請求項14】

前記少なくとも１つの電力段は、２つ以上の電力段を含む、請求項８に記載のシステム。

【請求項15】

電力変換システムの最大電流値のデジタル表現を受信するステップと、
前記最大電流値のデジタル表現をアナログ電流信号に変換するステップと、
前記アナログ電流信号に基づいて、前記最大電流値の関数として前記電力変換システムの感知電流を表すデジタル信号を生成するステップと、
を含む、方法。

【請求項16】

前記アナログ電流信号をＡＤＣ（アナログ・デジタルコンバータ）の基準電圧に変換するステップと、
前記感知電流を電流感知電圧に変換するステップと、
前記電流感知電圧を前記基準電圧で除算して前記デジタル信号を生成するように、前記ＡＤＣを動作させるステップと、
をさらに含む、請求項１５に記載の方法。

【請求項17】

前記アナログ電流信号を電圧信号に変換するステップと、
前記感知電流を電流感知電圧に変換するステップと、
前記電圧信号および前記電流感知電圧を受信するステップと、
前記電圧信号に基づいて前記電流感知電圧をスケーリングするステップと、
スケーリングされた前記電流感知電圧を入力電圧としてＡＤＣに供給するステップと、
スケーリングされた前記電流感知電圧を前記ＡＤＣの内部基準電圧で除算して前記デジタル信号を生成するように、ＡＤＣ動作を実行するステップと、
をさらに含む、請求項１５に記載の方法。

【請求項18】

前記電流感知電圧をスケーリングするステップは、可変利得増幅器を実装するように、増幅器と組み合わせてＤＡＣ（デジタル・アナログコンバータ）を動作させるステップを含む、請求項１７に記載の方法。

【請求項19】

前記最大電流値は、調整可能である、請求項１５に記載の方法。

【請求項20】

前記デジタル信号は、ＤＡＣコードである、請求項１５に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

［関連出願の相互参照］
本出願は、２０２３年３月３日に出願された「ＳＣＡＬＩＮＧ ＳＥＮＳＥＤ ＣＵＲＲＥＮＴ ＡＳ Ａ ＦＲＡＣＴＩＯＮ ＯＦ ＳＹＳＴＥＭ ＭＡＸＩＭＵＭ ＷＩＴＨＯＵＴ ＤＩＧＩＴＡＬ ＤＩＶＩＳＩＯＮ」と題する米国特許出願第６３／４８８，３５０号の優先権を主張する。その全文は、参照により本出願に組み込まれる。

【0002】

本明細書に明示されない限り、本項に記載される資料は、本願の特許請求の範囲に対する先行技術ではなく、本項の記載によって先行技術であることを認めるものではない。本開示は、一般に、パワーコンバータにおける監視電流を報告するシステムおよび方法に関する。

【背景技術】

【0003】

バックコンバータやブーストコンバータなどのパワーコンバータや電圧コンバータは、入力電圧を、電圧レベルが異なる出力電圧に変換するために使用され得る。バックコンバータや降圧コンバータは、入力電圧をより低い電圧に変換することができる。ブーストコンバータや昇圧コンバータは、入力電圧をより高い電圧に変換することができる。バック／ブーストコンバータは、入力電圧を昇圧または降圧することができる。電圧コンバータは、ＰＷＭ（パルス幅変調）制御信号によってオンおよびオフされる複数のスイッチを含むことができる。ＰＷＭ制御信号のデューティサイクルは、電圧コンバータの出力電圧を決定することができる。電圧コンバータが負荷に接続されると、負荷は特定量の電流を引き込むことで特定量の電力を要求することができ、電圧コンバータは電圧変換を実行して負荷が要求する電力を供給できる出力電圧を生成することができる。負荷によって引き出される電流は、感知されてパワーコンバータのコントローラにフィードバックされ得る。また、コントローラはその感知電流をプロセッサに報告し、ホストプロセッサは負荷の性能を最適化するなど様々なアプリケーションを実行することができる。

【発明の概要】

【0004】

一実施形態において、一般に、電力変換システム内の半導体装置が提供される。半導体装置は、ＤＡＣ（デジタル・アナログコンバータ）と、ＡＤＣ（アナログ・デジタルコンバータ）と、を含むことができる。ＤＡＣは、電力変換システムの最大電流値のデジタル表現を受信するように構成され得る。さらに、ＤＡＣは、最大電流値のデジタル表現をアナログ電流信号に変換するように構成され得る。ＡＤＣは、アナログ電流信号に基づいて、最大電流値の関数として電力変換システムの感知電流を表すデジタル信号を生成するように構成され得る。

【0005】

一実施形態において、一般に、電力変換システムであるシステムが提供される。該システムは、少なくとも１つの電力段と、電力段を制御するように構成されたコントローラと、回路と、を含むことができる。回路は、システムの最大電流値のデジタル表現を受信するように構成されたＤＡＣ（デジタル・アナログコンバータ）を含むことができる。さらに、ＤＡＣは、最大電流値のデジタル表現をアナログ電流信号に変換するように構成され得る。さらに、回路は、アナログ電流信号に基づいて、最大電流値の関数として電力段の出力に接続されたインダクタの感知電流を表すデジタル信号を生成するように構成されたＡＤＣ（アナログ・デジタルコンバータ）を含むことができる。さらに、コントローラは、デジタル信号をホストプロセッサに報告するように構成され得る。

【0006】

一実施形態において、一般に、電力変換システムを動作させるための方法が提供される。該方法は、電力変換システムの最大電流値のデジタル表現を受信するステップを含むことができる。さらに、該方法は、最大電流値のデジタル表現をアナログ電流信号に変換するステップを含むことができる。さらに、該方法は、アナログ電流信号に基づいて、最大電流値の関数として電力変換システムの感知電流を表すデジタル信号を生成するステップを含むことができる。

【図面の簡単な説明】

【0007】

上記の要約は例示であり、いかなる意味においても限定することを意図していない。上述した態様、実施形態、および特徴に加えて、さらなる態様、実施形態、および特徴が、添付の図を参照して、且つ以下の詳細な説明から明らかになるであろう。図において、同様の参照符号は、同一または機能的に同様の要素を示す。

【図1A】一実施形態においてパワーコンバータにおける感知電流スケーリングを実装することができるシステムの実施例を示す図である。

【図1B】一実施形態においてパワーコンバータにおける感知電流スケーリングを実装することができるシステムの別の実施例を示す図である。

【図2】一実施形態においてパワーコンバータにおける感知電流スケーリングに従った例示的な回路を示す図である。

【図3】一実施形態においてパワーコンバータにおける感知電流スケーリングに従った別の例示的な回路を示す図である。

【図4】一実施形態においてパワーコンバータにおける感知電流スケーリングを実装するプロセスを示すフロー図である。

【発明を実施するための形態】

【0008】

以下の説明では、本願の様々な実施形態の理解を促すために、特定の構造、構成要素、材料、寸法、処理ステップ、および技術などを含む多数の具体的な詳細が記載されている。しかしながら、当業者であれば、本願の様々な実施形態が、これらの具体的な詳細なしに実装され得ることを理解するであろう。場合によっては、本願を不明瞭にしないために、既知の構造または処理ステップの詳細に関する説明を省略する。

【0009】

パワーコンバータは、電力を負荷に供給するための出力電圧を生成するためにスイッチング可能な、ＦＥＴ（電界効果トランジスタ）などのパワーデバイスを含むことができる。パワーコンバータのコントローラは、ＰＷＭ（パルス幅変調）信号を生成するように構成された変調器を含むことができる。また、パワーコンバータは、ＰＷＭ信号を受信し、ＰＷＭ信号を使用して電圧信号を生成することができるドライバ回路を含むことができる。ドライバ回路は、電圧信号をパワーデバイスのゲート端子に印加してパワーデバイスを駆動して、パワーデバイスをオンやオフにすることができる。一態様において、パワーコンバータに供給される入力電圧は、負荷が要求する電力の電圧よりも高い電圧をもつことができる。バックコンバータであり得るパワーコンバータは、入力電圧を降圧して、負荷が要求する電圧レベルを有する出力電圧を生成することができる。

【0010】

一態様において、パワーコンバータは、レベルが異なる電力を要求する異なる負荷に接続され得る。重負荷は、比較的大きな電力または大きな負荷電流を要求することができ、軽負荷は、比較的小さな電力または小さな負荷電流を要求することができる。パワーコンバータは、重負荷および軽負荷に対応するために、異なる電力レベルまたは異なる負荷電流を供給するように設計および構成され得る。パワーデバイスのスイッチングを制御して、パワーコンバータが異なる電力量を異なる負荷に供給することができる。一態様において、パワーコンバータが軽負荷のために設計および構成されている場合、パワーコンバータは、重負荷を供給できない場合がある。パワーコンバータが重負荷のために設計および構成されている場合、軽負荷のために低電圧を生成する特定の方法でパワーデバイスを制御することができるので、パワーコンバータは、重負荷および軽負荷の両方を供給することができる。

【0011】

例えば、パワーコンバータは、複数の相を含むことができる。ここで、相とは、電力段（例えば、インダクタに接続されたパワーＦＥＴ）である。複数の電力段は、異なる電力レベル、および重負荷のための高電力を比較的効率よく供給するように並列に接続され得る。パワーコンバータのコントローラは、電力変換を可能な限り効率よくするために、負荷に基づいてアクティブ相の数を管理することができる。例えば、コントローラは、電力を重負荷に供給するためにより多くの相をアクティブ化することができ、電力を軽負荷に供給するためにより少ない数の相、または１つの相だけをアクティブ化することができる。一態様において、重負荷および軽負荷の両方を供給することができるパワーコンバータは、より大きい電力容量とより高い電圧をもつなど、より大きい電力能力をもつパワーデバイスまたはパワーＦＥＴを含むことができる。したがって、軽負荷に電力を供給する場合、そのような電力コンバータの効率は最適でない可能性がある。これは、より大きい電力能力をもつパワーデバイスは、電力供給およびスイッチングに比較的多くの静止電流を必要とする可能性があるからである。

【0012】

後述するように、電力変換システムは、ＰＭＩＣ（パワーマネジメント集積回路）に集積された電力段と、ＰＭＩＣの外部にある外部電力段と、を含むことができる。コントローラは、ＰＭＩＣ内の電力段をスイッチングして電力を軽負荷に供給することで、電力変換システムを低電力モードで動作させることができる。また、コントローラは、外部電力段をスイッチングして電力を重負荷に供給することで、電力変換システムを高電力モードで動作させることができる。また、コントローラは、低電力モードの開始と終了が電力変換システムの動作を妨げないようにシームレスに高電力モードと低電力モードとの間をスイッチングし、高電力モードと低電力モードとの間を除去し、ＰＭＩＣ内の電力段を過剰な電力消費または破壊から保護することができる。一部の実施例において、低電力モードのためにＰＭＩＣに集積された電力段は、ベビーフェーズとも呼ばれる場合がある。

【0013】

図１Ａは、一実施形態においてパワーコンバータにおける感知電流スケーリングを実装することができるシステムの実施例を示す。非限定的な例によれば、図１Ａに示すシステム１００は、パワーコンバータシステムであり得る。本明細書において、ブロック、モジュール、回路、およびシステムなどの用語は、様々なハードウェア、ファームウェア、およびソフトウェア要素、またはそれらの組み合わせを意味する場合がある。

【0014】

システム１００は、ホストコンピュータ１０４と、コントローラ１２４と、複数の格納先または記憶場所１２０（例えば、アドレス）と、ドライバ回路（またはドライバ）１３０と、電力段１３２と、圧感知回路１４２、電流感知回路１４６、および温度センサ１４８などの他の構成要素と、を少なくとも含むことができる。記憶場所１２０は、例えば、命令や構成データを格納し、ホストコンピュータ１０４との通信のためのステータスを保持する機器構成レジスタ、制御レジスタ、およびステータスレジスタを含むことができる。コントローラ１２４は、例えば、様々なアナログおよびデジタル回路要素などのハードウェアを含むマイクロコントローラを実装する１つまたは複数の半導体装置を含むことができる。コントローラ１２４は、例えば、プロセッサ、ＣＰＵ（中央処理装置）、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）、または電力段１３２の様々な側面を制御および動作するように構成された任意の他の回路を含むことができる。コントローラ１２４は、システム１００の様々な側面を制御するように構成され得る。ホストコンピュータ１０４は、コントローラ１２４に制御を提供し、コントローラ１２４からステータスを受信するように構成され得る。図１Ａに示す実施形態において、電力段１３２およびコントローラ１２４は、異なる半導体チップ上に位置することができる。

【0015】

図１Ｂは、一実施形態においてパワーコンバータにおける感知電流スケーリングを実装することができるシステムの別の実施例を示す。図１Ｂに示すシステム１８０は、非限定的な例によれば、パワーコンバータシステムであり得る。本明細書において、ブロック、モジュール、回路、およびシステムなどの用語は、様々なハードウェア、ファームウェア、およびソフトウェア要素、またはそれらの組み合わせを意味する場合がある。システム１８０は、ホストコンピュータ１０４と、ＰＭＩＣ（パワーマネジメント集積回路）１０２と、を少なくとも含むことができる。ＰＭＩＣ１０２は、コントローラ１２４と、記憶場所１２０（例えば、アドレス）と、ドライバ１３０と、電力段１３２と、電圧感知回路１４２、電流感知回路１４６、および温度センサ１４８などの他の構成要素と、を少なくとも含むことができる。図１Ｂに示す実施形態において、電力段１３２およびコントローラ１２４は、ＰＭＩＣ１０２など、同じ半導体チップに集積されることができる。

【0016】

図１Ａおよび図１Ｂに示すコントローラ１２４は、記憶場所１２０内に埋め込まれるか、または記憶場所１２０によってアクセス可能であるか、あるいはホストコンピュータ１０４から少なくとも部分的にダウンロード可能なファームウェア、ソフトウェア、および構成データを含む場合がある命令を実行するように構成され得る。さらに、コントローラ１２４は、電力段１３２内のスイッチをオンまたはオフするための制御信号１２６（例えば、ＰＷＭ信号）を生成し、その制御信号１２６をドライバ回路１３０に送信するように構成され得る。ドライバ回路１３０は、制御信号を受信し、制御信号を、電力段１３２内のスイッチを駆動するためのゲート電圧であり得る駆動信号に変換することができる。さらに、コントローラ１２４は、システム１００の動作に関連する様々なパラメータを監視し、監視されたパラメータに基づいて、負荷１５６などの１つまたは複数の負荷に異なる電力レベルを供給するために、システム１００を高電力モードで動作させるか低電力モードで動作させるかを決定するように構成され得る。

【0017】

電力段１３２は、少なくとも１対のスイッチＱ１、Ｑ２を含むことができる。スイッチＱ１、Ｑ２は、例えば、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）であり得る。スイッチＱ１は、入力電圧Ｖｉｎ１とスイッチノードＳＷとの間に直列に配置されたＮ型（例えば、Ｎ型チャネル）ＭＯＳＦＥＴであり得る。一実施形態において、入力電圧Ｖｉｎ１は、バッテリパックまたは電源から供給される直流（ＤＣ）電圧であり得る。スイッチＱ２は、スイッチノードＳＷと接地との間に直列に配置されたＰ型（例えば、Ｐ型チャネル）ＭＯＳＦＥＴであり得る。ドライバ回路１３０は、制御信号１２６を使用して駆動信号１３４を生成し、駆動信号１３４を使用してスイッチＱ１を駆動し、駆動信号１３６を生成し、駆動信号１３６を使用してスイッチＱ２を駆動することができる。ドライバ回路１３０は、コントローラ１２４から供給されたＰＷＭ制御信号に従って、駆動信号１３４、１３６をスイッチＱ１、Ｑ２のゲート端子に交互に印加することができる。駆動信号１３４、１３６を使用してスイッチＱ１、Ｑ２を駆動した結果、出力電圧Ｖｏｕｔ＿ＰＨをスイッチノードＳＷから出力することができる。インダクタンスＬ１をもつインダクタ１４０は、スイッチノードＳＷとシステム１００の出力１４４との間に接続され得る。出力１４４からの出力電圧Ｖｏｕｔは、電力を負荷１５６に供給することができる。負荷１５６は、例えば、ＣＰＵ（中央処理装置）、ＭＰＵ（マルチプロセッサユニット）、コンピュータ、または動作するのに電力を必要とする他の電子要素であり得る。

【0018】

温度センサ１４８は、ＰＭＩＣ１０２の周囲温度を感知するように構成され得る。ＰＭＩＣ１０２の周囲温度が、所定の温度閾値を上回る（例えば、ダイ温度が８５℃、１８５°Ｆを上回る）など比較的高い場合、温度センサ１４８は、（例えば、アナログまたはデジタル信号として）フラグをコントローラ１２４に出力することができる。フラグの受信に応答して、コントローラ１２４は、ＰＭＩＣ１０２が過剰な熱にさらされている可能性があると判定し、ＰＭＩＣ１０２および／またはシステム１００の他の構成要素を損傷しないように、ＰＭＩＣ１０２を一時停止または無効にすることができる。他の温度閾値が課されてもよく、閾値は、システム１００の様々な動作条件および環境条件に基づいて調整されてもよい。

【0019】

電圧感知回路１４２は、出力１４４から出力電圧Ｖｏｕｔのフィードバックを受信するように構成され得る。電圧感知回路１４２は、フィードバックＶｏｕｔをコントローラ１２４に供給することができ、Ｖｏｕｔが少なくとも１つの所定の電圧閾値よりも大きいか、小さいか、または等しいかを示すフラグ（例えば、アナログまたはデジタル信号として）をコントローラ１２４に出力することができる。コントローラ１２４は、電圧感知回路１４２からのフラグを使用して、システム１００の様々な側面を動作させることができる。

【0020】

電流感知回路１４６は、システム１００またはシステム１８０の出力１４４に接続されたインダクタ１４０など、システム１００内のインダクタにわたるインダクタ電流ＩＬのフィードバックを受信するように構成される。電流感知回路１４６は、感知したインダクタ電流が少なくとも１つの所定のインダクタ電流閾値よりも大きいか、小さいか、または等しいかを示すフラグ（例えば、アナログまたはデジタル信号）をコントローラ１２４に出力することができる。コントローラ１２４は、電流感知回路１４６からのフラグを使用して、システム１００の様々な側面を動作させることができる。一実施形態において、電流感知回路１４６は、誘導ピックアップセンサ接続のような非損失接続を使用してシステム１００内のインダクタに接続され得る。

【0021】

ホストコンピュータ１０４は、ＲＯＭ（読み出し専用メモリ）、ＲＡＭ（ランダムアクセスメモリ）、ＰＬＤ（プログラマブルロジックデバイス）、フラッシュドライブ、メモリカード／メモリスティック、およびソリッドステート記憶デバイスなどの非一時的なコンピュータ可読媒体１１４に格納されたコンピュータ命令１１２（例えば、コンピュータ実装コード）を読み出しおよび実行するように構成されたプロセッサ１１０を有するマイクロコントローラまたはマイクロコンピュータを含むことができる。これらは、コンピュータ命令１１２の改訂および／または更新を容易にするために、再書き込み可能、取り外し可能、または交換可能であり得る。ホストコンピュータ１０４は、双方向バス１１６を介してコントローラ１２４と通信することができる。

【0022】

また、一態様において、電流感知回路１４６は、感知したインダクタ電流ＩＬをコントローラ１２４に供給することができる。コントローラ１２４は、双方向バス１１６を介して、感知したインダクタ電流ＩＬをホストプロセッサ１０４に報告するように構成され得る。電流感知回路１４６からの感知したインダクタ電流ＩＬは、交流（ＡＣ）信号などのアナログ信号であり得る。コントローラ１２４は、感知したインダクタ電流ＩＬをデジタル信号１５２に変換し、デジタル信号１５２をデジタル信号（例えば、直流（ＤＣ）信号）としてホストプロセッサ１０４に報告するように構成され得る。なお、ホストプロセッサ１０４がデジタルコンピューティングデバイスであるため、アナログ電流信号の代わりに、電流のデジタル表現を符号化するデジタル信号、またはアンペア単位の負荷である数値（またはデジタル値）（例えば、Ｉｍａｘ＝２５５アンペアである場合、８ビットＡＤＣでは、ＡＤＣの出力はアンペア単位の負荷を表す数値となる）が、コントローラ１２４からホストプロセッサ１０４に提供されていることに留意されたい。感知したインダクタ電流ＩＬを符号化するデジタル信号１５２は、システムが選択した最大電流値の関数であり得る。最大電流値は、システム（例えば、システム１００またはシステム１８０）に対して固定されるパラメータであり得、この最大電流値は、プログラム可能であり得る。

【0023】

最大電流値の関数であるデジタル信号を生成するために、従来の電力変換システムのコントローラは、感知したインダクタ電流ＩＬを最大電流値Ｉｍａｘで除算するデジタル論理除算を実行することができる。デジタル論理除算から得られるデジタル信号は、１６進数で表すことができる（例えば、最大負荷は１６進数でＦＦとして報告できる）。しかしながら、デジタル論理除算は、比較的大きなシリコン面積を使用し、比較的遅く、消費電力を増加させる可能性がある。後述するように、システム１００および／またはシステム１８０は、回路１５０を含むことができる。図１Ａに示す実施形態において、回路１５０は、コントローラ１２４とホストプロセッサ１０４との間に接続され得る。図１Ｂに示す実施形態において、回路１５０は、ＰＭＩＣ１０２に集積され得、コントローラ１２４とホストプロセッサ１０４との間に接続され得る。１つまたは複数の実施形態において、回路１５０は、コントローラ１２４の一部であり得る。回路１５０は、ＡＤＣ（アナログ・デジタルコンバータ）を使用して、デジタル論理除算を実行することなく、感知したインダクタ電流ＩＬをデジタル信号１５２に変換するように構成され得る。回路１５０は、感知したインダクタ電流ＩＬまたは最大電流値Ｉｍａｘのいずれかをスケーリングすることで、変換を実行することができる。回路１５０の出力は、デジタル信号１５２であり得る。回路１５０を使用して、感知したインダクタ電流ＩＬをデジタル信号１５２に変換することで、コントローラ１２４は、デジタル論理除算を実行する必要がない。デジタル論理除算を実行することなく、デジタル論理除算に必要な構成要素を省略することができるため、シリコン面積を節約することができる。また、回路１５０のＡＤＣを使用した直接変換により、感知したインダクタ電流ＩＬからデジタル信号１５２への変換を比較的高速に行うことができ、従来のシステムと比較して消費電力が比較的少ない。

【0024】

図２は、一実施形態においてパワーコンバータにおける感知電流スケーリングに従った例示的な回路を示す図である。図２の説明は、図１に示す構成要素を参照することができる。図２に示す実施形態において、回路１５０は、ＡＤＣ２０２と、ＤＡＣ（デジタル・アナログコンバータ）２０４と、を含むことができる。ＡＤＣ２０２は、アナログ信号をデジタル信号に変換するように構成され得る。図２に示す例示的な実施形態において、ＡＤＣ２０２は、ＡＤＣ２０２に供給される入力信号が、変化する電流レベルを有する電流信号であり得る電流入力ＡＤＣであり得る。ＡＤＣ２０２は、アナログ・デジタル変換を実行する前に、入力電流信号を等価電圧信号に変換するための少なくとも１つの電流・電圧コンバータ２０６を含むことができる。電流・電圧コンバータ２０６の各々は、センス抵抗器によって実装され得る。センス抵抗器にわたる電圧は、電流信号の等価電圧であり得る。別の実施形態において、ＡＤＣ２０２は、電圧入力ＡＤＣであり得、電流・電圧コンバータ２０６は、ＡＤＣ２０２の外側で、ＤＡＣ２０４の出力とＡＤＣ２０２の入力との間に接続されて、ＡＤＣがアナログ・デジタル変換を実行する前に電流信号を電圧信号に変換することができる。ＤＡＣ２０４は、デジタル値を表すデジタル信号を、デジタル値を符号化するアナログ信号に変換するように構成され得る。ＤＡＣ２０４に入力されるデジタル信号は、バイナリコードまたは別のデジタル表現の形態であり得る。ＤＡＣ２０４は、ＤＡＣ２０４の出力が、変化する電流レベルを有するアナログ電流信号である電流出力ＤＡＣであり得る。

【0025】

図２に示す実施形態において、回路１５０内のＤＡＣ２０４は、システム１００またはシステム１８０の最大電流値のデジタル表現であるデジタル信号Ｉｍａｘを受信することができる。一実施形態において、デジタル信号Ｉｍａｘは、双方向バス１１６を介してホストプロセッサ１０４によって回路１５０に供給され得る。ＤＡＣ２０４は、Ｉｍａｘをアナログ信号Ｉｒｅｆに変換することができる。ここで、Ｉｒｅｆは、ＡＤＣ２０２に供給される基準電流であり得る。ＡＤＣ２０２は、電流感知回路１４６および／またはコントローラ１２４から基準電流Ｉｒｅｆおよび感知したインダクタ電流ＩＬを受信することができる。回路１５０がコントローラ１２４の外部にある場合、感知したインダクタ電流ＩＬをコントローラ１２４から受信することができる。回路１５０がコントローラ１２４の一部である場合、感知したインダクタ電流ＩＬを電流感知回路１４６から受信することができる。電流・電圧コンバータ２０６は、Ｉｒｅｆを基準電圧Ｖｒｅｆに変換し、感知したインダクタ電流ＩＬを電流感知電圧Ｖｃｓに変換することができる。基準電圧Ｖｒｅｆおよび電流感知電圧Ｖｃｓは、アナログ電圧信号であり得る。

【0026】

基準電圧Ｖｒｅｆは、ＡＤＣ２０２内の直列に接続された複数の抵抗器２０８（「直列抵抗器２０８」）に供給され得る。直列抵抗器２０８は、基準電圧Ｖｒｅｆを複数の離散電圧に分割することができる。離散電圧の各々は、ＡＤＣ２０２内の複数のコンパレータ２１０のうちの１つのコンパレータに供給され得る。電流感知電圧Ｖｃｓは、各離散電圧と比較されるように、コンパレータ２１０のうちの各コンパレータに供給され得る。コンパレータ２１０の出力は、ＡＤＣ２０２内のデコーダ２１２に供給され得る。コンパレータ２１０は、低電圧（例えば、０Ｖまたは論理ゼロを表す低電圧）または高電圧（例えば、論理１を表す高電圧）のような２進出力を生成することができる。コンパレータ２１０の出力のうち、コンパレータ２１０の１つは、電流感知電圧Ｖｃｓと離散電圧の１つとの一致を示す信号を出力することができる。デコーダ２１２は、コンパレータ２１０の出力を受信し、コンパレータ２１０の出力の組み合わせに対応するデジタル信号１５２であり得る出力を生成することができる。

【0027】

例えば、デコーダ２１２は、２進入力を受けて１０進出力を生成する２進・１０進デコーダであり得る。ここで、デコーダ２１２への入力ビットの異なる組み合わせは、特定の１０進出力に対応することができる。Ｖｒｅｆが１．２８ボルト（Ｖ）である例を使用して、ＡＤＣ２０２が８ビットＡＤＣである場合、直列抵抗器２０８は、１．２８Ｖを０Ｖ～１．２８Ｖの範囲の２５６個の離散電圧に分割することができる。この２５６個の離散電圧は、コンパレータ２１０のうちの２５６個のコンパレータに供給され得る。また、電流感知電圧Ｖｃｓは、２５６個の離散電圧と比較されるように２５６個のコンパレータに供給され得る。電流感知電圧Ｖｃｓが０．３２Ｖである場合、Ｖｃｓ＝０．３２Ｖを比較するコンパレータ２１０のうちの１つのコンパレータは、例えば、２進のものを表す非ゼロ電圧のような高いバイナリ信号を出力することができる。コンパレータ２１０のうちの残りのコンパレータは、０Ｖのような低いバイナリ信号を出力することができる。一実施形態において、インバータは、コンパレータ２１０の出力に接続され得る。これにより、コンパレータは、一致したときに０Ｖを出力することができる。対応するインバータは、０Ｖを、２進のものを表す高電圧に変換することができ、コンパレータ２１０のうちの残りのコンパレータは、高電圧を出力することができ、対応するインバータは、高電圧を０Ｖに変換することができる。デコーダ２１２は、コンパレータ２１０からの出力を１００００００などの２進値として受信することができる。この２進値は、１０進値の「６４」に対応することができる。

【0028】

回路１５０は、１０進値「６４」を表すＤＡＣコードであり得るデジタル信号１５２をホストプロセッサ１０４に出力することができる。ホストプロセッサ１０４が１６進値を必要とする場合、回路１５０は、デコーダ２１２からの出力を１６進値に変換し、１６進値をデジタル信号１５２として出力するためのデジタル・１６進値コンバータなどのデジタル回路を含むことができる。例えば、デジタル・１６進値コンバータは、１０進値「６４」を１６進値「４０」に変換することができる。１０進値「６４」は０．３２／１．２８に相当するため、ＶｃｓをＶｒｅｆで除算することによってＶｒｅｆを効果的にスケーリングすることができる。したがって、１０進値「６４」を表すＤＡＣコードの出力は、最大電流値Ｉｍａｘ（例えば、デジタル値１５２＝ＩＬ／Ｉｍａｘ）の関数であり得る。ＩＬをＩｍａｘで除算するために回路１５０のＡＤＣ２０２およびＤＡＣ２０４を使用することで、デジタル論理除算を実行するためのデジタル論理回路がシステム１００またはシステム１８０において不要になる可能性があり、シリコン面積を節約することができる。また、回路１５０を使用する直接変換は、ＩＬからデジタル信号１５２への比較的高速な変換を提供することができ、デジタル論理除算を実行するためにデジタル論理回路を使用する場合と比較して、比較的少ない電力を消費する。さらに、図２に示す実施形態では、ＡＤＣ２０２は、最大電流Ｉｍａｘが変化しても回路１５０の他の部分を変更する必要がないように、外部基準電圧Ｉｒｅｆを使用して動作することができる。

【0029】

図３は、一実施形態においてパワーコンバータにおける感知電流スケーリングに従った別の例示的な回路を示す図である。図３の説明は、図１および図２に示す構成要素を参照することができる。図３に示す実施形態において、回路１５０は、ＡＤＣ３０２と、ＤＡＣ３０４と、増幅器３０７と、を含むことができる。ＡＤＣ３０２は、アナログ信号をデジタル信号に変換するように構成され得る。図３に示す例示的な実施形態において、ＡＤＣ３０２は、ＡＤＣ３０２に供給されている入力信号がアナログ電圧信号であり得る電圧入力ＡＤＣであり得る。さらに、ＡＤＣ３０２は、ＡＤＣ３０２内で内部生成される内部基準電圧Ｖｒｅｆを有する単一入力ＡＤＣであり得る。ＡＤＣ３０２の内部基準電圧は、固定され得る。ＤＡＣ３０４は、デジタル値を表すデジタル信号を、デジタル値を符号化するアナログ信号に変換するように構成され得る。ＤＡＣ３０４に入力されるデジタル信号は、バイナリコードまたは別のデジタル表現の形態であり得る。ＤＡＣ３０４は、ＤＡＣ３０４の出力が、電流レベルが変化するアナログ電流信号である電流出力ＤＡＣであり得る。電流・電圧コンバータ３０６は、入力電流信号を等価電圧信号に変換するように構成され得る。電流・電圧コンバータ３０６の各々は、センス抵抗器によって実装され得る。また、センス抵抗器をわたる電圧は、電流信号の等価電圧であり得る。

【0030】

増幅器３０７は、非反転入力端子（「＋」正入力端子）で第１の入力アナログ電圧信号を受信することができ、反転入力端子（「－」負入力端子）で第２の入力アナログ電圧信号を受信することができる差動増幅器であり得る。増幅器３０７は、第１の入力と第２の入力との差を増幅および／または出力することができる。この差は、第１の入力から第２の入力を差し引いたものに相当する。第１の入力が第２の入力より小さい場合、増幅器３０７は、負の電圧を出力することができる。第１の入力が第２の入力よりも大きい場合、増幅器３０７は、正の電圧を出力することができる。

【0031】

図３に示す実施形態において、回路１５０のＤＡＣ３０４は、システム１００またはシステム１８０の最大電流値のデジタル表現であるデジタル信号Ｉｍａｘを受信することができる。一実施形態において、デジタル信号Ｉｍａｘは、双方向バス１１６を介してホストプロセッサ１０４によって回路１５０に供給され得る。ＤＡＣ３０４は、変換Ｉｍａｘをアナログ信号Ｉｍに変換することができる。これは、電流レベルが変化する電流信号であり得る。ＤＡＣ３０４は、Ｉｍを電流・電圧コンバータ３０６に出力することができる。また、感知したインダクタ電流ＩＬは、電流・電圧コンバータ３０６に供給され得る。電流・電圧コンバータ３０６は、アナログ信号Ｉｍを、電圧レベルが変化するアナログ電圧信号Ｖｍに変換することができ、感知したインダクタ電流ＩＬを、電圧レベルが変化するアナログ電圧信号Ｖｃｓに変換することができる。Ｖｃｓは、増幅器３０７の非反転入力に印加され、Ｖｍは、増幅器３０７の反転入力に印加され得る。

【0032】

例えば、ＤＡＣ３０４と増幅器３０７との組み合わせは、可変利得増幅器を実装することができる。可変利得コントローラは、入力電圧のスケーリングされたバージョンである出力を生成することができ、スケーリング係数は、可変利得に基づくことができる。ＤＡＣ３０４と増幅器３０７との組み合わせにより、Ｉｍａｘを可変とすることができるので、Ｉｍａｘを表すＤＡＣコードを利得とすることができ、Ｉｍａｘを可変利得として印加することができる。増幅器３０７への入力は、感知したインダクタ電流ＩＬである。そのため、ＩＬから変換された電圧Ｖｃｓは、スケーリングされる入力電圧であり得る。図３に示す実施形態において、ＤＡＣ３０４と増幅器３０７との組み合わせの出力は、ＤｘＶｃｓであり得る。ここで、Ｄ＝（ＤＡＣコードの総数）／（ＤＡＣコードの総数－ＤＡＣコード）であり、ＤＡＣコードは、Ｉｍａｘのデジタル表現である。したがって、変数Ｄは、スケーリング係数であり得、スケーリングされた電圧ＤｘＶｃｓは、ＡＤＣ３０２に供給され得る。また、スケーリング係数Ｄは、１以上である。回路１５０のＡＤＣ３０２、ＤＡＣ３０４、および増幅器３０７を使用してＩＬをＩｍａｘで除算することで、システム１００またはシステム１８０では、デジタル論理除算を実行するためのデジタル論理回路が不要になる可能性があり、シリコン面積を節約することができる。さらに、図３に示す実施形態において、ＤＡＣ３０４を使用してＩｍａｘを変更できるようにしながら、ＡＤＣ３０２のような固定された内部基準電圧をもつＡＤＣを回路１５０の実装に使用することができる。

【0033】

図４は、一実施形態において感知電流スケーリングを実現するプロセス４００を示すフロー図である。該プロセスは、図４に示す１つまたは複数のブロック４０２、４０４、および／または４０６によって示される１つまたは複数の操作、動作、または機能を含むことができる。個別のブロックとして図に示されているが、所望の用途に応じて、様々なブロックを追加のブロックに分割したり、より少ない数のブロックに組み合わせたり、省略したり、異なる順序で実行されたり、並行して実行されたりすることができる。

【0034】

プロセス４００は、本明細書に記載のシステム１００またはシステム１８０の回路１５０など、電力変換システム内の回路によって実行され得る。プロセス４００は、ブロック４０２で開始することができる。ブロック４０２では、回路は、電力変換システムの最大電流値のデジタル表現を受信することができる。プロセス４００は、ブロック４０２からブロック４０４に進むことができる。ブロック４０４では、回路は、最大電流値のデジタル表現をアナログ電流信号に変換することができる。一実施形態において、最大電流値は、調整可能であり得る。プロセス４００は、ブロック４０４からブロック４０６に進むことができる。ブロック４０６では、回路は、アナログ電流信号に基づいて、最大電流値の関数として電力変換システムの感知電流を表すデジタル信号を生成することができる。一実施形態において、デジタル信号は、ＤＡＣコードであり得る。

【0035】

一実施形態において、回路は、アナログ電流信号をＡＤＣ（アナログ・デジタルコンバータ）の基準電圧に変換し、感知電流を電流感知電圧に変換し、ＡＤＣを動作させて電流感知電圧を基準電圧で除算し、デジタル信号を生成することができる。

【0036】

一実施形態において、回路は、アナログ電流信号を電圧信号に変換し、感知電流を電流感知電圧に変換することができる。さらに、回路は、電圧信号および電流感知電圧を受信することができる。回路は、電圧信号に基づいて電流感知電圧をスケーリングし、スケーリングされた電流感知電圧を入力電圧としてＡＤＣに供給することができる。回路は、ＡＤＣを動作させてスケーリングされた電流感知電圧をＡＤＣの内部基準電圧で除算し、デジタル信号を生成することができる。一実施形態において、電流感知電圧をスケーリングすることは、可変利得増幅器を実装するために増幅器と組み合わせてＤＡＣ（デジタル・アナログコンバータ）を動作させることを含むことができる。

【0037】

図におけるフローチャートおよびブロック図は、本発明の様々な実施形態によるシステム、方法、およびコンピュータプログラム製品の可能な実装のアーキテクチャ、機能性、および動作を示している。これに関して、フローチャートまたはブロック図における各ブロックは、指定された論理機能を実現するための１つまたは複数の実行可能命令を含む命令のモジュール、セグメント、またはその一部を表すことができる。いくつかの代替的な実装例において、ブロックに示された機能は、図に示す順序からはずれて発生してもよい。例えば、連続して示されている２つのブロックは、実際には、実質的に同時に実現されてもよく、関係する機能に応じて、場合によっては逆の順序で実現されてもよい。また、ブロック図および／またはフローチャートの各ブロック、ならびにそれらのブロックの組み合わせは、指定された機能または動作を実行する、または特別な目的のハードウェアおよびコンピュータ命令の組み合わせを実行する、特別な目的のハードウェアベースのシステムよって実現され得ることに留意されたい。

【0038】

本明細書で使用される用語は、特定の実施形態を説明するためにのみ使用されており、本発明を限定することを意図していない。本明細書で使用される単数を表す用語は、特に明示されない限り、その複数を含むことも意図している。また、本明細書で使用される「含む」や「備える」という用語は、記載されている特徴、整数、ステップ、動作、要素、および／または構成要素の存在を画定するが、１つまたは複数の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらの群の存在または追加を排除しないことに留意されたい。

【0039】

添付の特許請求の範囲に記載のすべての手段またはステップと機能要素の対応する構造、材料、操作、およびそれらの等価物は、具体的に記載されている他の要素と組み合わせて機能を実現するための任意の構造、材料、または操作を包含することを意図している。本発明の開示されている実施形態の説明は、例示および説明のために提供されているが、網羅的であること、あるいは開示された形態に限定されることを意図していない。当業者には、本発明の範囲および精神から逸脱することなく、多くの修正および変形を適用することができることが明らかであろう。上述した実施形態は、本発明の原理および実用化を最適に説明するために、また、検討される特定の用途に適するように種々の修正を伴う様々な実施形態について本発明を当業者が理解できるように、選択および説明されたものである。

【図1A】

【図1B】

【図2】

【図3】

【図4】

【外国語明細書】