特開 2024-125202 自動位置合わせされたＣＳＬとエッジ終端構造とを有する電子デバイス並びにその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024125202

(43)【公開日】2024-09-13

(54)【発明の名称】自動位置合わせされたＣＳＬとエッジ終端構造とを有する電子デバイス並びにその製造方法

(51)【国際特許分類】

   H01L 29/78 20060101AFI20240906BHJP

   H01L 29/12 20060101ALI20240906BHJP

   H01L 29/06 20060101ALI20240906BHJP

   H01L 21/336 20060101ALI20240906BHJP

   H01L 21/265 20060101ALI20240906BHJP

【ＦＩ】

H01L29/78 652N

H01L29/78 652T

H01L29/78 652P

H01L29/78 652J

H01L29/78 658A

H01L29/06 301V

H01L29/06 301G

H01L29/06 301D

H01L21/265 Q

H01L21/265 U

H01L21/265 W

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2024030877

(22)【出願日】2024-03-01

(31)【優先権主張番号】102023000003849

(32)【優先日】2023-03-03

(33)【優先権主張国・地域又は機関】IT

(31)【優先権主張番号】18/583,748

(32)【優先日】2024-02-21

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】312014443

【氏名又は名称】エスティーマイクロエレクトロニクス インターナショナル エヌ．ブイ．

(74)【代理人】

【識別番号】100079108

【弁理士】

【氏名又は名称】稲葉 良幸

(74)【代理人】

【識別番号】100109346

【弁理士】

【氏名又は名称】大貫 敏史

(74)【代理人】

【識別番号】100117189

【弁理士】

【氏名又は名称】江口 昭彦

(74)【代理人】

【識別番号】100134120

【弁理士】

【氏名又は名称】内藤 和彦

(74)【代理人】

【識別番号】100126480

【弁理士】

【氏名又は名称】佐藤 睦

(72)【発明者】

【氏名】グアルネラ，アルフィオ

(72)【発明者】

【氏名】サッジョ，マリオ ジュゼッペ

(72)【発明者】

【氏名】カマッレリ，カテノ マルコ

(72)【発明者】

【氏名】ザネッティ，エドアルド

(57)【要約】      （修正有）

【課題】可変厚さを有する電流拡散層を有する電子デバイス及びその製造方法を提供する。
【解決手段】電子デバイスを製造する方法は、空間対称性のある格子構造を有し、活性エリア３４と、活性エリアを取り囲むエッジ領域３６と、を備えるＮ型の半導体本体５０を配置するステップと、エッジ領域において、格子構造が空間対称性を有しない意図的な損傷領域８０を形成するステップと、ランダム注入によって、損傷領域にＰ＋型のエッジ終端領域５８を形成するステップと、チャネリング注入によって、損傷領域及び損傷領域に対して横方向のエッジ領域に電流拡散層（ＣＳＬ）７０を形成するステップと、を含む。ＣＳＬは、損傷領域において最小厚さを有し、損傷領域に対して横方向に最大厚さを有する。最小厚さは、エッジ終端領域の厚さよりも低い。
【選択図】図３

【特許請求の範囲】

【請求項1】

電子デバイスであって、
第１の導電性と、第１のドーピング値と、前面とを有する半導体本体と、
使用時に、前記電子デバイスの導電チャネルを収容するように構成された活性エリアと、
前記活性エリアを取り囲み、前記活性エリアと構造的に連続しているエッジ領域であって、前記エッジ領域が、前記第１の導電性とは反対の第２の導電性を有するエッジ終端領域を少なくとも部分的に収容し、前記エッジ終端領域が、前記前面から始まり、前記前面に直交する方向に沿って第１の値を有する最大深さまで前記半導体本体内に延在する、エッジ領域と、
前記活性エリア内、及び部分的に前記エッジ領域内に延在しており、前記前面に面する電流拡散層と、
を備え、
前記電流拡散層が、前記第１の導電性と前記第１のドーピング値よりも大きい第２のドーピング値とを有し、
前記電流拡散層が、前記前面から始まり、第２の深さ値と第３の深さ値との間で可変である、前記エッジ領域における深さを有し、前記第２の深さ値が、前記エッジ終端領域の前記第１の深さ値よりも大きく、前記第３の深さ値が、前記エッジ終端領域の前記第１の深さ値よりも小さく、
前記電流拡散層が、前記エッジ終端領域の少なくとも一部において前記第３の深さ値を有する、電子デバイス。

【請求項2】

前記半導体本体が、空間対称性のある格子構造を有する材料のものであり、
前記電子デバイスが、前記前面において前記エッジ領域の一部に延在する損傷領域を更に備え、前記半導体本体が、アモルファス格子構造、又は空間対称性のない格子構造を有する、請求項１に記載の電子デバイス。

【請求項3】

前記エッジ終端領域が、前記損傷領域に少なくとも部分的に延在しており、前記損傷領域における前記エッジ終端領域の第１の部分が、前記損傷領域上に完全に重畳され、重畳エリアを画定しており、前記エッジ終端領域の前記第１の部分が、前記損傷領域の下に前記エッジ終端領域の前記第１の深さ値まで延在する、請求項２に記載の電子デバイス。

【請求項4】

前記第３の深さ値が、ゼロであり、
前記電流拡散層が、前記エッジ終端領域と前記損傷領域との間の重畳ゾーンにおいて前記第３の深さ値を有し、
前記損傷領域が、前記重畳ゾーンに対して横方向に更に延在しており、
前記電流拡散層が、ゼロよりも大きく、かつ前記第２の深さ値よりも小さい第４の深さ値を有し、前記第４の深さ値が、前記損傷領域にあり、前記重畳ゾーンに対して横方向に隣接する、請求項３に記載の電子デバイス。

【請求項5】

前記損傷領域が、非反応性イオン種又は非ドーピングイオン種を収容する、請求項２に記載の電子デバイス。

【請求項6】

前記損傷領域が、前記前面から始まり、前記第１の深さ値及び前記第２の深さ値よりも小さい第５の値を有する最大深さ全体にわたって前記半導体本体内に延在する、請求項２に記載の電子デバイス。

【請求項7】

前記損傷領域の前記第５の深さ値が、０．１～０．６μｍに含まれる、請求項６に記載の電子デバイス。

【請求項8】

前記活性エリアが、前記第２の導電性を有する少なくとも１つの本体領域と、前記本体領域内に前記第１の導電性を有する少なくとも１つのソース領域と、を含み、
前記本体領域が、前記前面から始まり、前記第２の深さ値よりも小さい第６の値を有する最大深さまで前記半導体本体内に延在する、請求項１に記載の電子デバイス。

【請求項9】

前記エッジ終端領域が、前記本体領域と電気的に接触しており、前記本体領域のそれぞれのドーピングよりも大きいドーピングを有する、請求項８に記載の電子デバイス。

【請求項10】

前記エッジ終端領域が、相互に電気的に連続する第１のガードリング及び第２のガードリングを含み、
前記第１のガードリングが、前記第２のガードリングの前記ドーピングよりも大きいドーピングを有し、第１の端部部分を通して前記本体領域に直接電気的に接続されており、前記第２のガードリングが、前記第１のガードリングの第２の端部部分において前記第１のガードリングに直接電気的に接続されている、請求項１に記載の電子デバイス。

【請求項11】

前記電子デバイスが、
前記半導体本体の、前記方向に沿って前記前面と対向する後面に延在するドレイン領域を更に含む、第１の伝導トランジスタ、
前記半導体本体の前記前面に延在するドレイン領域を更に含む第２の伝導トランジスタ、のうちの１つである、請求項１に記載の電子デバイス。

【請求項12】

電子デバイスであって、
第１の導電性と、第１のドーピング値と、前面とを有する半導体本体と、
使用時に、前記電子デバイスの導電チャネルを収容するように構成された活性エリアと、
前記活性エリアを取り囲み、前記活性エリアと構造的に連続しているエッジ領域であって、前記エッジ領域が、前記第１の導電性とは反対の第２の導電性を有するエッジ終端領域を少なくとも部分的に収容し、前記エッジ終端領域が、前記前面から始まり、前記前面に直交する方向に沿って第１の値を有する最大深さまで前記半導体本体内に延在する、エッジ領域と、
前記活性エリア内に延在する電流拡散層と、
を備え、
前記電流拡散層が、前記第１の導電性と前記第１のドーピング値よりも大きい第２のドーピング値とを有し、
前記電流拡散層が、前記エッジ領域に存在しない、電子デバイス。

【請求項13】

前記電流拡散層上の前記第２の導電性を有する本体領域と、
前記第１の導電性を有する前記本体領域上のソース領域と、
を更に備え、
前記第２の導電性を有する前記エッジ終端領域の一部分が、前記本体領域に接触しており、かつ前記ソース領域に接触している、
請求項１２に記載のデバイス。

【請求項14】

電子デバイスを製造する方法であって、
第１の導電性と、第１のドーピング値と、前面とを有する半導体本体を配置することであって、前記半導体本体が、使用時に前記電子デバイスの導電性チャネルを収容するように構成された活性エリアと、前記活性エリアを取り囲み、前記活性エリアと構造的に連続しているエッジ領域と、を含む、半導体本体を配置することと、
前記エッジ領域に少なくとも部分的に、前記第１の導電性とは反対の第２の導電性を有するエッジ終端領域を形成することであって、前記エッジ終端領域が、前記前面から始まり、前記前面に直交する方向に沿って第１の値を有する最大深さまで前記半導体本体内に延在する、エッジ終端領域を形成することと、
前記活性エリア内、及び部分的に前記エッジ領域内に、前記前面に面する電流拡散層を形成することと、
を含み、
前記電流拡散層が、前記第１の導電性と前記第１のドーピング値よりも大きい第２のドーピング値とを有し、
前記電流拡散層を形成することが、前記前面から始まり、第２の深さ値と第３の深さ値との間で可変である、前記エッジ領域における深さを有する前記電流拡散層を形成することを含み、前記第２の深さ値が、前記第１の深さ値よりも大きく、前記第３の深さ値が、前記第１の深さ値よりも小さく、
前記電流拡散層が、前記エッジ終端領域の少なくとも一部において前記第３の深さ値を有する、方法。

【請求項15】

前記半導体本体が、空間対称性のある格子構造を有する材料のものであり、
前記前面における前記エッジ領域の選択部分において、前記空間対称性を変化させて、アモルファス格子構造、及び空間対称性のない格子構造のうちの少なくとも１つを有する損傷領域を形成することを更に含み、
前記損傷領域を形成することが、前記電流拡散層及び前記エッジ終端領域を形成する前に実行される、請求項１４に記載の方法。

【請求項16】

前記損傷領域を形成することが、非反応性イオン種又は非ドーピングイオン種の注入を実行することを含む、請求項１５に記載の方法。

【請求項17】

前記損傷領域を形成することが、エッチングを実行することを含む、請求項１５に記載の方法。

【請求項18】

前記電流拡散層を形成することが、前記エッジ終端領域を形成する前に実行され、前記損傷領域及び前記損傷領域に対して横方向の両方において前記半導体本体内にチャネリングイオン注入を実行することを含み、
前記電流拡散層が、前記損傷領域に対して横方向に前記第２の深さ値を有し、前記損傷領域において前記第３の深さ値を有する、請求項１５に記載の方法。

【請求項19】

前記エッジ終端領域を形成することが、前記損傷領域に前記第２の導電性を少なくとも部分的に有するイオン種の注入を実行することを含む、請求項１５に記載の方法。

【請求項20】

前記損傷領域を形成することが、以下のパラメータ：３０ｋｅＶ～３００ｋｅＶに含まれる注入エネルギーと、１０^１３原子／ｃｍ^２程度の注入投与量と、を使用して非反応性イオン種又は非ドーピングイオン種の前記注入を実行することを含む、請求項１５に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電子デバイス及びその製造方法に関し、特に、可変厚さを有する電流拡散層（current spreading layer、ＣＳＬ）を有する電子デバイスに関する。

【背景技術】

【0002】

（関連技術の説明）
他の半導体材料（例えば、シリコンなど）と比較してＳｉＣの拡散率が低いため、ドーパント拡散は適用可能な技術ではなく、また、エピタキシャル成長は、特に局所的に閉じ込められた体積に対して、有用な代替法ではない可能性があることから、イオン注入は、今日では、シリコンカーバイド、ＳｉＣにドーパントを導入するための確立された技術となっている。

【0003】

知られているように、ＳｉＣの結晶構造は、注入中に、得られる深さ分布に影響を及ぼす。実際、いわゆるチャネリングは、アモルファスターゲットに対して、結晶材料へのイオンの侵入深さをかなり増加させることがある。この現象は、衝突するイオンビームの方向が主結晶軸又は主結晶面にほぼ平行である場合に生じ得る。これらの方向では、イオン経路長当たりのエネルギー損失の低減はより小さく、したがって、イオンは、ターゲット内により深く移動する。

【0004】

チャネリングの確率を理論的に説明するために、「臨界チャネリング角」の概念が導入されてきた。この場合、臨界角は、原子の軸方向列とイオンがその軸に沿って依然として導かれる入射ビームとの間の最大角度と考えられる。イオン注入の間のチャネリング現象を調査及び予測するために、今日では、例えばバイナリ衝突近似（ＭＣ－ＢＣＡ）を使用する、結晶ターゲットにおけるモンテカルロシミュレーションのための異なるソフトウェアが存在する。

【0005】

チャネリングは、しばしば望ましくない効果であり、一般に、ＳｉＣウェハは、注入中のチャネリング効果を最小限に抑えるためにランダムな非チャネリング方向に傾けられる。深さに関しておおよそのガウス型のドーピングプロファイルがこのようにして得られ、深さは、エネルギー、使用されるイオン、及びターゲット原子構造によって決定される。一方、注入が結晶軸に沿って実行される場合、完全に異なるプロファイルが得られ、イオンはターゲット内への深さにおいて結晶の方向に従う。ＳｉＣでは、最も深いチャネリングイオンが、対応するランダム注入に対して予想される作用範囲を何度も貫通し得ることが実証されている。

【0006】

局所的に閉じ込められた注入領域を形成するために、注入ステップの間にＳｉＣウェハを局所的に遮蔽するように構成された、例えば酸化シリコン（ＳｉＯ_２）のハードマスクを使用することが知られている。しかしながら、本出願人は、前述のタイプのハードマスクを使用すると、このハードマスクの存在によってＳｉＣ基板上に生成される格子応力効果に起因して、同じマスクを除去した後に、マスクが適用された層の平坦性の問題を引き起こす可能性があることを検証した。

【0007】

図１を参照すると、例えばパワーＭＯＳＦＥＴなどの電子デバイス１の一部分が、活性エリアを取り囲むそのエッジ領域に限定して示されている。電子デバイス１は、互いに対向する前面１０ａ及び後面１０ｂによって定められた、Ｎ型の第１の導電性を有するＳｉＣの半導体本体１０と、Ｎ型であり、半導体本体１０のドーピングよりも大きいドーピングを有する電流拡散層（ＣＳＬ）１２であって、前面から始まり、例えば１μｍの深さにわたって半導体本体１０内に延在する、電流拡散層（ＣＳＬ）１２と、第１の導電性（Ｎ型）とは反対の第２の導電性（Ｐ型）を有し、ＣＳＬ１２の深さよりも低い最大深さでＣＳＬ１２内に延在する本体領域１４と、本体領域１４内のソース領域１７と、本体領域１４のドーピング値よりも大きいドーピング値を有する第２の導電性を有し、本体領域１４と電気的に接触して前面１０ａに面して延在し、ＣＳＬ１２の深さよりも低い最大深さでＣＳＬ１２内に延在する第１のエッジ終端領域１６と、第２の導電性を有し、第１のエッジ終端領域１６のドーピングよりも低いドーピング値を有する第２のエッジ終端領域１８と、前面１０ａ上の誘電体層２０と、誘電体層２０上にあり、電子デバイス１０のエッジフィールドプレートを形成する導電層２２と、導電層２２と電気的に接触している第１のメタライゼーション２４ａ並びに第１のエッジ終端領域１６及びソース１７と電気的に接触している第２のメタライゼーション２４ｂであって、第１のメタライゼーション２４ａと第２のメタライゼーション２４ｂとの間に所定のバイアス電圧（典型的には１０～２０Ｖの電圧範囲内）を印加する、第１のメタライゼーション２４ａ及び第２のメタライゼーション２４ｂと、を含む。

【0008】

第２のエッジ終端領域１８は、ＣＳＬ１２の深さよりも深い深さにわたって半導体本体１０内に延在する。

【0009】

第１のエッジ終端領域１６及び第２のエッジ終端領域１８は、電子デバイス１に損傷を与えるような値の電界の発生を防止又は抑制する機能を有する。特に、本出願人は、ＣＳＬ１２よりも深い深さまで延在するエッジ終端領域（ここでは特にエッジ終端領域１８）が、ＣＳＬ１２を局所的に遮断し、電界を低減させて、使用される半導体材料及びフィールド酸化物の臨界破壊値未満でエッジ領域に電界線を分布させることを確認した。

【0010】

ＣＳＬ１２を形成することは、エピタキシャル成長又はチャネリングした深いイオン注入を提供するので、ＣＳＬ１２内に第２のエッジ終端領域１８を形成することは、導電性を（Ｎ型からＰ型に）局所的に反転させながら、所望のドーピング値を得るまで、所望の深さに達するように、対応する高エネルギー及び高投与量のイオン注入を提供する必要がある。高エネルギー及び高投与量のイオン注入に関連するそのようなプロセスステップは、状況によっては望ましくない場合があることは明らかである。

【0011】

したがって、上述の欠点を克服する必要性が感じられる。

【発明の概要】

【0012】

本開示は、電子デバイス及びその製造方法を対象とする。例えば、少なくとも１つの実施形態では、電子デバイスは、第１の導電性と、第１のドーピング値と、前面とを有する半導体本体と、使用時に、電子デバイスの導電チャネルを収容するように構成された活性エリアと、活性エリアを取り囲み、活性エリアと構造的に連続しているエッジ領域であって、エッジ領域が、第１の導電性とは反対の第２の導電性を有するエッジ終端領域を少なくとも部分的に収容し、エッジ終端領域が、前面から始まり、前面に直交する方向に沿って第１の値を有する最大深さまで半導体本体内に延在する、エッジ領域と、活性エリア内、及び部分的にエッジ領域内に延在しており、前面に面する電流拡散層と、含み、電流拡散層が、第１の導電性及び第１のドーピング値よりも大きい第２のドーピング値を有し、電流拡散層が、前面から始まり、第２の深さ値と第３の深さ値との間で可変である、エッジ領域における深さを有し、第２の深さ値が、エッジ終端領域の第１の深さ値よりも大きく、第３の深さ値が、エッジ終端領域の第１の深さ値よりも小さく、電流拡散層が、エッジ終端領域の少なくとも一部において第３の深さ値を有するものとして要約され得る。

【図面の簡単な説明】

【0013】

本開示のより良い理解のために、添付の図面が参照される。

【図1】本開示の対象ではない実施形態による電子デバイスを、電子デバイスのエッジ領域に限定して示す横断面図である。

【図2】本開示の一態様による、電子デバイスの活性エリア及びエッジ領域を含むダイを示す上面図である。

【図3】図２のスクライブ線ＩＩＩ－ＩＩＩに沿って、図２のダイによって収容された電子デバイスをエッジ領域に限定して示す横断面図である。

【図4】図３の電子デバイスの製造方法のステップを示すフロー図である。

【図5】更なる実施形態による、電子デバイスをエッジ領域に限定して示す横断面図である。

【発明を実施するための形態】

【0014】

本開示の好ましい実施形態は、非限定的な例として以下に記載される。

【0015】

図２を参照すると、ダイ若しくはチップ３０、又はその一部は、直交軸Ｘ、Ｙ、Ｚの３軸基準系で示されている。ダイ３０は、示されていない半導体ウェハをダイシングするステップ後に得られる。ダイ３０は、平面ＸＹ上の平面図で示されている。

【0016】

ダイ３０は、ダイ３０を物理的に定める外縁３２を含む。ダイ３０は、例えば、ＭＯＳＦＥＴ、具体的にはパワーＭＯＳＦＥＴ、更に具体的には縦型伝導ＭＯＳＦＥＴなどの図３に部分的に示される少なくとも１つの電子デバイス４０を収容する。以下の説明において、「電子デバイス」及び「ＭＯＳＦＥＴ」という単語は、交換可能に、かつ一般性を失うことなく使用される。

【0017】

ダイ３０は、少なくとも２つの機能領域：典型的にはダイ３０の中央部分に延在する活性エリア３４及び活性エリア３４を完全に取り囲むエッジ領域又は周辺領域３６を含む。エッジ領域は、実際には、活性エリア３４と外縁３２との間に延在し、外縁３２によって外側が定められる。活性エリア３４は、ＭＯＳＦＥＴ４０の使用時に導電チャネル領域を含む。代わりに、エッジ領域３６は、使用時に導電チャネルを有しない領域である。エッジ領域３６は、図３を参照してよりよく説明及び示されるように、例えば、ガードリングとも呼ばれる１つ以上のエッジ終端領域などの活性エリアの外側の電界線の密集を低減又は防止するための機能要素を備える。

【0018】

図３は、図２のスクライブラインＩＩＩ－ＩＩＩに沿ったダイ３０の一部分の平面ＸＺにおける断面図である。活性エリア３４とエッジ領域３６とを区別する図３の破線は、定性的であると理解されるべきである。

【0019】

ＭＯＳＦＥＴ４０は、特にシリコンカーバイド（ＳｉＣ）、更には特に４Ｈ－ＳｉＣポリタイプの半導体本体５０を含む。あるいは、半導体本体５０は、３Ｃ－ＳｉＣ又は６Ｈ－ＳｉＣであってもよい。

【0020】

一般に、半導体本体５０は、チャネリングを利用することによってイオン注入を可能にするように構成された結晶構造又は格子を有する材料からなる。そのような結晶格子は、原子（又はイオン／分子）群の周期的分布によって説明され得る。理想的には、空間座標において無限に延在する結晶を考慮すると、周期性は、並進不変性（又は並進対称性）をもたらす。したがって、結晶全体は、原子及び／又はイオン及び／又は分子群を含有し得る、単位格子と呼ばれる基本単位の周期的反復によって生成される。並進対称性は、基本セルに属する一般的な点が、最初のものからの適切な並進によって得られる基本セルの点と１対１の対応関係にあることを意味する。

【0021】

半導体本体５０は、第１の導電性（例えば、Ｎ型）及び１・１０^１５～１・１０^２０原子／ｃｍ^３程度のドーピングを有する。一実施形態では（図示せず）、半導体本体５０は、その上に形成された（例えば、エピタキシャル成長された）ドリフト層を有する基板を備える。この場合、基板は、例えば、１・１０^１８～１・１０^２０原子／ｃｍ^３程度のドーピングを有し、ドリフト層は、例えば、１・１０^１５～１・１０^１７原子／ｃｍ^３程度のドーピングを有する。ドリフト層は、例えば、３～１００μｍ（境界を含む）に含まれる厚さを有する。

【0022】

半導体本体５０は、軸Ｚの方向に沿って互いに対向する前面５０ａによって上方に、及び後面５０ｂによって下方に定められる。前面５０ａには、第１の導電性とは反対の第２の導電性（Ｐ型）を有する本体領域５１が存在する。ソース領域５２は、前面５０ａにおいて本体領域５１内に延在する。ドレイン領域５４は、後面５０ｂに延在する。ゲート領域５６は、それ自体既知の方法で、前面５０ａ上に延在し、ゲート誘電体５６ａ及びゲート誘電体５６ａ上のゲート導電領域５６ｂを含む。

【0023】

図３は、表現を簡単にするために、単一の本体領域５１、単一のソース領域５２、及び単一のゲート領域５６を示す。しかしながら、ＭＯＳＦＥＴ４０が、任意の複数の当該本体５１、ソース５２、及びゲート領域５６を備え得ることは明らかである。特に、示された本体５１、ソース５２、及びゲート領域５６は、活性エリア３４の端部に近接して延在する。

【0024】

ＭＯＳＦＥＴ４０はまた、半導体本体５０内に、前面５０ａに注入され、前面５０ａに面する第１のエッジ終端領域５８を備える。第１のエッジ終端領域５８は、第２の導電性及び本体領域５１よりも大きいドーピング（Ｐ＋）を有する。第１のエッジ終端領域５８は、本体領域５１と電気的に接触してエッジ領域３６内に（及び任意選択で部分的に活性エリア３４の領域内にも）延在する。第１のエッジ終端領域５８は、本体電圧及びソース電圧にバイアスされたときに、エッジ終端領域５８（特に、以下で説明する導電層６２の部分６２ａ）の上に延在するデバイスの構造を高電界から遮蔽する機能を有する。

【0025】

フィールド誘電体層（「フィールド酸化物」）６０は、第１のエッジ終端領域５８の上（前面５０ａ上）に延在し、導電層６２（例えば、金属層又はＮ型ドープポリシリコン）は、誘電体層６０上に延在する。層６２は、ゲートバイアスをデバイスに分配するように構成される（ゲート導電領域５６ｂは、層６２と電気的に接続される）。

【0026】

導電層６２は、第１のエッジ終端領域５８の上に延在し、誘電体又は酸化物（例えば、ＳｉＯ_２）層によって第１のエッジ終端領域５８から電気的に絶縁される第１の部分６２ａ及び誘電体層６０の上に延在する第２の部分６２ｂを含む。第１の部分６２ａ及び第２の部分６２ｂは、相互に構造的及び電気的に連続している。第２の部分６２ｂは、ゲート電位をエッジ終端領域３６に取るので、ＭＯＳＦＥＴ４０のエッジフィールドプレートを形成する。

【0027】

導電層６２は、（図示されていない方法で）ゲート導電領域５６ｂと電気的に接続されており、特に、ゲート導電領域５６ｂを形成する同じステップの間に形成される。パッシベーション層６４は、導電層６２の上に延在して、導電層６２を保護し絶縁する。パッシベーション層６４は、メタライゼーション６３が導電層６２と電気的に接触している場所で中断されている。

【0028】

任意選択で、ＭＯＳＦＥＴ４０は、（Ｐ型の）第２の導電性を有し、第１のエッジ終端領域５８のドーピングよりも低いドーピングを有する第２のエッジ終端領域６８を備える。第２のエッジ終端領域６８は、本体領域５１に接触する第１のエッジ終端領域５８の端部部分（又は端部領域）と対向する第１のエッジ終端領域５８の端部部分（又は端部領域）に延在する。したがって、第２のエッジ終端領域６８は、エッジ領域３６内で第１のエッジ終端領域５８の延長として延在する。第２のエッジ終端領域６８は、第１のエッジ終端領域５８の曲率半径上で電界線が太くなることを回避し、したがってエッジ降伏電圧の値を最大にするように、電位の電界線を分散又は細くする機能を有する。

【0029】

第１のエッジ終端領域５８のドーピング密度は、１・１０^１８～１・１０^２０原子／ｃｍ^３程度である。第２のエッジ終端領域６８のドーピング密度は、１・１０^１６～１・１０^１８原子／ｃｍ^３程度である。

【0030】

前面５０ａから始まる方向Ｚに沿った第１のエッジ終端領域５８の厚さは、例えば、０．３～１μｍ（境界を含む）に含まれる。前面５０ａから始まる方向Ｚに沿った第２のエッジ終端領域６８の厚さは、例えば、０．５～２μｍ（境界を含む）に含まれる。

【0031】

ＭＯＳＦＥＴ４０は、前面５０ａに面して半導体本体５０内に延在する電流拡散層（ＣＳＬ）７０を更に備える。ＣＳＬ７０は、前面５０ａから始まり、軸Ｚに沿って０．３～２μｍに含まれる最大厚さＴ_{ＣＳＬ＿ＭＡＸ}を有する。一般に、ＣＳＬ７０は、本体５１の深さと等しい深さを有するか、又は本体５１の下に最大１μｍの値だけ延在する。一実施形態では、ＣＳＬ７０が到達する最大深さは、本体領域５１が到達する最大深さよりも大きい。したがって、この場合、本体領域５１は、ＣＳＬ７０に完全に含有される。

【0032】

ＣＳＬ７０は、ＭＯＳＦＥＴ４０のオン抵抗Ｒｏｎの値を改善させる機能を有する濃縮層を形成する。ＣＳＬ７０のドーピングは、半導体本体５０のドーピングよりも大きい。ＣＳＬ７０は、例えば、１０^１７原子／ｃｍ^３程度のドーピング、又はそれを収容する半導体本体５０の部分のドーピングの２～２０倍に含まれるドーピングを有する。

【0033】

本開示の一態様によれば、ＣＳＬ７０は、前面５０ａから始まる軸Ｚに沿って、均一でない厚さを有する。特に、ＣＳＬ７０は、活性エリア３４（ここでＲｏｎを低減する機能を実行する）で最大厚さＴ_{ＣＳＬ＿ＭＡＸ}及び第１のエッジ終端領域５８の一部分（特に、少なくとも本体領域５１と接触する部分と対向する第１のエッジ終端領域５８の端部部分（又は端部領域））で異なる厚さＴ_{ＣＳＬ＿ＭＩＮ}を有する。ＭＯＳＦＥＴ４０が第２のエッジ終端領域６８を有する実施形態では、ＣＳＬ７０は、第２のエッジ終端領域６８においても（特に、少なくとも第２のエッジ終端領域６８の延在部全体にわたって）厚さＴ_{ＣＳＬ＿ＭＩＮ}を有する。Ｔ_{ＣＳＬ＿ＭＩＮ}の値は、Ｔ_{ＣＳＬ＿ＭＡＸ}の値よりも低く、特に０～０．３μｍに含まれる。値Ｔ_{ＣＳＬ＿ＭＩＮ}は、ゼロに等しく、エッジ終端領域５８（及び存在する場合には領域６８）のＰドーパント投与量は、導電型の局所的な反転（ＮからＰへ）に起因して、ＣＳＬ７０のそれぞれのＮドーパント投与量よりも大きい。

【0034】

ＣＳＬ７０の厚さＴ_{ＣＳＬ＿ＭＡＸ}は、第１のエッジ終端領域５８の最大厚さよりも大きく、存在する場合には第２のエッジ終端領域６８の最大厚さよりも大きい。

【0035】

本開示の一態様によれば、ＣＳＬ７０は、チャネリングイオン注入によって形成される。

【0036】

チャネリング注入は、注入中のイオンビームがチャネリング方向に位置合わせされると生じる。例えば、ＳｉＣでは、方向０００－１又は方向１１－２３である。典型的には、基板は、０００－１方向に成長したインゴットから切断され、１５０ｍｍ又は２００ｍｍの直径を有する基板の場合、表面は４°勾配している（ウェハをダイシングする場合）。これは、０００－１ウェハ上にチャネリングで注入するために、注入中にイオンビームを４°の傾斜で、１１－２３ウェハについては１３°又は２１°の傾斜で傾斜させる必要があることを伴う。

【0037】

本出願人は、チャネリング効果が、半導体本体５０の前面５０ａの上に配置されたマスキング表面層、例えば、１つ以上の天然の又は意図的に加えられた酸化物層などの存在によって変化することを確認した。当該マスキング表面層を使用する場合、ＣＳＬ７０の厚さＴ_{ＣＳＬ＿ＭＩＮ}は、０に等しくてもよく、又はマスキング表面層における半導体本体５０の領域では、ＣＳＬ７０が存在しなくてもよい。ＣＳＬ７０の厚さ値Ｔ_{ＣＳＬ＿ＭＩＮ}は、当該マスキング表面層の厚さの関数であり、マスキング表面層の厚さが十分に大きい場合、ＣＳＬ７０は、当該マスキング表面層の下に延在しない。

【0038】

本出願人はまた、チャネリング効果が、半導体本体５０の表面の前面５０ａにおける領域、すなわち、ＣＳＬ７０を形成するためのチャネリング注入が生じる領域への意図的な損傷によって変化することを検証した。この損傷は、例えば、非反応性又は非ドーピング種のイオン注入によって、すなわち、半導体本体５０の導電特性を局所的に変化させることなく、その結晶格子に損傷を与えることによって得ることができる。この目的に適した化学種には、例えばＳｉ、Ａｒ、Ｇｅ、Ｈｅのイオンが含まれる。

【0039】

したがって、本開示の一態様によれば、ＣＳＬ７０を形成する間にチャネリングを変化又は抑制するために、前面５０ａに損傷領域８０が形成される。

【0040】

損傷領域８０は、半導体本体５０において前面５０ａから始まり、例えば０．１～０．６μｍ（境界を含む）に含まれる最大深さまで延在する。一実施形態では、損傷領域８０の厚さは、均一であり、更なる実施形態では、損傷領域８０の厚さは、均一ではなく、最大値０．６μｍ～最小値０．１μｍで変動する。

【0041】

損傷領域８０は、特に、厚さＴ_{ＣＳＬ＿ＭＩＮ}を有するＣＳＬ７０を形成することが望まれる半導体本体５０の部分において、ＭＯＳＦＥＴ４０のエッジ領域３６内に延在する。

【0042】

損傷領域８０を形成することは、１０^１３原子／ｃｍ^２よりも大きい注入投与量及び原子を必要な深さ全体にわたって結晶構造からシフトさせるのに十分なエネルギー（例えば、境界を含む範囲３０～３００ｋｅＶのエネルギー）を使用することを含む。損傷を導入する注入は、チャネリング条件では実行されず、プロセス中のウェハのアニーリングは、生じた損傷を除去しないように回避される。

【0043】

更なる実施形態によれば、損傷領域８０は、半導体本体５０の前面５０ａをエッチングする１つ以上のステップ、例えば物理的エッチング特性（イオン衝撃）を有するＲＩＥ（Reactive Ion Etching、反応性イオンエッチング）プロセスによって形成される。

【0044】

所望の表面部分（すなわち、厚さＴ_{ＣＳＬ＿ＭＩＮ}を有するＣＳＬ７０を有することが所望される）のみをエッチングすることによって損傷を与えるために、所望の表面部分のみを露出させるエッチングマスクが使用される。

【0045】

上述の２つの可能な損傷ステップの結果として、半導体本体５０は、損傷領域８０において、損傷領域８０に対して横方向に延在する半導体本体５０と同じ格子構造を有しない。特に、半導体本体５０は、損傷を受けると、アモルファス構造若しくは無秩序結晶構造又は半導体本体５０の意図せずに損傷を受けた部分の空間対称性のない格子構造を有する。しかしながら、本出願人は、ＣＳＬ７０を形成するためにマスクされていない注入を実施することによって、損傷領域８０において、厚さＴ_{ＣＳＬ＿ＭＩＮ}の薄い注入層が形成されることを確認した。上述したように、厚さＴ_{ＣＳＬ＿ＭＩＮ}を有するＣＳＬ７０の領域は、第１のエッジ終端領域５８及び第２のエッジ終端領域６８の厚さよりも低い厚さを有するので、厚さＴ_{ＣＳＬ＿ＭＩＮ}を有するＣＳＬ７０の存在は、ＭＯＳＦＥＴ４０の動作に影響を及ぼさない。

【0046】

値Ｔ_{ＣＳＬ＿ＭＩＮ}は、０に等しく、エッジ終端領域５８（及び存在する場合には領域６８）のＰドーパント投与量は、導電型の局所的な反転（ＮからＰへ）に起因して、ＣＳＬ７０のそれぞれのＮドーパント投与量よりも大きい。ＣＳＬ７０の厚さ値は、第１のエッジ終端領域５８及び第２のエッジ終端領域６８（存在する場合）に対して横方向の損傷領域８０において、０よりも大きいが、Ｔ_{ＣＳＬ＿ＭＡＸ}よりも小さい。

【0047】

図３は、損傷領域８０に対して横方向に延在し、前面５０ａに面する任意選択のチャネルストップ領域９０を更に示す。チャネルストップ領域９０は、特に、損傷領域８０とダイ３０のエッジ３２との間に延在する。チャネルストップ領域９０は、第１の導電性（例えばリンをドーピングすることによって得られたＮ型）を有するドーピング種の注入によって形成され、ドーパント投与量は、１・１０^１９～５・１０^２０原子／ｃｍ^３に含まれる。チャネルストップ領域９０は、ダイエッジ上のドレインと等電位リングを形成する機能を有する。

【0048】

また、損傷領域８０とダイ３０のエッジ３２との間に、深さ値Ｔ_{ＣＳＬ＿ＭＡＸ}を有するＣＳＬ７０の部分も任意選択で存在し、チャネルストップ領域９０は、ＣＳＬ７０のこの部分内に延在し、半導体本体５０においてＴ_{ＣＳＬ＿ＭＡＸ}よりも小さいそれぞれの深さ値を有することに留意されたい。

【0049】

図４は、本開示を理解するのに有用な要素に限定して、ＭＯＳＦＥＴ４０の製造プロセスのステップをフロー図によって示す。

【0050】

図４を参照すると、ステップＳ１において、半導体本体５０が設けられ、ステップＳ２において、上述した技術のいずれかに従って損傷領域８０が形成される。次いで、ステップＳ３において、チャネリングイオン注入によってＣＳＬ７０が形成される。前に説明したように、ＣＳＬ７０は、注入マスクが存在しない場合であっても、損傷領域８０の存在及び不在の結果として、損傷領域８０において、及び損傷領域８０に対して横方向にそれぞれ異なる厚さＴ_{ＣＳＬ＿ＭＩＮ}及びＴ_{ＣＳＬ＿ＭＡＸ}を有する。最後に、ステップＳ４において、エッジ終端領域５８、６８は、従来のイオン注入又はランダムイオン注入（非チャネリング）によって形成される。

【0051】

ステップＳ２は、前述のようにマスキング表面層を形成することによって置き換えられてもよい。しかしながら、注入によって損傷領域８０を形成することは、マスキング表面層を形成することに関して、マスキング表面層を選択的に除去する更なるステップを必要としないという利点を有する。

【0052】

上述したステップＳ１～Ｓ４に続いて、ＭＯＳＦＥＴ４０の構造は、エッジ領域３６に関して、フィールド誘電体層６０、導電層６２、メタライゼーション６３、及びパッシベーション層６４の形成によって完成される。

【0053】

本開示の利点は、前述したことから明らかである。特に、本開示によれば、図４のステップＳ３においてハードマスクを使用する必要はない。更に、エッジ終端領域５８、６８を形成することは、所望の深さ及び導電性に達するために高エネルギー及び高投与量のイオン注入を使用することを必要としない。

【0054】

最後に、添付の特許請求の範囲において定義される本開示の範囲から逸脱することなく、本明細書において記載及び図示されるものに対して修正及び変形が行われ得ることが明らかである。

【0055】

例えば、本開示は、垂直チャネルＭＯＳＦＥＴ以外の電子デバイス、例えば、水平チャネルＭＯＳＦＥＴ、トレンチＦＥＴ、ダイオード、サイリスタ、ＭＥＳＦＥＴ、ＭＩＳＦＥＴ、ＩＧＢＴなどに適用される。

【0056】

更に、半導体本体５０は、例えばＧａＮなどのＳｉＣ以外の材料であり得る。

【0057】

更に、半導体本体５０は、半導体材料（ＳｉＣ、ＧａＮなど）の基板及び任意選択で基板上に成長させた１つ以上のエピタキシャル表面層を備え得る。

【0058】

更に、一実施形態では、図３及び図５に示される本体領域５１、すなわち、第１のエッジ終端領域５８と直接電気的に接続している本体領域は、ソース領域５２を収容していない。実際、この実施形態では、示された本体領域５１は、すなわち、電気伝導に関与しないように設計されたデバイス４０のエリアの近くで、エッジ領域３６まで延在し、ソース領域が存在しないことにより、エッジ領域３６に向かう電荷キャリア（伝導電流）の流れが防止される。

【0059】

要約すると、したがって、本開示は、電子デバイス４０であって、
第１の導電性（例えば、Ｎ）及び第１のドーピング値を有し、方向Ｚに沿って互いに対向する前面５０ａ及び後面５０ｂが設けられた半導体本体５０と、
使用時に、電子デバイスの導電チャネルを収容するように構成された活性エリア３４と、
活性エリア３４を取り囲み、活性エリア３４と構造的に連続しており、第１の導電性（Ｎ）とは反対の第２の導電性（例えば、Ｐ）を有し、前面５０ａから始まり、方向Ｚに沿って、第１の値を有する最大深さまで半導体本体５０内に延在するエッジ終端領域（前述の領域５８のみ、又は領域５８及び６８の両方）を少なくとも部分的に収容するエッジ領域３６（第１の深さ値は、エッジ終端領域５８の値であるか、又はエッジ終端領域５８及びエッジ終端領域６８が存在する場合にはエッジ終端領域５８及びエッジ終端領域６８の深さ値の大きい方である）と、を備える、電子デバイス４０に関する。

【0060】

エッジ領域３６はまた、活性エリア３４内、及び部分的にエッジ領域３６内に延在し、前面５０ａに面する電流拡散層（ＣＳＬ）７０を収容し、ＣＳＬ７０は、導電性Ｎ及び第１のドーピング値よりも大きい第２のドーピング値を有する。ＣＳＬ７０は、エッジ終端領域の少なくとも一部（すなわち、領域５８の一部、及び存在する場合には領域６８の一部）に少なくとも存在しない。言い換えれば、ＣＳＬ７０は、エッジ終端領域の少なくとも一部（すなわち、領域５８の一部、及び存在する場合には領域６８の一部）において、最小深さ値Ｔ_{ＣＳＬ＿ＭＩＮ}を有し、値Ｔ_{ＣＳＬ＿ＭＩＮ}は、０に等しく、エッジ終端領域のＰドーパント投与量は、ＣＳＬ７０のそれぞれのＮドーパント投与量よりも大きい。ＣＳＬ７０はまた、半導体本体５０において、前面５０ａから始まり、最大値Ｔ_{ＣＳＬ＿ＭＡＸ}と最小値Ｔ_{ＣＳＬ＿ＭＩＮ}との間で可変である深さを有し、最大深さ値Ｔ_{ＣＳＬ＿ＭＡＸ}は、第１の深さ値よりも大きく、最小深さ値Ｔ_{ＣＳＬ＿ＭＩＮ}は、第１の深さ値よりも小さい。

【0061】

更なる実施形態では、電子デバイス４０（ここでは、ＭＯＳＦＥＴ）は、エッジ領域３６内に、エッジ領域３６の延在範囲全体にわたって延在する損傷領域８０を有する。したがって、エッジ領域３６では、ＣＳＬ７０が深さ値Ｔ_{ＣＳＬ＿ＭＡＸ}に達することはない。第１のエッジ終端領域５８及び、存在する場合には、第２のエッジ終端領域６８は、損傷領域８０の一部分にわたって、又は損傷領域８０の延在部全体にわたって交互に延在する。

【0062】

図５を参照すると、損傷領域８０及びエッジ終端領域５８（及び任意選択で領域６８）の両方がエッジ領域３６の延在部全体にわたって延在する場合、ＣＳＬ７０は、エッジ領域３６に存在しない。図３の要素に対応する図５の要素は、同じ参照番号で示され、更に説明されない。

【0063】

電子デバイス（４０）は、第１の導電性（Ｎ）及び第１のドーピング値を有し、前面（５０ａ）が設けられた半導体本体（５０）と、使用時に、電子デバイスの導電チャネルを収容するように構成された活性エリア（３４）と、活性エリア（３４）を取り囲み、活性エリア（３４）と構造的に連続しており、第１の導電性（Ｎ）とは反対の第２の導電性（Ｐ）を有し、前面（５０ａ）から始まり、前面（５０ａ）に直交する方向（Ｚ）に沿って第１の値を有する最大深さまで半導体本体（５０）内に延在するエッジ終端領域（５８；５８、６８）を少なくとも部分的に収容するエッジ領域（３６）と、当該活性エリア（３４）内、及び部分的に当該エッジ領域（３６）内に延在し、前面（５０ａ）に面する電流拡散層（ＣＳＬ）（７０）であって、ＣＳＬ（７０）が、第１の導電性（Ｎ）及び第１のドーピング値よりも大きい第２のドーピング値を有し、ＣＳＬ（７０）が、エッジ領域（３６）において、前面（５０ａ）から始まり、第２の深さ値（Ｔ_{ＣＳＬ＿ＭＡＸ}）と第３の深さ値（Ｔ_{ＣＳＬ＿ＭＩＮ}）との間で可変である深さを有し、当該第２の深さ値（Ｔ_{ＣＳＬ＿ＭＡＸ}）が、エッジ終端領域の第１の深さ値よりも大きく、当該第３の深さ値（Ｔ_{ＣＳＬ＿ＭＩＮ}）が、エッジ終端領域の第１の深さ値よりも小さく、ＣＳＬ（７０）が、エッジ終端領域（５８；５８、６８）の少なくとも一部において第３の深さ値（Ｔ_{ＣＳＬ＿ＭＩＮ}）を有することを特徴とする、電流拡散層、ＣＳＬ（７０）と、を含むものとして要約され得る。

【0064】

半導体本体（５０）は、空間対称性のある格子構造を有する材料であってもよく、電子デバイス（４０）は、前面（５０ａ）においてエッジ領域（３６）の一部に延在する損傷領域（８０）を更に含んでもよく、半導体本体（５０）は、アモルファス格子構造又は空間対称性のない格子構造を有してもよい。

【0065】

エッジ終端領域（５８；５８、６８）は、当該損傷領域（８０）に少なくとも部分的に延在し、当該損傷領域（８０）であり得る場合には当該損傷領域（８０）上に完全に重畳されてもよく、したがって重畳エリアを形成し、また、エッジ終端領域（５８；５８、６８）の当該第１の深さ値まで、損傷領域（８０）の下に延在してもよい。

【0066】

第３の深さ値（Ｔ_{ＣＳＬ＿ＭＩＮ}）は、ゼロであってもよく、ＣＳＬ７０は、エッジ終端領域５８；５８、６８）と損傷領域（８０）との間の重畳ゾーンにおいて第３の深さ値（Ｔ_{ＣＳＬ＿ＭＩＮ}）を有してもよく、損傷領域（８０）は、重畳ゾーンに対して横方向に更に延在してもよく、ＣＳＬ７０は、重畳ゾーンに横方向に隣接する損傷領域８０において、０よりも大きく第２の深さ値（Ｔ_{ＣＳＬ＿ＭＡＸ}）よりも小さい第４の深さ値を有する。

【0067】

当該損傷領域（８０）は、例えば、Ｓｉ、Ａｒ、Ｇｅ、Ｈｅなどの非反応性又は非ドーピングイオン種を収容し得る。

【0068】

当該損傷領域（８０）は、前面（５０ａ）から始まり、第１の深さ値及び第２の深さ値よりも小さくてもよい第５の値を有する最大深さ（Ｔ_{ＣＳＬ＿ＭＡＸ}）全体にわたって半導体本体（５０）内に延在し得る。

【0069】

損傷領域（８０）の第５の深さ値は、０．１～０．６μｍであってもよい。

【0070】

活性エリア（３４）は、第２の導電性（Ｐ）を有する少なくとも１つの本体領域（５１）及び本体領域内の第１の導電性（Ｎ）を有する少なくとも１つのソース領域（５２）を含み得、本体領域は、前面（５０ａ）から始まり、第２の深さ値（Ｔ_{ＣＳＬ＿ＭＡＸ}）よりも小さい第６の値を有する最大深さまで半導体本体（５０）内に延在し得る。

【0071】

エッジ終端領域（５８；５８、６８）は、本体領域と電気的に接触していてもよく、本体領域のそれぞれのドーピングよりも大きいドーピングを有してもよい。

【0072】

エッジ終端領域（５８；５８、６８）は、相互に電気的に連続する第１のガードリング（５８）及び第２のガードリング（６８）を含んでもよく、第１のガードリングは、第２のガードリングのドーピングよりも大きいドーピングを有し、第１の端部部分を通して本体領域に直接電気的に接続されており、第２のガードリングは、第１のガードリングの第２の端部部分において第１のガードリングに直接電気的に接続されている。

【0073】

半導体本体（５０）は、シリコンカーバイド、特に３Ｃ－ＳｉＣ、４Ｈ－ＳｉＣ、６Ｈ－ＳｉＣであってもよい。

【0074】

当該デバイスは、以下のうちの１つであり得る：縦型伝導トランジスタは、半導体本体（５０）の、当該方向（Ｚ）に沿って前面（５０ａ）と対向する後面（５０ｂ）に延在するドレイン領域（５４）を更に含み得、水平型伝導トランジスタは、半導体本体（５０）の前面（５０ａ）に延在するドレイン領域を更に含み得る。

【0075】

電子デバイス（４０）は、第１の導電性（Ｎ）及び第１のドーピング値を有し、前面（５０ａ）が設けられた半導体本体（５０）と、使用時に、電子デバイスの導電チャネルを収容するように構成された活性エリア（３４）と、活性エリア（３４）を取り囲み、活性エリア（３４）と構造的に連続しており、第１の導電性（Ｎ）とは反対の第２の導電性（Ｐ）を有し、前面（５０ａ）から始まり、前面（５０ａ）に直交する方向（Ｚ）に沿って第１の値を有する最大深さまで半導体本体（５０）内に延在するエッジ終端領域（５８；５８、６８）を少なくとも部分的に収容するエッジ領域（３６）と、当該活性エリア（３４）内に延在し、第１の導電性（Ｎ）及び第１のドーピング値よりも大きい第２のドーピング値を有する電流拡散層（ＣＳＬ）（７０）であって、ＣＳＬ（７０）が、エッジ領域（３６）に存在しないことを特徴とする、電流拡散層、（ＣＳＬ）（７０）と、を含むものとして要約され得る。

【0076】

電子デバイス（４０）を製造する方法は、第１の導電性（Ｎ）と第１のドーピング値とを有し、前面（５０ａ）が設けられた半導体本体（５０）であって、半導体本体（５０）が、使用時に電子デバイスの導電チャネルを収容するように構成された活性エリア（３４）と、活性エリア（３４）を取り囲み、活性エリア（３４）と構造的に連続しているエッジ領域（３６）とを含む、半導体本体（５０）を配置するステップ（Ｓ１）と、エッジ領域（３６）内に、第１の導電性（Ｎ）とは反対の第２の導電性（Ｐ）を有し、前面（５０ａ）から始まり、前面（５０ａ）に直交する方向（Ｚ）に沿って第１の値を有する最大深さまで半導体本体（５０）内に延在するエッジ終端領域（５８、５８、６８）を少なくとも部分的に形成するステップと、当該活性エリア（３４）内、及び部分的に当該エッジ領域（３６）内に、前面（５０ａ）に面する電流拡散層（ＣＳＬ）（７０）を形成するステップ（Ｓ３）と、を含み、ＣＳＬ（７０）を形成するステップ（Ｓ３）は、ＣＳＬ（７０）が、第１の導電性（Ｎ）及び第１のドーピング値よりも大きい第２のドーピング値を有し、ＣＳＬ（７０）を形成するステップ（Ｓ３）が、エッジ領域（３６）において、前面（５０ａ）から始まる第２の深さ値（Ｔ_{ＣＳＬ＿ＭＡＸ}）と第３の深さ値（Ｔ_{ＣＳＬ＿ＭＩＮ}）との間で可変である深さを有するＣＳＬ（７０）を形成することを含み、当該第２の深さ値（Ｔ_{ＣＳＬ＿ＭＡＸ}）が、第１の深さ値よりも大きく、当該第３の深さ値（Ｔ_{ＣＳＬ＿ＭＩＮ}）が、第１の深さ値よりも小さく、ＣＳＬ（７０）が、エッジ終端領域（５８；５８、６８）の少なくとも一部において第３の深さ値（Ｔ_{ＣＳＬ＿ＭＩＮ}）を有することを特徴とするものとして要約され得る。

【0077】

半導体本体（５０）は、空間対称性のある格子構造を有する材料であってもよく、前面（５０ａ）のエッジ領域（３６）の選択部分において、当該空間対称性を変化させて、それによってアモルファス格子構造又は空間対称性のない格子構造を有する損傷領域（８０）を形成するステップを更に含んでもよく、当該損傷領域（８０）を形成するステップは、ＣＳＬ（７０）及びエッジ終端領域（５８；５８、６８）を形成するステップの前に実行される。

【0078】

損傷領域（８０）を形成するステップは、例えばＳｉ、Ａｒ、Ｇｅ、Ｈｅなどの非反応性イオン種又は非ドーピングイオン種の注入を実行することを含み得る。

【0079】

損傷領域（８０）を形成するステップは、エッチングを実行することを含み得る。

【0080】

ＣＳＬ（７０）を形成するステップは、エッジ終端領域（５８；５８、６８）を形成するステップの前に実行され得、半導体本体（５０）において、損傷領域（８０）及び損傷領域（８０）に対して横方向の両方でチャネリングイオン注入を実行することを含み得、ＣＳＬ（７０）は、損傷領域（８０）に対して横方向に第２の深さ値（Ｔ_{ＣＳＬ＿ＭＡＸ}）及び損傷領域（８０）において第３の深さ値（Ｔ_{ＣＳＬ＿ＭＩＮ}）を有する。

【0081】

エッジ終端領域（５８；５８、６８）を形成することは、当該損傷領域（８０）に少なくとも部分的に第２の導電性（Ｐ）を有するイオン種の注入を実行することを含み得る。

【0082】

損傷領域（８０）を形成するステップは、以下のパラメータ：－３０ｋｅＶ～３００ｋｅＶに含まれる注入エネルギーと、１０^１３原子／ｃｍ^２程度の注入投与量と、を使用して非反応性イオン種又は非ドーピングイオン種の当該注入を実行することを含み得る。

【0083】

上で説明される様々な実施形態を組み合わせて、更なる実施形態を提供することができる。実施形態の態様は、必要に応じて、様々な特許、出願、及び刊行物の概念を採用するように変更して、更なる実施形態を提供することができる。

【0084】

これらの変更は、上記の詳細な説明に照らして実施形態に対して行うことができる。一般に、以下の特許請求の範囲において、使用される用語は、特許請求の範囲を本明細書及び特許請求の範囲に開示された特定の実施形態に限定するように解釈されるべきではなく、そのような特許請求の範囲が権利を与えられる均等物の全範囲とともに全ての可能な実施形態を含むように解釈されるべきである。したがって、特許請求の範囲は本開示によって限定されるものではない。

【図1】

【図2】

【図3】

【図4】

【図5】

【外国語明細書】