知財求人 - 知財ポータルサイト「IP Force」
▶ ルネサス エレクトロニクス アメリカ インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024125221
(43)【公開日】2024-09-13
(54)【発明の名称】電圧レギュレータのオーバーシュート検出
(51)【国際特許分類】
H02M 3/155 20060101AFI20240906BHJP
【ＦＩ】
H02M3/155 C
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2024032143
(22)【出願日】2024-03-04
(31)【優先権主張番号】63/488,342
(32)【優先日】2023-03-03
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】518364964
【氏名又は名称】ルネサス エレクトロニクス アメリカ インコーポレイテッド
【氏名又は名称原語表記】ＲＥＮＥＳＡＳ ＥＬＥＣＴＲＯＮＩＣＳ ＡＭＥＲＩＣＡ ＩＮＣ．
【住所又は居所原語表記】１００１ Ｍｕｒｐｈｙ Ｒａｎｃｈ Ｒｏａｄ， Ｍｉｌｐｉｔａｓ， Ｃａｌｉｆｏｒｎｉａ ９５０３５， Ｕ．Ｓ．Ａ．
(74)【代理人】
【識別番号】110002066
【氏名又は名称】弁理士法人筒井国際特許事務所
(72)【発明者】
【氏名】ジョン・スチュアート・クライン
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA20
5H730AS05
5H730BB13
5H730BB57
5H730DD04
5H730EE13
5H730EE59
5H730FD01
5H730FG05
5H730FG12
5H730XX03
5H730XX12
5H730XX23
5H730XX32
5H730XX43
(57)【要約】 （修正有）
【課題】電圧レギュレータ回路におけるオーバーシュート検出に関する。
【解決手段】電圧レギュレータ１００のフィードバック回路は、第１の比較器１０４と、第２の比較器１０６と、論理回路１０８とを含む。第１の比較器１０４は、電圧調整目標信号とフィードバック電圧信号との比較に基づいてオーバーシュート信号を生成するように構成される。第２の比較器１０６は、電流検知増幅電圧ＶＣＳＡと基準電圧ＲＥＦとの比較に基づいて順方向電流信号を生成するように構成される。論理回路１０８は、オーバーシュート信号および順方向電流信号に基づいて遮断信号を生成するように構成される。インダクタＬの第２の端部と基準接地との間に接続されたトランジスタＬＦＥＴのゲート信号ＬＧＡＴＥは、遮断信号に少なくとも部分的に基づいて生成され、真の値を有する遮断信号に少なくとも部分的に基づいてトランジスタＬＦＥＴを開かせるように構成される。
【選択図】図２
【解決手段】電圧レギュレータ１００のフィードバック回路は、第１の比較器１０４と、第２の比較器１０６と、論理回路１０８とを含む。第１の比較器１０４は、電圧調整目標信号とフィードバック電圧信号との比較に基づいてオーバーシュート信号を生成するように構成される。第２の比較器１０６は、電流検知増幅電圧ＶＣＳＡと基準電圧ＲＥＦとの比較に基づいて順方向電流信号を生成するように構成される。論理回路１０８は、オーバーシュート信号および順方向電流信号に基づいて遮断信号を生成するように構成される。インダクタＬの第２の端部と基準接地との間に接続されたトランジスタＬＦＥＴのゲート信号ＬＧＡＴＥは、遮断信号に少なくとも部分的に基づいて生成され、真の値を有する遮断信号に少なくとも部分的に基づいてトランジスタＬＦＥＴを開かせるように構成される。
【選択図】図２
【特許請求の範囲】
【請求項1】
電源入力と、
基準接地と、
第１の端部および第２の端部を含むインダクタであって、前記第２の端部が負荷に接続される、インダクタと、
電源入力と前記インダクタの前記第１の端部との間に配置された第１のトランジスタと、
前記基準接地と前記インダクタの前記第１の端部との間に配置された第２のトランジスタと、
前記インダクタの前記第２の端部と前記基準接地との間に配置されたコンデンサと、
前記第２のトランジスタのゲート信号を出力するように構成されたフィードバック回路であって、前記第２のトランジスタのゲートを制御して前記第２のトランジスタを開閉するように構成されたフィードバック回路と、
を含む電圧レギュレータ回路を含み、
前記フィードバック回路は、
第１の比較器であって、前記第１の比較器は、電圧調整目標信号とフィードバック電圧信号との比較に基づいてオーバーシュート信号を生成するように構成され、前記フィードバック電圧信号は、前記インダクタの前記第２の端部で測定された出力電圧と、前記インダクタの前記第２の端部で測定された負荷電流に対応する電流検知増幅電圧とに少なくとも部分的に基づいて決定される、第１の比較器と、
第２の比較器であって、前記第２の比較器は、前記電流検知増幅電圧と基準電圧との比較に基づいて順方向電流信号を生成するように構成された第２の比較器と、
論理回路であって、前記論理回路は、前記オーバーシュート信号と前記順方向電流信号とに基づいて遮断信号を生成するように構成され、前記ゲート信号は、前記遮断信号に少なくとも部分的に基づいて生成され、前記ゲート信号は、真の値を有する前記遮断信号に少なくとも部分的に基づいて前記第２のトランジスタを開かせるように構成される、論理回路と、
を含む、半導体装置。
基準接地と、
第１の端部および第２の端部を含むインダクタであって、前記第２の端部が負荷に接続される、インダクタと、
電源入力と前記インダクタの前記第１の端部との間に配置された第１のトランジスタと、
前記基準接地と前記インダクタの前記第１の端部との間に配置された第２のトランジスタと、
前記インダクタの前記第２の端部と前記基準接地との間に配置されたコンデンサと、
前記第２のトランジスタのゲート信号を出力するように構成されたフィードバック回路であって、前記第２のトランジスタのゲートを制御して前記第２のトランジスタを開閉するように構成されたフィードバック回路と、
を含む電圧レギュレータ回路を含み、
前記フィードバック回路は、
第１の比較器であって、前記第１の比較器は、電圧調整目標信号とフィードバック電圧信号との比較に基づいてオーバーシュート信号を生成するように構成され、前記フィードバック電圧信号は、前記インダクタの前記第２の端部で測定された出力電圧と、前記インダクタの前記第２の端部で測定された負荷電流に対応する電流検知増幅電圧とに少なくとも部分的に基づいて決定される、第１の比較器と、
第２の比較器であって、前記第２の比較器は、前記電流検知増幅電圧と基準電圧との比較に基づいて順方向電流信号を生成するように構成された第２の比較器と、
論理回路であって、前記論理回路は、前記オーバーシュート信号と前記順方向電流信号とに基づいて遮断信号を生成するように構成され、前記ゲート信号は、前記遮断信号に少なくとも部分的に基づいて生成され、前記ゲート信号は、真の値を有する前記遮断信号に少なくとも部分的に基づいて前記第２のトランジスタを開かせるように構成される、論理回路と、
を含む、半導体装置。
【請求項2】
前記ゲート信号は、前記遮断信号とパルス幅変調信号とに少なくとも部分的に基づいて生成される、請求項１に記載の半導体装置。
【請求項3】
前記第２のトランジスタは、開いているときにダイオードとして機能するように構成され、前記インダクタの両端間の電圧差は、前記ダイオードの両端間の電圧差と前記コンデンサの両端間の電圧差との組み合わせに等しい、請求項１に記載の半導体装置。
【請求項4】
前記論理回路は、両方の信号が真の値を有する前記オーバーシュート信号および前記順方向電流信号に基づいて、真の値を有する前記遮断信号を生成するように構成される、請求項１に記載の半導体装置。
【請求項5】
前記第１の比較器は、前記電圧調整目標信号が前記フィードバック電圧信号よりも小さいことに基づいて、真の値を有する前記オーバーシュート信号を生成するように構成される、請求項１に記載の半導体装置。
【請求項6】
前記第２の比較器は、前記電流検知増幅電圧が前記基準電圧よりも大きいことに基づいて、真の値を有する前記順方向電流信号を生成するように構成される、請求項１に記載の半導体装置。
【請求項7】
前記インダクタは、前記第２のトランジスタが閉じているときには第１の速度で、前記第２のトランジスタが開いているときには第２の速度で、前記コンデンサにエネルギーを放出するように構成され、前記第２の速度は、前記第１の速度よりも速い、請求項１に記載の半導体装置。
【請求項8】
負荷線電流に対応する電流検知増幅電圧信号を取得すること、
電流検知増幅電圧信号と基準値との比較に基づいて、前記負荷線電流がインダクタの第１の端部からコンデンサに順方向に流れていることを判定すること、
電圧調整目標信号を取得すること、
負荷線の出力電圧に基づいてフィードバック信号を取得すること、
前記電圧調整目標信号と前記フィードバック信号との比較に基づいて、電圧オーバーシュートが進行中であることを判定すること、
前記負荷線電流が順方向に流れているとの判定と、前記電圧オーバーシュートが進行中であることの判定とに基づいて、前記インダクタの第２の端部と基準接地との間に配置されたトランジスタを開くことであって、前記トランジスタを開くことは、前記インダクタの両端間の電圧差を増大させて、トランジスタに蓄積されたエネルギーの前記コンデンサへの散逸速度を増大させることである、トランジスタを開くこと、
を含む電圧調整方法。
電流検知増幅電圧信号と基準値との比較に基づいて、前記負荷線電流がインダクタの第１の端部からコンデンサに順方向に流れていることを判定すること、
電圧調整目標信号を取得すること、
負荷線の出力電圧に基づいてフィードバック信号を取得すること、
前記電圧調整目標信号と前記フィードバック信号との比較に基づいて、電圧オーバーシュートが進行中であることを判定すること、
前記負荷線電流が順方向に流れているとの判定と、前記電圧オーバーシュートが進行中であることの判定とに基づいて、前記インダクタの第２の端部と基準接地との間に配置されたトランジスタを開くことであって、前記トランジスタを開くことは、前記インダクタの両端間の電圧差を増大させて、トランジスタに蓄積されたエネルギーの前記コンデンサへの散逸速度を増大させることである、トランジスタを開くこと、
を含む電圧調整方法。
【請求項9】
電流検知増幅電圧信号を再取得すること、
前記再取得された電流検知増幅電圧信号と前記基準値との比較に基づいて、前記負荷線電流が停止していること、または、前記負荷線電流が前記コンデンサから前記インダクタの前記第１の端部へ逆方向に流れていることを判定すること、
前記負荷線電流が前記コンデンサから前記インダクタの前記第１の端部へ逆方向に流れているとの判定に基づいて、前記インダクタの第２の端部と基準接地との間に配置されたトランジスタを閉じること、
をさらに含む、請求項８に記載の方法。
前記再取得された電流検知増幅電圧信号と前記基準値との比較に基づいて、前記負荷線電流が停止していること、または、前記負荷線電流が前記コンデンサから前記インダクタの前記第１の端部へ逆方向に流れていることを判定すること、
前記負荷線電流が前記コンデンサから前記インダクタの前記第１の端部へ逆方向に流れているとの判定に基づいて、前記インダクタの第２の端部と基準接地との間に配置されたトランジスタを閉じること、
をさらに含む、請求項８に記載の方法。
【請求項10】
フィードバック信号を再取得すること、
電圧調整目標信号と前記再取得されたフィードバック信号との比較に基づいて、電圧オーバーシュートがもはや進行中ではないことを判定すること、
電圧オーバーシュートもはや進行中でないという判定に基づいて、インダクタの第２の端部と基準接地との間に配置されたトランジスタを閉じること、
をさらに含む、請求項８に記載の方法。
電圧調整目標信号と前記再取得されたフィードバック信号との比較に基づいて、電圧オーバーシュートがもはや進行中ではないことを判定すること、
電圧オーバーシュートもはや進行中でないという判定に基づいて、インダクタの第２の端部と基準接地との間に配置されたトランジスタを閉じること、
をさらに含む、請求項８に記載の方法。
【請求項11】
前記電流検知増幅電圧信号と前記基準値との前記比較に基づいて、前記負荷線電流がインダクタの第１の端部からコンデンサに順方向に流れていることを判定することは、前記電流検知増幅電圧信号が前記基準値よりも大きいことを決定することを含む、請求項８に記載の方法。
【請求項12】
前記電圧調整目標信号と前記フィードバック信号との前記比較に基づいて、前記電圧オーバーシュートが進行中であると判定することは、前記電圧調整目標信号が前記フィードバック信号よりも小さいと決定することを含む、請求項８に記載の方法。
【請求項13】
前記負荷線電流が前記順方向に流れているとの前記判定および前記電圧オーバーシュートが進行中であるとの前記判定に基づいて、前記インダクタの前記第２の端部と前記基準接地との間に配置された前記トランジスタを開くことは、前記電流検知増幅電圧信号が前記基準値よりも大きく、前記電圧調整目標信号が前記フィードバック信号よりも小さいと判定することを含む、請求項８に記載の方法。
【請求項14】
第１の比較器であって、前記第１の比較器は、電圧調整目標信号とフィードバック電圧信号との比較に基づいて、オーバーシュート信号を生成するように構成され、前記フィードバック電圧信号は、電圧レギュレータのインダクタの第１の端部で測定された出力電圧と、前記インダクタの前記第１の端部で測定された負荷電流に対応する電流検知増幅電圧とに少なくとも部分的に基づいて決定される、第１の比較器と、
第２の比較器であって、前記第２の比較器は、電流検知増幅電圧と基準電圧との比較に基づいて、順方向電流信号を生成するように構成される第２の比較器と、
論理回路であって、前記論理回路は、オーバーシュート信号および順方向電流信号に基づいて、遮断信号を生成するように構成され、前記インダクタの第２の端部と基準接地との間に接続されたトランジスタのゲート信号は、遮断信号に少なくとも部分的に基づいて生成され、ゲート信号は、真の値を有する遮断信号に少なくとも部分的に基づいてトランジスタを開かせるように構成される、論理回路と、
を含む、電圧レギュレータのフィードバック回路。
第２の比較器であって、前記第２の比較器は、電流検知増幅電圧と基準電圧との比較に基づいて、順方向電流信号を生成するように構成される第２の比較器と、
論理回路であって、前記論理回路は、オーバーシュート信号および順方向電流信号に基づいて、遮断信号を生成するように構成され、前記インダクタの第２の端部と基準接地との間に接続されたトランジスタのゲート信号は、遮断信号に少なくとも部分的に基づいて生成され、ゲート信号は、真の値を有する遮断信号に少なくとも部分的に基づいてトランジスタを開かせるように構成される、論理回路と、
を含む、電圧レギュレータのフィードバック回路。
【請求項15】
前記ゲート信号は、前記遮断信号と、コントローラから得られるパルス幅変調信号とに少なくとも部分的に基づいて生成される、請求項１４に記載の電圧レギュレータのフィードバック回路。
【請求項16】
前記トランジスタは、開いているときにダイオードとして機能するように構成され、前記インダクタの両端の電圧差は、前記ダイオードの両端間の電圧差と、前記インダクタの前記第１の端部に接続されたコンデンサの両端間の電圧差との組み合わせに等しい、請求項１４に記載の電圧レギュレータのフィードバック回路。
【請求項17】
前記論理回路は、両方の信号が真の値を有する前記オーバーシュート信号および前記順方向電流信号に基づいて、真の値を有する前記遮断信号を生成するように構成される、請求項１４に記載の電圧レギュレータのフィードバック回路。
【請求項18】
前記第１の比較器は、前記電圧調整目標信号が前記フィードバック電圧信号よりも小さいことに基づいて、真の値を有する前記オーバーシュート信号を生成するように構成される、請求項１４に記載の電圧レギュレータのフィードバック回路。
【請求項19】
前記第２の比較器は、前記電流検知増幅電圧が前記基準電圧よりも大きいことに基づいて、真の値を有する前記順方向電流信号を生成するように構成される、請求項１４に記載の電圧レギュレータのフィードバック回路。
【請求項20】
前記インダクタは、第２のトランジスタが閉じているときの第１の速度、および前記第２のトランジスタが開いているときの第２の速度で、前記インダクタの前記第１の端部に接続されたコンデンサにエネルギーを放出するように構成され、前記第２の速度は、前記第１の速度よりも速い、請求項１４に記載の電圧レギュレータのフィードバック回路。
【発明の詳細な説明】
【技術分野】
【0001】
（関連出願の相互参照）
本出願は、２０２３年３月３日に出願された米国特許出願第６３／４８８，３４２号（３５Ｕ．Ｓ．Ｃ．１１９（ｅ））：発明の名称「度ループ制御による電圧レギュレータの高速オーバーシュートの検出方法」に基づく優先権の利益を主張するものであり、その開示全体が参照により本明細書に組み込まれる。
本出願は、２０２３年３月３日に出願された米国特許出願第６３／４８８，３４２号（３５Ｕ．Ｓ．Ｃ．１１９（ｅ））：発明の名称「度ループ制御による電圧レギュレータの高速オーバーシュートの検出方法」に基づく優先権の利益を主張するものであり、その開示全体が参照により本明細書に組み込まれる。
【0002】
本開示は、一般に半導体装置に関する。より具体的には、本開示は、電圧レギュレータ回路におけるオーバーシュート検出に関する。
【背景技術】
【0003】
電圧レギュレータ回路は、１つまたは複数の負荷による使用のために、電源から調整された一定の出力電圧を生成するための仲介として働く。そのような電圧レギュレータ回路は、バック、ブースト、および低ドロップアウト（ＬＤＯ）レギュレータ構成要素などの線形または他の電圧レギュレータ構成要素を利用し得る。場合によっては、負荷の電力要件が急速に減少するとき、例えばインダクタ内の電圧レギュレータ回路にすでに存在する過剰電力は、例えば、出力コンデンサに分路し、その後、出力コンデンサを接地に排出することによって、消散される必要があり得る。
【発明の概要】
【0004】
一実施形態では、電圧レギュレータ回路を含む半導体装置が開示される。電圧レギュレータ回路は、電力入力と、基準接地と、第１の端部および第２の端部を含むインダクタであって、第２の端部が負荷に接続されるインダクタと、電力入力とインダクタの第１の端部との間に配置される第１のトランジスタと、基準接地とインダクタの第１の端部との間に配置される第２のトランジスタと、インダクタの第２の端部と基準接地との間に配置されるコンデンサと、第２のトランジスタのためのゲート信号を出力するように構成されるフィードバック回路とを含む。ゲート信号は、第２のトランジスタのゲートを制御して、第２のトランジスタを開閉するように構成される。フィードバック回路は、第１の比較器を含む。第１の比較器は、電圧調整目標信号とフィードバック電圧信号との比較に基づいてオーバーシュート信号を生成するように構成される。フィードバック電圧信号は、インダクタの第２の端部で測定された出力電圧と、インダクタの第２の端部で測定された負荷電流に対応する電流検知増幅電圧とに少なくとも部分的に基づいて決定される。フィードバック回路は、第２の比較器を含む。第２の比較器は、電流検知増幅電圧と基準電圧との比較に基づいて順方向電流信号を生成するように構成される。フィードバック回路は、論理回路を含む。論理回路は、オーバーシュート信号および順方向電流信号に基づいて、遮断信号を生成するように構成される。ゲート信号は、遮断信号に少なくとも部分的に基づいて生成される。ゲート信号は、真の値を有する遮断信号に少なくとも部分的に基づいて、第２のトランジスタを開かせるように構成される。
【0005】
一実施形態では、電圧調整方法が開示される。本方法は、負荷線電流に対応する電流検知増幅電圧信号を取得することと、電流検知増幅電圧信号と基準値との比較に基づいて、負荷線電流がインダクタの第１の端部からコンデンサに順方向に流れていると判定することと、電圧調整目標信号を取得することと、負荷線の出力電圧に基づいてフィードバック信号を取得することと、電圧調整目標信号とフィードバック信号との比較に基づいて、電圧オーバーシュートが進行中であると判定することと、負荷線電流が順方向に流れていると判定することと、電圧オーバーシュートが進行中であると判定することとに基づいて、インダクタの第２の端部と基準接地との間に配置されたトランジスタを開くこととを判定することとを含む。トランジスタの開口部は、インダクタの両端間の電圧差を増加させて、トランジスタに蓄積されたエネルギーのコンデンサへの消散速度を増加させる。
【0006】
一実施形態では、電圧レギュレータのフィードバック回路が開示される。電圧レギュレータのフィードバック回路は、第１の比較器を含む。第１の比較器は、電圧調整目標信号とフィードバック電圧信号との比較に基づいてオーバーシュート信号を生成するように構成される。フィードバック電圧信号は、電圧レギュレータのインダクタの第１の端部で測定された出力電圧と、インダクタの第１の端部で測定された負荷電流に対応する電流検知増幅電圧とに少なくとも部分的に基づいて決定される。電圧レギュレータのフィードバック回路は、第２の比較器を含む。第２の比較器は、電流検知増幅電圧と基準電圧との比較に基づいて順方向電流信号を生成するように構成される。電圧レギュレータのフィードバック回路は、論理回路を含む。論理回路は、オーバーシュート信号および順方向電流信号に基づいて、遮断信号を生成するように構成される。インダクタの第２の端部と基準接地との間に接続されたトランジスタのゲート信号は、遮断信号に少なくとも部分的に基づいて生成される。ゲート信号は、真の値を有する遮断信号に少なくとも部分的に基づいて、トランジスタを開かせるように構成される。
【0007】
前述の概要は、例示に過ぎず、決して限定することを意図するものではない。上述の例示的な態様、実施形態、および特徴に加えて、さらなる態様、実施形態、および特徴が、図面および以下の詳細な説明を参照することによって明らかになるであろう。図面中では、同じ参考番号は、同一のまたは機能的に同様の要素を示す。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
図１は、一実施形態による例示的な電圧レギュレータ１００を含むシステム１０を示す図である。システム１０は、コントローラ１２と、電圧レギュレータ１００と、負荷２００とを含む。
【0010】
コントローラ１２は例えば、プロセッサ、マイクロコントローラ、中央処理装置（ＣＰＵ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、または電圧レギュレータ１００による負荷２００へのエネルギーの供給を監視および管理するように構成された任意の他の回路を含む。
【0011】
電圧レギュレータ１００は、電圧入力ＶＩＮとして、負荷電流ＩＬＯＡＤに対応する電流検知増幅信号ＶＣＳＡ、コントローラ１２からの電圧基準信号ＶＲＥＦ、コントローラ１２からのパルス幅変調信号ＰＷＭ、および基準接地信号ＶＳＳを入力とする。電圧レギュレータ１００は例えば、マイクロプロセッサなどの負荷２００による使用のために、調整された電圧出力ＶＯＵＴを出力する。ＶＯＵＴはまた、フィードバックのための入力として利用されてもよい。入力および出力として示されているが、ＶＩＮ、ＶＣＳＡ、ＶＲＥＦ、ＰＷＭ、ＶＳＳ、およびＶＯＵＴのいずれも、代替的に、外部入力または出力への接続なしで電圧レギュレータ１００によって使用するために、電圧レギュレータ１００の内部に完全に接続されてもよい。いくつかの実施形態では、追加のまたは代替の入力および出力も利用され得る。
【0012】
図２を参照すると、一実施形態による電圧レギュレータ１００の例示的な回路構成が示されている。ＶＩＮは、上側電界効果トランジスタＵＦＥＴと呼ばれるハイサイド電界効果トランジスタ（ＦＥＴ）を介して、インダクタＬに供給され、このインダクタＬは、負荷２００（図１）で使用するための調整された出力電圧ＶＯＵＴを生成するために利用される。
【0013】
負荷２００は例えば、プロセッサ、マイクロコントローラ、中央処理装置（ＣＰＵ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、バッテリ、または調整された電圧入力を利用するか、またはそうでなければ必要とする任意の他の回路を備え得る。ＩＬＯＡＤと呼ばれる、負荷２００に供給される電流は、負荷２００の電力要求に応じて、必要に応じて急速に増減することができる。
【0014】
ＩＬＯＡＤが急速に低下すると、例えば、プロセッサのような負荷２００は、もはや同量の電力を必要とせず、電圧レギュレータ１００は、インダクタＬを通る電流が例えば、０Ａのような基準値まで、低減されたＩＬＯＡＤ値まで、または任意の他の所定の値まで十分に低減されるまで、インダクタＬにおける過剰なエネルギーをコンデンサＣに一時的に放出するよう構成されている。負荷２００の電力要件の低下に起因してコンデンサＣを充電することは、時折、オーバーシュートと呼ばれることがある。図３に、コンデンサＣが充電ＶＣＡＰを持つ場合のオーバーシュート時の電流の流れを示す。次に、図４に示すように、コンデンサＣの充電ＶＣＡＰは、低電界効果トランジスタＬＦＥＴとラベル付けされたローサイドＦＥＴを通って、インダクタＬを通る電流の流れを逆にすることによって基準接地ＶＳＳに排出される。
【0015】
インダクタＬへの電流負荷および負荷２００によって引き出される電流ＩＬＯＡＤに応じて、ＩＬＯＡＤの急速な低減は、インダクタＬに蓄積されたエネルギーを放出することを管理するために、コンデンサＣへの充電ＶＣＡＰにおける著しい電圧オーバーシュートをもたらし得る。このような大きな電位オーバーシュートを管理するための回路を設計することは、大型コンデンサＣの使用を伴い得、これは、半導体装置への回路に関して大きなフットプリントを占める。
【0016】
図５は、例示的なオーバーシュートシナリオの例示的な信号図を示す。図５に示すように、ＬＦＥＴ用のゲート信号ＬＧＡＴＥは、例えばＶＩＮからインダクタＬに電源を供給するためのＨＦＥＴの開閉と協働して、インダクタＬを通る電流ＩＬを調整するためにＬＦＥＴを開閉する。ＩＬは、出力電圧が約ＶＯＵＴに維持されている間に、負荷２００によって引き込まれる電流ＩＬＯＡＤに基づく波形として示されている。コンデンサＣへの充電ＶＣＡＰは、ほぼＶＯＵＴまで充電され、負荷２００に基づいてＶＯＵＴの周りで変動し、ＬＦＥＴが活性であり、電流ＩＬがインダクタＬを通ってＩＬＯＡＤに流れるかどうかを示す。例えば、１．０Ｖ、１．０８Ｖ、１Ａおよび７Ａなどの特定の値が説明の目的のために使用されるが、任意の他の値が代替的に利用されてもよい。
【0017】
時刻ｔ０において、例示的なシナリオでは、ＩＬＯＡＤがＨＦＥＴおよびＬＦＥＴの動作に基づいて、インダクタＬおよびコンデンサＣが維持している１．０ＶのＶＯＵＴで７Ａの電流を引き出している。
【0018】
時間ｔ１において、例えば、負荷２００が電力をもはや必要としないか、または電力要求が著しく低減されたため、ＩＬＯＡＤは著しく減少し、ＬＧＡＴＥ信号は現在、ハイであり、ＬＦＥＴを閉じ、コンデンサＣへの充電ＶＣＡＰは、インダクタＬに蓄積されたエネルギーを放出するために増大する。放出の一部として、ＬＦＥＴは、閉じた状態で、低インピーダンス、例えば、約０の実効Ｒｄｓｏｎを有し、例えば、閉じたＬＦＥＴの低インピーダンスにより、インダクタＬのＬＦＥＴサイドの電圧を０Ｖにすることが効果的になり、一方、インダクタＬのコンデンサＣサイドは、約ＶＯＵＴの初期充電ＶＣＡＰ、すなわち、コンデンサＣ上にすでに蓄積された電荷を有する。インダクタＬの両端の電圧差は例えば、ｔ１とｔ２間のＩＬの傾斜Ｓ１によって見られるように、例えば、インダクタＬにエネルギーが蓄積される
を決定する。
【0019】
図５を引き続き参照すると、ＩＬＯＡＤが急速に降下すると、インダクタＬを通る電流ＩＬは、図３に示されるように、電圧ＶＯＵＴでコンデンサＣに流れ始め、コンデンサＣに蓄積される電荷ＶＣＡＰを増加させる。コンデンサＣは、ＩＬが新しいＩＬＯＡＤ値が例えば、例示的な図では、時刻ｔ２に１Ａに降下するまで充電されるが、他の実施形態では、負荷２００が取り除かれるかまたはターンオフされる場合、０Ａが使用され得、その後、コンデンサＣは、もはや充電を継続しない。例えば、時刻ｔ２において、コンデンサＣへの充電ＶＣＡＰは、約１．０８Ｖ、またはＶＯＵＴ＋０．０８Ｖ、０．０８Ｖのオーバーシュートであり得る。ＩＬがＩＬＯＡＤを通り過ぎて降下すると、例えばＩＬＯＡＤとの電流平衡に達すると、図４に示されるように、電流の流れは、逆向きになり、コンデンサＣからインダクタＬを通って、ＬＦＥＴを通って基準接地ＶＳＳに流れ、コンデンサＣからのオーバーシュートを放出する。一実施形態では、ＩＬＯＡＤが１Ａ未満である（しかし０に達しない）など、比較的低しきい値未満になるまで低減し続けることができ、放出は、ＬＦＥＴがターンオフされるまで継続することができる。コンデンサＣは、ＵＦＥＴ＆ＬＦＥＴがＶＣＡＰの目標電圧ＶＣＡＰに戻るまで、ＩＬＯＡＤとＩＬの両方に電流を供給することができる。このようにして、ＩＬＯＡＤが急激に低減されたときにインダクタＬ上に存在する電荷によって引き起こされるオーバーシュートは、コンデンサＣのＶＯＵＴへの放出を通して、電圧レギュレータ１００によって制御される。いくつかの実施形態では、コンデンサＣへの電荷ＶＣＡＰが所定の量、例えば、１０％または別の値だけＶＯＵＴを上回ると決定されるとき、ＬＧＡＴＥは、インダクタＬからコンデンサＣに印加される電荷の量を低減するために、ＬＦＥＴを開くように制御され得る。
【0020】
一実施形態では、インダクタＬに蓄積された電流ＩＬがコンデンサＣに充電する速度を改善して、オーバーシュートを低減することができる。例えば、ＬＦＥＴは、インダクタＬの両端間の電圧差を調整することによって電流ＩＬへのダイオード遮断として作用するように開かれ得る。図６を参照すると、例えば、ＬＦＥＴが開いているとき、ＬＦＥＴは、基準接地ＶＳＳとインダクタＬとの間の電圧差ＶＦＥＴを有するダイオードとして作用する。コンデンサＣは、インダクタＬの他端と基準接地ＶＳＳとの間に、ＶＣＡＰの最初の充電である電圧差ＶＯＵＴを有する。コンデンサＣがＶＯＵＴを超えて充電することにつれて、インダクタＬの両端の電圧も変化し、ＶＣＡＰ－ＶＦＥＴに相当するＬの両端の電圧も変化し、したがって、ＶＣＡＰが増大することにつれて、インダクタＬの両端の電圧も増大する。ＬＦＥＴとコンデンサＣとの間の電圧差は、共に、ＶＯＵＴ－ＶＦＥＴのインダクタＬにわたる電圧差を画定し、これは、インダクタＬへの電流がコンデンサＣに充電される速度をより少なくするために利用され得、それによって、コンデンサＣに充電される電圧ＶＣＡＰの量は、図５において上記で説明された例示的なシナリオと比較して、ＩＬがＩＬＯＡＤと交差する時間まで低減され、ここで、ＬＦＥＴが低インピーダンス、例えば、約０のＲｄｓｏｎで閉じられたままにされ、いくつかの実施形態では、コンデンサＣへの電圧ＶＣＡＰが、例えば、ＶＯＵＴまたは別の値よりも１０％高いなどの所定の量を超える場合にのみ、開かれる。一実施形態では、例えば、開ＬＦＥＴのダイオード遮断作用を利用して、インダクタＬに蓄積されたエネルギーの一部を消散させ、コンデンサＣに放出されるエネルギーの量、したがって、コンデンサＣへの電圧オーバーシュートの量を低減することができる。
【0021】
例えば、図５および図７を参照すると、図５の実施形態と比較して、オーバーシュートの早い時期にＬＦＥＴによってダイオード遮断を開始するように構成されたトリガ論理回路１０２またはパーセントベースのオーバーシュートトリガの使用によって、ＩＬＯＡＤの急激な変化に応じてＬＦＥＴが開かれる時期を決定することができる。トリガ論理回路１０２は、比較器１０４および１０６と、ＡＮＤゲートとして構成された論理回路１０８とを含む。
【0022】
比較器１０４は、ＶＯＵＴ（またはＶＣＡＰ）およびＶＣＳＡに基づいて、例えば分圧器によってスケーリングされたフィードバック信号を受信し、フィードバック信号を、本明細書では、ＤＡＣ信号とも呼ばれるデジタルアナログ変換器（ＤＡＣ）入力１１０から受信された電圧調整目標信号と比較する。例えば、例示的なシナリオでは、目標ＶＯＵＴ、例えば、１Ｖに対応してもよい。比較器１０４は、オーバーシュートが発生しているか否か、例えば、ＤＡＣ信号＜フィードバック信号＝オーバーシュートを判定し、対応するオーバーシュート信号を論理回路１０８に出力するように構成される。例えば、ＤＡＣ信号がフィードバック信号よりも小さいとき、比較器１０４は、論理真に対応する値でオーバーシュート信号を出力する。ＤＡＣ信号がフィードバック信号以上である場合、比較器１０４は、論理真に対応する値でオーバーシュート信号を出力する。
【0023】
比較器１０６は、本明細書では、負荷線電流とも呼ばれ、インダクタＬから負荷２００およびコンデンサＣに向かって出力される電流に対応する増幅電流感知信号ＶＣＳＡと、基準信号ＲＥＦ、例えば０Ａとを比較して、ＶＣＳＡ＞ＲＥＦのときに負荷線電流が順方向に、例えばコンデンサＣに向かって放出しているかどうかを判定し、順方向電流信号を論理回路１０８に出力する。例えば、ＶＣＳＡ＞ＲＥＦであるとき、順方向電流信号は、論理真に対応する値で比較器１０６によって出力されてもよく、例えば、コンデンサＣに流れる電流は、正である。ＶＣＳＡが≦ＲＥＦであるとき、順方向電流信号は、論理偽に対応する値で比較器１０６によって出力されてもよく、例えば、電流は、コンデンサＣへの流れを停止しているか、または逆転してコンデンサＣから流れ始めている。
【0024】
論理回路１０８は、オーバーシュートおよび順方向電流信号に基づいてダイオード遮断信号を出力する。オーバーシュート電流信号および順方向電流信号の両方が論理真値に対応する場合、論理回路１０８は、ダイオード遮断信号の論理真値を出力する。そうでない場合、論理回路１０８は、ダイオード遮断信号の論理偽値を出力する。これらの信号のいずれも、デジタルバイナリ形式であってもよく、または適切なバイナリ出力に対応する電圧または他の信号特性、例えば、真または偽に対応する電圧値でアナログ値として出力されてもよいことが理解される。
【0025】
ダイオード遮断信号は、電圧レギュレータの通常動作中にＬＦＥＴの開閉を制御するＰＷＭ信号と共に、論理回路１１２に供給される。いくつかの実施形態では、論理回路１１２がＮＯＲゲート機能を備えてもよいが、他のタイプの論理回路が代替的に利用されてもよい。論理回路１１２は、ＬＦＥＴの起動を制御するためのＬＧＡＴＥを出力する。
【0026】
図７に示されるように、例えば、時刻ｔ０と時刻ｔ２との間で、ダイオード遮断信号は、ロー、例えば、０Ｖまたは２進０に設定され、ＬＧＡＴＥ信号は、オン状態、例えば、１．５Ｖとオフ状態、例えば、０Ｖとの間で遷移し、ＬＦＥＴを開閉し、ＩＬをＩＬＯＡＤとほぼ同じ値、例えば、この実施形態では、７Ａに維持する。ＶＣＡＰはまた、図５と同様であるが、例えば、約０．９５５Ｖのように、１Ｖの目標ＶＯＵＴにほぼ維持されるが、ＶＣＡＰは、例えば、ＩＬＯＡＤに対するＩＬの振動と同様に、図７に示されるものよりも長い期間にわたって、ＶＯＵＴを用いて、小さな正と負の差の間で振動する。
【0027】
時刻ｔ１において、ＩＬＯＡＤは、７Ａから１Ａに劇的に低下する。ＬＧＡＴＥは、依然として高く、ＬＦＥＴは、閉じられており、例えば、低インピーダンスであり、電位差がほとんどないか、または全くない。
【0028】
時刻ｔ１から時刻ｔ２までに見られるように、ＩＬは、傾斜Ｓ１、例えば、ＬＧＡＴＥが高くＬＦＥＴが閉じられているときにＩＬが通常低下するのと同じまたは同様の傾斜で低下し始める。例えば、傾斜Ｓ１は、
に対応し、ここで、
は、最初はＶＯＵＴである。また、ＶＣＡＰは、インダクタＬからの余分なエネルギーが負荷２００に流れる代わりにコンデンサＣに放出されるにつれて、急速に増大する。
【0029】
時刻ｔ２において、トリガ論理回路１０２は、例えば、ＶＯＵＴ、ＶＣＳＡ、およびＤＡＣ１１０からのフィードバックに基づいて、進行中の順方向電流およびオーバーシュートがあると判定する。例えば、比較器１０６は、ＶＲＥＦよりも大きいＶＣＳＡに基づいて、コンデンサＣへの負荷線電流が順方向に流れていると判定し、順方向電流をハイに設定してもよい。同様に、比較器１０４は、フィードバック信号が、オーバーシュートが進行中であることを示すＤＡＣ信号よりも大きいと判定し得、オーバーシュート信号をハイに設定し得る。言い換えれば、ＶＯＵＴのフィードバック（図７では、ＶＣＡＰと表示）が図７の時刻ｔ２に示すようにＤＡＣ信号（図７では、ＶＣＡＰと表示）よりも大きい場合、ダイオード遮断信号は、ハイになることができる。
【0030】
順方向電流信号およびオーバーシュート信号の両方がハイであるので、論理回路１０８は、例えば、図７の０Ｖから１．５Ｖに遷移するダイオード遮断信号によって示されるように、時刻ｔ２におけるダイオード遮断信号に対してハイの値を出力する。ＬＧＡＴＥは、すでにハイに設定されており、例えば、ダイオード遮断信号がローであった時刻ｔ１と時刻ｔ２との間にＰＷＭ信号がローであったので、論理回路１１２に、論理回路１１２がハイＬＧＡＴＥ信号を出力する０．０入力を与え、ダイオード遮断信号がハイに移行すると、論理回路１１２は、例えば、１．０入力、およびＬＦＥＴを開くことに起因して、ローＬＧＡＴＥ信号を出力する。例えば、図７に示すように、ダイオード遮断信号が０Ｖから１．５Ｖに遷移すると、ＬＧＡＴＥ信号は、１．５Ｖから０Ｖに遷移し、ＬＦＥＴが上述のようにダイオードとして動作するように、ターンオフし、ＬＦＥＴを開く。言い換えると、ダイオード遮断信号がハイになると、時刻ｔ２においてＬＧＡＴＥ信号がローになることによって示されるように、ＬＦＥＴは、強制的にターンオフされるか、または強制的に開かれる。
【0031】
時刻ｔ２から時刻ｔ３まで、ＬＦＥＴがターンオフされた状態で、ＩＬは、例えば、ＶＯＵＴだけではなく、インダクタＬの両端の電位差がＶＯＵＴ－ＶＦＥＴのため、より急傾斜のＳ２でより速く減少し始める。例えば、傾斜Ｓ２は、
に対応し、ここで、
はＶＯＵＴ－ＶＦＥＴである。ＶＣＡＰは、コンデンサＣへの順方向電流がＩＬＯＡＤに低下することにより、ＶＣＡＰが安定した時刻ｔ３まで立ち上がり続ける。図７に示すように、本実施形態では、ＬＦＥＴでのダイオード遮断の早期活性化により、ＶＣＡＰは、図５の例示的なシナリオと比較してはるかに少ない量だけＶＯＵＴをオーバーシュートする。例えば、図７に示されるように、ＶＣＡＰは、約０．０２ＶだけＶＯＵＴオーバーシュートし、一方、図５では、ＶＣＡＰが約０．０８ＶだけＶＯＵＴをオーバーシュートし、オーバーシュートを著しく低減する。
【0032】
図８を参照すると、電圧レギュレータ１００の実施形態では、ＤＡＣ入力１１０は、抵抗分割器、例えば、抵抗器１１４と、抵抗器１１６を介した基準接地ＶＳＳへの接続とを含むことができる。抵抗分割器は、スケーリングされたフィードバック信号と比較するために、ＤＡＣ信号のスケーリングされたバージョンを提供する。
【0033】
図９を参照して、オーバーシュートシナリオを処理するために電圧レギュレータ１００を使用するプロセスが、ここで説明される。図９のプロセスは、ステップ９００～９２０を含み、システム１０での使用に適しているが、より一般的には、電圧調整のための他のタイプのシステムに適用可能である。
【0034】
ステップ９００において、電圧レギュレータ１００は、例えば、負荷線の測定された電流に基づいて、ＶＣＳＡを取得する。
【0035】
ステップ９０２において、電圧レギュレータ１００は、ＶＣＳＡ＞ＲＥＦであるかどうかを判定し、ＶＣＳＡ＞ＲＥＦである場合、電圧レギュレータ１００は、ステップ９０４において、順方向電流信号をハイに設定する。ＶＣＳＡ≧ＲＥＦの場合、ステップ９０４において、電圧レギュレータは、順方向電流信号をローに設定する。
【0036】
ステップ９０６において、電圧レギュレータ１００は、フィードバック信号およびＤＡＣ信号を取得する。
【0037】
ステップ９０８において、電圧レギュレータ１００は、ＤＡＣ信号＞フィードバック信号であるかどうかを判定する。ＤＡＣ信号＜フィードバック信号の場合、電圧レギュレータ１００は、ステップ９１０において、オーバーシュート信号をハイに設定する。ＤＡＣ信号≧フィードバック信号である場合、電圧レギュレータ１００は、ステップ９０４において、オーバーシュート信号をローに設定する。
【0038】
ステップ９００～９０４および９０６～９０８は、直列、並列、または任意の他の順序で実行され得る。
【0039】
ステップ９１２において、電圧レギュレータ１００は、順方向電流信号およびオーバーシュート信号の両方がハイであるかどうかを判定する。順方向電流信号およびオーバーシュート信号の両方がハイである場合、電圧レギュレータ１００は、ステップ９１４において、ダイオード遮断信号をハイに設定する。順方向電流信号およびオーバーシュート信号のいずれかがハイでない場合、電圧レギュレータ１００は、ステップ９１４において、ダイオード遮断信号をローに設定する。
【0040】
ステップ９１６において、電圧レギュレータ１００は、コントローラ１２からＰＷＭ信号を取得する。ステップ９１６は、ステップ９００～９１４のいずれかと直列に、または並列に、または任意の他の順序で実行され得る。
【0041】
ステップ９１８において、電圧レギュレータ１００は、ダイオード遮断信号およびＰＷＭ信号のうちの少なくとも１つがハイであるかどうかを判定する。ダイオード遮断信号およびＰＷＭ信号のうちの少なくとも１つがハイである場合、電圧レギュレータ１００は、ステップ９２０においてＬＧＡＴＥ信号をローに設定し、ＬＦＥＴを開いてインダクタＬのダイオード遮断を開始する。ダイオード遮断信号およびＰＷＭ信号のいずれもハイでない場合、電圧レギュレータ１００は、ステップ９２０においてＬＧＡＴＥ信号をハイに設定し、ＬＦＥＴを閉じる。次いで、処理は、任意の順序で、または並行して、ステップ９００、９０６、および９１６に戻り、オーバーシュートシナリオまたはオーバーシュートシナリオの終わりについて電圧レギュレータ１００を監視し続け、それに応じてＬＦＥＴを開くまたは閉じるようにＬＧＡＴＥを設定する。
【0042】
図９のフローチャートと併せて説明される特定の処理動作および他のシステム機能は、例示のためだけに提示され、決して本開示の範囲を限定するものとして解釈されるべきではない。代替の実施形態は、他のタイプの処理動作を使用することができる。例えば、プロセスステップの順序付けは、他の実施形態において変更されてもよく、または特定のステップは、連続的ではなく、互いに少なくとも部分的に同時に実行されてもよい。また、プロセスステップのうちの１つまたは複数は、周期的に繰り返されてもよく、またはプロセスの複数のインスタンスは、開示された実施形態を実施するために、互いに並行して実行されてもよい。
【0043】
図９のプロセスに関連して説明したような機能は、少なくとも部分的にはメモリに記憶され、コンピュータまたはサーバなどの処理装置のプロセッサによって実行される１つまたは複数のソフトウェアプログラムの形態で実装され得る。本明細書で説明するように、その中に具現化された１つまたは複数のソフトウェアプログラムの実行可能プログラムコードを有するメモリまたは他の記憶装置は、本明細書でより一般的に「プロセッサ可読記憶媒体」と呼ばれるものの一例である
また、上記実施の形態で説明した電圧レギュレータ回路は、負荷電流ＩＬＯＡＤが急激に低下したときに、インダクタＬの電流ＩＬが低下する速度を早期に上昇させるトリガとなるメカニズムを提供する。電流ＩＬが減少する速度のより早い上昇をトリガすることによって、オーバーシュートシナリオ中にインダクタＬによってコンデンサＣに印加される電圧の大きさが減少し、オーバーシュートがより小さくなり、オーバーシュートシナリオを処理するためにコンデンサＣをより小さく使用する可能性が生じる。必要とされるコンデンサのサイズを縮小することは、より良好かつより効率的な回路設計を可能にし、電圧レギュレータを実装する半導体装置へのコンデンサのための回路フットプリントを低減する。また、オーバーシュート量を低減することにより、負荷電流の急激な変化による半導体装置の潜在的な損傷を緩和または抑制することができる。
また、上記実施の形態で説明した電圧レギュレータ回路は、負荷電流ＩＬＯＡＤが急激に低下したときに、インダクタＬの電流ＩＬが低下する速度を早期に上昇させるトリガとなるメカニズムを提供する。電流ＩＬが減少する速度のより早い上昇をトリガすることによって、オーバーシュートシナリオ中にインダクタＬによってコンデンサＣに印加される電圧の大きさが減少し、オーバーシュートがより小さくなり、オーバーシュートシナリオを処理するためにコンデンサＣをより小さく使用する可能性が生じる。必要とされるコンデンサのサイズを縮小することは、より良好かつより効率的な回路設計を可能にし、電圧レギュレータを実装する半導体装置へのコンデンサのための回路フットプリントを低減する。また、オーバーシュート量を低減することにより、負荷電流の急激な変化による半導体装置の潜在的な損傷を緩和または抑制することができる。
【0044】
図中のフローチャートおよびブロック図は、本発明の様々な実施形態による、システム、方法、およびコンピュータプログラム製品の可能な実装形態のアーキテクチャ、機能、および動作を示す。この点に関して、フローチャートまたはブロック図中の各ブロックは、指定された論理機能を実装するための１つまたは複数の実行可能命令を含む、モジュール、セグメント、または命令の一部を表し得る。いくつかの代替的な実装形態では、ブロックに記載された機能が図に記載された順序から外れて発生し得る。例えば、連続して示される２つのブロックは、実際には実質的に同時に実装されてもよく、またはブロックが含まれる機能に応じて、逆の順序で実装されてもよい。ブロック図および／またはフローチャートの各ブロック、ならびにブロック図および／またはフローチャートのブロックの組合せは、指定された機能もしくは行為を実行するか、または専用ハードウェアとコンピュータ命令との組合せを実行する専用ハードウェアベースのシステムによって実装され得ることにも留意されたい。
【0045】
本明細書で使用される用語は、特定の実施形態を説明することのみを目的としており、本発明を限定することを意図するものではない。本明細書で使用される場合、単数形「ａ」、「ａｎ」および「ｔｈｅ」は、文脈が明らかにそうでないことを示さない限り、複数形も含むことが意図される。用語「含む（ｃｏｍｐｒｉｓｅｓ）」および／または「含む（ｃｏｍｐｒｉｓｉｎｇ）」は、本明細書で使用される場合、述べられた特徴、整数、ステップ、動作、要素、および／または構成要素の存在を指定するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらのグループの存在または追加を排除しないことがさらに理解されよう。
【0046】
以下の特許請求の範囲において、全ての手段または、段階プラス機能要素の対応する構造、材料、作用、および等価物は、具体的に特許請求される他の特許請求要素と組み合わされて、機能を実行するための任意の構造、材料、または作用を含むことが意図される。本発明の開示された実施形態は、例示および説明の目的のために提示されているが、網羅的であること、または開示された形態の本発明に限定されることは意図されていない。本発明の範囲および趣旨から逸脱することなく、多くの修正および変形が当業者には明らかであろう。実施形態は、本発明の原理および実用的な用途を最もよく説明し、当業者が、企図される特定の使用に適した様々な修正を伴う様々な実施形態について本発明を理解することを可能にするために選択され、説明されたものである。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【外国語明細書】