特開 2024-125222 サイクル毎過電流検出器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024125222

(43)【公開日】2024-09-13

(54)【発明の名称】サイクル毎過電流検出器

(51)【国際特許分類】

   H02M 3/155 20060101AFI20240906BHJP

【ＦＩ】

H02M3/155 C

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2024032147

(22)【出願日】2024-03-04

(31)【優先権主張番号】63/488,455

(32)【優先日】2023-03-03

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】518364964

【氏名又は名称】ルネサス エレクトロニクス アメリカ インコーポレイテッド

【氏名又は名称原語表記】ＲＥＮＥＳＡＳ ＥＬＥＣＴＲＯＮＩＣＳ ＡＭＥＲＩＣＡ ＩＮＣ．

【住所又は居所原語表記】１００１ Ｍｕｒｐｈｙ Ｒａｎｃｈ Ｒｏａｄ， Ｍｉｌｐｉｔａｓ， Ｃａｌｉｆｏｒｎｉａ ９５０３５， Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110002066

【氏名又は名称】弁理士法人筒井国際特許事務所

(72)【発明者】

【氏名】ライアン・パーティク・フォラン

(72)【発明者】

【氏名】ヤショヴァルダン・ラオ・ポトラパリ

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA20

5H730AS05

5H730BB13

5H730BB57

5H730DD04

5H730DD16

5H730EE13

5H730EE59

5H730FD01

5H730FD51

5H730FF09

5H730FG05

5H730XX03

5H730XX15

5H730XX23

5H730XX35

5H730XX47

(57)【要約】

【課題】 過電流保護のためのシステムおよび方法を提供する。
【解決手段】
コントローラは、電力段から差動フィードバック電圧信号を受信することができる。差動フィードバック電圧信号は、電力段内のインダクタを流れるインダクタ電流に比例し得る。コントローラは、差動フィードバック電圧信号を増幅して、上限と下限を含む差動閾値を生成することができる。コントローラは、増幅された差動フィードバック電圧信号と差動閾値とを比較することができる。コントローラは、増幅された差動フィードバック電圧信号と差動閾値との比較結果に基づいて、インダクタ電流を制限するために制御信号の変調器オン時間および変調器オフ時間の少なくとも一方を調整するかどうかを決定することができる。ここで、制御信号は、電力段を駆動するためのものである。
【選択図】図１

【特許請求の範囲】

【請求項1】

インダクタに接続され、前記インダクタを介してインダクタ電流を電源出力に送るように構成された電力段と、
前記電力段を駆動するために制御信号を生成するように構成されたコントローラと、
電流制限回路と、
を備えるシステムであって、
前記電流制限回路は、
前記電力段から、前記インダクタ電流に比例する差動フィードバック電圧信号を受信し、
前記差動フィードバック電圧信号を増幅して上限と下限を含む差動閾値を生成し、
増幅された前記差動フィードバック電圧信号と前記差動閾値とを比較し、
増幅された前記差動フィードバック電圧信号と前記差動閾値との比較結果に基づく過電流制限信号を前記コントローラに出力するように構成され、
前記コントローラは、前記過電流制限信号に基づいて、前記インダクタ電流を制限するために前記制御信号の変調器オン時間および変調器オフ時間の少なくとも一方を調整するかどうかを決定するようにさらに構成される、
システム。

【請求項2】

増幅された前記差動フィードバック電圧信号と前記差動閾値との比較結果は、増幅された前記差動フィードバック電圧信号が前記差動閾値の上限よりも大きいことを示し、
増幅された前記差動フィードバック電圧信号が前記差動閾値の上限よりも大きいことは、過電流状態が発生したことを示し、
前記コントローラは、前記インダクタ電流を制限するために前記制御信号の変調器オン時間を低減するように構成される、
請求項１に記載のシステム。

【請求項3】

増幅された前記差動フィードバック電圧信号と前記差動閾値との比較結果は、増幅された前記差動フィードバック電圧信号が前記差動閾値の下限よりも小さいことを示し、
増幅された前記差動フィードバック電圧信号が前記差動閾値の下限よりも小さいことは、過電流状態が発生したことを示し、
前記コントローラは、前記インダクタ電流を制限するために前記制御信号の変調器オフ時間を低減するように構成される、
請求項１に記載のシステム。

【請求項4】

前記電流制限回路は、オフセットを注入して前記差動閾値を生成することで差動フィードバック電圧信号を増幅するように構成され、前記オフセットは、電流制限に対応する電流である、請求項１に記載のシステム。

【請求項5】

前記電流制限回路は、
前記差動フィードバック電圧信号と前記差動閾値との差を決定することで、前記差動フィードバック電圧信号と前記差動閾値とを比較し、
前記差がゼロよりも大きいと判定し、
前記差がゼロよりも大きいと判定したことに応答して、過電流状態が発生したことを示す前記過電流制限信号を出力するように構成される、
請求項４に記載のシステム。

【請求項6】

前記電流制限回路は、
前記差動フィードバック電圧信号の正極性電圧信号を増幅するように構成された第１の増幅器と、
前記差動フィードバック電圧信号の負極性電圧信号を増幅するように構成された第２の増幅器と、
を含む、請求項１に記載のシステム。

【請求項7】

前記第１の増幅器は、第１のトランジスタを含み、前記差動フィードバック電圧信号の正極性電圧信号の電流は、前記第１のトランジスタのゲートを駆動して、前記第１のトランジスタに前記差動フィードバック電圧信号の正極性電圧信号を増幅させ、
前記第２の増幅器は、第２のトランジスタを含み、前記差動フィードバック電圧信号の負極性電圧信号の電流は、前記第２のトランジスタのゲートを駆動して、前記第２のトランジスタに前記差動フィードバック電圧信号の負極性電圧信号を増幅させる、
請求項６に記載のシステム。

【請求項8】

電力段から差動フィードバック電圧信号を受信するステップであって、前記差動フィードバック電圧信号は、前記電力段内のインダクタを流れるインダクタ電流に比例する、ステップと、
上限と下限を含む差動閾値を生成するように前記差動フィードバック電圧信号を増幅するステップと、
増幅された前記差動フィードバック電圧信号と前記差動閾値とを比較するステップと、
増幅された前記差動フィードバック電圧信号と前記差動閾値との比較結果に基づいて、前記インダクタ電流を制限するために制御信号の変調器オン時間および変調器オフ時間の少なくとも一方を調整するかどうかを決定するステップであって、前記制御信号は、前記電力段を駆動するためのものである、ステップと、
を含む、方法。

【請求項9】

増幅された前記差動フィードバック電圧信号と前記差動閾値との比較結果が、増幅された前記差動フィードバック電圧信号が前記差動閾値の上限よりも大きいことを示すと判定するステップであって、増幅された前記差動フィードバック電圧信号が前記差動閾値の上限よりも大きいことは、過電流状態が発生したことを示す、ステップと、
前記インダクタ電流を制限するために前記制御信号の変調器オン時間を低減するステップと、
をさらに含む、請求項８に記載の方法。

【請求項10】

増幅された前記差動フィードバック電圧信号と前記差動閾値との比較結果が、増幅された前記差動フィードバック電圧信号が前記差動閾値の下限よりも小さいことを示すと判定するステップであって、増幅された前記差動フィードバック電圧信号が前記差動閾値の下限よりも小さいことは、過電流状態が発生したことを示す、ステップと、
前記インダクタ電流を制限するために前記制御信号の変調器オフ時間を低減するステップと、
をさらに含む、請求項８に記載の方法。

【請求項11】

前記差動フィードバック電圧信号を増幅する前記ステップは、オフセットを注入して前記差動閾値を生成するステップを含み、前記オフセットは、電流制限に対応する電流である、請求項８に記載の方法。

【請求項12】

前記差動フィードバック電圧信号と前記差動閾値とを比較する前記ステップは、前記差動フィードバック電圧信号と前記差動閾値との差を決定するステップを含み、
前記差がゼロよりも大きいと判定するステップを含み、
前記差がゼロよりも大きいと判定したことに応答して、前記インダクタ電流が前記電流制限を上回り、過電流状態が発生したと判定するステップを含む、
請求項１１に記載の方法。

【請求項13】

前記差動フィードバック電圧信号を増幅する前記ステップは、
第１のオフセットを前記差動フィードバック電圧信号の正極性電圧信号に注入するステップと、
第２のオフセットを前記差動フィードバック電圧信号の負極性電圧信号に注入するステップと、
を含む、
請求項８に記載の方法。

【請求項14】

電力段を駆動するために制御信号を生成するように構成された変調器と、電流制限回路と、を備える半導体装置であって、
前記電流制限回路は、
前記電力段から、前記電力段内のインダクタを流れるインダクタ電流に比例する差動フィードバック電圧信号を受信し、
前記差動フィードバック電圧信号を増幅して上限と下限を含む差動閾値を生成し、
増幅された前記差動フィードバック電圧信号と前記差動閾値とを比較し、
増幅された前記差動フィードバック電圧信号と前記差動閾値との比較結果に基づく過電流制限信号を前記変調器に出力するように構成され、
前記変調器は、前記過電流制限信号に基づいて、前記インダクタ電流を制限するために前記制御信号の変調器オン時間および変調器オフ時間の少なくとも一方を調整するかどうかを決定するようにさらに構成される、
半導体装置。

【請求項15】

増幅された前記差動フィードバック電圧信号と前記差動閾値との比較結果は、増幅された前記差動フィードバック電圧信号が前記差動閾値の上限よりも大きいことを示し、
増幅された前記差動フィードバック電圧信号が前記差動閾値の上限よりも大きいことは、過電流状態が発生したことを示し、
前記過電流制限信号は、前記差動フィードバック電圧信号の正極性電圧が前記差動フィードバック電圧信号の負極性電圧よりも大きいことを示し、
前記変調器は、前記インダクタ電流を制限するために前記制御信号の変調器オン時間を低減するように構成される、
請求項１４に記載の半導体装置。

【請求項16】

増幅された前記差動フィードバック電圧信号と前記差動閾値との比較結果は、増幅された前記差動フィードバック電圧信号が前記差動閾値の下限よりも小さいことを示し、
増幅された前記差動フィードバック電圧信号が前記差動閾値の下限よりも小さいことは、過電流状態が発生したことを示し、
前記過電流制限信号は、前記差動フィードバック電圧信号の負極性電圧が前記差動フィードバック電圧信号の正極性電圧よりも大きいことを示し、
前記変調器は、前記インダクタ電流を制限するために前記制御信号の変調器オフ時間を低減するように構成される、
請求項１４に記載の半導体装置。

【請求項17】

前記電流制限回路は、オフセットを注入して前記差動閾値を生成することで前記差動フィードバック電圧信号を増幅するように構成され、前記オフセットは、電流制限に対応する電流である、請求項１４に記載の半導体装置。

【請求項18】

前記電流制限回路は、
前記差動フィードバック電圧信号と前記差動閾値との差を決定することで、前記差動フィードバック電圧信号と前記差動閾値とを比較し、
前記差がゼロよりも大きいと判定し、
前記差がゼロよりも大きいと判定したことに応答して、過電流状態が発生したことを示す前記過電流制限信号を出力するように構成される、
請求項１７に記載の半導体装置。

【請求項19】

前記電流制限回路は、
前記差動フィードバック電圧信号の正極性電圧信号を増幅するように構成された第１の増幅器と、
前記差動フィードバック電圧信号の負極性電圧信号を増幅するように構成された第２の増幅器と、
を含む、請求項１４に記載の半導体装置。

【請求項20】

前記第１の増幅器は、第１のトランジスタを含み、前記差動フィードバック電圧信号の正極性電圧信号の電流は、前記第１のトランジスタのゲートを駆動して、前記第１のトランジスタに前記差動フィードバック電圧信号の正極性電圧信号を増幅させ、
前記第２の増幅器は、第２のトランジスタを含み、前記差動フィードバック電圧信号の負極性電圧信号の電流は、前記第２のトランジスタのゲートを駆動して、前記第２のトランジスタに前記差動フィードバック電圧信号の負極性電圧信号を増幅させる、
請求項１９に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

［関連出願の相互参照］
本出願は、２０２３年３月３日に出願された「ＣＹＣＬＥ－ＢＹ－ＣＹＣＬＥ ＯＶＥＲＣＵＲＲＥＮＴ ＤＥＴＥＣＴＯＲ」と題する米国特許出願第６３／４８８，４５５号の優先権を主張する。その全文は、参照により本出願に組み込まれる。

【0002】

本開示は、一般に、半導体装置に関する。より詳細には、本開示は、スイッチング電源に関する。

【背景技術】

【0003】

スイッチング電源は、通常、出力電圧を調整するためにインダクタを利用する。ここで、サイクル毎電流制限により、インダクタやＦＥＴ（電界効果トランジスタ）などの他のスイッチング要素を流れる最大電流を正確に制御することができる。電流制限の速度および精度により、マージンを確保するために過大評価されない構成要素を選択することができ、コストを節約し、性能を向上させることができる。

【0004】

マイクロプロセッサ電源がより低いインダクタ値を求めるようになると、より高速な過度応答が達成される場合がある。これは、大きなキャパシタバンクを利用する必要性を最小限に抑え、基板面積と部品コストの両方を節約することができる。

【0005】

高い入力電源電圧は、特にノート型コンピュータなどのバッテリ駆動システムにおいて望ましい。出力に低インダクタンスのインダクタを使用する場合、高入力電圧と低出力電圧の組み合わせによってインダクタ電流が急速にスルーアップ（ｓｌｅｗ ｕｐ）し、過電流状態を検出できる時間が減少する。

【発明の概要】

【0006】

一実施形態において、一般に、システムが提供される。該システムは、インダクタに接続された電力段を含むことができる。電力段は、インダクタを介してインダクタ電流を電源出力に送るように構成され得る。さらに、該システムは、電力段を駆動するために制御信号を生成するように構成されたコントローラを含むことができる。さらに、該システムは、電流制限回路を含むことができる。電流制限回路は、電力段から差動フィードバック電圧信号を受信するように構成され得る。差動フィードバック電圧信号は、インダクタ電流に比例し得る。さらに、電流制限回路は、差動フィードバック電圧信号を増幅して上限と下限を含む差動閾値を生成するように構成され得る。さらに、電流制限回路は、増幅された差動フィードバック電圧信号と差動閾値とを比較するように構成され得る。さらに、電流制限回路は、過電流制限信号を変調器に出力するように構成され得る。ここで、過電流制限信号は、増幅された差動フィードバック電圧信号と差動閾値との比較結果に基づいている。さらに、コントローラは、過電流制限信号に基づいて、インダクタ電流を制限するために制御信号の変調器オン時間および変調器オフ時間の少なくとも一方を調整するかどうかを決定するように構成され得る。

【0007】

一実施形態において、一般に、過電流保護のための方法が提供される。該方法は、電力段から差動フィードバック電圧信号を受信するステップを含むことができる。差動フィードバック電圧信号は、電力段内のインダクタを流れるインダクタ電流に比例し得る。さらに、該方法は、差動フィードバック電圧信号を増幅して上限と下限を含む差動閾値を生成するステップを含むことができる。さらに、該方法は、増幅された差動フィードバック電圧信号と差動閾値とを比較するステップを含むことができる。さらに、該方法は、増幅された差動フィードバック電圧信号と差動閾値との比較結果に基づいて、インダクタ電流を制限するために制御信号の変調器オン時間および変調器オフ時間の少なくとも一方を調整するかどうかを決定するステップを含むことができる。ここで、制御信号は、電力段を駆動するためのものである。

【0008】

一実施形態において、一般に、半導体装置が提供される。半導体装置は、電力段を駆動するために制御信号を生成するように構成された変調器を含むことができる。さらに、半導体装置は、電流制限回路を含む。電流制限回路は、電力段から差動フィードバック電圧信号を受信するように構成され得る。差動フィードバック電圧信号は、電力段内のインダクタを流れるインダクタ電流に比例し得る。さらに、電流制限回路は、差動フィードバック電圧信号を増幅して上限と下限を含む差動閾値を生成するように構成され得る。さらに、電流制限回路は、増幅された差動フィードバック電圧信号と差動閾値とを比較するように構成され得る。さらに、電流制限回路は、過電流制限信号を変調器に出力するように構成され得る。ここで、過電流制限信号は、増幅された差動フィードバック電圧信号と差動閾値との比較結果に基づいている。さらに、変調器は、過電流制限信号に基づいて、インダクタ電流を制限するために制御信号の変調器オン時間および変調器オフ時間の少なくとも一方を調整するかどうかを決定するように構成され得る。

【0009】

上記の要約は例示であり、いかなる意味においても限定することを意図していない。上述した態様、実施形態、および特徴に加えて、さらなる態様、実施形態、および特徴が、添付の図を参照して、且つ以下の詳細な説明から明らかになるであろう。図において、同様の参照符号は、同一または機能的に同様の要素を示す。

【図面の簡単な説明】

【0010】

【図1】一実施形態によるサイクル毎電流制限機能を実現する例示的なシステムを示す図である。

【図2】一実施形態による例示的なインダクタ電流値を示す信号図である。

【図3】一実施形態による例示的なインダクタ電流値および過電流保護閾値を示す信号図である。

【図4】一実施形態による図１のシステムの例示的なサイクル毎過電流制限回路を示す回路図である。

【図5】一実施形態によるサイクル毎過電流制限回路を実現するプロセスを示すフロー図である。

【発明を実施するための形態】

【0011】

図１は、コントローラ１００と、電力段２００と、を備えるスイッチング電源システム１０を示す図である。

【0012】

コントローラ１００は、変調器１１０と、サイクル毎電流制限回路１２０と、を備える。コントローラ１００は、例えば、プロセッサ、マイクロコントローラ、ＣＰＵ（中央処理装置）、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）、または電力段２００を介して電力供給を制御するための任意の他の回路を備える。

【0013】

変調器１１０は、１つまたは複数のＰＷＭ（パルス幅変調）信号ＰＷＭ_１、ＰＷＭ_２、．．．ＰＷＭ_ｎを対応する電力段２００に出力するように構成される。図では、簡潔にするために、ＰＷＭ_１のための電力段２００のみが示されている。同様の回路を有する他の数の電力段２００が利用されてもよく、代替的に利用されてもよい。

【0014】

電力段２００は、パワードライバ２１０と、インダクタ回路２２０と、ＤＣ抵抗（ＤＣＲ）フィルタ回路２３０と、負の温度係数（ＮＴＣ）ネットワーク回路２４０と、を含む。パワードライバ２１０は、例えば、入力電源Ｖ_ＩＮと接地との間に直列に配置されたＦＥＴ（電界効果トランジスタ）などのスイッチを備える。一部の実施形態において、例えば、Ｖ_ＩＮは、比較的大きな電源電圧、例えば２１Ｖを有してもよい。

【0015】

コントローラ１００は、変調器１１０によって生成されたＰＷＭ信号を、電力段２００を駆動するための制御信号として使用することができる。電力段２００を駆動して、入力電圧Ｖ_ＩＮを出力電圧Ｖ_ＯＵＴに変換することができる。Ｖ_ＯＵＴは、負荷（図示せず）に供給され得る。インダクタＬは、電力段２００のスイッチノードと出力Ｖ_ＯＵＴとの間に接続される。

【0016】

インダクタ回路２２０は、スイッチング電源２１０とＶ_ＯＵＴとの間に接続され、インダクタＬを備える。一態様において、インダクタＬは寄生抵抗を有し、この寄生抵抗は、その材料に関連する有限直流抵抗（ＤＣＲ）であり得る。ＤＣＲフィルタ回路２３０は、スイッチング電源２１０とＶ_ＯＵＴとの間に、インダクタ回路２２０と並列に接続され、キャパシタＣと直列に接続された抵抗器を備える。ＤＣＲフィルタ回路２３０は、ＤＣＲフィルタリングを実行するように構成され得る。ＤＣＲフィルタリングとは、インダクタＬの寄生抵抗を使用してインダクタに流れる電流を感知することを指す。サイクル毎電流制限回路１２０によって受信される差動フィードバック信号は、インダクタのＤＣＲに比例することもあれば、インダクタＬのインダクタ電流に比例することもある。一部の実施形態において、ターゲットＶ_ＯＵＴは、電源電圧と比較して比較的小さな電圧、例えば１Ｖを有してもよい。

【0017】

サイクル毎電流制限回路１２０は、接続Ｃ_１およびＣ_２を介して、電力段２００から差動フィードバック電圧信号１８０を受信することができる。差動フィードバック電圧信号１８０の負極性電圧は、接続Ｃ_１を介して受信することができ、差動フィードバック電圧信号１８０の正極性電圧は、接続Ｃ_２を介して受信することができる。差動フィードバック電圧信号１８０の逆極性（正極性および負極性）の電流は、図１に示すコントローラ１００の正の電流感知（ｃｓｐ）ピンおよび負の電流感知（ｃｓｎ）ピンで感知および受信することができる。サイクル毎電流制限回路１２０は、対応するＰＷＭ信号を調整する際に使用するために、正の過電流制限（ｐｏｃｌ）信号および負の過電流制限（ｎｏｃｌ）信号を変調器１１０に出力することができ、例えば、インダクタ電流を制限するために、ＰＷＭ信号のオン時間およびオフ時間の少なくとも一方を切り捨てまたは低減することができる。

【0018】

ＮＴＣネットワーク回路２４０は、接続Ｃ_１と接続Ｃ_２との間に、ＤＣＲフィルタ回路２３０のキャパシタＣと並列に接続される。ＮＴＣネットワーク回路２４０は、電力段２００の温度変化に基づいて、接続Ｃ_１およびＣ_２上の差動フィードバック電圧信号を線形補正するように構成される。ＮＴＣネットワーク回路２４０は、例えば、サーミスタと、１つまたは複数の抵抗器と、を備えてもよい。

【0019】

ＰＷＭ信号を調整するためのｐｏｃｌ信号およびｎｏｃｌ信号の使用は、システム１０に過電流保護を提供し、電力段２００およびインダクタＬのＦＥＴ（電界効果トランジスタ）を、定格を超える電流から保護することができる。サイクル毎電流制限回路１２０は、ｃｓｐピンとｃｓｎピンで受信した差動フィードバック電圧信号１８０と、過電流制限（ＯＣＬ）閾値に対応する差動閾値とを比較するように構成されたコンパレータを備える。図１に示す実施例において、差動閾値は、上限閾値＋ＯＣＬと、下限閾値－ＯＣＬと、を含むことができる。図１には、ｃｓｐピンとｃｓｎピンの電圧のためのコンパレータが示されているが、一部の実施形態において、ｐｏｃｌ出力とｎｏｃｌ出力の一方のみが利用されてもよい。例えば、一部の実施形態において、変調器１１０は、対応するＰＷＭ信号を調整するために、ｐｏｃｌまたはｎｏｃｌの一方の値に作用するように構成されてもよい。

【0020】

図２を参照して、一実施形態による、インダクタＬ（図１参照）の非制限インダクタ電流を示す信号図の例について説明する。図２に示すように、インダクタ電流は、ＰＷＭ信号のオン時間およびオフ時間に基づいて、例えば、アップスロープとダウンスロープとを有する。なお、信号図の例では、システムはボディブレーキに無関係であるため、ダウンスロープでのボディブレーキは考慮されていないことに留意されたい。インダクタにかかる電圧は、式（１）のようにインダクタンス×電流変化率に比例する。

式（１）に基づいて、アップスロープの間、インダクタＬに流れる電流の変化は式（２）に従って決定される。

例えば、Ｖ_ＩＮが２１Ｖ、Ｖ_ＯＵＴが１Ｖ、およびＬが１００ｎＨである実施形態において、アップスロープで

である。ダウンスロープの間、インダクタＬに流れる電流の変化は式（３）に従って決定される。

例えば、Ｖ_ＯＵＴが３ＶでＬが１００ｎＨである場合、一実施形態において、

となっている。

【0021】

図３を参照して、一実施形態における過電流保護（ＯＣＰ）範囲の例示的な図を説明する。図３に示すＯＣＰ範囲は、図１の差動フィードバック電圧信号１８０と比較される差動閾値の例とすることができる。ＯＣＰ範囲は、図３において（ｍｉｎ）と示されている最悪な場合の過電流保護（ＯＣＰ）閾値最小値、図３において（ｍａｘ）と示されている典型的な（ｔｙｐ）ＯＣＰターゲット、および最悪の場合のＯＣＰ閾値最大値（ｍａｘ）を含むことができる。最悪の場合のＯＣＰ閾値最小値は、差動閾値の下限値（図１の－ＯＣＬ閾値）、最悪の場合のＯＣＰ閾値最大値は、差動閾値の上限値（図１の＋ＯＣＬ閾値）であり得る。

【0022】

例えば、最速のアップスロープは、例えば１２ＶのＶ_ＩＮ、０ＶのＶ_ＯＵＴ、１２０ｍＡ／ｎｓの式（２）によるｄｉ／ｄｔを与える１００ｎＨのインダクタンスＬに対応する。最速のダウンスロープは、例えば３ＶのＶ_ＯＵＴ、例えば１００ｍＨのインダクタンスＬに対応し、式（３）によるｄｉ／ｄｔは３０ｍＡ／ｎｓとなる。

【0023】

図３に示すように、例えばＤＣＲ ＯＣＬバッファアンプ遅延、ＯＣＬコンパレータ遅延、ゲートドライバ遅延など、様々な遅延がＯＣＬに導入される可能性がある。また、ＤＣＲ誤差は、例えば、ＤＣＲ値、ＣＳＡおよびコンパレータのオフセット、ＣＳＡ利得誤差、および閾値公差を含めて積み重なる可能性がある。ＤＣＲ誤差の積み重ねは、最大ＯＣＰ閾値と最小ＯＣＰ閾値の差に相当する。

【0024】

電流制限検出回路の遅延とオフセットは、電力段２００で可能な最大電流を増加させ、電力段２００のスイッチとインダクタの定格要件も増加させる。例えば、電流制限検出回路が高速であればあるほど、変調器１１０は、可能な最大電流を低減させ、したがって、電力段２００のスイッチおよびインダクタの定格要件を減少させる電力段２００への電流露出をより効率的に制御することができる。

【0025】

図４を参照して、一実施形態による例示的なサイクル毎電流制限回路１２０の回路図を説明する。ＤＡＣ閾値生成器１２２は、入力としてデジタルＤＡＣ信号を受信し、アナログＤＡＣ閾値電圧値ｏｃｐＴｈｒｅｓｈｏｌｄを増幅器１２４に出力する。この増幅器１２４は、抵抗器１２７、例えば、Ｒが所定の抵抗値であり、ｏｃｐＴｈｒｅｓｈｏｌｄがＶｄａｃである６Ｒ抵抗を横切って電圧閾値ｏｃｐＴｈｒｅｓｈｏｌｄを強制し、電流ミラー回路１２８の接続ＤにＶｄａｃ／６Ｒの電流Ｉ_Ｄを発生させる。電流ミラー回路１２８は、トランジスタ１２６のドレインに接続され、接続Ｄから接続Ｐへの電流Ｉ_Ｄを電流Ｉ_Ｐとして、接続Ｎを電流Ｉ_Ｎとしてミラーリングする。一部の実施形態において、電流Ｉ_Ｄ、電流Ｉ_Ｐ、および電流Ｉ_Ｎは、本明細書において、個々に、または集合的に、初期電流、基準電流、または比較電流と呼ぶこともある。一部の実施形態において、電流ミラー回路１２８は、ＰＭＯＳ電流ミラー回路１２８である。一部の実施形態において、電流ミラー回路１２８は、比較的低速であるが正確な電流ミラーを提供することができる。入力されるＤＡＣ信号は、ＰおよびＮ接続に渡ってミラーリングされる電流を修正するように調整可能であり、ｃｓｐ信号とｃｓｎ信号との間の閾値オフセットの調整を可能にする。一実施形態において、電流Ｉ_Ｐと電流Ｉ_Ｎは、正と負の電流制限値（＋ＯＣＬ閾値と－ＯＣＬ閾値）を個別に設定できるように、（ＤＡＣ閾値生成器１２２とは異なる）別個のＤＡＣによって設定され得る。

【0026】

サイクル毎電流制限回路１２０は、ｃｓｐおよびｃｓｎピンで差動フィードバック電圧信号１８０を受信する。ｃｓｐピンとｃｓｎピンで受信する差動フィードバック電圧信号１８０の電圧は、所定のコモンモード電圧範囲内の値、例えば、最小電圧Ｖ_ｍｉｎと最大電圧Ｖ_ｍａｘの間の値を有することができる。一部の実施形態において、例えば、ｃｓｐピンとｃｓｎピンのそれぞれにおけるコモンモード電圧範囲は、同じであってもよい。他の実施形態において、ｃｓｐピンとｃｓｎピンの各々におけるコモンモード電圧範囲は、異なるが重なり合っていてもよい。一実施形態において、ｃｓｐピンとｃｓｎピンの広いコモンモード電圧範囲は、例えば、－１００ｍＶ～３．１Ｖであり得る。他の実施形態において、ｃｓｐピン、ｃｓｎピン、またはその両方におけるコモンモード電圧範囲の他の範囲を代替的に利用することができる。

【0027】

広いコモンモード電圧範囲に加えて、ｃｓｐピンとｃｓｎピンは、図４でＶ_ｄｉｆｆと表示されているように、その間に所定の最大電圧差ももつことができる。一部の実施形態において、例えば、Ｖ_ｄｉｆｆは、コモンモード電圧範囲よりも大幅に大きくなることがある。一実施形態において、例えば、Ｖ_ｄｉｆｆは、±１００ｍＶであり得る。他の実施形態において、Ｖ_ｄｉｆｆの他の値が代替的に利用されてもよい。一態様において、Ｒを横切る電圧降下は、増幅器１２４が平衡状態にあるとき、およびトリップポイントにあるときを示す閾値である。トリップポイントでは、ＤＡＣ電流の半分がトランジスタ１４２、１４６のうちの各トランジスタを流れる。したがって、トリップポイントで抵抗Ｒを有する抵抗器１４８を横切る電圧降下は、ＩＤＡＣ＊Ｒ／２またはＶｄａｃ／２である。抵抗６Ｒを有する抵抗器１２７の場合、ＤＡＣ電流Ｉｄａｃは、６Ｒ抵抗器１２７を横切るＤＡＣ電圧である。したがって、閾値は、Ｖｄａｃ／１２となる。したがって、ＤＡＣは、閾値の設定に使用され得、抵抗Ｒと６ＲはＤＡＣ電圧Ｖｄａｃとシステムのトリップ電圧の関係を決定することができる。

【0028】

電流ミラー回路１２８から接続Ｐ上に出力される電流Ｉ_Ｐ、例えばＶｄａｃ／６Ｒは、内蔵オフセット回路を使用した電流Ｉ_Ｐの増幅を介してｃｓｐピンとｃｓｎピンからの電圧を比較するように構成された増幅器・オフセット回路１３０に供給される。増幅器・オフセット回路１３０は、ソースが電流ミラー１２８に接続され、ゲートがｃｓｐに接続され、ドレインが比較器１３４の負端子に接続されたトランジスタ１３２を備える。また、閾値およびコンパレータ回路１３０は、抵抗器１３８を介して電流ミラー１２８に接続されたソース、ｃｓｎに接続されたゲート、およびコンパレータ１３４の正端子に接続されたドレインを有するトランジスタ１３６を備える。コンパレータ１３４は、ｐｏｃｌ信号を出力する。抵抗器１３８は、抵抗値Ｒを有し、増幅器・オフセット回路１３０の一方の側、例えばｃｓｎに接続されたトランジスタ１３６を含む側に対して、他方の側、例えばｃｓｐに接続されたトランジスタ１３２を含む側に電流オフセットを生じさせるように構成される。

【0029】

トランジスタ１３２は、電流ミラー１２８からのソースにおける電圧をｃｓｐにおける電圧に基づいて調整、例えば増幅または別の調整を行い、調整電圧をそのドレインからコンパレータ１３４の負端子に出力するように構成される。同様に、トランジスタ１３６は、抵抗器１３８からのソースにおける電圧をｃｓｎにおける電圧に基づいて調整、例えば、増幅または別の調整を行い、調整電圧をそのドレインからコンパレータ１３４の正端子に出力するように構成される。トランジスタ１３２および１３６のドレインにおける電圧に基づいて、コンパレータ１３４は、トリップポイント、例えば、コンパレータ１３４の正端子と負端子が等しいときに、トリップポイントに達したか、または超えたかどうかを判定することができる。一部の実施形態において、コンパレータ１３４による増幅からの利得は、生の、増幅されていない信号を比較する場合と比較して、コンパレータ１３４からの誤差寄与を低減し得る、４倍または任意の他の量の利得であり得る。

【0030】

抵抗器１３８が存在するため、トランジスタ１３２および１３６のソースにおける電流はオフセットされ、例えば、トランジスタ１３２のソースにおける電流はトランジスタ１３６のソースにおける電流よりも低くなる。これにより、コンパレータ１３４のトリップポイントが、ｃｓｎピンおよびｃｓｐピンにおける電圧が異なる値を有する場合、例えば、ｃｓｐにおける電圧がオフセットに対応する特定の量だけｃｓｎにおける電圧よりも大きい場合に対応するようになる。換言すると、閾値およびコンパレータ回路１３０は、差動フィードバック電圧信号１８０のｃｓｎで受ける負極性電圧に、抵抗器１３８からオフセットを注入することができる。一態様において、ｃｓｐにおける電圧がｃｓｎにおける電圧よりもＶＤＡＣ／１２だけ高いときに、トリップポイントが発生し得る。このトリップポイントでは、トランジスタ１３２、１３６の電流は等しくなり、Ｉ_Ｐの半分が抵抗器１３８を流れることができる。一部の実施形態において、ｃｓｐとｃｓｎにおける電圧間のオフセット量は、電流ミラー１２８から出力される電流Ｉ_Ｐ、例えば、Ｖｄａｃ／６Ｒに抵抗器１３８の値Ｒを掛けたものに相当してもよい。増幅器・オフセット回路１３０は、所定の正の電流閾値（例えば、＋ＯＣＬ閾値）に対応する抵抗器１３８の抵抗値Ｒを有してもよい。ここで、変調器１１０は、特定のＶｄａｃでパワードライバ２１０を駆動するＰＷＭ信号を調整するように構成され、Ｖｄａｃに対する調整は、電流ミラー回路１２８によってミラーリングされる電流を調整することによって、線形制御する比較的簡単な方法で、必要に応じて閾値をさらに変更することができる。一例として、ｃｓｐとｃｓｎにおける電圧間の差が所定の正の電流閾値（例えば、＋ＯＣＬ閾値）のトリップポイントを満たすか上回る場合、例えば、トランジスタ１３２および１３６によって出力される増幅された電流が等しいか、またはトランジスタ１３２からの電流がトランジスタ１３６からの電流よりも大きい場合、ｐｏｃｌ信号は、ＬＯＷからＨＩＧＨへ遷移することができ、またはデジタルの場合は０から１へ遷移することができる。変調器１１０は、インダクタＬ上の電流を低減させ、正の過電流シナリオが継続または悪化するのを抑制するために、ＰＷＭ_１のオン時間に対応する切り捨て（例えば、低減）を引き起こしてもよい。一例として、抵抗器１３８の使用は、トランジスタ１３２と１３６の間、したがってｃｓｎとｃｓｐにおける電圧の間、例えば図１の＋ＯＣＬ閾値オフセットに高速回路ベースの電流オフセットを生じさせる。例えば、増幅器・オフセット回路１３０は、ｃｓｐにおける電圧がｃｓｎにおける電圧よりも所定の正のＯＣＬ（＋ＯＣＬ）閾値オフセット量だけ大きいときに、トリップして高ｐｏｃｌ信号を出力するように構成され得る。一部の実施形態において、例えば、トリップポイントにおけるコンパレータ１３４の正端子および負端子上の電流は、Ｖｄａｃ／１２Ｒに対応してもよい。

【0031】

電流ミラー回路１２８から接続Ｎ上に出力される電流Ｉ_Ｎ、例えば、Ｖｄａｃ／６Ｒは、増幅器・オフセット回路１３０と同様に、内蔵オフセット回路を使用した電流Ｉ_Ｎの増幅を介してｃｓｐピンとｃｓｎピンからの電圧を比較するように構成された増幅器・オフセット回路１４０に供給される。増幅器・オフセット回路１４０は、ソースが電流ミラー１２８に接続され、ゲートがｃｓｎに接続され、ドレインが比較器１４４の負端子に接続されたトランジスタ１４２を備える。また、閾値およびコンパレータ回路１４０は、抵抗器１４８を介して電流ミラー１２８に接続されたソース、ｃｓｐに接続されたゲート、およびコンパレータ１４４の正端子に接続されたドレインを有するトランジスタ１４６を備える。コンパレータ１４４は、ｎｏｃｌ信号を出力する。抵抗器１４８は、抵抗値Ｒを有し、増幅器・オフセット回路１４０の一方の側、例えばｃｓｐに接続されたトランジスタ１４６を含む側に対して、他方の側、例えばｃｓｎに接続されたトランジスタ１４２を含む側に電流オフセットを生じさせるように構成される。例えば、増幅器回路１３０と比較して、増幅器・オフセット回路１４０では、ｃｓｐとｃｓｎへの接続が逆になっている。

【0032】

トランジスタ１４２は、電流ミラー１２８からのソースにおける電圧をｃｓｎピンにおける電圧に基づいて調整、例えば増幅または別の調整を行い、調整電圧をそのドレインからコンパレータ１４４の負端子に出力するように構成される。同様に、トランジスタ１４６は、抵抗器１４８からのソースにおける電圧をｃｓｐピンにおける電圧に基づいて調整、例えば、増幅または別の調整を行い、調整電圧をそのドレインからコンパレータ１４４の正端子に出力するように構成される。トランジスタ１４２および１４６のドレインにおける電圧に基づいて、コンパレータ１４４は、トリップポイント、例えば、コンパレータ１４４の正端子と負端子が等しいときに、トリップポイントに達したか、または超えたかどうかを判定することができる。一部の実施形態において、コンパレータ１４４による増幅からの利得は、生の、増幅されていない信号を比較する場合と比較して、コンパレータ１４４からの誤差寄与を低減し得る、４倍または任意の他の量の利得であり得る。

【0033】

抵抗器１４８が存在するため、トランジスタ１４２および１４６のソースにおける電流はオフセットされ、例えば、トランジスタ１４２のソースにおける電流はトランジスタ１４６のソースにおける電流よりも低くなる。これにより、コンパレータ１４４のトリップポイントが、ｃｓｎおよびｃｓｐにおける電圧が異なる値を有する場合、例えば、ｃｓｎにおける電圧がオフセットに対応する特定の量だけｃｓｐにおける電圧よりも大きい場合に対応するようになる。換言すると、閾値およびコンパレータ回路１４０は、差動フィードバック電圧信号１８０のｃｓｐで受ける正極性電圧に、抵抗器１４８からオフセットを注入することができる。一態様において、ｃｓｎにおける電圧がｃｓｐにおける電圧よりもＶＤＡＣ／１２だけ高いときに、トリップポイントが発生し得る。このトリップポイントでは、トランジスタ１４２、１４６の電流は等しくなり、Ｉ_Ｎの半分が抵抗器１４８を流れることができる。一部の実施形態において、ｃｓｐとｃｓｎにおける電圧間のオフセット量は、電流ミラー１２８から出力される電流Ｉ_Ｎ、例えば、Ｖｄａｃ／６Ｒに抵抗器１４８の値Ｒを掛けたものに相当してもよい。増幅器・オフセット回路１４０は、所定の負の電流閾値（例えば、－ＯＣＬ閾値）に対応する抵抗器１４８の抵抗値Ｒを有してもよい。ここで、変調器１１０は、特定のＶｄａｃでパワードライバ２１０を駆動するＰＷＭ信号を調整するように構成され、Ｖｄａｃに対する調整は、電流ミラー回路１２８によってミラーリングされる電流を調整することによって、線形制御する比較的簡単な方法で、必要に応じて閾値をさらに変更することができる。一例として、ｃｓｐとｃｓｎにおける差が所定の負の電流閾値（例えば、－ＯＣＬ閾値）のトリップポイントを満たすか下回る場合、例えば、トランジスタ１４２および１４６によって出力される増幅された電流が等しいか、またはトランジスタ１４２からの電流がトランジスタ１４６からの電流よりも大きい場合、ｎｏｃｌ信号は、ＬＯＷからＨＩＧＨへ遷移することができ、またはデジタルの場合は０から１へ遷移することができる。変調器１１０は、負の過電流シナリオが継続または悪化するのを抑制するために、ＰＷＭ_１のオフ時間に対応する切り捨てまたは低減を引き起こしてもよい。一例として、抵抗器１４８の使用は、トランジスタ１４２と１４６の間、したがってｃｓｎとｃｓｐにおける電圧の間、例えば図１の－ＯＣＬ閾値オフセットに高速回路ベースの電流オフセットを生じさせる。例えば、増幅器・オフセット回路１４０は、ｃｓｎにおける電圧がｃｓｐにおける電圧よりも所定の負のＯＣＬ（－ＯＣＬ）閾値オフセット量だけ大きいときに、トリップして高ｎｏｃｌ信号を出力するように構成され得る。

【0034】

サイクル毎電流制限回路１２０は、図４の実施形態では正の過電流制限回路（増幅器・オフセット回路１３０）と負の過電流制限回路（増幅器・オフセット回路１４０）の両方およびその機能を有するものとして示されているが、他の実施形態において、正の過電流制限回路および負の過電流制限回路の一方のみを代替的に利用または含めることができる。一例として、一部の実施形態において、増幅器・オフセット回路１３０は、サイクル毎電流制限回路１２０に含まれていてもよいが、増幅器・オフセット回路１４０は、含まれていなくてもよく、またはその逆であってもよい。この場合、対応するｐｏｃｌ信号またはｎｏｃｌ信号のみが出力される。

【0035】

上述したサイクル毎電流制限回路１２０の実施形態は、オフセット誤差変動を最小限に抑え、本質的に高速であり、コンパレータからの誤差寄与を低減する、エレガントな回路ベースの増幅およびオフセット機能を提供する。サイクル毎電流制限回路１２０は、ｃｓｐおよびｃｓｎのフィードバック入力の広いコモンモード電圧範囲（例えば、一部の実施形態では－１００ｍＶ～３．１Ｖ）で動作するように構成され、Ｖ_ＯＵＴが０Ｖである起動時または短絡状態でも機能するように構成される。また、サイクル毎電流制限回路１２０は、例えば上述したようにＤＡＣ入力値を調整することにより、オフセットの閾値を容易に調整できるように構成される。一部の実施形態において、増幅器・オフセット回路１３０および１４０のコンパレータ論理の各部分に整合抵抗を使用することにより、正確なオフセット閾値の設定が可能になる一方で、コンパレータ１３４および１４４への入力用のｃｓｐおよびｃｓｎピンの電圧に基づいてトランジスタ１３２、１３６、１４２、および１４６を使用して電流信号を増幅することにより生成される利得、例えば４倍の利得または別の値により、コンパレータによる誤差の低減が可能になる場合がある。また、サイクル毎電流制限回路１２０は、利得とオフセットの両方を提供するオープンループ入力段により高速化を実現し、コンパレータへのオーバードライブと速度の改善に役立つ。

【0036】

図５は、一実施形態におけるサイクル毎過電流制限回路を実現するプロセスを示すフロー図である。該プロセスは、図５に示す１つまたは複数のブロックによって示される１つまたは複数の操作、動作、または機能を含むことができる。個別のブロックとして図に示されているが、所望の用途に応じて、様々なブロックを追加のブロックに分割したり、より少ない数のブロックに組み合わせたり、省略したり、異なる順序で実行されたり、並行して実行されたりすることができる。

【0037】

プロセス５００は、スイッチング電源の過電流を制限するために、本開示に記載のシステム１０のコントローラ１００などの電源システムのコントローラによって実行され得る。プロセス５００は、ブロック５０２で開始することができる。ブロック５０２では、コントローラは、電力段から差動フィードバック電圧信号を受信することができる。ここで、差動フィードバック電圧信号は、電力段内のインダクタを流れるインダクタ電流に比例している。

【0038】

プロセス５００は、ブロック５０４からブロック５０２に進むことができる。ブロック５０４では、コントローラは、差動フィードバック電圧信号を増幅して上限と下限を含む差動閾値を生成することができる。一実施形態において、コントローラは、オフセットを注入して差動閾値を生成することで差動フィードバック電圧信号を増幅することができる。ここで、オフセットは、電流制限に対応する電流である。一実施形態において、コントローラは、第１のオフセットを差動フィードバック電圧信号の正極性電圧信号に注入し、第２のオフセットを差動フィードバック電圧信号の負極性電圧信号に注入することで、差動フィードバック電圧信号を増幅することができる。

【0039】

プロセス５００は、ブロック５０４からブロック５０６に進むことができる。ブロック５０６では、コントローラは、増幅された差動フィードバック電圧信号と差動閾値とを比較することができる。一実施形態において、コントローラは、差動フィードバック電圧信号と差動閾値との差を決定することで、差動フィードバック電圧信号と差動閾値とを比較することができる。コントローラは、差がゼロよりも大きいと判定することができる。コントローラは、差がゼロよりも大きいと判定したことに応答して、インダクタ電流が電流制限を上回り、過電流状態が発生したと判定することができる。

【0040】

プロセス５００は、ブロック５０６からブロック５０８に進むことができる。ブロック５０８では、コントローラは、増幅された差動フィードバック電圧信号と差動閾値との比較結果に基づいて、インダクタ電流を制限するために制御信号の変調器オン時間および変調器オフ時間の少なくとも一方を調整するかどうかを決定することができる。ここで、制御信号は、電力段を駆動するためのものである。

【0041】

一実施形態において、コントローラは、増幅された差動フィードバック電圧信号と差動閾値との比較結果が、増幅された差動フィードバック電圧信号が差動閾値の上限よりも大きいことを示すと判定することができる。増幅された差動フィードバック電圧信号が差動閾値の上限よりも大きいことは、過電流状態が発生したことを示すことができる。コントローラは、インダクタ電流を制限するために制御信号の変調器オン時間を低減することができる。

【0042】

一実施形態において、コントローラは、増幅された差動フィードバック電圧信号と差動閾値との比較結果が、増幅された差動フィードバック電圧信号が差動閾値の下限よりも小さいことを示すと判定することができる。増幅された差動フィードバック電圧信号が差動閾値の下限よりも小さいことは、過電流状態が発生したことを示すことができる。コントローラは、インダクタ電流を制限するために制御信号の変調器オフ時間を低減することができる。

【0043】

図におけるフローチャートおよびブロック図は、本発明の様々な実施形態によるシステム、方法、およびコンピュータプログラム製品の可能な実装のアーキテクチャ、機能性、および動作を示している。これに関して、フローチャートまたはブロック図における各ブロックは、指定された論理機能を実現するための１つまたは複数の実行可能命令を含む命令のモジュール、セグメント、またはその一部を表すことができる。いくつかの代替的な実装例において、ブロックに示された機能は、図に示す順序からはずれて発生してもよい。例えば、連続して示されている２つのブロックは、実際には、実質的に同時に実現されてもよく、関係する機能に応じて、場合によっては逆の順序で実現されてもよい。また、ブロック図および／またはフローチャートの各ブロック、ならびにそれらのブロックの組み合わせは、指定された機能または動作を実行する、または特別な目的のハードウェアおよびコンピュータ命令の組み合わせを実行する、特別な目的のハードウェアベースのシステムよって実現され得ることに留意されたい。

【0044】

本明細書で使用される用語は、特定の実施形態を説明するためにのみ使用されており、本発明を限定することを意図していない。本明細書で使用される単数を表す用語は、特に明示されない限り、その複数を含むことも意図している。また、本明細書で使用される「備える」という用語は、記載されている特徴、整数、ステップ、動作、要素、および／または構成要素の存在を画定するが、１つまたは複数の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらの群の存在または追加を排除しないことに留意されたい。

【0045】

添付の特許請求の範囲に記載のすべての手段またはステップと機能要素の対応する構造、材料、操作、およびそれらの等価物は、具体的に記載されている他の要素と組み合わせて機能を実現するための任意の構造、材料、または操作を包含することを意図している。本発明の開示されている実施形態の説明は、例示および説明のために提供されているが、網羅的であること、あるいは開示された形態に限定されることを意図していない。当業者には、本発明の範囲および精神から逸脱することなく、多くの修正および変形を適用することができることが明らかであろう。上述した実施形態は、本発明の原理および実用化を最適に説明するために、また、検討される特定の用途に適するように種々の修正を伴う様々な実施形態について本発明を当業者が理解できるように、選択および説明されたものである。

【図1】

【図2】

【図3】

【図4】

【図5】

【外国語明細書】