ホーム > 特許ランキング > ラピステクノロジー株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024125881
(43)【公開日】2024-09-19
(54)【発明の名称】サンプリング回路及びその制御方法
(51)【国際特許分類】
G11C 27/02 20060101AFI20240911BHJP
【ＦＩ】
G11C27/02 350
【審査請求】未請求
【請求項の数】12
【出願形態】ＯＬ
(21)【出願番号】P 2023033999
(22)【出願日】2023-03-06
(71)【出願人】
【識別番号】320012037
【氏名又は名称】ラピステクノロジー株式会社
(74)【代理人】
【識別番号】110001519
【氏名又は名称】弁理士法人太陽国際特許事務所
(72)【発明者】
【氏名】立津 璃久
(57)【要約】
【課題】アンプから電圧を入力する場合にも、セトリング時間を短縮し、サンプリングを開始するまでの時間を短くすることができる、サンプリング回路及びその制御方法を提供する。
【解決手段】サンプリング回路の出力電圧を降下させる場合のセトリング時間と出力電圧を上昇させる場合のセトリング時間とが異なる特性を備えるアンプと、アンプからの入力電圧で充電されるコンデンサと、アンプの出力とコンデンサとの間の接続状態を切り替える第１スイッチと、コンデンサと並列に接続されて、電位がアンプの特性に応じて設定される基準電位部とコンデンサとの間の接続状態を切り替える第２スイッチと、各スイッチの切り替え制御を行う制御回路と、を備え、制御回路は、第１スイッチをオフ状態かつ第２スイッチをオン状態に切り替える第１制御を行った後で、第１スイッチをオン状態かつ第２スイッチをオフ状態に切り替える第２制御を行う、サンプリング回路とする。
【選択図】図１
【解決手段】サンプリング回路の出力電圧を降下させる場合のセトリング時間と出力電圧を上昇させる場合のセトリング時間とが異なる特性を備えるアンプと、アンプからの入力電圧で充電されるコンデンサと、アンプの出力とコンデンサとの間の接続状態を切り替える第１スイッチと、コンデンサと並列に接続されて、電位がアンプの特性に応じて設定される基準電位部とコンデンサとの間の接続状態を切り替える第２スイッチと、各スイッチの切り替え制御を行う制御回路と、を備え、制御回路は、第１スイッチをオフ状態かつ第２スイッチをオン状態に切り替える第１制御を行った後で、第１スイッチをオン状態かつ第２スイッチをオフ状態に切り替える第２制御を行う、サンプリング回路とする。
【選択図】図１
【特許請求の範囲】
【請求項1】
サンプリング回路の出力電圧を降下させる場合のセトリング時間と出力電圧を上昇させる場合のセトリング時間とが異なる特性を備えるアンプと、
前記アンプからの入力電圧で充電されるコンデンサと、
前記アンプの出力と前記コンデンサとの間の接続状態を切り替える第１スイッチと、
前記コンデンサと並列に接続されて、電位が前記アンプの前記特性に応じて設定される基準電位部と前記コンデンサとの間の接続状態を切り替える第２スイッチと、
前記第１スイッチ及び前記第２スイッチの切り替え制御を行う制御回路と、
を備え、
前記制御回路は、前記第１スイッチをオフ状態かつ前記第２スイッチをオン状態に切り替える第１制御を行い、前記コンデンサを前記基準電位部に接続して、前記コンデンサの電圧を前記アンプの特性に応じた基準電位とし、
前記第１制御から予め定めた時間経過後に前記第１スイッチをオン状態かつ前記第２スイッチをオフ状態に切り替える第２制御を行い、前記アンプを前記コンデンサに接続して、前記アンプの入力電圧で前記コンデンサを充電する、
サンプリング回路。
前記アンプからの入力電圧で充電されるコンデンサと、
前記アンプの出力と前記コンデンサとの間の接続状態を切り替える第１スイッチと、
前記コンデンサと並列に接続されて、電位が前記アンプの前記特性に応じて設定される基準電位部と前記コンデンサとの間の接続状態を切り替える第２スイッチと、
前記第１スイッチ及び前記第２スイッチの切り替え制御を行う制御回路と、
を備え、
前記制御回路は、前記第１スイッチをオフ状態かつ前記第２スイッチをオン状態に切り替える第１制御を行い、前記コンデンサを前記基準電位部に接続して、前記コンデンサの電圧を前記アンプの特性に応じた基準電位とし、
前記第１制御から予め定めた時間経過後に前記第１スイッチをオン状態かつ前記第２スイッチをオフ状態に切り替える第２制御を行い、前記アンプを前記コンデンサに接続して、前記アンプの入力電圧で前記コンデンサを充電する、
サンプリング回路。
【請求項2】
前記アンプの特性が、出力電圧を降下させる場合のセトリング時間が出力電圧を上昇させる場合のセトリング時間より長い第１特性である場合には、前記基準電位部の電位を前記アンプの入力電圧より低い電位に設定し、
前記アンプの特性が、出力電圧を上昇させる場合のセトリング時間が出力電圧を降下させる場合のセトリング時間より長い第２特性である場合には、前記基準電位部の電位を前記アンプの入力電圧より高い電位に設定する、
請求項１に記載のサンプリング回路。
前記アンプの特性が、出力電圧を上昇させる場合のセトリング時間が出力電圧を降下させる場合のセトリング時間より長い第２特性である場合には、前記基準電位部の電位を前記アンプの入力電圧より高い電位に設定する、
請求項１に記載のサンプリング回路。
【請求項3】
前記第１特性のアンプがＰＭＯＳを備えるＡ級アンプであり、前記第２特性のアンプがＮＭＯＳを備えるＡ級アンプである、請求項２に記載のサンプリング回路。
【請求項4】
前記アンプが前記第１特性のアンプである場合に、前記基準電位部の電位をグランドとする、請求項２に記載のサンプリング回路。
【請求項5】
第１電圧を入力する電圧源と、
第２電圧を入力するアンプであって、サンプリング回路の出力電圧を降下させる場合のセトリング時間と出力電圧を上昇させる場合のセトリング時間とが異なる特性を備えるアンプと、
前記電圧源または前記アンプからの入力電圧で充電されるコンデンサと、
前記電圧源と前記コンデンサとの間の接続状態を切り替える第１スイッチと、
前記アンプと前記コンデンサとの間の接続状態を切り替える第２スイッチと、
前記コンデンサと並列に接続されて、電位が前記アンプの前記特性に応じて設定される基準電位部と前記コンデンサとの間の接続状態を切り替える第３スイッチと、
前記第１スイッチ、前記第２スイッチ及び前記第３スイッチの切り替え制御を行う制御回路と、を備え、
前記制御回路は、
前記第１スイッチをオン状態、前記第２スイッチをオフ状態、かつ前記第３スイッチをオフ状態に切り替える第１制御を行い、前記電圧源を前記コンデンサに接続して、前記コンデンサを前記第１電圧まで充電し、
前記第１制御から予め定めた時間経過後に前記第１スイッチをオフ状態、前記第２スイッチをオフ状態、かつ前記第３スイッチをオン状態に切り替える第２制御を行い、前記コンデンサを基準電位部に接続して、前記コンデンサの電圧を前記第１電圧から前記アンプの特性に応じた基準電位とし、
前記第２制御から予め定めた時間経過後に前記第１スイッチをオフ状態、前記第２スイッチをオン状態、かつ前記第３スイッチをオフ状態に切り替える第３制御を行い、前記アンプを前記コンデンサに接続して、前記コンデンサを前記第２電圧まで充電する、
サンプリング回路。
第２電圧を入力するアンプであって、サンプリング回路の出力電圧を降下させる場合のセトリング時間と出力電圧を上昇させる場合のセトリング時間とが異なる特性を備えるアンプと、
前記電圧源または前記アンプからの入力電圧で充電されるコンデンサと、
前記電圧源と前記コンデンサとの間の接続状態を切り替える第１スイッチと、
前記アンプと前記コンデンサとの間の接続状態を切り替える第２スイッチと、
前記コンデンサと並列に接続されて、電位が前記アンプの前記特性に応じて設定される基準電位部と前記コンデンサとの間の接続状態を切り替える第３スイッチと、
前記第１スイッチ、前記第２スイッチ及び前記第３スイッチの切り替え制御を行う制御回路と、を備え、
前記制御回路は、
前記第１スイッチをオン状態、前記第２スイッチをオフ状態、かつ前記第３スイッチをオフ状態に切り替える第１制御を行い、前記電圧源を前記コンデンサに接続して、前記コンデンサを前記第１電圧まで充電し、
前記第１制御から予め定めた時間経過後に前記第１スイッチをオフ状態、前記第２スイッチをオフ状態、かつ前記第３スイッチをオン状態に切り替える第２制御を行い、前記コンデンサを基準電位部に接続して、前記コンデンサの電圧を前記第１電圧から前記アンプの特性に応じた基準電位とし、
前記第２制御から予め定めた時間経過後に前記第１スイッチをオフ状態、前記第２スイッチをオン状態、かつ前記第３スイッチをオフ状態に切り替える第３制御を行い、前記アンプを前記コンデンサに接続して、前記コンデンサを前記第２電圧まで充電する、
サンプリング回路。
【請求項6】
前記アンプの特性が、出力電圧を降下させる場合のセトリング時間が出力電圧を上昇させる場合のセトリング時間より長い第１特性である場合には、前記基準電位部の電位を前記アンプの入力電圧より低い電位に設定し、
前記アンプの特性が、出力電圧を上昇させる場合のセトリング時間が出力電圧を降下させる場合のセトリング時間より長い第２特性である場合には、前記基準電位部の電位を前記アンプの入力電圧より高い電位に設定する、
請求項５に記載のサンプリング回路。
前記アンプの特性が、出力電圧を上昇させる場合のセトリング時間が出力電圧を降下させる場合のセトリング時間より長い第２特性である場合には、前記基準電位部の電位を前記アンプの入力電圧より高い電位に設定する、
請求項５に記載のサンプリング回路。
【請求項7】
前記第１特性のアンプがＰＭＯＳを備えるＡ級アンプであり、前記第２特性のアンプがＮＭＯＳを備えるＡ級アンプである、請求項６に記載のサンプリング回路。
【請求項8】
前記アンプが前記第１特性のアンプである場合に、前記基準電位部の電位をグランドとする、請求項６に記載のサンプリング回路。
【請求項9】
前記電圧源が、前記アンプと同じ特性のアンプである、請求項５から請求項８までのいずれか１項に記載のサンプリング回路。
【請求項10】
前記電圧源が、理想電圧源である、請求項５から請求項８までのいずれか１項に記載のサンプリング回路。
【請求項11】
サンプリング回路の出力電圧を降下させる場合のセトリング時間と出力電圧を上昇させる場合のセトリング時間とが異なる特性を備えるアンプと、
前記アンプからの入力電圧で充電されるコンデンサと、
前記アンプの出力と前記コンデンサとの間の接続状態を切り替える第１スイッチと、
前記コンデンサと並列に接続されて、電位が前記アンプの前記特性に応じて設定される基準電位部と前記コンデンサとの間の接続状態を切り替える第２スイッチと、
前記第１スイッチ及び前記第２スイッチの切り替え制御を行う制御回路と、
を備えるサンプリング回路を制御する制御方法であって、
前記制御回路は、
前記第１スイッチをオフ状態かつ前記第２スイッチをオン状態に切り替える第１制御を行い、前記コンデンサを前記基準電位部に接続して、前記コンデンサの電圧を前記アンプの特性に応じた基準電位とし、
前記第１制御から予め定めた時間経過後に前記第１スイッチをオン状態かつ前記第２スイッチをオフ状態に切り替える第２制御を行い、前記アンプを前記コンデンサに接続して、前記アンプの入力電圧で前記コンデンサを充電する、
サンプリング回路の制御方法。
前記アンプからの入力電圧で充電されるコンデンサと、
前記アンプの出力と前記コンデンサとの間の接続状態を切り替える第１スイッチと、
前記コンデンサと並列に接続されて、電位が前記アンプの前記特性に応じて設定される基準電位部と前記コンデンサとの間の接続状態を切り替える第２スイッチと、
前記第１スイッチ及び前記第２スイッチの切り替え制御を行う制御回路と、
を備えるサンプリング回路を制御する制御方法であって、
前記制御回路は、
前記第１スイッチをオフ状態かつ前記第２スイッチをオン状態に切り替える第１制御を行い、前記コンデンサを前記基準電位部に接続して、前記コンデンサの電圧を前記アンプの特性に応じた基準電位とし、
前記第１制御から予め定めた時間経過後に前記第１スイッチをオン状態かつ前記第２スイッチをオフ状態に切り替える第２制御を行い、前記アンプを前記コンデンサに接続して、前記アンプの入力電圧で前記コンデンサを充電する、
サンプリング回路の制御方法。
【請求項12】
第１電圧を入力する電圧源と、
第２電圧を入力するアンプであって、サンプリング回路の出力電圧を降下させる場合のセトリング時間と出力電圧を上昇させる場合のセトリング時間とが異なる特性を備えるアンプと、
前記電圧源または前記アンプからの入力電圧で充電されるコンデンサと、
前記電圧源と前記コンデンサとの間の接続状態を切り替える第１スイッチと、
前記アンプと前記コンデンサとの間の接続状態を切り替える第２スイッチと、
前記コンデンサと並列に接続されて、電位が前記アンプの前記特性に応じて設定される基準電位部と前記コンデンサとの間の接続状態を切り替える第３スイッチと、
前記第１スイッチ、前記第２スイッチ及び前記第３スイッチの切り替え制御を行う制御回路と、を備えるサンプリング回路を制御する制御方法であって、
前記制御回路は、
前記第１スイッチをオン状態、前記第２スイッチをオフ状態、かつ前記第３スイッチをオフ状態に切り替える第１制御を行い、前記電圧源を前記コンデンサに接続して、前記コンデンサを前記第１電圧まで充電し、
前記第１制御から予め定めた時間経過後に前記第１スイッチをオフ状態、前記第２スイッチをオフ状態、かつ前記第３スイッチをオン状態に切り替える第２制御を行い、前記コンデンサを基準電位部に接続して、前記コンデンサの電圧を前記第１電圧から前記アンプの特性に応じた基準電位とし、
前記第２制御から予め定めた時間経過後に前記第１スイッチをオフ状態、前記第２スイッチをオン状態、かつ前記第３スイッチをオフ状態に切り替える第３制御を行い、前記アンプを前記コンデンサに接続して、前記コンデンサを前記第２電圧まで充電する、
サンプリング回路の制御方法。
第２電圧を入力するアンプであって、サンプリング回路の出力電圧を降下させる場合のセトリング時間と出力電圧を上昇させる場合のセトリング時間とが異なる特性を備えるアンプと、
前記電圧源または前記アンプからの入力電圧で充電されるコンデンサと、
前記電圧源と前記コンデンサとの間の接続状態を切り替える第１スイッチと、
前記アンプと前記コンデンサとの間の接続状態を切り替える第２スイッチと、
前記コンデンサと並列に接続されて、電位が前記アンプの前記特性に応じて設定される基準電位部と前記コンデンサとの間の接続状態を切り替える第３スイッチと、
前記第１スイッチ、前記第２スイッチ及び前記第３スイッチの切り替え制御を行う制御回路と、を備えるサンプリング回路を制御する制御方法であって、
前記制御回路は、
前記第１スイッチをオン状態、前記第２スイッチをオフ状態、かつ前記第３スイッチをオフ状態に切り替える第１制御を行い、前記電圧源を前記コンデンサに接続して、前記コンデンサを前記第１電圧まで充電し、
前記第１制御から予め定めた時間経過後に前記第１スイッチをオフ状態、前記第２スイッチをオフ状態、かつ前記第３スイッチをオン状態に切り替える第２制御を行い、前記コンデンサを基準電位部に接続して、前記コンデンサの電圧を前記第１電圧から前記アンプの特性に応じた基準電位とし、
前記第２制御から予め定めた時間経過後に前記第１スイッチをオフ状態、前記第２スイッチをオン状態、かつ前記第３スイッチをオフ状態に切り替える第３制御を行い、前記アンプを前記コンデンサに接続して、前記コンデンサを前記第２電圧まで充電する、
サンプリング回路の制御方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、サンプリング回路及びその制御方法に関する。
【背景技術】
【0002】
サンプリング回路の出力電圧は、サンプリング回路に含まれるコンデンサに蓄積された電荷に起因して変動するという問題がある。この問題を解決するために、例えば、特許文献１に記載の回路では、ハイパス・フィルタのコンデンサＣｃの電荷を放電させる放電用のスイッチＳ１を設けて、サンプリング・スイッチＳｓがオンになる前の一定時間だけスイッチＳ１をオンにしてコンデンサＣｃをディスチャージしている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平７－２１７９４号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、発明者の詳細な検討の結果、サンプリング回路にアンプからの電圧を入力する場合に、以下のような課題が見出された。サンプリング回路にアンプからの電圧を入力する場合、アンプによっては、コンデンサをディスチャージしても、セトリング時間が長くなることがある。ここで、セトリング時間とは、出力電圧が目標値に安定するまでに要する時間のことである。
【0005】
本発明の目的は、サンプリング回路にアンプから電圧を入力する場合にも、セトリング時間を短縮し、サンプリングを開始するまでの時間を短くすることができる、サンプリング回路及びその制御方法を提供することにある。
【課題を解決するための手段】
【0006】
本開示の第１の態様は、サンプリング回路の出力電圧を降下させる場合のセトリング時間と出力電圧を上昇させる場合のセトリング時間とが異なる特性を備えるアンプと、前記アンプからの入力電圧で充電されるコンデンサと、前記アンプの出力と前記コンデンサとの間の接続状態を切り替える第１スイッチと、前記コンデンサと並列に接続されて、電位が前記アンプの前記特性に応じて設定される基準電位部と前記コンデンサとの間の接続状態を切り替える第２スイッチと、前記第１スイッチ及び前記第２スイッチの切り替え制御を行う制御回路と、を備え、前記制御回路は、前記第１スイッチをオフ状態かつ前記第２スイッチをオン状態に切り替える第１制御を行い、前記コンデンサを前記基準電位部に接続して、前記コンデンサの電圧を前記アンプの特性に応じた基準電位とし、前記第１制御から予め定めた時間経過後に前記第１スイッチをオン状態かつ前記第２スイッチをオフ状態に切り替える第２制御を行い、前記アンプを前記コンデンサに接続して、前記アンプの入力電圧で前記コンデンサを充電する、サンプリング回路である。
【0007】
本開示の第２の態様は、第１電圧を入力する電圧源と、第２電圧を入力するアンプであって、サンプリング回路の出力電圧を降下させる場合のセトリング時間と出力電圧を上昇させる場合のセトリング時間とが異なる特性を備えるアンプと、前記電圧源または前記アンプからの入力電圧で充電されるコンデンサと、前記電圧源と前記コンデンサとの間の接続状態を切り替える第１スイッチと、前記アンプと前記コンデンサとの間の接続状態を切り替える第２スイッチと、前記コンデンサと並列に接続されて、電位が前記アンプの前記特性に応じて設定される基準電位部と前記コンデンサとの間の接続状態を切り替える第３スイッチと、前記第１スイッチ、前記第２スイッチ及び前記第３スイッチの切り替え制御を行う制御回路と、を備え、前記制御回路は、前記第１スイッチをオン状態、前記第２スイッチをオフ状態、かつ前記第３スイッチをオフ状態に切り替える第１制御を行い、前記電圧源を前記コンデンサに接続して、前記コンデンサを前記第１電圧まで充電し、前記第１制御から予め定めた時間経過後に前記第１スイッチをオフ状態、前記第２スイッチをオフ状態、かつ前記第３スイッチをオン状態に切り替える第２制御を行い、前記コンデンサを基準電位部に接続して、前記コンデンサの電圧を前記第１電圧から前記アンプの特性に応じた基準電位とし、前記第２制御から予め定めた時間経過後に前記第１スイッチをオフ状態、前記第２スイッチをオン状態、かつ前記第３スイッチをオフ状態に切り替える第３制御を行い、前記アンプを前記コンデンサに接続して、前記コンデンサを前記第２電圧まで充電する、サンプリング回路である。
【0008】
本開示の第３の態様は、サンプリング回路の出力電圧を降下させる場合のセトリング時間と出力電圧を上昇させる場合のセトリング時間とが異なる特性を備えるアンプと、前記アンプからの入力電圧で充電されるコンデンサと、前記アンプの出力と前記コンデンサとの間の接続状態を切り替える第１スイッチと、前記コンデンサと並列に接続されて、電位が前記アンプの前記特性に応じて設定される基準電位部と前記コンデンサとの間の接続状態を切り替える第２スイッチと、前記第１スイッチ及び前記第２スイッチの切り替え制御を行う制御回路と、を備えるサンプリング回路を制御する制御方法であって、前記制御回路は、前記第１スイッチをオフ状態かつ前記第２スイッチをオン状態に切り替える第１制御を行い、前記コンデンサを前記基準電位部に接続して、前記コンデンサの電圧を前記アンプの特性に応じた基準電位とし、前記第１制御から予め定めた時間経過後に前記第１スイッチをオン状態かつ前記第２スイッチをオフ状態に切り替える第２制御を行い、前記アンプを前記コンデンサに接続して、前記アンプの入力電圧で前記コンデンサを充電する、サンプリング回路の制御方法である。
【0009】
本開示の第４の態様は、第１電圧を入力する電圧源と、第２電圧を入力するアンプであって、サンプリング回路の出力電圧を降下させる場合のセトリング時間と出力電圧を上昇させる場合のセトリング時間とが異なる特性を備えるアンプと、前記電圧源または前記アンプからの入力電圧で充電されるコンデンサと、前記電圧源と前記コンデンサとの間の接続状態を切り替える第１スイッチと、前記アンプと前記コンデンサとの間の接続状態を切り替える第２スイッチと、前記コンデンサと並列に接続されて、電位が前記アンプの前記特性に応じて設定される基準電位部と前記コンデンサとの間の接続状態を切り替える第３スイッチと、前記第１スイッチ、前記第２スイッチ及び前記第３スイッチの切り替え制御を行う制御回路と、を備えるサンプリング回路を制御する制御方法であって、前記制御回路は、前記第１スイッチをオン状態、前記第２スイッチをオフ状態、かつ前記第３スイッチをオフ状態に切り替える第１制御を行い、前記電圧源を前記コンデンサに接続して、前記コンデンサを前記第１電圧まで充電し、前記第１制御から予め定めた時間経過後に前記第１スイッチをオフ状態、前記第２スイッチをオフ状態、かつ前記第３スイッチをオン状態に切り替える第２制御を行い、前記コンデンサを基準電位部に接続して、前記コンデンサの電圧を前記第１電圧から前記アンプの特性に応じた基準電位とし、前記第２制御から予め定めた時間経過後に前記第１スイッチをオフ状態、前記第２スイッチをオン状態、かつ前記第３スイッチをオフ状態に切り替える第３制御を行い、前記アンプを前記コンデンサに接続して、前記コンデンサを前記第２電圧まで充電する、サンプリング回路の制御方法である。
【発明の効果】
【0010】
本発明によれば、アンプから電圧を入力する場合にも、セトリング時間を短縮し、サンプリングを開始するまでの時間を短くすることができる。
【図面の簡単な説明】
【0011】
【図1】本発明のサンプリング回路の基本構成を示す回路図である。
【図2】（Ａ）～（Ｄ）はアンプの特性を説明するための模式図である。
【図3】本発明の第１の実施形態に係るサンプリング回路の構成の一例を示す回路図である。
【図4】従来のサンプリング回路の動作状態の一例を示すグラフである。
【図5】第１の実施形態に係るサンプリング回路の動作状態の一例を示すグラフである。
【図6】第１の実施形態に係るサンプリング回路の変形例を示す回路図である。
【図7】本発明の第２の実施形態に係るサンプリング回路の構成の一例を示す回路図である。
【図8】従来のサンプリング回路の動作状態の一例を示すグラフである。
【図9】第２の実施形態に係るサンプリング回路の動作状態の一例を示すグラフである。
【図10】第２の実施形態に係るサンプリング回路の変形例を示す回路図である。
【発明を実施するための形態】
【0012】
以下、図面を参照して本発明の実施の形態の一例を詳細に説明する。
【0013】
＜基本構成＞
まず、図１を参照して、本発明のサンプリング回路の基本構成について説明する。
サンプリング回路１０は、サンプリング回路部１２とサンプリング回路部１２の入力端に接続されたアンプ１６とを備えている。サンプリング回路部１２は、スイッチＳＷ２、スイッチＳＷ３、及びコンデンサ１８を備えている。また、サンプリング回路１０は、スイッチＳＷ２及びスイッチＳＷ３の各々をオンオフ制御する制御装置２０を備えている。
まず、図１を参照して、本発明のサンプリング回路の基本構成について説明する。
サンプリング回路１０は、サンプリング回路部１２とサンプリング回路部１２の入力端に接続されたアンプ１６とを備えている。サンプリング回路部１２は、スイッチＳＷ２、スイッチＳＷ３、及びコンデンサ１８を備えている。また、サンプリング回路１０は、スイッチＳＷ２及びスイッチＳＷ３の各々をオンオフ制御する制御装置２０を備えている。
【0014】
スイッチＳＷ２は、アンプ１６からの入力を切り替えるスイッチである。サンプリング回路１０は、スイッチＳＷ２がオンになると、アンプ１６から入力された入力電圧がサンプリング回路１０から出力される。また、コンデンサ１８は、アンプ１６からの入力電圧により充電される。一方、スイッチＳＷ２がオフになると、コンデンサ１８の保持電圧がサンプリング回路１０から出力される。
【0015】
スイッチＳＷ３は、コンデンサ１８の保持電圧を調整するためのスイッチである。スイッチＳＷ２をオンにする前に、スイッチＳＷ３がオンにされ、コンデンサ１８が基準電位部に接続されて、保持電圧が基準電位部の電位、すなわち基準電位Ｖｒｅｆと等しくなる。基準電位Ｖｒｅｆがグランド（ＧＮＤ）の場合は、コンデンサ１８がディスチャージされて、保持電圧が０Ｖになる。基準電位Ｖｒｅｆが入力電圧より大きい（例えば、５Ｖ）場合は、コンデンサ１８の電位がプルアップされて、保持電圧が５Ｖとなる。基準電位Ｖｒｅｆはアンプ特性に応じて設定される。
【0016】
（アンプ特性）
ここで、図２を参照してアンプ特性について説明する。
アンプには、１つの増幅素子を備えるＡ級アンプ、２つの増幅素子を備え、２つの増幅素子をプッシュプルで動作させるＢ級アンプ、ＡＢ級アンプ等がある。増幅素子としては、ＰＭＯＳ、ＮＭＯＳ等のＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）が挙げられる。
ここで、図２を参照してアンプ特性について説明する。
アンプには、１つの増幅素子を備えるＡ級アンプ、２つの増幅素子を備え、２つの増幅素子をプッシュプルで動作させるＢ級アンプ、ＡＢ級アンプ等がある。増幅素子としては、ＰＭＯＳ、ＮＭＯＳ等のＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）が挙げられる。
【0017】
このうちＡ級アンプは、サンプリング回路の入力に用いた場合に、アンプの回路構造に起因して、サンプリング回路の出力電圧を高電圧から低電圧に降下させる場合と、出力電圧を低電圧から高電圧に上昇させる場合とで、セトリング時間が異なる場合がある。本明細書では、Ａ級アンプのこのような特性を「アンプ特性」という。
【0018】
具体的には、ＰＭＯＳを備えるＡ級アンプとＮＭＯＳを備えるＡ級アンプとでは、アンプ特性が真逆となる。ＰＭＯＳを備えるＡ級アンプでは、出力電圧を降下させる場合にセトリング時間が長くなり、出力電圧を上昇させる場合にセトリング時間が短くなる。これに対して、ＮＭＯＳを備えるＡ級アンプでは、出力電圧を上昇させる場合にセトリング時間が長くなり、出力電圧を降下させる場合にセトリング時間が短くなる。
【0019】
このようなアンプ特性が生じる理由を、ＮＭＯＳを備えるＡ級アンプを例に簡単に説明する。図２（Ａ）に示すように、最初にＮＭＯＳトランジスタをオフしておき、ドレインをＶＤＤに固定し、ソースを０Ｖに放電したコンデンサに接続しておく。この状態からゲートをＨにしてオンにすると、その瞬間、ＶＧＳ＝ＶＤＤとなりＮＭＯＳトランジスタはコンデンサを充電し始める。
【0020】
コンデンサの電圧をＶｃとすると、図２（Ｂ）に示すように、ＶＧＳ＝ＶＤＤ－Ｖｃであり、Ｖｃが増加するにつれＶＧＳは減少していく。この後、ＶｃはＶＤＤまでは上昇せずＶＤＤ－ＶＴＨ（閾値）で停止する。この時、ＶＧＳ＝ＶＤＤ－（ＶＤＤ－ＶＴＨ）＝ＶＴＨであるため、ＮＭＯＳトランジスタはオフになり、これ以上電流を流すことができず停止したままとなる。すなわち、ＶＧＳが変化するため、Ｖｃが一定になるのに時間が掛かる。
【0021】
一方、図２（Ｃ）に示すように、次はソースをＧＮＤに固定しドレインをＶＤＤまで充電したコンデンサに接続してから、ゲートをオンにするとＧＮＤ固定側がソースとなり、ＶＧＳ＝ＶＤＤは固定で変化は無く、図２（Ｄ）に示すように、ＮＭＯＳトランジスタはＶｃが０Ｖになるまで電流を流し続ける。すなわち、ＶＧＳが一定であるため、短時間でＶｃが一定になる。
【0022】
以上のことから、ＮＭＯＳを備えるＡ級アンプは、出力電圧を上昇させる場合にセトリング時間が長くなり、出力電圧を降下させる場合にセトリング時間が短くなる。ＰＭＯＳを備えるＡ級アンプが、出力電圧を降下させる場合にセトリング時間が長くなり、出力電圧を上昇させる場合にセトリング時間が短くなるのも、これと同様の理由である。
【0023】
（セトリング時間短縮の原理）
まず、アンプ１６がＰＭＯＳを備えるＡ級アンプを用いて、出力電圧Ｖｏｕｔを４Ｖにする場合について説明する。ＰＭＯＳを備えるＡ級アンプは、出力電圧を上昇させる場合にセトリング時間が短く、出力電圧を降下させる場合にセトリング時間が長くなるという特性を有する。したがって、基準電位ＶｒｅｆをＧＮＤとし、スイッチＳＷ３をオンにして保持電圧を０Ｖにする。スイッチＳＷ３をオフにしてスイッチＳＷ２をオンにしたとき、アンプ１６は、出力電圧を０Ｖ→４Ｖに上昇させることになるので、出力電圧を５Ｖ→４Ｖに降下させる場合よりもセトリング時間が短縮される。
まず、アンプ１６がＰＭＯＳを備えるＡ級アンプを用いて、出力電圧Ｖｏｕｔを４Ｖにする場合について説明する。ＰＭＯＳを備えるＡ級アンプは、出力電圧を上昇させる場合にセトリング時間が短く、出力電圧を降下させる場合にセトリング時間が長くなるという特性を有する。したがって、基準電位ＶｒｅｆをＧＮＤとし、スイッチＳＷ３をオンにして保持電圧を０Ｖにする。スイッチＳＷ３をオフにしてスイッチＳＷ２をオンにしたとき、アンプ１６は、出力電圧を０Ｖ→４Ｖに上昇させることになるので、出力電圧を５Ｖ→４Ｖに降下させる場合よりもセトリング時間が短縮される。
【0024】
次に、アンプ１６がＮＭＯＳを備えるＡ級アンプを用いて、出力電圧Ｖｏｕｔを４Ｖにする場合について説明する。ＮＭＯＳを備えるＡ級アンプは、出力電圧を降下させる場合にセトリング時間が短く、出力電圧を上昇させる場合にセトリング時間が長くなるという特性を有する。したがって、基準電位Ｖｒｅｆを４Ｖより大きい電圧（例えば、５Ｖ）とし、スイッチＳＷ３をオンにして保持電圧を５Ｖにする。スイッチＳＷ３をオフにしてスイッチＳＷ２をオンにしたとき、アンプ１６は、出力電圧を５Ｖ→４Ｖに降下させることになるので、出力電圧を０Ｖ→４Ｖに上昇させる場合よりもセトリング時間が短縮される。
【0025】
以下では、入力電圧が１Ｖのアンプと入力電圧が４Ｖのアンプというように２系統のアンプを切り替えて、サンプリング回路１０の入力電圧として使用する実施形態について説明する。
【0026】
＜第１の実施形態＞
図３を参照して、第１の実施形態に係るサンプリング回路の構成について説明する。
第１の実施形態に係るサンプリング回路１００は、ＰＭＯＳを備えるＡ級アンプを用いる場合の回路構成である。
図３を参照して、第１の実施形態に係るサンプリング回路の構成について説明する。
第１の実施形態に係るサンプリング回路１００は、ＰＭＯＳを備えるＡ級アンプを用いる場合の回路構成である。
【0027】
サンプリング回路１００は、サンプリング回路部１２Ｐ、アンプ１４Ｐ、及びアンプ１６Ｐを備えている。アンプ１４Ｐ及びアンプ１６Ｐは、図示した通り、負帰還回路を備えるアンプである。サンプリング回路部１２Ｐは、スイッチＳＷ１、スイッチＳＷ２、スイッチＳＷ３、及びコンデンサ１８を備えている。スイッチＳＷ１、スイッチＳＷ２、及びスイッチＳＷ３の各々は、半導体スイッチである。また、サンプリング回路１００は、スイッチＳＷ１、スイッチＳＷ２及びスイッチＳＷ３の各々をオンオフ制御する制御装置２０を備えている。
【0028】
アンプ１４Ｐは、ＰＭＯＳを備えるＡ級アンプであり、サンプリング回路部１２Ｐへの入力電圧Ｖｉｎ１は４Ｖである。アンプ１４Ｐは、スイッチＳＷ１を介してノードＮｖｃに接続されている。スイッチＳＷ１は、アンプ１４Ｐからの入力を切り替えるスイッチである。
【0029】
アンプ１６Ｐは、ＰＭＯＳを備えるＡ級アンプであり、サンプリング回路部１２Ｐへの入力電圧Ｖｉｎ２は１Ｖである。アンプ１６Ｐは、スイッチＳＷ２を介してノードＮｖｃに接続されている。スイッチＳＷ２は、アンプ１６Ｐからの入力を切り替えるスイッチである。
【0030】
ノードＮｖｃは、サンプリング回路１００の出力端に接続されている。コンデンサ１８の一端はノードＮｖｃと出力端との間にあるノードＮｃに接続され、他端は接地されている。スイッチＳＷ３は、コンデンサ１８の保持電圧を調整するためのスイッチである。スイッチＳＷ３の一端は、ノードＮｖｃとノードＮｃとの間にあるノードＮｓｗに接続され、他端は接地されている。なお、ノードＮｖｃ、ノードＮｓｗ、ノードＮｃ、及び出力端の電位は、コンデンサ１８の保持電圧と等しくなる。
【0031】
次に、図４、図５を参照して、第１の実施形態に係るサンプリング回路の動作について説明する。図４、図５に示すグラフの縦軸はノードＮｖｃの電圧Ｖであり、横軸は時間（μｓ：マイクロ秒）である。各図には、各スイッチのオンオフタイミングを示すタイミングチャートが併記されている。
【0032】
ここでまず、比較のために、図４を参照して、従来のサンプリング回路の動作状態を説明する。従来のサンプリング回路は、スイッチＳＷ３を備えていないこと以外は、図３に示すサンプリング回路と同じ構成であるため、図３に示す回路構成で、スイッチＳＷ３を動作させないものとして説明する。
【0033】
従来のサンプリング回路では、スイッチＳＷ１がオン、スイッチＳＷ２がオフの「状態１」のときに、アンプ１４Ｐからの入力電圧によりコンデンサ１８が充電されて、ノードＮＶｃの電圧Ｖは４Ｖとなる。次に、スイッチＳＷ１がオフ、スイッチＳＷ２がオンの「状態２」のときに、アンプ１４Ｐからの入力電圧によりコンデンサ１８が充電されて、ノードＮＶｃの電圧Ｖは１Ｖとなる。
【0034】
アンプ１４Ｐ及びアンプ１６ＰはＰＭＯＳを備えるＡ級アンプであるため、アンプ１４Ｐにより出力電圧を０Ｖ→４Ｖに上昇させる場合のセトリング時間は短いが、アンプ１６Ｐにより出力電圧を４Ｖ→１Ｖに降下させる場合のセトリング時間が長くなる。セトリング時間が長くなると、サンプリングを開始するまでの時間を長く取る必要が生じる。
【0035】
次に、図５を参照して、図３に示す第１の実施形態に係るサンプリング回路１００の動作状態を説明する。サンプリング回路１００では、スイッチＳＷ１がオン、スイッチＳＷ２がオフ、スイッチＳＷ３がオフの「状態１」のときに、アンプ１４Ｐからの入力電圧によりコンデンサ１８が充電されて、ノードＮｖｃの電圧Ｖは４Ｖとなる。
【0036】
次に、スイッチＳＷ１をオフにし、スイッチＳＷ３をオンにする。スイッチＳＷ１がオフ、スイッチＳＷ２がオフ、スイッチＳＷ３がオンの「状態２」のときに、コンデンサ１８の一端が基準電位部に接続され、コンデンサ１８に溜まっている電荷がスイッチＳＷ３を通してディスチャージされて、ノードＮｖｃの電圧Ｖは０Ｖとなる。
【0037】
次に、スイッチＳＷ３をオフにし、スイッチＳＷ２をオンにする。スイッチＳＷ１がオフ、スイッチＳＷ２がオン、スイッチＳＷ３がオフの「状態３」のときに、アンプ１６Ｐからの入力電圧によりコンデンサ１８が充電されて、ノードＮｖｃの電圧Ｖは１Ｖとなる。
【0038】
スイッチＳＷ２をオンにする前にスイッチＳＷ３をオンにしてコンデンサ１８に溜まっている電荷をディスチャージしたことで、アンプ１６Ｐは、出力電圧Ｖｏｕｔを０Ｖ→１Ｖに上昇させることになる。その結果、図４、図５から分かるように、サンプリング回路１００の出力電圧Ｖｏｕｔが安定するまでのセトリング時間は、出力電圧Ｖｏｕｔを４Ｖ→１Ｖに降下させる場合よりも短くなる。
【0039】
図４の状態２の期間は約３０μｓ、図５の状態３の期間は約３μｓであり、第１の実施形態によれば、セトリング時間は１／１０に減少する。また、図５の状態２の期間、すなわち、コンデンサ１８の電荷をディスチャージするのに要する所要時間は約１０μｓである。したがって、状態２の期間と状態３の期間とを併せても約１３μｓであり、第１の実施形態によれば、出力電圧Ｖｏｕｔを４Ｖから１Ｖにするのに要する時間は半分以下となる。
【0040】
以上の通り、第１の実施形態に係るサンプリング回路１００では、アンプ１６Ｐにより充電を行う前に、アンプ１６Ｐの特性（すなわち、出力電圧を上昇させる場合のセトリング時間は短いが、降下させる場合のセトリング時間が長い）に応じてコンデンサ１８の保持電圧を調整して、降下局面を上昇局面に変換することで、セトリング時間を短縮することができる。
【0041】
一般に、アンプのセトリング時間を短くするには、アンプの消費電流を増やす、出力トランジスタを増やして、回路面積と消費電流を増やす等の解決策がとられる。第１の実施形態によれば、スイッチＳＷ３を追加するだけでよく、消費電流の増加や回路面積の増加無しでセトリング時間を短縮することができる。
【0042】
（変形例）
第１の実施形態に係るサンプリング回路の変形例を図６に示す。
図６に示すサンプリング回路１００Ａは、アンプ１４Ｐに代えて、アンプ以外の電圧源１４を備える以外は、図３に示す第１の実施形態に係るサンプリング回路１００と同じ構成である。電圧源１４は、例えば、直流電源等、電源の内部抵抗がゼロで、接続される負荷によらず常に一定の電圧を出力する理想電圧源としてもよい。
第１の実施形態に係るサンプリング回路の変形例を図６に示す。
図６に示すサンプリング回路１００Ａは、アンプ１４Ｐに代えて、アンプ以外の電圧源１４を備える以外は、図３に示す第１の実施形態に係るサンプリング回路１００と同じ構成である。電圧源１４は、例えば、直流電源等、電源の内部抵抗がゼロで、接続される負荷によらず常に一定の電圧を出力する理想電圧源としてもよい。
【0043】
第１の実施形態では、サンプリング回路がアンプ１４Ｐとアンプ１６Ｐの２系統のアンプを備える例について説明した。しかしながら、アンプ１４Ｐは、コンデンサ１８の保持電圧をアンプ１６Ｐの入力電圧とは異なる電圧にする役割を果たすものである。したがって、アンプ１４Ｐは他の電圧源に置き換えてもよい。
【0044】
＜第２の実施形態＞
図７を参照して、第２の実施形態に係るサンプリング回路の構成について説明する。
第２の実施形態に係るサンプリング回路１００Ｂは、ＮＭＯＳを備えるＡ級アンプを用いる場合の回路構成である。
図７を参照して、第２の実施形態に係るサンプリング回路の構成について説明する。
第２の実施形態に係るサンプリング回路１００Ｂは、ＮＭＯＳを備えるＡ級アンプを用いる場合の回路構成である。
【0045】
サンプリング回路１００Ｂは、サンプリング回路部１２Ｎ、アンプ１４Ｎ、及びアンプ１６Ｎを備えている。アンプ１４Ｎ及びアンプ１６Ｎは、図示した通り、負帰還回路を備えるアンプである。サンプリング回路部１２Ｎは、スイッチＳＷ１、スイッチＳＷ２、スイッチＳＷ３、及びコンデンサ１８を備えている。スイッチＳＷ１、スイッチＳＷ２、及びスイッチＳＷ３の各々は、半導体スイッチである。また、サンプリング回路１００Ｂは、スイッチＳＷ１、スイッチＳＷ２及びスイッチＳＷ３の各々をオンオフ制御する制御装置２０を備えている。
【0046】
アンプ１４Ｎは、ＮＭＯＳを備えるＡ級アンプであり、サンプリング回路部１２Ｎへの入力電圧Ｖｉｎ１は１Ｖである。アンプ１４Ｎは、スイッチＳＷ１を介してノードＮｖｃに接続されている。スイッチＳＷ１は、アンプ１４Ｎからの入力を切り替えるスイッチである。
【0047】
アンプ１６Ｎは、ＮＭＯＳを備えるＡ級アンプであり、サンプリング回路部１２Ｎへの入力電圧Ｖｉｎ２は４Ｖである。アンプ１６Ｎは、スイッチＳＷ２を介してノードＮｖｃに接続されている。スイッチＳＷ２は、アンプ１６Ｎからの入力を切り替えるスイッチである。
【0048】
ノードＮｖｃは、サンプリング回路１００Ｂの出力端に接続されている。コンデンサ１８の一端はノードＮｖｃと出力端との間にあるノードＮｃに接続され、他端は接地されている。スイッチＳＷ３は、コンデンサ１８の保持電圧を調整するためのスイッチである。スイッチＳＷ３の一端は、ノードＮｖｃとノードＮｃとの間にあるノードＮｓｗに接続され、他端は基準電位Ｖｒｅｆ（ここでは、５Ｖ）に接続されている。
【0049】
次に、図８、図９を参照して、第２の実施形態に係るサンプリング回路の動作について説明する。図８、図９に示すグラフの縦軸はノードＮｖｃの電圧Ｖであり、横軸は時間である。各図には、各スイッチのオンオフタイミングを示すタイミングチャートが併記されている。
【0050】
ここでまず、比較のために、図８を参照して、従来のサンプリング回路の動作状態を説明する。従来のサンプリング回路は、スイッチＳＷ３を備えていないこと以外は、図７に示すサンプリング回路と同じ構成であるため、図７に示す回路構成で、スイッチＳＷ３を動作させないものとして説明する。
【0051】
従来のサンプリング回路では、スイッチＳＷ１がオン、スイッチＳＷ２がオフの「状態１」のときに、アンプ１４Ｎからの入力電圧によりコンデンサ１８が充電されて、ノードＮｖｃの電圧Ｖは１Ｖとなる。ここでは、ノードＮｖｃの初期電圧を５Ｖとする。ノードＮｖｃの電圧Ｖは５Ｖ→１Ｖに降下する。
【0052】
次に、スイッチＳＷ１がオフ、スイッチＳＷ２がオンの「状態２」のときに、アンプ１４Ｎからの入力電圧によりコンデンサ１８が充電されて、ノードＮｖｃの電圧Ｖは４Ｖとなる。
【0053】
アンプ１４Ｎ及びアンプ１６ＮはＮＭＯＳを備えるＡ級アンプであるため、アンプ１４Ｎにより出力電圧を５Ｖ→１Ｖに降下させる場合のセトリング時間は短いが、アンプ１６Ｎにより出力電圧を１Ｖ→４Ｖに上昇させる場合のセトリング時間は長くなる。セトリング時間が長くなると、サンプリングを開始するまでの時間を長く取る必要があり得る。
【0054】
次に、図９を参照して、図７に示す第２の実施形態に係るサンプリング回路１００Ｂの動作状態を説明する。サンプリング回路１００Ｂでは、スイッチＳＷ１がオン、スイッチＳＷ２がオフ、スイッチＳＷ３がオフの「状態１」のときに、アンプ１４Ｎからの入力電圧によりコンデンサ１８が充電されて、ノードＮｖｃの電圧Ｖは１Ｖとなる。
【0055】
次に、スイッチＳＷ１をオフにし、スイッチＳＷ３をオンにする。スイッチＳＷ１がオフ、スイッチＳＷ２がオフ、スイッチＳＷ３がオンの「状態２」のときに、コンデンサ１８の一端が基準電位部に接続され、コンデンサ１８の電位がプルアップされて、ノードＮｖｃの電圧Ｖは５Ｖとなる。
【0056】
次に、スイッチＳＷ３をオフにし、スイッチＳＷ２をオンにする。スイッチＳＷ１がオフ、スイッチＳＷ２がオン、スイッチＳＷ３がオフの「状態３」のときに、アンプ１６Ｎからの入力電圧によりコンデンサ１８が充電されて、ノードＮｖｃの電圧Ｖは４Ｖとなる。
【0057】
スイッチＳＷ２をオンにする前にスイッチＳＷ３をオンにしてコンデンサ１８の電位をプルアップしたことで、アンプ１６Ｎは出力電圧Ｖｏｕｔを５Ｖ→４Ｖに降下させることになる。その結果、図８、図９から分かるように、サンプリング回路１００Ｂの出力電圧Ｖｏｕｔが安定するまでのセトリング時間は、出力電圧Ｖｏｕｔを１Ｖ→４Ｖに上昇させる場合よりも短くなる。
【0058】
図８の状態２の期間は約３０μｓ、図９の状態３の期間は約３μｓであり、第２の実施形態によれば、セトリング時間は１／１０に減少する。また、図９の状態２の期間、すなわち、コンデンサ１８の電位をプルアップするのに要する所要時間は約１０μｓである。したがって、状態２の期間と状態３の期間とを併せても約１３μｓであり、第２の実施形態によれば、出力電圧Ｖｏｕｔを１Ｖから４Ｖにするのに要する時間は半分以下となる。
【0059】
以上の通り、第２の実施形態に係るサンプリング回路１００Ｂでは、アンプ１６Ｎにより充電を行う前に、アンプ１６Ｎの特性（すなわち、出力電圧を降下させる場合のセトリング時間は短いが、上昇させる場合のセトリング時間が長い）に応じてコンデンサ１８の保持電圧を調整して、上昇局面を降下局面に変換することで、セトリング時間を短縮することができる。
【0060】
一般に、アンプのセトリング時間を短くするには、アンプの消費電流を増やす、出力トランジスタを増やして、回路面積と消費電流を増やす等の解決策がとられる。第２の実施形態によれば、スイッチＳＷ３を追加するだけでよく、消費電流の増加や回路面積の増加無しでセトリング時間を短縮することができる。
【0061】
（変形例）
第２の実施形態に係るサンプリング回路の変形例を図１０に示す。
図１０に示すサンプリング回路１００Ｃは、アンプ１４Ｎに代えて、アンプ以外の電圧源１４を備える以外は、図７に示す第２の実施形態に係るサンプリング回路１００Ｂと同じ構成である。電圧源１４は、例えば、直流電源等の理想電圧源としてもよい。
第２の実施形態に係るサンプリング回路の変形例を図１０に示す。
図１０に示すサンプリング回路１００Ｃは、アンプ１４Ｎに代えて、アンプ以外の電圧源１４を備える以外は、図７に示す第２の実施形態に係るサンプリング回路１００Ｂと同じ構成である。電圧源１４は、例えば、直流電源等の理想電圧源としてもよい。
【0062】
＜その他の変形例＞
上記実施の形態で説明したサンプリング回路及びその制御方法の構成は一例であり、本発明の主旨を逸脱しない範囲内においてその構成を変更してもよいことは言うまでもない。
上記実施の形態で説明したサンプリング回路及びその制御方法の構成は一例であり、本発明の主旨を逸脱しない範囲内においてその構成を変更してもよいことは言うまでもない。
【0063】
例えば、サンプリング回路の入力にＰＭＯＳを備えるＡ級アンプまたはＮＭＯＳを備えるＡ級アンプを用いる例について説明したが、アンプはこれらに限定される訳ではない。サンプリング回路の入力に、ＰＭＯＳを備えるＡ級アンプと同じ特性を有するアンプや、ＮＭＯＳを備えるＡ級アンプと同じ特性を有するアンプを使用する場合にも、本発明を適用することができる。
【0064】
また、本実施の形態に係るサンプリング回路は、ＡＤＣ（アナログ／デジタル変換器）での容量ＤＡＣ（デジタル/アナログ変換器）に使用されるサンプリング回路に適用することができる。サンプリング回路の各スイッチのオンオフ制御の具体的なタイミングは、用途に応じて設定される。
【符号の説明】
【0065】
１０ サンプリング回路
１２、１２Ｐ、１２Ｎ サンプリング回路部
１４ 電圧源
１４Ｐ、１４Ｎ アンプ
１６、１６Ｐ、１６Ｎ アンプ
１８ コンデンサ
２０ 制御装置
１００、１００Ａ、１００Ｂ、１００Ｃ サンプリング回路
Ｎｖｃ ノード
Ｎｃ ノード
Ｎｓｗ ノード
ＳＷ１ スイッチ
ＳＷ２ スイッチ
ＳＷ３ スイッチ
Ｖ 電圧
Ｖｉｎ１ 入力電圧
Ｖｉｎ２ 入力電圧
Ｖｏｕｔ 出力電圧
Ｖｒｅｆ 基準電位
１２、１２Ｐ、１２Ｎ サンプリング回路部
１４ 電圧源
１４Ｐ、１４Ｎ アンプ
１６、１６Ｐ、１６Ｎ アンプ
１８ コンデンサ
２０ 制御装置
１００、１００Ａ、１００Ｂ、１００Ｃ サンプリング回路
Ｎｖｃ ノード
Ｎｃ ノード
Ｎｓｗ ノード
ＳＷ１ スイッチ
ＳＷ２ スイッチ
ＳＷ３ スイッチ
Ｖ 電圧
Ｖｉｎ１ 入力電圧
Ｖｉｎ２ 入力電圧
Ｖｏｕｔ 出力電圧
Ｖｒｅｆ 基準電位
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
