特開 2024-126206 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024126206

(43)【公開日】2024-09-20

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 29/78 20060101AFI20240912BHJP

   H01L 29/12 20060101ALI20240912BHJP

【ＦＩ】

H01L29/78 652C

H01L29/78 653A

H01L29/78 652T

H01L29/78 653C

H01L29/78 652J

【審査請求】未請求

【請求項の数】3

【出願形態】ＯＬ

(21)【出願番号】P 2023034437

(22)【出願日】2023-03-07

(71)【出願人】

【識別番号】000003609

【氏名又は名称】株式会社豊田中央研究所

(71)【出願人】

【識別番号】520124752

【氏名又は名称】株式会社ミライズテクノロジーズ

(71)【出願人】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(74)【代理人】

【識別番号】110000110

【氏名又は名称】弁理士法人 快友国際特許事務所

(72)【発明者】

【氏名】山下 侑佑

(72)【発明者】

【氏名】斎藤 順

(57)【要約】

【課題】アバランシェに起因したホットキャリアによるトレンチゲートの劣化を抑える技術を提供する。
【解決手段】半導体装置の半導体層は、第１導電型のドリフト領域と、ドリフト領域上に設けられている第２導電型のベース領域であって、上側ベース領域と、ドリフト領域と上側ベース領域の間に設けられているとともに上側ベース領域よりも第２導電型不純物の濃度が低い下側ベース領域と、を有している、ベース領域と、ベース領域上の一部に設けられており、第２主電極に接している第１導電型のソース領域と、半導体層の上面から深部に向けて延びており、上端が第２主電極に接しており、下端が下側ベース領域に対向している、第１導電型のピラー領域と、を有している。
【選択図】図１

【特許請求の範囲】

【請求項1】

半導体装置であって、
半導体層と、
前記半導体層の下面に設けられている第１主電極と、
前記半導体層の上面に設けられている第２主電極と、
トレンチゲートと、を備えており、
前記半導体層は、
第１導電型のドリフト領域と、
前記ドリフト領域上に設けられている第２導電型のベース領域であって、上側ベース領域と、前記ドリフト領域と前記上側ベース領域の間に設けられているとともに前記上側ベース領域よりも第２導電型不純物の濃度が低い下側ベース領域と、を有している、ベース領域と、
前記ベース領域上の一部に設けられており、前記第２主電極に接している第１導電型のソース領域と、
前記半導体層の前記上面から深部に向けて延びており、上端が前記第２主電極に接しており、下端が前記下側ベース領域に対向している、第１導電型のピラー領域と、を有しており、
前記トレンチゲートは、前記半導体層の前記上面から深部に向けて延びており、前記ドリフト領域と前記ソース領域を隔てる前記ベース領域に対向している、半導体装置。

【請求項2】

前記ピラー領域は、前記上側ベース領域を貫通しており、下端が前記下側ベース領域に接している、請求項１に記載の半導体装置。

【請求項3】

前記下側ベース領域は、前記トレンチゲートの側面から離れており、
前記トレンチゲートと前記下側ベース領域の間に前記上側ベース領域の一部が配置されている、請求項１又は２に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書が開示する技術は、トレンチゲートを備えた半導体装置に関する。

【背景技術】

【0002】

トレンチゲートを備えた半導体装置は、ｎ型のドリフト領域と、そのドリフト領域上に設けられているｐ型のベース領域と、そのベース領域上の一部に設けられているｎ型のソース領域と、を備えている。トレンチゲートは、ソース領域及びベース領域を貫通してドリフト領域に達するように設けられている。このような半導体装置の一例が特許文献１及び特許文献２に開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開平７－１８３７２１号公報

【特許文献2】特開２０１９－１８６４５９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

半導体装置に高電圧が印可されてアバランシェが発生すると、半導体層内に大電流が流れて降伏する。このときに発生するホットキャリアがトレンチゲートのゲート絶縁膜に注入されると、ゲート絶縁膜が劣化する。本明細書は、アバランシェに起因したホットキャリアによるトレンチゲートの劣化を抑える技術を提供する。

【課題を解決するための手段】

【0005】

本明細書が開示する半導体装置の一実施形態は、半導体層と、前記半導体層の下面に設けられている第１主電極と、前記半導体層の上面に設けられている第２主電極と、トレンチゲートと、を備えていてもよい。前記半導体層は、第１導電型のドリフト領域と、前記ドリフト領域上に設けられている第２導電型のベース領域であって、上側ベース領域と、前記ドリフト領域と前記上側ベース領域の間に設けられているとともに前記上側ベース領域よりも第２導電型不純物の濃度が低い下側ベース領域と、を有している、ベース領域と、前記ベース領域上の一部に設けられており、前記第２主電極に接している第１導電型のソース領域と、前記半導体層の前記上面から深部に向けて延びており、上端が前記第２主電極に接しており、下端が前記下側ベース領域に対向している、第１導電型のピラー領域と、を有していてもよい。前記トレンチゲートは、前記半導体層の前記上面から深部に向けて延びており、前記ドリフト領域と前記ソース領域を隔てる前記ベース領域に対向していてもよい。

【0006】

上記半導体装置では、前記ドリフト領域と前記ピラー領域の間の距離が短く構成されている。さらに、前記ドリフト領域と前記ピラー領域の間には、第２導電型不純物の濃度が低い前記下側ベース領域が設けられている。上記半導体装置がオフすると、前記ドリフト領域と前記下側ベース領域のｐｎ接合から伸びる空乏層が前記ピラー領域に到達し、パンチスルーによって電流が流れ、降伏する。このため、上記半導体装置では、アバランシェが発生するよりも前にパンチスルーによって降伏するので、アバランシェの発生が抑えられている。この結果、アバランシェに起因したホットキャリアの発生も抑えられるので、トレンチゲートの劣化も抑えられる。

【0007】

上記半導体装置では、前記ピラー領域が、前記上側ベース領域を貫通しており、下端前記下側ベース領域に接していてもよい。この半導体装置では、前記ドリフト領域と前記ピラー領域の間に前記下側ベース領域のみが存在する。このため、上記半導体装置がオフしたときに、前記ドリフト領域と前記下側ベース領域のｐｎ接合から伸びる空乏層が前記ピラー領域に到達してパンチスルーが発生しやすい。

【0008】

前記下側ベース領域は、前記トレンチゲートの側面から離れていてもよい。この場合、前記トレンチゲートと前記下側ベース領域の間に前記上側ベース領域の一部が配置されていてもよい。この半導体装置では、トレンチゲートのゲート閾値電圧の低下が抑えられる。

【図面の簡単な説明】

【0009】

【図1】第１実施形態の半導体装置の要部断面図を模式的に示す図である。

【図2】第２実施形態の半導体装置の要部断面図を模式的に示す図である。

【発明を実施するための形態】

【0010】

以下、図面を参照して各実施形態について説明する。各実施形態を通して共通する構成要素については共通の符号を付し、その説明を省略する。また、繰り返し配置されている構造については、図示明瞭化を目的としてその１つにのみ符号を付すことがある。

【0011】

（第１実施形態）
図１に示されるように、半導体装置１は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）と称される種類の半導体装置であり、半導体層１０と、半導体層１０の下面に設けられているドレイン電極２２と、半導体層１０の上面に設けられているソース電極２４と、半導体層１０の上層部に設けられている複数のトレンチゲート３０と、を備えている。なお、ドレイン電極２２が第１主電極の一例であり、ソース電極２４が第２主電極の一例である。

【0012】

半導体層１０は、炭化珪素（ＳｉＣ）で構成されており、ｎ⁺型のドレイン領域１１と、ｎ^-型のドリフト領域１２と、ｐ型の保護領域１３と、ｐ型のベース領域１４と、ｎ⁺型のソース領域１５と、ｐ⁺型のコンタクト領域１６と、ｎ型のピラー領域１７と、を有している。

【0013】

ドレイン領域１１は、半導体層１０の下面に露出する位置に配置されており、ドレイン電極２２にオーミック接触している。ドレイン領域１１は、例えば面方位が（０００１）面の炭化珪素基板であり、ドリフト領域１２をエピタキシャル成長させるための下地基板でもある。ドレイン領域１１の厚みは、特に限定されるものではないが、例えば１００μｍ～３００μｍであってもよい。ドレイン領域１１のｎ型不純物濃度は、特に限定されるものではないが、例えば１０¹⁸ｃｍ^-3～１０²³ｃｍ^-3の範囲であってもよい。

【0014】

ドリフト領域１２は、ドレイン領域１１とベース領域１４の間に配置されており、ドレイン領域１１とベース領域１４の双方に接している。ドリフト領域１２は、ドレイン領域１１によってドレイン電極２２から隔てられており、ベース領域１４によってソース電極２４から隔てられている。ドリフト領域１２は、エピタキシャル成長技術を利用して、ドレイン領域１１の表面から結晶成長して形成された炭化珪素で構成されており、そのｎ型不純物の濃度はドレイン領域１１よりも低い。ドリフト領域１２の厚みは、特に限定されるものではないが、例えば５μｍ～２０μｍであってもよい。ドリフト領域１２のｎ型不純物濃度は、特に限定されるものではないが、例えば１０¹³ｃｍ^-3～１０¹⁶ｃｍ^-3の範囲であってもよい。

【0015】

保護領域１３は、トレンチゲート３０の底面に接するように設けられており、トレンチゲート３０の底面の電界集中を緩和する。なお、保護領域１３は、トレンチゲート３０の底面から離れて配置されていてもよい。保護領域１３は、図示しない断面においてｐ型の接続領域を介してベース領域１４に接続されている。保護領域１３は、トレンチゲート３０を形成するためのトレンチを形成した後に、そのトレンチの底面に向けてｐ型不純物をイオン注入することにより形成されてもよい。保護領域１３の厚みは、特に限定されるものではないが、例えば０．１μｍ～１μｍであってもよい。保護領域１３のｐ型不純物濃度は、特に限定されるものではないが、例えば１０¹⁷ｃｍ^-3～１０¹⁹ｃｍ^-3の範囲であってもよい。

【0016】

ベース領域１４は、ドリフト領域１２上に設けられており、トレンチゲート３０の側面に接しており、ドリフト領域１２とソース領域１５を隔てるように配置されている。ベース領域１４は、上側ベース領域１４ａと、下側ベース領域１４ｂと、を有している。

【0017】

上側ベース領域１４ａは、ソース領域１５の下方においてトレンチゲート３０の側面に接している。上側ベース領域１４ａは、エピタキシャル成長して形成されたドリフト領域１２の上層部に、イオン注入技術を利用してｐ型不純物を導入することによって形成されてもよい。上側ベース領域１４ａは、トレンチゲート３０のゲート閾値電圧が所定値となるように、その厚み及びｐ型不純物の濃度が調整されている。上側ベース領域１４ａの厚みは、特に限定されるものではないが、例えば０．１μｍ～２μｍであってもよい。上側ベース領域１４ａのｐ型不純物濃度は、特に限定されるものではないが、例えば１０¹⁷ｃｍ^-3～１０¹⁸ｃｍ^-3の範囲であってもよい。

【0018】

下側ベース領域１４ｂは、ドリフト領域１２と上側ベース領域１４ａの間、及び、ドリフト領域１２とピラー領域１７の間に設けられている。この例では、下側ベース領域１４ｂは、隣り合うトレンチゲート３０の間を延びており、その両端が隣り合うトレンチゲート３０の各々の側面に接している。下側ベース領域１４ｂは、エピタキシャル成長して形成されたドリフト領域１２の上層部に、イオン注入技術を利用してｐ型不純物を導入することによって形成されてもよい。下側ベース領域１４ｂのｐ型不純物の濃度は、上側ベース領域１４ａのｐ型不純物の濃度よりも低い。下側ベース領域１４ｂの厚みは、特に限定されるものではないが、例えば０．１μｍ～２μｍであってもよい。下側ベース領域１４ｂのｐ型不純物濃度は、特に限定されるものではないが、例えば１０¹⁶ｃｍ^-3～１０¹⁷ｃｍ^-3の範囲であってもよい。

【0019】

ソース領域１５は、上側ベース領域１４ａ上の一部に設けられており、半導体層１０の上面に露出する位置に配置されている。ソース領域１５は、トレンチゲート３０の側面に接しており、ベース領域１４によってドリフト領域１２から隔てられている。ソース領域１５は、ｎ型不純物の濃度が高く構成されており、ソース電極２４にオーミック接触している。ソース領域１５は、エピタキシャル成長して形成されたドリフト領域１２の上層部に、イオン注入技術を利用してｎ型不純物を導入することによって形成されてもよい。ソース領域１５の厚みは、特に限定されるものではないが、例えば０．１μｍ～２μｍであってもよい。ソース領域１５のｎ型不純物濃度は、特に限定されるものではないが、例えば１０²⁰ｃｍ^-3～１０²³ｃｍ^-3の範囲であってもよい。

【0020】

コンタクト領域１６は、上側ベース領域１４ａ上の一部に設けられており、半導体層１０の上面に露出する位置に配置されている。コンタクト領域１６は、ｐ型不純物の濃度が高く構成されており、ソース電極２４にオーミック接触している。このように、ベース領域１４は、コンタクト領域１６を介してソース電極２４に電気的に接続されている。コンタクト領域１６は、エピタキシャル成長して形成されたドリフト領域１２の上層部に、イオン注入技術を利用してｐ型不純物を導入することによって形成されてもよい。

【0021】

ピラー領域１７は、半導体層１０の上面から深部に向けて延びて形成されており、ソース領域１５及びコンタクト領域１６よりも深く形成されている。この例では、ピラー領域１７は、半導体層１０の上面から上側ベース領域１４ａを貫通して延びており、上端がソース電極２４に接しており、下端が下側ベース領域１４ｂに接している。この例に代えて、ピラー領域１７の下端が上側ベース領域１４ａ内に存在し、ピラー領域１７の下端が上側ベース領域１４ａを介して下側ベース領域１４ｂに対向してもよい。ピラー領域１７は、ソース電極２４にオーミック接触している。ピラー領域１７は、エピタキシャル成長して形成されたドリフト領域１２の上層部に、イオン注入技術を利用してｎ型不純物を導入することによって形成されてもよい。ピラー領域１７の厚みは、特に限定されるものではないが、例えば０．１μｍ～１μｍであってもよい。ピラー領域１７のｎ型不純物濃度は、特に限定されるものではないが、例えば１０¹⁷ｃｍ^-3～１０²⁰ｃｍ^-3の範囲であってもよい。

【0022】

トレンチゲート３０は、半導体層１０の上面からソース領域１５及びベース領域１４を貫通してドリフト領域１２に達するトレンチ内に設けられているゲート電極３２及びゲート絶縁膜３４を含む。ゲート電極３２は、ゲート絶縁膜３４で被膜されたトレンチ内に充填して形成される。ゲート絶縁膜３４は、トレンチの内壁を被膜して形成されている。

【0023】

ソース電極２４よりもドレイン電極２２が正となる電圧が印可されている状態で、ゲート電極３２にゲート閾値電圧以上の電圧が印可されると、ドリフト領域１２とソース領域１５の間に位置するベース領域１４であってトレンチゲート３０が対向する部分に反転層が形成される。これにより、ドレイン電極２２とソース電極２４の間が導通し、半導体装置１がオンとなる。ゲート電極３２に印可される電圧がゲート閾値電圧未満になると、反転層が消失し、半導体装置１がオフとなる。このように、半導体装置１はスイッチング素子として動作する。

【0024】

半導体装置１がオフすると、ドリフト領域１２と下側ベース領域１４ｂの間のｐｎ接合から空乏層が伸展する。半導体装置１がオフしている状態でドレイン電極２２に印可される電圧が上昇すると、ドリフト領域１２と下側ベース領域１４ｂの間のｐｎ接合に加わる電界が増加する。

【0025】

半導体装置１では、ピラー領域１７が設けられていることにより、ドリフト領域１２とピラー領域１７の間の距離が短く構成されている。さらに、ドリフト領域１２とピラー領域１７の間には、ｐ型不純物の濃度が低い下側ベース領域１４ｂが設けられている。このため、半導体装置１がオフしている状態でドレイン電極２２に印可される電圧が上昇したとき、ドリフト領域１２と下側ベース領域１４ｂのｐｎ接合から伸びる空乏層がピラー領域１７に到達し、パンチスルーによって電流が流れる。このため、半導体装置１では、ドリフト領域１２と下側ベース領域１４ｂの間のｐｎ接合に加わる電界がアバランシェが発生する程度に増加するよりも前に、パンチスルーが発生する。これにより、半導体装置１では、アバランシェの発生が抑えられる。この結果、アバランシェに起因したホットキャリアの発生も抑えられるので、トレンチゲート３０の劣化も抑えられる。

【0026】

ここで、アバランシェよりも前にパンチスルーが発生するためには、下記式が成立するのが望ましい。ＢＶは半導体装置１の耐圧であり、εは半導体層の誘電率であり、Ｎｐは下側ベース領域１４ｂのｐ型不純物の濃度であり、ｄｐは下側ベース領域１４ｂの厚みである。

【数1】

【0027】

（第２実施形態）
図２に示す半導体装置２は、下側ベース領域１４ｂがトレンチゲート３０の側面から離れており、トレンチゲート３０と下側ベース領域１４ｂの間に上側ベース領域１４ａの一部が配置されていることを特徴としている。下側ベース領域１４ｂがトレンチゲート３０の側面から離れる距離、即ち、トレンチゲート３０と下側ベース領域１４ｂの間に配置されている上側ベース領域１４ａの幅は、トレンチゲート３０の側面に形成されるチャネルの幅よりも大きい。下側ベース領域１４ｂの幅はピラー領域１７の幅よりも大きく、下側ベース領域１４ｂはドリフト領域１２とピラー領域１７の間に配置されている。

【0028】

図１に示す半導体装置１と比較すると、図２に示す半導体装置２では、下側ベース領域１４ｂがトレンチゲート３０の側面から離れているので、トレンチゲート３０のゲート閾値電圧の低下が抑えられる。

【0029】

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

【符号の説明】

【0030】

１，２：半導体装置、 １０：半導体層、 １１：ドレイン領域、 １２：ドリフト領域、 １３：保護領域、 １４：ベース領域、 １４ａ：上側ベース領域、 １４ｂ：下側ベース領域、 １５：ソース領域、 １６：コンタクト領域、 １７：ピラー領域、 ２２：ドレイン電極、 ２４：ソース電極、 ３０：トレンチゲート、 ３２：ゲート電極、 ３４：ゲート絶縁膜、

【図1】

【図2】