特開 2024-126503 半導体装置、相関値演算方法、及び、プログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024126503

(43)【公開日】2024-09-20

(54)【発明の名称】半導体装置、相関値演算方法、及び、プログラム

(51)【国際特許分類】

   G06F 17/10 20060101AFI20240912BHJP

   G06F 7/76 20060101ALI20240912BHJP

【ＦＩ】

G06F17/10 Z

G06F7/76 102

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2023034903

(22)【出願日】2023-03-07

(71)【出願人】

【識別番号】320012037

【氏名又は名称】ラピステクノロジー株式会社

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】山崎 淳

【テーマコード（参考）】

5B056

【Ｆターム（参考）】

5B056AA05

(57)【要約】

【課題】期待値のビット長を可変にした場合でも、短い処理時間で相関値の演算を実行することが可能な半導体装置、相関値演算方法、及び、プログラムを提供する。
【解決手段】入力された２つのビット列を１ビット毎に交互に配列して１つのビット列として出力する第１の処理部と、入力された２つのビット列の各々の先頭から２ビットずつのデータ組の各々から、設定された任意の論理により、２ビットのデータを出力する第２の処理部と、入力された１つのビット列の中のビット値１の数を数値として出力する第３の処理部と、を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

入力された２つのビット列を１ビット毎に交互に配列して１つのビット列として出力する第１の処理部と、
入力された２つのビット列の各々の先頭から２ビットずつのデータ組の各々から、設定された任意の論理により、２ビットのデータを出力する第２の処理部と、
入力された１つのビット列の中のビット値１の数を数値として出力する第３の処理部と、
を備える半導体装置。

【請求項2】

期待値に対する比較値の相関値を演算する場合に、
期待値は、相補関係にある期待値Ｐと期待値Ｎの２つのビット列を有し、
比較値は、相補関係にある比較値Ｐと比較値Ｎの２つのビット列を有し、
任意の数をｎとしたとき、
前記第２の処理部に対して、データ組としてビット値０１及びビット値０１の２つの２ビットのデータ、又は、ビット値１０及びビット値１０の２つの２ビットのデータが入力される第１の条件の場合には、ビット値０１を出力し、データ組としてビット値０１及びビット値１０の２つの２ビットのデータ、又は、ビット値１０及びビット値０１の２つの２ビットのデータが入力される第２の条件の場合には、ビット値１０を出力し、データ組として前記第１の条件及び前記第２の条件以外の２つの２ビットのデータが入力される第３の条件の場合には、ビット値００を出力するように設定する処理と、
前記第１の処理部を用いて、ｎビットの長さの期待値Ｐ及びｎビットの長さの期待値Ｎから、２ｎビットの長さの期待値ＰＮを取得する処理と、
前記第１の処理部を用いて、ｎビットの長さの比較値Ｐ及びｎビットの長さの比較値Ｎから、２ｎビットの長さの比較値ＰＮを取得する処理と、
前記第２の処理部を用いて、２ｎビットの長さの比較値ＰＮ及び２ｎビットの長さの期待値ＰＮから、２ｎビットの長さの出力値を取得する処理と、
前記第３の処理部を用いて、出力値のビット列の先頭から奇数番目のビットにおけるビット値１の数を第１の数値として取得する処理と、
前記第３の処理部を用いて、出力値のビット列の先頭から偶数番目のビットにおけるビット値１の数を第２の数値として取得する処理と、
第１の数値から第２の数値を減算して相関値を取得する処理と、を実行する
請求項１に記載の半導体装置。

【請求項3】

請求項１に記載の半導体装置を用いて、期待値に対する比較値の相関値を演算する相関値演算方法であって、
期待値は、相補関係にある期待値Ｐと期待値Ｎの２つのビット列を有し、
比較値は、相補関係にある比較値Ｐと比較値Ｎの２つのビット列を有し、
任意の数をｎとしたとき、
前記第２の処理部に対して、データ組としてビット値０１及びビット値０１の２つの２ビットのデータ、又は、ビット値１０及びビット値１０の２つの２ビットのデータが入力される第１の条件の場合には、ビット値０１を出力し、データ組としてビット値０１及びビット値１０の２つの２ビットのデータ、又は、ビット値１０及びビット値０１の２つの２ビットのデータが入力される第２の条件の場合には、ビット値１０を出力し、データ組として前記第１の条件及び前記第２の条件以外の２つの２ビットのデータが入力される第３の条件の場合には、ビット値００を出力するように設定するステップと、
前記第１の処理部を用いて、ｎビットの長さの期待値Ｐ及びｎビットの長さの期待値Ｎから、２ｎビットの長さの期待値ＰＮを取得するステップと、
前記第１の処理部を用いて、ｎビットの長さの比較値Ｐ及びｎビットの長さの比較値Ｎから、２ｎビットの長さの比較値ＰＮを取得するステップと、
前記第２の処理部を用いて、２ｎビットの長さの比較値ＰＮ及び２ｎビットの長さの期待値ＰＮから、２ｎビットの長さの出力値を取得するステップと、
前記第３の処理部を用いて、出力値のビット列の先頭から奇数番目のビットにおけるビット値１の数を第１の数値として取得するステップと、
前記第３の処理部を用いて、出力値のビット列の先頭から偶数番目のビットにおけるビット値１の数を第２の数値として取得するステップと、
第１の数値から第２の数値を減算して相関値を取得するステップと、
を有する相関値演算方法。

【請求項4】

請求項１に記載の半導体装置を用いて、期待値に対する比較値の相関値を演算するプログラムであって、
期待値は、相補関係にある期待値Ｐと期待値Ｎの２つのビット列を有し、
比較値は、相補関係にある比較値Ｐと比較値Ｎの２つのビット列を有し、
任意の数をｎとしたとき、
前記第２の処理部に対して、データ組としてビット値０１及びビット値０１の２つの２ビットのデータ、又は、ビット値１０及びビット値１０の２つの２ビットのデータが入力される第１の条件の場合には、ビット値０１を出力し、データ組としてビット値０１及びビット値１０の２つの２ビットのデータ、又は、ビット値１０及びビット値０１の２つの２ビットのデータが入力される第２の条件の場合には、ビット値１０を出力し、データ組として前記第１の条件及び前記第２の条件以外の２つの２ビットのデータが入力される第３の条件の場合には、ビット値００を出力するように設定するステップと、
前記第１の処理部を用いて、ｎビットの長さの期待値Ｐ及びｎビットの長さの期待値Ｎから、２ｎビットの長さの期待値ＰＮを取得するステップと、
前記第１の処理部を用いて、ｎビットの長さの比較値Ｐ及びｎビットの長さの比較値Ｎから、２ｎビットの長さの比較値ＰＮを取得するステップと、
前記第２の処理部を用いて、２ｎビットの長さの比較値ＰＮ及び２ｎビットの長さの期待値ＰＮから、２ｎビットの長さの出力値を取得するステップと、
前記第３の処理部を用いて、出力値のビット列の先頭から奇数番目のビットにおけるビット値１の数を第１の数値として取得するステップと、
前記第３の処理部を用いて、出力値のビット列の先頭から偶数番目のビットにおけるビット値１の数を第２の数値として取得するステップと、
第１の数値から第２の数値を減算して相関値を取得するステップと、
をコンピュータに実行させるためのプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置、相関値演算方法、及び、プログラムに関する。

【背景技術】

【0002】

引用文献１には、例えば全地球測位システム（Global Positioning System）等の全地球型航法衛星システム（Global Navigation Satellite System）に用いられるプロセッサが記載されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１７－１７３３３２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

例えば、全地球型航法衛星システムに用いられるプロセッサ等においては、アナログ無線信号からの入力に基づいて、相補関係にある比較値Ｐと比較値Ｎの２つのビット列を生成し、この比較値Ｐと比較値Ｎの２つのビット列を、同じく相補関係にある期待値Ｐと期待値Ｎの２つのビット列と比較して、期待値に対する比較値の相関値を演算する処理を行う。

【0005】

相関値の演算を専用プロセッサで処理する場合、相関値の演算を効率的に行うことが可能なハードウェア処理機能を備えているため、一般的なＣＰＵ（Central Processing Unit）で処理する場合と比較して高速に処理することができるが、期待値のビット長が固定であるため、期待値のビット長の変更等の機能変更が難しい。

【0006】

逆に、相関値の演算を一般的なＣＰＵで処理する場合、機能変更は容易となるが、相関値の演算を効率的に行うことが可能なハードウェア処理機能を備えていないため、専用プロセッサで処理する場合と比較して多くの命令が必要となり、長い処理時間が必要となる。

【0007】

本発明は、上記の事情を踏まえ、期待値のビット長を可変にした場合でも、短い処理時間で相関値の演算を実行することが可能な半導体装置、相関値演算方法、及び、プログラムを提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明の半導体装置は、入力された２つのビット列を１ビット毎に交互に配列して１つのビット列として出力する第１の処理部と、入力された２つのビット列の各々の先頭から２ビットずつのデータ組の各々から、設定された任意の論理により、２ビットのデータを出力する第２の処理部と、入力された１つのビット列の中のビット値１の数を数値として出力する第３の処理部と、を備える。

【0009】

本発明の相関値演算方法は、第１態様の半導体装置を用いて、期待値に対する比較値の相関値を演算する相関値演算方法であって、期待値は、相補関係にある期待値Ｐと期待値Ｎの２つのビット列を有し、比較値は、相補関係にある比較値Ｐと比較値Ｎの２つのビット列を有し、任意の数をｎとしたとき、前記第２の処理部に対して、データ組としてビット値０１及びビット値０１の２つの２ビットのデータ、又は、ビット値１０及びビット値１０の２つの２ビットのデータが入力される第１の条件の場合には、ビット値０１を出力し、データ組としてビット値０１及びビット値１０の２つの２ビットのデータ、又は、ビット値１０及びビット値０１の２つの２ビットのデータが入力される第２の条件の場合には、ビット値１０を出力し、データ組として前記第１の条件及び前記第２の条件以外の２つの２ビットのデータが入力される第３の条件の場合には、ビット値００を出力するように設定するステップと、前記第１の処理部を用いて、ｎビットの長さの期待値Ｐ及びｎビットの長さの期待値Ｎから、２ｎビットの長さの期待値ＰＮを取得するステップと、前記第１の処理部を用いて、ｎビットの長さの比較値Ｐ及びｎビットの長さの比較値Ｎから、２ｎビットの長さの比較値ＰＮを取得するステップと、前記第２の処理部を用いて、２ｎビットの長さの比較値ＰＮ及び２ｎビットの長さの期待値ＰＮから、２ｎビットの長さの出力値を取得するステップと、前記第３の処理部を用いて、出力値のビット列の先頭から奇数番目のビットにおけるビット値１の数を第１の数値として取得するステップと、前記第３の処理部を用いて、出力値のビット列の先頭から偶数番目のビットにおけるビット値１の数を第２の数値として取得するステップと、第１の数値から第２の数値を減算して相関値を取得するステップと、を有する。

【0010】

本発明のプログラムは、第１態様の半導体装置を用いて、期待値に対する比較値の相関値を演算するプログラムであって、期待値は、相補関係にある期待値Ｐと期待値Ｎの２つのビット列を有し、比較値は、相補関係にある比較値Ｐと比較値Ｎの２つのビット列を有し、任意の数をｎとしたとき、前記第２の処理部に対して、データ組としてビット値０１及びビット値０１の２つの２ビットのデータ、又は、ビット値１０及びビット値１０の２つの２ビットのデータが入力される第１の条件の場合には、ビット値０１を出力し、データ組としてビット値０１及びビット値１０の２つの２ビットのデータ、又は、ビット値１０及びビット値０１の２つの２ビットのデータが入力される第２の条件の場合には、ビット値１０を出力し、データ組として前記第１の条件及び前記第２の条件以外の２つの２ビットのデータが入力される第３の条件の場合には、ビット値００を出力するように設定するステップと、前記第１の処理部を用いて、ｎビットの長さの期待値Ｐ及びｎビットの長さの期待値Ｎから、２ｎビットの長さの期待値ＰＮを取得するステップと、前記第１の処理部を用いて、ｎビットの長さの比較値Ｐ及びｎビットの長さの比較値Ｎから、２ｎビットの長さの比較値ＰＮを取得するステップと、前記第２の処理部を用いて、２ｎビットの長さの比較値ＰＮ及び２ｎビットの長さの期待値ＰＮから、２ｎビットの長さの出力値を取得するステップと、前記第３の処理部を用いて、出力値のビット列の先頭から奇数番目のビットにおけるビット値１の数を第１の数値として取得するステップと、前記第３の処理部を用いて、出力値のビット列の先頭から偶数番目のビットにおけるビット値１の数を第２の数値として取得するステップと、第１の数値から第２の数値を減算して相関値を取得するステップと、をコンピュータに実行させる。

【0011】

なお、本明細書及び図面において、ビット列の表記は、右側を先頭ビットとして表記している。

【発明の効果】

【0012】

本発明の半導体装置、相関値演算方法、及び、プログラムによれば、相関値の演算を効率的に処理することが可能となる。

【図面の簡単な説明】

【0013】

【図1】本発明の一実施形態のコンピュータのハードウェア構成を示すブロック図である。

【図2】第１の処理部の機能を説明するための図である。

【図3】第２の処理部の機能を説明するための図である。

【図4】第２の処理部の機能を説明するための図である。

【図5】第３の処理部の機能を説明するための図である。

【図6】本実施形態のＣＰＵを用いて、期待値に対する比較値の相関値を演算する方法を説明するための図である。

【図7】本実施形態のＣＰＵを用いて、期待値に対する比較値の相関値を演算する方法を説明するための図である。

【図8】本実施形態のＣＰＵを用いて、期待値に対する比較値の相関値を演算する方法を説明するための図である。

【発明を実施するための形態】

【0014】

以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明の一実施形態に係るコンピュータ１０のハードウェア構成を示すブロック図である。

【0015】

図１に示すように、本実施形態のコンピュータ１０は、ＣＰＵ１１と、メモリ１２と、ハードディスクドライブ等の記憶装置１３と、ネットワークを介して外部の装置等との間でデータの送信及び受信を行う通信インタフェース（ＩＦと略す。）１４と、を備える。これらの構成要素は、不図示の制御バスを介して互いに接続されている。

【0016】

ＣＰＵ１１は、本開示の技術における半導体装置の一例であり、メモリ１２又は記憶装置１３に格納されたプログラムに基づいて所定の処理を実行して、コンピュータ１０の動作を制御するプロセッサである。なお、本実施形態では、ＣＰＵ１１は、メモリ１２又は記憶装置１３内に格納されたプログラムを読み出して実行するものとして説明したが、これに限定されるものではない。

【0017】

例えば、プログラムをコンピュータ読取可能な記録媒体に記録した形態で提供してもよい。例えば、プログラムをＣＤ（Compact Disc）－ＲＯＭ（Read Only Memory）及びＤＶＤ（Digital Versatile Disc）－ＲＯＭ等の光ディスクに記録した形態、若しくは、ＵＳＢ（Universal Serial Bus）メモリ及びメモリカード等の半導体メモリに記録した形態で提供してもよい。また、プログラムを、通信ＩＦ１４に接続された通信回線を介して外部装置から取得するようにしてもよい。

【0018】

ＣＰＵ１１は、特定の処理をハードウェアにより行う第１命令処理モジュール１１ａ、第２命令処理モジュール１１ｂ、及び、第３命令処理モジュール１１ｃを含む複数の命令処理モジュールを備える。

【0019】

第１命令処理モジュール１１ａ、第２命令処理モジュール１１ｂ、及び、第３命令処理モジュール１１ｃの機能について、以下に詳細に説明する。なお、以下の説明及び図面において、ビット列の表記は、右側を先頭ビットとして表記している。

【0020】

第１命令処理モジュール１１ａは、本開示の技術における第１の処理部の一例であり、図２に示すように、入力された２つのビット列を１ビット毎に交互に配列して１つのビット列として出力する。なお、第１命令処理モジュール１１ａに対して入力するビット列の最大ビット長に特に制限はなく、どのような最大ビット長としてもよい。

【0021】

図２に示す例では、ａ７～ａ０の８ビットのビット列を入力Ａとし、ｂ７～ｂ０の８ビットのビット列を入力Ｂとし、２つのビット列を１ビット毎に交互に配列して、ｂ７、ａ７、ｂ６、ａ６、・・・、ｂ０、ａ０とした１つのビット列を出力している。

【0022】

第２命令処理モジュール１１ｂは、本開示の技術における第２の処理部の一例であり、図３に示すように、入力された２つのビット列の各々の先頭から２ビットずつのデータ組の各々から、設定された任意の論理により、２ビットのデータを同時並列的に出力する。なお、第２命令処理モジュール１１ｂに対して入力するビット列の最大ビット長に特に制限はなく、どのような最大ビット長としてもよい。

【0023】

図３に示す例では、ａ１＿３～ａ０＿０の８ビットのビット列を入力Ａとし、ｂ１＿３～ｂ０＿０の８ビットのビット列を入力Ｂとし、先頭から順に、ａ１＿０、ａ０＿０、ｂ１＿０、ｂ０＿０のデータ組からｏ１＿０、ｏ０＿０を出力し、ａ１＿１、ａ０＿１、ｂ１＿１、ｂ０＿１のデータ組からｏ１＿１、ｏ０＿１を出力し、ａ１＿２、ａ０＿２、ｂ１＿２、ｂ０＿２のデータ組からｏ１＿２、ｏ０＿２を出力し、ａ１＿３、ａ０＿３、ｂ１＿３、ｂ０＿３のデータ組からｏ１＿３、ｏ０＿３を出力している。

【0024】

なお、２ビットずつのデータ組から２ビットのデータを出力するための論理に特に制限はなく、どのような論理としてもよい。

【0025】

例えば、図４に示すように、データ組としてビット値０１及びビット値０１の２つの２ビットのデータ、又は、ビット値１０及びビット値１０の２つの２ビットのデータが入力される第１の条件の場合には、ビット値０１を出力し、データ組としてビット値０１及びビット値１０の２つの２ビットのデータ、又は、ビット値１０及びビット値０１の２つの２ビットのデータが入力される第２の条件の場合には、ビット値１０を出力し、データ組として第１の条件及び第２の条件以外の２つの２ビットのデータが入力される第３の条件の場合には、ビット値００を出力するように設定してもよい。

【0026】

第３命令処理モジュール１１ｃは、本開示の技術における第３の処理部の一例であり、図５に示すように、入力された１つのビット列の中のビット値１の数を数値として出力する。

【0027】

図５に示す例では、ａ７～ａ０の８ビットのビット列（図５中の例では、０１００１１０１）を入力Ａとし、入力Ａのビット列の中のビット値１の数ｎ（図５中の例では、ｎ＝４）を出力している。

【0028】

次に、本実施形態のＣＰＵ１１を用いて、期待値に対する比較値の相関値を演算する方法について説明する。

【0029】

本実施形態において、相関値は、期待値及び比較値のビット長をｎビットとした場合に、期待値と比較値の全てのビットが一致する場合に相関値＝ｎ、期待値と比較値の全てのビットが一致しない場合に相関値＝－ｎとして表示される。

【0030】

期待値は、相補関係にある期待値Ｐと期待値Ｎの２つのビット列を有する。本説明において、期待値Ｐ及び期待値Ｎは、一例として以下の８ビットのビット列とする。なお、期待値Ｐ及び期待値Ｎのビット長は、８ビットに限定されるものではなく、どのようなビット長としてもよい。
期待値Ｐ：０１１１０１０１
期待値Ｎ：１０００１０１０

【0031】

比較値は、例えばアナログ無線信号からの入力に基づいて生成されるデータであり、相補関係にある比較値Ｐと比較値Ｎの２つのビット列を有する。なお、比較値Ｐと比較値Ｎは、通常は相補関係にあるが、ノイズ等の影響により、相補関係とならない場合も生じ得る。本説明において、比較値Ｐ及び比較値Ｎは、一例として以下の８ビットのビット列とする。なお、比較値Ｐ及び比較値Ｎのビット長は、８ビットに限定されるものではなく、どのようなビット長としてもよい。ここでは、比較値Ｐ及び比較値Ｎと、期待値Ｐ及び期待値Ｎは、同じデータ内容としている。
比較値Ｐ：０１１１０１０１
比較値Ｎ：１０００１０１０

【0032】

第１のステップとして、ＣＰＵ１１は、図４に示すように、第２命令処理モジュール１１ｂに対して、データ組としてビット値０１及びビット値０１の２つの２ビットのデータ、又は、ビット値１０及びビット値１０の２つの２ビットのデータが入力される第１の条件の場合には、ビット値０１を出力し、データ組としてビット値０１及びビット値１０の２つの２ビットのデータ、又は、ビット値１０及びビット値０１の２つの２ビットのデータが入力される第２の条件の場合には、ビット値１０を出力し、データ組として前記第１の条件及び前記第２の条件以外の２つの２ビットのデータが入力される第３の条件の場合には、ビット値００を出力するように設定する。

【0033】

第２のステップとして、ＣＰＵ１１は、図６に示すように、第１命令処理モジュール１１ａを用いて、８ビットの長さの期待値Ｐ及び８ビットの長さの期待値Ｎの入力された２つのビット列を１ビット毎に交互に配列して、下記の通り、１つの１６ビットの長さの期待値ＰＮを取得する。
期待値ＰＮ：１００１０１０１１００１１００１

【0034】

第３のステップとして、ＣＰＵ１１は、図７に示すように、第１命令処理モジュール１１ａを用いて、８ビットの長さの比較値Ｐ及び８ビットの長さの比較値Ｎの入力された２つのビット列を１ビット毎に交互に配列して、下記の通り、１つの１６ビットの長さの比較値ＰＮを取得する。
比較値ＰＮ：１００１０１０１１００１１００１

【0035】

第４のステップとして、ＣＰＵ１１は、図８に示すように、第２命令処理モジュール１１ｂを用いて、１６ビットの長さの比較値ＰＮ及び１６ビットの長さの期待値ＰＮから、１６ビットの長さの出力値を取得する。

【0036】

具体的には、比較値ＰＮ及び期待値ＰＮの各々の先頭から２ビットずつのデータ組を設定し、第１のステップで設定した論理により、２ビットのデータを同時並列的に出力する。

【0037】

図８に示す例では、先頭から順に、０１、０１のデータ組から０１を出力し、１０、１０のデータ組から０１を出力し、０１、０１のデータ組から０１を出力し、１０、１０のデータ組から０１を出力し、０１、０１のデータ組から０１を出力し、０１、０１のデータ組から０１を出力し、０１、０１のデータ組から０１を出力し、１０、１０のデータ組から０１を出力し、その結果、以下の出力値が取得される。
出力値：０１０１０１０１０１０１０１０１

【0038】

第５のステップとして、ＣＰＵ１１は、図８に示すように、第３命令処理モジュール１１ｃを用いて、出力値のビット列の先頭から奇数番目のビットにおけるビット値１の数を第１の数値として取得する。

【0039】

なお、出力値のビット列の先頭から奇数番目のビットにおけるビット値１の数を取得する方法は、特に制限はなく、どのような方法としてもよい。例えば、出力値の全ビットに対して、奇数番目のビット値が１かつ偶数番目のビット値が０のデータとの論理積演算を行い、その結果のビット列に含まれるビット値１の数を取得してもよい。この場合、一例として出力値のビット長を１６ビットとすると、出力値のデータと０ｘ５５５５のデータの論理積演算を行えばよい。上記の他にも、出力値のビット列から奇数番目のデータのみを抽出し、抽出したデータ中のビット値１の数を取得するようにしてもよい。

【0040】

図８に示す例では、出力値のビット列の先頭から奇数番目のビットは全て１であるため、第１の数値として「８」が取得される。
出力値（奇数番）：１１１１１１１１

【0041】

第６のステップとして、ＣＰＵ１１は、図８に示すように、第３命令処理モジュール１１ｃを用いて、出力値のビット列の先頭から偶数番目のビットにおけるビット値１の数を第２の数値として取得する。

【0042】

なお、出力値のビット列の先頭から偶数番目のビットにおけるビット値１の数を取得する方法は、特に制限はなく、どのような方法としてもよい。例えば、出力値の全ビットに対して、奇数番目のビット値が０かつ偶数番目のビット値が１のデータとの論理積演算を行い、その結果のビット列に含まれるビット値１の数を取得してもよい。この場合、一例として出力値のビット長を１６ビットとすると、出力値のデータと０ｘａａａａのデータの論理積演算を行えばよい。上記の他にも、出力値のビット列から偶数番目のデータのみを抽出し、抽出したデータ中のビット値１の数を取得するようにしてもよい。

【0043】

図８に示す例では、出力値のビット列の先頭から偶数番目のビットは全て０であるため、第２の数値として「０」が取得される。
出力値（偶数番）：００００００００

【0044】

第７のステップとして、ＣＰＵ１１は、第１の数値から第２の数値を減算して相関値を取得する。図８に示す例では、第１の数値として「８」が取得され、第２の数値として「０」が取得されるため、相関値は８－０＝８となる。

【0045】

第１命令処理モジュール１１ａ、第２命令処理モジュール１１ｂ、及び、第３命令処理モジュール１１ｃを備えていない一般的なＣＰＵでは、１ビットの相関値を取得するために１０命令以上を必要とするため、例えば、８ビットの相関値を取得するために８０命令以上を必要とする。

【0046】

これに対して、本実施形態のＣＰＵ１１を用いて期待値に対する比較値の相関値を演算することにより、上記で説明の通り、期待値及び比較値のビット長に関わらず、７つの命令を実行するだけで相関値を取得することができ、相関値の演算を効率的に処理することが可能となる。

【0047】

以上、本発明の一実施形態に係るコンピュータ１０について説明してきたが、本発明は上記実施形態に限定されるものではない。

【0048】

例えば、ＣＰＵ１１を用いて期待値に対する比較値の相関値を演算する際のステップの順序については、上記の第１のステップから第７のステップの順に限らず、相関値が演算可能であれば、適宜順序を変更してもよい。

【0049】

また、上記以外にも、本開示の技術の主旨を逸脱しない範囲内において、以上に示した記載内容および図示内容に対して、不要な部分を削除したり、新たな要素を追加したり、置き換えたりしてもよいことは言うまでもない。

【符号の説明】

【0050】

１０ コンピュータ
１１ ＣＰＵ
１１ａ 第１命令処理モジュール
１１ｂ 第２命令処理モジュール
１１ｃ 第３命令処理モジュール
１２ メモリ
１３ 記憶装置
１４ 通信インタフェース

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】