(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024126690
(43)【公開日】2024-09-20
(54)【発明の名称】撮像装置
(51)【国際特許分類】
H04N 25/445 20230101AFI20240912BHJP
H04N 25/70 20230101ALI20240912BHJP
H04N 25/704 20230101ALI20240912BHJP
【FI】
H04N25/445
H04N25/70
H04N25/704
【審査請求】未請求
【請求項の数】7
【出願形態】OL
(21)【出願番号】P 2023035251
(22)【出願日】2023-03-08
(71)【出願人】
【識別番号】000131326
【氏名又は名称】株式会社シグマ
(72)【発明者】
【氏名】村上 雄祐
【テーマコード(参考)】
5C024
【Fターム(参考)】
5C024CY17
5C024EX12
5C024GX03
5C024GX07
5C024GY31
5C024HX23
5C024HX50
5C024JX08
5C024JX09
(57)【要約】
【課題】 通常画素とは異なる用途の画素を含む撮像素子においても簡易な構成で適切な間引き読出しが可能な撮像装置を提供する。
【解決手段】 撮像装置は、画素アレイを有する撮像素子と、所定の周期で配置されて他の画素とは異なる目的で使用可能な特定画素の読出しを行う間引き制御手段と、を有し、間引き制御手段は、水平方向の所定の画素数で規定されたサンプリング周期と、サンプリング周期内においてどの位置の画素を読み出すべきかを指定するサンプリングパターンとを有し、サンプリング周期を適用してサンプリングパターンにより指定された位置の画素から画素信号を読み出す間引き処理を同一の水平ラインにおいて順次行い、サンプリングパターンにより指定される画素は特定画素を少なくとも1つ以上含むことを特徴とする。
【選択図】
図1
【特許請求の範囲】
【請求項1】
複数の画素が水平方向に配列された水平ラインを複数有してなる画素アレイを有する撮像素子と、
読出し設定を決定し、前記水平ライン内に所定の第1の周期で配置されて他の画素とは異なる目的で使用可能な第1の特定画素の読出しを行う間引き制御手段と、
を有し、
前記間引き制御手段は前記読出し設定として、水平方向の所定の画素数で規定された第1のサンプリング周期と、前記第1のサンプリング周期内においてどの位置の画素を読み出すべきかを指定する第1のサンプリングパターンとを有し、
前記間引き制御手段は、前記第1のサンプリング周期を適用して前記第1のサンプリングパターンにより指定された位置の画素から画素信号を読み出す間引き処理を、同一の前記水平ラインにおいて順次行い、
前記第1のサンプリングパターンにより指定される画素は前記第1の特定画素を少なくとも1つ以上含む
ことを特徴とする撮像装置。
【請求項2】
前記サンプリング周期は前記第1の周期のn倍(n:1以上の自然数)の画素数であることを特徴とする請求項1に記載の撮像装置。
【請求項3】
前記画素アレイは前記第1の特定画素とは異なる目的で使用される第2の特定画素をさらに有し、
前記間引き制御手段は前記読出し設定として、前記第1のサンプリング周期と前記第1のサンプリングパターンと同様にして前記第2の特定画素の配置周期により特定される前記第2のサンプリング周期と前記第2のサンプリングパターンとをさらに有し、
前記間引き制御手段は、前記第1の特定画素が配置された前記水平ラインに対しては前記第1のサンプリング周期を順次適用して前記第1のサンプリングパターンに従って画素信号を読み出し、前記第2の特定画素が配置された前記水平ラインに対しては前記第2のサンプリング周期を順次適用して前記第2のサンプリングパターンに従って画素信号を読み出す
ことを特徴とする請求項2に記載の撮像装置。
【請求項4】
前記複数の画素は、光軸垂直方向に複数の光電変換層を積層してなる垂直色分離構造を有することを特徴とする請求項2又は3に記載の撮像装置。
【請求項5】
前記第1の特定画素は位相差検出用画素であることを特徴とする請求項4に記載の撮像装置。
【請求項6】
前記第2の特定画素は表示用画素であることを特徴とする請求項3に記載の撮像装置。
【請求項7】
前記撮像素子は、垂直信号線を介して画素アレイから読み出される画素信号を列毎にAD変換処理を行うカラムADC部をさらに有し、前記第1のサンプリング周期において前記第1のサンプリングパターンにより指定されていない画素の位置に対応する列の前記カラムADC部の駆動を停止することを特徴とする請求項1又は2に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、位相差検出用画素などの通常画素とは異なる用途の画素を含む撮像素子においても適切な間引き読出しが可能な撮像装置に関する。
【背景技術】
【0002】
近年では、撮像素子の画素アレイ中に位相差検出用の画素を備えた撮像装置が普及している。また、撮像素子の画素数自体も増加しており、そのような撮像素子を備えたカメラにおける焦点検出を行うためのオートフォーカス(AF)処理においては、画素アレイから高速に信号を読み出すことが非常に重要となっている。
【0003】
高速な信号読出しの技術の一つとして、一定の周期で画素アレイ中の所定の行又は列のみを読み出す間引き読出し制御がある。間引き読出し制御においては、撮像装置の動作モードに応じて適切な間引きを行うことが重要である。特にAF動作モード時には、上述した位相差検出用画素は間引かずに読み出しつつ、その他の通常画素では必要に応じた範囲や密度で読み出す画素を選択し、AF精度と処理の高速化を両立することが重要である。
【0004】
このような技術として、特許文献1に開示の発明では以下のような構成を有している。すなわち、撮像装置は、撮像用画素群R、G、B及び焦点検出用画素群S1、S2が、設定された色配列で配列された撮像素子11と、撮像用画素R、G、B及び焦点検出用画素S1、S2のうち、複数の画素を間引き単位として間引いて読み出す間引き読み出し手段と、を備える。前記間引き読み出し手段は、撮像用画素R、G、B及び焦点検出用画素S1、S2を複数の画素で構成されたグループ11~43に分割し、分割されたグループ11~43ごとに、撮像用画素R、G、Bを読み出す場合には、同一ラインの同一色の画素を読み出し、焦点検出用画素S1、S2を読み出す場合には、焦点検出用画素S1、S2のみを読み出す。
【0005】
この発明によれば、低解像度の撮像を行う間引き読み出しにおいて、焦点検出用画素を含むグループと焦点検出用画素を含まないグループとが別々に配置されて読み出されるので、焦点検出用画素の補間データを求める際に、焦点検出用画素を含まない周囲のグループの画素信号を利用することができ、その結果、間引き読出し時においても焦点検出を適切に行うことが可能となる、としている。
【先行技術文献】
【特許文献】
【0006】
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかしながら、上述した従来技術では以下のような問題点があった。すなわち、特許文献1に開示の発明では、いわゆるBayer配列の撮像素子において、低解像度の読出し時にも焦点検出用画素が含まれるように画素アレイを複数行列からなるグループに分割し、そのグループ内で読み出す画素の選択をする処理を行っている。また、各グループからの間引き読出し後の配列がBayer配列を維持するように読み出す画素を選択する処理を行っている。
【0008】
そのため、画素単位で必須の制御線に加えて、上記グループ指定を行うための制御線も画素構造に盛り込む必要がある。これにより製造コストの増加や画素における回路面積の増大に伴う光電変換領域の縮小などの課題が生じるおそれがある。
【0009】
本発明はこのような状況に鑑みてなされたものであり、位相差検出用画素などの通常画素とは異なる用途の画素を含む撮像素子においても簡易な構成で適切な間引き読出しが可能な撮像装置を提供することを目的とする。
【課題を解決するための手段】
【0010】
上記目的を達成するために、本発明を実施の撮像装置は、複数の画素が水平方向に配列された水平ラインを複数有してなる画素アレイを有する撮像素子と、読出し設定を決定し、水平ライン内に所定の第1の周期で配置されて他の画素とは異なる目的で使用可能な第1の特定画素の読出しを行う間引き制御手段と、を有し、間引き制御手段は読出し設定として、水平方向の所定の画素数で規定された第1のサンプリング周期と、第1のサンプリング周期内においてどの位置の画素を読み出すべきかを指定する第1のサンプリングパターンとを有し、間引き制御手段は、第1のサンプリング周期を適用して第1のサンプリングパターンにより指定された位置の画素から画素信号を読み出す間引き処理を、同一の水平ラインにおいて順次行い、第1のサンプリングパターンにより指定される画素は第1の特定画素を少なくとも1つ以上含むことを特徴とする。
【0011】
さらに、本発明を実施の撮像装置では、サンプリング周期を第1の周期のn倍(n:1以上の自然数)の画素数としてもよい。
【0012】
さらに、本発明を実施の撮像装置では、画素アレイが第1の特定画素とは異なる目的で使用される第2の特定画素をさらに有し、間引き制御手段は読出し設定として、第1のサンプリング周期と第1のサンプリングパターンと同様にして第2の特定画素の配置周期により特定される第2のサンプリング周期と第2のサンプリングパターンとをさらに有し、間引き制御手段は、第1の特定画素が配置された水平ラインに対しては第1のサンプリング周期を順次適用して第1のサンプリングパターンに従って画素信号を読み出し、第2の特定画素が配置された水平ラインに対しては第2のサンプリング周期を順次適用して第2のサンプリングパターンに従って画素信号を読み出すようにしてもよい。
【0013】
さらに、本発明を実施の撮像装置では、複数の画素が、光軸垂直方向に複数の光電変換層を積層してなる垂直色分離構造を有するようにしてもよい。
【0014】
さらに、本発明を実施の撮像装置では、第1の特定画素を位相差検出用画素としてもよい。
【0015】
さらに、本発明を実施の撮像装置では、第2の特定画素を表示用画素としてもよい。
【0016】
さらに、本発明を実施の撮像装置では、撮像素子が、垂直信号線を介して画素アレイから読み出される画素信号を列毎にAD変換処理を行うカラムADC部をさらに有し、第1のサンプリング周期において第1のサンプリングパターンにより指定されていない画素の位置に対応する列のカラムADC部の駆動を停止するようにしてもよい。
【発明の効果】
【0017】
本発明を実施の撮像装置によれば、位相差検出用画素などの通常画素とは異なる用途の画素を含む撮像素子においても簡易な構成で適切な間引き読出しが可能となる。
【図面の簡単な説明】
【0018】
【
図1】本発明の一実施形態である撮像装置の主要な構成を示したブロック図である。
【
図2】本実施形態の撮像装置が備える撮像素子の主要な構成を示したブロック図である。
【
図3】
図2に示した撮像素子が有する画素構造を説明するための概念図である。
【
図4】本実施形態の撮像素子における画素配列を説明する画素アレイの拡大模式図である。
【
図5】
図4の画素配列において8画素のサンプリング周期を適用した場合の模式図であり、(a)は表示用画素を含むラインでのサンプリング周期、(b)は位相差検出用画素を含むラインでのサンプリング周期である。
【
図6】(a)はLVモードにおいて表示用画素を含むラインにおけるサンプリング周期、(b)は(a)のサンプリング周期においてLVモードに対応したサンプリングパターン(0,4)を示す模式図である。
【
図7】(a)(b)はAFモードにおいて表示用画素を含むラインと位相差検出用画素を含むラインにおける各サンプリング周期、(c)は(a)(b)の各サンプリング周期においてAFモードに対応したサンプリングパターン(0,3,4)を示す模式図である。
【
図8】
図7(a)(b)の各サンプリング周期においてAFモードに対応した各サンプリングパターンを示す模式図であり、(a)は第1のサンプリングパターンとして位相差検出用画素を含むラインで用いるサンプリングパターン(3,4)、(b)は第2のサンプリングパターンとして表示用画素を含むラインで用いるサンプリングパターン(0,4)である。
【
図9】本実施形態の撮像素子における画素配列を説明する画素アレイの拡大模式図である。
【
図10】
図9の画素配列において8画素のサンプリング周期を適用した場合の模式図であり、(a)は表示用画素を含むラインでのサンプリング周期、(b)は拡大表示用画素を含むラインでのサンプリング周期である。(c)は、(a)のサンプリング周期において第1のサンプリングパターンとしてPinPモードに対応した表示用画素を含むラインで用い、また、(b)のサンプリング周期において低倍率時の第2のサンプリングパターンとしてPinPモードに対応した拡大表示用画素を含むラインで用いるサンプリングパターン(0,4)である。(d)は、(b)のサンプリング周期において高倍率時の第2のサンプリングパターンとしてPinPモードに対応した拡大表示用画素を含むラインで用いるサンプリングパターン(0,2,4,6)である。
【発明を実施するための形態】
【0019】
以下、添付の図面に従って、本発明を実施するための最良の形態について説明する。なお、この実施の形態により本発明が限定されるものではない。
【0020】
図1に示すブロック図には、本発明の一実施形態である撮像装置の主要な構成が示されている。本図に示す撮像装置100は、撮影光学系110と、撮像素子200と、DSP120と、画像表示部130と、CPU140と、ユーザインターフェース(I/F)141と、記録媒体インターフェース(I/F)142と、レンズ制御部150と、を備えている。
【0021】
撮影光学系110は、フォーカスレンズ群やズームレンズ群を含む、複数の不図示のレンズ群で構成されている。本図においては、簡単のために1枚のレンズのみ記載している。
【0022】
撮像素子200は、複数の画素が二次元方向に配置された画素アレイにより、撮影光学系110によって集光された光線を受光して光電変換し、画像信号を出力する。撮像素子200の内部にはPGA/CDSやカラムADCが備えられており、画像信号はデジタル信号として出力される。また、本発明を実施の撮像装置100には画素アレイからの信号読出しの際に間引き読出しを行うことが可能となっている。撮像素子200の構造や間引読出しの機能について、詳しくは後述する。
【0023】
DSP120は、撮像素子200から出力されたデジタル信号に対して各種の信号処理を施す。例として、位相差検出用画素で得られた画像信号からデフォーカス量を算出するAF演算処理、位相差検出用画素の位置に対応する画像データを生成する補間処理、表示用画素で得られた画像信号からライブビュー画像を生成して画像表示部130に出力する表示処理やRAWデータを生成するRAWデータ生成処理などがある。
【0024】
画像表示部130は、DSP120で生成されたライブビュー(LV)映像や不図示の記録媒体から読み出された画像データなどを表示する。
【0025】
CPU140は、格納されたプログラムを実行することで撮像装置100全体の包括的な制御を行う。また、CPU140にはユーザI/F141と記録媒体I/F142とが接続されている。ユーザI/F141はレリーズボタン、電源ボタン、コマンドダイヤル、十字キーなどの操作部材からなり、ユーザがこれらの操作部材を操作すると、CPU140は操作入力に対応する動作を行う指示を出す。記録媒体I/F142には不図示の記録媒体が接続され、CPU140はこの記録媒体との間でRAWデータや現像後の画像データの書込み及び読出しを行う。この記録媒体は、半導体メモリなどの着脱可能な記録媒体である。
【0026】
また、CPU140は撮像素子200に対して画素信号の読出しに関する指示を出す。読出しに関する指示の一例として、間引き読出しがある。撮像素子200はこの指示に従って間引き読出しを実行する。
【0027】
CPU140にはさらにレンズ制御部150が接続されている。レンズ制御部150はCPU140と協働し、AF演算処理の結果を用いて撮影光学系110の制御を行う。
【0028】
図2は、本実施形態の撮像装置100が備える撮像素子200のブロック図である。本図に示す撮像素子200は、画素アレイ210と、垂直走査回路ブロック220と、水平走査回路ブロック230と、PGA/CDS240と、カラムADC250と、送信回路ブロック260と、制御回路ブロック270と、を有している。
【0029】
画素アレイ210は、所定のパターンで配置された複数の通常画素と特定画素として機能する複数の位相差検出用画素とで構成されている。詳しくは、通常画素のみが水平方向に配列されたラインと、通常画素と位相差検出用画素とが水平方向に所定のパターンで配列されたラインとが垂直方向に複数配されて構成されている。
【0030】
垂直走査回路ブロック220は、画素の水平ライン方向に設けられた不図示の制御線を介して読み出しを行う行を選択する。画素アレイ210の各画素には各列に対応した不図示の信号線も設けられている。各信号線は水平走査回路ブロック230に接続されており、水平走査回路ブロック230によって読み出す画素が選択されると、選択された各画素の画素信号が対応する列信号線を経由してPGA/CDS240へと出力される。
【0031】
PGA/CDS240は、画素から読み出された画素信号に対してゲインをかけたりノイズを除去する回路である。PGAとCDSはそれぞれアナログ画素信号を処理する回路ブロックである。
【0032】
カラムADC250は、画素アレイ210の各列に対応して設けられたアナログ・デジタルコンバータである。PGA/CDS240で処理を受けたアナログ信号は、ここでデジタル信号へと変換される。出力された画素信号は送信回路ブロック260へと出力される。
【0033】
送信回路ブロック260は、LVDSなどの通信規格を使用してDSP120に対してデジタル画素信号を送信する回路ブロックである。
【0034】
制御回路ブロック270は、上記した垂直走査回路ブロック220、水平走査回路ブロック230、PGA/CDS240、カラムADC250及び送信回路ブロック260の制御を行う。また、制御回路ブロック270はCPU140と接続されており、CPU140からの指示を受けて画素アレイ210からの間引き読出しに関する制御を行う。間引き読出し制御について、詳しくは後述する。
【0035】
図3は、撮像素子200が有する画素アレイ210を構成する画素の構造を説明するための概念図である。この画素はいわゆる3層垂直色分離構造を有しており、例えば特許第5201776号公報に開示がある。本図に示すように、簡単には、光電変換層として機能するフォトダイオードが深さ方向に3つ積層されて構成されている。3層に積層されたフォトダイオードの上層には入射光の集光率を改善するための不図示のマイクロレンズが設けられている。
【0036】
ある画素に光が入射すると、入射光中の青色(B)成分は主に最上層に位置するBフォトダイオードPD_Bで光電変換される。同様に、入射光中の緑色(G)成分は主に中間層に位置するGフォトダイオードPD_Gで光電変換され、赤色(R)成分は主に最下層に位置するRフォトダイオードPD_Rで光電変換される。
【0037】
これにより、垂直色分離型の画素構造を有する撮像素子では、Bayer型の撮像素子に必須のカラーフィルタが不要でありながら、1つの画素でRGBの各色成分信号を取得することが可能となる。各画素で3色全ての波長成分を光電変換できるため画素補間を行う必要がないというメリットもある。
【0038】
なお、フォトダイオードに換えて、有機物や無機物などを用いて特定の吸収特性を持つように構成された光電変換膜を光電変換層として複数積層させた構成とすることも可能である。
【0039】
図4は、本実施形態の撮像素子200における画素配列を説明するために、画素アレイ210の一部を拡大した模式図であり、図中の白い矩形がそれぞれ画素を表している。本図では、簡略化のために、水平16画素、垂直9画素からなる画素アレイ210とカラムADC250のみ図示されている。実際の画素アレイ210は、本図に示す画素配列を水平垂直方向に繰り返し配置した構成であるとする。
【0040】
本図中の灰色の矩形で表された画素は、位相差検出用画素211を表している。本図に示すように、位相差検出用画素211は左右に隣接する画素同士が一組のペアを構成し、そのような画素ペアが特定の周期で画素アレイ210中に配置されている構成となっている。
【0041】
具体的には、本実施形態の画素アレイ210では、位相差検出用画素211のペアが配置される水平方向のラインにおいて、画素ペアが6画素分の間隔を置いて8画素周期で繰り返し配置されて構成されている。また、垂直方向において、位相差検出用画素211を含む水平ラインが通常画素のみからなるライン3行分の間隔を空けた1/4スキップで繰り返し配置されて構成されている。
【0042】
本図中の丸(○)を含む白い矩形で表された画素は、位相差検出用画素211とは異なる特定画素として機能し、例えばライブビュー(LV)表示などの特定の間引き読出しモードにおいて表示用に読み出される通常画素(以下、表示用画素212とも呼ぶ。)を示している。本図の画素配列の場合、表示用画素212は、水平1/4スキップ、垂直1/4スキップの間引き周期で読出しが行われることを意味している。
【0043】
次に、本発明を実施の撮像装置100における読出し設定について説明する。上述したように、間引き読出しにおいては通常画素を必要な解像度で読み出せる必要がある。また、AF処理が必要なモードの場合はさらに、位相差検出用画素211を適切に読み出さなくてはならない。このような目的がある一方で、適切な処理スピードも達成する必要がある。
【0044】
そこで、本発明では、なるべく簡易な制御で適切な間引き読出しを行うために、特定の画素数の並びをサンプリング周期として設定し、そのサンプリング周期の中で読み出す画素のパターン(以下、サンプリングパターンとも呼ぶ。)を決定しておく。画素アレイ210に対してこのサンプリング周期を逐次適用することで、必要な画素信号を読み出している。間引きの解像度などが異なる読出しモードに対しては、それぞれ適切なサンプリングパターンを設定することで、様々な間引き読出しに柔軟に対応することができる。
【0045】
上述したサンプリング周期は、表示用画素212の配置周期と、位相差検出用画素211のペアの一方(例えば左目画素)の配置周期とから決定される。
図4に示した例では、表示用画素212は4画素周期で0列目と4列目に配置され、位相差検出用画素211のペアは8画素周期で3列目と4列目に配置されている。この場合、サンプリング周期を#0から#7までの8画素とすることで、表示用画素212と位相差検出用画素211がそれぞれサンプリング周期内で特定の位置に必ず配置されることになる。これにより、後述するサンプリングパターンを用いた間引き読出しを効率的に行うことが可能となる。
【0046】
なお、サンプリング周期は上述した8画素周期には限られない。位相差検出用画素の配置周期である8画素の2倍である16画素としても問題ない。さらに、
図4に示した例とは異なる周期で位相差検出用画素が配置されている場合でも、その配置周期のn倍(ただし、nは1以上の自然数)とすることで同様の効果を得ることが可能である。すなわち、配置周期のn倍とした場合でもサンプリング周期内の特定の位置に位相差検出用画素が配置されることになるので、後述するサンプリングパターンを用いた間引き読出しが可能となる。
【0047】
図5は、
図4に示した画素アレイ210に対して、サンプリング周期を8画素とした場合の各行における具体例を示す模式図であり、(a)は表示用画素212を含む水平ラインでのサンプリング周期、(b)は位相差検出用画素211を含む水平ラインでのサンプリング周期をそれぞれ抜き出したものである。このサンプリング周期は後述するサンプリングパターンとともにCPU140内の不図示のメモリに予め格納しておく。
【0048】
以降では、このサンプリング周期及びサンプリングパターンを用いた各種読出しについて説明する。
【0049】
(実施例1)
本実施例では、
図4に示した画素配置の撮像素子200について、オートフォーカス(AF)を伴わないいわゆるライブビュー(LV)モードにおける読出しについて説明する。本実施例のLVモードでは撮影画像の記録は行われず、撮像装置100に設けられる画像表示部130に表示するのみである。そのため撮像素子200からは低解像度の間引きがなされた通常画素の画素信号が読み出される。具体的には、
図4でも説明したように、表示用画素212のみ読み出すことで水平1/4スキップ、垂直1/4スキップの間引き読出しが行われる。
【0050】
ユーザによる撮像装置100の電源オン操作などにより撮像装置100がLV表示の開始を受け付けると、CPU140はLVモードに対応した間引き読出しの指示を撮像素子200に対して送信する。具体的には、CPU140は不図示のメモリからサンプリング周期を読み出すとともに、LVモード用の間引き読出しに対応したサンプリングパターンを読み出す。また、垂直方向の間引き周期も同様に読み出して、これらを撮像素子200に対して送信する。
【0051】
上述したように、本実施例のLVモードでは、画素アレイ210中の表示用画素212のみ読み出せばよい。そこで、LVモードに対応する読出し設定として、8画素からなるサンプリング周期において#0と#4のみ読み出すようにサンプリングパターンを設定しておく。
【0052】
図6(a)は、本実施例のLVモードで使用する表示用画素212を含む水平ラインにおけるサンプリング周期を抜き出したものであり、
図5(a)に示したサンプリング周期と同じものである。また、
図6(b)は、
図6(a)に示した8画素のサンプリング周期において、本実施例のLVモードに対応したサンプリングパターン(0,4)を示す模式図である。本図において、斜線を付した位置に対応する画素が読み出されることを示している。
【0053】
このように設定されたサンプリングパターンを用いることで、
図6(a)に示す表示用画素212を含む水平ラインにおいて必ず表示用画素212を読み出すことが可能となる。そして、このサンプリングパターンをサンプリング周期とともにCPU140内の不図示のメモリに予め格納しておく。
【0054】
以降では、このサンプリングパターンを(0,4)と表記する場合がある。同様に、8画素サンプリング周期中の#l番目と#m番目と#n番目を読み出すサンプリングパターンを(l,m,n)と表記する。
【0055】
次に、LVモードにおける上述したサンプリングパターンを用いた間引き読出し制御の例について説明する。
【0056】
撮像素子200内の制御回路ブロック270は受信した間引き読出し設定に基づいて、垂直走査回路ブロック220と水平走査回路ブロック230に対する駆動制御を行う。垂直方向については1/4スキップで読出しを行い、表示用画素212のある水平ラインのみ選択する制御が行われる。水平方向については
図6(b)に示したサンプリングパターン(0,4)に従ってサンプリング周期中の#0と#4を繰り返し選択して読み出す制御が行われる。これにより、選択された行における0列目、4列目、8列目、12列目、16列目、、、の画素から画素信号の読出しが行われる。
【0057】
読み出された画素信号は、PGA/CDS240でデジタル変換されカラムADC250に送られる。カラムADC250は画素アレイ210の各画素列に対応して設けられているので、サンプリングパターン(0,4)に従って読み出された0列目、4列目、8列目、、、の各列に対応するカラムADC250のみが使用されてデジタル変換処理がされることになる。
【0058】
そこで、撮像素子200内の制御回路ブロック270はCPU140から間引き読出し設定を受信すると、サンプリングパターンに基づいて読出し時に不要なカラムADC250を判別し、そのカラムADC250を休止状態とする。これにより、不要な電力消費を抑えることが可能となる。
【0059】
サンプリングパターン(0,4)に基づいた読出しで得られた画素信号は、カラムADC250でデジタル信号に変換され、送信回路ブロック260を介してDSP120へと順次送信される。DSP120では、上述したように、不図示の表示処理ブロックにおいてLV映像が生成され、画像表示部130に送信される。上記したプロセスが、ユーザ操作などによりLVモードが停止されるまで繰り返し行われる。
【0060】
このようにサンプリングパターンを用いた読出し制御をすることにより、同一ライン中のどの画素を読み出せばいいのかを、逐一CPU140と撮像素子200との間で通信する必要がなくなるので、通信に要する時間を大きく削減できる。また、LV映像の生成に利用できない不要な画素の読出しを行わないので、より高速な読出し処理や演算処理を行うことが可能となる。さらに、読出し対象ではない画素に対応するカラムADC250を休止状態にできるので、不要な電力消費を抑えることが可能となる。
【0061】
(実施例2)
本実施例では、
図4に示した画素配置の撮像素子200について、撮像装置100がライブビュー(LV)動作中にオートフォーカス制御(AF)を行う場合の間引き読出し処理について説明する。以降、このLV動作中にAF制御を行うモードのことをAFモードと呼ぶ場合がある。
【0062】
LVモードと同様に、AFモードでは撮影画像の記録は行われず、撮像装置100に設けられる画像表示部130にLV映像が表示される。そのため撮像素子200からは、水平1/4スキップ、垂直1/4スキップの低解像度の間引きがなされた表示用画素212の画素信号が読み出される。また、被写体に合焦させるための合焦評価値を得るために、撮像素子200からは、位相差検出用画素211の画像信号が読み出される。
【0063】
ユーザによるLVモード中の1stレリーズ操作などが行われ、撮像装置100がLV撮影中のAF制御の開始を受け付けると、CPU140はAFモードに対応した間引き読出しの指示を撮像素子200に対して送信する。具体的には、CPU140は不図示のメモリからサンプリング周期を読み出すとともに、AFモード用の間引き読出しに対応したサンプリングパターンを読み出す。また、垂直方向の間引き周期も同様に読み出して、これらを撮像素子200に対して送信する。
【0064】
上述したように、本実施例のAFモードでは、画素アレイ210中の表示用画素212に加えて位相差検出用画素211も読み出す必要がある。そこで、AFモードに対応する読出し設定として、8画素からなるサンプリング周期において読出し対象となる画素を指定するサンプリングパターンを検討する。
【0065】
図4において位相差検出用画素211と表示用画素212のいずれも読み出すサンプリングパターンとして、例えばサンプリングパターン(0,3,4)が考えられる。このサンプリングパターン(0,3,4)を適用することによって、水平方向についてサンプリング周期中の#0と#3と#4を繰り返し選択して読み出す制御が行われる。垂直方向については、位相差検出用画素211のある行と表示用画素212のある行のみ選択して読み出す制御が行われる。これにより、選択された行における0列目、3列目、4列目、8列目、11列目、12列目、16列目、、、の画素から画素信号の読出しが行われる。
【0066】
図7(a)(b)は、本実施例のAFモードで使用する表示用画素212を含む水平ラインと位相差検出用画素211を含む水平ラインにおけるサンプリング周期を抜き出したものであり、
図5(a)(b)にそれぞれ示したサンプリング周期と同じものである。また、
図7(c)は、
図7(a)(b)に示した8画素のサンプリング周期において、本実施例のAFモードに対応したサンプリングパターン(0,3,4)を示す模式図である。本図において、斜線を付した位置に対応する画素が読み出されることを示している。
【0067】
このように設定されたサンプリングパターンを用いることで、
図7(a)(b)に示す表示用画素212を含む水平ライン及び位相差検出用画素211を含む水平ラインのいずれにおいても、必ず表示用画素212と位相差検出用画素211を読み出すことが可能となる。そして、このサンプリングパターンをサンプリング周期とともにCPU140内の不図示のメモリに予め格納しておく。
【0068】
次に、AFモードにおける上述したサンプリングパターンを用いた間引き読出し制御の例について説明する。
【0069】
撮像装置100がLV撮影中のAF制御の開始を受け付けると、CPU140はAFモードに対応した間引き読出しの指示を撮像素子200に対して送信する。具体的には、CPU140は不図示のメモリからサンプリング周期を読み出すとともに、
図7(c)に示した、AFモード用の間引き読出しに対応したサンプリングパターンを読み出す。また、垂直方向の間引き周期も同様に読み出して、これらを読出し設定として撮像素子200の制御回路ブロック270に対して送信する。
【0070】
制御回路ブロック270は、まず、垂直走査回路ブロック220で1/4スキップを行って位相差検出用画素211を含む行のみ選択し、
図7(c)に示したサンプリングパターン(0,3,4)に従ってサンプリング周期中の#0と#3と#4を繰り返し選択して読み出す制御を行い、位相差検出用画素211からの画素信号を全て取得する。続いて、垂直走査回路ブロック220で1/4スキップを行って表示用画素212を含む行のみ選択し、同様にサンプリングパターン(0,3,4)に従ってサンプリング周期中の#0と#3と#4を繰り返し選択して読み出す制御を行い、表示用画素212からの画素信号を全て取得する。
【0071】
得られた画素信号はPGA/CDS240およびカラムADC250で処理され、送信回路ブロック260を介してDSP120へと順次送信される。DSP120では、上述したように、不図示のAF処理ブロックにおいて合焦評価値の演算と、不図示の表示処理ブロックにおいてLV映像の生成が行われる。これにより、レンズ制御部150によるAF駆動と画像表示部130におけるLV表示が行われる。このプロセスが、ユーザ操作などによりAFモードが停止されるまで繰り返し行われる。
【0072】
このようにサンプリングパターンを用いた読出し制御をすることにより、同一ライン中のどの画素を読み出せばいいのかを、逐一CPU140と撮像素子200との間で通信する必要がなくなるので、通信に要する時間を大きく削減できる。また、AF演算やLV映像の生成に利用できない不要な画素の読出しを減らせるので、より高速な読出し処理や演算処理を行うことが可能となる。また、読出し対象ではない画素に対応するカラムADC250を休止状態にできるので、不要な電力消費を抑えることが可能となる。
【0073】
さらに、LV映像を生成する表示処理に先んじて合焦評価値の演算などを行うAF処理を開始できるので、AF処理の高速化が可能となる。また、DSP120においてAF演算処理を行いながら、撮像素子200においてLV表示用の画素信号を読み出す処理が行なえるので、より効率的な処理が可能となる。
【0074】
AF処理の高速化よりもLV映像における表示遅延が問題となる場合には、先に表示用画素212の読出しを行うように予め設定しておくことも可能である。
【0075】
なお、本実施例の間引き読出しでは1つのサンプリングパターン(0,3,4)が用いられているが、それぞれの処理に不要な画素信号まで読み出されている。DSP120では、AF処理ブロックにおける処理中は通常画素である#0画素の画素信号が廃棄され、表示処理ブロックにおける処理中は位相差検出用画素211である#3画素の画素信号が廃棄される。
【0076】
上述したように、
図7(c)に示したサンプリングパターン(0,3,4)だけ用いて間引き読出しを行う場合、位相差検出用画素211や表示用画素212の配置によっては、AF演算やLV映像の生成に利用できない不要な画素の読出しが生じる可能性が高い。そこで、より無駄の少ない読出しを行うために異なる2つのサンプリングパターンを用いることが考えられる。
【0077】
本実施例のAFモードの場合、位相差検出用画素211の読出しに用いる第1のサンプリングパターンと表示用画素212の読出しに用いる第2のサンプリングパターンとで異なる2つのサンプリングパターンを用いて間引き読出しを行う。すなわち、第1のサンプリングパターンとしてサンプリング周期中の位相差検出用画素211のみ選択するサンプリングパターン(3,4)を用意し、第2のサンプリングパターンとして、サンプリング周期中の表示用画素212のみ選択するサンプリングパターン(0,4)を用意する。
【0078】
図8(a)(b)は、
図7(a)(b)にそれぞれ示した8画素のサンプリング周期において、本実施例のAFモードに対応した各サンプリングパターンを示す模式図であり、(a)は第1のサンプリングパターンとして位相差検出用画素211を含む水平ラインで用いるサンプリングパターン(3,4)を、(b)は第2のサンプリングパターンとして表示用画素212を含む水平ラインで用いるサンプリングパターン(0,4)をそれぞれ示している。本図において、斜線を付した位置に対応する画素が読み出されることを示している。
【0079】
このように設定された複数のサンプリングパターンを用いることで、
図7(a)(b)に示す表示用画素212を含む水平ライン及び位相差検出用画素211を含む水平ラインのいずれにおいても、必ず表示用画素212と位相差検出用画素211を読み出すことが可能となる。そして、これら複数のサンプリングパターンをサンプリング周期とともにCPU140内の不図示のメモリに予め格納しておく。
【0080】
次に、AFモードにおける上述した複数のサンプリングパターンを用いた間引き読出し制御の例について説明する。
【0081】
撮像装置100がLV撮影中のAF制御の開始を受け付けると、CPU140はAFモードに対応した間引き読出しの指示を撮像素子200に対して送信する。具体的には、CPU140は不図示のメモリからサンプリング周期を読み出すとともに、AFモード用の間引き読出しに対応した複数のサンプリングパターンを読み出す。また、垂直方向の間引き周期も同様に読み出して、これらを読出し設定として撮像素子200の制御回路ブロック270に対して送信する。
【0082】
制御回路ブロック270は、まず、垂直走査回路ブロック220で1/4スキップを行って位相差検出用画素211を含む行のみ選択し、第1のサンプリングパターンとして
図8(a)に示したサンプリングパターン(3,4)を選択してサンプリング周期中の#3と#4を繰り返し選択して読み出す制御を行い、位相差検出用画素211からの画素信号を全て取得する。続いて、垂直走査回路ブロック220で1/4スキップを行って表示用画素212を含む行のみ選択し、第2のサンプリングパターンとして
図8(b)に示したサンプリングパターン(0,4)を選択してサンプリング周期中の#0と#4を繰り返し選択して読み出す制御を行い、表示用画素212からの画素信号を全て取得する。
【0083】
得られた画素信号はPGA/CDS240およびカラムADC250で処理され、送信回路ブロック260を介してDSP120へと順次送信される。DSP120では、上述したように、不図示のAF処理ブロックにおいて合焦評価値の演算と、不図示の表示処理ブロックにおいてLV映像の生成が行われる。これにより、レンズ制御部150によるAF駆動と画像表示部130におけるLV表示が行われる。このプロセスが、ユーザ操作などによりAFモードが停止されるまで繰り返し行われる。
【0084】
このように複数のサンプリングパターンを用いた読出し制御をすることにより、上述したサンプリングパターン(0,3,4)を1つのみ用いる場合と比べて、AF演算やLV映像の生成に利用できない不要な画素の読出しが行われなくなるので、より高速な読出し処理や演算処理を行うことが可能となる。
【0085】
(実施例3)
本実施例では、通常のライブビュー(LV)映像中に特定領域の拡大ライブビュー(LV)映像が表示されるピクチャーインピクチャー(PinP)モードにおける間引き読出し処理について説明する。PinPモードにより通常LV映像に重畳表示される拡大LV映像としては、例えばMFアシスト機能による拡大画像が挙げられる。
【0086】
MFアシスト機能とは、上述した実施例2と同様に撮像装置100のLV動作中にAF制御を行い、ユーザによるピント位置確認を容易にするために特定の領域(例えば被写体の瞳の位置など)が拡大表示される機能を指す。
【0087】
図9は、本実施形態の撮像素子200における画素配列を説明するために、画素アレイ280の一部を拡大した模式図である。実際の画素アレイ280は、本図に示す画素配列を水平垂直方向に繰り返し配置した構成であるとする。
図4と同様に、図中の白い矩形が通常画素、矩形内に丸(○)を含んでいるのが特定画素として機能してLV表示用に読み出される表示用画素281を表している。また、矩形内に四角(□)を含んでいるのは、表示用画素281とは異なる特定画素として機能して特定領域の拡大LV表示を行うために読み出される拡大表示用画素282を表している。
【0088】
表示用画素281は、上述した実施例2と同様に水平・垂直とも1/4スキップとなるよう配置されている。一方、拡大表示用画素282は、画像表示部130に拡大表示された際に所定の画質を担保する必要があることから、表示用画素281よりも高解像度となるよう水平・垂直とも1/2スキップでの間引き読出しとなるよう構成されている。
【0089】
上述した実施例2のAFモードと同様に、本実施例のPinPモードでも2種類の画素信号が読み出されるが、AFモードとは異なり、これらの画素信号はいずれも表示画像用の信号となっている。一方の表示画像であるLV映像は、撮像装置100の撮影領域をそのまま表示するため、撮像素子200における画素アレイ280中の全ての表示用画素281が読み出される。もう一方の表示画像である拡大LV映像は、撮像装置100の撮影領域の一部を拡大して表示するため、拡大する領域に対応した拡大表示用画素282のみが読み出される。
【0090】
なお、本実施例のPinPモードでは位相差検出用画素を用いないため、
図4に示した模式図とは異なり本図では表記を省略しているが、必要に応じて、上述した表示用画素や拡大表示用画素と重ならない位置に適宜配置することができる。
【0091】
PinPモードで拡大表示される領域はユーザ操作により移動可能となっている。すなわち、PinPモードにおいてユーザがユーザI/F141の十字キーを操作すると、CPU140は入力に応じた拡大表示される領域の変更を撮像素子200の制御回路ブロック270に指示する。制御回路ブロック270は指示を受けて垂直走査回路ブロック220を制御し、垂直走査回路ブロック220はユーザの希望する領域に対応する拡大表示用画素282を読み出す処理を行う。
【0092】
拡大表示される領域はその倍率も変更可能となっており、ユーザによるユーザI/F141の操作によって、同様に、CPU140から制御回路ブロック270を介して垂直走査回路ブロック220が制御される。倍率を上げる処理を行う場合は、拡大する領域を狭くして細かいピッチで拡大表示用画素282を読み出す必要がある。反対に倍率を下げる処理を行う場合は、拡大する領域を広くして粗いピッチで拡大表示用画素282を読み出す。
【0093】
なお、拡大LV映像の倍率を変更するには、行方向については拡大表示用画素282を読み出すのに用いるサンプリングパターンを変更すればよく、列方向についてはスキップする行ピッチを変更することで可能となる。本実施例のサンプリングパターンについて、詳しくは後述する。
【0094】
上述したように、本実施例のPinPモードでは、画素アレイ280中の表示用画素281とともに拡大表示用画素282も読み出す必要がある。そこで、PinPモードに対応する読出し設定として、8画素からなるサンプリング周期において、表示用画素281の読出しに用いる第1のサンプリングパターンと拡大表示用画素282の読出しに用いる第2のサンプリングパターンの2つを用いて間引き読出しを行う。
【0095】
本実施例のPinPモードに対応したサンプリング周期は、表示用画素281の配置周期と拡大表示用画素282の配置周期とから決定される。
図9に示した例では、表示用画素281は4画素周期で0列目と4列目に配置され、拡大表示用画素282は2画素周期で0列目、2列目、4列目、6列目に配置されている。この場合も、上述した実施例1、2と同様に、サンプリング周期を#0から#7までの8画素とすることで、表示用画素281と拡大表示用画素282がそれぞれサンプリング周期内で特定の位置に必ず配置されることになる。これにより、後述するサンプリングパターンを用いた間引き読出しを効率的に行うことが可能となる。
【0096】
図10(a)(b)は、サンプリング周期を8画素とした場合の各行における具体例を示す模式図であり、(a)は表示用画素281を含む水平ラインでのサンプリング周期、(b)は拡大表示用画素282を含む水平ラインでのサンプリング周期をそれぞれ抜き出したものである。このサンプリング周期は後述するサンプリングパターンとともにCPU140内の不図示のメモリに予め格納しておく。
【0097】
次に、本実施例のPinPモードに対応する読出し設定として、8画素からなるサンプリング周期において読出し対象となる画素を指定するサンプリングパターンを検討する。上述したように、本実施例のPinPモードの場合、通常LV映像を生成するための表示用画素281の読出しに用いる第1のサンプリングパターンと、拡大LV映像を生成するための拡大表示用画素282の読出しに用いる第2のサンプリングパターンを用いて間引き読出しを行う。
【0098】
通常LV映像を生成する表示用画素281の読出しに用いる第1のサンプリングパターンとしては、
図10(a)に示したサンプリング周期内の表示用画素281のみ選択するサンプリングパターン(0,4)が考えられる。
図10(c)は、
図10(a)に示した8画素のサンプリング周期において、本実施例のPinPモードに対応した表示用画素281を含む水平ラインで用いるサンプリングパターン(0,4)を示す模式図である。本図において、斜線を付した位置に対応する画素が読み出されることを示している。
【0099】
このサンプリングパターン(0,4)を第1のサンプリングパターンとして適用することによって、
図10(a)に示す表示用画素281を含む水平ラインにおいて、サンプリング周期中の#0と#4を繰り返し選択して読み出す制御が行われ、必ず表示用画素281のみ読み出すことが可能となる。
【0100】
同様に、拡大LV映像を生成する拡大表示用画素282の読出しに用いる第2のサンプリングパターンとして、
図10(b)に示したサンプリング周期中の拡大表示用画素282のみ選択するサンプリングパターンを検討する。上述したように、本実施例のPinPモードで拡大表示される領域は、その表示倍率が変更可能となっており、例えば、高倍率表示と低倍率表示の2段階で変更可能であるとする。
【0101】
各倍率の拡大表示を行うためには、読み出す領域の領域を変更するとともに読み出しのピッチを細かくすることで達成される。そこで、
図10(b)に示したサンプリング周期に対して、低倍率拡大表示と高倍率拡大表示とで用いる、異なるサンプリングパターンを用意する。
【0102】
本実施例では、低倍率時の拡大表示用画素282として、サンプリング周期中の拡大表示用画素282から粗いピッチ(低解像度)で#0と#4とを読み出すこととした。この場合、対応する第2のサンプリングパターンは上述した
図10(c)のサンプリングパターン(0,4)と同じものとなる。
【0103】
また、高倍率時の拡大表示用画素282として、サンプリング周期中の拡大表示用画素282から密なピッチ(高解像度)で#0、#2、#4、#6を読み出すこととし、これに対応する第2のサンプリングパターンとしてサンプリングパターン(0,2,4,6)を用意する。
図10(d)に、この高倍率拡大表示用画素282の読出しに用いるサンプリングパターン(0,2,4,6)を示す。本図において、斜線を付した位置に対応する画素が読み出されることを示している。
【0104】
これらのサンプリングパターンのいずれかを第2のサンプリングパターンとして適用することによって、
図10(b)に示す拡大表示用画素282を含む水平ラインにおいて、サンプリング周期中の#0と#4、又は#0、#2、#4、#6を繰り返し選択して読み出す制御が行われ、必ず拡大表示用画素282のみ読み出すことが可能となる。
【0105】
なお、上述したように、第2のサンプリングパターンとして低倍率拡大LV映像で用いられるサンプリングパターン(0,4)は、上述した通常LV映像で用いられる第1のサンプリングパターン(0,4)と同じものであり、表示用画素281と拡大表示用画素282とが同じピッチ(解像度)で読み出されることになる。このため、通常LV映像と拡大LV映像とが同じ解像度となるので、拡大LV映像を通常LV映像に重畳した際にユーザは違和感を抱くことなく拡大LV映像を見ることができる。
【0106】
また、高倍率拡大LV映像で用いられるサンプリングパターン(0,2,4,6)は、上述した通常LV映像で用いられる第1のサンプリングパターン(0,4)の2倍のピッチ(解像度)で拡大表示用画素282を読み出すよう設定されている。このため、拡大LV映像の表示倍率が上がるので、ユーザはより高精細な画像を見ることができ、ピント位置の確認などを容易に行えるようになる。
【0107】
そして、これら複数のサンプリングパターンをサンプリング周期とともにCPU140内の不図示のメモリに予め格納しておく。
【0108】
次に、PinPモードにおける上述した複数のサンプリングパターンを用いた間引き読出し制御の例について説明する。
【0109】
撮像装置100がPinPモードにおけるLV表示の開始を受け付けると、CPU140はPinPモードに対応した間引き読出しの指示を撮像素子200に対して送信する。具体的には、CPU140は不図示のメモリからサンプリング周期を読み出すとともに、PinPモード用の間引き読出しに対応した複数のサンプリングパターンを読み出す。また、垂直方向の間引き周期も同様に読み出して、これらを読出し設定として撮像素子200の制御回路ブロック270に対して送信する。
【0110】
CPU140はさらに、拡大LV映像の設定に関する情報も制御回路ブロック270に送信する。上述したように、拡大LV映像のための読出し領域はユーザによる移動及び表示倍率の変更が可能となっている。そのため、CPU140は、現在の拡大LV映像に対応する読出し領域の座標及び、拡大LV映像の表示倍率に対応する
図10(c)(d)どちらのサンプリングパターンを第2のサンプリングパターンとして用いるかを指定する情報を制御回路ブロック270に送信する。この拡大LV映像の設定に関する情報は、ユーザによって設定の変更が行われる度にCPU140から制御回路ブロック270に対して送信される。
【0111】
間引き読出しの指示を受けた制御回路ブロック270は、まず、垂直走査回路ブロック220を介して表示用画素281を含む行を1/4スキップで選択し、受信した
図10(c)に示したサンプリングパターン(0,4)に従ってサンプリング周期中の#0と#4を繰り返し選択して読み出す制御を行い、表示用画素281からの画素信号を全て取得する。
【0112】
次に、制御回路ブロック270は、垂直走査回路ブロック220を介して受信した読出し領域に対応する拡大表示用画素282を含む行を1/2スキップで選択し、選択した行における読出し領域に対して、CPU140の指示に従って選択した
図10(c)(d)いずれかのサンプリングパターンを第2のサンプリングパターンとして設定し、設定したサンプリングパターンに従ってサンプリング周期中の読出し対象となる拡大表示用画素282を繰り返し選択して読み出す制御を行い、拡大表示用画素282からの画素信号を取得する。
【0113】
例えば、ユーザによって拡大LV映像の拡大倍率が高倍率表示に設定されていた場合には、CPU140は
図10(d)に示したサンプリングパターンを指定する指示を制御回路ブロック270に送るので、制御回路ブロック270はこのサンプリングパターン(0,2,4,6)を第2のサンプリングパターンとして設定し、設定したサンプリングパターンに従ってサンプリング周期中の#0、#2、#4、及び#6を繰り返し選択して読み出す制御を行う。
【0114】
得られた画素信号は他の実施例と同様にPGA/CDS240およびカラムADC250で処理され、送信回路ブロック260を介してDSP120へと順次送信される。DSP120では、不図示の表示処理ブロックにおいてLV映像の生成が行われる。本実施例のPinPモードでは通常LV映像に加えて拡大LV映像も生成される。拡大LV映像の生成については、通常LV映像の生成と同様に公知の技術を用いることができる。生成されたLV映像は画像表示部130に表示される。
【0115】
これらのプロセスが、ユーザ操作などによりPinPモードが停止されるまで繰り返し行われる。
【0116】
このように複数のサンプリングパターンを用いた読出し制御をすることにより、同一ライン中のどの画素を読み出せばいいのかを、逐一CPU140と撮像素子200との間で通信する必要がなくなるので、通信に要する時間を大きく削減できる。また、各LV映像の生成に利用できない不要な画素の読出しを行わないので、より高速な読出し処理や演算処理を行うことが可能となる。また、読出し対象ではない画素に対応するカラムADC250を休止状態にできるので、不要な電力消費を抑えることが可能となる。
【0117】
さらに、拡大表示用画素282については読出し対象以外の領域からの読出しを行わないので、より高速な読出し処理や演算処理を行うことが可能となる。
【0118】
以上説明したように、本発明に記載の撮像装置によれば、サンプリングパターンを用いて指定した画素のみ読み出す間引き処理をすることにより、同一ライン中のどの画素を読み出せばいいのかを、逐一CPU140と撮像素子200との間で通信する必要がなくなるので、通信に要する時間を大きく削減できる。また、AF演算やLV映像の生成に利用できない不要な画素の読出しを減らせるので、より高速な読出し処理や演算処理を行うことが可能となる。また、読出し対象ではない画素に対応するカラムADC250を休止状態にできるので、不要な電力消費を抑えることが可能となる。
【符号の説明】
【0119】
100 撮像装置、110 撮影光学系、120 DSP、130 画像表示部、140 CPU、141 ユーザインターフェース(I/F)、142 記録媒体インターフェース(I/F)、150 レンズ制御部、200 撮像素子、210 画素アレイ、211 位相差検出用画素、212 表示用画素、220 垂直走査回路ブロック、230 水平走査回路ブロック、240 PGA/CDS、250 カラムADC、260 送信回路ブロック、270 制御回路ブロック、280 画素アレイ、281 表示用画素、282 拡大表示用画素