特開 2024-126829 積層型フィルタ装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024126829

(43)【公開日】2024-09-20

(54)【発明の名称】積層型フィルタ装置

(51)【国際特許分類】

   H03H 7/075 20060101AFI20240912BHJP

   H01F 27/00 20060101ALI20240912BHJP

   H01F 17/00 20060101ALI20240912BHJP

   H01F 17/02 20060101ALI20240912BHJP

【ＦＩ】

H03H7/075 Z

H01F27/00 R

H01F17/00 C

H01F17/02

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2023035506

(22)【出願日】2023-03-08

(71)【出願人】

【識別番号】000003067

【氏名又は名称】ＴＤＫ株式会社

(74)【代理人】

【識別番号】110004185

【氏名又は名称】インフォート弁理士法人

(74)【代理人】

【識別番号】110002907

【氏名又は名称】弁理士法人イトーシン国際特許事務所

(72)【発明者】

【氏名】森 直之

【テーマコード（参考）】

5E070

5J024

【Ｆターム（参考）】

5E070AA05

5E070AB07

5E070CB13

5E070CB17

5J024AA01

5J024BA09

5J024BA11

5J024BA18

5J024CA03

5J024CA04

5J024CA09

5J024DA04

5J024DA25

5J024DA31

5J024DA33

5J024DA34

5J024DA35

5J024EA01

5J024EA02

5J024EA03

5J024KA03

(57)【要約】

【課題】特性の調整を容易にしながら、小型化が可能な積層型フィルタ装置を実現する。
【解決手段】フィルタ装置１は、第１のインダクタＬ１１を含む第１のフィルタ１０と、第２のインダクタＬ２１を含む第２のフィルタ２０と、第３のインダクタＬ３１を含む第３のフィルタ３０と、第４のインダクタＬ４１を含む第４のフィルタ４０とを備えている。第１ないし第４のインダクタＬ１１，Ｌ２１，Ｌ３１，Ｌ４１は、第１のインダクタＬ１１の開口部と第３のインダクタＬ３１の開口部とが対向し、第２のインダクタＬ２１の開口部と第４のインダクタＬ４１の開口部とが対向し、第１のインダクタＬ１１の開口部と第２のインダクタＬ２１の開口部とが対向せず、且つ第３のインダクタＬ３１の開口部と第４のインダクタＬ４１の開口部とが対向しないように配置されている。
【選択図】図７

【特許請求の範囲】

【請求項1】

第１のインダクタを含むローパスフィルタである第１のフィルタと、
第２のインダクタを含むローパスフィルタである第２のフィルタと、
第３のインダクタを含むハイパスフィルタである第３のフィルタと、
第４のインダクタを含むハイパスフィルタである第４のフィルタと、
前記第１のフィルタ、前記第２のフィルタ、前記第３のフィルタおよび前記第４のフィルタを一体化するための積層体であって、積層された複数の誘電体層を含む積層体とを備え、
前記第１のインダクタ、前記第２のインダクタ、前記第３のインダクタおよび前記第４のインダクタの各々は、前記誘電体層の積層方向に直交する軸の周りに巻回され、
前記第１のインダクタ、前記第２のインダクタ、前記第３のインダクタおよび前記第４のインダクタは、前記第１のインダクタの開口部と前記第３のインダクタの開口部とが対向し、前記第２のインダクタの開口部と前記第４のインダクタの開口部とが対向し、前記第１のインダクタの開口部と前記第２のインダクタの開口部とが対向せず、且つ前記第３のインダクタの開口部と前記第４のインダクタの開口部とが対向しないように配置されていることを特徴とする積層型フィルタ装置。

【請求項2】

更に、それぞれ前記積層体に一体化された第１の信号端子および第２の信号端子を備え、
前記第３のフィルタは、回路構成上、前記第１の信号端子と前記第２の信号端子との間に設けられ、
前記第４のフィルタは、回路構成上、前記第３のフィルタと前記第２の信号端子との間に設けられ、
前記第１のフィルタおよび前記第２のフィルタは、回路構成上、前記第３のフィルタと前記第４のフィルタとの間に設けられていることを特徴とする請求項１記載の積層型フィルタ装置。

【請求項3】

前記第１のフィルタ、前記第２のフィルタ、前記第３のフィルタおよび前記第４のフィルタは、バンドパスフィルタを構成することを特徴とする請求項２記載の積層型フィルタ装置。

【請求項4】

更に、前記第１のインダクタおよび前記第２のインダクタの各一端部に接続されたインダクタを備えたことを特徴とする請求項１記載の積層型フィルタ装置。

【請求項5】

更に、前記第３のインダクタおよび前記第４のインダクタの各一端部に接続されたインダクタを備えたことを特徴とする請求項１記載の積層型フィルタ装置。

【請求項6】

前記第１のインダクタと前記第２のインダクタは、前記積層方向に直交する方向に並んでいることを特徴とする請求項１記載の積層型フィルタ装置。

【請求項7】

前記第３のインダクタと前記第４のインダクタは、前記積層方向に直交する方向に並んでいることを特徴とする請求項１記載の積層型フィルタ装置。

【請求項8】

更に、前記積層体内に設けられた複数のキャパシタ用導体層を含むキャパシタを備え、
前記第１のインダクタと前記第２のインダクタの各々は、第１のスルーホール列と、第２のスルーホール列と、前記第１のスルーホール列の一端と前記第２のスルーホール列の一端に電気的に接続されたインダクタ用導体層とを含み、
前記第１のスルーホール列と前記第２のスルーホール列の各々は、複数のスルーホールが直列に接続されることによって構成され、
前記第１のインダクタの前記第２のスルーホール列の他端と前記第２のインダクタの前記第２のスルーホール列の他端は、複数のキャパシタ用導体層のうちの１つのキャパシタ用導体層に電気的に接続されていることを特徴とする請求項１記載の積層型フィルタ装置。

【請求項9】

更に、前記第１のインダクタの前記第２のスルーホール列の他端と前記第２のインダクタの前記第２のスルーホール列の他端に電気的に接続された導体層と、
前記導体層と前記１つのキャパシタ用導体層とを電気的に接続する少なくとも１つのスルーホールとを備えたことを特徴とする請求項８記載の積層型フィルタ装置。

【請求項10】

前記第３のインダクタと前記第４のインダクタの各々は、第１のスルーホール列と、第２のスルーホール列と、前記第１のスルーホール列の一端と前記第２のスルーホール列の一端に電気的に接続されたインダクタ用導体層とを含み、
前記第１のスルーホール列と前記第２のスルーホール列の各々は、複数のスルーホールが直列に接続されることによって構成され、
前記積層型フィルタ装置は、更に、前記第３のインダクタの前記第２のスルーホール列の他端と前記第４のインダクタの前記第２のスルーホール列の他端に電気的に接続された導体層と、
前記導体層とグランドとを電気的に接続する少なくとも１つのスルーホールとを備えたことを特徴とする請求項１記載の積層型フィルタ装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ローパスフィルタとハイパスフィルタを含む積層型フィルタ装置に関する。

【背景技術】

【0002】

通信装置に用いられる電子部品の一つに、バンドパスフィルタがある。バンドパスフィルタは、例えば、バンドパスフィルタの通過帯域の低域側に減衰極を形成するハイパスフィルタと、バンドパスフィルタの通過帯域の高域側に減衰極を形成するローパスフィルタを直列に接続することによって構成することができる。

【0003】

近年、小型移動体通信機器の小型化、省スペース化が市場から要求されており、その通信機器に用いられるバンドパスフィルタの小型化も要求されている。小型化に適したバンドパスフィルタとしては、積層された複数の誘電体層と複数の導体層とを含む積層体を用いたものが知られている。

【0004】

ハイパスフィルタとローパスフィルタの各々は、インダクタを含んでいる。積層体を用いたバンドパスフィルタに用いられるインダクタとしては、導体層と複数のスルーホールとによって構成されたインダクタであって、複数の誘電体層の積層方向に直交する軸に巻回されたインダクタが知られている。

【0005】

特許文献１には、ハイパスフィルタとローパスフィルタによって構成されたバンドパスフィルタではないが、それぞれ複数の誘電体層の積層方向に直交する軸に巻回された複数のインダクタを含む積層帯域通過フィルタが開示されている。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】国際公開第２０１２／０７７４９８号

【発明の概要】

【発明が解決しようとする課題】

【0007】

積層体にハイパスフィルタとローパスフィルタが一体化されている場合、積層体が小型化すると、積層体内の複数のインダクタ間で生じる意図しない磁気結合が強くなりすぎる場合がある。これにより、所望の特性を実現することができない場合があった。特に、複数のハイパスフィルタと複数のローパスフィルタによって構成されたバンドパスフィルタでは、複数のハイパスフィルタの複数のインダクタ間での磁気結合が強くなりすぎると、バンドパスフィルタの通過帯域の低域側に形成される減衰極の調整が難しくなるという問題があった。同様に、複数のローパスフィルタの複数のインダクタ間での磁気結合が強くなりすぎると、バンドパスフィルタの通過帯域の高域側に形成される減衰極の調整が難しくなるという問題があった。

【0008】

上記の問題は、複数のハイパスフィルタと複数のローパスフィルタによって構成されたバンドパスフィルタにおいて減衰極を調整する場合に限らず、複数のハイパスフィルタと複数のローパスフィルタを含む積層型フィルタ装置において、減衰極の調整を含む特性の調整を実施する場合全般に当てはまる。

【0009】

本発明はかかる問題点に鑑みてなされたもので、その目的は、複数のハイパスフィルタと複数のローパスフィルタによって構成された積層型フィルタ装置であって、特性の調整を容易にしながら、小型化が可能な積層型フィルタ装置を提供することにある。

【課題を解決するための手段】

【0010】

本発明の積層型フィルタ装置は、第１のインダクタを含むローパスフィルタである第１のフィルタと、第２のインダクタを含むローパスフィルタである第２のフィルタと、第３のインダクタを含むハイパスフィルタである第３のフィルタと、第４のインダクタを含むハイパスフィルタである第４のフィルタと、第１のフィルタ、第２のフィルタ、第３のフィルタおよび第４のフィルタを一体化するための積層体であって、積層された複数の誘電体層を含む積層体とを備えている。第１のインダクタ、第２のインダクタ、第３のインダクタおよび第４のインダクタの各々は、誘電体層の積層方向に直交する軸の周りに巻回されている。第１のインダクタ、第２のインダクタ、第３のインダクタおよび第４のインダクタは、第１のインダクタの開口部と第３のインダクタの開口部とが対向し、第２のインダクタの開口部と第４のインダクタの開口部とが対向し、第１のインダクタの開口部と第２のインダクタの開口部とが対向せず、且つ第３のインダクタの開口部と第４のインダクタの開口部とが対向しないように配置されている。

【発明の効果】

【0011】

本発明の積層型フィルタ装置では、第１ないし第４のインダクタは、上述のように配置されている。これにより、本発明によれば、特性の調整を容易にしながら、小型化が可能な積層型フィルタ装置を実現することができるという効果を奏する。

【図面の簡単な説明】

【0012】

【図1】本発明の第１の実施の形態に係る積層型フィルタ装置の回路構成を示す回路図である。

【図2】本発明の第１の実施の形態に係る積層型フィルタ装置の外観を示す斜視図である。

【図3】本発明の第１の実施の形態に係る積層型フィルタ装置の積層体における１層目ないし３層目の誘電体層のパターン形成面を示す説明図である。

【図4】本発明の第１の実施の形態に係る積層型フィルタ装置の積層体における４層目ないし６層目の誘電体層のパターン形成面を示す説明図である。

【図5】本発明の第１の実施の形態に係る積層型フィルタ装置の積層体における７層目ないし１８層目の誘電体層のパターン形成面を示す説明図である。

【図6】本発明の第１の実施の形態に係る積層型フィルタ装置の積層体における１９層目および２０層目の誘電体層のパターン形成面を示す説明図である。

【図7】本発明の第１の実施の形態に係る積層型フィルタ装置の積層体の内部を示す斜視図である。

【図8】本発明の第２の実施の形態に係る積層型フィルタ装置の積層体における５層目ないし７層目の誘電体層のパターン形成面を示す説明図である。

【図9】本発明の第２の実施の形態に係る積層型フィルタ装置の積層体の内部を示す斜視図である。

【図10】第１の実施例のモデルの通過減衰特性の一例を示す特性図である。

【図11】第２の実施例のモデルの通過減衰特性の一例を示す特性図である。

【発明を実施するための形態】

【0013】

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図１を参照して、本発明の一実施の形態に係る積層型フィルタ装置（以下、単にフィルタ装置と記す。）１の構成の概略について説明する。

【0014】

フィルタ装置１は、第１の信号端子２と、第２の信号端子３と、第１のフィルタ１０と、第２のフィルタ２０と、第３のフィルタ３０と、第４のフィルタ４０とを備えている。第１および第２の信号端子２，３の各々は、信号の入力または出力のための端子である。すなわち、第１の信号端子２に信号が入力される場合には、第２の信号端子３から信号が出力される。第２の信号端子３に信号が入力される場合には、第１の信号端子２から信号が出力される。

【0015】

第１のフィルタ１０は、第１のインダクタを含むローパスフィルタである。第２のフィルタ２０は、第２のインダクタを含むローパスフィルタである。第３のフィルタ３０は、第３のインダクタを含むハイパスフィルタである。第４のフィルタ４０は、第４のインダクタを含むハイパスフィルタである。第１ないし第４のフィルタ１０，２０，３０，４０は、回路構成上、第１の信号端子２と第２の信号端子３との間に配置されている。なお、本出願において、「回路構成上」という表現は、物理的な構成における配置ではなく、回路図上での配置を指すために用いている。

【0016】

以下、第１ないし第４のフィルタ１０，２０，３０，４０の配置について詳しく説明する。第３のフィルタ３０は、回路構成上、第１の信号端子２と第２の信号端子３との間に設けられている。第４のフィルタ４０は、回路構成上、第３のフィルタ３０と第２の信号端子３との間に設けられている。第１のフィルタ１０および第２のフィルタ２０は、回路構成上、第３のフィルタ３０と第４のフィルタ４０との間に設けられている。本実施の形態では特に、第１ないし第４のフィルタ１０，２０，３０，４０は、第１の信号端子２から第２の信号端子３に向かって、第３のフィルタ３０（ハイパスフィルタ）、第１のフィルタ１０（ローパスフィルタ）、第２のフィルタ２０（ローパスフィルタ）および第４のフィルタ４０（ハイパスフィルタ）の順に直列に接続されている。

【0017】

第１ないし第４のフィルタ１０，２０，３０，４０は、所定の通過帯域内の周波数の信号を選択的に通過させるバンドパスフィルタを構成する。

【0018】

次に、図１を参照して、フィルタ装置１の回路構成の一例について説明する。第３のフィルタ３０は、第１の信号端子２に接続されている。第３のフィルタ３０は、第３のインダクタＬ３１と、キャパシタＣ３１，Ｃ３２，Ｃ３３，Ｃ３４，Ｃ３５とを含んでいる。

【0019】

キャパシタＣ３１の一端は、第１の信号端子２に接続されている。キャパシタＣ３２の一端は、キャパシタＣ３１の他端に接続されている。キャパシタＣ３３の一端は、キャパシタＣ３１の一端に接続されている。キャパシタＣ３３の他端は、キャパシタＣ３２の他端に接続されている。

【0020】

第３のインダクタＬ３１の一端は、キャパシタＣ３１とキャパシタＣ３２の接続点に接続されている。キャパシタＣ３４は、第３のインダクタＬ３１に対して並列に接続されている。

【0021】

キャパシタＣ３５の一端は、キャパシタＣ３１とキャパシタＣ３２の接続点に接続されている。キャパシタＣ３５の他端は、グランドに接続されている。

【0022】

第１のフィルタ１０は、第３のフィルタ３０に接続されている。第１のフィルタ１０は、第１のインダクタＬ１１と、キャパシタＣ１１，Ｃ１２とを含んでいる。第１のインダクタＬ１１およびキャパシタＣ１１の各一端は、第３のフィルタ３０のキャパシタＣ３２の他端に接続されている。キャパシタＣ１２の一端は、キャパシタＣ１１の一端に接続されている。

【0023】

第２のフィルタ２０は、第１のフィルタ１０に接続されている。第２のフィルタ２０は、第２のインダクタＬ２１と、キャパシタＣ２１，Ｃ２２とを含んでいる。第２のインダクタＬ２１の一端は、第１のフィルタ１０の第１のインダクタＬ１１の他端に接続されている。キャパシタＣ２１の一端は、第１のフィルタ１０のキャパシタＣ１１の他端に接続されている。キャパシタＣ２２の一端は、キャパシタＣ２１の他端に接続されている。

【0024】

フィルタ装置１は、更に、インダクタＬ１と、キャパシタＣ１とを備えている。インダクタＬ１の一端は、第１のインダクタＬ１１と第２のインダクタＬ２１のとの接続点に接続されている。インダクタＬ１の他端は、キャパシタＣ１１とキャパシタＣ２１との接続点に接続されている。キャパシタＣ１の一端は、インダクタＬ１の他端に接続されている。キャパシタＣ１の他端は、グランドに接続されている。

【0025】

第４のフィルタ４０は、第２のフィルタ２０と第２の信号端子３に接続されている。第４のフィルタ４０は、第４のインダクタＬ４１と、キャパシタＣ４１，Ｃ４２，Ｃ４３，Ｃ４４，Ｃ４５とを含んでいる。

【0026】

キャパシタＣ４１の一端は、第２のフィルタ２０の第２のインダクタＬ２１の他端に接続されている。キャパシタＣ４２の一端は、キャパシタＣ４１の他端に接続されている。キャパシタＣ４２の他端は、第２の信号端子３に接続されている。キャパシタＣ４３の一端は、キャパシタＣ４１の一端に接続されている。キャパシタＣ４３の他端は、キャパシタＣ４２の他端に接続されている。

【0027】

第４のインダクタＬ４１の一端は、キャパシタＣ４１とキャパシタＣ４２の接続点に接続されている。キャパシタＣ４４は、第４のインダクタＬ４１に対して並列に接続されている。

【0028】

キャパシタＣ４５の一端は、キャパシタＣ４１とキャパシタＣ４２の接続点に接続されている。キャパシタＣ４５の他端は、グランドに接続されている。

【0029】

フィルタ装置１は、更に、インダクタＬ２を備えている。インダクタＬ２の一端は、第３および第４のインダクタＬ３１，Ｌ４１の各他端に接続されている。インダクタＬ２の他端は、グランドに接続されている。

【0030】

図１に示した例では、第１のフィルタ１０と第２のフィルタ２０は、インダクタＬ１，Ｌ２およびキャパシタＣ１を中心として互いに対称な回路構成を有している。すなわち、フィルタ装置１では、第１のフィルタ１０に含まれるインダクタおよびキャパシタと第２のフィルタ２０に含まれるインダクタおよびキャパシタの、回路図上での配置が、インダクタＬ１，Ｌ２およびキャパシタＣ１を中心として互いに対称となっている。

【0031】

同様に、図１に示した例では、第３のフィルタ３０と第４のフィルタ４０は、インダクタＬ１，Ｌ２およびキャパシタＣ１を中心として互いに対称な回路構成を有している。すなわち、フィルタ装置１では、第３のフィルタ３０に含まれるインダクタおよびキャパシタと第４のフィルタ４０に含まれるインダクタおよびキャパシタの、回路図上での配置が、インダクタＬ１，Ｌ２およびキャパシタＣ１を中心として互いに対称となっている。

【0032】

次に、図２を参照して、フィルタ装置１のその他の構成について説明する。図２は、フィルタ装置１の外観を示す斜視図である。

【0033】

フィルタ装置１は、更に、積層された複数の誘電体層と、複数の導体（複数の導体層および複数のスルーホール）とを含む積層体５０を備えている。第１の信号端子２、第２の信号端子３、第１ないし第４のフィルタ１０，２０，３０，４０、インダクタＬ１，Ｌ２ならびにキャパシタＣ１は、積層体５０に一体化されている。

【0034】

積層体５０は、複数の誘電体層の積層方向Ｔの両端に位置する底面５０Ａおよび上面５０Ｂと、底面５０Ａと上面５０Ｂを接続する４つの側面５０Ｃ～５０Ｆとを有している。側面５０Ｃ，５０Ｄは互いに反対側を向き、側面５０Ｅ，５０Ｆも互いに反対側を向いている。側面５０Ｃ～５０Ｆは、上面５０Ｂおよび底面５０Ａに対して垂直になっている。

【0035】

ここで、図２に示したように、Ｘ方向、Ｙ方向、Ｚ方向を定義する。Ｘ方向、Ｙ方向、Ｚ方向は、互いに直交する。本実施の形態では、積層方向Ｔに平行な一方向を、Ｚ方向とする。また、Ｘ方向とは反対の方向を－Ｘ方向とし、Ｙ方向とは反対の方向を－Ｙ方向とし、Ｚ方向とは反対の方向を－Ｚ方向とする。また、「積層方向Ｔから見たとき」という表現は、Ｚ方向または－Ｚ方向に離れた位置から対象物を見ることを意味する。

【0036】

図２に示したように、底面５０Ａは、積層体５０における－Ｚ方向の端に位置する。上面５０Ｂは、積層体５０におけるＺ方向の端に位置する。側面５０Ｃは、積層体５０における－Ｘ方向の端に位置する。側面５０Ｄは、積層体５０におけるＸ方向の端に位置する。側面５０Ｅは、積層体５０における－Ｙ方向の端に位置する。側面５０Ｆは、積層体５０におけるＹ方向の端に位置する。

【0037】

フィルタ装置１は、更に、積層体５０の底面５０Ａに設けられた電極１１１，１１２，１１３，１１４，１１５，１１６を備えている。電極１１１，１１２，１１３は、側面５０Ｆよりも側面５０Ｅにより近い位置において、Ｘ方向にこの順に並んでいる。電極１１４，１１５，１１６は、側面５０Ｅよりも側面５０Ｆにより近い位置において、－Ｘ方向にこの順に並んでいる。

【0038】

電極１１６は第１の信号端子２に対応し、電極１１４は第２の信号端子３に対応する。従って、第１および第２の信号端子２，３は、積層体５０の底面５０Ａに設けられている。電極１１１～１１３，１１５の各々は、グランドに接続される。

【0039】

次に、図３（ａ）ないし図６（ｂ）を参照して、積層体５０を構成する複数の誘電体層および複数の導体の一例について説明する。この例では、積層体５０は、積層された２０層の誘電体層を有している。以下、この２０層の誘電体層を、下から順に１層目ないし２０層目の誘電体層と呼ぶ。また、１層目ないし２０層目の誘電体層を符号５１～７０で表す。

【0040】

図３（ａ）ないし図５（ｃ）において、複数の円は複数のスルーホールを表している。誘電体層５１～６８の各々には、複数のスルーホールが形成されている。複数のスルーホールは、それぞれ、スルーホール用の孔に導体ペーストを充填することによって形成される。複数のスルーホールの各々は、電極、導体層または他のスルーホールに接続されている。複数のスルーホールの各々と、電極、導体層または他のスルーホールとの接続関係については、１層目ないし２０層目の誘電体層５１～７０が積層された状態における接続関係について説明している。

【0041】

図３（ａ）は、１層目の誘電体層５１のパターン形成面を示している。誘電体層５１のパターン形成面には、電極１１１～１１６が形成されている。また、誘電体層５１には、それぞれ電極１１１，１１３，１１４，１１６に接続されたスルーホール５１Ｔ１，５１Ｔ３，５１Ｔ４，５１Ｔ６と、電極１１２に接続された２つのスルーホール５１Ｔ２と、電極１１５に接続された２つのスルーホール５１Ｔ５が形成されている。

【0042】

図３（ｂ）は、２層目の誘電体層５２のパターン形成面を示している。誘電体層５２のパターン形成面には、導体層５２１，５２２，５２３，５２４，５２５が形成されている。導体層５２３，５２４は、導体層５２５に接続されている。図３（ｂ）では、導体層５２３と導体層５２５との境界と、導体層５２４と導体層５２５との境界を、それぞれ点線で示している。スルーホール５１Ｔ４は、導体層５２２に接続されている。スルーホール５１Ｔ６は、導体層５２１に接続されている。

【0043】

また、誘電体層５２には、スルーホール５２Ｔ１，５２Ｔ２，５２Ｔ３が形成されている。スルーホール５１Ｔ１～５１Ｔ３，５１Ｔ５，５２Ｔ１～５２Ｔ３は、導体層５２３に接続されている。

【0044】

図３（ｃ）は、３層目の誘電体層５３のパターン形成面を示している。誘電体層５３のパターン形成面には、導体層５３１，５３２，５３３，５３４，５３５，５３６，５３７，５３８が形成されている。スルーホール５２Ｔ１，５２Ｔ２は、それぞれ、導体層５３１，５３２に接続されている。

【0045】

また、誘電体層５３には、スルーホール５３Ｔ１，５３Ｔ２，５３Ｔ３ａ，５３Ｔ３ｂ，５３Ｔ４ａ，５３Ｔ４ｂ，５３Ｔ５が形成されている。スルーホール５３Ｔ１，５３Ｔ２，５３Ｔ５は、それぞれ、導体層５３４，５３６，５３７に接続されている。スルーホール５３Ｔ３ａ，５３Ｔ４ａは、それぞれ、導体層５３３，５３５に接続されている。スルーホール５２Ｔ３，５３Ｔ３ｂ，５３Ｔ４ｂは、導体層５３８に接続されている。

【0046】

図４（ａ）は、４層目の誘電体層５４のパターン形成面を示している。誘電体層５４のパターン形成面には、導体層５４１，５４２，５４３，５４４，５４５，５４６が形成されている。導体層５４３は、導体層５４１に接続されている。導体層５４４は、導体層５４２に接続されている。図４（ａ）では、導体層５４１と導体層５４３との境界と、導体層５４２と導体層５４４との境界を、それぞれ点線で示している。

【0047】

また、誘電体層５４には、２つのスルーホール５４Ｔ１ａと、２つのスルーホール５４Ｔ２ａと、スルーホール５４Ｔ３ａ，５４Ｔ３ｂ，５４Ｔ４ａ，５４Ｔ４ｂ，５４Ｔ５とが形成されている。２つのスルーホール５４Ｔ１ａは、導体層５４１に接続されている。２つのスルーホール５４Ｔ２ａは、導体層５４２に接続されている。スルーホール５３Ｔ３ａ，５３Ｔ４ａ，５３Ｔ５は、それぞれ、スルーホール５４Ｔ３ａ，５４Ｔ４ａ，５４Ｔ５に接続されている。スルーホール５３Ｔ３ｂ，５４Ｔ３ｂは、導体層５４５に接続されている。スルーホール５３Ｔ４ｂ，５４Ｔ４ｂは、導体層５４６に接続されている。

【0048】

図４（ｂ）は、５層目の誘電体層５５のパターン形成面を示している。誘電体層５５のパターン形成面には、導体層５５１，５５２，５５３が形成されている。導体層５５１，５５２は、導体層５５３に接続されている。図４（ｂ）では、導体層５５１と導体層５５３との境界と、導体層５５２と導体層５５３との境界を、それぞれ点線で示している。

【0049】

また、誘電体層５５には、２つのスルーホール５５Ｔ１ａと、２つのスルーホール５５Ｔ２ａと、スルーホール５５Ｔ３ａ，５５Ｔ３ｂ，５５Ｔ４ａ，５５Ｔ４ｂ，５５Ｔ５とが形成されている。スルーホール５４Ｔ１ａ，５４Ｔ２ａ，５４Ｔ３ａ，５４Ｔ３ｂ，５４Ｔ４ａ，５４Ｔ４ｂは、それぞれ、スルーホール５５Ｔ１ａ，５５Ｔ２ａ，５５Ｔ３ａ，５５Ｔ３ｂ，５５Ｔ４ａ，５４Ｔ４ｂに接続されている。スルーホール５４Ｔ５，５５Ｔ５は、導体層５５３に接続されている。

【0050】

図４（ｃ）は、６層目の誘電体層５６のパターン形成面を示している。誘電体層５６には、２つのスルーホール５６Ｔ１ａと、２つのスルーホール５６Ｔ２ａと、スルーホール５６Ｔ３ａ，５６Ｔ３ｂ，５６Ｔ４ａ，５６Ｔ４ｂ，５６Ｔ５とが形成されている。スルーホール５５Ｔ１ａ，５５Ｔ２ａ，５５Ｔ３ａ，５５Ｔ３ｂ，５５Ｔ４ａ，５５Ｔ４ｂ，５５Ｔ５は、それぞれ、スルーホール５６Ｔ１ａ，５６Ｔ２ａ，５６Ｔ３ａ，５６Ｔ３ｂ，５６Ｔ４ａ，５６Ｔ４ｂ，５６Ｔ５に接続されている。

【0051】

図５（ａ）は、７層目の誘電体層５７のパターン形成面を示している。誘電体層５７のパターン形成面には、導体層５７４が形成されている。また、誘電体層５７には、２つのスルーホール５７Ｔ１ａと、２つのスルーホール５７Ｔ１ｂと、２つのスルーホール５７Ｔ２ａと、２つのスルーホール５７Ｔ２ｂと、スルーホール５７Ｔ３ａ，５７Ｔ３ｂ，５７Ｔ４ａ，５７Ｔ４ｂとが形成されている。スルーホール５６Ｔ１ａ，５６Ｔ２ａ，５６Ｔ３ａ，５６Ｔ３ｂ，５６Ｔ４ａ，５６Ｔ４ｂは、それぞれ、スルーホール５７Ｔ１ａ，５７Ｔ２ａ，５７Ｔ３ａ，５７Ｔ３ｂ，５７Ｔ４ａ，５７Ｔ４ｂに接続されている。スルーホール５６Ｔ５と、２つのスルーホール５７Ｔ１ｂと、２つのスルーホール５７Ｔ２ｂは、導体層５７４に接続されている。

【0052】

図５（ｂ）は、８層目ないし１７層目の誘電体層５８～６７の各々のパターン形成面を示している。誘電体層５８～６７の各々には、２つのスルーホール５８Ｔ１ａと、２つのスルーホール５８Ｔ１ｂと、２つのスルーホール５８Ｔ２ａと、２つのスルーホール５８Ｔ２ｂと、スルーホール５８Ｔ３ａ，５８Ｔ３ｂ，５８Ｔ４ａ，５８Ｔ４ｂとが形成されている。スルーホール５７Ｔ１ａ，５７Ｔ１ｂ，５７Ｔ２ａ，５７Ｔ２ｂ，５７Ｔ３ａ，５７Ｔ３ｂ，５７Ｔ４ａ，５７Ｔ４ｂは、それぞれ、誘電体層５８に形成されたスルーホール５８Ｔ１ａ，５８Ｔ１ｂ，５８Ｔ２ａ，５８Ｔ２ｂ，５８Ｔ３ａ，５８Ｔ３ｂ，５８Ｔ４ａ，５８Ｔ４ｂに接続されている。また、誘電体層５８～６７では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

【0053】

図５（ｃ）は、１８層目の誘電体層６８のパターン形成面を示している。誘電体層６８のパターン形成面には、インダクタ用の導体層６８１，６８２，６８３，６８４が形成されている。導体層６８１は、導体層６８１の長手方向の両端に位置する第１端および第２端を有している。導体層６８２は、導体層６８２の長手方向の両端に位置する第１端および第２端を有している。導体層６８３は、導体層６８３の長手方向の両端に位置する第１端および第２端を有している。導体層６８４は、導体層６８４の長手方向の両端に位置する第１端および第２端を有している。

【0054】

また、誘電体層６８には、２つのスルーホール６８Ｔ１ａと、２つのスルーホール６８Ｔ１ｂと、２つのスルーホール６８Ｔ２ａと、２つのスルーホール６８Ｔ２ｂと、スルーホール６８Ｔ３ａ，６８Ｔ３ｂ，６８Ｔ４ａ，６８Ｔ４ｂとが形成されている。

【0055】

誘電体層６７に形成された２つのスルーホール５８Ｔ１ａと、２つのスルーホール６８Ｔ１ａは、導体層６８１の第１端の近傍部分に接続されている。誘電体層６７に形成された２つのスルーホール５８Ｔ１ｂと、２つのスルーホール６８Ｔ１ｂは、導体層６８１の第２端の近傍部分に接続されている。

【0056】

誘電体層６７に形成された２つのスルーホール５８Ｔ２ａと、２つのスルーホール６８Ｔ２ａは、導体層６８２の第１端の近傍部分に接続されている。誘電体層６７に形成された２つのスルーホール５８Ｔ２ｂと、２つのスルーホール６８Ｔ２ｂは、導体層６８２の第２端の近傍部分に接続されている。

【0057】

誘電体層６７に形成されたスルーホール５８Ｔ３ａと、スルーホール６８Ｔ３ａは、導体層６８３の第１端の近傍部分に接続されている。誘電体層６７に形成されたスルーホール５８Ｔ３ｂと、スルーホール６８Ｔ３ｂは、導体層６８３の第２端の近傍部分に接続されている。

【0058】

誘電体層６７に形成されたスルーホール５８Ｔ４ａとスルーホール６８Ｔ４ａは、導体層６８４の第１端の近傍部分に接続されている。誘電体層６７に形成されたスルーホール５８Ｔ４ｂとスルーホール６８Ｔ４ｂは、導体層６８４の第２端の近傍部分に接続されている。

【0059】

図６（ａ）は、１９層目の誘電体層６９のパターン形成面を示している。誘電体層６９のパターン形成面には、インダクタ用の導体層６９１，６９２，６９３，６９４が形成されている。導体層６９１は、導体層６９１の長手方向の両端に位置する第１端および第２端を有している。導体層６９２は、導体層６９２の長手方向の両端に位置する第１端および第２端を有している。導体層６９３は、導体層６９３の長手方向の両端に位置する第１端および第２端を有している。導体層６９４は、導体層６９４の長手方向の両端に位置する第１端および第２端を有している。

【0060】

２つのスルーホール６８Ｔ１ａは、導体層６９１の第１端の近傍部分に接続されている。２つのスルーホール６８Ｔ１ｂは、導体層６９１の第２端の近傍部分に接続されている。

【0061】

２つのスルーホール６８Ｔ２ａは、導体層６９２の第１端の近傍部分に接続されている。２つのスルーホール６８Ｔ２ｂは、導体層６９２の第２端の近傍部分に接続されている。

【0062】

スルーホール６８Ｔ３ａは、導体層６９３の第１端の近傍部分に接続されている。スルーホール６８Ｔ３ｂは、導体層６９３の第２端の近傍部分に接続されている。

【0063】

スルーホール６８Ｔ４ａは、導体層６９４の第１端の近傍部分に接続されている。スルーホール６９Ｔ４ｂは、導体層６９４の第２端の近傍部分に接続されている。

【0064】

図６（ｂ）は、２０層目の誘電体層７０のパターン形成面を示している。誘電体層７０のパターン形成面には、マーク７０１が形成されている。

【0065】

図２に示した積層体５０は、１層目の誘電体層５１のパターン形成面が積層体５０の底面５０Ａになり、２０層目の誘電体層７０のパターン形成面とは反対側の面が積層体５０の上面５０Ｂになるように、１層目ないし２０層目の誘電体層５１～７０が積層されて構成される。

【0066】

図７は、１層目ないし２０層目の誘電体層５１～７０が積層されて構成された積層体５０の内部を示している。図７に示したように、積層体５０の内部では、図３（ａ）ないし図６（ａ）に示した複数の導体層と複数のスルーホールが積層されている。なお、図７では、マーク７０１を省略している。

【0067】

以下、図１に示したフィルタ装置１の回路の構成要素と、図３（ａ）ないし図６（ａ）に示した積層体５０の内部の構成要素との対応関係について説明する。始めに、第１のフィルタ１０の構成要素について説明する。第１のインダクタＬ１１は、インダクタ用の導体層６８１，６９１と、スルーホール５４Ｔ１ａ，５５Ｔ１ａ，５６Ｔ１ａ，５７Ｔ１ａ，５７Ｔ１ｂ，５８Ｔ１ａ，５８Ｔ１ｂ，６８Ｔ１ａ，６８Ｔ１ｂとによって構成されている。

【0068】

キャパシタＣ１１は、導体層５４１，５５１と、これらの導体層の間の誘電体層５４とによって構成されている。キャパシタＣ１２は、導体層５３１，５４１と、これらの導体層の間の誘電体層５３とによって構成されている。

【0069】

次に、第２のフィルタ２０の構成要素について説明する。第２のインダクタＬ２１は、インダクタ用の導体層６８２，６９２と、スルーホール５４Ｔ２ａ，５５Ｔ２ａ，５６Ｔ２ａ，５７Ｔ２ａ，５７Ｔ２ｂ，５８Ｔ２ａ，５８Ｔ２ｂ，６８Ｔ２ａ，６８Ｔ２ｂとによって構成されている。

【0070】

キャパシタＣ２１は、導体層５４２，５５２と、これらの導体層の間の誘電体層５４とによって構成されている。キャパシタＣ２２は、導体層５３２，５４２と、これらの導体層の間の誘電体層５３とによって構成されている。

【0071】

次に、第３のフィルタ３０の構成要素について説明する。第３のインダクタＬ３１は、インダクタ用の導体層６８３，６９３と、スルーホール５３Ｔ３ａ，５４Ｔ３ａ，５４Ｔ３ｂ，５５Ｔ３ａ，５５Ｔ３ｂ，５６Ｔ３ａ，５６Ｔ３ｂ，５７Ｔ３ａ，５７Ｔ３ｂ，５８Ｔ３ａ，５８Ｔ３ｂ，６８Ｔ３ａ，６８Ｔ３ｂとによって構成されている。

【0072】

キャパシタＣ３１は、導体層５２１，５３３と、これらの導体層の間の誘電体層５２とによって構成されている。キャパシタＣ３２は、導体層５３３，５４３と、これらの導体層の間の誘電体層５３とによって構成されている。キャパシタＣ３３は、導体層５２１，５３４と、これらの導体層の間の誘電体層５２とによって構成されている。

【0073】

キャパシタＣ３４は、導体層５３３，５４５と、これらの導体層の間の誘電体層５３とによって構成されている。キャパシタＣ３５は、導体層５２３，５３３と、これらの導体層の間の誘電体層５２とによって構成されている。

【0074】

次に、第４のフィルタ４０の構成要素について説明する。第４のインダクタＬ４１は、インダクタ用の導体層６８４，６９４と、スルーホール５３Ｔ４ａ，５４Ｔ４ａ，５４Ｔ４ｂ，５５Ｔ４ａ，５５Ｔ４ｂ，５６Ｔ４ａ，５６Ｔ４ｂ，５７Ｔ４ａ，５７Ｔ４ｂ，５８Ｔ４ａ，５８Ｔ４ｂ，６８Ｔ４ａ，６８Ｔ４ｂとによって構成されている。

【0075】

キャパシタＣ４１は、導体層５３５，５４４と、これらの導体層の間の誘電体層５３とによって構成されている。キャパシタＣ４２は、導体層５２２，５３５と、これらの導体層の間の誘電体層５２とによって構成されている。キャパシタＣ４３は、導体層５２２，５３６と、これらの導体層の間の誘電体層５２とによって構成されている。

【0076】

キャパシタＣ４４は、導体層５３５，５４６と、これらの導体層の間の誘電体層５３とによって構成されている。キャパシタＣ４５は、導体層５２４，５３５と、これらの導体層の間の誘電体層５２とによって構成されている。

【0077】

次に、インダクタＬ１，Ｌ２およびキャパシタＣ１について説明する。インダクタＬ１は、スルーホール５５Ｔ５，５６Ｔ５によって構成されている。インダクタＬ２は、スルーホール５２Ｔ３によって構成されている。キャパシタＣ１は、導体層５２５，５３７と、これらの導体層の間の誘電体層５２とによって構成されている。

【0078】

次に、図１ないし図７を参照して、本実施の形態に係るフィルタ装置１の構造上の特徴について説明する。第１のフィルタ１０の第１のインダクタＬ１１、第２のフィルタ２０の第２のインダクタＬ２１、第３のフィルタ３０の第３のインダクタＬ３１、および第４のフィルタ４０の第４のインダクタＬ４１は、それぞれ、矩形状またはほぼ矩形状の巻線でもある。矩形状またはほぼ矩形状の巻線では、巻回数について、巻線を矩形とみなしたときに、矩形の１辺につき１／４回と数えてもよい。第１ないし第４のインダクタＬ１１，Ｌ２１，Ｌ３１，Ｌ４１の各々の巻回数は、３／４回以上である。本実施の形態では、第１ないし第４のインダクタＬ１１，Ｌ２１，Ｌ３１，Ｌ４１の各々は、積層方向Ｔに直交する軸の周りに３／４回巻回されている。上記の軸は、Ｙ方向に平行な方向に延在する軸であってもよいし、Ｙ方向に平行な方向に対して傾いた方向に延在する軸であってもよい。

【0079】

ここで、２つ以上のスルーホールが直列に接続されることによって構成された構造物を、スルーホール列と言う。第１のインダクタＬ１１は、２つのスルーホール列Ｔ１ａと、２つのスルーホール列Ｔ１ｂと、２つのスルーホール列Ｔ１ａの各々の一端と２つのスルーホール列Ｔ１ｂの各々の一端に接続された導体層６８１とを含んでいる。２つのスルーホール列Ｔ１ａは、スルーホール５４Ｔ１ａ，５５Ｔ１ａ，５６Ｔ１ａ，５７Ｔ１ａ，５８Ｔ１ａが直列に接続されることによって構成されている。２つのスルーホール列Ｔ１ｂは、スルーホール５７Ｔ１ｂ，５８Ｔ１ｂが直列に接続されることによって構成されている。第１のインダクタＬ１１は、更に、導体層６９１と、導体層６８１と導体層６９１とを電気的に接続するスルーホール６８Ｔ１ａ，６８Ｔ１ｂとを含んでいる。

【0080】

第２のインダクタＬ２１は、２つのスルーホール列Ｔ２ａと、２つのスルーホール列Ｔ２ｂと、２つのスルーホール列Ｔ２ａの各々の一端と２つのスルーホール列Ｔ２ｂの各々の一端に接続された導体層６８２とを含んでいる。２つのスルーホール列Ｔ２ａは、スルーホール５４Ｔ２ａ，５５Ｔ２ａ，５６Ｔ２ａ，５７Ｔ２ａ，５８Ｔ２ａが直列に接続されることによって構成されている。２つのスルーホール列Ｔ２ｂは、スルーホール５７Ｔ２ｂ，５８Ｔ２ｂが直列に接続されることによって構成されている。第２のインダクタＬ２１は、更に、導体層６９２と、導体層６８２と導体層６９２とを電気的に接続するスルーホール６８Ｔ２ａ，６８Ｔ２ｂとを含んでいる。

【0081】

第３のインダクタＬ３１は、スルーホール列Ｔ３ａと、スルーホール列Ｔ３ｂと、スルーホール列Ｔ３ａの一端とスルーホール列Ｔ３ｂの一端に接続された導体層６８３とを含んでいる。スルーホール列Ｔ３ａは、スルーホール５３Ｔ３ａ，５４Ｔ３ａ，５５Ｔ３ａ，５６Ｔ３ａ，５７Ｔ３ａ，５８Ｔ３ａが直列に接続されることによって構成されている。スルーホール列Ｔ３ｂは、スルーホール５４Ｔ３ｂ，５５Ｔ３ｂ，５６Ｔ３ｂ，５７Ｔ３ｂ，５８Ｔ３ｂが直列に接続されることによって構成されている。第３のインダクタＬ３１は、更に、導体層６９３と、導体層６８３と導体層６９３とを電気的に接続するスルーホール６８Ｔ３ａ，６８Ｔ３ｂとを含んでいる。

【0082】

第４のインダクタＬ４１は、スルーホール列Ｔ４ａと、スルーホール列Ｔ４ｂと、スルーホール列Ｔ４ａの一端とスルーホール列Ｔ４ｂの一端に接続された導体層６８４とを含んでいる。スルーホール列Ｔ４ａは、スルーホール５３Ｔ４ａ，５４Ｔ４ａ，５５Ｔ４ａ，５６Ｔ４ａ，５７Ｔ４ａ，５８Ｔ４ａが直列に接続されることによって構成されている。スルーホール列Ｔ４ｂは、スルーホール５４Ｔ４ｂ，５５Ｔ４ｂ，５６Ｔ４ｂ，５７Ｔ４ｂ，５８Ｔ４ｂが直列に接続されることによって構成されている。第４のインダクタＬ４１は、更に、導体層６９４と、導体層６８４と導体層６９４とを電気的に接続するスルーホール６８Ｔ４ａ，６８Ｔ４ｂとを含んでいる。

【0083】

第１のインダクタＬ１１は、２つのスルーホール列Ｔ１ａと導体層６８１と２つのスルーホール列Ｔ１ｂとによって囲まれた開口部を有している。第２のインダクタＬ２１は、２つのスルーホール列Ｔ２ａと導体層６８２と２つのスルーホール列Ｔ２ｂとによって囲まれた開口部を有している。第３のインダクタＬ３１は、スルーホール列Ｔ３ａと導体層６８３とスルーホール列Ｔ３ｂとによって囲まれた開口部を有している。第４のインダクタＬ４１は、スルーホール列Ｔ４ａと導体層６８４とスルーホール列Ｔ４ｂとによって囲まれた開口部を有している。

【0084】

図７に示したように、第１ないし第４のインダクタＬ１１，Ｌ２１，Ｌ３１，Ｌ４１は、以下の第１ないし第４の要件を満足するように配置されている。第１の要件は、第１のインダクタＬ１１の開口部と第３のインダクタＬ３１の開口部とが対向するというものである。第２の要件は、第２のインダクタＬ２１の開口部と第４のインダクタＬ４１の開口部とが対向するというものである。第３の要件は、第１のインダクタＬ１１の開口部と第２のインダクタＬ２１の開口部とが対向しないというものである。第４の要件は、第３のインダクタＬ３１の開口部と第４のインダクタＬ４１の開口部とが対向しないというものである。

【0085】

本実施の形態では、第１のインダクタＬ１１と第３のインダクタＬ３１は、第１のインダクタＬ１１の開口部と第３のインダクタＬ３１の開口部とが対向するように、Ｙ方向に平行な方向に並んでいる（第１の要件）。また、第２のインダクタＬ２１と第４のインダクタＬ４１は、第２のインダクタＬ２１の開口部と第４のインダクタＬ４１の開口部とが対向するように、Ｙ方向に平行な方向に並んでいる（第２の要件）。また、第１のインダクタＬ１１と第２のインダクタＬ２１は、第１のインダクタＬ１１の開口部と第２のインダクタＬ２１の開口部とが対向しないように、Ｘ方向に平行な方向に並んでいる（第３の要件）。また、第３のインダクタＬ３１と第４のインダクタＬ４１は、第３のインダクタＬ３１の開口部と第４のインダクタＬ４１の開口部とが対向しないように、Ｘ方向に平行な方向に並んでいる（第４の要件）。本実施の形態では特に、第１ないし第４のインダクタＬ１１，Ｌ２１，Ｌ３１，Ｌ４１は、積層方向Ｔから見て、第１のインダクタＬ１１、第２のインダクタＬ２１、第４のインダクタＬ４１および第３のインダクタＬ３１の順に、反時計回り方向に並んでいる。

【0086】

図１に示したように、第１および第２のインダクタＬ１１，Ｌ２１の各一端部は、インダクタＬ１に接続されている。具体的には、第１のインダクタＬ１１の２つのスルーホール列Ｔ１ｂの各々の一端部と、第２のインダクタＬ２１の２つのスルーホール列Ｔ２ｂの各々の一端部は、導体層５７４を介してインダクタＬ１を構成するスルーホール５６Ｔ５に電気的に接続されている。

【0087】

また、図１に示したように、インダクタＬ１は、キャパシタＣ１に接続されている。第１のインダクタＬ１１の２つのスルーホール列Ｔ１ｂの各々の一端部と、第２のインダクタＬ２１の２つのスルーホール列Ｔ２ｂの各々の一端部は、導体層５７４、スルーホール５６Ｔ５，５５Ｔ５、導体層５５３およびスルーホール５４Ｔ５，５３Ｔ５を介して、キャパシタＣ１を構成する導体層５３７に電気的に接続されている。

【0088】

また、図１に示したように、第３および第４のインダクタＬ３１，Ｌ４１の各一端部は、インダクタＬ２に接続されている。具体的には、第３のインダクタＬ３１のスルーホール列Ｔ３ｂの一端部と、第４のインダクタＬ４１のスルーホール列Ｔ４ｂの一端部は、スルーホール５３Ｔ３ｂ，５３Ｔ４ｂおよび導体層５３８を介してインダクタＬ２を構成するスルーホール５２Ｔ３に電気的に接続されている。

【0089】

また、図１に示したように、インダクタＬ２は、グランドに接続されている。第３のインダクタＬ３１のスルーホール列Ｔ３ｂの一端部と、第４のインダクタＬ４１のスルーホール列Ｔ４ｂの一端部は、スルーホール５３Ｔ３ｂ，５３Ｔ４ｂ、導体層５３８、スルーホール５２Ｔ３、導体層５２５、スルーホール５１Ｔ１～５１Ｔ３，５１Ｔ５および電極１１１～１１３，１１５を介して、グランドに電気的に接続されている。

【0090】

次に、本実施の形態に係るフィルタ装置１の作用および効果について説明する。本実施の形態では、第１ないし第４のインダクタＬ１１，Ｌ２１，Ｌ３１，Ｌ４１は、前述の第１ないし第４の要件を満足するように配置されている。本実施の形態によれば、特に、第３の要件によって、第１のインダクタＬ１１の開口部と第２のインダクタＬ２１の開口部とが対向する場合に比べて、それぞれローパスフィルタである第１のフィルタ１０と第２のフィルタ２０との間で磁気結合が強くなりすぎることを抑制することができる。これにより、本実施の形態によれば、第１のインダクタＬ１１および第２のインダクタＬ２１の少なくとも一方によって通過帯域の高域側に形成される減衰極の調整の効果を相対的に高めることができる。

【0091】

また、本実施の形態によれば、特に、第４の要件によって、第３のインダクタＬ３１の開口部と第４のインダクタＬ４１の開口部とが対向する場合に比べて、それぞれハイパスフィルタである第３のフィルタ３０と第４のフィルタ４０との間で磁気結合が強くなりすぎることを抑制することができる。これにより、本実施の形態によれば、第３のインダクタＬ３１および第４のインダクタＬ４１の少なくとも一方によって通過帯域の低域側に形成される減衰極の調整の効果を相対的に高めることができる。

【0092】

また、本実施の形態によれば、特に、第１および第２の要件によって、第３および第４の要件を満足しながら、第１ないし第４のインダクタＬ１１，Ｌ２１，Ｌ３１，Ｌ４１を配置するためのスペースを小さくすることができる。これにより、本実施の形態によれば、積層体５０すなわちフィルタ装置１を小型化することができる。

【0093】

以上のことから、本実施の形態によれば、特性の調整を容易にしながら、小型化が可能なフィルタ装置１を実現することができる。

【0094】

また、本実施の形態では、第１のインダクタＬ１１および第２のインダクタＬ２１の各一端部は、インダクタＬ１に接続されている。本実施の形態によれば、インダクタＬ１によって、第１のインダクタＬ１１と第２のインダクタＬ２１との間の磁気結合の強さを調整することができる。また、本実施の形態では、第１のインダクタＬ１１と第２のインダクタＬ２１は、Ｘ方向に平行な方向に並んでいる。これにより、本実施の形態によれば、第１のインダクタＬ１１と第２のインダクタＬ２１の各一端部をインダクタＬ１に接続することが構造上容易になる。

【0095】

なお、本実施の形態では、第１ないし第４のフィルタ１０，２０，３０，４０は、第１の信号端子２から第２の信号端子３に向かって、第３のフィルタ３０、第１のフィルタ１０、第２のフィルタ２０および第４のフィルタ４０の順に直列に接続されている。もし、第１ないし第４のフィルタ１０，２０，３０，４０が、第１の信号端子２から第２の信号端子３に向かって、第１のフィルタ１０（ローパスフィルタ）、第３のフィルタ３０（ハイパスフィルタ）、第４のフィルタ４０（ハイパスフィルタ）および第２のフィルタ２０（ローパスフィルタ）の順に直列に接続されていると、第１のインダクタＬ１１の一端と第２のインダクタＬ２１の他端とを接続する経路上に複数のキャパシタが設けられる。これにより、第１のインダクタＬ１１および第２のインダクタＬ２１の各一端部に電気的に接続されるインダクタＬ１を設けることができなくなる。本実施の形態における第１ないし第４のフィルタ１０，２０，３０，４０の接続順序は、インダクタＬ１を設けるための要件でもある。

【0096】

また、本実施の形態では、第３のインダクタＬ３１および第４のインダクタＬ４１の各一端部は、インダクタＬ２が接続されている。本実施の形態によれば、インダクタＬ２によって、第３のインダクタＬ３１と第４のインダクタＬ４１との間の磁気結合の強さを調整することができる。また、本実施の形態では、第３のインダクタＬ３１と第４のインダクタＬ４１は、Ｘ方向に平行な方向に並んでいる。これにより、本実施の形態によれば、第３のインダクタＬ３１と第４のインダクタＬ４１の各一端部をインダクタＬ２に接続することが構造上容易になる。

【0097】

［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。本実施の形態では、フィルタ装置１の積層体５０は、第１の実施の形態における５層目ないし７層目の誘電体層５５～５７の代わりに、５層目ないし７層目の誘電体層１５５～１５７を含んでいる。本実施の形態における積層体５０は、１層目ないし４層目の誘電体層５１～５４（図３（ａ）ないし図４（ａ）参照）、５層目ないし７層目の誘電体層１５５～１５７および８層目ないし２０層目の誘電体層５８～７０（図５（ｂ）ないし図６（ｂ）参照）が積層されて構成される。

【0098】

以下、図８（ａ）および図８（ｂ）を参照して、５層目ないし７層目の誘電体層１５５～１５７の各々に形成された複数の導体層および複数のスルーホールについて説明する。

【0099】

図８（ａ）は、５層目の誘電体層１５５のパターン形成面を示している。誘電体層１５５のパターン形成面には、導体層１５５１，１５５２，１５５３が形成されている。導体層１５５１，１５５２は、導体層１５５３に接続されている。図８（ａ）では、導体層１５５１と導体層１５５３との境界と、導体層１５５２と導体層１５５３との境界を、それぞれ点線で示している。

【0100】

また、誘電体層１５５には、２つのスルーホール１５５Ｔ１ａと、２つのスルーホール１５５Ｔ１ｂと、２つのスルーホール１５５Ｔ２ａと、２つのスルーホール１５５Ｔ２ｂと、スルーホール１５５Ｔ３ａ，１５５Ｔ３ｂ，１５５Ｔ４ａ，１５５Ｔ４ｂとが形成されている。スルーホール５４Ｔ１ａ，５４Ｔ２ａ，５４Ｔ３ａ，５４Ｔ３ｂ，５４Ｔ４ａ，５４Ｔ４ｂ（図４（ａ）参照）は、それぞれ、スルーホール１５５Ｔ１ａ，１５５Ｔ２ａ，１５５Ｔ３ａ，１５５Ｔ３ｂ，１５５Ｔ４ａ，１５４Ｔ４ｂに接続されている。スルーホール５４Ｔ５（図４（ａ）参照）とスルーホール１５５Ｔ１ｂ，１５５Ｔ２ｂは、導体層１５５３に接続されている。

【0101】

図８（ｂ）は、６層目および７層目の誘電体層１５６，１５７の各々のパターン形成面を示している。誘電体層１５６，１５７の各々には、２つのスルーホール１５６Ｔ１ａと、２つのスルーホール１５６Ｔ１ｂと、２つのスルーホール１５６Ｔ２ａと、２つのスルーホール１５６Ｔ２ｂと、スルーホール１５６Ｔ３ａ，１５６Ｔ３ｂ，１５６Ｔ４ａ，１５６Ｔ４ｂとが形成されている。スルーホール１５５Ｔ１ａ，１５５Ｔ１ｂ，１５５Ｔ２ａ，１５５Ｔ２ｂ，１５５Ｔ３ａ，１５５Ｔ３ｂ，１５５Ｔ４ａ，１５５Ｔ４ｂは、それぞれ、誘電体層１５６に形成されたスルーホール１５６Ｔ１ａ，１５６Ｔ１ｂ，１５６Ｔ２ａ，１５６Ｔ２ｂ，１５６Ｔ３ａ，１５６Ｔ３ｂ，１５６Ｔ４ａ，１５６Ｔ４ｂに接続されている。また、誘電体層１５６，１５７では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

【0102】

誘電体層１５７に形成されたスルーホール１５６Ｔ１ａ，１５６Ｔ１ｂ，１５６Ｔ２ａ，１５６Ｔ２ｂ，１５６Ｔ３ａ，１５６Ｔ３ｂ，１５６Ｔ４ａ，１５６Ｔ４ｂは、それぞれ、誘電体層５８に形成されたスルーホール５８Ｔ１ａ，５８Ｔ１ｂ，５８Ｔ２ａ，５８Ｔ２ｂ，５８Ｔ３ａ，５８Ｔ３ｂ，５８Ｔ４ａ，５８Ｔ４ｂ（図５（ｂ）参照）に接続されている。

【0103】

本実施の形態では、キャパシタＣ１１は、導体層５５１の代わりに、導体層１５５１を用いて構成されている。キャパシタＣ２１は、導体層５５２の代わりに、導体層１５５２を用いて構成されている。

【0104】

図９は、本実施の形態における積層体５０の内部を示す斜視図である。本実施の形態では、第１のインダクタＬ１１の２つのスルーホール列Ｔ１ｂは、スルーホール１５５Ｔ１ｂ，１５６Ｔ１ｂ，５８Ｔ１ｂが直列に接続されることによって構成されている。第２のインダクタＬ２１の２つのスルーホール列Ｔ２ｂは、スルーホール１５５Ｔ２ｂ，１５６Ｔ２ｂ，５８Ｔ２ｂが直列に接続されることによって構成されている。

【0105】

また、本実施の形態では、第１の実施の形態における図１に示したインダクタＬ１が設けられていない。第１の実施の形態における図１に示したキャパシタＣ１の一端は、第１のインダクタＬ１１と第２のインダクタＬ２１のとの接続点およびキャパシタＣ１１とキャパシタＣ２１との接続点に接続されている。第１のインダクタＬ１１の２つのスルーホール列Ｔ１ｂの各々の一端部と、第２のインダクタＬ２１の２つのスルーホール列Ｔ２ｂの各々の一端部は、導体層１５５３およびスルーホール５４Ｔ５，５３Ｔ５を介して、キャパシタＣ１を構成する導体層５３７に電気的に接続されている（図３（ｃ）、図４（ａ）および図８（ａ）参照）。

【0106】

本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。

【0107】

［シミュレーション］
次に、シミュレーションの結果を参照して、フィルタ装置１の特性の一例について説明する。シミュレーションでは、第１の実施例のモデルと第２の実施例のモデルを用いた。第１の実施例のモデルは、第１の実施の形態に係るフィルタ装置１のモデルである。第２の実施例のモデルは、第２の実施の形態に係るフィルタ装置１のモデルである。シミュレーションでは、第１の実施例のモデルと第２の実施例のモデルのそれぞれについて、通過減衰特性を求めた。

【0108】

図１０は、第１の実施例のモデルの通過減衰特性を示す特性図である。図１１は、第２の実施例のモデルの通過減衰特性を示す特性図である。図１０および図１１において、横軸は周波数を示し、縦軸は減衰量を示している。図１０および図１１に示したように、フィルタ装置１は、バンドパスフィルタとして良好な特性を有している。

【0109】

図１０および図１１に示したように、通過帯域の高域側において通過帯域に最も近い減衰極の減衰量の絶対値は、第２の実施例のモデルにおいて大きくなる。第２の実施例のモデルでは、インダクタＬ１が設けられていない。すなわち、第２の実施例のモデルは、第１の実施例のモデルよりも、第１のインダクタＬ１１と第２のインダクタＬ２１との間の磁気結合が抑制されている。この結果から理解されるように、インダクタＬ１によって、第１のインダクタＬ１１と第２のインダクタＬ２１との間の磁気結合を調整することができる。なお、インダクタＬ１の有無の他に、インダクタＬ１を構成するスルーホールの数や形状を調整することによっても、第１のインダクタＬ１１と第２のインダクタＬ２１との間の磁気結合を調整することができる。例えば、積層方向Ｔに平行な方向におけるインダクタＬ１の寸法を大きくする（積層方向Ｔに平行な方向におけるスルーホール列Ｔ１ｂ，Ｔ２ｂの寸法を小さくする）ことによって、第１のインダクタＬ１１と第２のインダクタＬ２１との間の磁気結合を強めることができる。

【0110】

上記のインダクタＬ１についての説明は、インダクタＬ２にも当てはまる。すなわち、インダクタＬ２の有無またはインダクタＬ１を構成するスルーホールの数や形状を調整することによって、第１のインダクタＬ１１と第２のインダクタＬ２１との間の磁気結合を調整することができる。

【0111】

なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、請求の範囲の要件を満たす限り、本発明における第１ないし第４のフィルタ１０，２０，３０，４０の各々の構成は、各実施の形態に示した例に限られず、任意である。

【0112】

また、本発明の第１ないし第４のフィルタ１０，２０，３０，４０は、分波器の一部であってもよい。

【0113】

また、本発明では、第１のインダクタＬ１１と第３のインダクタＬ３１を、Ｘ方向に平行な方向に並ぶように配置してもよい。この場合、第２のインダクタＬ２１と第４のインダクタＬ４１は、第１のインダクタＬ１１の開口部と第２のインダクタＬ２１の開口部とが対向しないという要件（第３の要件）と、第３のインダクタＬ３１の開口部と第４のインダクタＬ４１の開口部とが対向しないという要件（第４の要件）を満たように、Ｘ方向に平行な方向に並ぶように配置される。すなわち、第１のインダクタＬ１１と第４のインダクタＬ４１は、Ｙ方向に平行な方向に並ぶように配置され、第２のインダクタＬ２１と第３のインダクタＬ３１は、Ｙ方向に平行な方向に並ぶように配置される。この場合、第３のインダクタＬ３１が実質的に本発明の「第４のインダクタ」に対応し、第４のインダクタＬ４１が実質的に本発明の「第３のインダクタ」に対応する。

【0114】

以上説明したように、本発明の積層型フィルタ装置は、第１のインダクタを含むローパスフィルタである第１のフィルタと、第２のインダクタを含むローパスフィルタである第２のフィルタと、第３のインダクタを含むハイパスフィルタである第３のフィルタと、第４のインダクタを含むハイパスフィルタである第４のフィルタと、第１のフィルタ、第２のフィルタ、第３のフィルタおよび第４のフィルタを一体化するための積層体であって、積層された複数の誘電体層を含む積層体とを備えている。第１のインダクタ、第２のインダクタ、第３のインダクタおよび第４のインダクタの各々は、誘電体層の積層方向に直交する軸の周りに巻回されている。第１のインダクタ、第２のインダクタ、第３のインダクタおよび第４のインダクタは、第１のインダクタの開口部と第３のインダクタの開口部とが対向し、第２のインダクタの開口部と第４のインダクタの開口部とが対向し、第１のインダクタの開口部と第２のインダクタの開口部とが対向せず、且つ第３のインダクタの開口部と第４のインダクタの開口部とが対向しないように配置されている。

【0115】

本発明の積層型フィルタ装置は、更に、それぞれ積層体に一体化された第１の信号端子および第２の信号端子を備えていてもよい。第３のフィルタは、回路構成上、第１の信号端子と第２の信号端子との間に設けられていてもよい。第４のフィルタは、回路構成上、第３のフィルタと第２の信号端子との間に設けられていてもよい。第１のフィルタおよび第２のフィルタは、回路構成上、第３のフィルタと第４のフィルタとの間に設けられていてもよい。第１のフィルタ、第２のフィルタ、第３のフィルタおよび第４のフィルタは、バンドパスフィルタを構成してもよい。

【0116】

また、本発明の積層型フィルタ装置は、更に、第１のインダクタおよび第２のインダクタの各一端部に接続されたインダクタを備えていてもよい。本発明の積層型フィルタ装置は、更に、第３のインダクタおよび第４のインダクタの各一端部に接続されたインダクタを備えていてもよい。

【0117】

また、本発明の積層型フィルタ装置において、第１のインダクタと第２のインダクタは、積層方向に直交する方向に並んでいてもよい。本発明の積層型フィルタ装置において、第３のインダクタと第４のインダクタは、積層方向に直交する方向に並んでいてもよい。

【0118】

また、本発明の積層型フィルタ装置は、更に、積層体内に設けられた複数のキャパシタ用導体層を含むキャパシタを備えていてもよい。第１のインダクタと第２のインダクタの各々は、第１のスルーホール列と、第２のスルーホール列と、第１のスルーホール列の一端と第２のスルーホール列の一端に電気的に接続されたインダクタ用導体層とを含んでいてもよい。第１のスルーホール列と第２のスルーホール列の各々は、複数のスルーホールが直列に接続されることによって構成されていてもよい。第１のインダクタの第２のスルーホール列の他端と第２のインダクタの第２のスルーホール列の他端は、複数のキャパシタ用導体層のうちの１つのキャパシタ用導体層に電気的に接続されていてもよい。本発明の積層型フィルタ装置は、更に、第１のインダクタの第２のスルーホール列の他端と第２のインダクタの第２のスルーホール列の他端に電気的に接続された導体層と、導体層と１つのキャパシタ用導体層とを電気的に接続する少なくとも１つのスルーホールとを備えていてもよい。

【0119】

また、本発明の積層型フィルタ装置において、第３のインダクタと第４のインダクタの各々は、第１のスルーホール列と、第２のスルーホール列と、第１のスルーホール列の一端と第２のスルーホール列の一端に電気的に接続されたインダクタ用導体層とを含んでいてもよい。第１のスルーホール列と第２のスルーホール列の各々は、複数のスルーホールが直列に接続されることによって構成されていてもよい。本発明の積層型フィルタ装置は、更に、第３のインダクタの第２のスルーホール列の他端と第４のインダクタの第２のスルーホール列の他端に電気的に接続された導体層と、導体層とグランドとを電気的に接続する少なくとも１つのスルーホールとを備えていてもよい。

【符号の説明】

【0120】

１…フィルタ装置、２…第１の信号端子、３…第２の信号端子、１０…第１のフィルタ、２０…第２のフィルタ、３０…第３のフィルタ、４０…第４のフィルタ、５０…積層体、５０Ａ…底面、５０Ｂ…上面、５０Ｃ～５０Ｆ…側面、５１～７０…誘電体層、１１１～１１６…電極、Ｌ１１…第１のインダクタ、Ｌ２１…第２のインダクタ、Ｌ３１…第３のインダクタ、Ｌ４１…第４のインダクタ。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【手続補正書】

【提出日】2024-05-01

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】００４９

【補正方法】変更

【補正の内容】

【0049】

また、誘電体層５５には、２つのスルーホール５５Ｔ１ａと、２つのスルーホール５５Ｔ２ａと、スルーホール５５Ｔ３ａ，５５Ｔ３ｂ，５５Ｔ４ａ，５５Ｔ４ｂ，５５Ｔ５とが形成されている。スルーホール５４Ｔ１ａ，５４Ｔ２ａ，５４Ｔ３ａ，５４Ｔ３ｂ，５４Ｔ４ａ，５４Ｔ４ｂは、それぞれ、スルーホール５５Ｔ１ａ，５５Ｔ２ａ，５５Ｔ３ａ，５５Ｔ３ｂ，５５Ｔ４ａ，５５Ｔ４ｂに接続されている。スルーホール５４Ｔ５，５５Ｔ５は、導体層５５３に接続されている。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】０１１０

【補正方法】変更

【補正の内容】

【0110】

上記のインダクタＬ１についての説明は、インダクタＬ２にも当てはまる。すなわち、インダクタＬ２の有無またはインダクタＬ２を構成するスルーホールの数や形状を調整することによって、第３のインダクタＬ３１と第４のインダクタＬ４１との間の磁気結合を調整することができる。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】０１１３

【補正方法】変更

【補正の内容】

【0113】

また、本発明では、第１のインダクタＬ１１と第３のインダクタＬ３１を、Ｘ方向に平行な方向に並ぶように配置してもよい。この場合、第２のインダクタＬ２１と第４のインダクタＬ４１は、第１のインダクタＬ１１の開口部と第２のインダクタＬ２１の開口部とが対向しないという要件（第３の要件）と、第３のインダクタＬ３１の開口部と第４のインダクタＬ４１の開口部とが対向しないという要件（第４の要件）を満たすように、Ｘ方向に平行な方向に並ぶように配置される。すなわち、第１のインダクタＬ１１と第４のインダクタＬ４１は、Ｙ方向に平行な方向に並ぶように配置され、第２のインダクタＬ２１と第３のインダクタＬ３１は、Ｙ方向に平行な方向に並ぶように配置される。この場合、第３のインダクタＬ３１が実質的に本発明の「第４のインダクタ」に対応し、第４のインダクタＬ４１が実質的に本発明の「第３のインダクタ」に対応する。