特開 2024-127024 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024127024

(43)【公開日】2024-09-20

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   G01K 7/01 20060101AFI20240912BHJP

   G05F 3/26 20060101ALI20240912BHJP

【ＦＩ】

G01K7/01 C

G05F3/26

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2023035851

(22)【出願日】2023-03-08

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】110002918

【氏名又は名称】弁理士法人扶桑国際特許事務所

(72)【発明者】

【氏名】磯部 太輔

【テーマコード（参考）】

2F056

5H420

【Ｆターム（参考）】

2F056JT01

5H420NA27

5H420NC02

5H420NC18

(57)【要約】

【課題】回路素子の特性ずれを抑制して温度検出精度の向上を図る。
【解決手段】半導体装置１は、定電流源１ａ、カレントミラー回路１ｂ、温度検出回路１ｃ、基準電圧生成回路１ｄおよび比較回路１ｅを有する。カレントミラー回路１ｂは、定電流源１ａからの電流を複製して複製電流ｉｃｐを生成する。温度検出回路１ｃは、温度検出用ダイオード１ｃ１と、温度検出用ダイオード１ｃ１に直列に接続される温度検出用電圧生成回路１ｃ２とを含み、複製電流ｉｃｐにもとづいて温度検出電圧Ｖ１を出力する。基準電圧生成回路１ｄは、複製電流ｉｃｐにもとづいて基準電圧Ｖｒを生成する。比較回路１ｅは、温度検出電圧Ｖ１と、基準電圧Ｖｒとの比較結果にもとづいて、温度検出信号ｓ０を出力する。また、温度検出用電圧生成回路１ｃ２と基準電圧生成回路１ｄとは、同一の特性を有する。
【選択図】図１

【特許請求の範囲】

【請求項1】

定電流源と、
前記定電流源からの電流を複製して複製電流を生成するカレントミラー回路と、
温度検出用ダイオードと、前記温度検出用ダイオードに直列に接続される温度検出用電圧生成回路とを含み、前記複製電流にもとづいて温度検出電圧を出力する温度検出回路と、
前記複製電流にもとづいて基準電圧を生成し、前記温度検出用電圧生成回路と同一の特性を有する基準電圧生成回路と、
前記温度検出電圧と、前記基準電圧との比較結果にもとづいて、温度検出信号を出力する比較回路と、
を有する半導体装置。

【請求項2】

前記温度検出用電圧生成回路は、ダイオード接続された第１のＭＯＳトランジスタであり、前記基準電圧生成回路は、ダイオード接続された第２のＭＯＳトランジスタである、
請求項１記載の半導体装置。

【請求項3】

前記第１のＭＯＳトランジスタは、第１のＮＭＯＳトランジスタであり、前記第２のＭＯＳトランジスタは、第２のＮＭＯＳトランジスタであり、
前記複製電流が出力される前記カレントミラー回路の第１の端子は、前記温度検出用ダイオードのアノード部と、前記比較回路の反転入力端子とに接続され、
前記温度検出用ダイオードのカソード部は、前記第１のＮＭＯＳトランジスタのゲートと、前記第１のＮＭＯＳトランジスタのドレインとに接続され、前記第１のＮＭＯＳトランジスタのソースは、基準電位に接続され、
前記複製電流が出力される前記カレントミラー回路の第２の端子は、前記比較回路の非反転入力端子と、前記第２のＮＭＯＳトランジスタのゲートと、前記第２のＮＭＯＳトランジスタのドレインとに接続され、前記第２のＮＭＯＳトランジスタのソースは、前記基準電位に接続される、
請求項２に記載の半導体装置。

【請求項4】

前記第１のＭＯＳトランジスタは、第１のＰＭＯＳトランジスタであり、前記第２のＭＯＳトランジスタは、第２のＰＭＯＳトランジスタであり、
前記複製電流が流れる前記カレントミラー回路の第１の端子は、前記温度検出用ダイオードのカソード部と、前記比較回路の非反転入力端子とに接続され、
前記温度検出用ダイオードのアノード部は、前記第１のＰＭＯＳトランジスタのゲートと、前記第１のＰＭＯＳトランジスタのドレインとに接続され、前記第１のＰＭＯＳトランジスタのソースおよびバックゲートは、電源電圧に接続され、
前記複製電流が流れる前記カレントミラー回路の第２の端子は、前記比較回路の反転入力端子と、前記第２のＰＭＯＳトランジスタのゲートと、前記第２のＰＭＯＳトランジスタのドレインとに接続され、前記第２のＰＭＯＳトランジスタのソースおよびバックゲートは、前記電源電圧に接続される、
請求項２に記載の半導体装置。

【請求項5】

前記電流源回路と前記基準電圧生成回路は、前記同一の特性として、動作点が同一、または所定条件において動作点の温度変化量が同一である、請求項１記載の半導体装置。

【請求項6】

前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタは、前記同一の特性として、動作点として閾値電圧が同一、または前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタに対して所定のドレイン電流が流れる条件において前記閾値電圧の温度変化量が同一である、請求項２記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関する。

【背景技術】

【0002】

パワー半導体素子を駆動する半導体装置では、パワー半導体素子の故障防止のための保護機能が備えられている。例えば、パワー半導体素子の温度を検出して、パワー半導体素子に流す電流を制限する保護機能がある。

【0003】

関連技術としては、例えば、温度検出用ダイオードと閾値電圧との比較を行って温度状態に応じたレベル出力を行い、ダイオードの順方向電流の補正を行って検出精度を向上させる技術が提案されている（特許文献１）。また、複数経路のダイオードの順方向電圧をコンパレータにより比較する技術が提案されている（特許文献２）。さらに、定電流源から生成される電流によって動作し、半導体基板の温度に応じて変動する電圧が閾値電圧を下回ったことに応じて過熱検出を行う技術が提案されている（特許文献３）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１９－１８４３５１号公報

【特許文献2】特開２０２１－１２４３４２号公報

【特許文献3】特許第４９８１２６７号明細書

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明は、半導体装置内の回路素子の特性ずれを抑制して、温度検出精度の向上を図ることを目的とする。

【課題を解決するための手段】

【0006】

上記課題を解決するために、半導体装置が提供される。半導体装置は、定電流源と、定電流源からの電流を複製して複製電流を生成するカレントミラー回路と、温度検出用ダイオードと、温度検出用ダイオードに直列に接続される温度検出用電圧生成回路とを含み、複製電流にもとづいて温度検出電圧を出力する温度検出回路と、複製電流にもとづいて基準電圧を生成し、温度検出用電圧生成回路と同一の特性を有する基準電圧生成回路と、温度検出電圧と、基準電圧との比較結果にもとづいて、温度検出信号を出力する比較回路と、を有する。

【発明の効果】

【0007】

１側面によれば、回路素子の特性ずれを抑制して、温度検出精度の向上を図ることが可能になる。

【図面の簡単な説明】

【0008】

【図1】半導体装置の一例を説明するための図である。

【図2】回路素子の特性ずれ抑制機能を持たない半導体装置の構成の一例を示す図である。

【図3】インバータ素子の回路構成の一例を示す図である。

【図4】過熱検出信号の出力動作の一例を示す図である。

【図5】回路素子の特性ばらつきによる過熱検出信号の変動の一例を示す図である。

【図6】本発明の半導体装置の構成の一例を示す図である。

【図7】過熱検出信号の出力動作の一例を示す図である。

【図8】回路素子の特性ばらつきによる過熱検出信号の変動の一例を示す図である。

【図9】半導体装置の構成の変形例を示す図である。

【図10】過熱検出信号の出力動作の一例を示す図である。

【図11】ＭＯＳトランジスタのゲート電圧とドレイン電流の特性の一例を示す図である。

【図12】ＭＯＳトランジスタのゲート電圧とドレイン電流の特性の一例を示す図である。

【発明を実施するための形態】

【0009】

以下、本実施の形態について図面を参照して説明する。図１は半導体装置の一例を説明するための図である。半導体装置１は、定電流源１ａ、カレントミラー回路１ｂ、温度検出回路１ｃ、基準電圧生成回路１ｄおよび比較回路１ｅを有する。定電流源１ａは例えば、デプレッションＭＯＳ（Metal Oxide Semiconductor）トラジスタで構成される。

【0010】

カレントミラー回路１ｂは、定電流源１ａからの電流を複製して複製電流ｉｃｐを生成する。温度検出回路１ｃは、温度検出用ダイオード１ｃ１と、温度検出用ダイオード１ｃ１に直列に接続される温度検出用電圧生成回路１ｃ２とを含み、複製電流ｉｃｐにもとづいて温度検出電圧Ｖ１を出力する。

【0011】

基準電圧生成回路１ｄは、複製電流ｉｃｐにもとづいて基準電圧Ｖｒを生成する。比較回路１ｅは、温度検出電圧Ｖ１と、基準電圧Ｖｒとの比較結果にもとづいて、温度検出信号ｓ０を出力する。また、温度検出用電圧生成回路１ｃ２と基準電圧生成回路１ｄとは、同一の特性を有する。

【0012】

このような構成の半導体装置１では、温度検出用ダイオード１ｃ１に接続した温度検出用電圧生成回路１ｃ２と基準電圧生成回路１ｄとが同一の特性を有するため、特性ずれ（特性ばらつき）が同じ傾向を示す。

【0013】

さらに、定電流源１ａに特性ずれが生じた場合も、カレントミラー回路１ｂで定電流源１ａの電流を複製した複製電流で装置全体が動作するため特性ずれが同じ傾向を示すことになる。これにより、回路素子の特性ずれが発生しても、特性ずれの傾向が装置全体で同方向にずれるために特性ずれを抑制することができ、温度検出精度の向上を図ることが可能になる。

【0014】

次に本発明の詳細を説明する前に、回路素子の特性ずれ抑制機能を持たない半導体装置について、図２から図５を用いて説明する。図２は回路素子の特性ずれ抑制機能を持たない半導体装置の構成の一例を示す図である。半導体装置２０は、定電流源２１、温度検出回路２２およびインバータ素子２３を備える。

【0015】

温度検出回路２２は、定電流源２１からの電流にもとづく温度検出電圧が変化する温度検出用ダイオードＤ１、・・・、Ｄ４を含む。インバータ素子２３は、素子の温度状態が非過熱状態の場合にＬレベルの過熱検出信号ｓ２を出力し、素子の温度状態が過熱状態の場合にＨレベルの過熱検出信号ｓ２を出力する。

【0016】

構成素子の接続関係において、定電流源２１の入力端は、電源電圧Ｖｃｃに接続される。定電流源２１の出力端は、温度検出用ダイオードＤ１のアノードおよびインバータ素子２３の入力端に接続される。

【0017】

温度検出用ダイオードＤ１のカソードは、温度検出用ダイオードＤ２のアノードに接続され、温度検出用ダイオードＤ２のカソードは、温度検出用ダイオードＤ３のアノードに接続され、温度検出用ダイオードＤ３のカソードは、温度検出用ダイオードＤ４のアノードに接続される。温度検出用ダイオードＤ４のカソードは基準電位（以下、ＧＮＤ）に接続される。

【0018】

ここで、定電流源２１から温度検出用ダイオードＤ１、・・・、Ｄ４に向けて流れる電流ｉ１は、温度検出用ダイオードＤ１、・・・、Ｄ４に対して順方向電流となるため、ノードｎ１における電圧（温度検出電圧）は、温度検出用ダイオードＤ１、・・・、Ｄ４それぞれの順方向電圧（以下、順方向電圧ＶＦと表記する場合がある）の合計となる。例えば、温度検出用ダイオードＤ１、・・・、Ｄ４の順方向電圧ＶＦそれぞれを０．８Ｖとすると、ノードｎ１における温度検出電圧は、３．２（＝０．８×４）Ｖとなる。

【0019】

また、温度検出用ダイオードＤ１、・・・、Ｄ４は、温度特性を有しており、順方向電圧ＶＦは温度によって変化する。例えば、温度が１℃上昇すると、ノードｎ１における順方向電圧ＶＦはおよそ２ｍＶ低下する。

【0020】

したがって、例えば、温度が２５℃から温度が５０℃まで上昇したような場合、１つの温度検出用ダイオードの順方向電圧ＶＦの低下は０．０５（＝０．００２×２５）Ｖになる。

【0021】

よって、温度が２５℃のときの順方向電圧ＶＦが０．８Ｖであって、温度が５０℃まで上昇した場合、温度検出用ダイオードＤ１、・・・、Ｄ４の順方向電圧ＶＦの合計の低下分は０．２（＝０．０５×４）Ｖになり、ノードｎ１における温度検出電圧は、３．０（３．２－０．２）Ｖとなる。

【0022】

このように、ノードｎ１における温度検出電圧は、温度が２５℃のときは３．２Ｖであり、温度が５０℃のときは３．０Ｖになるので、温度変化によって変化し、温度の上昇にともなって低下することになる。

【0023】

図３はインバータ素子の回路構成の一例を示す図である。インバータ素子２３は、定電流源２３ａおよびＮＭＯＳトランジスタ２３ｂを含む。定電流源２３ａの入力端は、電源電圧Ｖｃｃに接続される。定電流源２３ａの出力端は、ＮＭＯＳトランジスタ２３ｂのドレインに接続される。

【0024】

ＮＭＯＳトランジスタ２３ｂのゲートは、インバータ素子２３の入力端となり、図２に示したノードｎ１に接続される。ＮＭＯＳトランジスタ２３ｂのソースは、ＧＮＤに接続される。また、定電流源２３ａの出力端と、ＮＭＯＳトランジスタ２３ｂのドレインとの接続点は、過熱検出信号ｓ２が出力されるインバータ素子２３の出力端となる。

【0025】

図４は過熱検出信号の出力動作の一例を示す図である。横軸は温度、縦軸は電圧である。閾値温度Ｔｒは、非過熱状態と過熱状態との切り分けを行うための温度である。ノードｎ１における順方向電圧ＶＦ（温度検出電圧）は、温度が低い状態から高い状態になるにしたがって低下していく。

【0026】

このため、インバータ素子２３の閾値電圧（ＮＭＯＳトランジスタ２３ｂの閾値電圧）Ｖｔｈ０よりも順方向電圧ＶＦが高い温度状態は、温度状態が非過熱状態であると判定される。この場合、ＮＭＯＳトランジスタ２３ｂのゲートはＨレベルになってＮＭＯＳトランジスタ２３ｂはオンするので、インバータ素子２３の出力端からは非過熱状態を表すＬレベルの過熱検出信号ｓ２が出力される。

【0027】

また、インバータ素子２３の閾値電圧Ｖｔｈ０よりも順方向電圧ＶＦが低い温度状態は、過熱状態であると判定される。この場合、ＮＭＯＳトランジスタ２３ｂのゲートはＬレベルになってＮＭＯＳトランジスタ２３ｂはオフするので、インバータ素子２３の出力端からは過熱状態を表すＨレベルの過熱検出信号ｓ２が出力される。

【0028】

図５は回路素子の特性ばらつきによる過熱検出信号の変動の一例を示す図である。横軸は温度、縦軸は電圧である。検出温度が閾値温度Ｔｒ以上になった場合に、過熱状態を通知するＨレベルの過熱検出信号ｓ２が出力される状態を目標状態とする。

【0029】

上記の半導体装置２０では、温度検出用ダイオードＤ１、・・・、Ｄ４に流す定電流源２１から出力される電流ｉ１、温度検出用ダイオードＤ１、・・・、Ｄ４の順方向電圧ＶＦ、インバータ素子２３を構成する複数の素子など、特性に関与するばらつき要因がある。このようなばらつき要因のうちでも特に、定電流源２１から出力される電流ｉ１およびインバータ素子２３内のＮＭＯＳトランジスタ２３ｂの閾値電圧Ｖｔｈ０が温度検出に与える影響が大きい。

【0030】

例えば、定電流源２１から出力される電流ｉ１が低下すると、順方向電圧ＶＦが順方向電圧ＶＦ１に低下する。この場合、検出ポイントｐ１が検出ポイントｐ１１に移動してしまい、閾値温度Ｔｒが低い方向に変動して閾値温度Ｔｒ１になる。このため、本来は閾値温度Ｔｒ以上で過熱状態と判定したいが、閾値温度Ｔｒよりも低い閾値温度Ｔｒ１以上で過熱状態であると判定してしまうことになる。

【0031】

または、インバータ素子２３内のＮＭＯＳトランジスタ２３ｂの閾値電圧Ｖｔｈ０が閾値電圧Ｖｔｈ１に低下する。この場合、検出ポイントｐ１が検出ポイントｐ１２に移動してしまい、閾値温度Ｔｒが高い方向に変動して閾値温度Ｔｒ２になる。このため、本来は閾値温度Ｔｒ以上で過熱状態と判定したいが、閾値温度Ｔｒよりも高い閾値温度Ｔｒ２以上で過熱状態であると判定してしまうことになる。

【0032】

なお、上記では、特性ばらつきとして、定電流源２１から出力される電流ｉ１の低下およびＮＭＯＳトランジスタ２３ｂの閾値電圧Ｖｔｈ０の低下について示したが、定電流源２１から出力される電流ｉ１の増加およびＮＭＯＳトランジスタ２３ｂの閾値電圧Ｖｔｈ０の増加の場合は上記と逆の動作になる。

【0033】

本発明はこのような点に鑑みてなされたものであり、予め決められた閾値温度での検出を安定して行うことができるように、回路素子の特性ずれを抑制して温度検出精度の向上を可能にした半導体装置を提供するものである。

【0034】

次に本発明の半導体装置の構成および動作について以降詳しく説明する。図６は本発明の半導体装置の構成の一例を示す図である。半導体装置１０は、図１に示した半導体装置１の機能を有し、温度検出回路１１、カレントミラー回路１２、基準電圧生成回路１３、定電流源ＩＲ１およびコンパレータｃｍｐ１を備える。

【0035】

温度検出回路１１は、温度検出用ダイオードＤ１、Ｄ２、およびダイオード接続されたＮＭＯＳトランジスタＭＮ１（第１のＭＯＳトランジスタ）を含む。直列接続している温度検出用ダイオードＤ１、Ｄ２の個数は２個に限らず任意の個数で構成することができる。また、ＮＭＯＳトランジスタＭＮ１は、図１に示した温度検出用電圧生成回路１ｃ２に対応する。

【0036】

カレントミラー回路１２は、ＰＭＯＳトランジスタＭＰ１、ＭＰ２、ＭＰ３を含む。基準電圧生成回路１３は、ダイオード接続されたＮＭＯＳトランジスタＭＮ２（第２のＭＯＳトランジスタ）を含む。なお、ＮＭＯＳトランジスタＭＮ１とＮＭＯＳトランジスタＭＮ２は、温度特性や動作点等の特性が同一の素子である。

【0037】

構成素子の接続関係において、ＰＭＯＳトランジスタＭＰ１のソースは、ＰＭＯＳトランジスタＭＰ１のバックゲート、ＰＭＯＳトランジスタＭＰ２のソース、ＰＭＯＳトランジスタＭＰ２のバックゲート、ＰＭＯＳトランジスタＭＰ３のソース、ＰＭＯＳトランジスタＭＰ３のバックゲートおよび電源電圧Ｖｃｃに接続される。

【0038】

ＰＭＯＳトランジスタＭＰ１のゲートは、ＰＭＯＳトランジスタＭＰ１のドレイン、定電流源ＩＲ１の入力端、ＰＭＯＳトランジスタＭＰ２のゲートおよびＰＭＯＳトランジスタＭＰ３のゲートに接続される。定電流源ＩＲ１の出力端はＧＮＤに接続される。

【0039】

ＰＭＯＳトランジスタＭＰ２のドレイン（カレントミラー回路１２の第１の端子）は、温度検出用ダイオードＤ１のアノードおよびコンパレータｃｍｐ１の反転入力端子（－）に接続される。

【0040】

温度検出用ダイオードＤ１のカソードは、温度検出用ダイオードＤ２のアノードに接続される。温度検出用ダイオードＤ２のカソードは、ＮＭＯＳトランジスタＭＮ１のドレインおよびＮＭＯＳトランジスタＭＮ１のゲートに接続される。ＮＭＯＳトランジスタＭＮ１のソースは、ＧＮＤに接続される。

【0041】

ＰＭＯＳトランジスタＭＰ３のドレイン（カレントミラー回路１２の第２の端子）は、コンパレータｃｍｐ１の非反転入力端子（＋）、ＮＭＯＳトランジスタＭＮ２のドレインおよびＮＭＯＳトランジスタＭＮ２のゲートに接続される。ＮＭＯＳトランジスタＭＮ２のソースは、ＧＮＤに接続される。

【0042】

このように、半導体装置１０では、温度検出用ダイオードＤ１、Ｄ２に対し、ダイオード接続のＭＯＳＦＥＴ（MOS Field effect transistor）であるＮＭＯＳトランジスタＭＮ１が直列接続された温度検出回路１１を有する。また、定電流源ＩＲ１の出力電流をコピーするカレントミラー回路１２が設けられ、カレントミラー回路１２でコピーされた電流が温度検出回路１１に入力される。

【0043】

さらに、カレントミラー回路１２でコピーされた電流で基準電圧Ｖｒを生成するダイオード接続のＭＯＳＦＥＴ（ＮＭＯＳトランジスタＭＮ２）が設けられる。そして、温度検出回路１１内のＭＯＳＦＥＴと基準電圧Ｖｒを生成するＭＯＳＦＥＴとは同一の特性の素子とし、ノードｎ１における順方向電圧ＶＦ（温度検出電圧）と、基準電圧Ｖｒと比較するコンパレータｃｍｐ１を配置して過熱検出信号ｓ１を出力する。

【0044】

図７は過熱検出信号の出力動作の一例を示す図である。横軸は温度、縦軸は電圧である。なお、図中の基準電圧Ｖｒは、基準電圧生成回路１３で生成される電圧であり、ＮＭＯＳトランジスタＭＮ２のドレイン電圧（ドレイン－ソース間電圧）に相当する。

【0045】

ここで、ノードｎ１における順方向電圧ＶＦは、温度が低い状態から高い状態になるにしたがって低下していく。このため、コンパレータｃｍｐ１の非反転入力端子（＋）に入力される基準電圧Ｖｒよりも順方向電圧ＶＦが高い温度状態は、温度状態が非過熱状態であると判定される。

【0046】

この場合、コンパレータｃｍｐ１の反転入力端子（－）の入力レベルは、基準電圧Ｖｒが入力されるコンパレータｃｍｐ１の非反転入力端子（＋）の入力レベルよりも高くなる。したがって、コンパレータｃｍｐ１の出力端からは、非過熱状態を表すＬレベルの過熱検出信号ｓ１が出力される。

【0047】

また、コンパレータｃｍｐ１の非反転入力端子（＋）に入力される基準電圧Ｖｒよりも順方向電圧ＶＦが低い温度状態は、温度状態が過熱状態であると判定される。この場合、コンパレータｃｍｐ１の非反転入力端子（＋）の入力レベルは、ノードｎ１における順方向電圧ＶＦが入力されるコンパレータｃｍｐ１の反転入力端子（－）の入力レベルよりも高くなる。したがって、コンパレータｃｍｐ１の出力端からは、過熱状態を表すＨレベルの過熱検出信号ｓ１が出力される。

【0048】

なお、閾値温度Ｔｒ以上の過熱状態においては、順方向電圧ＶＦがコンパレータｃｍｐ１の非反転入力端子（＋）の入力電圧（基準電圧Ｖｒ）を下回ることを要する。そのため、例えば、温度検出用ダイオードＤ２に接続されるＮＭＯＳトランジスタＭＮ１のサイズを大きくして抵抗値を減らす、または、ＮＭＯＳトランジスタＭＮ２のみの経路に流れる電流を増加させて、ＮＭＯＳトランジスタＭＮ２のドレイン電圧を上げる等の調整が行われてもよい。

【0049】

図８は回路素子の特性ばらつきによる過熱検出信号の変動の一例を示す図である。横軸は温度、縦軸は電圧である。検出温度が閾値温度Ｔｒ以上になった場合に、過熱状態を通知するＨレベルの過熱検出信号ｓ１が出力される状態を目標状態とする。

【0050】

半導体装置１０では、ばらつき要因の現象として、例えば、定電流源ＩＲ１から出力される電流の低下が生じた場合、カレントミラー回路１２でコピーされる電流も同じように低下し、そのように低下した電流が温度検出回路１１および基準電圧生成回路１３に流れることになる。したがって、電流の低下により、順方向電圧ＶＦが順方向電圧ＶＦ１に低下し、基準電圧Ｖｒも基準電圧Ｖｒ１に低下する。

【0051】

このように、定電流源ＩＲ１からの出力電流が低下すると、順方向電圧ＶＦおよび基準電圧Ｖｒが共に低下することになるので、定電流源ＩＲ１からの出力電流のばらつきが相殺されることになり、閾値温度Ｔｒのずれを抑制することができる。すなわち、検出ポイントｐ１が検出ポイントｐ２に移動するので閾値温度Ｔｒの変動幅が小さい。

【0052】

なお、定電流源ＩＲ１から出力される電流が増加するような、ばらつきが生じた場合には、順方向電圧ＶＦおよび基準電圧Ｖｒが共に増加する上記とは逆の動作になって、定電流源ＩＲ１からの出力電流のばらつきが相殺されることになり、閾値温度Ｔｒのずれを抑制することができる。

【0053】

このように、半導体装置１０では、定電流源ＩＲ１からの電流がカレントミラー回路１２によってコピーされ、コピーされた電流が温度検出回路１１および基準電圧生成回路１３に入力される。

【0054】

そして、コピーされた電流にもとづいて、温度検出電圧（ノードｎ１における順方向電圧ＶＦ）と基準電圧Ｖｒが生成され、コンパレータｃｍｐ１によって、温度検出電圧と、基準電圧Ｖｒとが比較され、比較結果にもとづいて過熱検出信号ｓ１が出力される。また、温度検出回路１１内にはダイオード接続したＮＭＯＳトランジスタＭＮ１が配置され、基準電圧生成用のＮＭＯＳトランジスタＭＮ２と、ＮＭＯＳトランジスタＭＮ１とを同一の特性を有する素子で構成している。

【0055】

これにより、予め決められた閾値温度での検出を安定して行うことができ、回路素子の特性ずれを抑制して温度検出精度の向上が可能になる。また、ばらつきを補正する回路（例えばトリミング回路など）を追加搭載することが不要となるので、装置サイズの増加を抑制するという効果も奏している。

【0056】

図９は半導体装置の構成の変形例を示す図である。変形例の半導体装置１０ａは、温度検出回路１１ａ、カレントミラー回路１２ａ、基準電圧生成回路１３ａ、定電流源ＩＲ１１およびコンパレータｃｍｐ１１を有する。

【0057】

温度検出回路１１ａは、温度検出用ダイオードＤ１１、Ｄ１２およびダイオード接続されたＰＭＯＳトランジスタＭＰ１１（第１のＭＯＳトランジスタ）を含む。直列接続している温度検出用ダイオードＤ１１、Ｄ１２の個数は２個に限らず任意の個数で構成することができる。また、ＰＭＯＳトランジスタＭＰ１１は、図１に示した温度検出用電圧生成回路１ｃ２に対応する。

【0058】

カレントミラー回路１２ａは、ＮＭＯＳトランジスタＭＮ１１、ＭＮ１２、ＭＮ１３を含む。基準電圧生成回路１３ａは、ダイオード接続されたＰＭＯＳトランジスタＭＰ１２（第２のＭＯＳトランジスタ）を含む。なお、ＰＭＯＳトランジスタＭＰ１１とＰＭＯＳトランジスタＭＰ１２は、温度特性や動作点等の特性が同一の素子である。

【0059】

構成素子の接続関係において、ＰＭＯＳトランジスタＭＰ１１のソースは、ＰＭＯＳトランジスタＭＰ１１のバックゲート、ＰＭＯＳトランジスタＭＰ１２のソース、ＰＭＯＳトランジスタＭＰ１２のバックゲート、定電流源ＩＲ１１の入力端および電源電圧Ｖｃｃに接続される。

【0060】

定電流源ＩＲ１１の出力端は、ＮＭＯＳトランジスタＭＮ１１のドレイン、ＮＭＯＳトランジスタＭＮ１１のゲート、ＮＭＯＳトランジスタＭＮ１２のゲートおよびＮＭＯＳトランジスタＭＮ１３のゲートに接続される。

【0061】

ＰＭＯＳトランジスタＭＰ１１のゲートは、ＰＭＯＳトランジスタＭＰ１１のドレインおよび温度検出用ダイオードＤ１１のアノードに接続される。温度検出用ダイオードＤ１１のカソードは、温度検出用ダイオードＤ１２のアノードに接続される。温度検出用ダイオードＤ１２のカソードは、コンパレータｃｍｐ１１の非反転入力端子（＋）およびＮＭＯＳトランジスタＭＮ１２のドレイン（カレントミラー回路１２ａの第１の端子）に接続される。

【0062】

ＰＭＯＳトランジスタＭＰ１２のゲートは、ＰＭＯＳトランジスタＭＰ１２のドレイン、コンパレータｃｍｐ１１の反転入力端子（－）およびＮＭＯＳトランジスタＭＮ１３のドレイン（カレントミラー回路１２ａの第２の端子）に接続される。ＮＭＯＳトランジスタＭＮ１１のソース、ＮＭＯＳトランジスタＭＮ１２のソースおよびＮＭＯＳトランジスタＭＮ１３のソースはＧＮＤに接続される。

【0063】

このように、半導体装置１０ａでは、温度検出用ダイオードＤ１１、Ｄ１２に対し、ダイオード接続のＭＯＳＦＥＴ（ＰＭＯＳトランジスタＭＰ１１）が直列接続された温度検出回路１１ａを有する。また、定電流源ＩＲ１１の出力電流をコピーするカレントミラー回路１２ａが設けられ、カレントミラー回路１２ａでコピーされた電流が温度検出回路１１ａに流れる。

【0064】

さらに、カレントミラー回路１２ａでコピーされた電流で基準電圧Ｖｒを生成するダイオード接続のＭＯＳＦＥＴ（ＰＭＯＳトランジスタＭＰ１２）が設けられる。そして、温度検出回路１１ａ内のＭＯＳＦＥＴと基準電圧Ｖｒを生成するＭＯＳＦＥＴとは同一特性の素子とし、ノードｎ２における順方向電圧ＶＦ（温度検出電圧）と、基準電圧Ｖｒと比較するコンパレータｃｍｐ１１を配置して過熱検出信号ｓ１を出力する。

【0065】

図１０は過熱検出信号の出力動作の一例を示す図である。横軸は温度、縦軸は電圧である。なお、図中の基準電圧Ｖｒは、基準電圧生成回路１３ａで生成される電圧であり、ＰＭＯＳトランジスタＭＰ１２のドレイン電圧に相当する。

【0066】

ここで、ノードｎ２における順方向電圧ＶＦは、温度が低い状態から高い状態になるにしたがって上昇していく。このため、コンパレータｃｍｐ１１の反転入力端子（－）に入力される基準電圧Ｖｒよりも順方向電圧ＶＦが低い温度状態は、温度状態が非過熱状態であると判定される。

【0067】

この場合、コンパレータｃｍｐ１１の非反転入力端子（＋）の入力レベルは、基準電圧Ｖｒが入力されるコンパレータｃｍｐ１１の反転入力端子（－）の入力レベルよりも低くなる。したがって、コンパレータｃｍｐ１１の出力端からは、非過熱状態を表すＬレベルの過熱検出信号ｓ１が出力される。

【0068】

また、コンパレータｃｍｐ１１の反転入力端子（－）に入力される基準電圧Ｖｒよりもノードｎ２における順方向電圧ＶＦが高い温度状態は、温度状態が過熱状態であると判定される。

【0069】

この場合、コンパレータｃｍｐ１１の反転入力端子（－）の入力レベルは、ノードｎ２における順方向電圧ＶＦが入力されるコンパレータｃｍｐ１１の非反転入力端子（＋）の入力レベルよりも低くなる。したがって、コンパレータｃｍｐ１１の出力端からは、過熱状態を表すＨレベルの過熱検出信号ｓ１が出力される。

【0070】

なお、過熱状態においては、ノードｎ２における順方向電圧ＶＦがコンパレータｃｍｐ１１の反転入力端子（－）の入力電圧（基準電圧Ｖｒ）を上回ることを要する。そのため、例えば、温度検出用ダイオードＤ１１に接続されているＰＭＯＳトランジスタＭＰ１１のサイズを大きくして抵抗値を減らす、またはＰＭＯＳトランジスタＭＰ１２のみの経路に流れる電流を増加させて、ＰＭＯＳトランジスタＭＰ１２のドレイン電圧を下げる等の調整が行われてもよい。

【0071】

次に同一の特性について、図１１、図１２を用いて説明する。図１１はＭＯＳトランジスタのゲート電圧とドレイン電流の特性の一例を示す図である。横軸はゲート電圧ＶＧ、縦軸はドレイン電流ＩＤである。なお、縦軸は対数目盛である。ここで、素子Ａと素子Ｂが同一の特性を有するとした場合、素子Ａと素子Ｂの動作点が同一である。したがって、素子Ａを温度検出用電圧生成回路１ｃ２、素子Ｂを基準電圧生成回路１ｄとすれば、温度検出用電圧生成回路１ｃ２と基準電圧生成回路１３は、同一の特性として、動作点が同一である。

【0072】

具体的には、素子Ａを第１のＭＯＳトランジスタ、素子Ｂを第２のＭＯＳトランジスタとすれば、第１、第２のＭＯＳトランジスタは、同一の特性として、動作点として閾値電圧（ゲート電圧ＶＧ）が同一である。

【0073】

図１１に示す素子Ａの波形ｇ１、素子Ｂの波形ｇ２において、素子Ａと素子Ｂは、素子定数（ゲート長やゲート幅等）によって概ね倍数の特性を有しているとする。この場合、例えば、素子Ａがドレイン電流ＩＤを１μＡ流す場合に要するゲート電圧ＶＧが０．８Ｖであり（０．８Ｖ＠１μＡ）、素子Ｂがドレイン電流ＩＤを２μＡ流す場合に要するゲート電圧ＶＧは０．８Ｖとなる（０．８Ｖ＠２μＡ）。

【0074】

このように、同一のゲート電圧ＶＧで特性が等倍（この例では、同一のゲート電圧ＶＧでドレイン電流ＩＤが２倍）になる場合、素子Ａと素子Ｂは同一の特性を有するものである。したがって、このような素子Ａ、素子Ｂをダイオード接続の第１、第２のＭＯＳトランジスタとして温度検出用電圧生成回路１ｃ２と基準電圧生成回路１ｄに対してそれぞれ適用して、カレントミラー回路１ｂによって電流を調整することで、ダイオード接続の第１、第２のＭＯＳトランジスタの特性を適切に調整することができ、特性ばらつきを効率よく抑制することができる。

【0075】

図１２はＭＯＳトランジスタのゲート電圧とドレイン電流の特性の一例を示す図である。横軸はゲート電圧ＶＧ、縦軸はドレイン電流ＩＤである。ここで、素子Ａと素子Ｂが同一の特性を有するとした場合、所定条件において素子Ａと素子Ｂの動作点の温度変化量（温度依存性）が同一である。したがって、素子Ａを温度検出用電圧生成回路１ｃ２、素子Ｂを基準電圧生成回路１ｄとすれば、温度検出用電圧生成回路１ｃ２と基準電圧生成回路１ｄは、同一の特性として、所定条件において動作点の温度変化量が同一である。

【0076】

具体的には、素子Ａを第１のＭＯＳトランジスタ、素子Ｂを第２のＭＯＳトランジスタとすれば、第１、第２のＭＯＳトランジスタは、同一の特性として、所定のドレイン電流ＩＤが流れる条件において閾値電圧（ゲート電圧ＶＧ）の温度変化量が同一である。

【0077】

図１２に示す２５℃の波形ｇ１１と、１７５℃の波形ｇ１２において、素子Ａと素子Ｂは、所定のドレイン電流ＩＤを流すのに要するゲート電圧ＶＧの温度変化量が同一であるとする。この場合、例えば、素子Ａと素子Ｂに対して共に、ドレイン電流ＩＤを１μＡ流すのに要するゲート電圧ＶＧは２５℃で８００ｍＶであり（８００ｍＶ＠２５℃）、１７５℃で６００ｍＶ（６００ｍＶ＠１７５℃）となる。

【0078】

または、素子Ａに対して、ドレイン電流ＩＤを１μＡ流すのに要するゲート電圧ＶＧは２５℃で８００ｍＶであり（８００ｍＶ＠２５℃）、素子Ｂに対して、ドレイン電流ＩＤを１μＡ流すのに要するゲート電圧ＶＧは１７５℃で６００ｍＶ（６００ｍＶ＠１７５℃）となる。

【0079】

さらにまた、素子Ａに対して、ドレイン電流ＩＤを２μＡ流すのに要するゲート電圧ＶＧは２５℃で８００ｍＶであり（８００ｍＶ＠２５℃）、素子Ｂに対して、ドレイン電流ＩＤを２μＡ流すのに要するゲート電圧ＶＧは１７５℃で６００ｍＶ（６００ｍＶ＠１７５℃）となる。

【0080】

上記のいずれの例においても、素子Ａと素子Ｂの温度変化量は同じになる。したがって、所定のドレイン電流ＩＤが流れる条件において閾値電圧（ゲート電圧ＶＧ）の温度変化量が同一になる場合、素子Ａと素子Ｂは同一の特性を有するものである。したがって、このような素子Ａ、素子Ｂをダイオード接続の第１、第２のＭＯＳトランジスタとして温度検出用電圧生成回路１ｃ２と基準電圧生成回路１ｄに対してそれぞれ適用することで、ダイオード接続の第１、第２のＭＯＳトランジスタの特性を適切に調整することができ、特性ばらつきを効率よく抑制することができる。

【0081】

以上説明したように、本発明によれば、装置を構成する定電流源、ＭＯＳＦＥＴの閾値電圧のばらつき等を相殺することができるので、特性ずれを抑制して温度検出精度を向上させることが可能になる。また、特性ずれを補正するための補正回路やトリミング回路等が不要となるので回路実装規模の増加を抑制することができる。

【0082】

以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。さらに、前述した実施の形態のうちの任意の２以上の構成（特徴）を組み合わせたものであってもよい。

【符号の説明】

【0083】

１ 半導体装置
１ａ 定電流源
１ｂ カレントミラー回路
１ｃ 温度検出回路
１ｃ１ 温度検出用ダイオード
１ｃ２ 温度検出用電圧生成回路
１ｄ 基準電圧生成回路
１ｅ 比較回路
ｉｃｐ 複製電流
Ｖ１ 温度検出電圧
Ｖｒ 基準電圧
ｓ０ 温度検出信号

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】