特開 2024-127083 電力変換回路の制御装置および電力変換回路の制御プログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024127083

(43)【公開日】2024-09-20

(54)【発明の名称】電力変換回路の制御装置および電力変換回路の制御プログラム

(51)【国際特許分類】

   H02M 3/155 20060101AFI20240912BHJP

【ＦＩ】

H02M3/155 H

H02M3/155 W

【審査請求】未請求

【請求項の数】11

【出願形態】ＯＬ

(21)【出願番号】P 2023035958

(22)【出願日】2023-03-08

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(71)【出願人】

【識別番号】000004695

【氏名又は名称】株式会社ＳＯＫＥＮ

(74)【代理人】

【識別番号】100121821

【弁理士】

【氏名又は名称】山田 強

(74)【代理人】

【識別番号】100139480

【弁理士】

【氏名又は名称】日野 京子

(74)【代理人】

【識別番号】100125575

【弁理士】

【氏名又は名称】松田 洋

(74)【代理人】

【識別番号】100175134

【弁理士】

【氏名又は名称】北 裕介

(74)【代理人】

【識別番号】100207859

【弁理士】

【氏名又は名称】塩谷 尚人

(72)【発明者】

【氏名】太田 貴大

(72)【発明者】

【氏名】鈴木 一馬

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AS04

5H730BB14

5H730BB83

5H730DD04

5H730DD41

5H730FD61

5H730FF09

5H730FG01

5H730FG12

5H730XC14

5H730ZZ07

(57)【要約】

【課題】ソフトスイッチング制御を実行可能な電力変換回路が備える複数の半導体スイッチング素子における発熱の偏りを緩和する。
【解決手段】制御装置４０はスイッチング回路３０を備える電力変換回路２０を制御し、スイッチング回路３０は、直列接続された上アーム素子部ＱＨ１，Ｑ３と下アーム素子部ＱＬ１，Ｑ４とを備える複数のレグ３１，３２を備え、複数のレグは互いに並列接続され、上アーム素子部と下アーム素子部の少なくとも一方は半導体スイッチング素子であるスイッチおよび逆並列ダイオードを備え、電力変換回路は、主リアクトルＬＭ１と、主リアクトルと各レグの上下アーム素子部間とに接続された副リアクトルＬＳ１、ＬＳ２とを備え、制御装置は、各スイッチをオン状態に切り替えるタイミングの位相差を制御するスイッチング制御部４１と、切替周期毎に最初にオン状態に切り替えられるスイッチを含むレグを切り替える切替部４２と、を備える。
【選択図】 図１

【特許請求の範囲】

【請求項1】

スイッチング回路（３０，６０，６１）を備える電力変換回路（２０，５０，５１）の制御装置（４０）であって、
前記スイッチング回路は、上アーム素子部（ＱＨ１～ＱＨ４）、および前記上アーム素子部の低電位側に直列接続された下アーム素子部（ＱＬ１～ＱＬ４）を含むレグ（３１～３４）を複数有し、
複数の前記レグは互いに並列接続され、
前記上アーム素子部および前記下アーム素子部のうち、一方の素子部は、半導体スイッチング素子（ＳＨ１～ＳＨ４，ＳＬ１～ＳＬ４）および前記半導体スイッチング素子に逆並列に接続される逆並列ダイオード（ＤＨ１～ＤＨ４，ＤＬ１～ＤＬ４）を有し、他方の素子部は、前記半導体スイッチング素子および前記逆並列ダイオード、または、前記逆並列ダイオードと同じ方向で接続されるダイオードを有し、
前記電力変換回路は、主リアクトル（ＬＭ１，ＬＭ１３，ＬＭ２４）と、副リアクトル（ＬＳ１～ＬＳ４）と、をさらに備え、
前記副リアクトルは、前記主リアクトルの一端と、複数の前記レグのうち少なくとも１つのレグが有する前記上アーム素子部及び前記下アーム素子部の接続点とを接続し、
前記制御装置は、スイッチング制御部（４１）と、切替部（４２）と、を備え、
前記スイッチング制御部は、
複数の前記レグに含まれる前記各半導体スイッチング素子のスイッチング制御を行い、
複数の前記レグのうち、基準レグに含まれる前記半導体スイッチング素子のオン状態への切り替えタイミングと、前記基準レグ以外の残余レグに含まれる前記半導体スイッチング素子であって、前記基準レグに含まれる前記半導体スイッチング素子と同アームの半導体スイッチング素子のオン状態への切り替えタイミングとの位相差を制御し、
前記切替部は、前記各半導体スイッチング素子の１スイッチング周期よりも長い切替周期（Ｔｃ）毎に、最初にオン状態に切り替えられる前記半導体スイッチング素子を含む前記レグを切り替える切替制御を実行する、電力変換回路の制御装置。

【請求項2】

前記レグとして、第１上アーム素子部（ＱＨ１）および第１下アーム素子部（ＱＬ１）を含む第１レグ（３１）と、第２上アーム素子部（ＱＨ２）および第２下アーム素子部（ＱＬ２）を含む第２レグ（３２）と、を備え、
前記副リアクトルとして、第１副リアクトル（ＬＳ１）および第２副リアクトル（ＬＳ２）を備え、
前記第１副リアクトルは、前記主リアクトルの一端と、前記第１上アーム素子部及び前記第１下アーム素子部の接続点とを接続し、
前記第２副リアクトルは、前記主リアクトルの一端と、前記第２上アーム素子部及び前記第２下アーム素子部の接続点とを接続し、
前記第１下アーム素子部および前記第２下アーム素子部は、前記半導体スイッチング素子（ＳＬ１，ＳＬ２）および前記逆並列ダイオード（ＤＬ１，ＤＬ２）を有し、
前記基準レグは、前記第１レグであり、
前記残余レグは、前記第２レグであり、
前記スイッチング制御部は、前記第１レグの前記第１下アーム素子部が有する前記半導体スイッチング素子のオン状態への切り替えタイミングと、前記第２レグの前記第２下アーム素子部が有する前記半導体スイッチング素子のオン状態への切り替えタイミングとの位相差を制御する、請求項１に記載の電力変換回路の制御装置。

【請求項3】

前記第１副リアクトル及び前記第２副リアクトルのインダクタンスが等しい請求項２に記載の電力変換回路の制御装置。

【請求項4】

前記第１副リアクトル及び前記第２副リアクトルが互いに磁気的に結合されている請求項２又は３に記載の電力変換回路の制御装置。

【請求項5】

前記切替部は、前記切替周期を、人が音を大きく感じる周波数範囲外に相当する長さに設定する請求項１～３のいずれか１項に記載の電力変換回路の制御装置。

【請求項6】

前記切替部は、前記切替周期を、周波数に換算して２５０Ｈｚ以下に相当する長さに設定する請求項１～３のいずれか１項に記載の電力変換回路の制御装置。

【請求項7】

前記切替部は、前記切替周期を、周波数に換算して８ｋＨｚ以上に相当する長さに設定する請求項１～３のいずれか１項に記載の電力変換回路の制御装置。

【請求項8】

前記切替部は、前記切替制御を実行する切替周期において、所定の条件を満たす場合には、前記切替制御を実行しない請求項１～３のいずれか１項に記載の電力変換回路の制御装置。

【請求項9】

前記レグは、前記半導体スイッチング素子に並列接続されたスナバコンデンサ（ＣＨ１～ＣＨ４，ＣＬ１～ＣＬ４）を含む請求項１～３のいずれか１項に記載の電力変換回路の制御装置。

【請求項10】

前記副リアクトルは、前記主リアクトルよりインダクタンスが小さい請求項１～３のいずれか１項に記載の電力変換回路の制御装置。

【請求項11】

スイッチング回路（３０，６０，６１）を備える電力変換回路（２０，５０，５１）の制御プログラムであって、
前記スイッチング回路は、上アーム素子部（ＱＨ１～ＱＨ４）、および前記上アーム素子部の低電位側に直列接続された下アーム素子部（ＱＬ１～ＱＬ４）を含むレグ（３１～３４）を複数有し、
複数の前記レグは互いに並列接続され、
前記上アーム素子部および前記下アーム素子部のうち、一方の素子部は、半導体スイッチング素子（ＳＨ１～ＳＨ４，ＳＬ１～ＳＬ４）および前記半導体スイッチング素子に逆並列に接続される逆並列ダイオード（ＤＨ１～ＤＨ４，ＤＬ１～ＤＬ４）を有し、他方の素子部は、前記半導体スイッチング素子および前記逆並列ダイオード、または、前記逆並列ダイオードと同じ方向で接続されるダイオードを有し、
前記電力変換回路は、主リアクトル（ＬＭ１，ＬＭ１３，ＬＭ２４）と、副リアクトル（ＬＳ１～ＬＳ４）と、をさらに備え、
前記副リアクトルは、前記主リアクトルの一端と、複数の前記レグのうち少なくとも１つのレグが有する前記上アーム素子部及び前記下アーム素子部の接続点とを接続し、
前記制御プログラムは、コンピュータに、スイッチング制御ステップと、切替ステップとを実行させ、
前記スイッチング制御ステップは、
複数の前記レグに含まれる前記各半導体スイッチング素子のスイッチング制御を行い、
複数の前記レグのうち、基準レグに含まれる前記半導体スイッチング素子のオン状態への切り替えタイミングと、前記基準レグ以外の残余レグに含まれる前記半導体スイッチング素子であって、前記基準レグに含まれる前記半導体スイッチング素子と同アームの半導体スイッチング素子のオン状態への切り替えタイミングとの位相差を制御するステップであり、
前記切替ステップは、前記各半導体スイッチング素子の１スイッチング周期よりも長い切替周期（Ｔｃ）毎に、最初にオン状態に切り替えられる前記半導体スイッチング素子を含む前記レグを切り替える切替制御を実行するステップである、電力変換回路の制御プログラム。

【発明の詳細な説明】

【技術分野】

【0001】

電力変換回路の制御装置および制御プログラムに関する。

【背景技術】

【0002】

特許文献１に、ソフトスイッチングコンバータが記載されている。このコンバータのスイッチング回路は、ダイオードＦＤ１，ＦＤ２と、半導体スイッチング素子ＳＷ１，ＳＷ２およびこれに逆並列に接続された逆並列ダイオードＡＰＤ１，ＡＰＤ２と、を直列接続したスイッチングアセンブリＰＳＡ１，ＰＳＡ２を並列接続した状態で備えている。ダイオードＦＤ１，ＦＤ２と、半導体スイッチング素子ＳＷ１，ＳＷ２との間には、それぞれ転流インダクタＬＣ１，ＬＣ２の一端が接続されている。２つの転流インダクタＬＣ１，ＬＣ２の他端は主インダクタＬＭに接続されている。半導体スイッチング素子ＳＷ１，ＳＷ２は、所定の位相差でスイッチング制御される。インダクタＬＭ，ＬＣ１，ＬＣ２の共振動作によりダイオードＦＤ１，ＦＤ２における逆方向電流が抑制されるため、半導体スイッチング素子ＳＷ１，ＳＷ２のターンオン時にスイッチング損失を低減したソフトスイッチングが可能となる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特許第４４７５６７６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１のように、ソフトスイッチングのために、一方の半導体スイッチング素子を常に先にターンオンし、他方の半導体スイッチング素子を常に後にターンオンすると、先にターンオンする半導体スイッチング素子は、後にターンオンする半導体スイッチング素子と比較して大きな電流が長時間流れ、発熱量が大きくなる。

【0005】

上記に鑑み、本発明は、ソフトスイッチング制御を実行可能な電力変換回路が備える複数の半導体スイッチング素子における発熱の偏りを緩和する技術を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明は、スイッチング回路を備える電力変換回路の制御装置を提供する。前記スイッチング回路は、上アーム素子部、および前記上アーム素子部の低電位側に直列接続された下アーム素子部を含むレグを複数有し、複数の前記レグは互いに並列接続され、前記上アーム素子部および前記下アーム素子部のうち、一方の素子部は、半導体スイッチング素子および前記半導体スイッチング素子に逆並列に接続される逆並列ダイオードを有し、他方の素子部は、前記半導体スイッチング素子および前記逆並列ダイオード、または、前記逆並列ダイオードと同じ方向で接続されるダイオードを有する。前記電力変換回路は、主リアクトルと、副リアクトルと、をさらに備え、前記副リアクトルは、前記主リアクトルの一端と、複数の前記レグのうち少なくとも１つのレグが有する前記上アーム素子部及び前記下アーム素子部の接続点とを接続する。前記制御装置は、スイッチング制御部と、切替部と、を備え、前記スイッチング制御部は、複数の前記レグに含まれる前記各半導体スイッチング素子のスイッチング制御を行い、複数の前記レグのうち、基準レグに含まれる前記半導体スイッチング素子のオン状態への切り替えタイミングと、前記基準レグ以外の残余レグに含まれる前記半導体スイッチング素子であって、前記基準レグに含まれる前記半導体スイッチング素子と同アームの半導体スイッチング素子のオン状態への切り替えタイミングとの位相差を制御し、前記切替部は、前記各半導体スイッチング素子の１スイッチング周期よりも長い切替周期毎に、最初にオン状態に切り替えられる前記半導体スイッチング素子を含む前記レグを切り替える切替制御を実行する。

【0007】

上記の制御装置においては、スイッチング制御部は、上記の電力変換回路のスイッチング回路部が備える複数のレグに含まれる各半導体スイッチング素子のスイッチング制御を行い、複数のレグのうち、基準レグに含まれる半導体スイッチング素子のオン状態への切り替えタイミングと、基準レグ以外の残余レグに含まれる半導体スイッチング素子であって、基準レグに含まれる半導体スイッチング素子と同アームの半導体スイッチング素子のオン状態への切り替えタイミングとの位相差を制御する。このスイッチング制御部が実行する制御により、半導体スイッチング素子のスイッチングがソフトスイッチングとなるように制御できる。最初にオン状態に切り替えられる半導体スイッチング素子を含むレグが固定化されていると、最初にオン状態に切り替えられる半導体スイッチング素子の発熱量が、他の半導体スイッチング素子の発熱量よりも大きい状態が固定化される。これに対し、切替部は、スイッチング制御部によって最初にオン状態に切り替えられる半導体スイッチング素子が含まれるレグを切り替える切替制御を実行する。この切替制御により、複数のレグに含まれる複数の半導体スイッチング素子のいずれかに発熱が偏る状態が固定化されること阻止できる。その結果、ソフトスイッチング制御を実行可能な電力変換回路が備える複数の半導体スイッチング素子における発熱の偏りを緩和できる。

【0008】

本発明は、また、上記の電力変換装置の制御プログラムとして提供することもできる。この制御プログラムは、コンピュータに、スイッチング制御ステップと、切替ステップとを実行させる。前記スイッチング制御ステップは、複数の前記レグに含まれる前記各半導体スイッチング素子のスイッチング制御を行い、複数の前記レグのうち、基準レグに含まれる前記半導体スイッチング素子のオン状態への切り替えタイミングと、前記基準レグ以外の残余レグに含まれる前記半導体スイッチング素子であって、前記基準レグに含まれる前記半導体スイッチング素子と同アームの半導体スイッチング素子のオン状態への切り替えタイミングとの位相差を制御するステップである。前記切替ステップは、前記各半導体スイッチング素子の１スイッチング周期よりも長い切替周期毎に、最初にオン状態に切り替えられる前記半導体スイッチング素子を含む前記レグを切り替える切替制御を実行するステップである。

【図面の簡単な説明】

【0009】

【図1】第１実施形態に係る電力変換回路の制御装置を含む電力変換システムを示す図。

【図2】第１実施形態に係る電力変換回路が備える半導体スイッチング素子の駆動信号と素子電流とを示す図。

【図3】等ラウドネス曲線を示す図。

【図4】第１実施形態に係る電力変換回路の制御フローチャート。

【図5】第２実施形態に係る電力変換回路を示す図。

【図6】第２実施形態に係る電力変換回路が備える半導体スイッチング素子の駆動信号と素子電流とを示す図。

【図7】第２実施形態に係る電力変換回路が備える半導体スイッチング素子の駆動信号と素子電流とを示す図。

【図8】第３実施形態に係る電力変換回路を示す図。

【図9】変形例に係る副リアクトルを示す図。

【図10】変形例に係る電力変換回路の制御フローチャート。

【図11】素子部と冷却水流路との位置関係を示す図。

【図12】素子部と冷却水流路との位置関係を示す図。

【発明を実施するための形態】

【0010】

（第１実施形態）
図１に示す電力変換システム１０は、電力変換回路２０と、制御装置４０とを備える。電力変換回路２０は、ＤＣＤＣコンバータであり、スイッチング回路３０と、主リアクトルＬＭ１と、第１，第２副リアクトルＬＳ１，ＬＳ２と、昇圧側高圧端子２５Ｈと、昇圧側低圧端子２５Ｌと、降圧側高圧端子２６Ｈと、降圧側低圧端子２６Ｌと、を備える。昇圧側高圧端子２５Ｈと昇圧側低圧端子２５Ｌとの間には、昇圧側コンデンサＣ２３および負荷２８が接続される。降圧側高圧端子２６Ｈと降圧側低圧端子２６Ｌとの間には、降圧側コンデンサＣ２４、および直流電源である電源２７が接続される。電力変換システム１０において電力変換回路２０および制御装置４０は、昇圧コンバータとして機能する。

【0011】

スイッチング回路３０は、第１レグ３１と、第２レグ３２とを備える。第１レグ３１と、第２レグ３２とは、昇圧側高圧端子２５Ｈおよび昇圧側低圧端子２５Ｌと、降圧側高圧端子２６Ｈおよび降圧側低圧端子２６Ｌとの間において互いに並列接続されている。

【0012】

第１レグ３１は、互いに直列接続された第１上アーム素子部ＱＨ１と第１下アーム素子部ＱＬ１とを備える。第２レグ３２は、互いに直列接続された第２上アーム素子部ＱＨ２と第２下アーム素子部ＱＬ２とを備える。第１上アーム素子部ＱＨ１，第２上アーム素子部ＱＨ２の高電位側は、昇圧側高圧端子２５Ｈに接続されており、低電位側は、それぞれ、第１下アーム素子部ＱＬ１，第２下アーム素子部ＱＬ２の高電位側に接続されている。第１下アーム素子部ＱＬ１，第２下アーム素子部ＱＬ２の低電位側は、昇圧側低圧端子２５Ｌ及び降圧側低圧端子２６Ｌに接続されている。素子部ＱＨ１，ＱＬ１，ＱＨ２，ＱＬ２は、それぞれ、半導体スイッチング素子である第１上アームスイッチＳＨ１、第１下アームスイッチＳＬ１、第２上アームスイッチＳＨ２、第２下アームスイッチＳＬ２と、各スイッチＳＨ１、ＳＬ１、ＳＨ２、ＳＬ２にそれぞれ逆並列に接続された逆並列ダイオードであるダイオードＤＨ１、ＤＬ１，ＤＨ２，ＤＬ２と、各スイッチＳＨ１、ＳＬ１、ＳＨ２、ＳＬ２にそれぞれ並列接続されたスナバコンデンサＣＨ１，ＣＬ１，ＣＨ２，ＣＬ２とを備える。

【0013】

半導体スイッチング素子であるスイッチＳＨ１、ＳＬ１、ＳＨ２、ＳＬ２は、絶縁ゲート型の半導体スイッチング素子であり、より具体的には、ｎチャネル型のＭＯＳＦＥＴである。スイッチＳＨ１、ＳＬ１、ＳＨ２、ＳＬ２は、高電位側端子であるドレインと、低電位側端子であるソースとを有している。なお、スイッチがｐチャネル型のＭＯＳＦＥＴである場合には、高電位側端子はソースであり、低電位型端子はドレインである。スイッチは、ＭＯＳＦＥＴに替えてＩＧＢＴであってもよい。スイッチがｎチャネル型のＩＧＢＴである場合には、高電位側端子はコレクタであり、低電位側端子はエミッタである。スイッチがｐチャネル型のＩＧＢＴである場合には、高電位側端子はエミッタであり、低電位側端子はコレクタである。ダイオードＤＨ１、ＤＬ１，ＤＨ２，ＤＬ２は、スイッチＳＨ１、ＳＬ１、ＳＨ２、ＳＬ２と別個のダイオード素子であってもよいし、ＲＣ－ＩＧＢＴ素子のように半導体スイッチング素子と同一の半導体基板に作り込まれていてもよい。スナバコンデンサＣＨ１，ＣＬ１，ＣＨ２，ＣＬ２は、スイッチＳＨ１、ＳＬ１、ＳＨ２、ＳＬ２の遮断時に生じる過渡的な高電圧を吸収するため、スイッチＳＨ１、ＳＬ１、ＳＨ２、ＳＬ２におけるターンオフ損失の低減に寄与する。

【0014】

主リアクトルＬＭ１の第１端は、降圧側高圧端子２６Ｈに接続されている。第１副リアクトルＬＳ１の第１端は、主リアクトルＬＭ１の第２端に接続されている。第１副リアクトルＬＳ１の第２端は、第１上アーム素子部ＱＨ１の低電位側と第１下アーム素子部ＱＬ１の高電位側とに接続されている。第２副リアクトルＬＳ２の第１端は、主リアクトルＬＭ１の第２端に接続されている。第２副リアクトルＬＳ２の第２端は、第２上アーム素子部ＱＨ２の低電位側と第２下アーム素子部ＱＬ２の高電位側とに接続されている。副リアクトルＬＳ１、ＬＳ２は、インダクタンスの等しいインダクタであり、これにより、第１レグ３１と第２レグ３２とに流れる電流のばらつきを抑制できる。主リアクトルＬＭ１は、副リアクトルＬＳ１、ＬＳ２よりもインダクタンスの大きいインダクタである。スイッチＳＨ１、ＳＬ１、ＳＨ２、ＳＬ２をターンオフする際に第１，第２副リアクトルＬＳ１、ＬＳ２を流れる電流が反転し、スイッチＳＨ１、ＳＬ１、ＳＨ２、ＳＬ２をターンオフした際の逆回復電流を調整してスイッチング損失の低減に寄与する。第１，第２副リアクトルＬＳ１、ＬＳ２のインダクタンスが主リアクトルＬＭ１のインダクタンスよりも低くなるように設計することにより、スイッチＳＨ１、ＳＬ１、ＳＨ２、ＳＬ２をターンオフする際に第１，第２副リアクトルＬＳ１、ＬＳ２を流れる電流が反転するまでの時間が極端に長くなることを抑制できる。

【0015】

制御装置４０は、スイッチング制御部４１（ＳＷ制御部４１）と、切替部４２とを備える。制御装置４０は、ＣＰＵ、ＲＯＭ、ＲＡＭ、フラッシュメモリ等からなる周知のマイクロコンピュータ（マイコン）を主体に構成されている。例えば、ＣＰＵがＲＯＭにインストールされている電力変換プログラムを実行することで制御装置４０が備えるスイッチング制御部４１および切替部４２等の機能を実現する。マイコンによって提供される機能は、実体的なメモリ装置に記録されたソフトウエアおよびそれを実行するコンピュータ、ソフトウエアのみ、ハードウエアのみ、あるいはそれらの組合せによって提供されるものであってもよい。例えば、マイコンがハードウエアである電子回路によって提供される場合、それは多数の論理回路を含むデジタル回路、又はアナログ回路によって提供することができる。例えば、マイコンは、自身が備える記憶部としての非遷移的実体的記録媒体に格納されたプログラムを実行する。プログラムには、例えば、後述する電池制御処理のプログラムが含まれる。プログラムが実行されることにより、プログラムに対応する方法が実行される。記憶部は、例えば不揮発性メモリである。なお、記憶部に記憶されたプログラムは、例えば、インターネット等のネットワークを介して更新可能である。

【0016】

スイッチング制御部４１は、スイッチＳＨ１、ＳＬ１、ＳＨ２、ＳＬ２を操作対象とし、スイッチＳＨ１、ＳＬ１、ＳＨ２、ＳＬ２のゲート駆動信号を制御することにより、スイッチＳＨ１、ＳＬ１、ＳＨ２、ＳＬ２のオンオフ制御を実行する。ゲート駆動信号は、オン状態を指示するオン指令又はオフ状態を指示するオフ指令のいずれかをとる。スイッチング制御部４１は、第１レグ３１および第２レグ３２に含まれるスイッチＳＨ１、ＳＬ１、ＳＨ２、ＳＬ２をスイッチング制御する際の位相差を制御して、スイッチＳＨ１、ＳＬ１、ＳＨ２、ＳＬ２を所定の順序でスイッチングするスイッチング制御を実行する。

【0017】

図２は、第１下アーム素子部ＱＬ１および第２下アーム素子部ＱＬ２におけるスイッチＳＬ１，ＳＬ２を制御するゲート駆動信号と、第１下アーム素子部ＱＬ１に流れる素子電流ＩＱＬ１および第２下アーム素子部ＱＬ２に流れる素子電流ＩＱＬ２を示している。素子電流ＩＱＬ１、ＩＱＬ２は、同じスケールで表示されており、スイッチＳＬ１、ＳＬ２のドレイン側からソース側に流れる方向の電流を正とし、その逆方向であるダイオードＤＬ１，ＤＬ２の導通方向に流れる電流の方向を負とする。スイッチング制御部４１は、例えば、図２に示すゲート駆動信号によって素子部ＱＬ１，ＱＬ２のスイッチＳＬ１、ＳＬ２をスイッチング制御する。スイッチング制御部４１は、第１下アームスイッチＳＬ１のゲート駆動信号と、第２下アームスイッチＳＬ２のゲート駆動信号との間の位相差を設定することにより、スイッチＳＬ１，ＳＬ２のスイッチングのタイミングをずらしている。図示していないが、スイッチング制御部４１により、第１上アームスイッチＳＨ１は、第１下アームスイッチＳＬ１のゲート駆動信号に対する反転信号により制御される。第２上アームスイッチＳＨ２は、第２下アームスイッチＳＬ２のゲート駆動信号に対する反転信号により制御される。すなわち、スイッチング制御部４１は、第１レグ３１を構成する第１上アームスイッチＳＨ１，第１下アームスイッチＳＬ１を、デッドタイムを挟みつつ交互にオン状態に切り替えられるようにスイッチング制御する。また、スイッチング制御部４１は、第２レグ３２を構成する第２上アームスイッチＳＨ２，第２下アームスイッチＳＬ２を、デッドタイムを挟みつつ交互にオン状態に切り替えられるようにスイッチング制御する。本実施形態において、各スイッチＳＨ１，ＳＬ１，ＳＨ２，ＳＬ２の１スイッチング周期Ｔｓｗは同じ長さである。

【0018】

制御装置４０により実行される処理について更に説明する。第１レグ３１を基準レグとし、第２レグ３２を残余レグとして、第１下アームスイッチＳＬ１をオン状態に切り替える第１タイミングに対して、第２下アームスイッチＳＬ２をオン状態に切り替える第２タイミングを正の位相差となるように制御すると、第２下アームスイッチＳＬ２を第１下アームスイッチＳＬ１よりも遅いタイミングでオン状態に切り替えることができる。また、第２上アームスイッチＳＨ２を第１上アームスイッチＳＨ１よりも遅いタイミングでオフ状態に切り替えることができる。この場合、第１レグ３１を進みレグと呼び、第２レグ３２を遅れレグと呼ぶことがある。また、第１タイミングに対して第２タイミングを負の位相差となるように制御すると、第２下アームスイッチＳＬ２を第１下アームスイッチＳＬ１よりも早いタイミングでオン状態に切り替えることができる。この場合、第１レグ３１を遅れレグと呼び、第２レグ３２を進みレグと呼ぶことがある。

【0019】

切替部４２は、所定の切替周期Ｔｃ毎に、切替制御を実行する。本実施形態において、切替周期Ｔｃは、１スイッチング周期Ｔｓｗよりも長い周期に設定され、具体的には例えば、２スイッチング周期「２×Ｔｓｗ」よりも長い周期に設定されている。切替周期Ｔｃは、スイッチング周期Ｔｗの整数倍に設定されていることが好ましい。切替制御は、スイッチング制御において最初にオン状態に切り替えられる半導体スイッチング素子を含むレグを切り替える制御である。具体的には、切替部４２は、切替周期Ｔｃが経過する毎に、第１タイミングに対する第２タイミングの位相差の正負を切り替える。

【0020】

最初にスイッチングされる半導体スイッチング素子を含むレグが、第１レグ３１である場合には、第１下アーム素子部ＱＬ１および第２上アーム素子部ＱＨ２が昇圧回路として機能する主回路となる。第１下アームスイッチＳＬ１がオン状態に切り替えられることにより電源２７からの電力が主リアクトルＬＭ１に蓄えられ、第１下アームスイッチＳＬ１がオフ状態に切り替えられることにより主リアクトルＬＭ１に蓄えられたエネルギーが負荷２８側に出力される。第２下アーム素子部ＱＬ２および第１上アーム素子部ＱＨ１は、ソフトスイッチングを行うための補助回路となる。最初にオン状態に切り替えられる半導体スイッチング素子を含むレグが、第２レグ３２である場合には、第２下アーム素子部ＱＬ２および第１上アーム素子部ＱＨ１が昇圧回路として機能する主回路となる。第２下アームスイッチＳＬ２がオン状態に切り替えられることにより電源２７からの電力が主リアクトルＬＭ１に蓄えられ、第２下アームスイッチＳＬ２がオフ状態に切り替えられることにより主リアクトルＬＭ１に蓄えられたエネルギーが負荷２８側に出力される。第１下アーム素子部ＱＬ１および第２上アーム素子部ＱＨ２は、ソフトスイッチングを行うための補助回路となる。

【0021】

図２に示すように、スイッチング制御部４１は、時刻ｔ１～時刻ｔ２の間は、第１下アームスイッチＳＬ１を第１タイミングでオン状態に切り替え、第２下アームスイッチＳＬ２をオン状態に切り替える第２タイミングを第１タイミングに対して正の位相差となるように制御する。このように位相差を制御することにより、第２上アームスイッチＳＨ２および第２下アームスイッチＳＬ２を、第１上アームスイッチＳＨ１および第１下アームスイッチＳＬ１よりも遅いタイミングでスイッチングすることができる。なお、上記位相差は電力変換回路２０に要求される出力電圧の大きさによって決定できる。例えば、スイッチング制御部４１は、入力電圧に対して要求される出力電圧が大きいほど位相差を小さくしてスイッチＳＬ１とスイッチＳＬ４のオン状態が重なる時間を長くする。時刻ｔ１～時刻ｔ２までの間において、最初にスイッチングされる半導体スイッチング素子を含むレグは、第１上アームスイッチＳＨ１および第１下アームスイッチＳＬ１を含む第１レグ３１である。第１レグ３１を最初にスイッチングする順序でスイッチング制御を実行している間は、図２に示すように、第１下アーム素子部ＱＬ１に流れる正の素子電流ＩＱＬ１は、第２下アーム素子部ＱＬ２に流れる正の素子電流ＩＱＬ２と比較して、大きい電流が長時間流れる状態となる。このため、第１下アーム素子部ＱＬ１の第１下アームスイッチＳＬ１における発熱量が、第２下アーム素子部ＱＬ２の第２下アームスイッチＳＬ２における発熱量よりも大きくなる。

【0022】

図２に示すように、第１下アームスイッチＳＬ１がオン状態に切り替えられ、第１上アームスイッチＳＨ１がオフ状態に切り替えられると、第２上アームスイッチＳＨ２はオン状態となり、第２下アームスイッチＳＬ２はオフ状態となる。この場合、電源２７から主リアクトルＬＭ１、第１副リアクトルＬＳ１、第１下アームスイッチＳＬ１に電流が流れ、素子電流ＩＱＬ１は正の値となって上昇する。素子電流ＩＱＬ２は負の値であり、ダイオードＤＬ２に電流が流れているが、この電流は零に向かって小さくなる。次に、第２下アームスイッチＳＬ２がオン状態に切り替えられ、第２上アームスイッチＳＨ２がオフ状態に切り替えられると、第１下アームスイッチＳＬ１はオン状態となり、第１上アームスイッチＳＨ１はオフ状態となる。この場合、素子電流ＩＱＬ１は略一定の正の値となり、素子電流ＩＱＬ２は負の値であるが零に向かって小さくなる。

【0023】

次に、第１下アームスイッチＳＬ１がオフ状態に切り替えられ、第１上アームスイッチＳＨ１がオン状態に切り替えられると、第２下アームスイッチＳＬ２はオン状態となり、第２上アームスイッチＳＨ２はオフ状態となる。この場合、素子電流ＩＱＬ１はほぼ零になり、素子電流ＩＱＬ２は正の値となって上昇する。次に、第２下アームスイッチＳＬ２がオフ状態に切り替えられ、第２上アームスイッチＳＨ２がオン状態に切り替えられると、第１上アームスイッチＳＨ１はオン状態となり、第１下アームスイッチＳＬ１はオフ状態となる。この場合、素子電流ＩＱＬ１および素子電流ＩＱＬ２はほぼ零となる。

【0024】

時刻ｔ１～時刻ｔ２の期間の長さは、切替周期Ｔｃの長さに相当する。すなわち、時刻ｔ２は、時刻ｔ１から切替周期Ｔｃ後の時刻である。図２に示すように、時刻ｔ２において、切替部４２により、最初にスイッチングされる半導体スイッチング素子を含むレグが、第１レグ３１から第２レグ３２に切り替わると、素子電流ＩＱＬ１と素子電流ＩＱＬ２の挙動も入れ替わる。

【0025】

時刻ｔ２において、切替部４２は、第２下アームスイッチＳＬ２をオン状態に切り替える第２基準タイミングを、第１下アームスイッチＳＬ１をオン状態に切り替える第１タイミングに対して負の位相差となるように制御する。このように位相差を制御することにより、第２上アームスイッチＳＨ２，第２下アームスイッチＳＬ２を第１上アームスイッチＳＨ１，第１下アームスイッチＳＬ１よりも早いタイミングでスイッチングすることができる。時刻ｔ２～時刻ｔ３までの間において、最初にスイッチングされる半導体スイッチング素子を含むレグは、第２上アームスイッチＳＨ２，第２下アームスイッチＳＬ２を含む第２レグ３２である。第２レグ３２を最初にスイッチングする順序でスイッチング制御を実行している間は、図２に示すように、第２下アーム素子部ＱＬ２に流れる正の素子電流ＩＱＬ２は、第１下アーム素子部ＱＬ１に流れる正の素子電流ＩＱＬ１と比較して、大きい電流が長時間流れる状態となる。このため、第２下アーム素子部ＱＬ２の第２下アームスイッチＳＬ２における発熱量が、第１下アーム素子部ＱＬ１の第１下アームスイッチＳＬ１における発熱量よりも大きくなる。

【0026】

時刻ｔ２～時刻ｔ３の期間の長さは、切替周期Ｔｃの長さに相当する。すなわち、時刻ｔ３は、時刻ｔ２から切替周期Ｔｃ後の時刻である。時刻ｔ３において、切替部４２は、再度、第２下アームスイッチＳＬ２をオン状態に切り替える第２タイミングを、第１下アームスイッチＳＬ１をオン状態に切り替える第１タイミングに対して正の位相差となるように制御する。切替周期Ｔｃが経過する毎に、第２上アームスイッチＳＨ２，第２下アームスイッチＳＬ２をスイッチングするタイミングにおけるタイミングに対する位相差の正負を切り替える。このように、切替周期Ｔｃが経過する毎に、最初にスイッチングされる半導体スイッチング素子を含むレグを、第１レグ３１と第２レグ３２との間で切り替えることができる。これにより、電力変換回路２０が備える第１上アームスイッチＳＨ１スイッチＳＨ１、ＳＬ１、ＳＨ２、ＳＬ２における発熱の偏りを緩和できる。

【0027】

切替周期Ｔｃは、人が音を大きく感じる周波数範囲外となる長さに設定することが好ましい。切替制御により生じ得る耳障りな音を抑制できる。人が音を大きく感じる周波数範囲は、例えば、図３に示す等ラウドネス曲線によって表される。図３の縦軸は、音圧レベル（単位はｄＢ）を示し、横軸は、周波数（単位はＨｚ）を示している。ラウドネスとは、人が感じる音の大きさを意味し、音圧レベルが同じであっても、音の周波数によりラウドネスは異なる。ラウドネスが等しくなる音圧レベルを結んだ等高線が図３に示す等ラウドネス曲線である。

【0028】

図３の参照番号Ｌ１は、ＩＳＯ２２６の規格により定められる標準等ラウドネスレベル曲線である。図３より、２５０Ｈｚ超～８０００Ｈｚ未満の周波数範囲では、等ラウドネス曲線において音圧レベルが５０ｄＢ以下程度に低い状態であるのに対して、その他の周波数範囲では、音圧レベルが５０ｄＢを超える程度に高い状態である。同じ音圧レベルの音であっても、２５０Ｈｚ超～８０００Ｈｚ未満の周波数範囲の音は、２５０Ｈｚ以下もしくは８０００Ｈｚ以上の周波数範囲の音と比較して、ラウドネスが大きく、人が大きな音に感じる。

【0029】

上述したとおり、切替周期Ｔｃは、人が音を大きく感じる周波数範囲外に相当する長さに設定することが好ましい。すなわち、切替周期Ｔｃの期間内のスイッチング制御の周波数が、人が音を大きく感じる周波数に相当する周波数範囲外となるように、切替周期Ｔｃが設定されることが好ましい。図３より、標準等ラウドネスレベル曲線によれば、切替周期Ｔｃは、周波数に換算して２５０Ｈｚ以下に相当する長さに設定することが好ましい。もしくは、切替周期Ｔｃは、周波数に換算して８ｋＨｚ以上に相当する長さに設定することが好ましい。このように切替周期Ｔｃを設定することにより、切替制御により生じ得る耳障りな音を抑制できる。なお、図３に示す等ラウドネス曲線は、一例として挙げたものであり、他の規格を用いてもよい。

【0030】

切替制御により生じ得る耳障りな音を抑制するためには、人の可聴周波数範囲（２０Ｈｚ～２０ｋＨｚ）外となる長さに、切替周期Ｔｃを設定することが、より好ましい。切替周期Ｔｃは、周波数に換算して２０Ｈｚ以下に相当する長さ、もしくは、周波数に換算して２０ｋＨｚ以上に相当する長さに設定することにより、より確実に切替制御により生じ得る耳障りな音を抑制できる。

【0031】

図４は、制御装置４０が実行する電力変換回路２０の制御処理のフローチャートである。図４のフローチャートに示す処理は、制御装置４０を構成するＣＰＵがＲＯＭにインストールされている電力変換プログラムを実行することにより実現され、電力変換の要求があるときに、所定の間隔で繰り返し実行される。

【0032】

ステップＳ１０１では、第１タイミングに基づいて、第１上アームスイッチＳＨ１および第１下アームスイッチＳＬ１をスイッチングし、第２タイミングに基づいて、第２上アームスイッチＳＨ２および第２下アームスイッチＳＬ２をスイッチングする。また、第２下アームスイッチＳＬ２をオン状態に切り替える第２タイミングの位相差が、第１下アームスイッチＳＬ１をオン状態に切り替える第１タイミングに対して、正の位相差となるように制御する。以下、この順序でスイッチング制御することを、正の位相差制御と称することがある。正の位相差制御を実行している間は、図２の時刻ｔ１～時刻ｔ２の期間に示すように、第２上アームスイッチＳＨ２および第２下アームスイッチＳＬ２は、第１上アームスイッチＳＨ１および第１下アームスイッチＳＬ１よりも遅いタイミングでスイッチング制御される。

【0033】

ステップＳ１０２では、正の位相差制御の開始時からの経過時間Ｔｐが、切替周期Ｔｃ以上であるか否かを判定する。Ｔｐ≧Ｔｃである場合には、ステップＳ１０３に進む。Ｔｐ＜Ｔｃである場合には、ステップＳ１０１に戻り、正の位相差制御を継続する。

【0034】

ステップＳ１０３では、位相差の正負を切り替える。そして、第１タイミングに対する第２タイミングの位相差が負の位相差となるように制御する。以下、この順序でスイッチング制御することを、負の位相差制御と称することがある。負の位相差制御を実行している間は、図２の時刻ｔ２～時刻ｔ３の期間に示すように、第２上アームスイッチＳＨ２および第２下アームスイッチＳＬ２は、第１上アームスイッチＳＨ１および第１下アームスイッチＳＬ１よりも早いタイミングでスイッチング制御される。

【0035】

ステップＳ１０５では、正の位相差制御の開始時からの経過時間Ｔｎが、切替周期Ｔｃ以上であるか否かを判定する。Ｔｐ＜Ｔｃである場合には、ステップＳ１０４に戻り、負の位相差制御を継続する。Ｔｎ≧Ｔｃである場合には、ステップＳ１０６に進む。ステップＳ１０６では、位相差の正負を切り替えて、処理を終了する。

【0036】

上記のとおり、制御装置４０が実行する電力変換回路２０の制御プログラム、およびこれによって実施される電力変換回路２０の制御方法は、ステップＳ１０１，Ｓ１０４に示すように、複数のレグ（第１レグ３１，第２レグ３２）に含まれるスイッチＳＨ１、ＳＬ１、ＳＨ２、ＳＬ２をスイッチング制御する際の位相差を制御して、スイッチＳＨ１、ＳＬ１、ＳＨ２、ＳＬ２を所定の順序でスイッチングするスイッチング制御を実行する、スイッチング制御ステップに相当するステップを含んでいる。このため、スイッチＳＨ１、ＳＬ１、ＳＨ２、ＳＬ２をソフトスイッチングでスイッチングできる。また、ステップＳ１０２，Ｓ１０３，Ｓ１０５，Ｓ１０６に示すように、切替周期Ｔｃが経過する毎に、スイッチング制御において最初にスイッチング制御される半導体スイッチング素子が含まれるレグを切り替える切替制御を実行する、切替ステップを含んでいる。より具体的には、ステップＳ１０２，Ｓ１０３，Ｓ１０５，Ｓ１０６において、切替周期Ｔｃが経過する毎に、位相差の正負を切替えることにより、最初にスイッチング制御するレグを、第１レグ３１と第２レグ３２との間で切り替える。このため、第１レグ３１および第２レグ３２に含まれるスイッチＳＨ１、ＳＬ１、ＳＨ２、ＳＬ２のいずれかに発熱が偏る状態が固定化されること阻止できる。その結果、ソフトスイッチング制御を実行可能な電力変換回路２０が備えるスイッチＳＨ１、ＳＬ１、ＳＨ２、ＳＬ２における発熱の偏りを緩和できる。

【0037】

（第２実施形態）
図５に示す電力変換システム１１は、電力変換回路５０と、制御装置４０とを備える。電力変換回路５０は、スイッチング回路６０が、第１レグ３１および第２レグ３２に加えて、さらに並列接続された第３レグ３３をさらに備える点、および、第３レグ３３に接続される第３副リアクトルＬＳ３をさらに備える点において、スイッチング回路３０と相違している。第３レグ３３は、第２レグ３２と、昇圧側コンデンサＣ２３および負荷２８との間に接続されている。

【0038】

第３レグ３３は、互いに直列接続された第３上アーム素子部ＱＨ３と第３下アーム素子部ＱＬ３とを備える。素子部ＱＨ３，ＱＬ３は、素子部ＱＨ１，ＱＬ１，ＱＨ２，ＱＬ２と同様の素子によって構成されている。素子部ＱＨ３は、素子部ＱＨ１，ＱＬ１，ＱＨ２，ＱＬ２と同様に、半導体スイッチング素子である第３上アームスイッチＳＨ３と、第３上アームスイッチＳＨ３に逆並列に接続されたダイオードＤＨ３と、第３上アームスイッチＳＨ３に並列接続されたスナバコンデンサＣＨ３とを備える。同様に、素子部ＱＬ３は、半導体スイッチング素子である第３下アームスイッチＳＬ３と、第３下アームスイッチＳＬ３に逆並列に接続されたダイオードＤＬ３と、第３下アームスイッチＳＬ３並列接続されたスナバコンデンサＣＬ３とを備える。第３副リアクトルＬＳ３の第１端は、主リアクトルＬＭ１の第２端に接続されている。第３副リアクトルＬＳ３の第２端は、第３上アーム素子部ＱＨ３の低電位側と第３下アーム素子部ＱＬ３の高電位側とに接続されている。第３副リアクトルＬＳ３は、第１，第２副リアクトルＬＳ１、ＬＳ２とインダクタンスの等しいインダクタである。

【0039】

スイッチング制御部４１は、スイッチＳＨ１～ＳＨ３，ＳＬ１～ＳＬ３を操作対象とし、スイッチＳＨ１～ＳＨ３，ＳＬ１～ＳＬ３のゲート駆動信号を制御することにより、スイッチＳＨ１～ＳＨ３，ＳＬ１～ＳＬ３のオンオフ制御を実行する。スイッチング制御部４１は、第１～第３レグ３１～３３に含まれるスイッチＳＨ１～ＳＨ３、ＳＬ１～ＳＬ３をスイッチング制御する際の位相差を制御して、スイッチＳＨ１～ＳＨ３、ＳＬ１～ＳＬ３を所定の順序でスイッチングするスイッチング制御を実行する。第３上アームスイッチＳＨ３は、第３下アームスイッチＳＬ３のゲート駆動信号に対する反転信号により制御される。つまり、スイッチング制御部４１は、第３レグ３３を構成する第３上アームスイッチＳＨ３，第３下アームスイッチＳＬ３を、デッドタイムを挟みつつ交互にオン状態に切り替えられるようにスイッチング制御する。本実施形態において、各スイッチＳＨ１，ＳＬ１，ＳＨ２，ＳＬ２，ＳＨ３，ＳＬ３の１スイッチング周期Ｔｓｗは同じ長さである。

【0040】

図６は、第１下アーム素子部ＱＬ１、第２下アーム素子部ＱＬ２および第３下アーム素子部ＱＬ３におけるスイッチＳＬ１～ＳＬ３を制御するゲート駆動信号と、第１下アーム素子部ＱＬ１に流れる素子電流ＩＱＬ１、第２下アーム素子部ＱＬ２に流れる素子電流ＩＱＬ２および第３下アーム素子部ＱＬ３に流れる素子電流ＩＱＬ３を示す。素子電流ＩＱＬ１～ＩＱＬ３は同じスケールで表示されている。スイッチング制御部４１は、第１下アームスイッチＳＬ１、第２下アームスイッチＳＬ２、および第３下アームスイッチＳＬ３のゲート駆動信号において互いに位相差を設定することにより、スイッチングのタイミングがずれるように制御する。例えば、図６に示すように、スイッチング制御部４１は、第１レグ３１を基準レグとし、第２レグ３２および第３レグ３３を残余レグとして、第１下アームスイッチＳＬ１を第１タイミングでオン状態に切り替え、第２下アームスイッチＳＬ２をオン状態に切り替える第２タイミングを第１タイミングに対して正の位相差（位相差：＋Ａ）となるように制御する。スイッチング制御部４１は、第３下アームスイッチＳＬ３を第３タイミングでオン状態に切り替え、第３基準タイミングを第１タイミングに対してより大きい正の位相差（位相差：＋２Ａ）となるように制御する。これにより、第１レグ３１，第２レグ３２，第３レグ３３の順序で、スイッチング制御が実行される。図６に示すように、第１下アーム素子部ＱＬ１に流れる正の素子電流ＩＱＬ１は、第２下アーム素子部ＱＬ２に流れる正の素子電流ＩＱＬ２および第３下アーム素子部ＱＬ３に流れる正の素子電流ＩＱＬ３と比較して、大きい電流が長時間流れる状態となる。このため、第１下アーム素子部ＱＬ１の第１下アームスイッチＳＬ１における発熱量が、第２下アーム素子部ＱＬ２の第２下アームスイッチＳＬ２における発熱量および第３下アーム素子部ＱＬ３の第３下アームスイッチＳＬ３における発熱量よりも大きくなる。

【0041】

切替部４２は、所定の切替周期Ｔｃ毎に、スイッチング制御において最初にスイッチングされる半導体スイッチング素子が含まれるレグを切り替える切替制御を実行する。例えば、図６に示すように、時刻ｔ１から切替周期Ｔｃが経過した時刻ｔ２において、切替部４２は、スイッチＳＨ２，ＳＬ２，ＳＨ３，ＳＬ３をスイッチングするタイミングにおけるタイミングに対する位相差の正負を切り替える。具体的には、第２下アームスイッチＳＬ２をオン状態に切り替える第２タイミングを第１タイミングに対して正の位相差（位相差：＋Ａ）から負の位相差（位相差－Ａ）に切替制御する。切替部４２は、第３下アームスイッチＳＬ３をオン状態に切り替える第３基準タイミングを第１タイミングに対して正の位相差（位相差：＋２Ａ）から負の位相差（位相差：－２Ａ）に切替制御する。これにより、第３レグ３３，第２レグ３２，第１レグ３１の順序で、スイッチング制御が実行され、最初にスイッチングされる半導体スイッチング素子を含むレグを切り替えることができる。図６に示すように、時刻ｔ２以降において、第３下アーム素子部ＱＬ３に流れる正の素子電流ＩＱＬ３は、第１下アーム素子部ＱＬ１に流れる正の素子電流ＩＱＬ１および第２下アーム素子部ＱＬ２に流れる正の素子電流ＩＱＬ２おと比較して、大きい電流が長時間流れる状態となる。このため、第３下アーム素子部ＱＬ３の第３下アームスイッチＳＬ３における発熱量が、第１下アーム素子部ＱＬ１の第１下アームスイッチＳＬ１における発熱量および第２下アーム素子部ＱＬ２の第２下アームスイッチＳＬ２における発熱量よりも大きくなる。

【0042】

また、図７に示すように、第２上アームスイッチＳＨ２および第２下アームスイッチＳＬ２をスイッチングするタイミングについては変更しないで、第３下アームスイッチＳＬ３をオン状態に切り替える第３タイミングを第１タイミングに対して負の位相差（位相差：－Ａ）に切替制御してもよい。これにより、第３レグ３３，第１レグ３１，第２レグ３２の順序で、スイッチング制御が実行され、最初にスイッチングされる半導体スイッチング素子を含むレグを切り替えることができる。発熱の偏りを抑制するという観点から、最初にスイッチングする順序でスイッチング制御を実行するレグは、第１レグ３１，第２レグ３２、第３レグ３３のうちから偏りなく設定されるように切替制御が実行されることが好ましい。

【0043】

（第３実施形態）
図８に示す電力変換システム１２は、電力変換回路５１と、制御装置４０とを備える。電力変換回路５１は、スイッチング回路６１が、第１レグ３１および第２レグ３２に加えて、さらに並列接続された第３レグ３３および第４レグ３４をさらに備える点、１つの主リアクトルＬＭ１に替えて、２つの第１，第２主リアクトルＬＭ１３，ＬＭ２４を備える点、および、第３レグ３３に接続される第３副リアクトルＬＳ３および第４レグ３４に接続される第４副リアクトルＬＳ４をさらに備える点において、スイッチング回路３０と相違している。第３レグ３３および第４レグ３４は、第２レグ３２と、昇圧側コンデンサＣ２３および負荷２８との間に接続されている。

【0044】

第３レグ３３は、互いに直列接続された第３上アーム素子部ＱＨ３と第３下アーム素子部ＱＬ３とを備える。素子部ＱＨ３，ＱＬ３は、素子部ＱＨ１，ＱＬ１，ＱＨ２，ＱＬ２と同様の素子によって構成されている。素子部ＱＨ３は、素子部ＱＨ１，ＱＬ１，ＱＨ２，ＱＬ２と同様に、半導体スイッチング素子である第３上アームスイッチＳＨ３と、第３上アームスイッチＳＨ３に逆並列に接続されたダイオードＤＨ３と、第３上アームスイッチＳＨ３に並列接続されたスナバコンデンサＣＨ３とを備える。同様に、素子部ＱＬ３は、半導体スイッチング素子である第３下アームスイッチＳＬ３と、第３下アームスイッチＳＬ３に逆並列に接続されたダイオードＤＬ３と、第３下アームスイッチＳＬ３並列接続されたスナバコンデンサＣＬ３とを備える。

【0045】

第４レグ３４は、互いに直列接続された第４上アーム素子部ＱＨ４と、第４下アーム素子部ＱＬ４とを備える。素子部ＱＨ４，ＱＬ４は、素子部ＱＨ１～ＱＨ３，ＱＬ１～ＱＬ３と同様の素子によって構成されている。素子部ＱＨ４は、素子部ＱＨ１～ＱＨ３，ＱＬ１～ＱＬ３と同様に、半導体スイッチング素子である第４上アームスイッチＳＨ４と、第４上アームスイッチＳＨ４に逆並列に接続されたダイオードＤＨ４と、第４上アームスイッチＳＨ４に並列接続されたスナバコンデンサＣＨ４とを備える。素子部ＱＬ４は、素子部ＱＨ１～ＱＨ３，ＱＬ１～ＱＬ３と同様に、半導体スイッチング素子である第４下アームスイッチＳＬ４と、第４下アームスイッチＳＬ４に逆並列に接続されたダイオードＤＬ４と、第４下アームスイッチＳＬ４に並列接続されたスナバコンデンサＣＬ４とを備える。

【0046】

第１，第２主リアクトルＬＭ１３、ＬＭ２４はインダクタンスが等しいインダクタであり、互いに並列接続されている。第３，第４副リアクトルＬＳ３，ＬＳ４は、第１，第２副リアクトルＬＳ１、ＬＳ２とインダクタンスの等しいインダクタである。第１，第２副リアクトルＬＳ１、ＬＳ２は互いに並列接続されており、第３，第４副リアクトルＬＳ３，ＬＳ４は互いに並列接続されている。

【0047】

第１副リアクトルＬＳ１の第１端は、第１主リアクトルＬＭ１３に接続されており、第２端は、第１上アーム素子部ＱＨ１の低電位側と第１下アーム素子部ＱＬ１の高電位側に接続されている。第２副リアクトルＬＳ２の第１端は、第１主リアクトルＬＭ１３に接続されており、第２端は、第２上アーム素子部ＱＨ２の低電位側と第２下アーム素子部ＱＬ２の高電位側に接続されている。

【0048】

第３副リアクトルＬＳ３の第１端は、第２主リアクトルＬＭ２４に接続されており、第２端は、第３上アーム素子部ＱＨ３の低電位側と第３下アーム素子部ＱＬ３の高電位側に接続されている。第４副リアクトルＬＳ４の第１端は、第２主リアクトルＬＭ２４に接続されており、第２端は、第４上アーム素子部ＱＨ４の低電位側と第４下アーム素子部ＱＬ４の低電位側に接続されている。

【0049】

スイッチング制御部４１は、スイッチＳＨ１～ＳＨ４，ＳＬ１～ＳＬ４を操作対象とし、スイッチＳＨ１～ＳＨ４，ＳＬ１～ＳＬ４のゲート駆動信号を制御することにより、スイッチＳＨ１～ＳＨ４，ＳＬ１～ＳＬ４のオンオフ制御を実行する。スイッチング制御部４１は、第１レグ３１と第３レグ３３とを同位相でスイッチング制御し、第２レグ３２と第４レグ３４とを同位相でスイッチング制御する。すなわち、スイッチング制御部４１は、第１上アームスイッチＳＨ１と第３上アームスイッチＳＨ３とを同位相のゲート駆動信号でスイッチング制御し、第１下アームスイッチＳＬ１と第３下アームスイッチＳＬ３とを同位相のゲート駆動信号でスイッチング制御する。スイッチング制御部４１は、第２上アームスイッチＳＨ２と第４上アームスイッチＳＨ４とを同位相のゲート駆動信号でスイッチング制御し、第２下アームスイッチＳＬ２と第４下アームスイッチＳＬ４とを同位相のゲート駆動信号でスイッチング制御する。第１上アームスイッチＳＨ１，第２上アームスイッチＳＨ２，第３上アームスイッチＳＨ３，第４上アームスイッチＳＨ４は、それぞれ、第１下アームスイッチＳＬ１，第２下アームスイッチＳＬ２，第３下アームスイッチＳＬ３，第４下アームスイッチＳＬ４のゲート駆動信号に対する反転信号により制御される。つまり、スイッチング制御部４１は、第１レグ３１を構成する第１上アームスイッチＳＨ１，第１下アームスイッチＳＬ１を、デッドタイムを挟みつつ交互にオン状態に切り替えられるようにスイッチング制御する。スイッチング制御部４１は、第２レグ３２を構成する第２上アームスイッチＳＨ２，第２下アームスイッチＳＬ２を、デッドタイムを挟みつつ交互にオン状態に切り替えられるようにスイッチング制御する。第３レグ３３を構成する第３上アームスイッチＳＨ３，第３下アームスイッチＳＬ３を、デッドタイムを挟みつつ交互にオン状態に切り替えられるようにスイッチング制御する。スイッチング制御部４１は、第４レグ３４を構成する第４上アームスイッチＳＨ４，第４下アームスイッチＳＬ４を、デッドタイムを挟みつつ交互にオン状態に切り替えられるようにスイッチング制御する。本実施形態において、各スイッチＳＨ１～ＳＨ４，ＳＬ１～ＳＬ４の１スイッチング周期Ｔｓｗは同じ長さである。なお、スイッチング制御部４１は、第１レグ３１と第３レグ３３とを位相差１８０°でスイッチング制御し、第２レグ３２と第４レグ３４とを位相差１８０°でスイッチング制御するように構成されていてもよい。

【0050】

スイッチング制御部４１は、スイッチＳＨ１～ＳＨ４，ＳＬ１～ＳＬ４のゲート駆動信号において互いに位相差を設定することにより、スイッチングのタイミングがずれるように制御する。例えば、スイッチング制御部４１は、第１レグ３１および第２レグ３２を基準レグとし、第２レグ３２および第４レグ３４を残余レグとして、図２と同様に、時刻ｔ１～時刻ｔ２までの間は、スイッチＳＨ１，ＳＬ１，ＳＨ３，ＳＬ３を第１タイミングでオン状態に切り替え、スイッチＳＨ２，ＳＬ２，ＳＨ４，ＳＬ４を第２タイミングでオン状態に切り替える。第２タイミングは、第１タイミングに対して正の位相差となるように制御する。図示していないが、第３下アームスイッチＳＬ３のゲート駆動信号は第１下アームスイッチＳＬ１のゲート駆動信号と同様であり、第１上アームスイッチＳＨ１のゲート駆動信号は第１下アームスイッチＳＬ１のゲート駆動信号の反転信号である。第４下アームスイッチＳＬ４のゲート駆動信号は第２下アームスイッチＳＬ２のゲート駆動信号と同様であり、第２上アームスイッチＳＨ２のゲート駆動信号は第２下アームスイッチＳＬ２のゲート駆動信号の反転信号である。

【0051】

切替部４２は、所定の切替周期Ｔｃ毎に、スイッチング制御において最初にオン状態に切り替えられる半導体スイッチング素子が含まれるレグを切り替える切替制御を実行する。例えば、図２と同様に、時刻ｔ１から切替周期Ｔｃ後の時刻ｔ２において、切替部４２は、第２タイミングを第１タイミングに対して負の位相差となるように切替制御する。時刻ｔ２から切替周期Ｔｃ後の時刻ｔ３において、切替部４２は、再度、第２タイミングを第１タイミングに対して正の位相差となるように切替制御する。このように切替制御することにより、電力変換回路５１が備えるスイッチＳＨ１～ＳＨ４，ＳＬ１～ＳＬ４における発熱の偏りを緩和できる。

【0052】

なお、第２実施形態および第３実施形態に示すように、レグを３つ以上含む場合には、スイッチング制御部４１は、スイッチング回路６０，６１に備えられた全てのレグに含まれる半導体スイッチング素子をオンオフ制御しないで、一部のレグ（但し２つ以上のレグ）のみに含まれる半導体スイッチング素子をオンオフ制御するものであってもよい。不要なスイッチング制御を抑制することにより、不要なスイッチング損失の発生を抑制できる。

【0053】

（変形例）
上記の各実施形態では、各素子部ＱＨ１～ＱＨ４，ＱＬ１～ＱＬ４がスイッチＳＨ１～ＳＨ４，ＳＬ１～ＳＬ４と、スイッチＳＨ１～ＳＨ４，ＳＬ１～ＳＬ４の各々に逆並列に接続されたダイオードＤＨ１～ＤＨ４，ＤＬ１～ＤＬ４および並列接続されたスナバコンデンサＣＨ１～ＣＨ４，ＣＬ１～ＣＬ４とによって構成される場合を例示して説明したが、これに限定されない。スナバコンデンサＣＨ１～ＣＨ４，ＣＬ１～ＣＬ４を備えることにより、並列接続するスイッチＳＨ１～ＳＨ４，ＳＬ１～ＳＬ４の遮断時に生じる過渡的な高電圧を吸収し、そのスイッチＳＨ１～ＳＬ４におけるターンオフ損失を低減する効果を得ることができるが、各素子部は、スナバコンデンサＣＨ１～ＣＬ４を備えていなくてもよい。また、上アーム素子部ＱＨ１～ＱＨ４と、下アーム素子部ＱＬ１～ＱＬ４とのうちの一方は、ダイオードのみによって構成されていてもよい。例えば、図２に示すＱＨ１，ＱＨ２が、ＤＨ２，ＤＬ２と同じ向きで接続されたダイオードによって置き換えられていてもよい。また、上記の各実施形態に示すように、上アーム素子部ＱＨ１～ＱＨ４と、下アーム素子部ＱＬ１～ＱＬ４との双方が半導体スイッチング素子および逆並列ダイオードにより構成されている場合には、スイッチング制御部４１は、上アーム素子の半導体スイッチング素子と下アーム素子部の半導体スイッチング素子のうちのいずれか一方のみをオンオフ制御し、他方はオンオフ制御しないように構成されていてもよい。また、電力変換回路２０，５０，５１および制御装置４０は、降圧コンバータとして機能するように構成されていてもよい。

【0054】

また、第１～第４副リアクトルＬＳ１～ＬＳ４は、互いにインダクタンスが等しいインダクタによって構成されることにより、各レグに流れる電流のアンバランスを低減する効果を得ることができ、スイッチＳＨ１～ＳＬ４の素子間における発熱の偏りを低減する効果を得ることができるが、これに限定されない。第１～第４副リアクトルＬＳ１～ＬＳ４は、互いにインダクタンスが異なるインダクタによって構成されていてもよい。さらには、副リアクトルは、主リアクトルと、上アーム素子部と下アーム素子部を接続する配線の少なくとも１つに設けられていればよい。例えば、図１に示す電力変換回路２０において、第１副リアクトルＬＳ１と第２副リアクトルＬＳ２のいずれか１つのみを設ける構成としてもよい。

【0055】

また、図９に示すように、互いに並列接続された第１，第２副リアクトルＬＳ１，ＬＳ２は、共通の鉄芯Ｍにそれぞれコイルが巻かれることにより、磁気的に結合されたものであってもよい。同様に、互いに並列接続された第３，第４副リアクトルＬＳ３，ＬＳ４は、共通の鉄芯Ｍにそれぞれコイルが巻かれることにより、磁気的に結合されたものであってもよい。第１～第４副リアクトルＬＳ１～ＬＳ４を小型化でき、省スペース化に寄与し得る。

【0056】

切替部４２は、切替周期Ｔｃが経過した時点において、所定の条件を満たす場合には、切替制御を実行しないように構成されていてもよい。例えば、スイッチＳＨ１、ＳＬ１、ＳＨ２、ＳＬ２の温度を検出し、検出した各スイッチＳＨ１、ＳＬ１、ＳＨ２、ＳＬ２の温度差が所定の温度差閾値以下である場合には、切替制御を実行しないように構成されていてもよい。各スイッチＳＨ１、ＳＬ１、ＳＨ２、ＳＬ２の温度差とは、例えば、検出した各スイッチＳＨ１、ＳＬ１、ＳＨ２、ＳＬ２の温度のうち、最高温度と最低温度との差である。なお、スイッチＳＨ１、ＳＬ１、ＳＨ２、ＳＬ２の温度は、例えば、スイッチＳＨ１、ＳＬ１、ＳＨ２、ＳＬ２を構成する半導体基板に温度検出素子部を形成することにより、検出することができる。

【0057】

図１０に示すフローチャートは、切替周期Ｔｃが経過したか否かを判定するステップＳ２０２，Ｓ２０６の後に、検出した各スイッチＳＨ１、ＳＬ１、ＳＨ２、ＳＬ２の温度のうち、最高温度と最低温度との差ｄＴが温度差閾値ＸＴ以下であるか否かを判定するステップＳ２０３，Ｓ２０７が実行される点において、図４に示すフローチャートと相違している。図１０に示すステップＳ２０１，Ｓ２０２，Ｓ２０４～Ｓ２０６，Ｓ２０８に示す処理は、それぞれ、図４に示すステップＳ１０１～Ｓ１０６に示す処理と同様であるため、説明を省略する。図１０に示すように、ステップＳ２０２においてＴｐ≧Ｔｃであると判定された場合には、ステップＳ２０３に進む。ステップＳ２０３においてｄＴ≦Ｔｃであると判定された場合には、ステップＳ２０１に戻り、切替制御を実行しないで、正の位相差制御を継続する。ステップＳ２０３においてｄＴ＞Ｔｃであると判定された場合には、ステップＳ２０４に進み、位相差の正負を切り替える。また、ステップＳ２０６においてＴｐ≧Ｔｃであると判定された場合には、ステップＳ２０７に進む。ステップＳ２０７においてｄＴ≦Ｔｃであると判定された場合には、ステップＳ２０５に戻り、切替制御を実行しないで、負の位相差制御を継続する。ステップＳ２０７においてｄＴ＞Ｔｃであると判定された場合には、ステップＳ２０８に進み、位相差の正負を切り替える。上記のとおり、切替周期Ｔｃが経過した時点において、所定の条件を満たす場合には、切替制御を実行しないように切替部４２を構成し、不要な切替を抑制可能に所定の条件を設定することにより、電力変換回路における不要な出力変動を抑制できる。

【0058】

切替周期Ｔｃは、切替制御を実行する毎に、もしくは、切替の要否を判定する毎に、異なる値を用いてもよい。例えば、負の位相差制御の開始時からの経過時間Ｔｐと比較する切替周期Ｔｃｐと、正の位相差制御の開始時からの経過時間Ｔｎと比較する切替周期Ｔｃｎとを相違させてもよい。例えば、図１１に示すように、第１レグ３１側から第２レグ３２側に冷却水が流れるように冷却水路が構成された平面冷却構造７０によって、各素子部Ｑ１～Ｑ４が冷却される場合においては、より冷却され易い第１レグ３１側が最初にスイッチングされる順序となる期間を、より冷却されにくい第２レグ３２側が最初にスイッチングされる順序となる期間よりも長くしてもよい。すなわち、Ｔｃｐ＞Ｔｃｎとしてもよい。また、例えば、図１２に示すように、第２下アーム素子部ＱＬ２側から第１上アーム素子部ＱＨ１側に向かって冷却水流入管が設けられ、第１上アーム素子部ＱＨ１側から第２上アーム素子部ＱＨ２側に向かって冷却水流出管が設けられた積層冷却構造７１によって各素子部Ｑ１～Ｑ４が冷却される場合においては、より冷却され易い第２レグ３２側が最初にスイッチングされる順序となる期間を、より冷却されにくい第１レグ３１側が最初にスイッチングされる順序となる期間よりも長くしてもよい。すなわち、Ｔｃｐ＜Ｔｃｎとしてもよい。なお、耳障り音を抑制する観点からは、切替周期Ｔｃｐ、Ｔｃｎは、人が音を大きく感じる周波数範囲外となる長さに設定することが好ましく、人の可聴周波数範囲外となる長さに設定することが、より好ましい。例えば、切替周期Ｔｃｐ、Ｔｃｎは、周波数に換算して２５０Ｈｚ以下もしくは８ｋＨｚ以上に相当する長さに設定することが好ましく、周波数に換算して２０Ｈｚ以下もしくは２０ｋＨｚ以上に相当する長さに設定することがより好ましい。

【0059】

本開示に記載の制御部及びその手法は、コンピュータプログラムにより具体化された一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリを構成することによって提供された専用コンピュータにより、実現されてもよい。あるいは、本開示に記載の制御部及びその手法は、一つ以上の専用ハードウエア論理回路によってプロセッサを構成することによって提供された専用コンピュータにより、実現されてもよい。もしくは、本開示に記載の制御部及びその手法は、一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリと一つ以上のハードウエア論理回路によって構成されたプロセッサとの組み合わせにより構成された一つ以上の専用コンピュータにより、実現されてもよい。また、コンピュータプログラムは、コンピュータにより実行されるインストラクションとして、コンピュータ読み取り可能な非遷移有形記録媒体に記憶されていてもよい。

【0060】

以下、上述した各実施形態から抽出される特徴的な構成を記載する。
［構成１］
スイッチング回路（３０，６０，６１）を備える電力変換回路（２０，５０，５１）の制御装置（４０）であって、
前記スイッチング回路は、上アーム素子部（ＱＨ１～ＱＨ４）、および前記上アーム素子部の低電位側に直列接続された下アーム素子部（ＱＬ１～ＱＬ４）を含むレグ（３１～３４）を複数有し、
複数の前記レグは互いに並列接続され、
前記上アーム素子部および前記下アーム素子部のうち、一方の素子部は、半導体スイッチング素子（ＳＨ１～ＳＨ４，ＳＬ１～ＳＬ４）および前記半導体スイッチング素子に逆並列に接続される逆並列ダイオード（ＤＨ１～ＤＨ４，ＤＬ１～ＤＬ４）を有し、他方の素子部は、前記半導体スイッチング素子および前記逆並列ダイオード、または、前記逆並列ダイオードと同じ方向で接続されるダイオードを有し、
前記電力変換回路は、主リアクトル（ＬＭ１，ＬＭ１３，ＬＭ２４）と、副リアクトル（ＬＳ１～ＬＳ４）と、をさらに備え、
前記副リアクトルは、前記主リアクトルの一端と、複数の前記レグのうち少なくとも１つのレグが有する前記上アーム素子部及び前記下アーム素子部の接続点とを接続し、
前記制御装置は、スイッチング制御部（４１）と、切替部（４２）と、を備え、
前記スイッチング制御部は、
複数の前記レグに含まれる前記各半導体スイッチング素子のスイッチング制御を行い、
複数の前記レグのうち、基準レグに含まれる前記半導体スイッチング素子のオン状態への切り替えタイミングと、前記基準レグ以外の残余レグに含まれる前記半導体スイッチング素子であって、前記基準レグに含まれる前記半導体スイッチング素子と同アームの半導体スイッチング素子のオン状態への切り替えタイミングとの位相差を制御し、
前記切替部は、前記各半導体スイッチング素子の１スイッチング周期よりも長い切替周期（Ｔｃ）毎に、最初にオン状態に切り替えられる前記半導体スイッチング素子を含む前記レグを切り替える切替制御を実行する、電力変換回路の制御装置。
［構成２］
前記レグとして、第１上アーム素子部（ＱＨ１）および第１下アーム素子部（ＱＬ１）を含む第１レグ（３１）と、第２上アーム素子部（ＱＨ２）および第２下アーム素子部（ＱＬ２）を含む第２レグ（３２）と、を備え、
前記副リアクトルとして、第１副リアクトル（ＬＳ１）および第２副リアクトル（ＬＳ２）を備え、
前記第１副リアクトルは、前記主リアクトルの一端と、前記第１上アーム素子部及び前記第１下アーム素子部の接続点とを接続し、
前記第２副リアクトルは、前記主リアクトルの一端と、前記第２上アーム素子部及び前記第２下アーム素子部の接続点とを接続し、
前記第１下アーム素子部および前記第２下アーム素子部は、前記半導体スイッチング素子（ＳＬ１，ＳＬ２）および前記逆並列ダイオード（ＤＬ１，ＤＬ２）を有し、
前記基準レグは、前記第１レグであり、
前記残余レグは、前記第２レグであり、
前記スイッチング制御部は、前記第１レグの前記第１下アーム素子部が有する前記半導体スイッチング素子のオン状態への切り替えタイミングと、前記第２レグの前記第２下アーム素子部が有する前記半導体スイッチング素子のオン状態への切り替えタイミングとの位相差を制御する、構成１に記載の電力変換回路の制御装置。
［構成３］
前記第１副リアクトル及び前記第２副リアクトルのインダクタンスが等しい構成２に記載の電力変換回路の制御装置。
［構成４］
前記第１副リアクトル及び前記第２副リアクトルが互いに磁気的に結合されている構成２または３に記載の電力変換回路の制御装置。
［構成５］
前記切替部は、前記切替周期を、人が音を大きく感じる周波数範囲外に相当する長さに設定する構成１～４のいずれか１項に記載の電力変換回路の制御装置。
［構成６］
前記切替部は、前記切替周期を、周波数に換算して２５０Ｈｚ以下に相当する長さに設定する構成１～５のいずれか１項に記載の電力変換回路の制御装置。
［構成７］
前記切替部は、前記切替周期を、周波数に換算して８ｋＨｚ以上に相当する長さに設定する構成１～６のいずれか１項に記載の電力変換回路の制御装置。
［構成８］
前記切替部は、前記切替制御を実行する切替周期において、所定の条件を満たす場合には、前記切替制御を実行しない構成１～７のいずれか１項に記載の電力変換回路の制御装置。
［構成９］
前記レグは、前記半導体スイッチング素子に並列接続されたスナバコンデンサ（ＣＨ１～ＣＨ４，ＣＬ１～ＣＬ４）を含む構成１～８のいずれか１項に記載の電力変換回路の制御装置。
［構成１０］
前記副リアクトルは、前記主リアクトルよりインダクタンスが小さい構成１～９のいずれか１項に記載の電力変換回路の制御装置。
［構成１１］
スイッチング回路（３０，６０，６１）を備える電力変換回路（２０，５０，５１）の制御プログラムであって、
前記スイッチング回路は、上アーム素子部（ＱＨ１～ＱＨ４）、および前記上アーム素子部の低電位側に直列接続された下アーム素子部（ＱＬ１～ＱＬ４）を含むレグ（３１～３４）を複数有し、
複数の前記レグは互いに並列接続され、
前記上アーム素子部および前記下アーム素子部のうち、一方の素子部は、半導体スイッチング素子（ＳＨ１～ＳＨ４，ＳＬ１～ＳＬ４）および前記半導体スイッチング素子に逆並列に接続される逆並列ダイオード（ＤＨ１～ＤＨ４，ＤＬ１～ＤＬ４）を有し、他方の素子部は、前記半導体スイッチング素子および前記逆並列ダイオード、または、前記逆並列ダイオードと同じ方向で接続されるダイオードを有し、
前記電力変換回路は、主リアクトル（ＬＭ１，ＬＭ１３，ＬＭ２４）と、副リアクトル（ＬＳ１～ＬＳ４）と、をさらに備え、
前記副リアクトルは、前記主リアクトルの一端と、複数の前記レグのうち少なくとも１つのレグが有する前記上アーム素子部及び前記下アーム素子部の接続点とを接続し、
前記制御プログラムは、コンピュータに、スイッチング制御ステップと、切替ステップとを実行させ、
前記スイッチング制御ステップは、
複数の前記レグに含まれる前記各半導体スイッチング素子のスイッチング制御を行い、
複数の前記レグのうち、基準レグに含まれる前記半導体スイッチング素子のオン状態への切り替えタイミングと、前記基準レグ以外の残余レグに含まれる前記半導体スイッチング素子であって、前記基準レグに含まれる前記半導体スイッチング素子と同アームの半導体スイッチング素子のオン状態への切り替えタイミングとの位相差を制御するステップであり、
前記切替ステップは、前記各半導体スイッチング素子の１スイッチング周期よりも長い切替周期（Ｔｃ）毎に、最初にオン状態に切り替えられる前記半導体スイッチング素子を含む前記レグを切り替える切替制御を実行するステップである、電力変換回路の制御プログラム。

【符号の説明】

【0061】

２０，５０，５１…電力変換回路、３０，６０，６１…スイッチング回路、レグ…３１～３４、ＱＨ１～ＱＨ４…上アーム素子部、ＱＬ１～ＱＬ４…下アーム素子部、ＳＨ１～ＳＨ４，ＳＬ１～ＳＬ４…スイッチ、ＤＨ１～ＤＨ４，ＤＬ１～ＤＬ４…逆並列ダイオード、ＬＭ１，ＬＭ１３，ＬＭ２４…主リアクトル、ＬＳ１～ＬＳ４…副リアクトル

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】