特開2024-127234ＤＣＤＣコンバータ、その制御方法、及び、制御プログラム
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024127234
(43)【公開日】2024-09-20
(54)【発明の名称】ＤＣＤＣコンバータ、その制御方法、及び、制御プログラム
(51)【国際特許分類】
H02M 3/155 20060101AFI20240912BHJP
【ＦＩ】
H02M3/155 H
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023036241
(22)【出願日】2023-03-09
(71)【出願人】
【識別番号】302062931
【氏名又は名称】ルネサスエレクトロニクス株式会社
(74)【代理人】
【識別番号】100103894
【弁理士】
【氏名又は名称】家入 健
(72)【発明者】
【氏名】尾形 冬馬
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA14
5H730AS05
5H730BB13
5H730DD04
5H730EE13
5H730EE59
5H730FD01
5H730FD26
5H730FF07
5H730FG07
(57)【要約】
【課題】電力効率を向上させるのに適したＤＣＤＣコンバータを提供すること。
【解決手段】ＤＣＤＣコンバータは、外部入力端子と平滑化フィルタのインダクタとの間に設けられた第１スイッチ素子と、インダクタと基準電圧端子との間に設けられた第２スイッチ素子と、出力電圧が下限値以下に低下したことを検出する下限検出回路と、出力電圧の上限値に対応する電圧を検出する電圧検出回路と、出力電圧が下限値以下に低下したことが検出されたタイミングで、所定期間、第１スイッチ素子をオン、第２スイッチをオフに制御し、所定期間の経過後に、第１スイッチ素子をオフ、第２スイッチ素子をオンに制御し、且つ、出力電圧の上限値に対応する電圧が検出されたタイミングで、第１スイッチ素子及び第２スイッチ素子を何れもオフに制御する、制御回路と、出力電圧の上限値に対応する電圧に基づいて所定期間を決定する期間決定回路と、を備える。
【選択図】図１
【解決手段】ＤＣＤＣコンバータは、外部入力端子と平滑化フィルタのインダクタとの間に設けられた第１スイッチ素子と、インダクタと基準電圧端子との間に設けられた第２スイッチ素子と、出力電圧が下限値以下に低下したことを検出する下限検出回路と、出力電圧の上限値に対応する電圧を検出する電圧検出回路と、出力電圧が下限値以下に低下したことが検出されたタイミングで、所定期間、第１スイッチ素子をオン、第２スイッチをオフに制御し、所定期間の経過後に、第１スイッチ素子をオフ、第２スイッチ素子をオンに制御し、且つ、出力電圧の上限値に対応する電圧が検出されたタイミングで、第１スイッチ素子及び第２スイッチ素子を何れもオフに制御する、制御回路と、出力電圧の上限値に対応する電圧に基づいて所定期間を決定する期間決定回路と、を備える。
【選択図】図１
【特許請求の範囲】
【請求項1】
インダクタ及び第１容量素子を有し、外部出力端子の出力電圧を平滑化する平滑化フィルタと、
入力電圧が供給される外部入力端子と、前記インダクタと、の間に設けられた第１スイッチ素子と、
前記インダクタと、基準電圧が供給される基準電圧端子と、の間に設けられた第２スイッチ素子と、
前記出力電圧が下限値以下に低下したことを検出する下限検出回路と、
前記出力電圧の上限値に対応する電圧を検出する電圧検出回路と、
前記下限検出回路によって前記出力電圧が下限値以下に低下したことが検出されたタイミングで、所定期間、前記第１スイッチ素子をオン、前記第２スイッチ素子をオフに制御することにより、前記外部入力端子から前記第１スイッチ素子及び前記インダクタを介して前記外部出力端子に電流を供給し、前記所定期間の経過後に、前記第１スイッチ素子をオフ、前記第２スイッチ素子をオンに制御することにより、前記基準電圧端子から、前記第２スイッチ素子及び前記インダクタを介して、前記外部出力端子に電流を供給し、且つ、前記電圧検出回路によって前記出力電圧の上限値に対応する電圧が検出されたタイミングで、前記第１スイッチ素子及び前記第２スイッチ素子を何れもオフに制御する、制御回路と、
前記電圧検出回路によって検出された前記出力電圧の上限値に対応する電圧に基づいて、前記所定期間を決定する、期間決定回路と、
を備えた、ＤＣＤＣコンバータ。
入力電圧が供給される外部入力端子と、前記インダクタと、の間に設けられた第１スイッチ素子と、
前記インダクタと、基準電圧が供給される基準電圧端子と、の間に設けられた第２スイッチ素子と、
前記出力電圧が下限値以下に低下したことを検出する下限検出回路と、
前記出力電圧の上限値に対応する電圧を検出する電圧検出回路と、
前記下限検出回路によって前記出力電圧が下限値以下に低下したことが検出されたタイミングで、所定期間、前記第１スイッチ素子をオン、前記第２スイッチ素子をオフに制御することにより、前記外部入力端子から前記第１スイッチ素子及び前記インダクタを介して前記外部出力端子に電流を供給し、前記所定期間の経過後に、前記第１スイッチ素子をオフ、前記第２スイッチ素子をオンに制御することにより、前記基準電圧端子から、前記第２スイッチ素子及び前記インダクタを介して、前記外部出力端子に電流を供給し、且つ、前記電圧検出回路によって前記出力電圧の上限値に対応する電圧が検出されたタイミングで、前記第１スイッチ素子及び前記第２スイッチ素子を何れもオフに制御する、制御回路と、
前記電圧検出回路によって検出された前記出力電圧の上限値に対応する電圧に基づいて、前記所定期間を決定する、期間決定回路と、
を備えた、ＤＣＤＣコンバータ。
【請求項2】
前記電圧検出回路は、
前記出力電圧が上限値に対応する電圧に達したことを検出する上限検出回路と、
前記上限検出回路によって前記出力電圧が上限値に対応する電圧に達したことが検出されたタイミングで、前記出力電圧の上限値に対応する電圧を検出する上限値検出回路と、
を有する、
請求項１に記載のＤＣＤＣコンバータ。
前記出力電圧が上限値に対応する電圧に達したことを検出する上限検出回路と、
前記上限検出回路によって前記出力電圧が上限値に対応する電圧に達したことが検出されたタイミングで、前記出力電圧の上限値に対応する電圧を検出する上限値検出回路と、
を有する、
請求項１に記載のＤＣＤＣコンバータ。
【請求項3】
前記上限検出回路は、
前記インダクタに流れる電流の逆流を検出する逆流検出回路である、
請求項２に記載のＤＣＤＣコンバータ。
前記インダクタに流れる電流の逆流を検出する逆流検出回路である、
請求項２に記載のＤＣＤＣコンバータ。
【請求項4】
前記逆流検出回路は、
前記第１スイッチ素子と前記第２スイッチ素子との間のノードの電圧と、前記基準電圧端子の前記基準電圧と、を比較して、前記インダクタに流れる電流が逆流しているか否かを示す比較結果を出力する第１コンパレータである、
請求項３に記載のＤＣＤＣコンバータ。
前記第１スイッチ素子と前記第２スイッチ素子との間のノードの電圧と、前記基準電圧端子の前記基準電圧と、を比較して、前記インダクタに流れる電流が逆流しているか否かを示す比較結果を出力する第１コンパレータである、
請求項３に記載のＤＣＤＣコンバータ。
【請求項5】
前記上限値検出回路は、
前記上限検出回路によって前記出力電圧が上限値に対応する電圧に達したことが検出されたタイミングで、前記出力電圧のフィードバック電圧と、参照電圧と、を比較して、比較結果を出力する、ダイナミックコンパレータであって、
前記期間決定回路は、
前記上限値検出回路から出力された比較結果に基づいて、前記所定期間を決定する、
請求項２に記載のＤＣＤＣコンバータ。
前記上限検出回路によって前記出力電圧が上限値に対応する電圧に達したことが検出されたタイミングで、前記出力電圧のフィードバック電圧と、参照電圧と、を比較して、比較結果を出力する、ダイナミックコンパレータであって、
前記期間決定回路は、
前記上限値検出回路から出力された比較結果に基づいて、前記所定期間を決定する、
請求項２に記載のＤＣＤＣコンバータ。
【請求項6】
前記期間決定回路は、
前記上限値検出回路から前記フィードバック電圧が前記参照電圧以上であることを示す比較結果が出力された場合に、前記所定期間を一段階小さくし、前記上限値検出回路から前記フィードバック電圧が前記参照電圧未満であることを示す比較結果が出力された場合に、前記所定期間を一段階大きくする、
請求項５に記載のＤＣＤＣコンバータ。
前記上限値検出回路から前記フィードバック電圧が前記参照電圧以上であることを示す比較結果が出力された場合に、前記所定期間を一段階小さくし、前記上限値検出回路から前記フィードバック電圧が前記参照電圧未満であることを示す比較結果が出力された場合に、前記所定期間を一段階大きくする、
請求項５に記載のＤＣＤＣコンバータ。
【請求項7】
前記期間決定回路は、
前記上限値検出回路から出力された比較結果に応じて、カウント値をカウントアップ又はカウントダウンさせるアップダウンカウンタと、
第１信号に複数の異なる遅延量の遅延を付加して出力するインバータ群と、
前記アップダウンカウンタのカウント値に応じた遅延量の遅延が付加された前記第１信号を選択して第２信号として出力するセレクタと、
を有し、
前記第１信号と前記第２信号との遅延差を前記所定期間として決定する、
請求項５に記載のＤＣＤＣコンバータ。
前記上限値検出回路から出力された比較結果に応じて、カウント値をカウントアップ又はカウントダウンさせるアップダウンカウンタと、
第１信号に複数の異なる遅延量の遅延を付加して出力するインバータ群と、
前記アップダウンカウンタのカウント値に応じた遅延量の遅延が付加された前記第１信号を選択して第２信号として出力するセレクタと、
を有し、
前記第１信号と前記第２信号との遅延差を前記所定期間として決定する、
請求項５に記載のＤＣＤＣコンバータ。
【請求項8】
前記上限値検出回路は、
前記上限検出回路によって前記出力電圧が上限値に対応する電圧に達したことが検出されたタイミングで、前記出力電圧のフィードバック電圧と、参照電圧と、に応じた積分結果を出力する積分器を有し、
前記期間決定回路は、
定電流源と、
前記定電流源から供給される電流を電圧に変換する第２容量素子と、
前記第２容量素子によって変換された電圧と、前記上限値検出回路から出力された積分結果と、を比較して、前記所定期間を表す比較結果を出力する第２コンパレータと、
を有する、
請求項２に記載のＤＣＤＣコンバータ。
前記上限検出回路によって前記出力電圧が上限値に対応する電圧に達したことが検出されたタイミングで、前記出力電圧のフィードバック電圧と、参照電圧と、に応じた積分結果を出力する積分器を有し、
前記期間決定回路は、
定電流源と、
前記定電流源から供給される電流を電圧に変換する第２容量素子と、
前記第２容量素子によって変換された電圧と、前記上限値検出回路から出力された積分結果と、を比較して、前記所定期間を表す比較結果を出力する第２コンパレータと、
を有する、
請求項２に記載のＤＣＤＣコンバータ。
【請求項9】
インダクタ及び第１容量素子を有し、外部出力端子の出力電圧を平滑化する平滑化フィルタと、
入力電圧が供給される外部入力端子と、前記インダクタと、の間に設けられた第１スイッチ素子と、
前記インダクタと、基準電圧が供給される基準電圧端子と、の間に設けられた第２スイッチ素子と、
前記出力電圧が下限値以下に低下したことを検出する下限検出回路と、
前記出力電圧の上限値に対応する電圧を検出する電圧検出回路と、
を少なくとも備えた、ＤＣＤＣコンバータの制御方法であって、
前記下限検出回路によって前記出力電圧が下限値以下に低下したことが検出されたタイミングで、所定期間、前記第１スイッチ素子をオン、前記第２スイッチ素子をオフに制御することにより、前記外部入力端子から前記第１スイッチ素子及び前記インダクタを介して前記外部出力端子に電流を供給し、
前記所定期間の経過後に、前記第１スイッチ素子をオフ、前記第２スイッチ素子をオンに制御することにより、前記基準電圧端子から、前記第２スイッチ素子及び前記インダクタを介して、前記外部出力端子に電流を供給し、
前記電圧検出回路によって前記出力電圧の上限値に対応する電圧が検出されたタイミングで、前記第１スイッチ素子及び前記第２スイッチ素子を何れもオフに制御し、
前記電圧検出回路によって検出された前記出力電圧の上限値に対応する電圧に基づいて、前記所定期間を決定し、
前記下限検出回路によって次に前記出力電圧が下限値以下に低下したことが検出されたタイミングで、新たに決定した所定期間、前記第１スイッチ素子をオン、前記第２スイッチ素子をオフに制御することにより、前記外部入力端子から前記第１スイッチ素子及び前記インダクタを介して前記外部出力端子に電流を供給する、
ＤＣＤＣコンバータの制御方法。
入力電圧が供給される外部入力端子と、前記インダクタと、の間に設けられた第１スイッチ素子と、
前記インダクタと、基準電圧が供給される基準電圧端子と、の間に設けられた第２スイッチ素子と、
前記出力電圧が下限値以下に低下したことを検出する下限検出回路と、
前記出力電圧の上限値に対応する電圧を検出する電圧検出回路と、
を少なくとも備えた、ＤＣＤＣコンバータの制御方法であって、
前記下限検出回路によって前記出力電圧が下限値以下に低下したことが検出されたタイミングで、所定期間、前記第１スイッチ素子をオン、前記第２スイッチ素子をオフに制御することにより、前記外部入力端子から前記第１スイッチ素子及び前記インダクタを介して前記外部出力端子に電流を供給し、
前記所定期間の経過後に、前記第１スイッチ素子をオフ、前記第２スイッチ素子をオンに制御することにより、前記基準電圧端子から、前記第２スイッチ素子及び前記インダクタを介して、前記外部出力端子に電流を供給し、
前記電圧検出回路によって前記出力電圧の上限値に対応する電圧が検出されたタイミングで、前記第１スイッチ素子及び前記第２スイッチ素子を何れもオフに制御し、
前記電圧検出回路によって検出された前記出力電圧の上限値に対応する電圧に基づいて、前記所定期間を決定し、
前記下限検出回路によって次に前記出力電圧が下限値以下に低下したことが検出されたタイミングで、新たに決定した所定期間、前記第１スイッチ素子をオン、前記第２スイッチ素子をオフに制御することにより、前記外部入力端子から前記第１スイッチ素子及び前記インダクタを介して前記外部出力端子に電流を供給する、
ＤＣＤＣコンバータの制御方法。
【請求項10】
インダクタ及び第１容量素子を有し、外部出力端子の出力電圧を平滑化する平滑化フィルタと、
入力電圧が供給される外部入力端子と、前記インダクタと、の間に設けられた第１スイッチ素子と、
前記インダクタと、基準電圧が供給される基準電圧端子と、の間に設けられた第２スイッチ素子と、
前記出力電圧が下限値以下に低下したことを検出する下限検出回路と、
前記出力電圧の上限値に対応する電圧を検出する電圧検出回路と、
を少なくとも備えた、ＤＣＤＣコンバータの制御処理をコンピュータに実行させる制御プログラムであって、
前記下限検出回路によって前記出力電圧が下限値以下に低下したことが検出されたタイミングで、所定期間、前記第１スイッチ素子をオン、前記第２スイッチ素子をオフに制御することにより、前記外部入力端子から前記第１スイッチ素子及び前記インダクタを介して前記外部出力端子に電流を供給する処理と、
前記所定期間の経過後に、前記第１スイッチ素子をオフ、前記第２スイッチ素子をオンに制御することにより、前記基準電圧端子から、前記第２スイッチ素子及び前記インダクタを介して、前記外部出力端子に電流を供給する処理と、
前記電圧検出回路によって前記出力電圧の上限値に対応する電圧が検出されたタイミングで、前記第１スイッチ素子及び前記第２スイッチ素子を何れもオフに制御する処理と、
前記電圧検出回路によって検出された前記出力電圧の上限値に対応する電圧に基づいて、前記所定期間を決定する処理と、
前記下限検出回路によって次に前記出力電圧が下限値以下に低下したことが検出されたタイミングで、新たに決定した所定期間、前記第１スイッチ素子をオン、前記第２スイッチ素子をオフに制御することにより、前記外部入力端子から前記第１スイッチ素子及び前記インダクタを介して前記外部出力端子に電流を供給する処理と、
をコンピュータに実行させる、制御プログラム。
入力電圧が供給される外部入力端子と、前記インダクタと、の間に設けられた第１スイッチ素子と、
前記インダクタと、基準電圧が供給される基準電圧端子と、の間に設けられた第２スイッチ素子と、
前記出力電圧が下限値以下に低下したことを検出する下限検出回路と、
前記出力電圧の上限値に対応する電圧を検出する電圧検出回路と、
を少なくとも備えた、ＤＣＤＣコンバータの制御処理をコンピュータに実行させる制御プログラムであって、
前記下限検出回路によって前記出力電圧が下限値以下に低下したことが検出されたタイミングで、所定期間、前記第１スイッチ素子をオン、前記第２スイッチ素子をオフに制御することにより、前記外部入力端子から前記第１スイッチ素子及び前記インダクタを介して前記外部出力端子に電流を供給する処理と、
前記所定期間の経過後に、前記第１スイッチ素子をオフ、前記第２スイッチ素子をオンに制御することにより、前記基準電圧端子から、前記第２スイッチ素子及び前記インダクタを介して、前記外部出力端子に電流を供給する処理と、
前記電圧検出回路によって前記出力電圧の上限値に対応する電圧が検出されたタイミングで、前記第１スイッチ素子及び前記第２スイッチ素子を何れもオフに制御する処理と、
前記電圧検出回路によって検出された前記出力電圧の上限値に対応する電圧に基づいて、前記所定期間を決定する処理と、
前記下限検出回路によって次に前記出力電圧が下限値以下に低下したことが検出されたタイミングで、新たに決定した所定期間、前記第１スイッチ素子をオン、前記第２スイッチ素子をオフに制御することにより、前記外部入力端子から前記第１スイッチ素子及び前記インダクタを介して前記外部出力端子に電流を供給する処理と、
をコンピュータに実行させる、制御プログラム。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ＤＣＤＣコンバータ、その制御方法、及び、制御プログラムに関し、例えば、安定した出力電圧を生成しつつ電力効率を向上させるのに適したＤＣＤＣコンバータ、その制御方法、及び、制御プログラムに関する。
【背景技術】
【0002】
非特許文献１には、ダイナミックコンパレータを用いてインダクタの充電開始を検知するＤＣＤＣコンバータが開示されている。ここで、非特許文献１に開示されたＤＣＤＣコンバータは、低負荷時において、ダイナミックコンパレータに供給されるクロックの周波数を低下させることにより、消費電流を低減させている。
【先行技術文献】
【非特許文献】
【0003】
【非特許文献1】Jong-Seok Kim, Jin-O Yoon, and Byong-Deok Choi, "A High-Light-Load-Efficiency Low-Ripple-Voltage PFM Buck Converter for IoT Applications", IEEE TRANSACTIONS ON POWER ELECTRONICS, VOL. 37, NO. 5, MAY 2022, pp. 5763-5772.
【発明の概要】
【発明が解決しようとする課題】
【0004】
近年では、低負荷時におけるＤＣＤＣコンバータのさらなる電力効率の改善が求められている。しかしながら、低負荷時にＤＣＤＣコンバータの消費電流を低減させようとすると、出力電圧にリップルが発生してしまい、安定した出力電圧の生成が困難になってしまう。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0005】
本開示にかかるＤＣＤＣコンバータは、インダクタ及び第１容量素子を有し、外部出力端子の出力電圧を平滑化する平滑化フィルタと、入力電圧が供給される外部入力端子と、前記インダクタと、の間に設けられた第１スイッチ素子と、前記インダクタと、基準電圧が供給される基準電圧端子と、の間に設けられた第２スイッチ素子と、前記出力電圧が下限値以下に低下したことを検出する下限検出回路と、前記出力電圧の上限値に対応する電圧を検出する電圧検出回路と、前記下限検出回路によって前記出力電圧が下限値以下に低下したことが検出されたタイミングで、所定期間、前記第１スイッチ素子をオン、前記第２スイッチ素子をオフに制御することにより、前記外部入力端子から前記第１スイッチ素子及び前記インダクタを介して前記外部出力端子に電流を供給し、前記所定期間の経過後に、前記第１スイッチ素子をオフ、前記第２スイッチ素子をオンに制御することにより、前記基準電圧端子から、前記第２スイッチ素子及び前記インダクタを介して、前記外部出力端子に電流を供給し、且つ、前記電圧検出回路によって前記出力電圧の上限値に対応する電圧が検出されたタイミングで、前記第１スイッチ素子及び前記第２スイッチ素子を何れもオフに制御する、制御回路と、前記電圧検出回路によって検出された前記出力電圧の上限値に対応する電圧に基づいて、前記所定期間を決定する、期間決定回路と、を備える。
【0006】
本開示にかかるＤＣＤＣコンバータの制御方法は、インダクタ及び第１容量素子を有し、外部出力端子の出力電圧を平滑化する平滑化フィルタと、入力電圧が供給される外部入力端子と、前記インダクタと、の間に設けられた第１スイッチ素子と、前記インダクタと、基準電圧が供給される基準電圧端子と、の間に設けられた第２スイッチ素子と、前記出力電圧が下限値以下に低下したことを検出する下限検出回路と、前記出力電圧の上限値に対応する電圧を検出する電圧検出回路と、を少なくとも備えた、ＤＣＤＣコンバータの制御方法であって、前記下限検出回路によって前記出力電圧が下限値以下に低下したことが検出されたタイミングで、所定期間、前記第１スイッチ素子をオン、前記第２スイッチ素子をオフに制御することにより、前記外部入力端子から前記第１スイッチ素子及び前記インダクタを介して前記外部出力端子に電流を供給し、前記所定期間の経過後に、前記第１スイッチ素子をオフ、前記第２スイッチ素子をオンに制御することにより、前記基準電圧端子から、前記第２スイッチ素子及び前記インダクタを介して、前記外部出力端子に電流を供給し、前記電圧検出回路によって前記出力電圧の上限値に対応する電圧が検出されたタイミングで、前記第１スイッチ素子及び前記第２スイッチ素子を何れもオフに制御し、前記電圧検出回路によって検出された前記出力電圧の上限値に対応する電圧に基づいて、前記所定期間を決定し、前記下限検出回路によって次に前記出力電圧が下限値以下に低下したことが検出されたタイミングで、新たに決定した所定期間、前記第１スイッチ素子をオン、前記第２スイッチ素子をオフに制御することにより、前記外部入力端子から前記第１スイッチ素子及び前記インダクタを介して前記外部出力端子に電流を供給する。
【0007】
本開示にかかる制御プログラムは、インダクタ及び第１容量素子を有し、外部出力端子の出力電圧を平滑化する平滑化フィルタと、入力電圧が供給される外部入力端子と、前記インダクタと、の間に設けられた第１スイッチ素子と、前記インダクタと、基準電圧が供給される基準電圧端子と、の間に設けられた第２スイッチ素子と、前記出力電圧が下限値以下に低下したことを検出する下限検出回路と、前記出力電圧の上限値に対応する電圧を検出する電圧検出回路と、を少なくとも備えた、ＤＣＤＣコンバータの制御処理をコンピュータに実行させる制御プログラムであって、前記下限検出回路によって前記出力電圧が下限値以下に低下したことが検出されたタイミングで、所定期間、前記第１スイッチ素子をオン、前記第２スイッチ素子をオフに制御することにより、前記外部入力端子から前記第１スイッチ素子及び前記インダクタを介して前記外部出力端子に電流を供給する処理と、前記所定期間の経過後に、前記第１スイッチ素子をオフ、前記第２スイッチ素子をオンに制御することにより、前記基準電圧端子から、前記第２スイッチ素子及び前記インダクタを介して、前記外部出力端子に電流を供給する処理と、前記電圧検出回路によって前記出力電圧の上限値に対応する電圧が検出されたタイミングで、前記第１スイッチ素子及び前記第２スイッチ素子を何れもオフに制御する処理と、前記電圧検出回路によって検出された前記出力電圧の上限値に対応する電圧に基づいて、前記所定期間を決定する処理と、前記下限検出回路によって次に前記出力電圧が下限値以下に低下したことが検出されたタイミングで、新たに決定した所定期間、前記第１スイッチ素子をオン、前記第２スイッチ素子をオフに制御することにより、前記外部入力端子から前記第１スイッチ素子及び前記インダクタを介して前記外部出力端子に電流を供給する処理と、をコンピュータに実行させる。
【発明の効果】
【0008】
本開示は、安定した出力電圧を生成しつつ電力効率を向上させるのに適したＤＣＤＣコンバータ、その制御方法、及び、制御プログラムを提供することができる。
【図面の簡単な説明】
【0009】
【発明を実施するための形態】
【0010】
以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
【0011】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明する。ただし、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【0012】
さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
【0013】
＜実施の形態１＞
図１は、実施の形態１にかかるＤＣＤＣコンバータ１の構成例を示す図である。
図１に示すように、ＤＣＤＣコンバータ１は、制御回路１１と、駆動回路１２と、下限検出回路１３と、逆流検出回路１４と、電圧比較回路１５と、オン期間決定回路１６と、トランジスタ（第１スイッチ素子）ＭＰ１と、トランジスタ（第２スイッチ素子）ＭＮ１と、インダクタＬ１と、容量素子Ｃ１と、抵抗素子Ｒ１と、を備える。逆流検出回路１４及び電圧比較回路１５によって電圧検出回路２０が構成される。なお、図１には、負荷Ｌｄも示されている。
図１は、実施の形態１にかかるＤＣＤＣコンバータ１の構成例を示す図である。
図１に示すように、ＤＣＤＣコンバータ１は、制御回路１１と、駆動回路１２と、下限検出回路１３と、逆流検出回路１４と、電圧比較回路１５と、オン期間決定回路１６と、トランジスタ（第１スイッチ素子）ＭＰ１と、トランジスタ（第２スイッチ素子）ＭＮ１と、インダクタＬ１と、容量素子Ｃ１と、抵抗素子Ｒ１と、を備える。逆流検出回路１４及び電圧比較回路１５によって電圧検出回路２０が構成される。なお、図１には、負荷Ｌｄも示されている。
【0014】
トランジスタＭＰ１は、Ｐチャネル型ＭＯＳトランジスタであって、駆動回路１２から出力されるパルス信号Ｐ１によってオンオフを切り替える。具体的には、トランジスタＭＰ１では、ソースが入力電圧ＶＩの供給される入力端子ＩＮに接続され、ドレインがインダクタＬ１の一方の端子（ノードＮ１）に接続され、ゲートにパルス信号Ｐ１が供給されている。トランジスタＭＰ１は、パルス信号Ｐ１がＬレベルの場合にオンし、パルス信号Ｐ１がＨレベルの場合にオフする。
【0015】
トランジスタＭＮ１は、Ｎチャネル型ＭＯＳトランジスタであって、駆動回路１２から出力されるパルス信号Ｐ２によってオンオフを切り替える。具体的には、トランジスタＭＮ１では、ソースが基準電圧ＶＳＳの供給される基準電圧端子（以下、基準電圧端子ＶＳＳと称す）に接続され、ドレインがインダクタＬ１の一方の端子（ノードＮ１）に接続され、ゲートにパルス信号Ｐ２が供給されている。トランジスタＭＮ１は、パルス信号Ｐ２がＨレベルの場合にオンし、パルス信号Ｐ２がＬレベルの場合にオフする。
【0016】
インダクタＬ１は、トランジスタＭＰ１，ＭＮ１間のノードＮ１と、出力端子ＯＵＴと、の間に設けられている。容量素子Ｃ１は、出力端子ＯＵＴと、基準電圧端子ＶＳＳと、の間に設けられている。インダクタＬ１及び容量素子Ｃ１は、出力電圧ＶＯを平滑化する平滑化フィルタを構成している。以下、出力端子ＯＵＴの電圧を、出力電圧ＶＯと称す。図１の例では、出力電圧ＶＯは、負荷Ｌｄに供給されている。
【0017】
制御回路１１は、駆動回路１２を用いて、ＰＦＭ制御方式（Ｐｕｌｓｅ Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌａｔｉｏｎ）により、トランジスタＭＰ１，ＭＮ１のオンオフの切り替えを制御する。具体的には、制御回路１１は、パルス信号Ｐ１のＨレベル及びＬレベルのうち何れか一方（本例ではＬレベル）の期間のみを変化させることによって、パルス信号Ｐ１のデューティ比を調整し、それによって、出力電圧ＶＯを所望のレベルに安定させる。
【0018】
下限検出回路１３は、所謂コンパレータであって、出力電圧ＶＯが下限値以下に低下したことを検出する。具体的には、下限検出回路１３は、出力電圧ＶＯを抵抗素子Ｒ１の一部によって分圧した電圧（即ち、出力電圧ＶＯに応じた電圧）と、参照電圧ＶＲＥＦ１と、を比較して、出力電圧ＶＯが下限値以下であるか否かを示す検出結果ＬＬを出力する。一般的に出力電圧ＶＯの低下速度は緩やかであるため、下限検出回路１３の応答速度は高速である必要はない。したがって、下限検出回路１３は、応答速度が遅くなる代わりに消費電力が低減されるように構成されることができる。
【0019】
例えば、下限検出回路１３は、出力電圧ＶＯが下限値以下に低下すると、検出結果ＬＬをＨレベルからＬレベルに切り替える。また、下限検出回路１３は、出力電圧ＶＯが上昇して下限値より高くなると、検出結果ＬＬをＬレベルからＨレベルに切り替える。
【0020】
ここで、制御回路１１は、下限検出回路１３によって出力電圧ＶＯが下限値以下に低下したことが検出されると、駆動回路１２を用いて、トランジスタＭＰ１をオンに制御し、トランジスタＭＮ１をオフに制御することにより、インダクタＬ１の充電を開始させる。このとき、入力端子ＩＮからトランジスタＭＰ１及びインダクタＬ１を介して出力端子ＯＵＴに電流が流れるため、出力電圧ＶＯは徐々に上昇する。その後、制御回路１１は、設定期間ＴＯが経過すると、駆動回路１２を用いてトランジスタＭＰ１をオンからオフに切り替えることにより、インダクタＬ１の充電を停止させる。このとき、インダクタＬ１の逆起電力により、基準電圧端子ＶＳＳからトランジスタＭＮ１及びインダクタＬ１を介して出力端子ＯＵＴに電流が流れるため、出力電圧ＶＯは引き続き上昇する。
【0021】
電圧検出回路２０は、出力電圧ＶＯの上限値に対応する電圧を検出する。電圧検出回路２０において、逆流検出回路１４は、出力電圧ＶＯが上限値に対応する電圧に達したことを検出する上限検出回路である。また、電圧検出回路２０において、電圧比較回路１５は、出力電圧ＶＯの上限値に対応する電圧を検出する上限値検出回路である。以下、逆流検出回路１４及び電圧比較回路１５について具体的に説明する。
【0022】
逆流検出回路１４は、所謂コンパレータであって、トランジスタＭＮ１からインダクタＬ１を介して負荷Ｌｄに向けて順方向に流れていた電流ＩＬが、負荷ＬｄからインダクタＬ１を介してトランジスタＭＮ１に向けて逆方向に流れ始めるのを検出する。具体的には、逆流検出回路１４は、トランジスタＭＰ１，ＭＮ１間のノードＮ１の電圧ＬＸ（トランジスタＭＮ１のドレイン電圧）と、トランジスタＭＮ１のソース電圧と、を比較して、トランジスタＭＮ１のドレイン電圧がソース電圧以上になった場合に、検出結果ＢＳをＬレベルからＨレベルに切り替える。
【0023】
ここで、制御回路１１は、逆流検出回路１４によってインダクタＬ１に流れる電流ＩＬの逆流が検出された場合、駆動回路１２を用いてトランジスタＭＰ１，ＭＮ１を何れもオフに制御することにより、インダクタＬ１に流れる電流ＩＬの逆流を防ぐ。このとき、インダクタＬ１から出力端子ＯＵＴへの電流の流れが停止するため、出力電圧ＶＯは徐々に低下する。なお、トランジスタＭＰ１，ＭＮ１がオフすることによって、インダクタＬ１に流れる電流ＩＬの逆流が停止すると、逆流検出回路１４は検出結果ＢＳをＨレベルからＬレベルに切り替える。制御回路１１によって上述のようなトランジスタＭＰ１，ＭＮ１のオンオフの切り替えが繰り返されることにより、出力電圧ＶＯは所望のレベルに安定する。
【0024】
電圧比較回路１５は、逆流検出回路１４によってインダクタＬ１に流れる電流ＩＬの逆流が検出されたタイミング（即ち、逆流検出回路１４の検出結果ＢＳがＬレベルからＨレベルに切り替わったタイミング）で、出力電圧ＶＯのフィードバック電圧ＦＢＩＮと、参照電圧ＶＲＥＦ２と、の比較を行い、比較結果ＡＪを出力する。なお、フィードバック電圧ＦＢＩＮは、出力電圧ＶＯを抵抗素子Ｒ１の一部によって分圧した電圧である。
【0025】
オン期間決定回路１６は、制御回路１１において設定される設定期間ＴＯを決定する。設定期間ＴＯは、トランジスタＭＰ１のオン期間である。換言すると、設定期間ＴＯは、パルス信号Ｐ１のＬレベルの期間（パルス幅）である。
【0026】
具体的には、オン期間決定回路１６は、逆流検出回路１４によってインダクタＬ１に流れる電流ＩＬの逆流が検出されたタイミングで、制御回路１１から出力された信号ＤＩの立ち上がりを受信する。そして、オン期間決定回路１６は、電圧比較回路１５の比較結果ＡＪに応じた遅延量の遅延を信号ＤＩに付加して信号ＤＯとして制御回路１１に出力する。つまり、オン期間決定回路１６は、信号ＤＩの立ち上がりから信号ＤＯの立ち上がりまでの期間を、設定期間ＴＯとして決定する。
【0027】
例えば、フィードバック電圧ＦＢＩＮ（出力電圧ＶＯに対応する電圧）が参照電圧ＶＲＥＦ２以上の場合、出力電圧ＶＯが期待値よりも高いということであるため、オン期間決定回路１６は、信号ＤＩに付加する遅延量を少なくする。つまり、オン期間決定回路１６は、設定期間ＴＯを一段階短くする。それに対し、フィードバック電圧ＦＢＩＮ（出力電圧ＶＯに対応する電圧）が参照電圧ＶＲＥＦ２未満である場合、出力電圧ＶＯが期待値より低いということであるため、オン期間決定回路１６は、信号ＤＩに付加する遅延量を多くする。つまり、オン期間決定回路１６は、設定期間ＴＯを一段階長くする。そして、制御回路１１は、次にトランジスタＭＰ１をオンするときに、オン期間決定回路１６によって決定された設定期間ＴＯの長さだけオンする。
【0028】
このように、本実施の形態にかかるＤＣＤＣコンバータ１は、インダクタＬ１に流れる電流ＩＬの逆流を検出したタイミングで出力電圧ＶＯ（出力電圧ＶＯの上限値）のサンプリングを行い、サンプリングしたその出力電圧ＶＯに基づいて次のサイクルのインダクタＬ１の充電期間（トランジスタＭＰ１のオン期間）を決定する。ここで、本実施の形態にかかるＤＣＤＣコンバータ１は、高速なクロック信号を用いることなく、インダクタＬ１に流れる電流ＩＬの逆流を検出したタイミングのみで、出力電圧ＶＯの上限値を検出しているため、消費電力を低減させることができる。また、本実施の形態にかかるＤＣＤＣコンバータ１は、インダクタＬ１の充電期間を固定する場合と比較して、インダクタＬ１の充電期間が必要以上に長くならないように調整することができるため、出力電圧に発生するリップルを抑制することができる。さらに、本実施の形態にかかるＤＣＤＣコンバータ１は、サンプリングした出力電圧ＶＯに基づいて次のサイクルのインダクタＬ１の充電期間を決定するフィードバック制御を行っているため、フィードバック制御に必要な十分な時間を確保することができる。つまり、本実施の形態にかかるＤＣＤＣコンバータ１は、安定した出力電圧を生成しつつ、低負荷時においても電力効率を向上させることができる。
【0029】
【0030】
ＤＣＤＣコンバータ１において、下限検出回路１３は、出力電圧ＶＯが下限値以下に低下すると、検出結果ＬＬをＨレベルからＬレベルに切り替える（時刻ｔ１１）。制御回路１１は、下限検出回路１３によって出力電圧ＶＯが下限値以下に低下したことが検出されると、駆動回路１２を用いて、トランジスタＭＰ１をオンに制御し、トランジスタＭＮ１をオフに制御することにより、インダクタＬ１の充電を開始させる（時刻ｔ１１）。このとき、入力端子ＩＮからトランジスタＭＰ１及びインダクタＬ１を介して出力端子ＯＵＴに電流が流れるため、出力電圧ＶＯは徐々に上昇する（時刻ｔ１１～ｔ１２）。
【0031】
その後、制御回路１１は、設定期間ＴＯが経過すると、駆動回路１２を用いて、トランジスタＭＰ１をオンからオフに切り替えることにより、インダクタＬ１の充電を停止させる（時刻ｔ１２）。このとき、インダクタＬ１の逆起電力により、基準電圧端子ＶＳＳからトランジスタＭＮ１及びインダクタＬ１を介して出力端子ＯＵＴに電流が流れる。それにより、出力電圧ＶＯは引き続き上昇する（時刻ｔ１２～ｔ１３）。
【0032】
その後、逆流検出回路１４によってインダクタＬ１に流れる電流ＩＬの逆流が検出された場合、制御回路１１は、駆動回路１２を用いてトランジスタＭＰ１，ＭＮ１を何れもオフに制御することにより、インダクタＬ１に流れる電流ＩＬの逆流を防ぐ（時刻ｔ１３）。このとき、インダクタＬ１から出力端子ＯＵＴへの電流の流れが停止するため、出力電圧ＶＯは徐々に低下する（時刻ｔ１３～ｔ１４）。
【0033】
ＤＣＤＣコンバータ１は、時刻ｔ１１～ｔ１４のトランジスタＭＰ１，ＭＮ１のオンオフ制御を繰り返すことにより、出力電圧ＶＯを所望のレベルに安定させる（時刻ｔ１１～ｔ１４）。なお、出力電圧ＶＯは、容量素子Ｃ１によって平滑化される。
【0034】
ここで、ＤＣＤＣコンバータ１において、電圧比較回路１５は、逆流検出回路１４によってインダクタＬ１に流れる電流ＩＬの逆流が検出されたタイミングで、出力電圧ＶＯのフィードバック電圧ＦＢＩＮと、参照電圧ＶＲＥＦ２と、の比較を行い、比較結果ＡＪを出力する（時刻ｔ１３）。
【0035】
また、オン期間決定回路１６は、逆流検出回路１４によってインダクタＬ１に流れる電流ＩＬの逆流が検出されたタイミングで、制御回路１１から出力された信号ＤＩの立ち上がりを受信する。そして、オン期間決定回路１６は、電圧比較回路１５の比較結果ＡＪに応じた遅延量の遅延を信号ＤＩに付加して信号ＤＯとして制御回路１１に出力する。つまり、オン期間決定回路１６は、信号ＤＩの立ち上がりから信号ＤＯの立ち上がりまでの期間を、設定期間ＴＯとして決定する。
【0036】
図５の例では、フィードバック電圧ＦＢＩＮ（出力電圧ＶＯに対応する電圧）が参照電圧ＶＲＥＦ２以上であり、出力電圧ＶＯが期待値よりも高いため、オン期間決定回路１６は、信号ＤＩに付加する遅延量を少なくする。つまり、オン期間決定回路１６は、設定期間ＴＯを一段階短くする。そして、制御回路１１は、次にトランジスタＭＰ１をオンするときに、オン期間決定回路１６によって決定された設定期間ＴＯの長さだけオンする（時刻ｔ１４～ｔ１５）。
【0037】
このように、本実施の形態にかかるＤＣＤＣコンバータ１は、インダクタＬ１に流れる電流ＩＬの逆流を検出したタイミングで出力電圧ＶＯ（出力電圧ＶＯの上限値）のサンプリングを行い、サンプリングしたその出力電圧ＶＯに基づいて次のサイクルのインダクタＬ１の充電期間（トランジスタＭＰ１のオン期間）を決定する。ここで、本実施の形態にかかるＤＣＤＣコンバータ１は、高速なクロック信号を用いることなく、インダクタＬ１に流れる電流ＩＬの逆流を検出したタイミングのみで、出力電圧ＶＯの上限値を検出しているため、消費電力を低減させることができる。また、本実施の形態にかかるＤＣＤＣコンバータ１は、インダクタＬ１の充電期間を固定する場合と比較して、インダクタＬ１の充電期間が必要以上に長くならないように調整することができるため、出力電圧に発生するリップルを抑制することができる。さらに、本実施の形態にかかるＤＣＤＣコンバータ１は、サンプリングした出力電圧ＶＯに基づいて次のサイクルのインダクタＬ１の充電期間を決定するフィードバック制御を行っているため、フィードバック制御に必要な十分な時間を確保することができる。つまり、本実施の形態にかかるＤＣＤＣコンバータ１は、安定した出力電圧を生成しつつ、低負荷時においても電力効率を向上させることができる。
【0038】
また、本実施の形態にかかるＤＣＤＣコンバータ１は、低負荷時における電力効率を向上させることができるため、スタンバイモードなどの低負荷時にＬＤＯ（Ｌｏｗ Ｄｒｏｐｏｕｔ）の代わりに用いられることができる。その結果、ＤＣＤＣコンバータ１が搭載された装置は、回路規模を低減することができるとともに、モード遷移の時間を短縮することができる。
【0039】
（本実施の形態にかかるＤＣＤＣコンバータ１と関連技術との比較）
例えば、出力電圧ＶＯの上限値を検出したタイミングでトランジスタＭＰ１をオンからオフに切り替える構成を有する第１の関連技術では、高速な応答が必要になるため、低消費電力化が困難である（図８参照）。また、トランジスタＭＰ１のオン期間を固定する構成を有する第２の関連技術では、オン期間を長めに設定することにより、低消費電力化が可能であるが、出力電圧にリップルが発生してしまう（図９参照）。それに対し、本実施の形態にかかるＤＣＤＣコンバータ１は、上記したように、第１及び第２の関連技術とは異なり、安定した出力電圧を生成しつつ電力効率を向上させることができる。
例えば、出力電圧ＶＯの上限値を検出したタイミングでトランジスタＭＰ１をオンからオフに切り替える構成を有する第１の関連技術では、高速な応答が必要になるため、低消費電力化が困難である（図８参照）。また、トランジスタＭＰ１のオン期間を固定する構成を有する第２の関連技術では、オン期間を長めに設定することにより、低消費電力化が可能であるが、出力電圧にリップルが発生してしまう（図９参照）。それに対し、本実施の形態にかかるＤＣＤＣコンバータ１は、上記したように、第１及び第２の関連技術とは異なり、安定した出力電圧を生成しつつ電力効率を向上させることができる。
【0040】
図３は、負荷Ｌｄに供給される電流と、出力電圧ＶＯのリップルと、の関係を示す図である。図３の例では、実線が、本実施の形態にかかるＤＣＤＣコンバータ１の実験結果を表し、破線が、第１の関連技術のＤＣＤＣコンバータの実験結果を表している。図３に示すように、本実施の形態にかかるＤＣＤＣコンバータ１では、応答性能に関わらず（即ち、応答性能が低い場合でも）、出力電圧ＶＯに発生するリップルが抑制されている。
【0041】
＜実施の形態２＞
本実施の形態では、ＤＣＤＣコンバータ１に設けられた電圧比較回路１５及びオン期間決定回路１６のそれぞれの第１の具体的な構成例について説明する。図４は、電圧比較回路１５の第１の具体的な構成例を電圧比較回路１５ａとして示す図である。図５は、オン期間決定回路１６の第１の具体的な構成例をオン期間決定回路１６ａとして示す図である。
本実施の形態では、ＤＣＤＣコンバータ１に設けられた電圧比較回路１５及びオン期間決定回路１６のそれぞれの第１の具体的な構成例について説明する。図４は、電圧比較回路１５の第１の具体的な構成例を電圧比較回路１５ａとして示す図である。図５は、オン期間決定回路１６の第１の具体的な構成例をオン期間決定回路１６ａとして示す図である。
【0042】
まず、図４を用いて、電圧比較回路１５ａについて説明する。図４に示すように、電圧比較回路１５ａは、所謂ダイナミックコンパレータであって、トランジスタＴＲ１１～ＴＲ１５，ＴＲ２１～ＴＲ２５，ＴＲ３１を有する。本実施の形態では、各トランジスタＴＲ１１，ＴＲ１３，ＴＲ１４，ＴＲ２１，ＴＲ２３，ＴＲ２４が、ＰチャネルＭＯＳトランジスタであって、各トランジスタＴＲ１２，ＴＲ１５，ＴＲ２２，ＴＲ２５，ＴＲ３１が、ＮチャネルＭＯＳトランジスタである場合を例に説明する。
【0043】
トランジスタＴＲ１１では、ソースが電源電圧ＶＤＤの供給される電源電圧端子（以下、電源電圧端子ＶＤＤと称す）に接続され、ドレインがノードＮ１１に接続され、ゲートがノードＮ２１に接続されている。トランジスタＴＲ１２では、ソースがノードＮ１２に接続され、ドレインがノードＮ１１に接続され、ゲートがノードＮ２１に接続されている。トランジスタＴＲ２１では、ソースが電源電圧端子ＶＤＤに接続され、ドレインがノードＮ２１に接続され、ゲートがノードＮ１１に接続されている。トランジスタＴＲ２２では、ソースがノードＮ２２に接続され、ドレインがノードＮ２１に接続され、ゲートがノードＮ１１に接続されている。つまり、トランジスタＴＲ１１，ＴＲ１２からなる第１のインバータＩＮＶ１と、トランジスタＴＲ２１，ＴＲ２２からなる第２のインバータと、がループ状に接続されることによって、記憶回路を構成している。
【0044】
トランジスタＴＲ１５では、ソースがノードＮ３１に接続され、ドレインがノードＮ１２に接続され、ゲートに参照電圧ＶＲＥＦ２が供給されている。トランジスタＴＲ２５では、ソースがノードＮ３１に接続され、ドレインがノードＮ２２に接続され、ゲートにフィードバック電圧ＦＢＩＮ（出力電圧ＶＯに対応する電圧）が供給されている。
【0045】
トランジスタＴＲ１３では、ソースが電源電圧端子ＶＤＤに接続され、ドレインがノードＮ１１に接続され、ゲートに逆流検出回路１４の検出結果ＢＳが供給されている。トランジスタＴＲ１４では、ソースが電源電圧端子ＶＤＤに接続され、ドレインがノードＮ１２に接続され、ゲートに逆流検出回路１４の検出結果ＢＳが供給されている。トランジスタＴＲ２３では、ソースが電源電圧端子ＶＤＤに接続され、ドレインがノードＮ２１に接続され、ゲートに逆流検出回路１４の検出結果ＢＳが供給されている。トランジスタＴＲ２４では、ソースが電源電圧端子ＶＤＤに接続され、ドレインがノードＮ２２に接続され、ゲートに逆流検出回路１４の検出結果ＢＳが供給されている。トランジスタＴＲ３１では、ソースが基準電圧端子ＶＳＳに接続され、ドレインがノードＮ３１に接続され、ゲートに、逆流検出回路１４の検出結果ＢＳが供給されている。
【0046】
つまり、逆流検出回路１４によってインダクタＬ１に流れる電流ＩＬの逆流が検出されない期間では、トランジスタＴＲ１３，ＴＲ１４，ＴＲ２３，ＴＲ２４がオンし、トランジスタＴＲ３１がオフする。そして、逆流検出回路１４によってインダクタＬ１に流れる電流ＩＬの逆流が検出されたタイミングで、トランジスタＴＲ１３，ＴＲ１４，ＴＲ２３，ＴＲ２４がオフし、トランジスタＴＲ３１がオンすることにより、電圧比較回路１５が一時的に比較動作を行う。
【0047】
例えば、フィードバック電圧ＦＢＩＮが参照電圧ＶＲＥＦ２以上である場合、トランジスタＴＲ２５のオン抵抗がトランジスタＴＲ１５のオン抵抗よりも小さくなるため、トランジスタＴＲ２５のドレイン（ノードＮ２２）に蓄積された電荷が、トランジスタＴＲ１５のドレイン（ノードＮ１２）に蓄積された電荷よりも早く引き抜かれる。それにより、トランジスタＴＲ２２がトランジスタＴＲ１２よりも早くオンするため、ノードＮ２１（第２のインバータＩＮＶ２の出力）の電圧レベルがＬレベルを示し、ノードＮ１１（第１のインバータＩＮＶ１の出力、且つ、比較結果ＡＪ）の電圧レベルがＨレベルを示す。つまり、フィードバック電圧ＦＢＩＮが参照電圧ＶＲＥＦ２以上である場合、電圧比較回路１５ａは、Ｈレベルの比較結果ＡＪを出力する。
【0048】
それに対し、フィードバック電圧ＦＢＩＮが参照電圧ＶＲＥＦ２未満である場合、トランジスタＴＲ１５のオン抵抗がトランジスタＴＲ２５のオン抵抗よりも小さくなるため、トランジスタＴＲ１５のドレイン（ノードＮ１２）に蓄積された電荷が、トランジスタＴＲ２５のドレイン（ノードＮ２２）に蓄積された電荷よりも早く引き抜かれる。それにより、トランジスタＴＲ１２がトランジスタＴＲ２２よりも早くオンするため、ノードＮ１１（第１のインバータＩＮＶ１の出力、且つ、比較結果ＡＪ）の電圧レベルがＬレベルを示し、ノードＮ２１（第２のインバータＩＮＶ２の出力）の電圧レベルがＨレベルを示す。つまり、フィードバック電圧ＦＢＩＮが参照電圧ＶＲＥＦ２未満である場合、電圧比較回路１５ａは、Ｌレベルの比較結果ＡＪを出力する。
【0049】
【0050】
アップダウンカウンタ１６１は、逆流検出回路１４によってインダクタＬ１に流れる電流ＩＬの逆流が検出されたタイミングで制御回路１１から出力された信号ＤＩの立ち上がりを受信すると、予め設定されているカウント値（具体的には、前回設定されたカウント値）を、電圧比較回路１５ａの比較結果ＡＪに応じてカウントアップ又はカウントダウンさせる。
【0051】
例えば、比較結果ＡＪがＨレベルを示す場合（即ち、出力電圧ＶＯが期待値より大きい場合）、アップダウンカウンタ１６１は、カウント値を１つカウントダウンさせて選択信号Ｓ１として出力する。それに対し、比較結果ＡＪがＬレベルを示す場合（即ち、出力電圧ＶＯが期待値より小さい場合）、アップダウンカウンタ１６１は、カウント値を１つカウントアップさせて選択信号Ｓ１として出力する。
【0052】
インバータ群１６２は、直列接続された複数のインバータによって構成されており、信号ＤＩを遅延させて出力する。セレクタ１６３は、選択信号Ｓ１に基づいて、インバータ群１６２を構成する複数のインバータの何れかの出力を選択し、信号ＤＯとして出力する。つまり、セレクタ１６３は、選択信号Ｓ１に応じた遅延量の遅延を信号ＤＩに付加して信号ＤＯとして出力する。
【0053】
例えば、アップダウンカウンタ１６１のカウント値がカウントダウンされた場合、セレクタ１６３は、信号ＤＩに付加された遅延の量が少ない信号を選択して信号ＤＯとして出力する。それに対し、アップダウンカウンタ１６１のカウント値がカウントアップされた場合、セレクタ１６３は、信号ＤＩに付加された遅延の量が多い信号を選択して信号ＤＯとして出力する。換言すると、セレクタ１６３は、出力電圧ＶＯが期待値より大きい場合、設定期間ＴＯを一段階短くし、出力電圧ＶＯが期待値より小さい場合、設定期間ＴＯを一段階長くする。そして、制御回路１１は、次にトランジスタＭＰ１をオンするときに、オン期間決定回路１６ａによって決定された設定期間ＴＯの長さだけオンする。
【0054】
なお、電圧比較回路１５ａ及びオン期間決定回路１６ａは、何れも同等の機能を有する他の構成に適宜変更可能である。
【0055】
＜実施の形態３＞
本実施の形態では、ＤＣＤＣコンバータ１に設けられた電圧比較回路１５及びオン期間決定回路１６のそれぞれの第２の具体的な構成例について説明する。図６は、電圧比較回路１５の第２の具体的な構成例を電圧比較回路１５ｂとして示す図である。図７は、オン期間決定回路１６の第２の具体的な構成例をオン期間決定回路１６ｂとして示す図である。
本実施の形態では、ＤＣＤＣコンバータ１に設けられた電圧比較回路１５及びオン期間決定回路１６のそれぞれの第２の具体的な構成例について説明する。図６は、電圧比較回路１５の第２の具体的な構成例を電圧比較回路１５ｂとして示す図である。図７は、オン期間決定回路１６の第２の具体的な構成例をオン期間決定回路１６ｂとして示す図である。
【0056】
まず、図６を用いて、電圧比較回路１５ｂについて説明する。図６に示すように、電圧比較回路１５ｂは、所謂積分器であって、オペアンプ１５１と、容量素子１５２と、容量素子１５３と、スイッチ素子１５４と、スイッチ素子１５５と、を有する。
【0057】
オペアンプ１５１では、反転入力端子に参照電圧ＶＲＥＦ２が供給され、非反転入力端子にノードＮ４１の電圧が供給される。容量素子１５２は、オペアンプ１５１の出力端子及び非反転入力端子の間に設けられている。オペアンプ１５１の出力は、電圧比較回路１５ｂの比較結果ＡＪとして用いられる。スイッチ素子１５４，１５５は、フィードバック電圧ＦＢＩＮが供給される電圧比較回路１５ｂの入力端子と、オペアンプ１５１の非反転入力端子（ノードＮ４１）と、の間に直列に設けられている。容量素子１５３は、スイッチ素子１５４，１５５の間のノードＮ４２と、基準電圧端子ＶＳＳと、の間に設けられている。スイッチ素子１５４は、逆流検出回路１４の検出結果ＢＳの反転信号に基づいてオンオフを切り替える。スイッチ素子１５５は、逆流検出回路１４の検出結果ＢＳに基づいてオンオフを切り替える。
【0058】
逆流検出回路１４によってインダクタＬ１に流れる電流ＩＬの逆流が検出されない期間では、スイッチ素子１５４がオンし、スイッチ素子１５５がオフしているため、フィードバック電圧ＦＢＩＮの電荷が容量素子１５３に蓄積される。そして、逆流検出回路１４によってインダクタＬ１に流れる電流ＩＬの逆流が検出されたタイミングで、スイッチ素子１５４がオフし、スイッチ素子１５５がオフすると、容量素子１５３に蓄積された電荷に応じた電圧（ノードＮ４２の電圧）は、オペアンプ１５１の非反転入力端子に供給される。そして、オペアンプ１５１及び容量素子１５２からなる積分器は、フィードバック電圧ＦＢＩＮと参照電圧ＶＲＥＦ２とに応じた積分結果を、比較結果ＡＪとして出力する。なお、比較結果ＡＪはアナログ電圧である。例えば、フィードバック電圧ＦＢＩＮが大きくなるほど比較結果ＡＪの電位は小さくなり、フィードバック電圧ＦＢＩＮが小さくなるほど比較結果ＡＪの電位は大きくなる。
【0059】
【0060】
定電流源１６４は、電源電圧端子ＶＤＤとノードＮ５１との間に設けられ、ノードＮ５１に定電流を供給する。容量素子１６５は、ノードＮ５１と基準電圧端子ＶＳＳとの間に設けられている。スイッチ素子１６６は、容量素子１６５に並列に設けられ、信号ＤＩに基づいてオンオフを切り替える。コンパレータ１６７は、ノードＮ５１の電位と、電圧比較回路１５ｂの比較結果ＡＪと、を比較して、比較結果を信号ＤＯとして出力する。
【0061】
逆流検出回路１４によってインダクタＬ１に流れる電流ＩＬの逆流が検出されたタイミングで制御回路１１から出力された信号ＤＩの立ち上がりを受信すると、スイッチ素子１６６がオンからオフに切り替わる。それにより、ノードＮ５１の電位は徐々に上昇する。そして、コンパレータ１６７は、ノードＮ５１の電位が上昇して比較結果ＡＪの電位に達すると、信号ＤＯを立ち上げる。オン期間決定回路１６は、信号ＤＩの立ち上がりから信号ＤＯの立ち上がりまでの期間を、設定期間ＴＯとして決定する。
【0062】
例えば、比較結果ＡＪの電位が小さいほど（即ち、出力電圧ＶＯが期待値よりも大きいほど）、ノードＮ５１の電位が上昇して比較結果ＡＪの電位に達する時間が短くなるため、信号ＤＯの立ち上がり時刻は遅くなる。それに対し、比較結果ＡＪの電位が大きいほど（即ち、出力電圧ＶＯが期待値よりも小さいほど）、ノードＮ５１の電位が上昇して比較結果ＡＪの電位に達する時間が長くなるため、信号ＤＯの立ち上がり時刻は早くなる。換言すると、逆流検出回路１４は、出力電圧ＶＯが期待値よりも大きいほど、設定期間ＴＯを短くし、出力電圧ＶＯが期待値よりも小さいほど、設定期間ＴＯを短くする。そして、制御回路１１は、次にトランジスタＭＰ１をオンするときに、オン期間決定回路１６ｂによって決定された設定期間ＴＯの長さだけオンする。
【0063】
なお、電圧比較回路１５ｂ及びオン期間決定回路１６ｂは、何れも同等の機能を有する他の構成に適宜変更可能である。
【0064】
以上のように、上記実施の形態にかかるＤＣＤＣコンバータ１は、インダクタＬ１に流れる電流ＩＬの逆流を検出したタイミングで出力電圧ＶＯ（出力電圧ＶＯの上限値）のサンプリングを行い、サンプリングしたその出力電圧ＶＯに基づいて次のサイクルのインダクタＬ１の充電期間（トランジスタＭＰ１のオン期間）を決定する。ここで、上記実施の形態にかかるＤＣＤＣコンバータ１は、高速なクロック信号を用いることなく、インダクタＬ１に流れる電流ＩＬの逆流を検出したタイミングのみで、出力電圧ＶＯの上限値を検出しているため、消費電力を低減させることができる。また、本実施の形態にかかるＤＣＤＣコンバータ１は、インダクタＬ１の充電期間を固定する場合と比較して、インダクタＬ１の充電期間が必要以上に長くならないように調整することができるため、出力電圧に発生するリップルを抑制することができる。さらに、上記実施の形態にかかるＤＣＤＣコンバータ１は、サンプリングした出力電圧ＶＯに基づいて次のサイクルのインダクタＬ１の充電期間を決定するフィードバック制御を行っているため、フィードバック制御に必要な十分な時間を確保することができる。つまり、上記実施の形態にかかるＤＣＤＣコンバータ１は、安定した出力電圧を生成しつつ、低負荷時においても電力効率を向上させることができる。
【0065】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【0066】
さらに本開示は、ＤＣＤＣコンバータの制御処理の一部又は全部を、ＣＰＵにコンピュータプログラムを実行させることにより実現することが可能である。
【0067】
上述したプログラムは、コンピュータに読み込まれた場合に、実施形態で説明された１又はそれ以上の機能をコンピュータに行わせるための命令群（又はソフトウェアコード）を含む。プログラムは、非一時的なコンピュータ可読媒体又は実体のある記憶媒体に格納されてもよい。限定ではなく例として、コンピュータ可読媒体又は実体のある記憶媒体は、ＲＡＭ(Random-Access Memory)、ＲＯＭ(Read-Only Memory)、フラッシュメモリ、ＳＳＤ(Solid-State Drive)又はその他のメモリ技術、ＣＤ－ＲＯＭ、ＤＶＤ(Digital Versatile Disc)、Ｂｌｕ－ｒａｙ（登録商標）ディスク又はその他の光ディスクストレージ、磁気カセット、磁気テープ、磁気ディスクストレージ又はその他の磁気ストレージデバイスを含む。プログラムは、一時的なコンピュータ可読媒体又は通信媒体上で送信されてもよい。限定ではなく例として、一時的なコンピュータ可読媒体又は通信媒体は、電気的、光学的、音響的、またはその他の形式の伝搬信号を含む。
【符号の説明】
【0068】
１ ＤＣＤＣコンバータ
１１ 制御回路
１２ 駆動回路
１３ 下限検出回路
１４ 逆流検出回路
１５ 電圧比較回路
１５ａ 電圧比較回路
１５ｂ 電圧比較回路
１６ オン期間決定回路
１６ａ オン期間決定回路
１６ｂ オン期間決定回路
２０ 電圧検出回路
１５１ オペアンプ
１５２ 容量素子
１５３ 容量素子
１５４ スイッチ素子
１５５ スイッチ素子
１６１ アップダウンカウンタ
１６２ インバータ群
１６３ セレクタ
１６４ 定電流源
１６５ 容量素子
１６６ スイッチ素子
１６７ コンパレータ
Ｃ１ 容量素子
Ｌ１ インダクタ
Ｌｄ 負荷
ＩＮＶ１ 第１のインバータ
ＩＮＶ２ 第２のインバータ
ＭＮ１ トランジスタ
ＭＰ１ トランジスタ
Ｒ１ 抵抗素子
ＴＲ１１～ＴＲ１５ トランジスタ
ＴＲ２１～ＴＲ２５ トランジスタ
ＴＲ３１ トランジスタ
１１ 制御回路
１２ 駆動回路
１３ 下限検出回路
１４ 逆流検出回路
１５ 電圧比較回路
１５ａ 電圧比較回路
１５ｂ 電圧比較回路
１６ オン期間決定回路
１６ａ オン期間決定回路
１６ｂ オン期間決定回路
２０ 電圧検出回路
１５１ オペアンプ
１５２ 容量素子
１５３ 容量素子
１５４ スイッチ素子
１５５ スイッチ素子
１６１ アップダウンカウンタ
１６２ インバータ群
１６３ セレクタ
１６４ 定電流源
１６５ 容量素子
１６６ スイッチ素子
１６７ コンパレータ
Ｃ１ 容量素子
Ｌ１ インダクタ
Ｌｄ 負荷
ＩＮＶ１ 第１のインバータ
ＩＮＶ２ 第２のインバータ
ＭＮ１ トランジスタ
ＭＰ１ トランジスタ
Ｒ１ 抵抗素子
ＴＲ１１～ＴＲ１５ トランジスタ
ＴＲ２１～ＴＲ２５ トランジスタ
ＴＲ３１ トランジスタ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】