知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024012727
(43)【公開日】2024-01-31
(54)【発明の名称】画素回路、表示装置及び駆動方法
(51)【国際特許分類】
G09G 3/3233 20160101AFI20240124BHJP
G09G 3/20 20060101ALI20240124BHJP
H10K 50/10 20230101ALI20240124BHJP
H10K 59/10 20230101ALI20240124BHJP
【ＦＩ】
G09G3/3233
G09G3/20 642B
G09G3/20 622D
G09G3/20 623D
G09G3/20 621A
G09G3/20 642A
G09G3/20 623C
G09G3/20 611E
H05B33/14 A
H01L27/32
【審査請求】未請求
【請求項の数】12
【出願形態】ＯＬ
(21)【出願番号】P 2020204327
(22)【出願日】2020-12-09
(71)【出願人】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】100091487
【弁理士】
【氏名又は名称】中村 行孝
(74)【代理人】
【識別番号】100105153
【弁理士】
【氏名又は名称】朝倉 悟
(72)【発明者】
【氏名】豊村 直史
【テーマコード（参考）】
3K107
5C080
5C380
【Ｆターム（参考）】
3K107AA01
3K107BB01
3K107CC33
3K107EE04
3K107FF04
3K107HH02
3K107HH04
3K107HH05
5C080AA06
5C080BB05
5C080CC03
5C080DD06
5C080FF11
5C080JJ02
5C080JJ03
5C080JJ04
5C380AA01
5C380AB06
5C380AB21
5C380AB34
5C380AB36
5C380BA38
5C380BA39
5C380BB02
5C380BB09
5C380BB22
5C380CA12
5C380CA53
5C380CA54
5C380CB01
5C380CB18
5C380CC04
5C380CC07
5C380CC26
5C380CC33
5C380CC35
5C380CC38
5C380CC39
5C380CC64
5C380CC66
5C380CD024
5C380DA02
5C380DA06
5C380DA47
(57)【要約】
【課題】輝度の低下を抑止した画素回路、表示装置及び駆動方法を提供する。
【解決手段】本開示の画素回路は、第１端子に供給される電圧に応じて、発光素子に供給する電流を制御する第１トランジスタと、前記第１端子に供給する電圧を保持する第１容量と、映像信号線の信号電圧をサンプリングする第２トランジスタと、前記第２トランジスタによりサンプリングされた信号電圧を保持する第２容量と、前記第２容量と前記第１容量との間を接続し、前記第２容量に蓄積された電荷を前記第１容量に転送することにより、前記信号電圧に応じた電圧を前記第１容量に設定する第３トランジスタと、を備える。
【選択図】図７
【解決手段】本開示の画素回路は、第１端子に供給される電圧に応じて、発光素子に供給する電流を制御する第１トランジスタと、前記第１端子に供給する電圧を保持する第１容量と、映像信号線の信号電圧をサンプリングする第２トランジスタと、前記第２トランジスタによりサンプリングされた信号電圧を保持する第２容量と、前記第２容量と前記第１容量との間を接続し、前記第２容量に蓄積された電荷を前記第１容量に転送することにより、前記信号電圧に応じた電圧を前記第１容量に設定する第３トランジスタと、を備える。
【選択図】図７
【特許請求の範囲】
【請求項1】
第１端子に供給される電圧に応じて、発光素子に供給する電流を制御する第１トランジスタと、
前記第１端子に供給する電圧を保持する第１容量と、
映像信号線の信号電圧をサンプリングする第２トランジスタと、
前記第２トランジスタによりサンプリングされた信号電圧を保持する第２容量と、
前記第２容量と前記第１容量との間を接続し、前記第２容量に蓄積された電荷を前記第１容量に転送することにより、前記信号電圧に応じた電圧を前記第１容量に設定する第３トランジスタと、
を備えた画素回路。
前記第１端子に供給する電圧を保持する第１容量と、
映像信号線の信号電圧をサンプリングする第２トランジスタと、
前記第２トランジスタによりサンプリングされた信号電圧を保持する第２容量と、
前記第２容量と前記第１容量との間を接続し、前記第２容量に蓄積された電荷を前記第１容量に転送することにより、前記信号電圧に応じた電圧を前記第１容量に設定する第３トランジスタと、
を備えた画素回路。
【請求項2】
前記第３トランジスタは、前記第１容量と前記第２容量の比率に応じた量の電荷を前記第１容量に提供する
請求項１に記載の画素回路。
請求項１に記載の画素回路。
【請求項3】
前記第２トランジスタは、映像信号の第１フレームのうち第１トランジスタが前記発光素子に電流を供給する第１発光期間において、第２フレーム用の信号電圧を前記映像信号線からサンプリングし、前記第２容量が、前記第２フレーム用の前記信号電圧を保持し、
前記第３トランジスタは、前記第２フレームにおいて前記第２容量及び前記第１容量間を接続して、前記第１発光期間に前記第２容量に蓄積された電荷に応じた電圧を前記第１容量に設定する
請求項１に記載の画素回路。
前記第３トランジスタは、前記第２フレームにおいて前記第２容量及び前記第１容量間を接続して、前記第１発光期間に前記第２容量に蓄積された電荷に応じた電圧を前記第１容量に設定する
請求項１に記載の画素回路。
【請求項4】
前記映像信号線と前記第１トランジスタの制御端子との間を接続する第４トランジスタを備え、
前記第４トランジスタは、前記第２フレームにおいて前記第１トランジスタの閾値を補正するためのオフセット電圧を前記映像信号線から受け、かつ前記オフセット電圧を前記第１トランジスタの前記制御端子に供給し、
前記第３トランジスタは、前記閾値の補正処理が終わった後、前記第２容量及び前記第１容量間を接続する
請求項３に記載の画素回路。
前記第４トランジスタは、前記第２フレームにおいて前記第１トランジスタの閾値を補正するためのオフセット電圧を前記映像信号線から受け、かつ前記オフセット電圧を前記第１トランジスタの前記制御端子に供給し、
前記第３トランジスタは、前記閾値の補正処理が終わった後、前記第２容量及び前記第１容量間を接続する
請求項３に記載の画素回路。
【請求項5】
前記第２トランジスタ及び前記第３トランジスタはシリコン基板のウェルに形成され、
前記第１端子には、複数の輝度のうち表示する輝度に応じた電圧が設定され、
前記ウェルの電位は、前記複数の輝度のうち前記第１端子に設定する必要がある最大の電圧を前記第１端子に提供するために必要な前記信号電圧の値以上に設定されている
請求項１に記載の画素回路。
前記第１端子には、複数の輝度のうち表示する輝度に応じた電圧が設定され、
前記ウェルの電位は、前記複数の輝度のうち前記第１端子に設定する必要がある最大の電圧を前記第１端子に提供するために必要な前記信号電圧の値以上に設定されている
請求項１に記載の画素回路。
【請求項6】
前記発光素子と前記第１トランジスタ間の接続ノードを基準電圧に短絡する第５トランジスタを備え、
前記第３トランジスタは、少なくとも前記第５トランジスタが前記接続ノードを前記基準電圧に短絡していない期間の少なくとも一部に、前記第２容量及び前記第１容量間を接続する
請求項１に記載の画素回路。
前記第３トランジスタは、少なくとも前記第５トランジスタが前記接続ノードを前記基準電圧に短絡していない期間の少なくとも一部に、前記第２容量及び前記第１容量間を接続する
請求項１に記載の画素回路。
【請求項7】
前記第１端子は、前記第１トランジスタの制御端子である
請求項１に記載の画素回路。
請求項１に記載の画素回路。
【請求項8】
前記第１トランジスタ、前記第２トランジスタ及び前記第３トランジスタはＰチャネル型のＭＯＳトランジスタである
請求項５に記載の画素回路。
請求項５に記載の画素回路。
【請求項9】
前記第１トランジスタ、前記第２トランジスタ及び前記第３トランジスタはＮチャネル型のＭＯＳトランジスタである
請求項５に記載の画素回路。
請求項５に記載の画素回路。
【請求項10】
前記発光素子をさらに備えた
請求項１に記載の画素回路。
請求項１に記載の画素回路。
【請求項11】
発光素子と、第１端子に供給される電圧に応じて、前記発光素子に供給する電流を制御する第１トランジスタと、前記第１端子に供給する電圧を保持する第１容量と、映像信号線の信号電圧をサンプリングする第２トランジスタと、前記第２トランジスタによりサンプリングされた信号電圧を保持する第２容量と、前記第２容量と前記第１容量との間を接続し、前記第２容量に蓄積された電荷を前記第１容量に転送することにより、前記信号電圧に応じた電圧を前記第１容量に設定する第３トランジスタとを含む画素回路と、
前記第２トランジスタ及び前記第３トランジスタの動作を制御する駆動回路と
表示装置。
前記第２トランジスタ及び前記第３トランジスタの動作を制御する駆動回路と
表示装置。
【請求項12】
第１容量に保持された電圧を、発光素子に供給する電流を制御する第１トランジスタの第１端子に供給し、
前記第１端子に供給される電圧に応じて、前記第１トランジスタを駆動し、
映像信号線の信号電圧をサンプリングし、
サンプリングされた信号電圧を第２容量に保持し、
前記第２容量に前記信号電圧が保持された後、前記第２容量と前記第１容量との間を接続し、前記第２容量に蓄積された電荷を前記第１容量に転送することにより、前記信号電圧に応じた電圧を前記第１容量に設定する
駆動方法。
前記第１端子に供給される電圧に応じて、前記第１トランジスタを駆動し、
映像信号線の信号電圧をサンプリングし、
サンプリングされた信号電圧を第２容量に保持し、
前記第２容量に前記信号電圧が保持された後、前記第２容量と前記第１容量との間を接続し、前記第２容量に蓄積された電荷を前記第１容量に転送することにより、前記信号電圧に応じた電圧を前記第１容量に設定する
駆動方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、画素回路、表示装置及び駆動方法に関する。
【背景技術】
【0002】
近年、ＡＲ（Augmented Reality）グラスのディスプレイとして、シリコン基板上にMOS（Metal-Oxide-Semiconductor）トランジスタや有機EL（Electro Luminescence）ダイオード等による画素を構成したM-OLED（マイクロオーレッド）パネルが用いられている。
【0003】
ＡＲでは現実世界とディスプレイ表示映像との重畳性が重要視されている。重畳性を高める方法の一つとして、パネルの全画素を同時に発光させる面一括発光駆動が考えられる。
【0004】
面一括発光駆動の方式の例として、各画素の有機ＥＬダイオードを駆動する駆動トランジスタの閾値のばらつき等を補正し、各画素へ映像信号の書き込みを行い、１フレーム中のブランキング期間などを用いて一括発光を行う方法がある。しかしながら、この方法では、１フレーム中の発光期間は非常に短い時間となる。このため、輝度が低下する問題や、１フレーム中の発光時間の比率が低い（低デューティ比）ことに起因してフリッカが視認される問題がある。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２０１５－３４８６１号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
本開示は、輝度の低下を抑止した画素回路、表示装置及び駆動方法を提供する。
【課題を解決するための手段】
【0007】
本開示の画素回路は、
第１端子に供給される電圧に応じて、発光素子に供給する電流を制御する第１トランジスタと、
前記第１端子に供給する電圧を保持する第１容量と、
映像信号線の信号電圧をサンプリングする第２トランジスタと、
前記第２トランジスタによりサンプリングされた信号電圧を保持する第２容量と、
前記第２容量と前記第１容量との間を接続し、前記第２容量に蓄積された電荷を前記第１容量に転送することにより、前記信号電圧に応じた電圧を前記第１容量に設定する第３トランジスタと、
を備える。
第１端子に供給される電圧に応じて、発光素子に供給する電流を制御する第１トランジスタと、
前記第１端子に供給する電圧を保持する第１容量と、
映像信号線の信号電圧をサンプリングする第２トランジスタと、
前記第２トランジスタによりサンプリングされた信号電圧を保持する第２容量と、
前記第２容量と前記第１容量との間を接続し、前記第２容量に蓄積された電荷を前記第１容量に転送することにより、前記信号電圧に応じた電圧を前記第１容量に設定する第３トランジスタと、
を備える。
【0008】
本開示の表示装置は、
第１端子に供給される電圧に応じて、発光素子に供給する電流を制御する第１トランジスタと、前記第１端子に供給する電圧を保持する第１容量と、映像信号線の信号電圧をサンプリングする第２トランジスタと、前記第２トランジスタによりサンプリングされた信号電圧を保持する第２容量と、前記第２容量と前記第１容量との間を接続し、前記第２容量に蓄積された電荷を前記第１容量に転送することにより、前記信号電圧に応じた電圧を前記第１容量に設定する第３トランジスタと、を含む画素回路と、
前記第２トランジスタ及び前記第３トランジスタの動作を制御する駆動回路と
を備える。
第１端子に供給される電圧に応じて、発光素子に供給する電流を制御する第１トランジスタと、前記第１端子に供給する電圧を保持する第１容量と、映像信号線の信号電圧をサンプリングする第２トランジスタと、前記第２トランジスタによりサンプリングされた信号電圧を保持する第２容量と、前記第２容量と前記第１容量との間を接続し、前記第２容量に蓄積された電荷を前記第１容量に転送することにより、前記信号電圧に応じた電圧を前記第１容量に設定する第３トランジスタと、を含む画素回路と、
前記第２トランジスタ及び前記第３トランジスタの動作を制御する駆動回路と
を備える。
【0009】
本開示の駆動方法は、
第１容量に保持された電圧を、発光素子に供給する電流を制御する第１トランジスタの第１端子に供給し、
前記第１端子に供給される電圧に応じて、前記第１トランジスタを駆動し、
映像信号線の信号電圧をサンプリングし、
サンプリングされた信号電圧を第２容量に保持し、
前記第２容量に前記信号電圧が保持された後、前記第２容量と前記第１容量との間を接続し、前記第２容量に蓄積された電荷を前記第１容量に転送することにより、前記信号電圧に応じた電圧を前記第１容量に設定する。
第１容量に保持された電圧を、発光素子に供給する電流を制御する第１トランジスタの第１端子に供給し、
前記第１端子に供給される電圧に応じて、前記第１トランジスタを駆動し、
映像信号線の信号電圧をサンプリングし、
サンプリングされた信号電圧を第２容量に保持し、
前記第２容量に前記信号電圧が保持された後、前記第２容量と前記第１容量との間を接続し、前記第２容量に蓄積された電荷を前記第１容量に転送することにより、前記信号電圧に応じた電圧を前記第１容量に設定する。
【図面の簡単な説明】
【0010】
【図1】本開示の実施形態に係るアクティブマトリクス型表示装置の全体の概略を示す構成図。
【図2】比較例にかかる有機ＥＬ表示装置の詳細ブロック図。
【図3】比較例における画素の回路例と周辺回路とを示す図。
【図4】比較例における有機ＥＬ表示装置を駆動する動作のタイミング波形図。
【図6】本開示の実施形態に係る有機ＥＬ表示装置の詳細ブロック図。
【図11】本開示の実施形態に係る画素の変形例１を示す図。
【図12】本開示の実施形態に係る画素の変形例２を示す図。
【発明を実施するための形態】
【0011】
以下、図面を参照して、本開示の実施形態について説明する。本開示において示される１以上の実施形態において、各実施形態が含む要素を互いに組み合わせることができ、かつ、当該組み合わせられた結果物も本開示が示す実施形態の一部をなす。図面において同一又は同等の機能を有する要素、又は同一名称の要素には同一の符号を付して、詳細な説明を適宜省略する場合がある。
【0012】
図１は、本開示の実施形態に係るアクティブマトリクス型表示装置の全体の概略を示す構成図である。ここでは有機ＥＬダイオードを、画素回路の発光部（発光素子）として用いるアクティブマトリクス型有機ＥＬ表示装置、例えばＭ－ＯＬＥＤ（マイクロオーレッド）パネルの場合を例に挙げて説明する。以下では、「画素回路」を単に「画素」と記述する場合もある。
【0013】
図１の有機ＥＬ表示装置１０は、有機ＥＬダイオードを含む複数の画素が行列状に２次元配置されて成る画素アレイ部２０と、画素アレイ部２０の周辺に配置される駆動回路とを有する。駆動回路は、水平駆動部３０と、垂直駆動部４０とを備える。垂直駆動部４０は、画素アレイ部２０における水平方向の１つ行の画素群を垂直方向に順次選択する。水平駆動部３０は、垂直駆動部４０によって選択された１行の画素群に映像信号等の信号の書き込みを行う。
【0014】
以下、本開示の実施形態を詳細に説明するに先立ち、比較例にかかる有機ＥＬ表示装置を説明する。比較例に有機ＥＬ表示装置の全体ブロック図は、図１と同じである。
【0015】
図２は、比較例にかかる有機ＥＬ表示装置の詳細ブロック図である。説明のため図１と同一名称の要素には同一の符号を付してある。図２の有機ＥＬ表示装置は、有機ＥＬダイオードを含む複数の単位画素が行列状に２次元配置された画素アレイ部２０と、水平駆動部３０と、垂直駆動部４０とを備えている。垂直駆動部４０は、書き込み走査部４０１と、駆動走査部４０２と、補助駆動走査部４０３とを備えている。単位画素は、赤色（Ｒ）を発光する画素２０１Ｒ、青色（Ｂ）を発光する画素２０１Ｇ、緑色（Ｇ）を発光する画素２０１Ｂを含む。ＲＧＢの個々の画素を特に区別しない場合は、画素２０１と記載する。
【0016】
ここでは、図２の有機ＥＬ表示装置がカラー表示対応の場合の構成例を示している。カラー画像を形成する単位となる単位画素がＲＧＢの複数の画素を含んでいる。但し、単位画素は、ＲＧＢの３原色の画素の組み合わせに限られるものではない。モノクロ表示装置の場合、１つの単位画素が単一色の１つの画素のみを含んでもよい。あるいは、３原色の画素に更に１色あるいは複数色の画素を加えて１つの単位画素を構成してもよい。例えば、輝度向上のために白色（Ｗ）光を発光する画素を単位画素に加えてもよい。
【0017】
画素アレイ部２０には、２次元状の画素２０１の配列に対して、行方向に沿って走査線２１１、駆動線２１２、及び補助駆動線２１３が画素行毎に配線されている。さらに、２次元状の画素２０１の配列に対して、列方向に沿って信号線２１４が画素列毎に配線されている。より詳細には、２次元状の画素２０１Ｒの配列に対して、列方向に沿って信号線２１４Ｒが画素列毎に配線されている。２次元状の画素２０１Ｇの配列に対して、列方向に沿って信号線２１４Ｇが画素列毎に配線されている。２次元状の画素２０１Ｂの配列に対して、列方向に沿って信号線２１４Ｂが画素列毎に配線されている。ＲＧＢの個々の信号線を特に区別しない場合は、信号線２１４と記載する。
【0018】
走査線２１１は、書込み走査部４０１の対応する行の出力端にそれぞれ接続されている。駆動線２１２は、駆動走査部４０２の対応する行の出力端にそれぞれ接続されている。補助駆動線２１３は、補助駆動走査部４０３の対応する行の出力端にそれぞれ接続されている。信号線２１４は、水平駆動部３０の対応する列の出力端にそれぞれ接続されている。
【0019】
書込み走査部４０１は、シフトレジスタ回路等によって構成されている。書込み走査部４０１は、画素アレイ部２０の各画素２０１への映像信号の信号電圧又は後述するオフセット電圧の書込みに際して、走査線２１１に対して書込み走査信号ＷＳ１を順次供給することによって、画素アレイ部２０の各画素２０１を行単位で順番に走査する。
【0020】
駆動走査部４０２は、書込み走査部４０１と同様に、シフトレジスタ回路等によって構
成されている。駆動走査部４０２は、書込み走査部４０１による走査に同期して、駆動線２１２に対して発光制御信号ＤＳを供給することによって画素２０１の発光／非発光（消光）の制御を行う。
成されている。駆動走査部４０２は、書込み走査部４０１による走査に同期して、駆動線２１２に対して発光制御信号ＤＳを供給することによって画素２０１の発光／非発光（消光）の制御を行う。
【0021】
補助駆動走査部４０３は、書込み走査部４０１と同様に、シフトレジスタ回路等によって構成されている。この補助駆動走査部４０３は、書込み走査部４０１による走査に同期して、補助駆動線２１３に対して補助駆動信号ＡＺ１を供給することによって、非発光期間に画素２０１の発光を阻止する制御を行う。
【0022】
水平駆動部３０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖｓｉｇと、オフセット電圧Ｖｏｆｓとを選択的に出力する。ここで、オフセット電圧Ｖｏｆｓは、映像信号の信号電圧Ｖｓｉｇの基準となる電圧に相当する電圧（例えば、映像信号の黒レベルに相当する電圧）、あるいは、その近傍の電圧である。オフセット電圧Ｖｏｆｓは、後述する補正処理を行う際に用いられる初期化電圧である。
【0023】
水平駆動部３０から択一的に出力される信号電圧Ｖｓｉｇ／オフセット電圧Ｖｏｆｓは、信号線２１４を介して画素アレイ部２０の各画素２０１に対して、書込み走査部４０１による走査によって選択された画素行の単位で書き込まれる。
【0024】
図３は、画素（画素回路）２０１の回路例と周辺回路（水平駆動部３０、垂直駆動部４０）とを示す図である。画素２０１の発光部は、有機ＥＬダイオード２１を含む。有機ＥＬダイオード２１は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子の一例である。
【0025】
画素２０１は、有機ＥＬダイオード２１と、有機ＥＬダイオード２１に電流を流すことによって有機ＥＬダイオード２１を駆動する素子駆動回路とによって構成されている。有機ＥＬダイオード２１は、全ての画素２０１に対して共通に配線された共通電源線３５にカソード電極が接続されている。共通電源線３５の電圧は電圧Ｖｃａｔｈである。
【0026】
有機ＥＬダイオード２１を駆動する素子駆動回路は、駆動トランジスタ２２、サンプリングトランジスタ２３、発光制御トランジスタ２４、スイッチングトランジスタ２５、容量Ｃｓ１、及び、補助容量Ｃｓｕｂを含む。なお、本実施形態にあっては、画素（画素回路）２０１は、ガラス基板のような絶縁体上ではなく、シリコンのような半導体上に形成されている。そして、駆動トランジスタ２２は、Ｐチャネル型のＭＯＳトランジスタ（ＰＭＯＳトランジスタ）である。
【0027】
また、本実施形態にあっては、駆動トランジスタ２２と同様に、サンプリングトランジスタ２３、発光制御トランジスタ２４、及び、スイッチングトランジスタ２５についても、Ｐチャネル型のＭＯＳトランジスタである。駆動トランジスタ２２、サンプリングトランジスタ２３、発光制御トランジスタ２４、及び、スイッチングトランジスタ２５は、ソース／ゲート／ドレインの３端子ではなく、ソース／ゲート／ドレイン／バックゲートの４端子となっている。各トランジスタのバックゲートには電源電圧ＶＣＣＰが印加されている。つまり各トランジスタのウェル電位はＶＣＣＰとされている。
【0028】
画素２０１において、サンプリングトランジスタ２３は、水平駆動部３０から信号線２１４を通して供給される信号電圧Ｖｓｉｇをサンプリングすることによって駆動トランジスタ２２のゲートノード（ゲート電極）に映像信号を書き込む。駆動トランジスタ２２はゲート電極に与えられる電圧に応じて、有機ＥＬダイオード２１の発光を制御する。駆動トランジスタ２２のゲート電極は、発光素子の発行を制御する駆動トランジスタの第１端子に対応する。第１端子は制御端子、ドレイン端子又はソース端子であり、本実施形態では制御端子である。
【0029】
発光制御トランジスタ２４は、電源電圧ＶＣＣＰの電源ノードと駆動トランジスタ２２のソース電極（ソースノード）との間に接続され、発光制御信号ＤＳによる駆動の下に、有機ＥＬダイオード２１の発光／非発光を制御する。スイッチングトランジスタ２５は、駆動トランジスタ２２のドレイン電極（ドレインノード）と、全画素に共通の共通基準線３６との間に接続される。スイッチングトランジスタ２５は、駆動信号ＡＺ１による駆動の下に、有機ＥＬダイオード２１の非発光期間に有機ＥＬダイオード２１が発光しないように制御する。共通基準線３６は基準電圧ＶＳＳを有し、電流排出先ノードとして機能する。
【0030】
容量Ｃｓ１は、駆動トランジスタ２２のゲート電極（ゲートノード）と駆動トランジスタ２２のソース電極との間に接続されており、サンプリングトランジスタ２３によるサンプリングによって書き込まれた信号電圧Ｖｓｉｇを保持する。容量Ｃｓ１の電圧はゲート電極に与えられる。駆動トランジスタ２２は、容量Ｃｓ１の保持電圧に応じた駆動電流を有機ＥＬダイオード２１に流すことによって、有機ＥＬダイオード２１を駆動する。補助容量Ｃｓｕｂは、駆動トランジスタ２２のソース電極と、固定電位のノード（本例では、電源電圧ＶＣＣＰの電源ノード）との間に接続されている。補助容量Ｃｓｕｂは、信号電圧Ｖｓｉｇを書き込んだときに駆動トランジスタ２２のソース電圧が変動するのを抑制するとともに、駆動トランジスタ２２のゲート－ソース間電圧Ｖｇｓを駆動トランジスタ２２の閾値電圧Ｖｔｈにする作用を行う。
【0031】
図４は、図２又は図３の有機ＥＬ表示装置を駆動する動作のタイミング波形図である。水平期間の開始の同期信号ＸＶＤ、信号線２１４の電位Ｖｏｆｓ／Ｖｓｉｇ、発光制御信号ＤＳ、書込み走査信号ＷＳ１、補助駆動信号ＡＺ１、駆動トランジスタ２２のソース電圧Ｖｓ、ゲート電圧Ｖｇ、有機ＥＬダイオードのアノード電位の変化を時間に沿って示している。
【0032】
サンプリングトランジスタ２３、発光制御トランジスタ２４、及び、スイッチングトランジスタ２５がＰチャネル型のＭＯＳトランジスタであるため、書込み走査信号ＷＳ１、発光制御信号ＤＳ、及び、補助駆動信号ＡＺ１が低電圧の状態がアクティブ状態となる。書込み走査信号ＷＳ１、発光制御信号ＤＳ、及び、補助駆動信号ＡＺ１が高電圧の状態が非アクティブ状態となる。サンプリングトランジスタ２３、発光制御トランジスタ２４、及び、スイッチングトランジスタ２５は、書込み走査信号ＷＳ１、発光制御信号ＤＳ、及び、駆動信号ＡＺ１のアクティブ状態でオン（導通状態）となり、非アクティブ状態でオフ（非導通状態）となる。
【0033】
水平期間の開始を示す同期信号ＸＶＤが高電圧（ハイレベル）から低電圧（ローレベル）に変化することで１水平期間（１Ｈ）が開始する。同期信号ＸＶＤが、図示しない同期カウンタから入力される。
【0034】
時刻ｔ０で、制御発光信号ＤＳが高電圧から低電圧に遷移することで、発光制御トランジスタ２４がオンになる。
【0035】
時刻ｔ１で、書込み走査信号ＷＳ１が高電圧から低電圧に遷移することで、サンプリングトランジスタ２３がオンになる。
【0036】
また、時刻ｔ１では、発光制御信号ＤＳが低電圧の状態にあり、発光制御トランジスタ
２４がオンにあるため、駆動トランジスタ２２のソース電圧Ｖｓは電源電圧ＶＣＣＰになっている。水平駆動部３０から信号線２１４に対して、信号電圧Ｖｓｉｇが出力されている状態にある。信号電圧Ｖｓｉｇがサンプリングトランジスタ２３によるサンプリングによって駆動トランジスタ２２のゲート電極に書き込まれ、駆動トランジスタ２２のゲート電圧Ｖｇが上昇する。図の例では、ＶＣＣＰ（例えば黒の輝度の電圧に対応）が書き込まれ、ゲート電圧Ｖｇが電源電圧ＶＣＣＰになっている。
２４がオンにあるため、駆動トランジスタ２２のソース電圧Ｖｓは電源電圧ＶＣＣＰになっている。水平駆動部３０から信号線２１４に対して、信号電圧Ｖｓｉｇが出力されている状態にある。信号電圧Ｖｓｉｇがサンプリングトランジスタ２３によるサンプリングによって駆動トランジスタ２２のゲート電極に書き込まれ、駆動トランジスタ２２のゲート電圧Ｖｇが上昇する。図の例では、ＶＣＣＰ（例えば黒の輝度の電圧に対応）が書き込まれ、ゲート電圧Ｖｇが電源電圧ＶＣＣＰになっている。
【0037】
また補助駆動走査部４０３は、時刻ｔ１から時刻ｔ８までの間、補助駆動信号ＡＺ１をアクティブ状態（低電位の状態）とする。時刻ｔ１～時刻ｔ８の期間は、有機ＥＬダイオード２１は強制的に非発光期間とされる。補助駆動信号ＡＺ１がアクティブ状態となることで、これに応答してスイッチングトランジスタ２５がオンとなる。スイッチングトランジスタ２５がオンになることで、スイッチングトランジスタ２５を介して、駆動トランジスタ２２のドレイン電極（有機ＥＬダイオード２１のアノード電極）と電流排出先ノードである共通電源線３５との間が電気的に短絡される。スイッチングトランジスタ２５のオン抵抗は、有機ＥＬダイオード２１に比べて非常に小さいため、駆動トランジスタ２２に流れる電流が共通電源線３５に流れ、有機ＥＬダイオード２１には流れ込まない。これにより有機ＥＬダイオード２１の非発光期間において、駆動トランジスタ２２に流れる電流が有機ＥＬダイオード２１に流れ込まない。すなわち、非発光期間において、有機ＥＬダイオード２１が発光してしまうのを抑制することができる。これにより表示パネルの高コントラスト化が可能となる。
【0038】
時刻ｔ２で、書込み走査信号ＷＳ１が低電圧から高電圧から遷移することで、サンプリングトランジスタ２３がオフになる。
【0039】
時刻ｔ３～時刻ｔ７の間、水平駆動部３０から信号線２１４に対して出力される電圧が、信号電圧Ｖｓｉｇからオフセット電圧Ｖｏｆｓに変更される。
【0040】
時刻ｔ４～時刻ｔ５の間で、書込み走査信号ＷＳ１が高電圧から低電圧に遷移することで、サンプリングトランジスタ２３がオンになる。信号線２１４の電圧がオフセット電圧Ｖｏｆｓであるため、オフセット電圧Ｖｏｆｓがサンプリングトランジスタ２３によるサンプリングによって、駆動トランジスタ２２のゲート電極に書き込まれる。駆動トランジスタ２２のゲート電圧Ｖｇがオフセット電圧Ｖｏｆｓになる。
【0041】
このとき、駆動トランジスタ２２のゲート－ソース間電圧Ｖｇｓは、Ｖｇｓ＝Ｖｏｆｓ－ＶＣＣＰとなる。このように駆動トランジスタ２２のソース電圧Ｖｓを電源電圧ＶＣＣＰに設定し、駆動トランジスタ２２のゲート電圧Ｖｇをオフセット電圧Ｖｏｆｓに設定する動作が、閾値補正処理を行う前の準備（閾値補正準備）の動作である。電源電圧ＶＣＣＰがソース電圧Ｖｓの初期化電圧、オフセット電圧Ｖｏｆｓが駆動トランジスタ２２のゲート電圧Ｖｇの初期化電圧に相当する。
【0042】
次に、時刻ｔ６で、発光制御信号ＤＳが低電圧から高電圧に遷移し、発光制御トランジスタ２４がオフになると、駆動トランジスタ２２のソース電極がフローティング状態となり、駆動トランジスタ２２のゲート電圧Ｖｇがオフセット電圧Ｖｏｆｓに保たれた状態で閾値補正処理が開始される。すなわち、駆動トランジスタ２２のゲート電圧Ｖｇから閾値電圧Ｖｔｈを減じた電圧（Ｖｇ－Ｖｔｈ）に向けて、駆動トランジスタ２２のソース電圧Ｖｓが下降（低下）を開始する。
【0043】
駆動トランジスタ２２のゲート電圧Ｖｇの初期化電圧Ｖｏｆｓを基準とし、当該初期化電圧Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電圧（Ｖｇ－Ｖｔｈ）に向けて駆動トランジスタ２２のソース電圧Ｖｓを変化させる動作が閾値補正処理となる。閾値補正処理が進むと、駆動トランジスタ２２のゲート－ソース間電圧Ｖｇｓが、駆動トランジスタ２２の閾値電圧Ｖｔｈに収束する。この閾値電圧Ｖｔｈに相当する電圧は容量Ｃｓ１に保持される。
【0044】
閾値補正処理が進んだ時刻ｔ８で、補助駆動信号ＡＺ１をアクティブ状態（低電位の状態）とする。これに応答してスイッチングトランジスタ２５がオンとなる。時刻ｔ８は、一例として、ゲート－ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈに収束又はほぼ収束している時刻である。
【0045】
時刻ｔ９で、書込み走査信号ＷＳ１が高電圧から低電圧に遷移し、サンプリングトランジスタ２３がオンになると、閾値補正期間が終了する。時刻ｔ９から時刻ｔ１０まで、水平駆動部３０から信号線２１４に映像信号の信号電圧Ｖｓｉｇ（画素２０１に表示させたい所望の輝度に対応する電圧）が出力され、信号電圧Ｖｓｉｇをサンプリングして画素２０１内に書き込む。このサンプリングトランジスタ２３による信号電圧Ｖｓｉｇの書込み動作により、駆動トランジスタ２２のゲート電圧Ｖｇが信号電圧Ｖｓｉｇになる。信号電圧Ｖｓｉｇは容量Ｃｓ１に保持される。
【0046】
この映像信号の信号電圧Ｖｓｉｇの書込みの際に、駆動トランジスタ２２のソース電極と電源電圧ＶＣＣＰの電源ノードとの間に接続されている補助容量Ｃｓｕｂは、駆動トランジスタ２２のソース電圧Ｖｓが変動するのを抑える作用を行う。そして、映像信号の信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが、容量Ｃｓ１に保持された閾値電圧Ｖｔｈに相当する電圧と相殺される。
【0047】
時刻ｔ１１で、発光制御信号ＤＳが高電圧から低電圧に遷移することで、発光制御トランジスタ２４がオンになる。これにより、電源電圧ＶＣＣＰの電源ノードから発光制御トランジスタ２４を通して駆動トランジスタ２２に電流が供給される。
【0048】
サンプリングトランジスタ２３がオフであることで、駆動トランジスタ２２のゲート電極は信号線２１４から電気的に切り離されてフローティング状態にある。ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート－ソース間に容量Ｃｓ１が接続されていることにより、駆動トランジスタ２２のソース電圧Ｖｓの変動に連動してゲート電圧Ｖｇも変動する。
【0049】
すなわち、駆動トランジスタ２２のソース電圧Ｖｓ及びゲート電圧Ｖｇは、容量Ｃｓ１に保持されているゲート－ソース間電圧Ｖｇｓを保持したまま上昇する。そして、駆動トランジスタ２２のソース電圧Ｖｓは、駆動トランジスタ２２の飽和電流に応じた有機ＥＬダイオード２１の発光電圧Ｖｏｌｅｄまで上昇する。
【0050】
容量Ｃｓ１に保持されたゲート－ソース間電圧Ｖｇｓ、即ち、容量Ｃｓ１の両端間電圧を保持したまま、駆動トランジスタ２２のゲート電圧Ｖｇ及びソース電圧Ｖｓが変動する。
【0051】
そして、駆動トランジスタ２２のドレイン－ソース間電流Ｉｄｓが有機ＥＬダイオード２１に流れ始めることにより、電流Ｉｄｓに応じて有機ＥＬダイオード２１のアノード電圧が上昇する。やがて、有機ＥＬダイオード２１のアノード電圧が有機ＥＬダイオード２１の閾値電圧Ｖｔｈｅｌを超えると、有機ＥＬダイオード２１に電流が流れ始めるため、有機ＥＬダイオード２１が発光を開始する。
【0052】
時刻ｔ１１で発光制御トランジスタ２４をオンにし、有機ＥＬダイオード２１が発光を開始する動作は、一例として画素アレイ部２０における全画素２０１で同時に行うよう駆動走査部４０２は制御する。これにより、パネルの全画素を同時に発光させる面一括発光駆動を行う。
【0053】
以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖｓｉｇの書込み（信号書込み）、及び、発光動作は、例えば１水平期間（１Ｈ）において実行される。
【0054】
図５は、図４に示した駆動シーケンスにおいて、１水平期間（１フレーム）内における非発光期間Ｐ１と発光期間Ｐ２との長さの関係を示す図である。非発光期間Ｐ１は、閾値補正準備、閾値補正、信号電圧Ｖｓｉｇの書込み（信号書込み）等の期間を含む。図４の駆動シーケンスでは、１水平期間に占める非発光期間Ｐ２の比率が小さい。１フレーム中の発光期間は非常に短い時間となり、輝度が低下したり、フリッカが視認されたりする問題がある。
【0055】
そこで本開示の実施形態では、以下の構成により、比較例の問題を解消する。すなわち、信号線２１４とサンプリングトランジスタ２３のソース電極（又はドレイン電極）との間に追加のサンプリングトランジスタ（後述する図７又は図８の第２サンプリングトランジスタ２８）を設ける。そして、サンプリングトランジスタ２３と第２サンプリングトランジスタ２８との間の接続ノードと、基準電圧ＶＳＳとの間に次のフレームの映像信号電圧を保持する容量（図７又は図８の容量Ｃｓ２）を設ける。現在のフレーム（第１フレーム）の発光期間中に第２サンプリングトランジスタ２８を用いて次のフレーム（第２フレーム）の映像信号の信号電圧を容量Ｃｓ２に書き込む。これにより、あるフレームの発光期間終了後に、次のフレームの発光動作までの時間（次のフレームに対する発光動作に移行するまでの時間）を短くする。よって、１フレーム期間における発光期間の比率を高くでき、高い発光デューティで面一括発光を実現することができる。
【0056】
図６は、本開示の実施形態に係る有機ＥＬ表示装置１０の詳細ブロック図である。図６の有機ＥＬ表示装置１０は、有機ＥＬダイオードを含む複数の単位画素が行列状に２次元配置された画素アレイ部２０と、水平駆動部３０と、垂直駆動部４０とを備えている。垂直駆動部４０は、書き込み走査部５０１と、駆動走査部５０２と、補助駆動走査部５０３とを備えている。単位画素は、赤色（Ｒ）を発光する画素２３１Ｒ，青色（Ｂ）を発光する画素２３１Ｇ，緑色（Ｇ）を発光する画素２３１Ｂを含む。ＲＧＢの個々の画素を特に区別しない場合は、画素２３１と記載する。図２の比較例と同様、単位画素は、ＲＧＢの３原色の画素の組み合わせに限られるものではない。
【0057】
書き込み走査部５０１、駆動走査部５０２、補助駆動走査部５０３、水平駆動部３０及び画素２３１について、図２で説明した書き込み走査部４０１、駆動走査部４０２、補助駆動走査部４０３、水平駆動部３０及び画素２０１と同一の機能を有する部分の説明は省略する。図２で説明した比較例から拡張又は変更された機能を中心に説明する。
【0058】
画素アレイ部２０において、行方向に沿って走査線（第２走査線）２５１、及び補助駆動線（第２補助駆動線）２５３が画素行毎に追加的に配線されている。
【0059】
書込み走査部５０１は、画素アレイ部２０の各画素２３１への現在のフレームの映像信号の信号電圧の書き込みのために、走査線２１１に対して書込み走査信号ＷＳ１を順次供給することによって、各画素２３１を行単位で順番に走査する。さらに、書込み走査部５０１は、画素アレイ部２０の各画素２３１へ次のフレームの映像信号の信号電圧の書込みのために、第２走査線２５１に対して書込み走査信号ＷＳ２を順次供給することによって、画素アレイ部２０の各画素２３１を行単位で順番に走査する。
【0060】
駆動走査部５０２は、図２に示した比較例と同様、書込み走査部５０１による走査に同期して、駆動線２１２に対して発光制御信号ＤＳを供給することによって画素２３１の発光／非発光（消光）の制御を行う。
【0061】
補助駆動走査部５０３は、図２に示した比較例と同様、書込み走査部５０１による走査に同期して、補助駆動線２１３に対して補助駆動信号ＡＺ１を供給することによって、非発光期間において画素２３１の発光を阻止する制御を行う。さらに、補助駆動走査部５０３は、書込み走査部５０１による走査に同期して、第２補助駆動線２５３に対して補助駆動信号ＡＺ２を供給することによって、オフセット電圧Ｖｏｆｓを画素２３１に書き込む制御を行う。
【0062】
水平駆動部３０は、図２に示した比較例と同様、映像信号の信号電圧Ｖｓｉｇと、オフセット電圧Ｖｏｆｓとを選択的に出力する。
【0063】
図７は、画素（画素回路）２３１の回路例と周辺回路（水平駆動部３０、垂直駆動部４０）とを示す図である。図８は、図７から画素２３１を取り出して示したものである。図７及び図８において、図３と同一の要素には同一の符号を付して、詳細な説明を適宜省略する。
【0064】
図３の比較例に係る画素２０１に対して、第２サンプリングトランジスタ２８（第２トランジスタ）、第２スイッチングトランジスタ２７（第４トランジスタ）、容量Ｃｓ２（第２容量）が追加されている。
【0065】
第２サンプリングトランジスタ２８は、信号線２１４とサンプリングトランジスタ２３（第３トランジスタ）のソース電極との間に接続されている。第２サンプリングトランジスタ２８はＰＭＯＳトランジスタであり、ソース電極が信号線２１４に接続され、ドレイン電極がサンプリングトランジスタ２３のソース電極に接続されている。容量Ｃｓ２は、第２サンプリングトランジスタ２８とサンプリングトランジスタ２３との接続ノードと、基準電圧ＶＳＳとの間に接続されている。第２サンプリングトランジスタ２８は、水平駆動部３０から信号線２１４を通して供給される次フレーム用の信号電圧Ｖｓｉｇをサンプリングすることによって容量Ｃｓ２に信号電圧Ｖｓｉｇを書き込む。容量Ｃｓ２は、第２サンプリングトランジスタ２８によるサンプリングによって書き込まれた信号電圧Ｖｓｉｇを保持する。
【0066】
サンプリングトランジスタ２３は、容量Ｃｓ２に保持された信号電圧Ｖｓｉｇに応じた電圧を容量Ｃｓ１（第１容量）に設定する。これにより駆動トランジスタ２２（第１トランジスタ）のゲート電極に信号電圧Ｖｓｉｇに応じた電圧を設定する。サンプリングトランジスタ２３をオンとしたときに、容量Ｃｓ２の電荷が、Ｃｓ２とＣｓ１とＣｓｕｂとの容量の大きさの比率に応じて、Ｃｓ１とＣｓｕｂに転送される（電荷が再分配される）。転送される電荷量を算出する際、Ｃｓ１とＣｓｕｂの合成容量を、本実施形態に係る第１容量の容量値とみなせばよい。Ｃｓ１とＣｓｕｂの直列接続を、本実施形態に係る第１容量してもよい。
【0067】
駆動トランジスタ２２のゲート電極に書き込まれる信号電圧（Ｃｓ１に保持される電圧）は、Ｃｓ１とＣｓｕｂの合成容量Ｃ３とした場合に、容量Ｃｓ２に保持された電圧値にＣｓ２／（Ｃｓ２+Ｃｓ３）を乗じた値の電圧である。すなわちＶｓｉｇ＝Ｖｓｉｇ＿１×Ｃｓ２／（Ｃｓ２+Ｃｓ３）である。したがって、容量Ｃｓ２に書き込む信号電圧Ｖｓｉｇ＿１は、ゲート電極に書き込むべき信号電圧Ｖｓｉｇ（所望の輝度に対応してゲート電極に設定する電圧）に（Ｃｓ２+Ｃｓ３）／Ｃｓ２を乗じた値とする。
【0068】
第２スイッチングトランジスタ２７は、信号線２１４と駆動トランジスタ２２のゲート電極との間に接続されている。第２スイッチングトランジスタ２７はＰＭＯＳトランジスタであり、ソース電極が信号線２１４に接続され、ドレイン電極が駆動トランジスタ２２のゲート電極に接続されている。第２スイッチングトランジスタ２７は、水平駆動部３０から信号線２１４を通して供給される信号電圧Ｖｏｆｓをサンプリングすることによって、信号電圧Ｖｏｆｓを駆動トランジスタ２２のゲート電極に書き込む。すなわちＣｓ１にＶｏｆｓを書き込む。
【0069】
ここで信号線２１４にソース電極又はドレイン電極が接続しているＰＭＯＳトランジスタ（Ｓ２７，２８，２３）のバックゲートの電圧（ウェル電位）は、信号線２１４から供給する映像信号の黒電圧と同じ電位又は当該電位以上に設定されている。すなわち、ウェル電位は、黒電圧をＶＧ０、白電圧ＶＧ２５５とし、輝度を２５６段階で表す場合のＶＧ０に設定されている。なお、ＶＧ０が最も高く、ＶＧ２５５が最も低い。この理由は後述する。
【0070】
図９は、図７の有機ＥＬ表示装置１０を駆動する動作のタイミング波形図である。信号線２１４の電位Ｖｏｆｓ／Ｖｓｉｇ、書込み走査信号ＷＳ２、ＷＳ１、補助駆動信号ＡＺ２、ＡＺ１、及び発光制御信号ＤＳの変化を時間に沿って示している。予め容量Ｃｓ１に現在のフレームの映像信号が書き込まれている。
【0071】
時刻ｔ２１で水平駆動部３０により信号線２１４の電位が時刻ｔ２５までの間Ｖｏｆｓに設定される。補助駆動走査部５０３により時刻ｔ２２～ｔ２３の間、第２スイッチングトランジスタ２７をオンにして、容量Ｃｓ１にオフセット電圧Ｖｏｆｓを書き込む。時刻ｔ２４で駆動走査部５０２により発光制御トランジスタ２４をオフにすることで、図２の比較例と同様に、駆動トランジスタ２２の閾値の補正（Ｖｔｈ補正）を行う。
【0072】
時刻ｔ２７から時間Ｔ１の間、補助駆動走査部５０３によりスイッチングトランジスタ２５をオフにし、オフの間における時刻ｔ２８でサンプリングトランジスタ２３をオンにする。これにより、容量Ｃｓ２と、容量Ｃｓ１、Ｃｓｕｂとの間で、容量Ｃｓ２に蓄積された電荷の分配（電荷の転送）が発生し、容量Ｃｓ１に保持された信号電圧に応じた電圧が、駆動トランジスタ２２のゲート電極に設定（容量Ｃｓ１に保持）される。すなわち、駆動トランジスタ２２のゲート電極が所望の表示輝度に対応する電圧となる。なお時刻ｔ２８でのサンプリングトランジスタ２３のオンはすべての画素行で同時に行われる。
【0073】
その後、サンプリングトランジスタ２３を、時刻ｔ２９でオフにし、時刻ｔ３０でスイッチングトランジスタ２５をオフにする。なお時間Ｔ１が経過してスイッチングトランジスタ２５がオンにされた後、時刻ｔ３０までスイッチングトランジスタ２５がオフにされているため、有機ＥＬダイオードへ電荷が流れ出るのを防止し、電荷の分配時に配分が適切に行われる。時刻ｔ３１で駆動走査部５０２が発光制御トランジスタ２４をオンすることで、有機ＥＬダイオード２１が発光する。すなわち、発光期間に遷移する。発光制御トランジスタ２４のオンは全画素２３１で同時に行われ、これにより面一括発光が行われる。
【0074】
発光期間中に次フレームの映像信号の書き込みが行われる。発光期間中（あるいは時刻ｔ２９から時刻ｔ３１の間に）、信号線２１４の電位が次のフレーム用の映像信号の信号電圧Ｖｓｉｇに設定される。図９の例では次のフレーム用の映像信号の信号電圧が前のフレーム用の映像信号の信号電圧と同じ値になっているが、同じである必要はない。発光期間中の時刻ｔ３２で第２サンプリングトランジスタ２８がオンにされる。これにより次のフレーム用の映像信号の信号電圧が容量Ｃｓ２に書き込まれる。時刻ｔ３３で第２サンプリングトランジスタ２８がオフにされる。
【0075】
図９の駆動シーケンスでは、上述の通り、容量Ｃｓ２の電荷配分時に、時刻ｔ２７から時間Ｔ１の間、スイッチングトランジスタ２５をオフにしている（補助駆動信号ＡＺ１を高電圧にしている）。サンプリングトランジスタ２３は、少なくともスイッチングトランジスタ２５が、スイッチングトランジスタ２５と有機ＥＬダイオード２１との接続ノードを基準電圧ＶＳＳに短絡していない期間の少なくとも一部に、容量Ｃｓ２及び容量Ｃｓ１間を接続する。これにより、横クロストークを低減し、表示コントラストを向上させることができる。但し、スイッチングトランジスタ２５をオフにすることなく、オンのままにしておくことも可能である。
【0076】
図１０は、図９に示した駆動シーケンスにおいて、１水平期間（１フレーム）内における発光期間Ｐ２１と非発光期間Ｐ２２との長さの関係を示す図である。発光期間Ｐ２１では発光以外に、容量Ｃｓ２への次フレーム用の映像信号の信号電圧の書き込みが行われる。非発光期間Ｐ２２では、閾値補正準備、閾値補正、容量Ｃｓ２を用いた駆動トランジスタ２２のゲート電極への電圧書き込み等が行われる。次のフレーム用の映像信号の書き込みを現在のフレームの発光期間中に行うことができるため、発光期間の長さを十分に大きくとることができる。すなわち、１水平期間に占める発光期間Ｐ２１の比を十分に大きくできる。すなわち、高いデューティ比での面一括発光が実現できる。これにより、比較例において問題となっていた低輝度やフリッカの発生などの問題を解消又は改善できる。
【0077】
図７又は図８の画素２３１において、信号線２１４とソース電極（又はドレイン電極）が接続するＰＭＯＳトランジスタのウェル（Ｎウェル）電位、すなわち基板の電圧は、映像信号の黒電圧と同電位としている。黒電圧をＶＧ０、白電圧ＶＧ２５５とし、輝度を２５６段階で表す場合に、ウェル電位をＶＧ０としている。ＶＧ０が最も高く、ＶＧ２５５が最も低い。この理由について説明する。
【0078】
図９を用いて説明した通り、容量Ｃｓ１にかかる駆動トランジスタ２２のゲート電圧は容量Ｃｓ２と、容量Ｃｓ１及びＣｓｕｂとで容量分配された値となる。このため、黒輝度を出力するためにゲートにＶＣＣＰを印加しようとすると、映像信号線２１４から供給する映像信号ＶＳＩＧの黒電圧（＝ＶＧ０）としてＶＣＣＰより高い電圧を設定する必要がある。この状態で、ソース電極（又はドレイン電極）が信号線２１４と接続するトランジスタのウェル（Ｎウェル）の電位がＶＣＣＰである場合、ＰＮ接合で信号線２１４の電位ＶＧ０からＮウェルに電流が流れてしまい、適切な回路駆動とならなくなる可能性がある。よって、信号線２１４とソース電極（又はドレイン電極）が接続するＰＭＯＳトランジスタ（サンプリングトランジスタ２３、第２サンプリングトランジスタ２８、第２スイッチングトランジスタ２７）のウェル電位は、黒電圧ＶＧ０と同電位としている。黒電圧は、複数の輝度を実現するためにゲート電極に設定可能な複数の電圧のうち最大の電圧の一例である。ウェル電位（基板の電圧）は、駆動トランジスタ２２のゲート電極（第１端子又は制御端子）に当該最大の電圧を供給するために必要なＶＳＩＧ電圧以上の値に設定される。なお、その他のＰＭＯＳトランジスタ（２２、２４，２５）のウェル電位はＶＧ０としても良いが、接合耐圧を考慮して、ＶＣＣＰとすることが望ましく、図７又は図８の例ではＶＣＣＰとしている。
【0079】
（変形例１）
図１１は、本開示の実施形態に係る画素（画素回路）の変形例１を示す。図１１の画素を図７の画素アレイ部２０の各画素として用いることができる。図１１の画素が図７又は図８の構成と異なる点は、画素に含まれるトランジスタがＮチャネルのＭＯＳトランジスタ（ＮＭＯＳトランジスタ）であることである。図７又は図８と同じ機能のトランジスタには同じ符号の末尾に記号“Ａ”を追加した符号を付している。走査線２１１、駆動線２１２、補助駆動線２１３、第２走査線２５１、第２補助駆動線２５３の図示は省略している。トランジスタ２７Ａ、２８Ａ、２３Ａのウェル電位（基板の電圧）は、上述した実施形態と同様に、ＶＧ０にされている。また、トランジスタ２２Ａ、２５Ａのウェル電位は基準電位ＶＳＳにされている。
図１１は、本開示の実施形態に係る画素（画素回路）の変形例１を示す。図１１の画素を図７の画素アレイ部２０の各画素として用いることができる。図１１の画素が図７又は図８の構成と異なる点は、画素に含まれるトランジスタがＮチャネルのＭＯＳトランジスタ（ＮＭＯＳトランジスタ）であることである。図７又は図８と同じ機能のトランジスタには同じ符号の末尾に記号“Ａ”を追加した符号を付している。走査線２１１、駆動線２１２、補助駆動線２１３、第２走査線２５１、第２補助駆動線２５３の図示は省略している。トランジスタ２７Ａ、２８Ａ、２３Ａのウェル電位（基板の電圧）は、上述した実施形態と同様に、ＶＧ０にされている。また、トランジスタ２２Ａ、２５Ａのウェル電位は基準電位ＶＳＳにされている。
【0080】
（変形例２）
図１２は、本開示の実施形態に係る画素（画素回路）の変形例２を示す。図１１の画素を図７の画素アレイ部２０の各画素として用いることができる。図１２の画素が図１１の変形例１の構成と異なる点は、発光制御トランジスタ２４Ａ、スイッチングトランジスタ２５Ａが設けられていないことである。現在のフレームの発光期間の間に、第２サンプリングトランジスタ２８Ａをオンにして、信号線２１４から容量Ｃｓ２に次フレームの映像信号を書き込む。現在のフレームの発光期間が終了し、次のフレームの期間に入ったら、第２スイッチングトランジスタ２７Ａをオンにして基準信号Ｖｏｆｓを書き込み、閾値補正処理を行う。この後、サンプリングトランジスタ２３Ａをオンして、容量Ｃｓ２に保持されている電荷を容量Ｃｓ１と容量Ｃｓｕｂに再分配する。これにより、駆動トランジスタ２２Ａのゲート電極（容量Ｃｓ１）に、容量Ｃｓ２に保持された信号電圧に応じた電圧が書き込まれ、有機ＥＬダイオード２１が所望の輝度で発光する。
図１２は、本開示の実施形態に係る画素（画素回路）の変形例２を示す。図１１の画素を図７の画素アレイ部２０の各画素として用いることができる。図１２の画素が図１１の変形例１の構成と異なる点は、発光制御トランジスタ２４Ａ、スイッチングトランジスタ２５Ａが設けられていないことである。現在のフレームの発光期間の間に、第２サンプリングトランジスタ２８Ａをオンにして、信号線２１４から容量Ｃｓ２に次フレームの映像信号を書き込む。現在のフレームの発光期間が終了し、次のフレームの期間に入ったら、第２スイッチングトランジスタ２７Ａをオンにして基準信号Ｖｏｆｓを書き込み、閾値補正処理を行う。この後、サンプリングトランジスタ２３Ａをオンして、容量Ｃｓ２に保持されている電荷を容量Ｃｓ１と容量Ｃｓｕｂに再分配する。これにより、駆動トランジスタ２２Ａのゲート電極（容量Ｃｓ１）に、容量Ｃｓ２に保持された信号電圧に応じた電圧が書き込まれ、有機ＥＬダイオード２１が所望の輝度で発光する。
【0081】
なお、上述の実施形態は本開示を具現化するための一例を示したものであり、その他の様々な形態で本開示を実施することが可能である。例えば、本開示の要旨を逸脱しない範囲で、種々の変形、置換、省略又はこれらの組み合わせが可能である。そのような変形、置換、省略等を行った形態も、本開示の範囲に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【0082】
また、本明細書に記載された本開示の効果は例示に過ぎず、その他の効果があってもよい。
【0083】
なお、本開示は以下のような構成を取ることもできる。
［項目１］
第１端子に供給される電圧に応じて、発光素子に供給する電流を制御する第１トランジスタと、
前記第１端子に供給する電圧を保持する第１容量と、
映像信号線の信号電圧をサンプリングする第２トランジスタと、
前記第２トランジスタによりサンプリングされた信号電圧を保持する第２容量と、
前記第２容量と前記第１容量との間を接続し、前記第２容量に蓄積された電荷を前記第１容量に転送することにより、前記信号電圧に応じた電圧を前記第１容量に設定する第３トランジスタと、
を備えた画素回路。
［項目２］
前記第３トランジスタは、前記第１容量と前記第２容量の比率に応じた量の電荷を前記第１容量に提供する
項目１に記載の画素回路。
［項目３］
前記第２トランジスタは、映像信号の第１フレームのうち第１トランジスタが前記発光素子に電流を供給する第１発光期間において、第２フレーム用の信号電圧を前記映像信号線からサンプリングし、前記第２容量が、前記第２フレーム用の前記信号電圧を保持し、
前記第３トランジスタは、前記第２フレームにおいて前記第２容量及び前記第１容量間を接続して、前記第１発光期間に前記第２容量に蓄積された電荷に応じた電圧を前記第１容量に設定する
項目１又は２に記載の画素回路。
［項目４］
前記映像信号線と前記第１トランジスタの制御端子との間を接続する第４トランジスタを備え、
前記第４トランジスタは、前記第２フレームにおいて前記第１トランジスタの閾値を補正するためのオフセット電圧を前記映像信号線から受け、かつ前記オフセット電圧を前記第１トランジスタの前記制御端子に供給し、
前記第３トランジスタは、前記閾値の補正処理が終わった後、前記第２容量及び前記第１容量間を接続する
項目３に記載の画素回路。
［項目５］
前記第２トランジスタ及び前記第３トランジスタはシリコン基板のウェルに形成され、
前記第１端子には、複数の輝度のうち表示する輝度に応じた電圧が設定され、
前記ウェルの電位は、前記複数の輝度のうち前記第１端子に設定する必要がある最大の電圧を前記第１端子に提供するために必要な前記信号電圧の値以上に設定されている
項目１～４のいずれか一項に記載の画素回路。
［項目６］
前記発光素子と前記第１トランジスタ間の接続ノードを基準電圧に短絡する第５トランジスタを備え、
前記第３トランジスタは、少なくとも前記第５トランジスタが前記接続ノードを前記基準電圧に短絡していない期間の少なくとも一部に、前記第２容量及び前記第１容量間を接続する
項目１～５のいずれか一項に記載の画素回路。
［項目７］
前記第１端子は、前記第１トランジスタの制御端子である
項目１～６のいずれか一項に記載の画素回路。
［項目８］
前記第１トランジスタ、前記第２トランジスタ及び前記第３トランジスタはＰチャネル型のＭＯＳトランジスタである
項目１～７のいずれか一項に記載の画素回路。
［項目９］
前記第１トランジスタ、前記第２トランジスタ及び前記第３トランジスタはＮチャネル型のＭＯＳトランジスタである
項目１～７のいずれか一項に記載の画素回路。
［項目１０］
前記発光素子をさらに備えた
項目１～９のいずれか一項に記載の画素回路。
［項目１１］
発光素子と、第１端子に供給される電圧に応じて、前記発光素子に供給する電流を制御する第１トランジスタと、前記第１端子に供給する電圧を保持する第１容量と、映像信号線の信号電圧をサンプリングする第２トランジスタと、前記第２トランジスタによりサンプリングされた信号電圧を保持する第２容量と、前記第２容量と前記第１容量との間を接続し、前記第２容量に蓄積された電荷を前記第１容量に転送することにより、前記信号電圧に応じた電圧を前記第１容量に設定する第３トランジスタとを含む画素回路と、
前記第２トランジスタ及び前記第３トランジスタの動作を制御する駆動回路と
表示装置。
［項目１２］
第１容量に保持された電圧を、発光素子に供給する電流を制御する第１トランジスタの第１端子に供給し、
前記第１端子に供給される電圧に応じて、前記第１トランジスタを駆動し、
映像信号線の信号電圧をサンプリングし、
サンプリングされた信号電圧を第２容量に保持し、
前記第２容量に前記信号電圧が保持された後、前記第２容量と前記第１容量との間を接続し、前記第２容量に蓄積された電荷を前記第１容量に転送することにより、前記信号電圧に応じた電圧を前記第１容量に設定する
駆動方法。
［項目１］
第１端子に供給される電圧に応じて、発光素子に供給する電流を制御する第１トランジスタと、
前記第１端子に供給する電圧を保持する第１容量と、
映像信号線の信号電圧をサンプリングする第２トランジスタと、
前記第２トランジスタによりサンプリングされた信号電圧を保持する第２容量と、
前記第２容量と前記第１容量との間を接続し、前記第２容量に蓄積された電荷を前記第１容量に転送することにより、前記信号電圧に応じた電圧を前記第１容量に設定する第３トランジスタと、
を備えた画素回路。
［項目２］
前記第３トランジスタは、前記第１容量と前記第２容量の比率に応じた量の電荷を前記第１容量に提供する
項目１に記載の画素回路。
［項目３］
前記第２トランジスタは、映像信号の第１フレームのうち第１トランジスタが前記発光素子に電流を供給する第１発光期間において、第２フレーム用の信号電圧を前記映像信号線からサンプリングし、前記第２容量が、前記第２フレーム用の前記信号電圧を保持し、
前記第３トランジスタは、前記第２フレームにおいて前記第２容量及び前記第１容量間を接続して、前記第１発光期間に前記第２容量に蓄積された電荷に応じた電圧を前記第１容量に設定する
項目１又は２に記載の画素回路。
［項目４］
前記映像信号線と前記第１トランジスタの制御端子との間を接続する第４トランジスタを備え、
前記第４トランジスタは、前記第２フレームにおいて前記第１トランジスタの閾値を補正するためのオフセット電圧を前記映像信号線から受け、かつ前記オフセット電圧を前記第１トランジスタの前記制御端子に供給し、
前記第３トランジスタは、前記閾値の補正処理が終わった後、前記第２容量及び前記第１容量間を接続する
項目３に記載の画素回路。
［項目５］
前記第２トランジスタ及び前記第３トランジスタはシリコン基板のウェルに形成され、
前記第１端子には、複数の輝度のうち表示する輝度に応じた電圧が設定され、
前記ウェルの電位は、前記複数の輝度のうち前記第１端子に設定する必要がある最大の電圧を前記第１端子に提供するために必要な前記信号電圧の値以上に設定されている
項目１～４のいずれか一項に記載の画素回路。
［項目６］
前記発光素子と前記第１トランジスタ間の接続ノードを基準電圧に短絡する第５トランジスタを備え、
前記第３トランジスタは、少なくとも前記第５トランジスタが前記接続ノードを前記基準電圧に短絡していない期間の少なくとも一部に、前記第２容量及び前記第１容量間を接続する
項目１～５のいずれか一項に記載の画素回路。
［項目７］
前記第１端子は、前記第１トランジスタの制御端子である
項目１～６のいずれか一項に記載の画素回路。
［項目８］
前記第１トランジスタ、前記第２トランジスタ及び前記第３トランジスタはＰチャネル型のＭＯＳトランジスタである
項目１～７のいずれか一項に記載の画素回路。
［項目９］
前記第１トランジスタ、前記第２トランジスタ及び前記第３トランジスタはＮチャネル型のＭＯＳトランジスタである
項目１～７のいずれか一項に記載の画素回路。
［項目１０］
前記発光素子をさらに備えた
項目１～９のいずれか一項に記載の画素回路。
［項目１１］
発光素子と、第１端子に供給される電圧に応じて、前記発光素子に供給する電流を制御する第１トランジスタと、前記第１端子に供給する電圧を保持する第１容量と、映像信号線の信号電圧をサンプリングする第２トランジスタと、前記第２トランジスタによりサンプリングされた信号電圧を保持する第２容量と、前記第２容量と前記第１容量との間を接続し、前記第２容量に蓄積された電荷を前記第１容量に転送することにより、前記信号電圧に応じた電圧を前記第１容量に設定する第３トランジスタとを含む画素回路と、
前記第２トランジスタ及び前記第３トランジスタの動作を制御する駆動回路と
表示装置。
［項目１２］
第１容量に保持された電圧を、発光素子に供給する電流を制御する第１トランジスタの第１端子に供給し、
前記第１端子に供給される電圧に応じて、前記第１トランジスタを駆動し、
映像信号線の信号電圧をサンプリングし、
サンプリングされた信号電圧を第２容量に保持し、
前記第２容量に前記信号電圧が保持された後、前記第２容量と前記第１容量との間を接続し、前記第２容量に蓄積された電荷を前記第１容量に転送することにより、前記信号電圧に応じた電圧を前記第１容量に設定する
駆動方法。
【符号の説明】
【0084】
Ｃｓ１、Ｃｓｕｂ：容量（第１容量）
Ｃｓ２：容量（第２容量）
１０ 有機ＥＬ表示装置
２０ 画素アレイ部
２１ 有機ＥＬダイオード（有機ＥＬ素子）
２２ 駆動トランジスタ（第１トランジスタ）
２２Ａ 駆動トランジスタ（第１トランジスタ）
２３ サンプリングトランジスタ（第３トランジスタ）
２３Ａ サンプリングトランジスタ（第３トランジスタ）
２４ 発光制御トランジスタ
２４Ａ 発光制御トランジスタ
２５ スイッチングトランジスタ（第５トランジスタ）
２５Ａ スイッチングトランジスタ（第５トランジスタ）
２７ 第２スイッチングトランジスタ（第４トランジスタ）
２７Ａ 第２スイッチングトランジスタ（第４トランジスタ）
２８ 第２サンプリングトランジスタ（第２トランジスタ）
２８Ａ 第２サンプリングトランジスタ（第２トランジスタ）
３０ 水平駆動部
３５ 共通電源線
３６ 共通基準線
４０ 垂直駆動部
２０１ 画素（画素回路）
２０１Ｂ 画素
２０１Ｇ 画素
２０１Ｒ 画素
２１１ 走査線
２１２ 駆動線
２１３ 補助駆動線
２１４ 信号線
２１４Ｂ 信号線
２１４Ｇ 信号線
２１４Ｒ 信号線
２３１ 画素（画素回路）
２３１Ｒ 画素
２３１Ｂ 画素
２３１Ｇ 画素
２５１ 走査線（第２走査線）
２５３ 補助駆動線（第２補助駆動線）
４０１ 走査部
４０２ 駆動走査部
４０３ 補助駆動走査部
５０１ 走査部
５０２ 駆動走査部
５０３ 補助駆動走査部
Ｃｓ２：容量（第２容量）
１０ 有機ＥＬ表示装置
２０ 画素アレイ部
２１ 有機ＥＬダイオード（有機ＥＬ素子）
２２ 駆動トランジスタ（第１トランジスタ）
２２Ａ 駆動トランジスタ（第１トランジスタ）
２３ サンプリングトランジスタ（第３トランジスタ）
２３Ａ サンプリングトランジスタ（第３トランジスタ）
２４ 発光制御トランジスタ
２４Ａ 発光制御トランジスタ
２５ スイッチングトランジスタ（第５トランジスタ）
２５Ａ スイッチングトランジスタ（第５トランジスタ）
２７ 第２スイッチングトランジスタ（第４トランジスタ）
２７Ａ 第２スイッチングトランジスタ（第４トランジスタ）
２８ 第２サンプリングトランジスタ（第２トランジスタ）
２８Ａ 第２サンプリングトランジスタ（第２トランジスタ）
３０ 水平駆動部
３５ 共通電源線
３６ 共通基準線
４０ 垂直駆動部
２０１ 画素（画素回路）
２０１Ｂ 画素
２０１Ｇ 画素
２０１Ｒ 画素
２１１ 走査線
２１２ 駆動線
２１３ 補助駆動線
２１４ 信号線
２１４Ｂ 信号線
２１４Ｇ 信号線
２１４Ｒ 信号線
２３１ 画素（画素回路）
２３１Ｒ 画素
２３１Ｂ 画素
２３１Ｇ 画素
２５１ 走査線（第２走査線）
２５３ 補助駆動線（第２補助駆動線）
４０１ 走査部
４０２ 駆動走査部
４０３ 補助駆動走査部
５０１ 走査部
５０２ 駆動走査部
５０３ 補助駆動走査部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】