特開 2024-127757 映像信号送受信システム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024127757

(43)【公開日】2024-09-20

(54)【発明の名称】映像信号送受信システム

(51)【国際特許分類】

   H04N 7/088 20060101AFI20240912BHJP

   H03F 3/34 20060101ALI20240912BHJP

   H04N 7/085 20060101ALI20240912BHJP

【ＦＩ】

H04N7/088

H03F3/34 210

H04N7/085

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2024007648

(22)【出願日】2024-01-22

(31)【優先権主張番号】P 2023036981

(32)【優先日】2023-03-09

(33)【優先権主張国・地域又は機関】JP

(71)【出願人】

【識別番号】320012037

【氏名又は名称】ラピステクノロジー株式会社

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】関口 勝

【テーマコード（参考）】

5C063

5J500

【Ｆターム（参考）】

5C063AA01

5C063AB01

5C063AC01

5C063DA13

5C063DB01

5J500AA01

5J500AA51

5J500AC13

5J500AF18

5J500AH10

5J500AH38

5J500AK05

5J500AT01

(57)【要約】

【課題】コンポジット映像信号の受信側から送信側に対してバックチャネル通信を行う際に、コンポジット映像信号線に、バックチャネル送信回路に含まれる差動増幅回路のオフセット電圧が累積されてしまうことを抑制する。
【解決手段】バックチャネル送信回路１０は、デコーダ３０からのパルス制御信号１０２に基づいて、バックチャネル通信のためのパルス信号をコンポジット映像信号のペデスタルレベルに重畳することにより、ＣＶＢＳ信号線経由でデコーダ３０からエンコーダ４０の方向にバックチャネル通信を行う。デコーダ３０は、バックチャネル送信回路１０に反転制御信号１０１を出力することにより、バックチャネル送信回路１０を制御して複数のパルス信号を生成する毎に、バックチャネル送信回路１０内のパルス信号を出力するためのオペアンプ１２、１３におけるオフセット電圧が発生する電圧の極性を反転させる。
【選択図】図３

【特許請求の範囲】

【請求項1】

ＲＧＢ映像信号をコンポジット映像信号に変換するエンコーダと、
前記エンコーダにより変換されたコンポジット映像信号を、コンポジット映像信号線を介して受信してＲＧＢ映像信号に変換するデコーダと、
パルス信号を出力する差動増幅回路を有し、前記デコーダからのパルス制御信号に基づいて、前記パルス信号を前記コンポジット映像信号のペデスタルレベルに重畳することにより、前記コンポジット映像信号線経由で前記デコーダから前記エンコーダの方向にバックチャネル通信を行うバックチャネル送信回路と、
前記コンポジット映像信号線に重畳されたパルス信号を受信するバックチャネル受信回路と、を備え、
前記デコーダは、前記バックチャネル送信回路を制御して複数のパルス信号を生成する毎に、前記差動増幅回路において発生するオフセット電圧の極性を反転させる、
映像信号送受信システム。

【請求項2】

前記デコーダは、前記バックチャネル送信回路を制御して複数のパルス信号を生成する毎に、反転制御信号を出力し、
前記差動増幅回路は、前記反転制御信号に基づいて非反転入力端子、反転入力端子及び出力端子の回路構成を切り替える複数のスイッチ素子を有する、
請求項１記載の映像信号送受信システム。

【請求項3】

前記デコーダは、前記コンポジット映像信号線に前記コンポジット映像信号が重畳されていない期間に、前記バックチャネル送信回路を制御して複数のパルス信号を生成して前記コンポジット映像信号線に重畳する回数が偶数となるように前記バックチャネル送信回路を制御する請求項１記載の映像信号送受信システム。

【請求項4】

前記デコーダは、複数のパルス信号を重畳する前後の前記コンポジット映像信号線の電圧を比較することにより電圧変化を検出し、検出された電圧変化を打ち消すようなパルス信号を生成して前記コンポジット映像信号線に重畳するよう前記バックチャネル送信回路を制御する請求項１記載の映像信号送受信システム。

【請求項5】

前記デコーダは、複数のパルス信号を重畳した後の前記コンポジット映像信号線の電圧が、当該複数のパルス信号を重畳する前の前記コンポジット映像信号線の電圧よりも高い場合には、前記ペデスタルレベルよりも電圧が低い負の電圧調整パルス信号を生成して前記コンポジット映像信号線に重畳するよう前記バックチャネル送信回路を制御し、複数のパルス信号を重畳した後の前記コンポジット映像信号線の電圧が、当該複数のパルス信号を重畳する前の前記コンポジット映像信号線の電圧よりも低い場合には、前記ペデスタルレベルよりも電圧が高い正の電圧調整パルス信号を生成して前記コンポジット映像信号線に重畳するよう前記バックチャネル送信回路を制御する、
請求項４記載の映像信号送受信システム。

【請求項6】

前記デコーダは、複数のパルス信号を重畳した前後の前記コンポジット映像信号線の電圧差に応じて、出力される電圧調整パルス信号の時間幅を変更することにより、検出された電圧変化が打ち消されるような制御を行う、
請求項５記載の映像信号送受信システム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、コンポジット映像信号を送受信する映像信号送受信システムに関する。

【背景技術】

【0002】

送信側と受信側との間で、コンポジット映像信号等の映像信号を送受信するような各種システムが提案されている（例えば、特許文献１参照。）。そして、このような映像信号送受信システムにおいて、受信側から送信側の装置に対して制御信号等の各種情報を送信しようとする場合、バックチャネル通信が用いられる場合がある。このバックチャネル通信では、コンポジット映像信号において映像信号が送受信されていない区間のペデスタルレベルに受信側からパルス信号を重畳して送信側に逆方向に送信するような制御が行われる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開平０３－２０８４８９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかし、このようなバックチャネル通信を行う際に、パルス信号を生成するバックチャネル送信回路に含まれる差動増幅回路にオフセット電圧が存在すると、コンポジット映像信号線にパルス信号を重畳する度にこのオフセット電圧が重畳されてしまう。そして、コンポジット映像信号線に重畳されたオフセット電圧には放電経路が存在しない。そのため、次にパルス信号を生成する際にもオフセット電圧が発生すると、オフセット電圧が累積されてしまいコンポジット映像信号線の電圧レベルが正常な値からずれていってしまう。そして、累積したオフセット電圧があるレベルを超えると、コンポジット映像信号線に重畳されるパルス信号のハイレベル又はロウレベルの判定が正確にできなくなりデータを誤判定してしまう可能性もある。また、ペデスタルレベルがずれることにより受信した映像信号の明暗レベルが変化してしまうという問題も発生する可能性がある。

【0005】

本発明の目的は、コンポジット映像信号の受信側から送信側に対してバックチャネル通信を行う際に、コンポジット映像信号線に、バックチャネル送信回路に含まれる差動増幅回路のオフセット電圧が累積されてしまうことを抑制することが可能な映像信号送受信システムを提供することである。

【課題を解決するための手段】

【0006】

上記課題を解決するために、本発明の映像信号送受信システムは、ＲＧＢ映像信号をコンポジット映像信号に変換するエンコーダと、
前記エンコーダにより変換されたコンポジット映像信号を、コンポジット映像信号線を介して受信してＲＧＢ映像信号に変換するデコーダと、
パルス信号を出力する差動増幅回路を有し、前記デコーダからのパルス制御信号に基づいて、前記パルス信号を前記コンポジット映像信号のペデスタルレベルに重畳することにより、前記コンポジット映像信号線経由で前記デコーダから前記エンコーダの方向にバックチャネル通信を行うバックチャネル送信回路と、
前記コンポジット映像信号線に重畳されたパルス信号を受信するバックチャネル受信回路と、を備え、
前記デコーダは、前記バックチャネル送信回路を制御して複数のパルス信号を生成する毎に、前記差動増幅回路において発生するオフセット電圧の極性を反転させる。

【図面の簡単な説明】

【0007】

【図1】本発明の第１の実施形態の映像信号送受信システムの構成を示すブロック図である。

【図2】ＣＶＢＳ信号線においてバックチャネル通信が行われる様子を説明するための図である。

【図3】本発明の第１の実施形態におけるバックチャネル送信回路１０の回路構成を示す図である。

【図4】図３に示したオペアンプ１２、１３の回路構成を示す図である。

【図5】反転制御を行わない場合のＶＸ点、ＶＹ点の波形を示す図である。

【図6】反転制御を行う場合のＶＸ点、ＶＹ点の波形を示す図である。

【図7】本発明の第２の実施形態の映像信号送受信システムの構成を示すブロック図である。

【図8】ＣＶＢＳ信号線に重畳されるパルス信号に遅延が発生する様子を説明するための図である。

【図9】図７に示した映像信号モニタ回路８０の構成を示すブロック図である。

【図10】図７に示したデコーダ３０Ａの構成を示すブロック図である。

【図11】負の電圧調整パルスによる電圧調整が行われる場合のタイミングチャートである。

【図12】正の電圧調整パルスによる電圧調整が行われる場合のタイミングチャートである。

【発明を実施するための形態】

【0008】

次に、本発明の実施の形態について図面を参照して詳細に説明する。

【0009】

［第１の実施形態］
図１は本発明の第１の実施形態の映像信号送受信システムの構成を示すブロック図である。

【0010】

本実施形態の映像信号送受信システムは、バックチャネル送信回路１０と、バックチャネル受信回路２０と、デコーダ３０と、エンコーダ４０と、カメラ５０と、ディスプレイ６０とを有している。

【0011】

図１に示した映像信号送受信システムは、カメラ５０からのＲＧＢ映像信号をエンコーダ４０、ＣＶＢＳ（Composite Video Blanking and Sync）信号線、デコーダ３０を経由してディスプレイ６０に表示するようなシステムとなっている。

【0012】

エンコーダ４０は、カメラ５０からのＲＧＢ映像信号をコンポジット映像信号に変換する。また、デコーダ３０は、エンコーダ４０により変換されたコンポジット映像信号を、コンポジット映像信号線であるＣＶＢＳ信号線を介して受信してＲＧＢ映像信号に変換する。

【0013】

そのため、カメラ５０により撮影されたＲＧＢ映像信号はエンコーダ４０においてコンポジット映像信号に変換され、デコーダ３０においてＲＧＢ映像信号に戻されてディスプレイ６０に表示されることになる。

【0014】

このような映像信号送受信システムにおいて、受信側のデコーダ３０から送信側のエンコーダ４０に対する制御を行いたい場合がある。例えば、デコーダ３０から、エンコーダ４０内のレジスタの読み出し／書き込みを行いたい場合、エンコーダ４０に接続されたＳＰＩ（Serial peripheral Interface）フラッシュメモリの制御を行いたい場合、エンコーダ４０が接続されたＩ²Ｃバスに接続された他の装置に対する読み出し／書き込みを行いたい場合がある。

【0015】

このような目的を実現するために、本実施形態の映像信号送受信システムでは、デコーダ３０にはバックチャネル送信回路１０が接続され、エンコーダ４０にはバックチャネル受信回路２０が接続され、バックチャネル通信が可能となっている。

【0016】

バックチャネル通信では、ＣＶＢＳ信号線において映像信号が伝送されている区間以外の区間を利用して、ＣＶＢＳ信号線経由で、デコーダ３０側のバックチャネル送信回路１０からエンコーダ４０側のバックチャネル受信回路２０に向けてパルス信号等のデータが送信される。

【0017】

このバックチャネル通信が行われる様子について図２を参照して説明する。

【0018】

図２（Ａ）は、通常の映像信号の通信時のＣＶＢＳ信号線上の波形を示す模式図である。図２（Ａ）を参照すると、通常の映像信号の通信時には、コンポジット映像信号がペデスタルレベルに重畳されてエンコーダ４０側からデコーダ３０側に送信されているのが分かる。

【0019】

そして、図２（Ｂ）は、バックチャネル通信時のＣＶＢＳ信号線上の波形を示す模式図である。図２（Ｂ）を参照すると、バックチャネル通信時には、バックチャネル送信回路１０により生成されたパルス信号がペデスタルレベルに重畳されてデコーダ３０側からエンコーダ４０側に送信されているのが分かる。

【0020】

次に、本実施形態におけるバックチャネル送信回路１０の回路構成を図３に示す。

【0021】

バックチャネル送信回路１０は、図３に示されるように、クランプ電圧回路１１、オペアンプ（差動増幅回路）１２、１３、ＬＰＦ（Low Pass Filter）１４と、スイッチ素子１５、１６と電圧源１７、１８と、パルススイッチ（パルスＳＷと略す。）１９と、から構成されている。

【0022】

図３に示されるように、ＣＶＢＳ信号線の途中にはカップリングコンデンサ７０が設けられている。これは、エンコーダ４０とデコーダ３０との間の直流電圧差を吸収して、それぞれの直流成分（ＤＣ成分）を除去して交流成分（ＡＣ成分）のみを伝達するために設けられている。

【0023】

なお、カップリングコンデンサ７０とエンコーダ４０との間はＶＸ点として説明し、カップリングコンデンサ７０とデコーダ３０との間はＶＹ点として説明する。

【0024】

そして、ＶＸ点では、ペデスタルレベルは０．２８４Ｖに設定され、ＶＹ点では、ペデスタルレベルは、例えば１．１Ｖのクランプ電圧に０．２８４Ｖを加算した電圧、例えば１．３８４Ｖに設定されているものとして説明する。

【0025】

ここで、バックチャネル送信回路１０内のオペアンプ１２、１３においてオフセット電圧が発生すると、このオフセット電圧がＣＶＢＳ信号線のＶＹ点に印加される。すると、カップリングコンデンサ７０に電荷がチャージされることにより印加されたオフセット電圧が保持されたままとなってしまうことになる。

【0026】

そこで、本実施形態の映像信号送受信システムでは、以下において説明するような回路構成とすることにより、ＣＶＢＳ信号線に、オフセット電圧が累積されてしまうことを抑制するようにしている。

【0027】

デコーダ３０は、バックチャネル通信のためのパルス信号を生成するためのパルス制御信号１０２をバックチャネル送信回路１０に出力している。そして、バックチャネル送信回路１０は、パルス信号を出力するオペアンプ１２、１３を有し、デコーダ３０からのパルス制御信号１０２に基づいて、バックチャネル通信のためのパルス信号をコンポジット映像信号のペデスタルレベルに重畳することにより、ＣＶＢＳ信号線経由でデコーダ３０からエンコーダ４０の方向にバックチャネル通信を行う。そして、バックチャネル受信回路２０は、ＣＶＢＳ信号線に重畳されたパルス信号を受信する。

【0028】

また、デコーダ３０は、バックチャネル送信回路１０内のパルスＳＷ１９を制御するためのパルスＳＷ信号１０３をバックチャネル送信回路１０に出力している。パルスＳＷ１９は、パルスＳＷ信号１０３がハイレベル（以下Ｈレベルと略す。）の時に閉状態となり、ロウレベル（以下Ｌレベルと略す。）の時に開状態となる。つまり、パルスＳＷ信号１０３の時のみバックチャネル送信回路１０からのパルス信号がＣＶＢＳ信号線に重畳されることになる。

【0029】

さらに、デコーダ３０は、反転制御信号１０１をバックチャネル送信回路１０に出力している。デコーダ３０は、バックチャネル送信回路１０に反転制御信号１０１を出力することにより、バックチャネル送信回路１０を制御して複数のパルス信号を生成する毎に、バックチャネル送信回路１０内のパルス信号を出力するためのオペアンプ１２、１３において発生するオフセット電圧の極性を反転させる。

【0030】

次に、バックチャネル送信回路１０の動作について図３を参照して説明する。

【0031】

バックチャネル送信回路１０では、ＣＶＢＳ信号線のペデスタルレベルをオペアンプ１３によりモニタしている。具体的には、ＣＶＢＳ信号線のＶＹ点の電圧がＬＰＦ１４を経由してオペアンプ１３の非反転入力端子に入力されている。ＬＰＦ１４は、ＣＶＢＳ信号線におけるパルス信号を除去してＤＣ成分のみを通過させてオペアンプ１３の非反転入力端子に入力する。オペアンプ１３の出力端子と反転入力端子とが電気的に接続されていることにより、オペアンプ１３は増幅率が１倍のバッファ回路として機能する。その結果、オペアンプ１３の出力端子からはＶＹ点のペデスタルレベルの電圧が出力される。なお、ＣＶＢＳ信号線のＶＹ点は、クランプ電圧回路１１によりクランプ電圧にクランプされている。例えば、ＣＶＢＳ信号線のＶＹ点は、クランプ電圧回路１１により１．１Ｖにクランプされている。

【0032】

そのため、エンコーダ４０から出力されるコンポジット映像信号のペデスタルレベルは０．２８４Ｖとなっているが、ＶＹ点におけるペデスタルレベルは、１．３８４Ｖ（０．２８４Ｖ＋１．１Ｖ）となっている。

【0033】

そして、オペアンプ１３の出力端子から出力されるペデスタルレベルに電圧源１７の電圧を加算した電圧がパルスＨ電圧となり、電圧源１８の電圧を減算した電圧がパルスＬ電圧となる。パルスＨ電圧は、パルス信号がＨレベルの時の電圧である。また、パルスＬ電圧は、パルス信号がＬレベルの時の電圧である。例えば、電圧源１７、１８がそれぞれ０．５Ｖの電圧の場合、パルスＨ電圧は、１．３８４Ｖに０．５Ｖを加えた１．８８４Ｖとなる。また、パルスＬ電圧は、１．３８４Ｖから０．５Ｖを差し引いた０．８８４Ｖとなる

【0034】

そして、スイッチ素子１５は、パルス制御信号１０２がＨレベルの時に閉状態となり、Ｌレベルの時に開状態となる。また、スイッチ素子１６は、パルス制御信号１０２がＨレベルの時に開状態となり、Ｌレベルの時に閉状態となる。

【0035】

そして、オペアンプ１２の出力端子と反転入力端子とが電気的に接続されていることにより、オペアンプ１２も増幅率が１倍のバッファ回路として機能する。その結果、パルス制御信号１０２がＨレベルの場合には、パルスＨ電圧となり、パルス制御信号１０２がＬレベルの場合には、パルスＬ電圧となるようなパルス信号がオペアンプ１２の出力端子から出力される。

【0036】

このように、バックチャネル送信回路１０は、ペデスタルレベルを基準として、デコーダ３０からのパルス制御信号１０２に基づいて、パルスＨ電圧／パルスＬ電圧のパルス信号を生成して、ＣＶＢＳ信号線に重畳する。

【0037】

そして、デコーダ３０は、バックチャネル送信回路１０を制御して複数のパルス信号を生成する毎に、反転制御信号１０１を出力する。また、オペアンプ１２、１３には、デコーダ３０からの反転制御信号１０１が入力されている。

【0038】

そのため、オペアンプ１２、１３は、それぞれ、反転制御信号１０１に基づいて非反転入力端子、反転入力端子及び出力端子の回路構成を切り替えることにより発生するオフセット電圧の極性を反転させる。

【0039】

次に、図３に示したオペアンプ１２、１３の回路構成を図４に示す。

【0040】

オペアンプ１２、１３の回路構成は同じ回路構成となっているため、以下の説明においてはオペアンプ１２の回路構成についてのみ説明する。

【0041】

オペアンプ１２は、図４に示されるように、ＰチャネルＦＥＴ２１、２２、２３と、ＮチャネルＦＥＴ２４、２５と、電流源２６、２７と、コンデンサ２８と、スイッチ素子３１～３８とから構成されている。

【0042】

そして、ＰチャネルＦＥＴ２１、２２、２３と、ＮチャネルＦＥＴ２４、２５と、電流源２６、２７と、コンデンサ２８とにより反転入力端子（－）、非反転入力端子(＋）、出力端子を有する差動増幅回路が構成されている。

【0043】

スイッチ素子３１、３３、３５、３７は、反転制御信号１０１がＨレベルの時に閉状態となり、Ｌレベルの時に開状態となる。また、スイッチ素子３２、３４、３６、３８は、反転制御信号１０１がＨレベルの時に開状態となり、Ｌレベルの時に閉状態となる。

【0044】

そのため、反転制御信号１０１がＨレベルとＬレベルとの間で切り替わることにより、オペアンプ１２の回路構成がプラス側とマイナス側とで入れ替わり、発生するオフセット電圧の極性が反転することになる。このように、オペアンプ１２は、反転制御信号１０１に基づいて非反転入力端子、反転入力端子及び出力端子の回路構成を切り替える複数のスイッチ素子３１～３８を有する。

【0045】

そして、デコーダ３０は、複数のパルス信号から構成されるパルス信号群をバックチャネル送信回路１０に生成させる際に、パルス信号群が生成される毎に反転制御信号１０１の論理を切り替えて、発生するオフセット電圧の極性を反転させる。

【0046】

その結果、あるパルス信号群を生成した際にオフセット電圧が発生したとしても、そのオフセット電圧は、次のパルス信号群を生成した際には逆の極性のオフセット電圧により打ち消されることになる。

【0047】

次に、このような制御によりオフセット電圧が打ち消される様子について図面を参照して説明する。なお、以下の説明ではオペアンプ１２、１３による合計のオフセット電圧がプラス方向となっている場合について説明する。

【0048】

まず、反転制御を行わない場合のＶＸ点、ＶＹ点の波形について図５を参照して説明する。

【0049】

図５では、反転制御信号１０１はＬレベル固定となっており反転制御は行われていない。そのため、１回目のパルス信号群を生成した際のオフセット電圧によりＶＹ点の電圧が、クランプ電圧＋０．２８４Ｖという電圧からずれた場合、２回目のパルス信号群を生成した際のオフセット電圧によりさらにずれてしまっているのが分かる。つまり、発生したオフセット電圧が累積されてしまっているのが分かる。

【0050】

次に、反転制御を行う場合のＶＸ点、ＶＹ点の波形について図６を参照して説明する。

【0051】

図６では、反転制御信号１０１は、１回目のパルス信号群を生成した際にはＬレベルとなっているが、２回目のパルス信号群を生成するタイミングである時刻Ｔ１においてＨレベルとなり、反転制御は行われている。そのため、１回目のパルス信号群を生成した際のオフセット電圧によりＶＹ点の電圧が、クランプ電圧＋０．２８４Ｖという電圧からずれた場合でも、２回目のパルス信号群を生成した際のオフセット電圧により打ち消されて元の電圧に戻っているのが分かる。

【0052】

このように本実施形態の映像信号送受信システムでは、複数のパルス信号からなるパルス信号群を生成する毎にオペアンプ１２、１３において発生するオフセット電圧の極性を反転させる制御が行われる。その結果、本実施形態によれば、コンポジット映像信号の受信側から送信側に対してバックチャネル通信を行う際に、ＣＶＢＳ信号線に、バックチャネル送信回路１０に含まれるオペアンプ１２、１３のオフセット電圧が累積されてしまうことを抑制することが可能となる。

【0053】

なお、あるパルス信号群を生成する際にＣＶＢＳ信号線のＶＹ点に保持されたオフセット電圧は、次のパルス信号群を生成する際に発生した逆の極性のオフセット電圧により打ち消されるが、生成するパルス信号群の数が奇数の場合には、最後に生成したパルス信号群によるオフセット電圧がＣＶＢＳ線に打ち消されずに残ってしまうことになる。

【0054】

そのため、デコーダ３０は、ＣＶＢＳ信号線にコンポジット映像信号が重畳されていない期間に、バックチャネル送信回路１０を制御して複数のパルス信号からなるパルス信号群を生成してＣＶＢＳ信号線に重畳する回数が偶数となるようにバックチャネル送信回路１０を制御する。

【0055】

この結果、ＣＶＢＳ信号線にオフセット電圧による電圧ずれが残ってしまうことを抑制することが可能となる。

【0056】

［第２の実施形態］
次に、本発明の第２の実施形態の画像表示システムについて説明する。図７は、本発明の第２の実施形態の映像信号送受信システムの構成を示すブロック図である。

【0057】

本実施形態の画像表示システムは、図７に示すように、上記で説明した第１の実施形態に対して、バックチャネル送信回路１０、デコーダ３０が、それぞれバックチャネル送信回路１０Ａ、デコーダ３０Ａに置き換わり、映像信号モニタ回路８０が追加された点のみが異なっている。そのため、本実施形態の画像表示システムの説明では、上記で説明した第１の実施形態と異なる回路構成のみについて説明する。

【0058】

なお、本実施形態におけるバックチャネル送信回路１０Ａは、図３に示した第１の実施形態におけるバックチャネル送信回路１０に対して、反転制御信号１０１による反転制御の機能を削除した回路構成となっているが、他の回路構成については同様であるため詳細な説明は省略する。

【0059】

上記で説明した第１の実施形態の画像表示システムでは、複数のパルス信号からなるパルス信号群を生成する毎にオペアンプ１２、１３において発生するオフセット電圧の極性を反転させる制御を行うことにより、ＣＶＢＳ信号線にバックチャネル送信回路１０に含まれるオペアンプ１２、１３のオフセット電圧が累積されてしまうことを抑制するものであった。しかし、例えオペアンプ１２、１３にオフセット電圧が発生しない場合であっても、パルス信号をＣＶＢＳ信号線に重畳し続けるとＣＶＢＳ信号線の電圧が理想的な電圧からずれていってしまう場合がある。

【0060】

例えば、ＣＶＢＳ信号線に重畳されるパルス信号には立上りと立下りの両方のタイミングにおいて遅延が発生する。このようにＣＶＢＳ信号線に重畳されるパルス信号に遅延が発生する様子について図８を参照して説明する。

【0061】

図８（Ａ）は、パルス信号に遅延が発生しない理想的な状態を示す図である。これに対して、図８（Ｂ）は、パルス信号の立上りと立下りの両方のタイミングにおいて遅延が発生している様子を示す図である。この図８（Ｂ）に示すようにパルス信号に遅延が発生する場合、パルス信号の立上り／立下り遅延差によりＣＶＢＳ信号線の電圧が正常な電圧からずれていってしまう。具体的には、正のパルス信号の面積が負のパルス信号の面積よりも広い場合、正の電圧ずれがＣＶＢＳ信号線に発生してしまうことになる。また、負のパルス信号の面積が正のパルス信号の面積よりも広い場合、負の電圧ずれがＣＶＢＳ信号線に発生してしまうことになる。そして、パルス信号をＣＶＢＳ信号線に重畳する毎に電圧ずれが発生して、この電圧ずれがＣＶＢＳ信号線に蓄積されていくことなってしまう。

【0062】

そこで、本実施形態におけるデコーダ３０Ａは、複数のパルス信号を重畳する前後のＣＶＢＳ信号線の電圧を比較することにより電圧変化を検出し、検出された電圧変化を打ち消すようなパルス信号を生成してＣＶＢＳ信号線に重畳するようバックチャネル送信回路１０Ａを制御する。

【0063】

本実施形態の画像表示システムでは、このような制御が行われることにより、ＣＶＢＳ信号線に発生した電圧ずれを打ち消してＣＶＢＳ信号線の電圧が正常な電圧に維持されることになる。

【0064】

具体的には、デコーダ３０Ａは、複数のパルス信号を重畳した後のＣＶＢＳ信号線の電圧が、複数のパルス信号を重畳する前のＣＶＢＳ信号線の電圧よりも高い場合には、ペデスタルレベルよりも電圧が低い負の電圧調整パルス信号を生成してＣＶＢＳ信号線に重畳するようバックチャネル送信回路１０Ａを制御する。そして、デコーダ３０Ａは、複数のパルス信号を重畳した後のＣＶＢＳ信号線の電圧が、複数のパルス信号を重畳する前のＣＶＢＳ信号線の電圧よりも低い場合には、ペデスタルレベルよりも電圧が高い正の電圧調整パルス信号を生成してＣＶＢＳ信号線に重畳するようバックチャネル送信回路１０Ａを制御する。

【0065】

次に、図７に示した本実施形態の画像表示システムにおける各ブロックの具体的な構成について説明する。

【0066】

まず、図７に示した映像信号モニタ回路８０の構成を図９のブロック図に示す。

【0067】

映像信号モニタ回路８０は、ＣＶＢＳ信号線のＶＹ点の電圧を常にリアルタイムで測定してデコーダ３０Ａに測定結果を出力していて、図９に示されるように、ＶＹ電圧変換回路８１と、ＡＤ変換回路８２とから構成されている。

【0068】

ＶＹ電圧変換回路８１は、ＶＹ点の電圧をＡＤ変換回路８２のダイナミックレンジ内の電圧に変換する。ＡＤ変換回路８２は、ＶＹ電圧変換回路８１からの出力電圧値をデジタル変換して、デコーダ３０Ａに出力している。

【0069】

次に、図７に示したデコーダ３０Ａの構成を図１０のブロック図に示す。なお、図１０では、デコーダ３０Ａを構成する回路構成のうち、ＣＶＢＳ信号線からのコンポジット映像信号をＲＧＢ映像信号に変換する回路構成については省略して示す。

【0070】

デコーダ３０Ａは、図１０に示されるように、映像信号処理回路９１と、送信前電圧記憶用レジスタ９２と、送信後電圧記憶用レジスタ９３と、パルス制御回路９４とを備えている。

【0071】

映像信号処理回路９１は、ＡＤ変換回路８２からの出力によりＣＶＢＳ信号線のＶＹ点の電圧を監視していて、パルス信号を出力する前のＶＹ点の電圧値を送信前電圧記憶用レジスタ９２に書き込み、パルス信号を出力した後のＶＹ点の電圧値を送信後電圧記憶用レジスタ９３に書き込む。

【0072】

パルス制御回路９４は、通常動作時においては、パルス制御信号１０２とパルスＳＷ信号１０３とを用いて、バックチャネル送信回路１０Ａに対してパルス信号を生成させる制御を行っている。そして、パルス制御回路９４は、複数のパルス信号をＣＶＢＳ信号線に出力した後に、送信前電圧記憶用レジスタ９２に記憶されている電圧値と、送信後電圧記憶用レジスタ９３に記憶されている電圧値とを比較することにより、ＣＶＢＳ信号線のペデスタルレベルの電圧ずれを検出する。

【0073】

そして、送信前電圧記憶用レジスタ９２に記憶されている電圧値よりも、送信後電圧記憶用レジスタ９３に記憶されている電圧値の方が大きい場合、パルス制御回路９４は、ＣＶＢＳ信号線に正方向の電圧ずれが発生していると判定して、負の電圧調整パルスをバックチャネル送信回路１０Ａに発生させるよう制御する。また、送信前電圧記憶用レジスタ９２に記憶されている電圧値よりも、送信後電圧記憶用レジスタ９３に記憶されている電圧値の方が小さい場合、パルス制御回路９４は、ＣＶＢＳ信号線に負方向の電圧ずれが発生していると判定して、正の電圧調整パルスをバックチャネル送信回路１０Ａに発生させるよう制御する。

【0074】

このような制御が行われることにより、複数のパルス信号の立上り／立下り時間差によりＣＶＢＳ信号線に発生した電圧ずれは、電圧調整パルスにより打ち消されて電圧ずれが０となる。なお、パルス制御回路９４は、パルス信号を重畳した前後の電圧値の差に応じて、出力される電圧調整パルスの時間幅を変更することにより、検出された電圧変化を打ち消して発生した電圧ずれが０となるような制御を行う。つまり、パルス制御回路９４は、パルス信号の送信前後の電圧値の差が大きい場合には、時間幅の長い電圧調整パルスが生成され、パルス信号の送信前後の電圧値の差が小さい場合には、時間幅の短い電圧調整パルスが生成されるようにバックチャネル送信回路１０Ａを制御する。

【0075】

このような制御が行われる際のタイミングチャートを図１１、図１２に示す。図１１は、負の電圧調整パルスによる電圧調整が行われる場合のタイミングチャートである。また、図１２は、正の電圧調整パルスによる電圧調整が行われる場合のタイミングチャートである。

【0076】

図１１に示したタイミングチャートでは、ＣＶＢＳ信号線に出力された複数のパルス信号の立上り／立下り遅延時間差により正の電圧ずれが発生した場合が示されている。そのため、デコーダ３０Ａのパルス制御回路９４は、パルス制御信号１０２をＬレベルのままパルスＳＷ信号１０３をＨレベルとして、負の電圧調整パルスを発生させているのが分かる。そして、この負の電圧調整パルスにより複数のパルス信号の出力後に発生した正の電圧ずれが打ち消されてＣＶＢＳ信号線のＶＹ点が元のペデスタルレベルの電圧に戻っているのが分かる。

【0077】

また、図１２に示したタイミングチャートでは、ＣＶＢＳ信号線に出力された複数のパルス信号の立上り／立下り遅延時間差により負の電圧ずれが発生した場合が示されている。そのため、デコーダ３０Ａのパルス制御回路９４は、パルス制御信号１０２をＨレベルとして、パルスＳＷ信号１０３をＨレベルとし、正の電圧調整パルスを発生させているのが分かる。そして、この正の電圧調整パルスにより複数のパルス信号の出力後に発生した負の電圧ずれが打ち消されてＣＶＢＳ信号線のＶＹ点が元のペデスタルレベルの電圧に戻っているのが分かる。

【0078】

このように、本実施形態の画像表示システムによれば、複数のパルス信号を出力したことにより発生したＣＶＢＳ信号線の電圧ずれを電圧調整パルスにより打ち消することが可能となる。

【0079】

なお、本実施形態では、パルス信号を出力する毎にオペアンプ１２、１３において発生するオフセット電圧の極性を反転させる制御を行う第１の実施形態とは独立して構成する場合について説明した。しかし、第１の実施形態による構成と本実施形態における構成とを組み合わせて両方の制御を行うようにすることも可能である。

【符号の説明】

【0080】

１０、１０Ａ バックチャネル送信回路
１１ クランプ電圧回路
１２、１３ オペアンプ（差動増幅回路）
１４ ＬＰＦ（Low Pass Filter）
１５、１６ スイッチ素子
１７、１８ 電圧源
１９ パルスＳＷ
２０ バックチャネル受信回路
２１～２３ ＰチャネルＦＥＴ
２４、２５ ＮチャネルＦＥＴ
２６、２７ 電流源
２８ コンデンサ
３０、３０Ａ デコーダ
３１～３８ スイッチ素子
４０ エンコーダ
５０ カメラ
６０ ディスプレイ
７０ カップリングコンデンサ
８０ 映像信号モニタ回路
８１ ＶＹ電圧変換回路
８２ ＡＤ変換回路
９１ 映像信号処理回路
９２ 送信前電圧記憶用レジスタ
９３ 送信後電圧記憶用レジスタ
９４ パルス制御回路
１０１ 反転制御信号
１０２ パルス制御信号
１０３ パルスＳＷ信号

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】