特開 2024-127794 積層セラミックキャパシタ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024127794

(43)【公開日】2024-09-20

(54)【発明の名称】積層セラミックキャパシタ

(51)【国際特許分類】

   H01G 4/30 20060101AFI20240912BHJP

【ＦＩ】

H01G4/30 201F

H01G4/30 201G

H01G4/30 513

H01G4/30 516

【審査請求】未請求

【請求項の数】11

【出願形態】ＯＬ

(21)【出願番号】P 2024024912

(22)【出願日】2024-02-21

(31)【優先権主張番号】10-2023-0030513

(32)【優先日】2023-03-08

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】ヨン、ギュホ

(72)【発明者】

【氏名】リー、チャエドン

(72)【発明者】

【氏名】キム、セウン ア

(72)【発明者】

【氏名】リー、チュルセウン

【テーマコード（参考）】

5E001

5E082

【Ｆターム（参考）】

5E001AB03

5E001AC09

5E001AE01

5E001AE02

5E001AE03

5E001AF06

5E082AA01

5E082AB03

5E082BC32

5E082EE04

5E082EE23

5E082EE35

5E082FF05

5E082FG04

5E082FG26

5E082FG46

5E082GG10

5E082GG11

5E082GG12

5E082GG28

5E082JJ03

5E082JJ12

5E082JJ13

5E082JJ23

(57)【要約】      （修正有）

【課題】外部電極の固着強度が改善された積層セラミックキャパシタを提供する。
【解決手段】開示された積層セラミックキャパシタ１０は、予め設定されたサイズの長さ、幅及び厚さを有するセラミック本体、セラミック本体の長さ方向Ｌに沿って互いに離隔した両端部面１２８、１２９のそれぞれを覆う第１、第２全面部１３３、１４３と、全面部から延長してセラミック本体の幅方向Ｗの両側面１の一部とセラミック本体の厚さ方向Ｔの上、下面１２１、１２２の一部を覆うバンド部１３５、１３６、１４５、１４６とを夫々含む第１、第２外部電極、セラミック本体内で誘電体層１２４を間において両端部で交互に引き出されて第１、第２外部電極に夫々連結される複数の第１、第２内部電極２１、２２及びセラミック本体の厚さ方向のバンド部の一面を部分的に覆うパターン電極（ｐａｔｔｅｒｎｅｄ ｅｌｅｃｔｒｏｄｅ）１５、１６を含む。
【選択図】図３

【特許請求の範囲】

【請求項1】

予め設定されたサイズの長さ、幅、および厚さを有するセラミック本体；
前記セラミック本体の長さ方向に沿って互いに離隔した両端部面のそれぞれを覆う全面部と、前記全面部から延長して前記セラミック本体の幅方向の両側面の一部と前記セラミック本体の厚さ方向の両側面の一部を覆うバンド部とをそれぞれ含む第１および第２外部電極；
前記セラミック本体内で誘電体層を間において両端部で交互に引き出されて前記第１および第２外部電極にそれぞれ連結される複数の第１および第２内部電極；および
前記セラミック本体の厚さ方向の前記バンド部の一面を部分的に覆うパターン電極（ｐａｔｔｅｒｎｅｄ ｅｌｅｃｔｒｏｄｅ）
を含む積層セラミックキャパシタ。

【請求項2】

前記バンド部は、前記パターン電極により露出する部分である露出面を含み、
前記露出面の面積と前記パターン電極の面積との比は、１：２以上１：４以下である、請求項１に記載の積層セラミックキャパシタ。

【請求項3】

前記パターン電極は、前記全面部を部分的に覆う全面部パターン電極を含む、請求項１に記載の積層セラミックキャパシタ。

【請求項4】

前記パターン電極は、島（ｉｓｌａｎｄ）形状パターンを含む、請求項１に記載の積層セラミックキャパシタ。

【請求項5】

前記パターン電極は、縞（ｓｔｒｉｐｅ）形状パターンを含む、請求項１に記載の積層セラミックキャパシタ。

【請求項6】

前記縞形状パターンは、前記セラミック本体の長さ方向に沿って延長する、請求項５に記載の積層セラミックキャパシタ。

【請求項7】

前記縞形状パターンは、前記セラミック本体の幅方向に均一な幅を有する、請求項５に記載の積層セラミックキャパシタ。

【請求項8】

前記縞形状パターンは、前記セラミック本体の幅方向に沿って均一な間隔で配置される、請求項５に記載の積層セラミックキャパシタ。

【請求項9】

前記露出面と前記パターン電極を覆うメッキ層をさらに含み、
前記メッキ層と前記露出面との界面には金属間化合物（ＩＭＣ、ｉｎｔｅｒｍｅｔａｌｌｉｃ ｃｏｍｐｏｕｎｄ）層が存在する、請求項２に記載の積層セラミックキャパシタ。

【請求項10】

前記パターン電極は、導電性エポキシ（ｅｐｏｘｙ）樹脂を含む、請求項１に記載の積層セラミックキャパシタ。

【請求項11】

前記導電性エポキシ樹脂は、銅（Ｃｕ）、スズ（Ｓｎ）、または銀（Ａｇ）を含む、請求項１０に記載の積層セラミックキャパシタ。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、積層セラミックキャパシタに関する。

【背景技術】

【0002】

セラミック材料を使用する電子部品としてキャパシタ、インダクタ、圧電素子、バリスタまたはサーミスタなどがある。このようなセラミック電子部品のうち積層セラミックキャパシタ（Ｍｕｌｔｉｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ、ＭＬＣＣ）は、小型でありながら、高容量が保障され、実装が容易であるという長所により多様な電子装置に使用することができる。

【0003】

例えば、積層セラミックキャパシタは、液晶表示装置（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙａｙ、ＬＣＤ）、プラズマ表示装置パネル（ｐｌａｓｍａ ｄｉｓｐｌａｙ ｐａｎｅｌ、ＰＤＰ）、有機発光ダイオード（ｏｒｇａｎｉｃ ｌｉｇｈｔ－ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ、ＯＬＥＤ）などの映像機器、コンピュータ、個人携帯用端末およびスマートフォンのような多くの電子製品の基板に装着されて電気を充電させたり放電させる役割を果たすチップ形態のコンデンサに使用することができる。

【0004】

積層セラミックキャパシタは、基板に実装された後、基板の変形と振動時にたわみクラック（ｆｌｅｘ ｃｒａｃｋ）が発生する恐れがある。このような問題を解決するためにエポキシを利用した軟性外部電極（ｓｏｆｔ ｔｅｒｍｉｎａｔｉｏｎ）が適用されている。この場合にも電極層が簡単に剥離（ｐｅｅｌ ｏｆｆ）されたり、等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）の偏差が増加したり、固着強度が不十分であるという問題がある。

【発明の概要】

【発明が解決しようとする課題】

【0005】

実施形態の一側面の目的は、等価直列インダクタンス偏差が小さい積層セラミックキャパシタを提供することにある。

【0006】

実施形態の他の側面の目的は、たわみクラックの生成の可能性を低めた積層セラミックキャパシタを提供することにある。

【0007】

実施形態のまた他の側面の目的は、外部電極の固着強度が改善された積層セラミックキャパシタを提供することにある。

【0008】

しかし、本発明の実施形態が解決しようとする課題は、前述した課題に限定されず、本発明に含まれている技術的な思想の範囲で多様に拡張され得る。

【課題を解決するための手段】

【0009】

一実施形態による積層セラミックキャパシタは、予め設定されたサイズの長さ、幅、および厚さを有するセラミック本体；前記セラミック本体の長さ方向に沿って互いに離隔した両端部面のそれぞれを覆う全面部と、前記全面部から延長して前記セラミック本体の幅方向の両側面の一部と前記セラミック本体の厚さ方向の両側面の一部を覆うバンド部とをそれぞれ含む第１および第２外部電極；前記セラミック本体内で誘電体層を間において両端部で交互に引き出されて前記第１および第２外部電極にそれぞれ連結される複数の第１および第２内部電極；および前記セラミック本体の厚さ方向の前記バンド部の一面を部分的に覆うパターン電極（ｐａｔｔｅｒｎｅｄ ｅｌｅｃｔｒｏｄｅ）を含むことができる。

【0010】

前記バンド部は、前記パターン電極により露出する部分である露出面を含み、前記露出面の面積と前記パターン電極の面積との比は、１：２以上１：４以下であり得る。

【0011】

前記パターン電極は、前記全面部を部分的に覆う全面部パターン電極を含むことができる。

【0012】

前記パターン電極は、島（ｉｓｌａｎｄ）形状パターンを含むことができる。

【0013】

前記パターン電極は、縞（ｓｔｒｉｐｅ）形状パターンを含むことができる。

【0014】

前記縞形状パターンは、前記セラミック本体の長さ方向に沿って延長することができる。

【0015】

前記縞形状パターンは、前記セラミック本体の幅方向に均一な幅を有することができる。

【0016】

前記縞形状パターンは、前記セラミック本体の幅方向に沿って均一な間隔で配置され得る。

【0017】

前記積層セラミックキャパシタは、前記露出面と前記パターン電極を覆うメッキ層をさらに含み、前記メッキ層と前記露出面との界面には金属間化合物（ＩＭＣ、ｉｎｔｅｒｍｅｔａｌｌｉｃ ｃｏｍｐｏｕｎｄ）層が存在することができる。

【0018】

前記パターン電極は、導電性エポキシ（ｅｐｏｘｙ）樹脂を含むことができる。

【0019】

前記導電性エポキシ樹脂は、銅（Ｃｕ）、スズ（Ｓｎ）、または銀（Ａｇ）を含むことができる。

【発明の効果】

【0020】

実施形態による積層セラミックキャパシタによれば、外部電極の下側バンド部の外周面とメッキ層との間に金属間化合物層が形成されることによって等価直列インダクタンス偏差が経ることができる。

【0021】

また、実施形態による積層セラミックキャパシタによれば、外部電極の下側バンド部の露出面とパターン電極が緻密で表面粗さが高いため、固着強度が高くなり、たわみクラックの発生の可能性が低くなることができる。

【図面の簡単な説明】

【0022】

【図1】一実施形態による積層セラミックキャパシタを概略的に示した斜視図である。

【図2】図１に示す積層セラミックキャパシタを概略的に示した底面斜視図である。

【図3】図１のＩＩＩ－ＩＩＩ'線に沿って切断した断面図である。

【図4】図１に示す積層セラミックキャパシタを概略的に示した底面図である。

【図5】図２のＶ－Ｖ'線に沿って切断した断面図である。

【図6】島（ｉｓｌａｎｄ）形状パターンを含むパターン電極を有する積層セラミックキャパシタを概略的に示した底面図である。

【図7】図４のバンド部とパターン電極の重畳部分をそれぞれ概略的に示した図面である。

【図8】図２に示す積層セラミックキャパシタにメッキ層が追加された形態を示した概略断面図である。

【図9】図８の点線領域Ｍを示す部分拡大図である。

【図10】図１に示す積層セラミックキャパシタが回路基板に実装された形態を示した概略斜視図である。

【図11】図１０のＸＩ－ＸＩ'線に沿って切断した断面図である。

【発明を実施するための形態】

【0023】

以下、添付した図面を参照して本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように本発明の実施形態を詳しく説明する。図面において、本発明を明確に説明するために、説明上不要な部分は省略し、明細書全体にわたって同一または類似の構成要素については同一の参照符号を付した。また、添付図面において一部の構成要素は誇張される、省略される、または概略的に図示されており、各構成要素の大きさは実際の大きさを全面的に反映するのではない。

【0024】

添付した図面は、本明細書に開示された実施形態を容易に理解できるようにするためのものに過ぎず、添付した図面により本明細書に開示された技術的な思想が制限されず、本発明の思想および技術範囲に含まれる全ての変更、均等物または代替物を含むものと理解されなければならない。

【0025】

第１、第２などのように序数を含む用語は、多様な構成要素を説明することに使用され得るが、前記構成要素は前記用語により限定されない。前記用語は一つの構成要素を他の構成要素から区別する目的のみで使用される。

【0026】

また、層、膜、領域、板などの部分が他の部分の「上」にあるという時、これは他の部分の「直上」にある場合だけでなく、その中間にまた他の部分がある場合も含む。反対に、ある部分が他の部分の「直上」にあるという時には中間にまた他の部分がないことを意味する。また、基準となる部分の「上」にあるということは、基準となる部分の上または下に位置することであり、必ずしも重力反対方向に向かって「上」に位置することを意味するのではない。

【0027】

明細書全体において、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品またはこれらを組み合わせたものが存在することを指定しようとするものであり、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品またはこれらを組み合わせたものの存在または付加可能性を予め排除しないものと理解されなければならない。したがって、ある部分がある構成要素を「含む」という時、これは特に反対になる記載がない限り、他の構成要素を除くのではなく、他の構成要素をさらに含むことができることを意味する。

【0028】

また、明細書全体において、「平面上」という時、これは対象部分を上方から見た時を意味し、「断面上」という時、これは対象部分を垂直に切断した断面を側方から見た時を意味する。

【0029】

また、明細書全体において、「連結される」という時、これは二つ以上の構成要素が直接的に連結されることだけを意味するのではなく、二つ以上の構成要素が他の構成要素を通じて間接的に連結されること、物理的に連結されることだけでなく、電気的に連結されること、または位置や機能により相異なる名称で称されたが一体であることを意味し得る。

【0030】

図１は一実施形態による積層セラミックキャパシタを概略的に示した斜視図であり、図２は図１に示す積層セラミックキャパシタを概略的に示した底面斜視図であり、図３は図１のＩＩＩ－ＩＩＩ'線に沿って切断した断面図であり、図４は図１に示す積層セラミックキャパシタを概略的に示した底面図であり、図５は図２のＶ－Ｖ'線に沿って切断した断面図である。

【0031】

図１から図５を参照すれば、本実施形態による積層セラミックキャパシタ１０は、セラミック本体１２、第１および第２外部電極１３、１４、複数の第１および第２内部電極２１、２２および第１および第２パターン電極１５、１６を含む。

【0032】

セラミック本体１２は、複数の誘電体層１２４を厚さ方向Ｔに積層した後に焼成して形成され得る。ここで、セラミック本体１２の互いに隣接する複数の誘電体層１２４のそれぞれは、互いに境界が不明確な状態で一体化され得る。例えばキャパシタ本体１２の互いに隣接するそれぞれの誘電体層１２４の間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認し難い程度に一体化され得る。

【0033】

セラミック本体１２は、互いに交差する方向に沿って予め設定されたサイズの長さ、幅、および厚さを有するほぼ六面体形状からなることができるが、本発明はこれに限定されるのではない。例えばセラミック本体１２は、ほぼ直六面体形状であるが、角部や頂点に該当する部分が丸い形状であり得る。

【0034】

本実施形態では、説明の便宜のために、セラミック本体１２の誘電体層１２４が積層された厚さ方向Ｔの互いに向き合う面を上面１２１と下面１２２と定義し、上面１２１と下面１２２を連結するセラミック本体１２の長さ方向Ｌの互いに向き合う面を第１および第２端部面１２８、１２９と定義し、第１および第２端部面１２８、１２９と垂直に交差する幅方向Ｗの互いに向き合う面を第１および第２側面１２６、１２７と定義する。

【0035】

一方、セラミック本体１２内でセラミック本体１２の厚さ方向Ｔに沿って複数の第１および第２内部電極２１、２２外側で両側に第１および第２カバー層１２３、１２５がそれぞれ配置され得る。

【0036】

つまり、セラミック本体１２内で最上部にある内部電極の上部に所定厚さの第１カバー層１２３が備えられ、最下部にある内部電極の下部に第２カバー層１２５が備えられ得る。第１カバー層１２３および第２カバー層１２５は、誘電体層１２４と同一の組成を有することができ、内部電極を含まない誘電体層をセラミック本体１２の最上部の内部電極の上部と最下部の内部電極の下部にそれぞれ１個以上積層して形成され得る。

【0037】

第１および第２カバー層１２３、１２５は、物理的または化学的ストレスによる第１および第２内部電極２１、２２の損傷を防止する役割になる。

【0038】

誘電体層１２４は、高誘電率のセラミック材料を含むことができる。例えば、セラミック材料は、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、またはＣａＺｒＯ_３などの成分を含む誘電体セラミックを含むことができる。また、これら成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの補助成分をさらに含むことができる。例えば、誘電体層は、ＢａＴｉＯ_３にＣａ（カルシウム）、Ｚｒ（ジルコニウム）などが一部固溶された（Ｂａ_１－ｘＣａ_ｘ）ＴｉＯ_３、Ｂａ（Ｔｉ_１－ｙＣａ_ｙ）Ｏ_３、（Ｂａ_１－ｘＣａ_ｘ）（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３またはＢａ（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３などがあるが、本発明はこれに限定されるのではない。

【0039】

また誘電体層１２４にはセラミック添加剤、有機溶剤、可塑剤、結合剤および分散剤のうちの一つ以上がさらに含まれ得る。セラミック添加剤は、例えば遷移金属酸化物または炭化物、希土類元素、マグネシウム（Ｍｇ）またはアルミニウム（Ａｌ）などであり得る。

【0040】

一例として、誘電体層１２４の平均厚さは、０．５μｍから１０μｍであり得るが、本発明はこれに限定されるのではない。

【0041】

第１および第２外部電極１３、１４は、導電性金属を含む導電性ペーストにより形成され得る。第１および第２外部電極は、例えばセラミック本体を導電性ペーストにディッピング（ｄｉｐｐｉｎｇ）する方式で形成され得る。導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、金（Ａｕ）またはこれらの合金を含むことができるが、本発明はこれに限定されるのではない。

【0042】

第１および第２外部電極１３、１４は、セラミック本体１２の長さ方向Ｌの両端部に配置され、第１および第２全面部１３３、１４３と第１バンド部１３５、１４５および第２バンド部１３６、１４６をそれぞれ含む。

【0043】

第１全面部１３３は、セラミック本体１２の長さ方向Ｌの第１端部面１２８を覆い、第１および第２内部電極２１、２２の露出した端部と接続されて電気的に連結される部分である。

【0044】

第２全面部１４３は、セラミック本体１２の長さ方向Ｌの第２端部面１２９を覆い、第１および第２内部電極２１、２２の露出した端部とそれぞれ接続されて電気的に連結される部分である。

【0045】

第１バンド部１３５、１４５は、第１および第２全面部１３３、１４３からセラミック本体１２の長さ方向Ｌに沿って延長し、セラミック本体１２の上面１２１のうちセラミック本体１２の両端部側一部と第１および２側面１２６、１２７のうちセラミック本体１２の両端部側一部を覆うことができる。

【0046】

第２バンド部１３６、１４６は、第１および第２全面部１３３、１４３からセラミック本体１２の長さ方向Ｌに沿って延長し、セラミック本体１２の下面１２２のうちセラミック本体１２の両端部側一部とセラミック本体１２の第１および第２側面１２６、１２７のうちセラミック本体１２の両端部側一部を覆うことができる。

【0047】

第１および第２外部電極１３、１４は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、金（Ａｕ）またはこれらの合金を含むことができる。一方、第１および第２外部電極１３、１４は、複数の層を含むことができる。例えば、第１および第２外部電極１３、１４は、ニッケル（Ｎｉ）、銅（Ｃｕ）、ニッケル／銅（Ｎｉ／Ｃｕ）、パラジウム／ニッケル（Ｐｄ／Ｎｉ）、パラジウム／ニッケル／銅（Ｐｄ／Ｎｉ／Ｃｕ）、銅／ニッケル／銅（Ｃｕ／Ｎｉ／Ｃｕ）形態の組み合わせからなることができる。

【0048】

場合によっては、最外側層をスズ（Ｓｎ）から構成することもできる。スズメッキ層は相対的に低い溶融点を有するため、第１および第２外部電極１３、１４の基板実装の容易性を向上させることができる。

【0049】

一般的に、スズメッキ層は、スズ（Ｓｎ）－銅（Ｃｕ）－銀（Ａｇ）合金ペーストを含むはんだ（ｓｏｌｄｅｒ）を通じて基板上の電極パッドに結合され得る。つまり、スズメッキ層は、熱処理（ｒｅｆｌｏｗ）工程時にはんだと互いに溶融して結合され得る。

【0050】

複数の第１および第２内部電極２１、２２は、誘電体層１２４を介して交互に積層される。第１および第２内部電極２１、２２は、誘電体層１２４を形成するセラミックシート上に形成されて積層された後、焼成により一つの誘電体層１２４を間においてセラミック本体１２内部に厚さ方向に交互に配置され得る。このような第１および第２内部電極２１、２２は、互いに異なる極性を有する電極であって、誘電体層１２４の積層方向に沿って互いに対向するように配置され、中間に配置された誘電体層１２４により互いに電気的に絶縁され得る。

【0051】

第１および第２内部電極２１、２２は、誘電体層１２４を間において互いに長さ方向に外れるように配置され、その一端がセラミック本体１２の長さ方向の第１および第２端部面１２８、１２９を通じてそれぞれ露出する。このようにセラミック本体１２の長さ方向の第１および第２端部面１２８、１２９を通じて交互に露出した第１および第２内部電極２１、２２の端部は、セラミック本体１２の長さ方向の第１および第２端部面１２８、１２９で第１および第２外部電極１３、１４の第１および第２全面部１３３、１４３とそれぞれ接続されて電気的に連結され得る。また、第１および第２内部電極２１、２２は、導電性金属から形成され、例えばニッケル（Ｎｉ）またはニッケル（Ｎｉ）合金などを含むことができるが、本発明はこれに限定されるのではない。

【0052】

前記のような構成により、第１および第２外部電極１３、１４に所定の電圧を印加すると互いに対向する第１および第２内部電極２１、２２の間に電荷が蓄積される。この時、積層セラミックキャパシタ１０の静電容量は、誘電体層１２４の積層方向に沿って互いに重なる第１および第２内部電極２１、２２の重なった（ｏｖｅｒｌａｐ）面積に比例する。

【0053】

第１および第２パターン電極１５、１６は、第１および第２外部電極１３、１４の第２バンド部１３６、１４６の外周面を部分的に覆う。つまり、第１パターン電極１５は、第２バンド部１３６のセラミック本体１２の厚さ方向Ｔ外周面の一部分を覆い、第２パターン電極１６は、第２バンド部１４６のセラミック本体１２の厚さ方向Ｔ外周面の一部分を覆う。

【0054】

言い換えると、第２バンド部１３６のセラミック本体１２の厚さ方向Ｔ外周面の一部分は第１パターン電極１５により覆われ、残りの部分は第１パターン電極１５により覆われずに露出する。同様に、第２バンド部１４６のセラミック本体１２の厚さ方向Ｔ外周面の一部分は第２パターン電極１６により覆われ、残りの部分は第２パターン電極１６により覆われずに露出する。第２バンド部１３６、１４６の外周面を覆うパターン電極１５、１６を以下ではそれぞれバンド部パターン電極１５３、１６３と称する。

【0055】

一方、第１および第２パターン電極１５、１６は、第１および第２外部電極１３、１４の第１および第２全面部１３３、１４３の一部分を覆うこともできる。つまり、第１および第２外部電極１３、１４の第２バンド部１３６、１４６の外周面を部分的に覆った第１および第２パターン電極１５、１６が第１および第２全面部１３３、１４３まで延長して第１および第２全面部１３３、１４３のセラミック本体１２の厚さ方向Ｔ下側一部分を覆うこともできる。全面部１３３、１４３の一部分を覆うパターン電極１５、１６を以下ではそれぞれ全面部パターン電極１５５、１６５と称する。

【0056】

第１および第２パターン電極１５、１６は、導電性エポキシ樹脂を含むことができる。導電性エポキシ樹脂は、銅（Ｃｕ）、スズ（Ｓｎ）、銀（Ａｇ）など導電性金属とエポキシ系樹脂を含むことができるが、本発明はこれに限定されるのではない。

【0057】

図１、図２および図４を参照すれば、第１および第２パターン電極１５、１６は、セラミック本体１２の長さ方向Ｌに沿って延長する複数の縞（ｓｔｒｉｐｅ）形状パターン１５ｓ、１６ｓを含むことができる。複数の縞形状パターン１５ｓ、１６ｓは、セラミック本体１２の幅方向Ｗに均一な幅を有することができる。複数の縞形状パターン１５ｓ、１６ｓは、セラミック本体１２の幅方向Ｗに沿って均一な間隔で配置されることもできる。第１露出面１３７、１４７は、複数の縞形状パターン１５ｓ、１６ｓの間にそれぞれ配置され、セラミック本体１２の長さ方向Ｌに沿って配置され得る。

【0058】

一方、図６は島（ｉｓｌａｎｄ）形状パターンを含むパターン電極を有する積層セラミックキャパシタを概略的に示した底面図である。

【0059】

図６を参照すれば、第１パターン電極１５は、互いに離隔した複数の島（ｉｓｌａｎｄ）形状パターン１５ｉを含むことができる。複数の島形状パターン１５ｉは多角形形状であり得る。第１露出面１３７は、複数の島（ｉｓｌａｎｄ）形状パターン１５ｉの間にそれぞれ配置され、セラミック本体１２の長さ方向Ｌと幅方向Ｗに沿って配置され得る。

【0060】

一方、第２パターン電極１６は、互いに離隔した複数の島（ｉｓｌａｎｄ）形状パターン１６ｉを含むことができる。複数の島形状パターン１６ｉは多角形形状であり得る。第２露出面１４７は、複数の島形状パターン１６ｉの間にそれぞれ配置され、セラミック本体１２の長さ方向Ｌと幅方向Ｗに沿って配置され得る。

【0061】

ただし、第１および第２パターン電極１５、１６の形状は前記に例示した形状に限定されず、後述する面積条件を満たす限り、多様な形状を有することができる。例えば縞形状パターンは、直線型パターンでなく曲線型パターンであってもよく、島形状パターンは円形、楕円形など多様な形状のパターンを含むことができる。

【0062】

ここで、第２バンド部１３６の外周面のうち、セラミック本体１２の厚さ方向Ｔに沿って第１パターン電極１５により露出する部分を第１露出面１３７と称し、第２バンド部１４６の外周面のうちセラミック本体１２の厚さ方向Ｔに沿って第２パターン電極１６により露出する部分を第２露出面１４７と称する。

【0063】

図７は図４のバンド部とパターン電極の重畳部分をそれぞれ概略的に示した図面である。

【0064】

図７を参照すれば、第１および第２露出面１３７、１４７の面積Ｓ１と第１および第２パターン電極１５、１６がセラミック本体１２の厚さ方向Ｔに沿って第２バンド部１３６、１４６と重なる部分の面積Ｓ２との比は、１：２以上であり、１：４以下であり得る。つまり、１：２≦Ｓ１：Ｓ２≦１：４であり得る。この場合、等価直列インダクタンス（ＥＳＬ）の偏差が少なく、外部電極の表面粗さ（ｓｕｒｆａｃｅ ｒｏｕｇｈｎｅｓｓ）が大きため固着強度が高いだけでなく、電極の剥離とセラミック本体のたわみクラックの発生が少なく、導電性エポキシペーストがバンド部の外周面を全部覆う場合に比べて製造単価が低い。

【0065】

Ｓ１：Ｓ２が１：２未満である場合には、ＥＳＬ偏差が少なく、固着強度が高く、製造単価の面で有利であるが、セラミック本体のクラック（ｃｒａｋｃ）発生頻度が高いという問題がある。

【0066】

Ｓ１：Ｓ２が１：４超過である場合には、セラミック本体のクラック発生頻度は低くてもよいが、ＥＳＬ偏差が大きく、外部電極の剥離（ｐｅｅｌｏｆｆ）発生率が高く、固着強度が低いという問題がある。

【0067】

図８は図２に示す積層セラミックキャパシタにメッキ層が追加された形態を示した概略断面図であり、図９は図８の点線領域Ｍを示す部分拡大図である。

【0068】

図８と図９を参照すれば、積層セラミックキャパシタは、第１外部電極１３の第１露出面１３７と第１パターン電極１５を覆うメッキ層１７をさらに含むことができる。メッキ層は、ニッケル（Ｎｉ）、スズ（Ｓｎ）、または銀（Ａｇ）を含むことができるが、本発明はこれに限定されるのではない。

【0069】

一方、メッキ層１７と第１露出面１３７との界面には、金属間化合物（ＩＭＣ、ｉｎｔｅｒｍｅｔａｌｌｉｃ ｃｏｍｐｏｕｎｄ）層１６０が存在することができる。金属間化合物層１６０は、メッキ後の熱処理過程でメッキ層１７の成分（例えばニッケル（Ｎｉ）またはスズ（Ｓｎ））と第１外部電極１３の成分（例えば銅（Ｃｕ））が結合して形成され得る。

【0070】

金属間化合物層１６０がメッキ層１７と第１外部電極１３の界面に形成されるとメッキ層１７と第１外部電極１３の結合力が強くなることができる。もちろん、メッキ層１７と第２露出面１４７の界面にも金属間化合物層が存在することができ、それによる効果は同一である。

【0071】

図１０は図１に示す積層セラミックキャパシタが回路基板に実装された形態を示した概略斜視図であり、図１１は図１０のＸＩ－ＸＩ'線に沿って切断した断面図である。

【0072】

図１０および図１１を参照すれば、積層セラミックキャパシタ１０は、回路基板２００の上面に備えられた第１および第２電極パッド２１１、２１３に導電性接合部材２１５を通じて連結される。つまり、積層セラミックキャパシタ１０は、回路基板２００上で第１および第２電極パッド２１１、２１３を通じて実装され得る。

【0073】

第１および第２電極パッド２１１、２１３は、回路基板２００の上面で互いに離隔して配置され得る。積層セラミックキャパシタ１０の第１および第２外部電極１３、１４のバンド部１３６、１４６は、第１および第２電極パッド２１１、２１３と接触するように配置された状態で導電性接合部材２１５を利用して回路基板２００に固定され得る。一方、第１および第２外部電極１３、１４の第１および第２全面部１３３、１４３にも導電性接合部材２１５が覆われ得る。そのために、積層セラミックキャパシタ１０は、回路基板２００の第１および第２電極パッド２１１、２１３に電気的に接続され得る。導電性接合部材２１５は、一例としてはんだ（ｓｏｌｄｅｒ）を含むことができる。

【0074】

本実施形態で積層セラミックキャパシタ１０の第１および第２外部電極１３、１４のそれぞれは、導電性接合部材２１５により第１および第２電極パッド２１１、２１３に固定されることによって回路基板２００に実装される。

【0075】

本実施形態によれば、第１および第２パターン電極１５、１６が第１および第２外部電極１３、１４の第２バンド部１３６、１４６の一部を覆う。そのために、パターン電極１５、１６が他部電極１３、１４の第２バンド部１３６、１４６の外周面から突出する形状を有することができる。結局、外部電極１３、１４の表面に凹凸ができて表面粗さ（ｓｕｒｆａｃｅ ｒｏｕｇｈｎｅｓｓ）が高くなるため、投錨効果（またはアンカー（ａｎｃｈｏｒ）効果）が強くなることができる。つまり、パターン電極１５、１６と第２バンド部１３６、１４６の外周面との間の空間に導電性接合部材２１５が侵入して硬化しながら強い接合を形成することができる。したがって、本実施形態によれば、外部電極と導電性接合部材間の接合力が強くなることができ、これによって電極の剥離（ｐｅｅｌ－ｏｆｆ）の可能性も低めることができる。また、メッキ層１７と第１露出面１３７の界面には金属間化合物（ＩＭＣ、ｉｎｔｅｒｍｅｔａｌｌｉｃ ｃｏｍｐｏｕｎｄ）１６０層が存在するため、メッキ層１７と第１外部電極１３の結合力が強くなることができる。

【0076】

以下、本開示の具体的な実施例を提示する。ただし、下記に記載された実施例は、発明を具体的に例示したり説明するためのものに過ぎず、これにより発明の範囲が制限されてはならない。

【0077】

［製造例：積層型セラミックキャパシタの製造］
（実施例）
チタン酸バリウム（ＢａＴｉＯ_３）粉末を含むペーストをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）の上に塗布した後に乾燥して誘電体グリーンシートを複数個製造する。

【0078】

ニッケル（Ｎｉ）を含む導電性ペーストを誘電体グリーンシートの上にスクリーン印刷して導電性ペースト層を形成する。

【0079】

導電性ペースト層の少なくとも一部が重なるようにしながら複数の誘電体グリーンシートを積層してプレスして誘電体グリーンシート積層体を製造する。

【0080】

誘電体グリーンシート積層体を個別チップの形態に切断した後、脱バインダー（ｂｉｎｄｅｒ ｂｕｒｎ ｏｕｔ）処理してから焼成してキャパシタ本体を製造する。

【0081】

次に、導電性金属として銅（Ｃｕ）および銀（Ａｇ）を含む導電性ペーストをキャパシタ本体の端部面にディッピング（ｄｉｐｐｉｎｇ）法で塗布し乾燥させた後、焼成して外部電極を形成する。

【0082】

次に、マスクパターンを使用して導電性エポキシ樹脂を含むペーストを外部電極のバンド部の下側外周面上に印刷した後、１００℃から１５０℃で乾燥し、３００℃以下で硬化してパターン電極を形成する。ここで、外部電極のバンド部は、パターン電極により露出する部分である露出面を含み、露出面の面積Ｓ１とパターン電極がセラミック本体の厚さ方向に沿ってバンド部と重なる部分の面積Ｓ２との比は、１：２以上１：４以下である。

【0083】

次に、外部電極とパターン電極を覆うように導電性金属をメッキすることによって積層セラミックキャパシタを製造する。

【0084】

（比較例１）
外部電極のバンド部の下側外周面を全部覆うように導電性エポキシ樹脂を含むペーストを印刷してエポキシ電極を形成した点を除き、実施例と同一である。

【0085】

（比較例２）
露出面の面積とパターン電極の面積との比が１：４を超える点を除き、実施例と同一である。

【0086】

（比較例３）
露出面の面積とパターン電極の面積との比が１：２未満である点を除き、実施例と同一である。

【0087】

（比較例４）
外部電極の全面部の下側外周面の一部と外部電極のバンド部の下側外周面を全部覆うように導電性エポキシ樹脂を含むペーストを印刷してエポキシ電極を形成した点を除き、実施例と同一である。

【0088】

（比較例５）
外部電極上にエポキシ電極が形成されない点を除き、実施例と同一である。

【0089】

［実験例：積層セラミックキャパシタの等価直列インダクタンス］
実施例と比較例１から４の積層セラミックキャパシタをそれぞれ１００個ずつ製造した後、等価直列インダクタンス（ＥＳＬ）偏差を測定し、その結果を表１に整理する。

【0090】

【表1】

表１を参照すれば、実施例と比較例３で製造された積層セラミックキャパシタは、外部電極の下側バンド部の外周面とメッキ層との間に金属間化合物層が形成されてＥＳＬ偏差がそれぞれ３％以内と２％以内に低い方であることを確認できる。比較例１、２で製造された積層セラミックキャパシタの場合、ＥＳＬ偏差が５％以内であるが、これは外部電極のバンド部の下側外周面にだけエポキシ電極が形成されるためである。比較例４で製造された積層セラミックキャパシタの場合、ＥＳＬ偏差が１０％以上であるが、これはエポキシ電極が外部電極を覆う面積が相対的に大きいためである。

【0091】

［実験例：積層セラミックキャパシタの表面粗さ］
実施例と比較例１から４の積層セラミックキャパシタをそれぞれ１００個ずつ製造した後、表面粗さ（Ｒａ）を測定し、その結果を表２に整理する。

【0092】

【表2】

表２を参照すれば、実施例で製造された積層セラミックキャパシタは、外部電極の下側バンド部の露出面とパターン電極が緻密であるため表面粗さが４であり、相対的に最も大きく示されたことを確認できる。比較例１、２、４で製造された積層セラミックキャパシタの表面粗さは、それぞれ０．７、１、０．８であり、相対的に小さいが、これは外部電極の下側バンド部の外周面の大部分がエポキシ電極により覆われるためである。比較例３で製造された積層セラミックキャパシタの表面粗さは１．６であり、相対的に普通であるが、パターン電極の面積が小さくて外部電極の下側バンド部の外周面が多く露出されるためである。

【0093】

［実験例：積層セラミックキャパシタの固着強度］
実施例と比較例１から４の積層セラミックキャパシタをそれぞれ１００個ずつ製造した後、固着強度を測定し、その結果を表３に整理する。

【0094】

【表3】

表３を参照すれば、実施例で製造された積層セラミックキャパシタは、表面粗さが高く、外部電極の下側バンド部の外周面とメッキ層との間に金属間化合物層が形成されて相対的に高い固着強度（３５Ｎ）を示すことを確認できる。比較例１で製造された積層セラミックキャパシタの固着強度は２０Ｎであり、比較例２で製造された積層セラミックキャパシタの固着強度は２５Ｎであって、相対的に低いが、これはエポキシ電極に比べて外部電極がより簡単に剥離（ｐｅｅｌｏｆｆ）されるためである。比較例３で製造された積層セラミックキャパシタの固着強度は、３５Ｎであり、実施例で製造された積層セラミックキャパシタの固着強度と同一であるが、セラミック本体でクラック（ｃｒａｃｋ）が多く発生した。比較例４で製造された積層セラミックキャパシタの固着強度は、４０Ｎであり、相対的に高いが、これはエポキシ電極が外部電極の全面部の下側外周面の一部とバンド部の下側外周面を全部覆って外部電極の剥離が簡単に発生しないためである。一般的な外部電極は、エポキシ電極に比べて固着強度が弱いが、実施例で製造された積層セラミックキャパシタは、導電性エポキシ樹脂を含むパターン電極を備えるため、表面粗さが高いだけでなく、外部電極の下側バンド部の外周面とメッキ層との間に金属間化合物層が形成されるため、外部電極の固着強度が高くなる。

【0095】

［実験例：積層セラミックキャパシタのたわみ強度］
実施例と比較例１から５の積層セラミックキャパシタをそれぞれ１００個ずつ製造した後、たわみ強度を測定し、その結果を表４に整理する。

【0096】

【表4】

表４を参照すれば、実施例で製造された積層セラミックキャパシタは、たわみクラックの発生率が３／５０であり、相対的に低い方であるが、これは表面粗さが高くて投錨（アンカー、ａｎｃｈｏｒ）効果が大きくなり、緩衝効果が増加するためである。また、エポキシ樹脂を含むパターン電極が占める面積が相対的に広い方であるため、緩衝効果がある。また、外部電極の下側バンド部の外周面とメッキ層との間に金属間化合物層が形成されるため、剥離発生率が７／５０であり、相対的に低い方である。一般的に剥離が発生しながら応力が緩和されてたわみクラックの発生が防止されるが、実施例で製造された積層セラミックキャパシタは、剥離発生率とたわみクラックの発生率が全て低く現れる。比較例１で製造された積層セラミックキャパシタは、たわみクラックの発生率が３／５０であり、相対的に低い方であるが、剥離発生率は１５／５０と最も高いが、これは基板実装時にはんだフィレット（ｓｏｌｄｅｒ ｆｉｌｌｅｔ）が覆う部分にだけ変形応力が作用するため、エポキシ電極が簡単に剥離されるためである。比較例２で製造された積層セラミックキャパシタのたわみクラックの発生率は３／５０であり、剥離発生率は１３／５０であり、比較例１と類似する。比較例４で製造された積層セラミックキャパシタは、たわみクラックの発生率が１２／５０であり、剥離発生率が０／５０であるが、これはエポキシ電極が外部電極の全面部の下側外周面の一部とバンド部の下側外周面を全部覆っており、剥離が少なく発生する代わりに、たわみクラックが簡単に発生するためである。比較例５で製造された積層セラミックキャパシタは、たわみクラックの発生率が２５／５０であり、剥離発生率が０／５０であるが、これは緩衝効果を果たすエポキシ電極がないため、たわみクラックがより簡単に発生するためである。

【0097】

以上を通じて本発明の好ましい実施例について説明したが、本発明はこれに限定されるのではなく、特許請求の範囲と発明の説明および添付した図面の範囲内で多様に変形して実施することが可能であり、これも本発明の範囲に属することは当然である。

【符号の説明】

【0098】

１０：積層セラミックキャパシタ
１２：セラミック本体
１３：第１外部電極
１４：第２外部電極
１７：メッキ層
１５：第１パターン電極
１６：第２パターン電極
１５３、１６３：バンド部パターン電極
１５５、１６５：全面部パターン電極
１５ｓ、１６ｓ：縞形状パターン
１５ｉ、１６ｉ：島形状パターン
１２１：上面
１２２：下面
２１、２２：内部電極
１２３：第１カバー層
１２４：誘電体層
１２５：第２カバー層
１２６：第１側面
１２７：第２側面
１３３：第１全面部
１４３：第２全面部
１３５、１４５：第１バンド部
１３６、１４６：第２バンド部
１２８：第１端部面
１２９：第２端部面
１３７：第１露出面
１４７：第２露出面
１６０：金属間化合物層
２００：回路基板
２１１：第１電極パッド
２１３：第２電極パッド
２１５：導電性接合部材

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】