知財求人 - 知財ポータルサイト「IP Force」
▶ コミュニケーション コンポーネンツ アンテナ インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024127822
(43)【公開日】2024-09-20
(54)【発明の名称】断面積の小さいダイポールアンテナ
(51)【国際特許分類】
H01Q 9/16 20060101AFI20240912BHJP
H01Q 21/06 20060101ALI20240912BHJP
【ＦＩ】
H01Q9/16
H01Q21/06
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2024032245
(22)【出願日】2024-03-04
(31)【優先権主張番号】18/119,747
(32)【優先日】2023-03-09
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】523412463
【氏名又は名称】コミュニケーション コンポーネンツ アンテナ インコーポレイテッド
(74)【代理人】
【識別番号】110001416
【氏名又は名称】弁理士法人信栄事務所
(72)【発明者】
【氏名】ポール ロバート ワトソン
【テーマコード（参考）】
5J021
【Ｆターム（参考）】
5J021AA06
5J021AA09
5J021AB03
5J021HA05
(57)【要約】 （修正有）
【課題】小さい断面積を有するダイポールアンテナの新しい構造を提供する。
【解決手段】ダイポールアンテナにおいて、容量性結合素子１２２が導電性ストリップの形をして導入され、第１のブランチ１５６ａと第２のブランチ１５６ｂとを有するダイポール・アームのダイポール導電性ストリップと平行に設置される。容量性素子の導電性ストリップは、ＰＣＢ１０ａの第１の銅層上に同様に配置されるダイポール・アームの延長された導電性ストリップと平行にＰＣＢの第１の銅層上に形成され、ダイポール・アームの中心から水平に各側に等距離で延びる。第１の銅層とは反対側のＰＣＢの第２の銅層の上に容量性プレートが設置され、めっきスルーホール１２８を介して容量性素子の導電性ストリップと結合される。第２の銅層の上の容量性プレートは、一部が第１の銅層上に位置するダイポール導電性ストリップと重複し容量性結合素子を形成するように下向きに延びる。
【選択図】図１３
【解決手段】ダイポールアンテナにおいて、容量性結合素子１２２が導電性ストリップの形をして導入され、第１のブランチ１５６ａと第２のブランチ１５６ｂとを有するダイポール・アームのダイポール導電性ストリップと平行に設置される。容量性素子の導電性ストリップは、ＰＣＢ１０ａの第１の銅層上に同様に配置されるダイポール・アームの延長された導電性ストリップと平行にＰＣＢの第１の銅層上に形成され、ダイポール・アームの中心から水平に各側に等距離で延びる。第１の銅層とは反対側のＰＣＢの第２の銅層の上に容量性プレートが設置され、めっきスルーホール１２８を介して容量性素子の導電性ストリップと結合される。第２の銅層の上の容量性プレートは、一部が第１の銅層上に位置するダイポール導電性ストリップと重複し容量性結合素子を形成するように下向きに延びる。
【選択図】図１３
【特許請求の範囲】
【請求項1】
プリント回路基板上に形成されたダイポールアンテナであって、前記プリント回路基板は、垂直部分および前記垂直部分の頂部から延びる水平部分を有し、前記ダイポールアンテナは、
前記プリント回路基板の第１および第２の銅層上の前記垂直部分上に形成されたバラン素子と、
前記プリント回路基板の前記第１および第２の銅層上の前記水平部分上に形成された、第１のブランチと第２のブランチとを有するダイポール・アームであって、各ブランチは、他方のブランチに対して反対方向に水平に延び、前記ダイポール・アームの前記第１および第２のブランチは、前記プリント回路基板の前記第１の銅層の上に形成された対応する第１および第２のダイポール銅ストリップを有するダイポール・アームと、
前記ダイポール・アームの前記水平部分は、前記プリント回路基板の垂直中心軸から水平軸に沿って反対方向に等しく延びる第１の幅広部分を有し、前記幅広部分の前記第１の銅層は、前記第１および第２のダイポール銅ストリップと平行であり、かつそれらから電気的に絶縁されている容量性素子の導電性ストリップを含み、前記水平部分は、前記ダイポール・アームに沿って両方向に延びる幅狭部分を有し、
前記プリント回路基板の前記第１の銅層とは反対側の前記プリント回路基板の前記第２の銅層と同じ側において前記水平部分の前記幅広部分の端部に取り付けられた容量性プレートであって、容量性素子を形成するべく、重複導体を画定する第１および第２のダイポール導電性ストリップとは反対側に矩形底部を有する、容量性プレートと、
を包含するダイポールアンテナ。
前記プリント回路基板の第１および第２の銅層上の前記垂直部分上に形成されたバラン素子と、
前記プリント回路基板の前記第１および第２の銅層上の前記水平部分上に形成された、第１のブランチと第２のブランチとを有するダイポール・アームであって、各ブランチは、他方のブランチに対して反対方向に水平に延び、前記ダイポール・アームの前記第１および第２のブランチは、前記プリント回路基板の前記第１の銅層の上に形成された対応する第１および第２のダイポール銅ストリップを有するダイポール・アームと、
前記ダイポール・アームの前記水平部分は、前記プリント回路基板の垂直中心軸から水平軸に沿って反対方向に等しく延びる第１の幅広部分を有し、前記幅広部分の前記第１の銅層は、前記第１および第２のダイポール銅ストリップと平行であり、かつそれらから電気的に絶縁されている容量性素子の導電性ストリップを含み、前記水平部分は、前記ダイポール・アームに沿って両方向に延びる幅狭部分を有し、
前記プリント回路基板の前記第１の銅層とは反対側の前記プリント回路基板の前記第２の銅層と同じ側において前記水平部分の前記幅広部分の端部に取り付けられた容量性プレートであって、容量性素子を形成するべく、重複導体を画定する第１および第２のダイポール導電性ストリップとは反対側に矩形底部を有する、容量性プレートと、
を包含するダイポールアンテナ。
【請求項2】
前記バラン素子は、前記水平部分に沿って前記水平部分へ延びて前記ダイポール導電性ストリップを形成する２つの銅ストリップのブランチを形成する２つの垂直バラン銅ストリップを含む、請求項１に記載のダイポールアンテナ。
【請求項3】
前記容量性プレートは、前記容量性素子の導電性ストリップとめっきバイア・ホールにより結合される、請求項１に記載のダイポールアンテナ。
【請求項4】
前記容量性素子のキャパシタンスは、
Ｃ＝εｒ×εｏ×Ａ／ｄ ［ファラッド］
として定義され、
εｒは、前記プリント回路基板の材料の比誘電率であり、
εｏは、真空の誘電率［Ｆ／ｍ］であり、
Ａは、前記重複導体の重複エリアであり、
ｄは、前記プリント回路基板の厚さである、
請求項３に記載のダイポールアンテナ。
Ｃ＝εｒ×εｏ×Ａ／ｄ ［ファラッド］
として定義され、
εｒは、前記プリント回路基板の材料の比誘電率であり、
εｏは、真空の誘電率［Ｆ／ｍ］であり、
Ａは、前記重複導体の重複エリアであり、
ｄは、前記プリント回路基板の厚さである、
請求項３に記載のダイポールアンテナ。
【請求項5】
前記重複エリアを超えて延びる容量性素子の長さＬが、任意のアンテナ装置のリターン・ロス特性に基づいて変更される、請求項４に記載のダイポールアンテナ。
【請求項6】
交差形状の配置で取り付けられる２つのダイポールアンテナを有するプリント回路基板上に形成された交差形状ダイポールアンテナであって、前記ダイポールアンテナのそれぞれが、垂直部分および前記垂直部分の頂部から延びる水平部分を有する前記プリント回路基板を有し、前記ダイポールアンテナのそれぞれが、
前記プリント回路基板の第１の銅層および第２の銅層上の前記垂直部分上に形成されたバラン素子と、
前記プリント回路基板の前記第１の銅層および第２の銅層上の前記水平部分上に形成された、第１のブランチと第２のブランチとを有するダイポール・アームであって、各ブランチは、他方のブランチに対して反対方向に延び、前記ダイポール・アームの前記第１および第２のブランチは、前記プリント回路基板の前記第１の銅層の上に形成された対応する第１および第２のダイポール銅ストリップを有するダイポール・アームと、
前記水平部分は、前記プリント回路基板の垂直中心軸から水平軸に沿って反対方向に等しく延びる第１の幅広部分を有し、前記幅広部分の前記第１の銅層が、前記第１および第２のダイポール銅ストリップと平行であり、かつそれらから電気的に絶縁されている容量性素子の導電性ストリップを含み、前記水平部分は、前記ダイポール・アームに沿って両方向に延びる幅狭部分を有し、
前記プリント回路基板の前記第１の銅層とは反対側の前記プリント回路基板の前記第２の銅層と同じ側において前記水平部分の前記幅広部分の端部に取り付けられた容量性プレートであって、容量性素子を形成するべく、重複導体を画定する第１および第２のダイポール導電性ストリップとは反対側に矩形底部を有する、容量性プレートと、
を包含する、交差形状のダイポールアンテナ。
前記プリント回路基板の第１の銅層および第２の銅層上の前記垂直部分上に形成されたバラン素子と、
前記プリント回路基板の前記第１の銅層および第２の銅層上の前記水平部分上に形成された、第１のブランチと第２のブランチとを有するダイポール・アームであって、各ブランチは、他方のブランチに対して反対方向に延び、前記ダイポール・アームの前記第１および第２のブランチは、前記プリント回路基板の前記第１の銅層の上に形成された対応する第１および第２のダイポール銅ストリップを有するダイポール・アームと、
前記水平部分は、前記プリント回路基板の垂直中心軸から水平軸に沿って反対方向に等しく延びる第１の幅広部分を有し、前記幅広部分の前記第１の銅層が、前記第１および第２のダイポール銅ストリップと平行であり、かつそれらから電気的に絶縁されている容量性素子の導電性ストリップを含み、前記水平部分は、前記ダイポール・アームに沿って両方向に延びる幅狭部分を有し、
前記プリント回路基板の前記第１の銅層とは反対側の前記プリント回路基板の前記第２の銅層と同じ側において前記水平部分の前記幅広部分の端部に取り付けられた容量性プレートであって、容量性素子を形成するべく、重複導体を画定する第１および第２のダイポール導電性ストリップとは反対側に矩形底部を有する、容量性プレートと、
を包含する、交差形状のダイポールアンテナ。
【請求項7】
前記バラン素子は、前記水平部分に沿って前記水平部分へ延びて前記ダイポール導電性ストリップを形成する２つの銅ストリップのブランチを形成する２つの垂直バラン銅ストリップを含む、請求項６に記載の交差形状のダイポールアンテナ。
【請求項8】
前記容量性プレートは、前記容量性素子の導電性ストリップとめっきバイア・ホールにより結合される、請求項６に記載の交差形状のダイポールアンテナ。
【請求項9】
前記容量性素子のキャパシタンスは、
Ｃ＝εｒ×εｏ×Ａ／ｄ ［ファラッド］
として定義され、
εｒは、前記プリント回路基板の材料の比誘電率であり、
εｏは、真空の誘電率［Ｆ／ｍ］であり、
Ａは、前記重複導体の重複エリアであり、
ｄは、前記プリント回路基板の厚さである、請求項８に記載の交差形状のダイポールアンテナ。
Ｃ＝εｒ×εｏ×Ａ／ｄ ［ファラッド］
として定義され、
εｒは、前記プリント回路基板の材料の比誘電率であり、
εｏは、真空の誘電率［Ｆ／ｍ］であり、
Ａは、前記重複導体の重複エリアであり、
ｄは、前記プリント回路基板の厚さである、請求項８に記載の交差形状のダイポールアンテナ。
【請求項10】
前記重複エリアを超えて延びる容量性素子の長さＬが、任意の装置のリターン・ロス特性に基づいて変更される、請求項９に記載の交差形状のダイポールアンテナ。
【請求項11】
少なくとも低帯域および高帯域の周波数帯域として特徴付けされる複数の周波数帯域において動作し、前記低帯域の周波数の範囲は、前記高帯域の周波数の範囲を下回るアンテナ・アレイであって、
反射器上に設置された前記高帯域の周波数の帯域内において動作する複数のアンテナ素子と、
前記低帯域周波数の帯域内において動作する複数の交差形状のダイポールアンテナであって、前記交差形状のダイポールアンテナのそれぞれが交差形状の配置で取り付けられる２つのダイポールアンテナを有するプリント回路基板上に形成され、前記ダイポールアンテナのそれぞれが、垂直部分および前記垂直部分の頂部から延びる水平部分を有する前記プリント回路基板を有し、前記ダイポールアンテナのそれぞれが、さらに、
前記プリント回路基板の第１の銅層および第２の銅層上の前記垂直部分上に形成されたバラン素子と、
前記プリント回路基板の前記第１および第２の銅層上の前記水平部分上に形成された、第１のブランチと第２のブランチとを有するダイポール・アームであって、各ブランチは、他方のブランチに対して反対方向に延び、前記ダイポール・アームの前記第１および第２のブランチは、前記プリント回路基板の前記第１の銅層の上に形成された対応する第１および第２のダイポール銅ストリップを有するダイポール・アームと、
前記水平部分は、前記プリント回路基板の垂直中心軸から水平軸に沿って反対方向に等しく延びる第１の幅広部分を有し、前記幅広部分の前記第１の銅層は、前記第１および第２のダイポール銅ストリップと平行であり、かつそれらから電気的に絶縁されている容量性素子の導電性ストリップを含み、前記水平部分が前記ダイポール・アームに沿って両方向に延びる幅狭部分を有し、
前記プリント回路基板の前記第１の銅層とは反対側の前記プリント回路基板の前記第２の銅層と同じ側において前記水平部分の前記幅広部分の端部に取り付けられた容量性プレートであって、容量性素子を形成するべく、重複導体を画定する第１および第２のダイポール導電性ストリップとは反対側に矩形底部を有する、容量性プレートと、
を包含するアンテナ・アレイ。
反射器上に設置された前記高帯域の周波数の帯域内において動作する複数のアンテナ素子と、
前記低帯域周波数の帯域内において動作する複数の交差形状のダイポールアンテナであって、前記交差形状のダイポールアンテナのそれぞれが交差形状の配置で取り付けられる２つのダイポールアンテナを有するプリント回路基板上に形成され、前記ダイポールアンテナのそれぞれが、垂直部分および前記垂直部分の頂部から延びる水平部分を有する前記プリント回路基板を有し、前記ダイポールアンテナのそれぞれが、さらに、
前記プリント回路基板の第１の銅層および第２の銅層上の前記垂直部分上に形成されたバラン素子と、
前記プリント回路基板の前記第１および第２の銅層上の前記水平部分上に形成された、第１のブランチと第２のブランチとを有するダイポール・アームであって、各ブランチは、他方のブランチに対して反対方向に延び、前記ダイポール・アームの前記第１および第２のブランチは、前記プリント回路基板の前記第１の銅層の上に形成された対応する第１および第２のダイポール銅ストリップを有するダイポール・アームと、
前記水平部分は、前記プリント回路基板の垂直中心軸から水平軸に沿って反対方向に等しく延びる第１の幅広部分を有し、前記幅広部分の前記第１の銅層は、前記第１および第２のダイポール銅ストリップと平行であり、かつそれらから電気的に絶縁されている容量性素子の導電性ストリップを含み、前記水平部分が前記ダイポール・アームに沿って両方向に延びる幅狭部分を有し、
前記プリント回路基板の前記第１の銅層とは反対側の前記プリント回路基板の前記第２の銅層と同じ側において前記水平部分の前記幅広部分の端部に取り付けられた容量性プレートであって、容量性素子を形成するべく、重複導体を画定する第１および第２のダイポール導電性ストリップとは反対側に矩形底部を有する、容量性プレートと、
を包含するアンテナ・アレイ。
【請求項12】
前記バラン素子は、前記水平部分に沿って前記水平部分へ延びて前記ダイポール導電性ストリップを形成する２つの銅ストリップのブランチを形成する２つの垂直バラン銅ストリップを含む、請求項１１に記載のアンテナ・アレイ。
【請求項13】
前記容量性プレートは、前記容量性素子の導電性ストリップとめっきバイア・ホールにより結合される、請求項１２に記載のアンテナ・アレイ。
【請求項14】
前記容量性素子のキャパシタンスは、
Ｃ＝εｒ×εｏ×Ａ／ｄ ［ファラッド］
として定義され、
εｒは、前記プリント回路基板の材料の比誘電率であり、
εｏは、真空の誘電率［Ｆ／ｍ］であり、
Ａは、前記重複導体の重複エリアであり、
ｄは、前記プリント回路基板の厚さである、
請求項１３に記載のアンテナ・アレイ。
Ｃ＝εｒ×εｏ×Ａ／ｄ ［ファラッド］
として定義され、
εｒは、前記プリント回路基板の材料の比誘電率であり、
εｏは、真空の誘電率［Ｆ／ｍ］であり、
Ａは、前記重複導体の重複エリアであり、
ｄは、前記プリント回路基板の厚さである、
請求項１３に記載のアンテナ・アレイ。
【請求項15】
前記重複エリアを超えて延びる容量性素子の長さＬが、任意の装置のリターン・ロス特性に基づいて変更される、請求項１４に記載のアンテナ・アレイ。
【請求項16】
少なくとも２つの別々の周波数帯域内において動作し、第１の低周波数帯域内の周波数の範囲が第２の高周波数帯域内の周波数の範囲より低いとする複数のアンテナ素子を有するアンテナ・アレイであって、前記低周波数帯域の前記アンテナ素子のそれぞれがプリント回路基板上に形成された交差形状のダイポールアンテナであり、前記プリント回路基板は、垂直部分および前記垂直部分の頂部から延びる水平部分を有し、前記ダイポールアンテナのそれぞれが、
前記プリント回路基板の第１および第２の銅層上の前記垂直部分上に形成されたバラン素子と、
前記プリント回路基板の前記第１および第２の銅層上の前記水平部分上に形成された、第１のブランチと第２のブランチとを有するダイポール・アームであって、各ブランチは、他方のブランチに対して反対方向に水平に延び、前記ダイポール・アームの前記第１および第２のブランチは、前記プリント回路基板の前記第１の銅層の上に形成された対応する第１および第２のダイポール銅ストリップを有するダイポール・アームと、
前記ダイポール・アームの前記水平部分は、前記プリント回路基板の垂直中心軸から水平軸に沿って反対方向に等しく延びる第１の幅広部分を有し、前記幅広部分の前記第１の銅層は、前記第１および第２のダイポール銅ストリップと平行であり、かつそれらから電気的に絶縁されている容量性素子の導電性ストリップを含み、前記水平部分は、前記ダイポール・アームに沿って両方向に延びる幅狭部分を有し、
前記プリント回路基板の前記第１の銅層とは反対側の前記プリント回路基板の前記第２の銅層と同じ側において前記水平部分の前記幅広部分の端部に取り付けられた容量性プレートであって、容量性素子を形成するべく、重複導体を画定する第１および第２のダイポール導電性ストリップとは反対側に矩形底部を有する、容量性プレートと、
を包含するアンテナ・アレイ。
前記プリント回路基板の第１および第２の銅層上の前記垂直部分上に形成されたバラン素子と、
前記プリント回路基板の前記第１および第２の銅層上の前記水平部分上に形成された、第１のブランチと第２のブランチとを有するダイポール・アームであって、各ブランチは、他方のブランチに対して反対方向に水平に延び、前記ダイポール・アームの前記第１および第２のブランチは、前記プリント回路基板の前記第１の銅層の上に形成された対応する第１および第２のダイポール銅ストリップを有するダイポール・アームと、
前記ダイポール・アームの前記水平部分は、前記プリント回路基板の垂直中心軸から水平軸に沿って反対方向に等しく延びる第１の幅広部分を有し、前記幅広部分の前記第１の銅層は、前記第１および第２のダイポール銅ストリップと平行であり、かつそれらから電気的に絶縁されている容量性素子の導電性ストリップを含み、前記水平部分は、前記ダイポール・アームに沿って両方向に延びる幅狭部分を有し、
前記プリント回路基板の前記第１の銅層とは反対側の前記プリント回路基板の前記第２の銅層と同じ側において前記水平部分の前記幅広部分の端部に取り付けられた容量性プレートであって、容量性素子を形成するべく、重複導体を画定する第１および第２のダイポール導電性ストリップとは反対側に矩形底部を有する、容量性プレートと、
を包含するアンテナ・アレイ。
【請求項17】
前記バラン素子は、前記水平部分に沿って前記水平部分へ延びて前記ダイポール導電性ストリップを形成する２つの銅ストリップのブランチを形成する２つの垂直バラン銅ストリップを含む、請求項１６に記載のアンテナ・アレイ。
【請求項18】
前記容量性プレートは、前記容量性素子の導電性ストリップとめっきバイア・ホールにより結合される、請求項１７に記載のアンテナ・アレイ。
【請求項19】
前記容量性素子のキャパシタンスは、
Ｃ＝εｒ×εｏ×Ａ／ｄ ［ファラッド］
として定義され、
εｒは、前記プリント回路基板の材料の比誘電率であり、
εｏは、真空の誘電率［Ｆ／ｍ］であり、
Ａは、前記重複導体の重複エリアであり、
ｄは、前記プリント回路基板の厚さである、
請求項１８に記載のアンテナ・アレイ。
Ｃ＝εｒ×εｏ×Ａ／ｄ ［ファラッド］
として定義され、
εｒは、前記プリント回路基板の材料の比誘電率であり、
εｏは、真空の誘電率［Ｆ／ｍ］であり、
Ａは、前記重複導体の重複エリアであり、
ｄは、前記プリント回路基板の厚さである、
請求項１８に記載のアンテナ・アレイ。
【請求項20】
前記重複エリアを超えて延びる容量性素子の長さＬが、任意のアンテナ装置のリターン・ロス特性に基づいて変更される、請求項１９に記載のアンテナ・アレイ。
【発明の詳細な説明】
【技術分野】
【0001】
本装置は、ダイポールアンテナのアームのための容量性結合配置に関する。より詳細に述べれば、本装置は、素子の上方または下方から見たときに低減された導電性断面積を伴うダイポールアンテナのアームのための垂直に配向される容量性結合配置に関する。
【背景技術】
【0002】
セル方式の基地局アンテナの分野においては、ダイポールアンテナの性能の改善が、ファーザネイ（Ｆａｒｚａｎｅｈ）ほかに発行された特許文献１（‘５５９特許）の中に図解されており、それによれば、ダイポール素子は、通常、２つのメイン・アームの上部の適所にはんだ付けされるか、または機械的に保持されて、アンテナの垂直軸に対して垂直に（すなわち、反射器に対して平行に）向けられる非励振素子と呼ばれる中心容量性結合素子を有する。この追加の非励振素子の目的は、ダイポールアンテナの周波数帯域幅の増加である。非励振素子の寸法および位置を最適化することによって、複数の共振周波数を作り出してダイポールアンテナの帯域幅を修正すること、および／または増加することが可能であり、それにおいては、ダイポール・アームが帯域の低い側の部分で放射することができる一方、非励振素子は、帯域の高い側の部分で放射することができる。非励振素子は、ダイポール・アームと容量性結合される。
【0003】
図１は、参照によってこの中に援用される‘５５９特許の図７を参照した例示的な従来技術のダイポールアンテナ７４０の典型であり、図２は、‘５５９特許の図８を参照した、アームを有するダイポール７６０を示しており、交差形状の二重極性型ダイポール配置の２つのアームの中心に配置された非励振素子を伴う。
【0004】
より詳細には‘５５９特許に説明されているとおり、図２のアンテナは、図１に図解されているアンテナに類似であるが、さらに、非励振素子８１０を含む。ＰＣＢの誘電体部分等の基材８２０が、垂直に延びるタブ８３０を含む。垂直に延びるタブは、非励振素子８１０の対応するスリット８４０を通り抜け、非励振素子８１０をアンテナのダイポール・アーム８５０と整列させる。図２の基材８２０は、４つの垂直に延びるタブ８３０を含んでいるが、基材８２０は、１つ、２つ、３つ、または４つのタブを有することができる。非励振素子８１０は、二重極性ダイポール・アームおよびバラン給電面と直交して方向づけされ、結果として導電性断面積の増加がもたらされる。
【0005】
上で論じた非励振素子が組み込まれたダイポール素子は、複数の帯域で信号を送信するアレイ・アンテナに設置したときに有するリターン・ロス特性が望ましい特性に届かないことが明らかになった。セル方式の基地局アンテナは、通常、単一の反射器に素子の複数アレイを有する。一例として述べれば、いくつかのアンテナは、３．２～４．２ＧＨｚの範囲の（ここでは「Ｈ」帯域と呼ぶ）周波数の高または中帯域素子、および１．６９５～２．６９０ＧＨｚの範囲の（ここでは「Ｅ」帯域と呼ぶ）周波数の中帯域素子の第１のシリーズを有する。
【0006】
パッチ素子またはダイポールの形をしたこれらの素子は、アンテナ上においてはより小さい素子となる傾向にある。同一のアンテナ上において、６９８～９６０ＭＨｚの範囲（ここでは「Ｋ」帯域周波数と呼ぶ）の低帯域素子アレイも存在させることが可能であり、これらは、通常、中および高帯域素子よりサイズが大きい。その結果として、上に述べられている低帯域素子の２つのアームおよび寄生容量性素子は、しばしば中および高帯域素子の上方に位置決めされる。
【0007】
その結果、非励振素子は、ダイポールの－多帯域アンテナ素子を設置する必要がある装置のため－送信特性を改善するが、放射信号パターンへの干渉および中または高帯域信号のリターン・ロスを招く可能性がある。
【0008】
この問題を具体的に示すために、図３が、例示的な従来技術の、反射器上に位置する中帯域ダイポール素子のアレイを示し、図４が、例示的な１．６ＧＨｚ～２．８ＧＨｚの中帯域の周波数範囲のリターン・ロスのプロットを図４に示す。図４のプロットは、６つのポートにおける（すなわち、中帯域ダイポール素子の６つについての）リターン・ロスを示しており、その種の中帯域素子についての例示的な理想的リターン・ロス・シナリオを具体的に示す。この用語「理想的」は、アンテナ素子のリターン・ロスに、近傍の隣接する帯域外アンテナ素子からの擾乱を、その種のアンテナ素子がまったく存在しないことから、まったく有していないという意味において使用され、この「理想的な」リターン・ロスの場合においては、中帯域素子のみが含められる。
【0009】
奇数ポート（ｐ１／ｐ３／ｐ５）は、２つのダイポール素子列のそれぞれの－４５°の直線偏波部に給電し、偶数ポート（ｐ２／ｐ４／ｐ６）は、＋４５°の直線偏波部に給電する。図４は、周波数対リターン・ロスのプロットを示し、＋４５°ポートのリターン・ロス応答が互いに極めて類似していること、また－４５°ポートのリターン・ロス応答も互いに極めて類似していることが示されている。－１０ｄＢ未満のリターン・ロスが、概して良好なリターン・ロスと考えられ、その一方、すべての－４５°の直線偏波ポートのリターン・ロスの類似性および＋４５°ポートのそれは、素子ペアの３つ列にわたってこれらの応答が非常に反復性を有することを示している。観察されるリターン・ロスの反復性は、実際に、ダイポール・ペアの垂直３列にわたる放射パターンの反復性の表示である。
【0010】
しかしながら、図５に従来技術の装置を示すが、図２の非励振素子等の非励振素子８１０を伴う低帯域ダイポール７６０が中帯域素子８６０のトップの上を覆うように配されている。図６は、中帯域素子の上を覆うように位置決めされたより大きな低帯域ダイポールによって歪まされたそれらの素子のリターン・ロスのプロットを示す。
【0011】
図６に示されているとおり、ポート＃１～＃６において測定された中帯域素子のリターン・ロス・プロットには、図４に示されている理想的なプロットと比較したときのプロットにおける劣化が具体的に現れている。このため、ｐ１、ｐ３、ｐ５のプロットをはじめ、ｐ２、ｐ４、ｐ６のプロットが、より大きな上方にある素子に対するそれらの物理的な位置／関係のために、それぞれ異なった影響を受けて互いに逸れる。さらにまた、これらのアンテナは、いくつかの装置にとって許容可能でないリターン・ロス値を示す。図５に示されるような低帯域素子の追加に伴い、中帯域２素子垂直列のそれぞれの中心軸周りの対称性が失われる：低帯域素子は、中帯域素子の垂直列のそれぞれのために異なってオフセットされる。このオフセットは、より大きな水平および垂直の低帯域素子の間隔に起因し、より低い動作周波数のために必要となる。
【0012】
素子の独特な物理的構成の結果として、中帯域の中心軸に対し、中帯域素子の各個別の列が、より大きな低帯域素子に起因して独特な寄生効果を受ける。上で考察したとおり、これらの寄生効果は、ポート入力リターン・ロスを擾乱し、図６にそれが示されているが、図４のプロット（低帯域素子が存在しない）と比較すると、奇数ポート（ｐ１／ｐ３／ｐ５）のリターン・ロスのプロットの方が偶数ポート（ｐ２／ｐ４／ｐ６）より互いに対する相違が大きいことが示されている。
【0013】
また、リターン・ロス周波数応答におけるこの相違は、３つの垂直２素子中帯域の列の放射パターンの相違の表示でもある。
【0014】
これらの相違する性能特性に伴って導入される問題には、反復可能な個別の列パターンの重ね合わせに依拠するアレイ・パターンの全体的な劣化、およびより複雑かつ３つの中帯域２素子垂直列の間において異なるＰＣＢ調整がある。
【0015】
図７は、別の従来技術の装置を示しており、前の低帯域ダイポールが中帯域素子の頂部を覆うように配設され、そこに大きな円形の容量性結合素子を伴う。
【0016】
図８は、中帯域素子の上を覆うように位置決めされたより大きな低帯域ダイポールによって、これにおいてもアーム上部の大きな丸い容量性結合素子のために歪まされたそれらの素子のリターン・ロスを図解している。
【0017】
図８に示されているとおり、ポート＃１－＃６において測定された中帯域素子のリターン・ロス・プロットには、すでに擾乱のある図６の応答と比べてもより一層大きなポート周波数応答の擾乱が具体的に現れ、したがって、図４に示されている理想的なリターン・ロス周波数応答からより一層離れたプロットのセットが示される。
【0018】
このリターン・ロスの干渉がアームから、およびより大きな低帯域ダイポールの反射器と平行な寄生容量性結合素子からであり、反射器に垂直な垂直バラン給電からでないことを例証するために、図９に、バラン給電のみが存在し、アームが取り除かれたより大きな低帯域素子の隣に位置決めされる中帯域素子を伴う第１のシミュレーション・テストを示す。
【0019】
図９に図解されている装置のシミュレーションは、結果として図１０に図解されているリターン・ロス・プロットをもたらした。図１０に示されているとおり、テストされたポート＃１～＃６におけるリターン・ロスは、非常に良好であり、かつ中帯域素子自体についての理想的なリターン・ロスを伴い、かつ低帯域素子および低帯域素子の寄生効果を伴わず、その視点から理想的なケースとして考えられる図４に示されているそれと類似している。
【0020】
これは、より大きな低帯域素子の隣に中帯域素子が位置決めされ、垂直バラン給電が存在せず、アームおよび寄生容量性結合素子だけが含まれる図１１のシミュレーション・テスト装置との対比をなす。図１２に示されているとおり、テストされたポート＃１－＃６におけるリターン・ロスは、重度に劣化され、図４に示されている中帯域素子についての理想的なリターン・ロスとは似つかない図７および９に示されているそれと類似している。
【先行技術文献】
【特許文献】
【0021】
【特許文献1】米国特許第１０，８９２，５５９号
【特許文献2】米国特許第１１，３８７，５６７号
【発明の概要】
【発明が解決しようとする課題】
【0022】
本装置は、その下方に位置決めされるより高い帯域のより小さい素子のためのポートにおいて経験されるリターン・ロスに対する寄生効果の低減を伴う小さい断面積を有するダイポール上の容量性結合素子のための新しい構造を提供することによって従来技術の欠点を克服する。
【課題を解決するための手段】
【0023】
この容量性結合素子は、ＰＣＢ（プリント回路基板）構造上に形成された導電性ストリップの形をして、ダイポール・アームのダイポール導電性ストリップと平行に設置される。そのため、前記容量性素子の前記導電性ストリップは、前記ＰＣＢの第１の銅層上に、これもまた前記ＰＣＢの前記第１の銅層に配置されるダイポール・アームの延長された導電性ストリップと平行に形成される。前記容量性素子の前記導電性ストリップは、前記ダイポール・アームの中心から水平に各側に等距離で延びる。前記第１の銅層とは反対側の前記ＰＣＢの第２の銅層の上に容量性プレートが設置され、めっきスルーホールを介して前記容量性素子の前記導電性ストリップと結合される。前記第２の銅層の上に設置された前記容量性プレートは、前記第１の銅層上に位置する前記ダイポール導電性ストリップと重複する部分が前記容量性結合素子のキャパシタンスを形成するように下向きに延びる。
【0024】
これは、前記キャパシタの断面が実質的に前記ダイポールＰＣＢボードの厚さに限定されることから、結果として、前記容量性結合素子から利益を得つつ、たとえば低周波数範囲内における広い帯域幅のリターン・ロスを達成しつつも、同時に同一反射器上に位置するより小さい中または高帯域素子のリターン・ロスへの影響を殆ど有していないダイポール装置をもたらす。
【0025】
さらに別の実施態様によれば、前記容量性結合素子のキャパシタンスが、各ダイポール・アームの前記第１の銅層上に位置する前記ダイポール導電性ストリップと重複する前記導電性プレートの面積の関数として定義される。
【0026】
さらにまた別の実施態様によれば、前記バイア・ホールを超える前記容量性結合素子の長さを調整して前記ダイポールアンテナの前記リターン・ロスを最適化することが可能である。
【0027】
本発明は、以下の説明および次に挙げる添付図面を通じてもっとも良好に理解することが可能である。
【図面の簡単な説明】
【0028】
【図1】従来技術のダイポールアンテナを示した斜視図である。
【図2】交差形状の寄生容量性結合素子を伴う従来技術のダイポールアンテナを示した斜視図である。
【図3】６つの給電ポートによって給電される従来技術の中帯域素子のセットを示した斜視図である。
【図7】６つの給電ポートによって給電され、円形の寄生容量性素子を有するダイポールを伴った従来技術の中帯域素子のセットを示した斜視図である。
【図13】第１の実施態様に従ったアーム上に垂直に位置決めされた容量性結合素子を伴うＰＣＢダイポールの第１の銅層を示した断面図である。
【図15】ＰＣＢダイポールの第１の銅層および第２の銅層によって形成されるダイポールの容量性素子を図解した断面図である。
【図16】本発明の別の実施態様を図解した断面図である。
【図17D】２つの交差形状のダイポールの交差接続をより詳細に図解した斜視図である。
【図18A】容量性結合素子を伴わないダイポール素子についての０．５～１．１ＧＨｚにわたるリターン・ロスを示したグラフである。
【図18B】１つの実施態様に従った容量性結合素子を伴うダイポール素子についての０．５～１．１ＧＨｚにわたるリターン・ロスを示したグラフである。
【発明を実施するための形態】
【0029】
図１３～１７に示されている１つの実施態様を用いて低帯域ダイポール１０（６９８ＭＨｚ～９６０ＭＨｚ）の素子をより詳細に説明する。上に示されているようなダイポール１０は、２つのダイポール１０ａおよび１０ｂによって形成される交差形状の二重極性型アンテナである。
【0030】
より明確には、図１３～１６は、ダイポール１０ａ等のダイポールのうちの１つの装置を図解している。１つの実施態様によれば、ダイポールは、第１の銅層および第２の銅層をボードの各側に有するプリント回路基板（ＰＣＢ）上に形成される。
【0031】
図１３は、ＰＣＢダイポール１０ａが形成されたＰＣＢの第１の銅層を図解している。垂直部分１８０は、ダイポールの水平部分１８２沿って水平部分１８２へ延びる２つの銅ストリップのブランチ１５６ａ、１５６ｂを形成する２つの垂直バラン銅ストリップを含む第１の銅層によって形成されたバラン１１２を含み、各ブランチは水平方向外向きに延び、第１のブランチ１５６ａは一方向に、第２のブランチ１５６ｂはその反対方向に延びる。バラン給電１１２は、ＰＣＢダイポールの各側の導電性ストリップによって形成され、信号およびグラウンド導体を伴うマイクロストリップ構造を形成するべくエッチングされる。
【0032】
ＰＣＢの水平部分１８２は、ＰＣＢの垂直中心軸１８４から水平軸に沿って反対方向に等しく延びる中心容量性結合素子１２２を画定する第１の幅広部分を含む。水平部分１８２は、両方の方向にダイポール・アームに沿って延びる幅狭部分１８６ａおよび１８６ｂを含む。幅広部分１８８の第１の銅層は、ストリップ１５６ａおよび１５６ｂと平行であり、かつそれらから図１５に示されている距離ｄ等の距離で電気的に絶縁される導電性ストリップ１８８を含む。
【0033】
１つの実施態様によれば、ダイポール１０は、参照によってこの中に援用される２０２２年７月１２日に発行された特許文献２により詳細に説明されているとおり、第１のより低い周波数帯域（「低帯域」）において実質的な閉回路を、また第２のより高い周波数帯域（「中帯域」）において実質的な開回路を生じさせ、隣接する高帯域周波数アンテナ素子（図示せず）からのアンテナ送信への低帯域素子の寄生効果を効果的に低減する共振構造１１６をアンテナ・バランおよび交差アームに沿って含む。
【0034】
図１４は、ＰＣＢダイポール１０ａの第２の銅層のレイアウトを図解しており、これは、図１３に図解されているダイポール１０ａのＰＣＢの第１の銅層の裏側である。第２の銅層上のダイポールのバラン１１２は、ＰＣＢの垂直部分１８０に沿って垂直に延びる導電性ストリップによって形成される。
【0035】
図１４に図解されているとおり、ＰＣＢの第１の銅層上の導電性ストリップ１８８の反対側の第２の銅層は、導電性ストリップを有していないが、ＰＣＢに取り付けられ、かつ容量性素子１２２のそれぞれの端部の近傍においてめっきバイア・ホール１２８によって導電性ストリップ１８８と電気的に結合される容量性プレート１６０を含む。このため、容量性プレート１６０の部分１２６が下向きに延びて、ＰＣＢの第１の銅層上の導電性ストリップ１５６ａおよび１５６ｂと重複する。
【0036】
１つの実施態様に従った、部分１２６だけでなく容量性プレート１６０も、ＰＣＢの第２の銅層上の導電性部分１２６とＰＣＢの第１の銅層上の導電性ストリップ１５６ａおよび１５６ｂが、中心容量性素子１２２と呼ばれるキャパシタンスＣを伴うキャパシタを形成するように矩形形状を有する。
【0037】
第１の銅層上の導電性ストリップ１５６と第２の銅層上に配置された容量性重複部分１２６によって形成されるキャパシタンスＣは、次のとおりに定義される：
Ｃ＝εｒ×εｏ×Ａ／ｄ ［ファラッド］
εｒは、ＰＣＢ材料の比誘電率であり、
εｏは、真空の誘電率［Ｆ／ｍ］であり、
Ａは、重複導体の重複エリアであり、
ｄは、ＰＣＢの厚さである（導体１６０および１５６の分離）。
Ｃ＝εｒ×εｏ×Ａ／ｄ ［ファラッド］
εｒは、ＰＣＢ材料の比誘電率であり、
εｏは、真空の誘電率［Ｆ／ｍ］であり、
Ａは、重複導体の重複エリアであり、
ｄは、ＰＣＢの厚さである（導体１６０および１５６の分離）。
【0038】
１つの実施態様によれば、上述の導電性構造が、Ｒｏｇｅｒｓ（ロジャーズ）ＲＯ４５３４等の絶縁ＰＣＢ基板の第１および第２の銅層上に実装される。本発明の１つの実施態様によれば、ダイポール１０ａが、導電性プレート１６０の５ｍｍの幅１４０、４．３ｍｍの導電性ストリップ１８８の高さ、０．５ｍｍのＰＣＢ絶縁材料の厚さ、２．６ｍｍの重複プレート１２６の高さ１４６、その中心軸から端部までが９５．９ｍｍダイポール・アームの長さ、１１ｍｍのダイポール・アームの狭い部分１８６の幅、５４．５ｍｍの容量性素子１２２の長さ、およびアームから反射器までの８１．６ｍｍのダイポール素子の高さ１５４を含めて多様な寸法を有する。
【0039】
さらにまた、図１６に本発明の別の実施態様を図解するが、それにおいては、重複エリアを超えて延びる容量性素子１２２の長さＬが、任意の装置のための最適リターン・ロス特性の決定に応じて、たとえば図１５の１．３ｍｍから図１６の１１ｍｍまで変化する。
【0040】
図１７Ａは、２つのダイポール１０ａおよび１０ｂによって形成される交差形状のダイポールＰＣＢ １０を図解しており、それぞれのダイポールの詳細は、図１３～１６を参照してより詳細に説明済みである。図１７Ａは、各ダイポール１０ａおよび１０ｂの第１の銅層が見えるダイポール１０の図を表している。
【0041】
【0042】
【0043】
図１７Ｄは、２つの交差形状のダイポールの交差接続を図解しており、ダイポール１０ａおよび１０ｂの交差部によって形成される中心容量性素子１２２の４つのコーナ１９０のそれぞれが、角１９２に沿ってはんだ付けされる。このため、組み立て後のダイポールは、４つの中心コーナに４つのはんだの適用がある。
【0044】
本発明に係るダイポール・アームの性能は、上記の例で述べられている容量性結合の効果を含めて、容量性結合の適用の前後のダイポールのリターン・ロスにおける変化を図解することによって認識することが可能である。図１８Ａに見られるとおり、リターン・ロスのプロットは、次のとおりに定義される：
リターン・ロス＝ｖ（反射）ｖ／（入射）
ｖ（反射）は、反射された電圧波であり、
ｖ（入射）は、入射電圧波である。
リターン・ロス＝ｖ（反射）ｖ／（入射）
ｖ（反射）は、反射された電圧波であり、
ｖ（入射）は、入射電圧波である。
【0045】
リターン・ロス（ｄＢ）＝２０×ｌｏｇ１０（ｖ（反射）／ｖ（入射））
が、０．５～１．１ＧＨｚ（低帯域）にわたって与えられ、中心容量性素子１２２を伴わないときに許容可能なリターン・ロス特性を伴う周波数範囲の狭い帯域幅が存在することが示される一方、図１８Ｂは、中心キャパシタンス１２２が与えられるときに達成されるように、許容可能なリターン・ロス特性を伴う周波数範囲の幅広帯域幅を示す。
が、０．５～１．１ＧＨｚ（低帯域）にわたって与えられ、中心容量性素子１２２を伴わないときに許容可能なリターン・ロス特性を伴う周波数範囲の狭い帯域幅が存在することが示される一方、図１８Ｂは、中心キャパシタンス１２２が与えられるときに達成されるように、許容可能なリターン・ロス特性を伴う周波数範囲の幅広帯域幅を示す。
【0046】
図１９および図２０は、多帯域アンテナ・アレイを示しており、図１９は、上から見た低帯域素子の小さい断面積を強調した平面図であり、図２０は、図４からのより小さい中帯域ダイポール素子の上を覆うように垂直に位置決めされた中心容量性結合素子１２２を伴うダイポールを示した等角図である。
【0047】
図１３に示されるように、本発明に係るダイポール１０およびそれの中心容量性結合素子１２２の効果を明らかに示すために、ダイポール１０の下方かつ反射器の上方に位置する同じ中帯域ダイポール素子アレイの上に位置決めされたダイポール１０を用いてテストが行われた（たとえば、図４参照）。
【0048】
図２１のグラフは、６ポートにおける（すなわち、中帯域ダイポール素子の６つについての）例示的な１．６ＧＨｚ～２．８ＧＨｚの中帯域の周波数範囲のリターン・ロスを示し、軽微な変動を例外として図５に示されているものと非常に類似するその種の中帯域素子についてのほぼ理想的なリターン・ロスのシナリオを実証している。
【0049】
ここでは、本発明の特定の特徴のみを図解し、説明してきたが、この分野の当業者には、これにより多くの修正、置き換え、変更、または均等が思い浮かぶであろう。したがって、本件出願が、本発明の真の精神に含まれるすべてのその種の修正および変更を保護することを意図しているものと理解する。
【符号の説明】
【0050】
１０ 低帯域ダイポール、ダイポール、ダイポールＰＣＢ
１０ａ ダイポール、ＰＣＢダイポール
１０ｂ ダイポール
１１２ バラン、バラン給電
１２２ 中心容量性結合素子、容量性素子、中心容量性素子、中心キャパシタンス
１２６ 部分、導電性部分、重複プレート
１２８ めっきバイア・ホール
１４０ 幅
１４６ 高さ
１５４ 高さ
１５６ 導電性ストリップ
１５６ａ 第１のブランチ
１５６ｂ 第２のブランチ
１６０ 容量性プレート、導電性プレート
１８０ 垂直部分
１８２ 水平部分
１８４ 垂直中心軸
１８６ 狭い部分
１８８ 幅広部分、導電性ストリップ
１９０ コーナ
１９２ 角
７４０ ダイポールアンテナ
７６０ ダイポール、低帯域ダイポール
８１０ 非励振素子
８２０ 基材
８３０ 垂直に延びるタブ
８４０ スリット
８５０ ダイポール・アーム
８６０ 中帯域素子
１５６ａおよび１５６ｂ ストリップ、導電性ストリップ
１６０および１５６ 分離導体
１８６ａおよび１８６ｂ 幅狭部分
Ｃ キャパシタンス
ｄ 距離
Ｌ 長さ
１０ａ ダイポール、ＰＣＢダイポール
１０ｂ ダイポール
１１２ バラン、バラン給電
１２２ 中心容量性結合素子、容量性素子、中心容量性素子、中心キャパシタンス
１２６ 部分、導電性部分、重複プレート
１２８ めっきバイア・ホール
１４０ 幅
１４６ 高さ
１５４ 高さ
１５６ 導電性ストリップ
１５６ａ 第１のブランチ
１５６ｂ 第２のブランチ
１６０ 容量性プレート、導電性プレート
１８０ 垂直部分
１８２ 水平部分
１８４ 垂直中心軸
１８６ 狭い部分
１８８ 幅広部分、導電性ストリップ
１９０ コーナ
１９２ 角
７４０ ダイポールアンテナ
７６０ ダイポール、低帯域ダイポール
８１０ 非励振素子
８２０ 基材
８３０ 垂直に延びるタブ
８４０ スリット
８５０ ダイポール・アーム
８６０ 中帯域素子
１５６ａおよび１５６ｂ ストリップ、導電性ストリップ
１６０および１５６ 分離導体
１８６ａおよび１８６ｂ 幅狭部分
Ｃ キャパシタンス
ｄ 距離
Ｌ 長さ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17A】
【図17B】
【図17C】
【図17D】
【図18A】
【図18B】
【図19】
【図20】
【図21】
【外国語明細書】