知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024128422
(43)【公開日】2024-09-24
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 23/29 20060101AFI20240913BHJP
H01L 25/07 20060101ALI20240913BHJP
【ＦＩ】
H01L23/30 B
H01L25/08 Y
【審査請求】未請求
【請求項の数】18
【出願形態】ＯＬ
(21)【出願番号】P 2023037392
(22)【出願日】2023-03-10
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100135389
【弁理士】
【氏名又は名称】臼井 尚
(74)【代理人】
【識別番号】100200609
【弁理士】
【氏名又は名称】齊藤 智和
(72)【発明者】
【氏名】佐野 直幸
【テーマコード（参考）】
4M109
【Ｆターム（参考）】
4M109AA02
4M109BA03
4M109CA22
4M109DB15
4M109EA02
4M109EB12
(57)【要約】
【課題】 複数の半導体素子などが積層された場合であっても、装置の過度な寸法拡大を抑制することが可能な半導体装置を提供する。
【解決手段】 半導体装置Ａ１０は、第１配線層２２と、第１配線層２２に導電接合された半導体素子３１と、半導体素子３１を覆う第１封止樹脂４１と、半導体素子３１を基準として第１配線層２２とは反対側に位置する第２配線層２３と、第２配線層２３に導電接合された電子素子３２と、電子素子３２を覆う第２封止樹脂４２とを備える。第１方向ｚに視て、電子素子３２は、半導体素子３１に重なっている。第１封止樹脂４１は、第１方向ｚにおいて第２封止樹脂４２に対向する側を向く第１面４１１を有する。第２封止樹脂４２は、第１面４１１に接する第２面４２１と、第１方向ｚにおいて第２面４２１とは反対側を向く頂面４２２とを有する。第１面４１１および第２面４２１の各々の表面粗さは、頂面４２２の表面粗さよりも大きい。
【選択図】 図５
【解決手段】 半導体装置Ａ１０は、第１配線層２２と、第１配線層２２に導電接合された半導体素子３１と、半導体素子３１を覆う第１封止樹脂４１と、半導体素子３１を基準として第１配線層２２とは反対側に位置する第２配線層２３と、第２配線層２３に導電接合された電子素子３２と、電子素子３２を覆う第２封止樹脂４２とを備える。第１方向ｚに視て、電子素子３２は、半導体素子３１に重なっている。第１封止樹脂４１は、第１方向ｚにおいて第２封止樹脂４２に対向する側を向く第１面４１１を有する。第２封止樹脂４２は、第１面４１１に接する第２面４２１と、第１方向ｚにおいて第２面４２１とは反対側を向く頂面４２２とを有する。第１面４１１および第２面４２１の各々の表面粗さは、頂面４２２の表面粗さよりも大きい。
【選択図】 図５
【特許請求の範囲】
【請求項1】
第１配線層と、
前記第１配線層に導電接合された半導体素子と、
前記半導体素子を覆う第１封止樹脂と、
第１方向において前記半導体素子を基準として前記第１配線層とは反対側に位置する第２配線層と、
前記第１方向に視て前記半導体素子に重なるとともに、前記第２配線層に導電接合された電子素子と、
前記電子素子を覆う第２封止樹脂と、を備え、
前記第１封止樹脂は、前記第１方向において前記第２封止樹脂に対向する側を向く第１面を有し、
前記第２封止樹脂は、前記第１面に接する第２面と、前記第１方向において前記第２面とは反対側を向く頂面と、を有し、
前記第１面および前記第２面の各々の表面粗さは、前記頂面の表面粗さよりも大きい、半導体装置。
前記第１配線層に導電接合された半導体素子と、
前記半導体素子を覆う第１封止樹脂と、
第１方向において前記半導体素子を基準として前記第１配線層とは反対側に位置する第２配線層と、
前記第１方向に視て前記半導体素子に重なるとともに、前記第２配線層に導電接合された電子素子と、
前記電子素子を覆う第２封止樹脂と、を備え、
前記第１封止樹脂は、前記第１方向において前記第２封止樹脂に対向する側を向く第１面を有し、
前記第２封止樹脂は、前記第１面に接する第２面と、前記第１方向において前記第２面とは反対側を向く頂面と、を有し、
前記第１面および前記第２面の各々の表面粗さは、前記頂面の表面粗さよりも大きい、半導体装置。
【請求項2】
前記第１配線層は、前記第１封止樹脂に収容されており、
前記第２配線層は、前記第２封止樹脂に収容されており、かつ前記第１面に接している、請求項１に記載の半導体装置。
前記第２配線層は、前記第２封止樹脂に収容されており、かつ前記第１面に接している、請求項１に記載の半導体装置。
【請求項3】
前記半導体素子は、前記第１配線層に対向する電極と、前記第１方向において前記第１面と同じ側を向く上面と、を有し、
前記電極は、前記第１配線層に導電接合されており、
前記上面は、前記第１面から露出している、請求項２に記載の半導体装置。
前記電極は、前記第１配線層に導電接合されており、
前記上面は、前記第１面から露出している、請求項２に記載の半導体装置。
【請求項4】
前記第１封止樹脂には、フィラーが含有されており、
前記第１面において前記フィラーの割裂面が現れている、請求項３に記載の半導体装置。
前記第１面において前記フィラーの割裂面が現れている、請求項３に記載の半導体装置。
【請求項5】
前記第１方向に視て、前記第２配線層は、前記上面に重なっている、請求項３に記載の半導体装置。
【請求項6】
前記第２面は、前記上面に接している、請求項５に記載の半導体装置。
【請求項7】
前記第２配線層は、前記上面に接している、請求項６に記載の半導体装置。
【請求項8】
前記第２配線層は、前記上面に導通している、請求項７に記載の半導体装置。
【請求項9】
前記上面を覆う絶縁膜をさらに備え、
前記第２面は、前記絶縁膜に接しており、
前記絶縁膜は、前記上面と前記第２配線層との間に位置する部分を含む、請求項５に記載の半導体装置。
前記第２面は、前記絶縁膜に接しており、
前記絶縁膜は、前記上面と前記第２配線層との間に位置する部分を含む、請求項５に記載の半導体装置。
【請求項10】
前記第１封止樹脂を基準として前記第２封止樹脂とは反対側に位置する絶縁層をさらに備え、
前記第１配線層および前記第１封止樹脂の各々は、前記絶縁層に接している、請求項３ないし９のいずれかに記載の半導体装置。
前記第１配線層および前記第１封止樹脂の各々は、前記絶縁層に接している、請求項３ないし９のいずれかに記載の半導体装置。
【請求項11】
前記第１配線層および前記第２配線層の少なくともいずれかに導通する端子をさらに備え、
前記端子は、前記絶縁層に収容されており、
前記絶縁層は、前記第１方向において前記第１面とは反対側を向く底面を有し、
前記端子は、前記底面から露出している、請求項１０に記載の半導体装置。
前記端子は、前記絶縁層に収容されており、
前記絶縁層は、前記第１方向において前記第１面とは反対側を向く底面を有し、
前記端子は、前記底面から露出している、請求項１０に記載の半導体装置。
【請求項12】
前記底面の表面粗さは、前記頂面の表面粗さよりも大きい、請求項１１に記載の半導体装置。
【請求項13】
前記絶縁層は、前記第１方向において前記底面とは反対側を向く搭載面を有し、
前記端子は、前記第１方向において前記搭載面と同じ側を向く接続面を有し、
前記接続面は、前記第１配線層に接しており、
前記第１方向において、前記接続面は、前記底面と前記搭載面との間に位置する、請求項１２に記載の半導体装置。
前記端子は、前記第１方向において前記搭載面と同じ側を向く接続面を有し、
前記接続面は、前記第１配線層に接しており、
前記第１方向において、前記接続面は、前記底面と前記搭載面との間に位置する、請求項１２に記載の半導体装置。
【請求項14】
前記端子と前記第２配線層とを導通するピラーをさらに備え、
前記ピラーは、前記第１封止樹脂に収容されている、請求項１２に記載の半導体装置。
前記ピラーは、前記第１封止樹脂に収容されている、請求項１２に記載の半導体装置。
【請求項15】
前記絶縁層は、前記第１方向に対して直交する方向を向く第１側面を有し、
前記端子は、前記第１側面から露出している、請求項１４に記載の半導体装置。
前記端子は、前記第１側面から露出している、請求項１４に記載の半導体装置。
【請求項16】
前記底面および前記第１側面の各々から露出する前記端子の部分を覆う保護層をさらに備え、
前記保護層は、金を含有する導電体である、請求項１５に記載の半導体装置。
前記保護層は、金を含有する導電体である、請求項１５に記載の半導体装置。
【請求項17】
前記第１封止樹脂は、前記第１方向に対して直交する方向を向く第２側面を有し、
前記第２側面の表面粗さは、前記第１面の表面粗さよりも小さく、かつ前記頂面の表面粗さよりも大きい、請求項１６に記載の半導体装置。
前記第２側面の表面粗さは、前記第１面の表面粗さよりも小さく、かつ前記頂面の表面粗さよりも大きい、請求項１６に記載の半導体装置。
【請求項18】
前記第２封止樹脂は、前記第２面および前記頂面につながる第３側面を有し、
前記第１方向に視て、前記第３側面は、前記第２側面よりも外方に位置する部分を含む、請求項１７に記載の半導体装置。
前記第１方向に視て、前記第３側面は、前記第２側面よりも外方に位置する部分を含む、請求項１７に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体装置に関する。
【背景技術】
【0002】
特許文献１には、半導体素子と受動素子を備える半導体装置の一例が開示されている。受動素子は、インダクタである。受動素子は、半導体素子の上に積層されている。これにより、装置の小型化が図られている。
【0003】
一方で、従来から半導体装置のさらなる小型化が要請されている。さらに、特許文献１に開示されている半導体装置においては、受動素子が外部に露出している。このため、受動素子を半導体素子に替えると、装置の絶縁耐圧の低下を抑制するなどの理由から、当該半導体素子を封止樹脂で覆うことが望ましい。当該半導体素子を封止樹脂で覆うと、逆に装置の寸法拡大を招くこととなる。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】国際公開第２０１６／２０３８０４号
【発明の概要】
【発明が解決しようとする課題】
【0005】
本開示は先述の事情に鑑み、複数の半導体素子などが積層された場合であっても、装置の過度な寸法拡大を抑制することが可能な半導体装置を提供することをその課題とする。
【課題を解決するための手段】
【0006】
本開示によって提供される半導体装置は、第１配線層と、前記第１配線層に導電接合された半導体素子と、前記半導体素子を覆う第１封止樹脂と、第１方向において前記半導体素子を基準として前記第１配線層とは反対側に位置する第２配線層と、前記第２配線層に導電接合された電子素子と、前記電子素子を覆う第２封止樹脂とを備える。前記第１方向に視て、前記電子素子は、前記半導体素子に重なっている。前記第１封止樹脂は、前記第１方向において前記第２封止樹脂に対向する側を向く第１面を有する。前記第２封止樹脂は、前記第１面に接する第２面と、前記第１方向において前記第２面とは反対側を向く頂面とを有する。前記第１面および前記第２面の各々の表面粗さは、前記頂面の表面粗さよりも大きい。
【発明の効果】
【0007】
本開示にかかる半導体装置が具備する構成によれば、複数の半導体素子などが積層された場合であっても、当該半導体装置の過度な寸法拡大を抑制することが可能となる。
【0008】
本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【0009】
【発明を実施するための形態】
【0010】
本開示を実施するための形態について、添付図面に基づいて説明する。
【0011】
〔第１実施形態〕
図１～図７に基づき、本開示の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、絶縁層１０、複数の端子２１、複数の第１配線層２２、複数の第２配線層２３、複数のピラー２４、複数の内部ピラー２５、導電接合層２９、２つの半導体素子３１、電子素子３２、第１封止樹脂４１、第２封止樹脂４２、および複数の保護層６０を備える。半導体装置Ａ１０は、配線基板に表面実装される樹脂パッケージ形式によるものである。当該樹脂パッケージ形式は、ＱＦＮ（quad flat non-leaded package）である。ここで、図２は、理解の便宜上、電子素子３２および第２封止樹脂４２を透過している。図２では、透過した電子素子３２および第２封止樹脂４２の各々を想像線（二点鎖線）で示している。図３は、理解の便宜上、電子素子３２および第１封止樹脂４１の図示を省略し、かつ２つの半導体素子３１、および第２封止樹脂４２を透過している。図３では、透過した２つの半導体素子３１、および第２封止樹脂４２の各々を想像線で示している。
図１～図７に基づき、本開示の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、絶縁層１０、複数の端子２１、複数の第１配線層２２、複数の第２配線層２３、複数のピラー２４、複数の内部ピラー２５、導電接合層２９、２つの半導体素子３１、電子素子３２、第１封止樹脂４１、第２封止樹脂４２、および複数の保護層６０を備える。半導体装置Ａ１０は、配線基板に表面実装される樹脂パッケージ形式によるものである。当該樹脂パッケージ形式は、ＱＦＮ（quad flat non-leaded package）である。ここで、図２は、理解の便宜上、電子素子３２および第２封止樹脂４２を透過している。図２では、透過した電子素子３２および第２封止樹脂４２の各々を想像線（二点鎖線）で示している。図３は、理解の便宜上、電子素子３２および第１封止樹脂４１の図示を省略し、かつ２つの半導体素子３１、および第２封止樹脂４２を透過している。図３では、透過した２つの半導体素子３１、および第２封止樹脂４２の各々を想像線で示している。
【0012】
半導体装置Ａ１０の説明においては、便宜上、後述する絶縁層１０の搭載面１１の法線方向を「第１方向ｚ」と呼ぶ。第１方向ｚに対して直交する方向を「第２方向ｘ」と呼ぶ。第１方向ｚおよび第２方向ｘに対して直交する方向を「第３方向ｙ」と呼ぶ。図１に示すように、半導体装置Ａ１０は、第１方向ｚに視て矩形状である。
【0013】
絶縁層１０は、図５～図７に示すように、複数の第１配線層２２、および第１封止樹脂４１を搭載している。絶縁層１０は、電気絶縁性を有する。絶縁層１０の材料の一例として、黒色のエポキシ樹脂が挙げられる。絶縁層１０は、搭載面１１、底面１２、および複数の第１側面１３を有する。搭載面１１および底面１２は、第１方向ｚにおいて互いに反対側を向く。搭載面１１は、第１方向ｚにおいて後述する第１封止樹脂４１の第１面４１１と同じ側を向く。搭載面１１は、複数の第１配線層２２、および第１封止樹脂４１に対向している。底面１２は、外部に露出している。半導体装置Ａ１０を配線基板に実装した際、底面１２が当該配線基板に対向する。複数の第１側面１３の各々は、第１方向ｚに対して直交する方向を向く。複数の第１側面１３の各々は、搭載面１１および底面１２につながっている。複数の第１側面１３は、第２方向ｘを向く２つの第１側面１３と、第３方向ｙを向く２つの第１側面１３とを含む。
【0014】
第１封止樹脂４１は、図５および図７に示すように、２つの半導体素子３１を覆っている。第１封止樹脂４１は、電気絶縁性を有する。第１封止樹脂４１の材料の一例として、黒色のエポキシ樹脂が挙げられる。第１封止樹脂４１は、絶縁層１０の搭載面１１に接している。図２、図５および図６に示すように、第１封止樹脂４１は、第１面４１１、および複数の第２側面４１２を有する。
【0015】
図５および図６に示すように、第１面４１１は、第１方向ｚにおいて第２封止樹脂４２に対向する側を向く。複数の第２側面４１２の各々は、第１方向ｚに対して直交する方向を向く。複数の第２側面４１２の各々は、第１面４１１につながっている。複数の第２側面４１２は、第２方向ｘを向く２つの第２側面４１２と、第３方向ｙを向く２つの第２側面４１２とを含む。
【0016】
複数の端子２１の各々は、図５～図７に示すように、絶縁層１０に収容されている。複数の端子２１は、複数の第１配線層２２、複数の第２配線層２３、複数のピラー２４、および複数の内部ピラー２５とともに、２つの半導体素子３１、および電子素子３２と、半導体装置Ａ１０が実装される配線基板との導電経路を構成している。複数の端子２１の各々は、複数の第１配線層２２、および複数の第２配線層２３の少なくともいずれかに導通している。複数の端子２１は、銅（Ｃｕ）を含有する。
【0017】
図４～図７に示すように、複数の端子２１の各々は、実装面２１１および側面２１２を有する。実装面２１１は、第１方向ｚにおいて絶縁層１０の底面１２と同じ側を向く。実装面２１１は、底面１２から露出している。側面２１２は、第１方向ｚに対して直交する方向を向く。側面２１２は、絶縁層１０の複数の第１側面１３のいずれかから露出している。
【0018】
図１０に示すように、複数の端子２１の各々は、接続面２１３を有する。接続面２１３は、第１方向ｚにおいて絶縁層１０の搭載面１１と同じ側を向く。接続面２１３は、複数の第１配線層２２のいずれかに接している。第１方向ｚにおいて、接続面２１３は、絶縁層１０の底面１２と搭載面１１との間に位置する。
【0019】
【0020】
図５～図７に示すように、複数の第１配線層２２は、第１封止樹脂４１に収容されている。図１１に示すように、複数の第１配線層２２の少なくともいずれかは、第１方向ｚに対して直交する方向を向く第１端面２２１を有する。第１端面２２１は、第１封止樹脂４１から露出している。
【0021】
２つの半導体素子３１の各々は、図５および図７に示すように、複数の第１配線層２２の少なくともいずれかに導電接合されている。２つの半導体素子３１は、第２方向ｘにおいて互いに離れている。２つの半導体素子３１は、たとえばＬＳＩ（Large Scale Integration）である。
【0022】
図５および図７に示すように、２つの半導体素子３１の各々は、複数の電極３１１を有する。複数の電極３１１の各々は、複数の第１配線層２２のいずれかに対向している。複数の電極３１１の各々は、導電接合層２９を介して複数の第１配線層２２のいずれかに導電接合されている。導電接合層２９は、ニッケル（Ｎｉ）、錫（Ｓｎ）および銀（Ａｇ）を含有する。この他、導電接合層２９は、ニッケル、錫およびアンチモン（Ｓｂ）を含有する場合でもよい。
【0023】
【0024】
【0025】
図５～図７に示すように、複数の第２配線層２３は、第２封止樹脂４２に収容されている。複数の第２配線層２３の各々は、第１封止樹脂４１の第１面４１１に接している。図１１に示すように、複数の第２配線層２３の少なくともいずれかは、第１方向ｚに対して直交する方向を向く第２端面２３１を有する。第２端面２３１は、第２封止樹脂４２から露出している。
【0026】
図２に示すように、第１方向ｚに視て、複数の第２配線層２３のいずれかは、２つの半導体素子３１の少なくともいずれかの上面３１Ａに重なっている。半導体装置Ａ１０においては、第１方向ｚに視て上面３１Ａに重なる第２配線層２３は、上面３１Ａに接するとともに、上面３１Ａに導通している。
【0027】
電子素子３２は、図５～図７に示すように、複数の第２配線層２３に導電接合されている。図２に示すように、第１方向ｚに視て、電子素子３２は、２つの半導体素子３１の各々に重なっている。電子素子３２は、たとえばＬＳＩである。この他、電子素子３２は、各種半導体素子でもよい。さらに電子素子３２は、インダクタなどの受動素子でもよい。
【0028】
図５～図７に示すように、電子素子３２は、複数の電極３２１を有する。複数の電極３２１の各々は、複数の第２配線層２３のいずれかに対向している。複数の電極３２１の各々は、導電接合層２９を介して複数の第２配線層２３のいずれかに導電接合されている。半導体装置Ａ１０においては、電子素子３２は、２つの半導体素子３１の各々の上面３１Ａに導通している。
【0029】
複数のピラー２４は、図５～図７に示すように、第１方向ｚにおいて複数の第１配線層２２と複数の第２配線層２３との間に位置する。複数のピラー２４の各々は、複数の第１配線層２２のいずれかと、複数の第２配線層２３のいずれかとに接している。これにより、複数のピラー２４の各々は、複数の端子２１のいずれかと、複数の第２配線層２３のいずれかとを導通する。複数のピラー２４は、銅を含有する。
【0030】
図５～図７に示すように、複数のピラー２４は、第１封止樹脂４１に収容されている。複数のピラー２４の各々は、第１方向ｚに対して直交する方向を向く第１周面２４１を有する。第１周面２４１は、第１封止樹脂４１から露出している。
【0031】
複数の内部ピラー２５は、図２に示すように、第１方向ｚに視て第１封止樹脂４１の複数の第２側面４１２よりも第２封止樹脂４２の内方に位置する。複数の内部ピラー２５の各々は、第１方向ｚにおいて複数の第１配線層２２のいずれかと、複数の第２配線層２３のいずれかとの間に位置するとともに、これらに接している。これにより、複数の内部ピラー２５の各々は、複数の第１配線層２２のいずれかと、複数の第２配線層２３のいずれかとを導通する。複数の内部ピラー２５の各々は、複数の端子２１には導通していない。図７に示すように、複数の内部ピラー２５の各々は、第１方向ｚに対して直交する方向を向く第２周面２５１を有する。第２周面２５１は、第１封止樹脂４１に覆われている。複数の内部ピラー２５は、銅を含有する。
【0032】
第２封止樹脂４２は、図５～図７に示すように、電子素子３２を覆っている。第２封止樹脂４２は、電気絶縁性を有する。第２封止樹脂４２の材料の一例として、黒色のエポキシ樹脂が挙げられる。図５～図７に示すように、第２封止樹脂４２は、第２面４２１、頂面４２２、および複数の第３側面４２３を有する。
【0033】
図５～図７に示すように、第２面４２１は、第１方向ｚにおいて第１封止樹脂４１の第１面４１１に対向する側を向き、かつ第１面４１１に接している。頂面４２２は、第１方向ｚにおいて第２面４２１とは反対側を向く。複数の第３側面４２３の各々は、第２面４２１および頂面４２２につながっている。複数の第３側面４２３の各々は、第１領域４２３Ａおよび第２領域４２３Ｂを含む。第１領域４２３Ａは、頂面４２２につながっている。第２領域４２３Ｂは、第２面４２１および第１領域４２３Ａにつながっている。第１方向ｚに視て、第２領域４２３Ｂは、頂面４２２に重なっている。図２に示すように、第１方向ｚに視て、複数の第３側面４２３の各々は、第１封止樹脂４１の複数の第２側面４１２の各々よりも外方に位置する部分を含む。
【0034】
図８に示すように、第１封止樹脂４１の第１面４１１と、第２封止樹脂４２の第２面４２１との各々の表面粗さは、第２封止樹脂４２の頂面４２２の表面粗さよりも大きい。第１封止樹脂４１の複数の第２側面４１２の各々の表面粗さは、第１面４１１の表面粗さよりも小さく、かつ頂面４２２の表面粗さよりも大きい。図８および図１０に示すように、絶縁層１０の搭載面１１および底面１２の各々の表面粗さは、頂面４２２の表面粗さよりも大きい。
【0035】
第１封止樹脂４１には、フィラーが含有されている。フィラーは、たとえば二酸化ケイ素（ＳｉＯ2）を含む。図９に示すように、第１封止樹脂４１の第１面４１１においてフィラーの割裂面４１１Ａが現れている。
【0036】
複数の保護層６０は、図２～図４に示すように、外部に露出している。図４～図７に示すように、複数の保護層６０の各々は、複数の端子２１の各々の実装面２１１および側面２１２を個別に覆っている。図１１に示すように、複数の保護層６０のいずれかは、複数の第１配線層２２のいずれかの第１端面２２１と、複数の第２配線層２３のいずれかの第２端面２３１と、複数のピラー２４のいずれかの第１周面２４１とを覆っている。
【0037】
複数の保護層６０は、導電体である。複数の保護層６０がハンダを介して配線基板に導電接合されることによって、半導体装置Ａ１０が配線基板に実装される。複数の保護層６０の各々は、複数の金属層を含む。当該複数の金属層は、複数の端子２１のいずれかに近い方から、ニッケル層および金（Ａｕ）層の順に積層されたものである。この他、当該複数の金属層は、複数の端子２１のいずれかに近い方から、ニッケル層、パラジウム（Ｐｄ）層および金層の順に積層されたものでもよい。したがって、複数の保護層６０の各々は、金を含む。
【0038】
【0039】
最初に、図１２に示すように、支持部材８１の第１方向ｚの一方側を覆う中間層８２を形成する。支持部材８１は、たとえばシリコンウエハである。中間層８２は、支持部材８１に接し、かつチタンからなる金属薄膜と、当該金属薄膜に積層され、かつ銅からなる金属薄膜とからなる。中間層８２は、スパッタリングによりこれらの金属薄膜をそれぞれ成膜することによって形成される。
【0040】
次いで、図１３に示すように、中間層８２から第１方向ｚに突出する複数の導電層８３を形成する。複数の導電層８３の各々の一部が、半導体装置Ａ１０が具備する複数の端子２１となる。複数の導電層８３の形成にあたっては、まず、中間層８２に対してリソグラフィパターニングを施す。次いで、中間層８２を導電経路とした電解めっきにより、複数の導電層８３を析出させる。最後に、リソグラフィパターニングにかかるマスク層を除去する。以上により、複数の導電層８３の形成がなされる。
【0041】
次いで、図１４に示すように、複数の導電層８３を覆う第１樹脂層８４を形成する。第１樹脂層８４の一部が、半導体装置Ａ１０が具備する絶縁層１０となる。第１樹脂層８４は、黒色のエポキシ樹脂を含む材料からなる。第１樹脂層８４は、コンプレッション成形により形成される。この際、第１樹脂層８４は、中間層８２に接し、かつ複数の導電層８３の全体を覆うように形成される。
【0042】
次いで、図１５に示すように、複数の導電層８３の各々の一部と、第１樹脂層８４の一部とを研削により除去する。これらの除去対象となる部分は、第１方向ｚにおいて中間層８２に対向する側とは反対側に位置する部分である。これにより、第１方向ｚを向く第１樹脂層８４の表面から複数の導電層８３の各々が露出する。
【0043】
次いで、図１６に示すように、第１方向ｚに視て第１樹脂層８４を囲み、かつ第１方向ｚに凹む周溝８１１を支持部材８１に形成する。
【0044】
次いで、図１７に示すように、複数の導電層８３、および第１樹脂層８４に接する複数の第１配線層２２を形成する。あわせて、複数の第１配線層２２のいずれかに積層された導電接合層２９、複数のピラー２４、および複数の内部ピラー２５を形成する。複数の第１配線層２２の形成にあたっては、まず、ウェットエッチングにより、第１樹脂層８４から外部に露出する複数の導電層８３の各々の表面を平滑にする。次いで、複数の導電層８３、および第１樹脂層８４を覆うシード層（図示略）を形成する。シード層は、中間層８２と同一の金属薄膜からなる。シード層は、スパッタリングにより形成される。次いで、シード層に対してリソグラフィパターニングを施す。次いで、シード層を導電経路とした電解めっきにより、複数の第１配線層２２を析出させる。最後に、リソグラフィパターニングにかかるマスク層を除去する。以上により、複数の第１配線層２２の形成がなされる。
【0045】
導電接合層２９、複数のピラー２４、および複数の内部ピラー２５の形成にあたっては、先述のシード層、および複数の第１配線層２２に対してリソグラフィパターニングを施す。次いで、シード層、および複数の第１配線層２２を導電経路とした電解めっきにより、導電接合層２９、複数のピラー２４、および複数の内部ピラー２５をそれぞれ析出させる。次いで、リソグラフィパターニングにかかるマスク層を除去する。最後に、硫酸（Ｈ2ＳＯ4）および過酸化水素（Ｈ2Ｏ2）の混合溶液を用いたウェットエッチングにより、シード層のうち複数の第１配線層２２から外部に露出した部分を除去する。以上により、導電接合層２９、複数のピラー２４、および複数の内部ピラー２５の形成がなされる。
【0046】
次いで、図１８に示すように、複数の第１配線層２２に２つの半導体素子３１の各々の複数の電極３１１を導電接合する。導電接合は、フリップチップボンディングにより行われる。２つの半導体素子３１の各々の導電接合は、複数の電極３１１の各々を導電接合層２９に仮付けした後、リフローにより導電接合層２９を溶融・固化することにより行われる。
【0047】
次いで、図１９に示すように、複数の第１配線層２２、２つの半導体素子３１、複数のピラー２４、および複数の内部ピラー２５を覆う第２樹脂層８５を形成する。第２樹脂層８５の一部が、半導体装置Ａ１０が具備する第１封止樹脂４１となる。第１封止樹脂４１は、黒色のエポキシ樹脂を含む材料からなる。第２樹脂層８５は、コンプレッション成形により形成される。この際、複数のピラー２４の各々の全体と、複数の内部ピラー２５の各々の全体とが第２樹脂層８５に覆われるようにする。第２樹脂層８５の形成にかかる金型は、周溝８１１を規定する支持部材８１の表面に接触する。
【0048】
次いで、図２０に示すように、複数のピラー２４の各々の一部と、複数の内部ピラー２５の各々の一部と、第２樹脂層８５の一部とを研削により除去する。これらの除去対象となる部分は、第１方向ｚにおいて中間層８２に対向する側とは反対側に位置する部分である。これにより、第１方向ｚを向く第２樹脂層８５の表面から、複数のピラー２４の各々と、複数の内部ピラー２５の各々とが露出する。本工程においては、２つの半導体素子３１の各々の一部も研削により除去される。これにより、第１方向ｚを向く第２樹脂層８５の表面から、２つの半導体素子３１の各々の上面３１Ａが現れる。
【0049】
次いで、図２１に示すように、複数のピラー２４、複数の内部ピラー２５、および第２樹脂層８５に接する複数の第２配線層２３を形成する。あわせて、複数の第２配線層２３のいずれかに積層された導電接合層２９を形成する。複数の第２配線層２３、および導電接合層２９の形成方法は、図１７に示す複数の第１配線層２２、および導電接合層２９の形成方法と同様である。本構成においては、複数の第２配線層２３のいずれかが、２つの半導体素子３１の少なくともいずれかの上面３１Ａに接するようにする。
【0050】
次いで、図２２に示すように、複数の第２配線層２３に電子素子３２の複数の電極３２１を導電接合する。導電接合は、フリップチップボンディングにより行われる。電子素子３２の導電接合は、複数の電極３２１の各々を導電接合層２９に仮付けした後、リフローにより導電接合層２９を溶融・固化することにより行われる。
【0051】
次いで、図２３に示すように、複数の第２配線層２３、および電子素子３２を覆う第３樹脂層８６を形成する。第３樹脂層８６の一部が、半導体装置Ａ１０が具備する第２封止樹脂４２となる。第２封止樹脂４２は、黒色のエポキシ樹脂を含む材料からなる。第３樹脂層８６は、コンプレッション成形により形成される。第３樹脂層８６の形成にかかる金型は、周溝８１１を規定する支持部材８１の表面に接触する。
【0052】
次いで、図２４に示すように、支持部材８１および中間層８２を研削により除去する。この際、複数の導電層８３の各々の一部と、第１樹脂層８４の一部とが、研削により除去される。本工程を経ることにより、複数の導電層８３が、半導体装置Ａ１０が具備する複数の端子２１となる。
【0053】
次いで、図２５に示すように、第３樹脂層８６の表面にテープ８８を貼り付ける。テープ８８は、ダイシングテープである。次いで、幅ｂ１を有する第１ブレード８９１を用いて、第１樹脂層８４、第２樹脂層８５および第３樹脂層８６の各々の一部を除去することにより、第１方向ｚに凹む複数の溝８７を形成する。複数の溝８７は、第２方向ｘおよび第３方向ｙの各々に沿った格子状となるように形成される。本工程を経ることにより、第１樹脂層８４が、半導体装置Ａ１０が具備する絶縁層１０となる。あわせて、第２樹脂層８５が、半導体装置Ａ１０が具備する第１封止樹脂４１となる。第１方向ｚを向き、かつ外部に露出する絶縁層１０の表面は、絶縁層１０の底面１２に相当する。
【0054】
次いで、図２６に示すように、絶縁層１０から外部に露出する複数の端子２１の各々の表面を個別に覆う複数の保護層６０を形成する。複数の保護層６０の形成にあたっては、まず、ウェットエッチングにより、絶縁層１０から外部に露出する複数の端子２１の各々の表面を平滑にする。その後、無電解めっきにより複数の保護層６０を形成する。
【0055】
最後に、図２７に示すように、幅ｂ２を有する第２ブレード８９２を用いて第３樹脂層８６を切断する。幅ｂ２は、第１ブレード８９１の幅ｂ１よりも小である。第３樹脂層８６の切断にあたっては、複数の溝８７の各々に第２ブレード８９２を通過させた上で、第２ブレード８９２がテープ８８に接触するまで第２ブレード８９２を第１方向ｚに移動させる。本工程を経ることにより、第３樹脂層８６が、半導体装置Ａ１０が具備する第２封止樹脂４２となる。以上の工程を経ることにより、半導体装置Ａ１０が得られる。
【0056】
次に、半導体装置Ａ１０の作用効果について説明する。
【0057】
半導体装置Ａ１０は、第１配線層２２と、第１配線層２２に導電接合された半導体素子３１と、半導体素子３１を覆う第１封止樹脂４１と、第２配線層２３と、第２配線層２３に導電接合された電子素子３２と、電子素子３２を覆う第２封止樹脂４２とを備える。第１封止樹脂４１は、第１方向ｚにおいて第２封止樹脂４２に対向する第１面４１１を有する。第２封止樹脂４２は、第１面４１１に接する第２面４２１と、第１方向ｚにおいて第２面４２１とは反対側を向く頂面４２２とを有する。第１面４１１および第２面４２１の各々の表面粗さは、頂面４２２の表面粗さよりも大きい。本構成は、半導体装置Ａ１０の製造工程のうち図２０に示す工程によって得られる。すなわち本構成は、第２樹脂層８５の一部を研削により除去することによって、第１封止樹脂４１の第１方向ｚの寸法を極力小さく設定したことの現れである。さらに第２面４２１は、半導体装置Ａ１０の製造工程のうち図２３に示す工程において形成される第３樹脂層８６のうち第２樹脂層８５に対向する表面の形状が第２樹脂層８５の表面に追随するために現れる。これにより、半導体装置Ａ１０の第１方向ｚの寸法の過度な拡大が抑制される。したがって、本構成によれば、半導体装置Ａ１０においては、複数の半導体素子などが積層された場合であっても、半導体装置Ａ１０の過度な寸法拡大を抑制することが可能となる。
【0058】
第１面４１１および第２面４２１の各々の表面粗さが、頂面４２２の表面粗さよりも大きいことによって、第２面４２１には、第１面４１１に対して投錨効果（アンカー効果）が発現する。これにより、第１封止樹脂４１に対する第２封止樹脂４２の密着性の向上を図ることができる。
【0059】
半導体素子３１は、第１方向ｚにおいて第１面４１１と同じ側を向く上面３１Ａを有する。上面３１Ａは、第１面４１１から露出している。本構成をとることにより、第１封止樹脂４１の第１方向ｚの寸法をさらに縮小することができる。
【0060】
第１封止樹脂４１には、フィラーが含有されている。第１面４１１においてフィラーの割裂面４１１Ａが現れている。本構成は、半導体装置Ａ１０の製造工程のうち図２０に示す工程によって得られる。第２樹脂層８５の一部を研削する際、第１封止樹脂４１の第１面４１１に相当する界面においてフィラーの割裂が発生することによって、第１面４１１において割裂面４１１Ａが現れる。
【0061】
半導体装置Ａ１０においては、第２配線層２３は、半導体素子３１の上面３１Ａに接するとともに、上面３１Ａに導通している。本構成をとることにより、第１方向ｚに視て、半導体装置Ａ１０の外方に向けた第２配線層２３の過度な拡がりが抑制される。さらに、半導体素子３１の第１方向ｚの両側からの導通を図ることができる。
【0062】
半導体装置Ａ１０は、第１封止樹脂４１を基準として第２封止樹脂４２とは反対側に位置する絶縁層１０をさらに備える。第１配線層２２および第１封止樹脂４１の各々は、絶縁層１０に接している。本構成をとることにより、第１配線層２２および第１封止樹脂４１を絶縁層１０に支持させることができる。絶縁層１０は、第１方向ｚにおいて第１面４１１とは反対側を向く底面１２を有する。底面１２の表面粗さは、頂面４２２の表面粗さよりも大きい。本構成は、半導体装置Ａ１０の製造工程のうち図２４に示す工程によって得られる。すなわち本構成は、第１樹脂層８４の一部を研削により除去することによって、絶縁層１０の第１方向ｚの寸法を極力小さく設定したことの現れである。これにより、半導体装置Ａ１０の第１方向ｚの寸法の過度な拡大がより効果的に抑制される。
【0063】
半導体装置Ａ１０は、絶縁層１０に収容され、かつ第１配線層２２および第２配線層２３の少なくともいずれかに導通する端子２１をさらに備える。端子２１は、絶縁層１０の底面１２から露出している。この場合において、半導体装置Ａ１０は、底面１２から露出する端子２１の部分を覆う保護層６０をさらに備える。保護層６０は、金を含む導電体である。本構成をとることにより、半導体装置Ａ１０を配線基板に実装する際、保護層６０に対する溶融したハンダの濡れ性が良好なものとなる。これにより、ハンダに対する保護層６０の接合面積の縮小を防止できる。
【0064】
絶縁層１０は、第１方向ｚに対して直交する方向を向く第１側面１３を有する。端子２１は、第１側面１３から露出している。保護層６０は、第１側面１３から露出する端子２１の部分も覆っている。本構成をとることにより、半導体装置Ａ１０を配線基板に実装する際、溶融したハンダが保護層６０を第１方向ｚに這い上がりやすくなる。これにより、ハンダフィレットの形成が促進される。したがって、配線基板に対する半導体装置Ａ１０の接合強度を向上させることができる。さらに半導体装置Ａ１０を配線基板に実装した後、ハンダフィレットが外部に露出するため、配線基板に対する半導体装置Ａ１０の実装状態を外観目視により容易に確認することができる。
【0065】
絶縁層１０は、第１方向ｚにおいて底面１２と反対側を向く搭載面１１を有する。端子２１は、第１方向ｚにおいて搭載面１１と同じ側を向く接続面２１３を有する。接続面２１３は、複数の第１配線層２２のいずれかに接している。第１方向ｚにおいて、接続面２１３は、絶縁層１０の底面１２と搭載面１１との間に位置する。本構成は、半導体装置Ａ１０の製造工程のうち図１７に示す工程によって得られる。複数の導電層８３の表面をウェットエッチングにより平滑にすることによって、接続面２１３が現れる。これにより、第１樹脂層８４から露出する複数の導電層８３の各々に表面に形成柄された金属バリが除去されるため、第１配線層２２の表面がより平滑になる。このことは、第１配線層２２の表面粗さに起因したノイズの発生を抑制する効果がある。
【0066】
〔第２実施形態〕
図２８～図３１に基づき、本開示の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２８は、理解の便宜上、電子素子３２および第２封止樹脂４２を透過している。図２８では、透過した電子素子３２および第２封止樹脂４２の各々を想像線で示している。図２９は、理解の便宜上、電子素子３２および第１封止樹脂４１の図示を省略し、かつ２つの半導体素子３１、および第２封止樹脂４２を透過している。図２９では、透過した２つの半導体素子３１、および第２封止樹脂４２の各々を想像線で示している。
図２８～図３１に基づき、本開示の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２８は、理解の便宜上、電子素子３２および第２封止樹脂４２を透過している。図２８では、透過した電子素子３２および第２封止樹脂４２の各々を想像線で示している。図２９は、理解の便宜上、電子素子３２および第１封止樹脂４１の図示を省略し、かつ２つの半導体素子３１、および第２封止樹脂４２を透過している。図２９では、透過した２つの半導体素子３１、および第２封止樹脂４２の各々を想像線で示している。
【0067】
半導体装置Ａ２０においては、絶縁膜５０をさらに備えることが、半導体装置Ａ１０の場合と異なる。
【0068】
図２８、図３０および図３１に示すように、絶縁膜５０は、２つの半導体素子３１の各々の上面３１Ａを個別に覆っている。絶縁膜５０は、第１封止樹脂４１の第１面４１１から離れている。これにより、半導体装置Ａ２０においても、第２封止樹脂４２の第２面４２１は、第１面４１１に接する構成をとる。第２封止樹脂４２の第２面４２１は、絶縁膜５０に接している。絶縁膜５０は、２つの半導体素子３１の各々の上面３１Ａと、複数の第２配線層２３との間に位置する部分を含む。これにより、複数の第２配線層２３の各々は、２つの半導体素子３１の各々の上面３１Ａとの電気絶縁が図られている。したがって、電子素子３２の複数の電極３２１の各々は、２つの半導体素子３１の各々の上面３１Ａには導通していない。絶縁膜５０の材料は、酸化膜（ＳｉＯ2）および窒化膜（Ｓｉ3Ｎ4）のいずれかの他、感光性のポリイミドなどを選択することができる。
【0069】
次に、半導体装置Ａ２０の作用効果について説明する。
【0070】
半導体装置Ａ２０は、第１配線層２２と、第１配線層２２に導電接合された半導体素子３１と、半導体素子３１を覆う第１封止樹脂４１と、第２配線層２３と、第２配線層２３に導電接合された電子素子３２と、電子素子３２を覆う第２封止樹脂４２とを備える。第１封止樹脂４１は、第１方向ｚにおいて第２封止樹脂４２に対向する第１面４１１を有する。第２封止樹脂４２は、第１面４１１に接する第２面４２１と、第１方向ｚにおいて第２面４２１とは反対側を向く頂面４２２とを有する。第１面４１１および第２面４２１の各々の表面粗さは、頂面４２２の表面粗さよりも大きい。したがって、本構成によれば、半導体装置Ａ２０においても、複数の半導体素子などが積層された場合であっても、半導体装置Ａ２０の過度な寸法拡大を抑制することが可能となる。さらに半導体装置Ａ２０においては、半導体装置Ａ１０と共通する構成を具備することにより、半導体装置Ａ１０と同等の作用効果を奏する。
【0071】
半導体装置Ａ２０は、半導体素子３１の上面３１Ａを覆う絶縁膜５０をさらに備える。第２封止樹脂４２の第２面４２１は、絶縁膜５０に接している。絶縁膜５０は、上面３１Ａと第２配線層２３との間に位置する部分を含む。本構成をとることにより、上面３１Ａへの導通を禁止する場合であっても、第１方向ｚに対して直交する方向における第２配線層２３の拡大を抑制することができる。さらに、第１方向ｚに視て、電子素子３２の電極３２１を上面３１Ａに重なる位置に設定することができる。これにより、第１方向ｚに対して直交する方向における電子素子３２の寸法の縮小を図ることができる。
【0072】
絶縁膜５０は、第１封止樹脂４１の第１面４１１から離れている。これにより、第２封止樹脂４２の第２面４２１が絶縁膜５０に接していても、第２面４２１が第１面４１１に接する構成をとることができる。これにより、第１封止樹脂４１に対する第２封止樹脂４２の密着性の低下を抑制できる。
【0073】
本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
【0074】
本開示は、以下の付記に記載した実施形態を含む。
［付記１］
第１配線層と、
前記第１配線層に導電接合された半導体素子と、
前記半導体素子を覆う第１封止樹脂と、
第１方向において前記半導体素子を基準として前記第１配線層とは反対側に位置する第２配線層と、
前記第１方向に視て前記半導体素子に重なるとともに、前記第２配線層に導電接合された電子素子と、
前記電子素子を覆う第２封止樹脂と、を備え、
前記第１封止樹脂は、前記第１方向において前記第２封止樹脂に対向する側を向く第１面を有し、
前記第２封止樹脂は、前記第１面に接する第２面と、前記第１方向において前記第２面とは反対側を向く頂面と、を有し、
前記第１面および前記第２面の各々の表面粗さは、前記頂面の表面粗さよりも大きい、半導体装置。
［付記２］
前記第１配線層は、前記第１封止樹脂に収容されており、
前記第２配線層は、前記第２封止樹脂に収容されており、かつ前記第１面に接している、付記１に記載の半導体装置。
［付記３］
前記半導体素子は、前記第１配線層に対向する電極と、前記第１方向において前記第１面と同じ側を向く上面と、を有し、
前記電極は、前記第１配線層に導電接合されており、
前記上面は、前記第１面から露出している、付記２に記載の半導体装置。
［付記４］
前記第１封止樹脂には、フィラーが含有されており、
前記第１面において前記フィラーの割裂面が現れている、付記３に記載の半導体装置。
［付記５］
前記第１方向に視て、前記第２配線層は、前記上面に重なっている、付記３に記載の半導体装置。
［付記６］
前記第２面は、前記上面に接している、付記５に記載の半導体装置。
［付記７］
前記第２配線層は、前記上面に接している、付記６に記載の半導体装置。
［付記８］
前記第２配線層は、前記上面に導通している、付記７に記載の半導体装置。
［付記９］
前記上面を覆う絶縁膜をさらに備え、
前記第２面は、前記絶縁膜に接しており、
前記絶縁膜は、前記上面と前記第２配線層との間に位置する部分を含む、付記５に記載の半導体装置。
［付記１０］
前記第１封止樹脂を基準として前記第２封止樹脂とは反対側に位置する絶縁層をさらに備え、
前記第１配線層および前記第１封止樹脂の各々は、前記絶縁層に接している、付記３ないし９のいずれかに記載の半導体装置。
［付記１１］
前記第１配線層および前記第２配線層の少なくともいずれかに導通する端子をさらに備え、
前記端子は、前記絶縁層に収容されており、
前記絶縁層は、前記第１方向において前記第１面とは反対側を向く底面を有し、
前記端子は、前記底面から露出している、付記１０に記載の半導体装置。
［付記１２］
前記底面の表面粗さは、前記頂面の表面粗さよりも大きい、付記１１に記載の半導体装置。
［付記１３］
前記絶縁層は、前記第１方向において前記底面とは反対側を向く搭載面を有し、
前記端子は、前記第１方向において前記搭載面と同じ側を向く接続面を有し、
前記接続面は、前記第１配線層に接しており、
前記第１方向において、前記接続面は、前記底面と前記搭載面との間に位置する、付記１２に記載の半導体装置。
［付記１４］
前記端子と前記第２配線層とを導通するピラーをさらに備え、
前記ピラーは、前記第１封止樹脂に収容されている、付記１２に記載の半導体装置。
［付記１５］
前記絶縁層は、前記第１方向に対して直交する方向を向く第１側面を有し、
前記端子は、前記第１側面から露出している、付記１４に記載の半導体装置。
［付記１６］
前記底面および前記第１側面の各々から露出する前記端子の部分を覆う保護層をさらに備え、
前記保護層は、金を含有する導電体である、付記１５に記載の半導体装置。
［付記１７］
前記第１封止樹脂は、前記第１方向に対して直交する方向を向く第２側面を有し、
前記第２側面の表面粗さは、前記第１面の表面粗さよりも小さく、かつ前記頂面の表面粗さよりも大きい、付記１６に記載の半導体装置。
［付記１８］
前記第２封止樹脂は、前記第２面および前記頂面につながる第３側面を有し、
前記第１方向に視て、前記第３側面は、前記第２側面よりも外方に位置する部分を含む、付記１７に記載の半導体装置。
［付記１］
第１配線層と、
前記第１配線層に導電接合された半導体素子と、
前記半導体素子を覆う第１封止樹脂と、
第１方向において前記半導体素子を基準として前記第１配線層とは反対側に位置する第２配線層と、
前記第１方向に視て前記半導体素子に重なるとともに、前記第２配線層に導電接合された電子素子と、
前記電子素子を覆う第２封止樹脂と、を備え、
前記第１封止樹脂は、前記第１方向において前記第２封止樹脂に対向する側を向く第１面を有し、
前記第２封止樹脂は、前記第１面に接する第２面と、前記第１方向において前記第２面とは反対側を向く頂面と、を有し、
前記第１面および前記第２面の各々の表面粗さは、前記頂面の表面粗さよりも大きい、半導体装置。
［付記２］
前記第１配線層は、前記第１封止樹脂に収容されており、
前記第２配線層は、前記第２封止樹脂に収容されており、かつ前記第１面に接している、付記１に記載の半導体装置。
［付記３］
前記半導体素子は、前記第１配線層に対向する電極と、前記第１方向において前記第１面と同じ側を向く上面と、を有し、
前記電極は、前記第１配線層に導電接合されており、
前記上面は、前記第１面から露出している、付記２に記載の半導体装置。
［付記４］
前記第１封止樹脂には、フィラーが含有されており、
前記第１面において前記フィラーの割裂面が現れている、付記３に記載の半導体装置。
［付記５］
前記第１方向に視て、前記第２配線層は、前記上面に重なっている、付記３に記載の半導体装置。
［付記６］
前記第２面は、前記上面に接している、付記５に記載の半導体装置。
［付記７］
前記第２配線層は、前記上面に接している、付記６に記載の半導体装置。
［付記８］
前記第２配線層は、前記上面に導通している、付記７に記載の半導体装置。
［付記９］
前記上面を覆う絶縁膜をさらに備え、
前記第２面は、前記絶縁膜に接しており、
前記絶縁膜は、前記上面と前記第２配線層との間に位置する部分を含む、付記５に記載の半導体装置。
［付記１０］
前記第１封止樹脂を基準として前記第２封止樹脂とは反対側に位置する絶縁層をさらに備え、
前記第１配線層および前記第１封止樹脂の各々は、前記絶縁層に接している、付記３ないし９のいずれかに記載の半導体装置。
［付記１１］
前記第１配線層および前記第２配線層の少なくともいずれかに導通する端子をさらに備え、
前記端子は、前記絶縁層に収容されており、
前記絶縁層は、前記第１方向において前記第１面とは反対側を向く底面を有し、
前記端子は、前記底面から露出している、付記１０に記載の半導体装置。
［付記１２］
前記底面の表面粗さは、前記頂面の表面粗さよりも大きい、付記１１に記載の半導体装置。
［付記１３］
前記絶縁層は、前記第１方向において前記底面とは反対側を向く搭載面を有し、
前記端子は、前記第１方向において前記搭載面と同じ側を向く接続面を有し、
前記接続面は、前記第１配線層に接しており、
前記第１方向において、前記接続面は、前記底面と前記搭載面との間に位置する、付記１２に記載の半導体装置。
［付記１４］
前記端子と前記第２配線層とを導通するピラーをさらに備え、
前記ピラーは、前記第１封止樹脂に収容されている、付記１２に記載の半導体装置。
［付記１５］
前記絶縁層は、前記第１方向に対して直交する方向を向く第１側面を有し、
前記端子は、前記第１側面から露出している、付記１４に記載の半導体装置。
［付記１６］
前記底面および前記第１側面の各々から露出する前記端子の部分を覆う保護層をさらに備え、
前記保護層は、金を含有する導電体である、付記１５に記載の半導体装置。
［付記１７］
前記第１封止樹脂は、前記第１方向に対して直交する方向を向く第２側面を有し、
前記第２側面の表面粗さは、前記第１面の表面粗さよりも小さく、かつ前記頂面の表面粗さよりも大きい、付記１６に記載の半導体装置。
［付記１８］
前記第２封止樹脂は、前記第２面および前記頂面につながる第３側面を有し、
前記第１方向に視て、前記第３側面は、前記第２側面よりも外方に位置する部分を含む、付記１７に記載の半導体装置。
【符号の説明】
【0075】
Ａ１０，Ａ２０：半導体装置
１０：絶縁層
１１：搭載面
１２：底面
１３：第１側面
２１：端子
２１１：実装面
２１２：側面
２１３：接続面
２２：第１配線層
２２１：第１端面
２３：第２配線層
２３１：第２端面
２４：ピラー
２４１：第１周面
２５：内部ピラー
２５１：第２周面
２９：導電接合層
３１：半導体素子
３１Ａ：上面
３１１：電極
３２：電子素子
３２１：電極
４１：第１封止樹脂
４１１：第１面
４１１Ａ：割裂面
４１２：第２側面
４２：第２封止樹脂
４２１：第２面
４２２：頂面
４２３：第３側面
４２３Ａ：第１領域
４２３Ｂ：第２領域
５０：絶縁膜
６０：保護層
８１：支持部材
８２：中間層
８３：導電層
８４：第１樹脂層
８５：第２樹脂層
８６：第３樹脂層
８７：溝
８８：テープ
８９１：第１ブレード
８９２：第２ブレード
ｚ：第１方向
ｘ：第２方向
ｙ：第３方向
１０：絶縁層
１１：搭載面
１２：底面
１３：第１側面
２１：端子
２１１：実装面
２１２：側面
２１３：接続面
２２：第１配線層
２２１：第１端面
２３：第２配線層
２３１：第２端面
２４：ピラー
２４１：第１周面
２５：内部ピラー
２５１：第２周面
２９：導電接合層
３１：半導体素子
３１Ａ：上面
３１１：電極
３２：電子素子
３２１：電極
４１：第１封止樹脂
４１１：第１面
４１１Ａ：割裂面
４１２：第２側面
４２：第２封止樹脂
４２１：第２面
４２２：頂面
４２３：第３側面
４２３Ａ：第１領域
４２３Ｂ：第２領域
５０：絶縁膜
６０：保護層
８１：支持部材
８２：中間層
８３：導電層
８４：第１樹脂層
８５：第２樹脂層
８６：第３樹脂層
８７：溝
８８：テープ
８９１：第１ブレード
８９２：第２ブレード
ｚ：第１方向
ｘ：第２方向
ｙ：第３方向
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】