知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024128456
(43)【公開日】2024-09-24
(54)【発明の名称】電源制御装置
(51)【国際特許分類】
H02M 3/28 20060101AFI20240913BHJP
【ＦＩ】
H02M3/28 H
【審査請求】未請求
【請求項の数】14
【出願形態】ＯＬ
(21)【出願番号】P 2023037440
(22)【出願日】2023-03-10
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】110001933
【氏名又は名称】弁理士法人 佐野特許事務所
(72)【発明者】
【氏名】山本 夏輝
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA02
5H730AS01
5H730BB43
5H730BB57
5H730DD04
5H730EE02
5H730EE07
5H730FD01
5H730FD51
5H730FD61
5H730FF02
5H730FG01
5H730XX02
5H730XX15
5H730XX22
5H730XX35
(57)【要約】
【課題】スイッチング周波数へのジッタの付与条件を適正化する。
【解決手段】トランス（ＴＲ）を用いて一次側の入力電圧（ＶＩＮ）から二次側の出力電圧（ＶＯＵＴ）を生成する絶縁型ＤＣ／ＤＣコンバータ（１）に用いられる電源制御装置（１０）であって、トランスの一次側巻線（Ｗ１）に対して直列に接続されたスイッチング素子（Ｍ１）と、スイッチング素子をスイッチング駆動するスイッチング制御回路（１００）と、を備え、スイッチング周波数に対してジッタを付与可能に構成される。スイッチング制御回路が電流不連続モードにてスイッチング駆動を行うときには、ジッタの付与を停止する。
【選択図】図３
【解決手段】トランス（ＴＲ）を用いて一次側の入力電圧（ＶＩＮ）から二次側の出力電圧（ＶＯＵＴ）を生成する絶縁型ＤＣ／ＤＣコンバータ（１）に用いられる電源制御装置（１０）であって、トランスの一次側巻線（Ｗ１）に対して直列に接続されたスイッチング素子（Ｍ１）と、スイッチング素子をスイッチング駆動するスイッチング制御回路（１００）と、を備え、スイッチング周波数に対してジッタを付与可能に構成される。スイッチング制御回路が電流不連続モードにてスイッチング駆動を行うときには、ジッタの付与を停止する。
【選択図】図３
【特許請求の範囲】
【請求項1】
一次側巻線及び二次側巻線を有するトランスを用いて一次側回路における入力電圧から二次側回路における出力電圧を生成する絶縁型ＤＣ／ＤＣコンバータに用いられる電源制御装置であって、
前記一次側巻線に対して直列に接続されたスイッチング素子と、
電流連続モード又は電流不連続モードを動作モードとして前記スイッチング素子のスイッチング駆動を行うことで前記一次側回路から前記二次側回路に電力を伝達させるよう構成されたスイッチング制御回路と、
前記スイッチング素子のスイッチング周波数に対してジッタを付与可能に構成されたジッタ付与回路と、
前記ジッタ付与回路の制御を通じて前記スイッチング周波数に対する前記ジッタの付与有無を制御するよう構成されたジッタ制御回路と、を備え、
前記ジッタ制御回路は、前記電流不連続モードにおいて前記スイッチング周波数に対する前記ジッタの付与を停止する
、電源制御装置。
前記一次側巻線に対して直列に接続されたスイッチング素子と、
電流連続モード又は電流不連続モードを動作モードとして前記スイッチング素子のスイッチング駆動を行うことで前記一次側回路から前記二次側回路に電力を伝達させるよう構成されたスイッチング制御回路と、
前記スイッチング素子のスイッチング周波数に対してジッタを付与可能に構成されたジッタ付与回路と、
前記ジッタ付与回路の制御を通じて前記スイッチング周波数に対する前記ジッタの付与有無を制御するよう構成されたジッタ制御回路と、を備え、
前記ジッタ制御回路は、前記電流不連続モードにおいて前記スイッチング周波数に対する前記ジッタの付与を停止する
、電源制御装置。
【請求項2】
前記電流連続モードにおける前記スイッチング周波数は、前記電流不連続モードにおける前記スイッチング周波数よりも高く、
前記ジッタ制御回路は、前記スイッチング周波数を検出する周波数検出回路を有し、前記スイッチング周波数の検出結果に基づき、前記スイッチング周波数に対する前記ジッタの付与有無を制御する
、請求項１に記載の電源制御装置。
前記ジッタ制御回路は、前記スイッチング周波数を検出する周波数検出回路を有し、前記スイッチング周波数の検出結果に基づき、前記スイッチング周波数に対する前記ジッタの付与有無を制御する
、請求項１に記載の電源制御装置。
【請求項3】
前記ジッタ制御回路は、前記周波数検出回路にて検出された前記スイッチング周波数に基づき前記動作モードが前記電流連続モード及び前記電流不連続モードの何れであるかを判定し、前記動作モードが前記電流連続モードであると判定したときには前記スイッチング周波数に対して前記ジッタを付与し、前記動作モードが前記電流不連続モードであると判定したときには前記スイッチング周波数に対する前記ジッタの付与を停止する
、請求項２に記載の電源制御装置。
、請求項２に記載の電源制御装置。
【請求項4】
前記ジッタ制御回路は、前記二次側巻線に生じる電圧に基づき前記動作モードが前記電流連続モード及び前記電流不連続モードの何れであるかを判定し、前記動作モードが前記電流連続モードであると判定したときには前記スイッチング周波数に対して前記ジッタを付与し、前記動作モードが前記電流不連続モードであると判定したときには前記スイッチング周波数に対する前記ジッタの付与を停止する
、請求項１に記載の電源制御装置。
、請求項１に記載の電源制御装置。
【請求項5】
前記ジッタ制御回路は、前記二次側巻線に生じる前記電圧に応じた対比用電圧を所定の閾電圧と比較することで、前記対比用電圧が前記閾電圧より高い状態から前記対比用電圧が前記閾電圧より低い状態へと変化する特定遷移を検出し、前記スイッチング素子のスイッチング駆動における１周期内に前記特定遷移が複数回検出されたときに前記動作モードが前記電流不連続モードであると判定し、前記１周期内において前記複数回の前記特定遷移が非検出であるときに前記動作モードが前記電流連続モードであると判定する
、請求項４に記載の電源制御装置。
、請求項４に記載の電源制御装置。
【請求項6】
前記ジッタ制御回路は、前記スイッチング素子のオン期間において前記スイッチング素子に流れるスイッチ電流に基づき前記動作モードが前記電流連続モード及び前記電流不連続モードの何れであるかを判定し、前記動作モードが前記電流連続モードであると判定したときには前記スイッチング周波数に対して前記ジッタを付与し、前記動作モードが前記電流不連続モードであると判定したときには前記スイッチング周波数に対する前記ジッタの付与を停止する
、請求項１に記載の電源制御装置。
、請求項１に記載の電源制御装置。
【請求項7】
前記ジッタ制御回路は、前記スイッチ電流と所定の閾電流との大小関係を判定する回路を有して、前記スイッチング素子がターンオンしてから前記スイッチ電流が前記閾電流に達するまでの時間を計測し、計測した時間が所定時間以上であるときには前記動作モードが前記電流不連続モードであると判定し、計測した時間が前記所定時間未満であるときには前記動作モードが前記電流連続モードであると判定する
、請求項６に記載の電源制御装置。
、請求項６に記載の電源制御装置。
【請求項8】
前記ジッタ制御回路は、前記スイッチング素子のオン期間において前記スイッチング素子に流れるスイッチ電流が所定の閾電流に達するか否かを判定し、前記スイッチ電流が前記閾電流に達するときには前記スイッチング周波数に対して前記ジッタを付与し、前記スイッチ電流が前記閾電流に未達のときには前記スイッチング周波数に対する前記ジッタの付与を停止し、
前記電流不連続モードにおいて前記スイッチ電流のピークは前記閾電流より低い
、請求項１に記載の電源制御装置。
前記電流不連続モードにおいて前記スイッチ電流のピークは前記閾電流より低い
、請求項１に記載の電源制御装置。
【請求項9】
前記電流連続モードにおいて、前記出力電圧を受ける負荷の消費電力の増減に連動して前記スイッチ電流が増減し、
前記ジッタ制御回路は、前記電流連続モードにおいて前記スイッチ電流が前記閾電流に達するときには前記スイッチング周波数に対して前記ジッタを付与し、前記電流連続モードにおいても前記スイッチ電流が前記閾電流に未達のときには前記スイッチング周波数に対する前記ジッタの付与を停止する
、請求項８に記載の電源制御装置。
前記ジッタ制御回路は、前記電流連続モードにおいて前記スイッチ電流が前記閾電流に達するときには前記スイッチング周波数に対して前記ジッタを付与し、前記電流連続モードにおいても前記スイッチ電流が前記閾電流に未達のときには前記スイッチング周波数に対する前記ジッタの付与を停止する
、請求項８に記載の電源制御装置。
【請求項10】
前記スイッチング制御回路は、前記スイッチ電流を所定の保護電流以下に制限するよう構成された過電流保護回路を有し、
前記ジッタ制御回路は、前記保護電流を基準に前記保護電流より小さな電流を前記閾電流に設定する
、請求項８に記載の電源制御装置。
前記ジッタ制御回路は、前記保護電流を基準に前記保護電流より小さな電流を前記閾電流に設定する
、請求項８に記載の電源制御装置。
【請求項11】
前記ジッタ付与回路は、前記スイッチング周波数に付与する前記ジッタの量を変更可能に構成され、
前記ジッタ制御回路は、前記ジッタ付与回路を用いて前記スイッチング周波数に前記ジッタを付与するとき、前記スイッチング素子のオン期間にて前記スイッチング素子に流れるスイッチ電流に応じて前記ジッタの量を可変設定する
、請求項１～５の何れかに記載の電源制御装置。
前記ジッタ制御回路は、前記ジッタ付与回路を用いて前記スイッチング周波数に前記ジッタを付与するとき、前記スイッチング素子のオン期間にて前記スイッチング素子に流れるスイッチ電流に応じて前記ジッタの量を可変設定する
、請求項１～５の何れかに記載の電源制御装置。
【請求項12】
前記ジッタ付与回路は、前記スイッチング周波数に付与する前記ジッタの量を変更可能に構成され、
前記ジッタ制御回路は、前記ジッタ付与回路を用いて前記スイッチング周波数に前記ジッタを付与するとき、前記スイッチ電流に応じて前記ジッタの量を可変設定する
、請求項６～１０の何れかに記載の電源制御装置。
前記ジッタ制御回路は、前記ジッタ付与回路を用いて前記スイッチング周波数に前記ジッタを付与するとき、前記スイッチ電流に応じて前記ジッタの量を可変設定する
、請求項６～１０の何れかに記載の電源制御装置。
【請求項13】
前記スイッチング制御回路は、前記スイッチング素子のオフ期間において前記スイッチング素子と前記一次側巻線との接続ノードに生じるスイッチ電圧と、前記入力電圧と、の差電圧に基づき、制御電圧を生成するよう構成された制御電圧生成回路を有し、前記制御電圧に基づき前記スイッチング素子のオン、オフを制御するとともに前記スイッチング周波数を制御する
、請求項１～１０の何れかに記載の電源制御装置。
、請求項１～１０の何れかに記載の電源制御装置。
【請求項14】
前記スイッチング制御回路は、前記スイッチング素子のオフ期間において所定電位から単調に上昇するスロープ電圧を生成するよう構成されたスロープ電圧生成回路を有して、前記制御電圧を前記スロープ電圧と比較することで前記スイッチング素子のターンオンタイミングを決定し、前記スイッチング素子のスイッチング駆動における各周期において前記スイッチング素子のオン時間に所定のコンスタントオン時間を設定し、
前記ジッタ付与回路は、前記スイッチング素子のオフ期間における前記スロープ電圧の傾きを変動させることにより前記スイッチング周波数へ前記ジッタを付与する
、請求項１３に記載の電源制御装置。
前記ジッタ付与回路は、前記スイッチング素子のオフ期間における前記スロープ電圧の傾きを変動させることにより前記スイッチング周波数へ前記ジッタを付与する
、請求項１３に記載の電源制御装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、電源制御装置に関する。
【背景技術】
【0002】
トランスを用いて一次側の入力電圧から二次側において出力電圧を生成する絶縁型ＤＣ／ＤＣコンバータが広く利用される。絶縁型ＤＣ／ＤＣコンバータにおいて、トランスの一次側巻線に対し直列にスイッチングトランジスタを設け、スイッチングトランジスタをスイッチング駆動する方式が多く採用される。スイッチングトランジスタのスイッチング駆動を担う装置が多数開発されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２０－６１８１９号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
スイッチングトランジスタのスイッチング駆動を担う装置において、スイッチング周波数にジッタ（揺らぎ）を付与する方式が検討される。ジッタの付与によりスペクトラム拡散の作用が得られ、放射ノイズのピークレベル低減を図ることができる。但し、無条件でジッタの付与を行うことはＤＣ／ＤＣコンバータの特性劣化に繋がり得る。ジッタの付与条件の適正化が望まれる。
【0005】
本開示は、スイッチング周波数へのジッタの付与条件の適正化に寄与する電源制御装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
本開示に係る電源制御装置は、一次側巻線及び二次側巻線を有するトランスを用いて一次側回路における入力電圧から二次側回路における出力電圧を生成する絶縁型ＤＣ／ＤＣコンバータに用いられる電源制御装置であって、前記一次側巻線に対して直列に接続されたスイッチング素子と、電流連続モード又は電流不連続モードを動作モードとして前記スイッチング素子のスイッチング駆動を行うことで前記一次側回路から前記二次側回路に電力を伝達させるよう構成されたスイッチング制御回路と、前記スイッチング素子のスイッチング周波数に対してジッタを付与可能に構成されたジッタ付与回路と、前記ジッタ付与回路の制御を通じて前記スイッチング周波数に対する前記ジッタの付与有無を制御するよう構成されたジッタ制御回路と、を備え、前記ジッタ制御回路は、前記電流不連続モードにおいて前記スイッチング周波数に対する前記ジッタの付与を停止する。
【発明の効果】
【0007】
本開示によれば、スイッチング周波数へのジッタの付与条件の適正化に寄与する電源制御装置を提供することが可能となる。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
以下、本開示の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、機能部、回路、素子又は部品等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、機能部、回路、素子又は部品等の名称を省略又は略記することがある。例えば、後述の“１１０”によって参照される制御電圧生成回路１１０は（図３参照）、制御電圧生成回路１１０と表記されることもあるし、回路１１０と略記されることもあり得るが、それらは全て同じものを指す。
【0010】
まず、本開示の実施形態の記述にて用いられる幾つかの用語について説明を設ける。レベルとは電位のレベルを指し、任意の注目した信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。任意の注目した信号又は電圧において、ローレベルからハイレベルへの切り替わりをアップエッジと称し、ハイレベルからローレベルへの切り替わりをダウンエッジと称する。アップエッジをライジングエッジに読み替えて良い。ダウンエッジをフォーリングエッジに読み替えて良い。
【0011】
ＭＯＳＦＥＴを含むＦＥＴ（電界効果トランジスタ）として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通している状態を指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通となっている状態（遮断状態）を指す。ＦＥＴに分類されないトランジスタについても同様である。ＭＯＳＦＥＴは、特に記述無き限り、エンハンスメント型のＭＯＳＦＥＴであると解される。ＭＯＳＦＥＴは“metal-oxide-semiconductor field-effect transistor”の略称である。また、特に記述なき限り、任意のＭＯＳＦＥＴにおいて、バックゲートはソースに短絡されていると考えて良い。
【0012】
以下、任意のトランジスタについて、オン状態、オフ状態を、単に、オン、オフと表現することもある。任意のトランジスタについて、オフ状態からオン状態への切り替わりをターンオンと表現し、オン状態からオフ状態への切り替わりをターンオフと表現する。また、任意のトランジスタについて、トランジスタがオン状態となっている期間をオン期間と称し、トランジスタがオフ状態となっている期間をオフ期間と称する。
【0013】
ハイレベル又はローレベルの信号レベルをとる任意の信号について、当該信号のレベルがハイレベルとなる期間をハイレベル期間と称し、当該信号のレベルがローレベルとなる期間をローレベル期間と称する。ハイレベル又はローレベルの電圧レベルをとる任意の電圧についても同様である。
【0014】
任意の回路素子、配線、ノードなど、回路を形成する複数の部位間についての接続とは、特に記述なき限り、電気的な接続を指すと解して良い。
【0015】
対比されるべき任意の２つの電圧が電圧ｖ１及びｖ２であるとした場合、“ｖ１＞ｖ２”は電圧ｖ１が電圧ｖ２よりも高いことを表し、“ｖ１＜ｖ２”は電圧ｖ１が電圧ｖ２よりも低いことを表す。電圧以外の物理量を含む他の式についても同様である。
【0016】
図１は本開示の実施形態に係る負荷駆動システムの全体構成図である。図１の負荷駆動システムは、電圧源ＶＳと、絶縁型ＤＣ／ＤＣコンバータであるＤＣ／ＤＣコンバータ１と、出力コンデンサＣＯＵＴと、負荷ＬＤと、を備える。出力コンデンサＣＯＵＴはＤＣ／ＤＣコンバータ１の構成要素に含まれると解しても構わない。
【0017】
図１の負荷駆動システムは一次側回路と二次側回路とを備える。一次側回路と二次側回路とは互いに電気的に絶縁される。本明細書において、絶縁とは直流の信号及び電力の伝達が遮断されていることを意味する。電圧源ＶＳは一次側回路に配置され、出力コンデンサＣＯＵＴ及び負荷ＬＤは二次側回路に配置される。ＤＣ／ＤＣコンバータ１は一次側回路と二次側回路に亘って配置される。
【0018】
一次側回路におけるグランドは“ＧＮＤ１”にて参照され、二次側回路におけるグランドは“ＧＮＤ２”にて参照される。一次側回路における任意の電圧又は信号は、グランドＧＮＤ１を基準とする電圧又は信号であって、グランドＧＮＤ１から見た電位を有する。二次側回路における任意の電圧又は信号は、グランドＧＮＤ２を基準とする電圧又は信号であって、グランドＧＮＤ２から見た電位を有する。一次側回路及び二次側回路の夫々において、グランドは０Ｖ（ゼロボルト）の基準電位を有する基準導電部（所定電位点）を指す又は基準電位そのものを指す。但し、グランドＧＮＤ１とグランドＧＮＤ２は互いに絶縁されているため、互いに異なる電位を有し得る。基準導電部は金属等の導体にて形成される。配線ＷＲ１Ｌ及びＷＲ１Ｈは一次側回路に設けられ、配線ＷＲ２Ｌ及びＷＲ２Ｈは二次側回路に設けられる。
【0019】
電圧源ＶＳは配線ＷＲ１Ｌ及びＷＲ１Ｈ間に接続され、配線ＷＲ１Ｌの電位を基準に入力電圧ＶＩＮを配線ＷＲ１Ｈに対して出力する。配線ＷＲ１ＬはグランドＧＮＤ１に接続される。入力電圧ＶＩＮは正の直流電圧である。故に、グランドＧＮＤ１の電位よりも入力電圧ＶＩＮだけ高い電位が配線ＷＲ１Ｈに加わる。電圧源ＶＳはバッテリ等の直流電圧源であって良い。或いは、交流電圧を整流及び平滑化する回路にて電圧源ＶＳが構成されても良い。
【0020】
ＤＣ／ＤＣコンバータ１は一次側において配線ＷＲ１Ｌ及びＷＲ１Ｈに接続され、二次側において配線ＷＲ２Ｌ及びＷＲ２Ｈに接続される。ＤＣ／ＤＣコンバータ１は入力電圧ＶＩＮを、スイッチング方式にて電力変換（直流－直流変換）することで出力電圧ＶＯＵＴを生成する。入力電圧ＶＩＮは一次側回路における電圧であって、出力電圧ＶＯＵＴは二次側回路における電圧である。このため、入力電圧ＶＩＮは一次側電圧と称され且つ出力電圧ＶＯＵＴを二次側電圧と称され得る。ＤＣ／ＤＣコンバータ１は配線ＷＲ２Ｌの電位を基準に出力電圧ＶＯＵＴを配線ＷＲ２Ｈに対して出力する。配線ＷＲ２ＬはグランドＧＮＤ２に接続される。グランドＧＮＤ２の電位よりも出力電圧ＶＯＵＴだけ高い電位が配線ＷＲ２Ｈに加わる。過渡状態を除き、出力電圧ＶＯＵＴは正の直流電圧である。出力コンデンサＣＯＵＴの一端は配線ＷＲ２Ｌに接続され（従ってグランドＧＮＤ２に接続され）、出力コンデンサＣＯＵＴの他端は配線ＷＲ２Ｈに接続される。
【0021】
負荷ＬＤはＤＣ／ＤＣコンバータ１の負荷であり、配線ＷＲ２Ｌ及びＷＲ２Ｈに接続される。負荷ＬＤは出力電圧ＶＯＵＴを受け、出力電圧ＶＯＵＴに基づいて駆動する任意の負荷である。例えば、負荷ＬＤは、マイクロコンピュータ、ＤＳＰ（Digital Signal Processor）、照明機器、アナログ回路又はデジタル回路を含む。負荷ＬＤは、ＤＣ／ＤＣコンバータ１とは異なる電源回路を含みうる。ＤＣ／ＤＣコンバータ１から負荷ＬＤに供給される電流を出力電流ＩＯＵＴと称する。出力電流ＩＯＵＴは負荷ＬＤの消費電流であり、配線ＷＲ２Ｈから負荷ＬＤを通じ配線ＷＲ２Ｌに向けて流れる。
【0022】
図２はＤＣ／ＤＣコンバータ１に設けられる電源制御装置１０の外観斜視図である。図３は、ＤＣ／ＤＣコンバータ１の内部構成図を含む、負荷覆道システムの全体構成図である。電源制御装置１０は、半導体基板上に形成された半導体集積回路を有する半導体チップと、半導体チップを収容する筐体（パッケージ）と、筐体から電源制御装置１０の外部に対して露出する複数の外部端子と、を備えた電子部品である。半導体チップを樹脂にて構成された筐体（パッケージ）内に封入することで電源制御装置１０が形成される。尚、図２に示される電源制御装置１０の外部端子の数及び電源制御装置１０の筐体の種類は例示に過ぎず、それらを任意に設計可能である。図３には、電源制御装置１０に設けられる外部端子の一部として、電源入力端子ＩＮ、スイッチ端子ＳＷ及びグランド端子ＧＮＤと、出力電圧設定端子ＦＢ及びＲＥＦと、が示される。これら以外の外部端子も電源制御装置１０に設けられ得る。
【0023】
ＤＣ／ＤＣコンバータ１には、電源制御装置１０に加えて、抵抗ＲＦＢ及びＲＲＥＦと、トランスＴＲと、整流ダイオードＤが設けられる。上述したように、出力コンデンサＣＯＵＴもＤＣ／ＤＣコンバータ１の構成要素に含まれると解され得る。トランスＴＲは一次側巻線Ｗ１及び二次側巻線Ｗ２を有する。一次側巻線Ｗ１、電源制御装置１０並びに抵抗ＲＦＢ及びＲＲＥＦは電圧源ＶＳと共に一次側回路に設けられる。二次側巻線Ｗ２及び整流ダイオードＤは出力コンデンサＣＯＵＴ及び負荷ＬＤと共に二次側回路に設けられる。
【0024】
まず図３に示される構成の内、電源制御装置１０の外部構成、及び、電源制御装置１０の外部と電源制御装置１０との接続関係を説明する。
【0025】
電源入力端子ＩＮは配線ＷＲ１Ｈに接続されて入力電圧ＶＩＮを受ける。グランド端子ＧＮＤはグランドＧＮＤ１に接続される。電源制御装置１０内の各回路はグランドＧＮＤ１の電位を基準に、入力電圧ＶＩＮに基づいて駆動する。抵抗ＲＲＥＦの第１端は出力電圧設定端子ＲＥＦに接続され、抵抗ＲＲＥＦの第２端はグランドＧＮＤ１に接続される。尚、
出力電圧設定端子ＲＥＦにおける電圧を端子電圧ＶＲＥＦと称する。
出力電圧設定端子ＲＥＦにおける電圧を端子電圧ＶＲＥＦと称する。
【0026】
トランスＴＲにおいて、一次側巻線Ｗ１と二次側巻線Ｗ２とは電気的に絶縁されつつ互いに逆極性にて磁気結合される。一次側巻線Ｗ１の第１端は配線ＷＲ１Ｈに接続されて入力電圧ＶＩＮを受ける。一次側巻線Ｗ１の第２端はスイッチ端子ＳＷに接続されると共に抵抗ＲＦＢの第１端に接続される。抵抗ＲＦＢの第２端は出力電圧設定端子ＦＢに接続される。一次側巻線Ｗ１の第１端から一次側巻線Ｗ１の第２端に向けて流れる電流を一次側電流と称し、記号“ＩＰ”にて参照する。一次側電流ＩＰは、後述のスイッチングトランジスタＭ１のオン期間において、電圧源ＶＳから配線ＷＲ１Ｈ、一次側巻線Ｗ１及びスイッチングトランジスタＭ１を通じ、グランドＧＮＤ１に向けて流れる。また、一次側巻線Ｗ１の第２端から抵抗ＲＦＢを通じ端子ＦＢに向けて流れる電流を記号“ＩＦＢ”にて参照する。加えて、スイッチ端子ＳＷにおける電圧をスイッチ電圧と称し、記号“ＶＳＷ”にて参照する。
【0027】
二次側巻線Ｗ２の第１端は整流ダイオードＤのアノードに接続される。二次側巻線Ｗ２の第２端は配線ＷＲ２Ｌに接続される（従ってグランドＧＮＤ２に接続される）。整流ダイオードＤのカソードは配線ＷＲ２Ｈに接続される。上述したように出力コンデンサＣＯＵＴは配線ＷＲ２Ｈ及びＷＲ２Ｌ間に設けられる。二次側巻線Ｗ１の第２端から二次側巻線Ｗ２の第１端に向けて流れる電流を二次側電流と称し、記号“ＩＳ”にて参照する。二次側電流ＩＳは整流ダイオードＤの順方向に流れ、整流ダイオードＤを通じて出力コンデンサＣＯＵＴの充電に供される。
【0028】
次に電源制御装置１０の内部構成を説明する。電源制御装置１０には、スイッチングトランジスタＭ１、スイッチング制御回路１００、ジッタ付与回路２００及びジッタ制御回路３００が設けられる。電源制御装置１０には、これら以外の様々な機能回路（内部電源回路、短絡保護回路、低電圧保護回路など）が設けられるが、図３に示される構成について詳細に説明する。
【0029】
スイッチングトランジスタＭ１はＮチャネル型のＭＯＳＦＥＴにて構成されたスイッチング素子である。スイッチングトランジスタＭ１のドレインはスイッチ端子ＳＷに接続される。スイッチングトランジスタＭ１のソースはグランド端子ＧＮＤに接続され、故にグランドＧＮＤ１に接続される。スイッチングトランジスタＭ１のチャネルに流れる電流（即ち、スイッチングトランジスタＭ１のドレイン電流）をスイッチ電流と称し、記号“ＩＳＷ”にて参照する。スイッチングトランジスタＭ１のオン期間において一次側電流ＩＰは電流ＩＳＷ及びＩＦＢの和であるが、“ＩＳＷ＞＞ＩＦＢ”とみなせるため、以下では、適宜、一次側電流ＩＰはスイッチ電流ＩＳＷに等しいと考える。尚、スイッチングトランジスタＭ１を電源制御装置１０の外部に設ける変形も可能である。
【0030】
スイッチング制御回路１００は、端子ＩＮ、ＦＢ及びＲＥＦに接続され、端子ＩＮ、ＦＢ及びＲＥＦの各電圧に基づきスイッチングトランジスタＭ１のスイッチング駆動を行う。スイッチングトランジスタＭ１のスイッチング駆動とは、スイッチングトランジスタＭ１を交互にオン、オフに制御することを指す。スイッチング制御回路１００はスイッチングトランジスタＭ１のスイッチング駆動を行うことで一次側回路から二次側回路に電力を伝達し、これによって入力電圧ＶＩＮに基づく出力電圧ＶＯＵＴを二次側回路に発生させる。但し、詳細には上記電力の伝達は、ＤＣ／ＤＣコンバータ１内に設けられる他の構成要素（電源制御装置１０以外の構成要素であって、トランスＴＲ及び整流ダイオードＤを含む）との協働により実現される。
【0031】
スイッチングトランジスタＭ１のオン期間において一次側電流ＩＰが流れることで一次側巻線Ｗ１にエネルギが蓄積される。その後、蓄積されたエネルギがスイッチングトランジスタＭ１のオフ期間にて二次側巻線Ｗ２から放出されることにより（詳細には、上記蓄積されたエネルギに基づく二次側電流ＩＳがスイッチングトランジスタＭ１のオフ期間にて整流ダイオードＤを通じて流れることにより）出力コンデンサＣＯＵＴが充電される。スイッチングトランジスタＭ１のオン、オフの切り替えを繰り返すことで所望の出力電圧ＶＯＵＴが得られる。
【0032】
スイッチング制御回路１００は、制御電圧生成回路１１０と、スロープ電圧生成回路１２０と、コンパレータ１３０と、制御ロジック１４０と、ドライバ１５０と、過電流保護回路１６０と、を備える。
【0033】
制御電圧生成回路１１０は、端子ＩＮ、ＦＢ及びＲＥＦに接続され、端子ＩＮ、ＦＢ及びＲＥＦの各電圧に基づき制御電圧ＶＲＥＦＳを生成する。制御電圧ＶＲＥＦＳの生成方法については後述される。
【0034】
スロープ電圧生成回路１２０は電流源１２１、コンデンサ１２２及びトランジスタ１２３を有し、三角波状の電圧であるスロープ電圧ＶＳＬＰを生成する。トランジスタ１２３は任意の種類のトランジスタであって良いが、ここではＮチャネル型のＭＯＳＦＥＴにてトランジスタ１２３が構成されているものとする。電流源１２１は、正の内部電源電圧が加わる端子からノード１２４に向けて電流Ｉａを供給する。電流Ｉａは基本的には定電流であるが、ジッタ付与回路２００によって電流Ｉａの値は変動し得る。ノード１２４はコンデンサ１２２の一端及びトランジスタ１２３のドレインに接続される。コンデンサ１２２の他端及びトランジスタ１２３のソースはグランドに接続される。ノード１２４における電圧がスロープ電圧ＶＳＬＰである。
【0035】
コンパレータ１３０の非反転入力端子に対して制御電圧ＶＲＥＦＳが入力される一方、コンパレータ１３０の反転入力端子に対してスロープ電圧ＶＳＬＰが入力される。コンパレータ１３０は、制御電圧ＶＲＥＦＳとスロープ電圧ＶＳＬＰを比較し、それらの比較結果を表す比較結果信号ＳＣＭＰを生成及び出力する。信号ＳＣＭＰ並びに後述の信号ＳＣＮＴ、ＳＤＲＶ及びＳＯＣＰはハイレベル又はローレベルの信号レベルを持つ。コンパレータ１３０は、“ＶＲＥＦＳ＞ＶＳＬＰ”の成立時においてハイレベルの比較結果信号ＳＣＭＰを生成及び出力し、“ＶＲＥＦＳ＜ＶＳＬＰ”の成立時においてローレベルの比較結果信号ＳＣＭＰを生成及び出力する。“ＶＲＥＦＳ＝ＶＳＬＰ”の成立時において比較結果信号ＳＣＭＰはハイレベル又はローレベルを有する。
【0036】
制御ロジック１４０に対してコンパレータ１３０からの比較結果信号ＳＣＭＰが入力される。制御ロジック１４０は比較結果信号ＳＣＭＰに基づく制御信号ＳＣＮＴを生成する。また、過電流保護回路１６０からの過電流保護信号ＳＯＣＰも制御ロジック１４０に入力される。比較結果信号ＳＣＭＰと制御信号ＳＣＮＴとの関係、及び、過電流保護信号ＳＯＣＰと制御信号ＳＣＮＴとの関係については後述される。制御信号ＳＣＮＴは、ドライバ１５０に供給されると共にトランジスタ１２３のゲートにも供給される。制御信号ＳＣＮＴのハイレベル期間においてトランジスタ１２３はオンに制御され、制御信号ＳＣＮＴのローレベル期間においてトランジスタ１２３はオフに制御される。トランジスタ１２３のオン期間では、トランジスタ１２３を通じてノード１２４とグランドＧＮＤ１との間が短絡されるのでスロープ電圧ＶＳＬＰは０Ｖである。トランジスタ１２３のオフ期間においては、電流Ｉａによりコンデンサ１２２が充電されることでスロープ電圧ＶＬＰが単調上昇する。
【0037】
ドライバ１５０は、スイッチングトランジスタＭ１のゲートに接続され、制御ロジック１４０からの制御信号ＳＣＮＴに応じた駆動信号ＳＤＲＶをスイッチングトランジスタＭ１のゲートに供給する。ハイレベルの駆動信号ＳＤＲＶの電位はスイッチングトランジスタＭ１のゲート閾電圧よりも十分に高い。ローレベルの駆動信号ＳＤＲＶの電位は実質的にグランドＧＮＤ１の電位と一致し、スイッチングトランジスタＭ１のゲート閾電圧よりも十分に低い。ドライバ１５０は、制御信号ＳＣＮＴのハイレベル期間においてハイレベルの駆動信号ＳＤＲＶをスイッチングトランジスタＭ１のゲートに供給することでスイッチングトランジスタＭ１をオンに制御し、制御信号ＳＣＮＴのローレベル期間においてローレベルの駆動信号ＳＤＲＶをスイッチングトランジスタＭ１のゲートに供給することでスイッチングトランジスタＭ１をオフに制御する。
【0038】
過電流保護回路１６０はスイッチ電流ＩＳＷと所定の保護電流ＩＯＣＰとの大小関係を検出し、その検出結果を示す過電流保護信号ＳＯＣＰを生成及び出力する。過電流保護回路１６０は、“ＩＳＷ＞ＩＯＣＰ”の成立時においてハイレベルの過電流保護信号ＳＯＣＰを生成及び出力し、“ＩＳＷ＜ＩＯＣＰ”の成立時においてローレベルの過電流保護信号ＳＯＣＰを生成及び出力する。“ＩＳＷ＝ＩＯＣＰ”の成立時において過電流保護信号ＳＯＣＰはハイレベル又はローレベルを有する。本実施形態では特に記述なき限り、過電流保護信号ＳＯＣＰはローレベルに維持されると考える。
【0039】
スイッチングトランジスタＭ１のスイッチング周波数を記号“ｆＳＷ”にて参照する。ジッタ付与回路２００はスイッチングトランジスタＭ１のスイッチング周波数ｆＳＷに対してジッタを付与する機能を持つが、ジッタ付与回路２００及びジッタ制御回路３００の詳細については後述するものとし、まずスイッチング周波数ｆＳＷに対してジッタが付与されていないことを前提にスイッチング制御回路１００によるスイッチング制御方法を説明する。
【0040】
スイッチングトランジスタＭ１がオフであるとき、スイッチ電圧ＶＳＷは一次側のフライバック電圧だけ入力電圧ＶＩＮより高くなる。即ち、スイッチングトランジスタＭ１のオフ期間におけるスイッチ電圧ＶＳＷを、ＶＳＷ［ＯＦＦ］にて表すと、下記式（１）が成立する。ここで、ＮＰは一次側巻線Ｗ１の巻き数を表し、ＮＳは二次側巻線Ｗ２の巻き数を表す。ＶＦは整流ダイオードＤの順方向電圧を表す。スイッチングトランジスタＭ１のオフ期間における一次側のフライバック電圧Ｖｏｒは、Ｖｏｒ＝（ＮＰ／ＮＳ）×（ＶＯＵＴ＋ＶＦ）である。
【0041】
【数1】
【0042】
一方、制御電圧生成回路１１０は、入力電圧ＶＩＮと同じ電圧値を有する電圧が端子ＦＢに印加されるよう動作する。このため、電流ＩＦＢは下記式（２）を満たす。尚、以下に示す各式において、“ＲＦＢ”は抵抗ＲＦＢの値を表し、“ＲＲＥＦ”は抵抗ＲＲＥＦの値を表す。また、制御電圧生成回路１１０は、端子ＦＢに流入する電流ＩＦＢ（式（２）を満たす電流ＩＦＢ）を抵抗ＲＲＥＦに供給する。このため端子ＲＥＦに発生する端子電圧ＶＲＥＦは下記式（３）を満たす。
【0043】
【数2】
【0044】
式（３）を式（１）及び（２）を用いて変形すると、式（４）が得られる。但し、式（４）はスイッチングトランジスタＭ１のオフ期間においてのみ成立する式であり、スイッチングトランジスタＭ１のオン期間において端子電圧ＶＲＥＦは実質的に０Ｖである。
【0045】
【数3】
【0046】
式（４）から分かるように、スイッチングトランジスタＭ１のオフ期間における端子電圧ＶＲＥＦは出力電圧ＶＯＵＴの情報を含む。このため、端子電圧ＶＲＥＦに基づきトランジスタＭ１をスイッチング駆動すれば出力電圧ＶＯＵＴを所望の電圧にて安定化させることができる。制御電圧生成回路１１０では、スイッチングトランジスタＭ１のオフ期間における端子電圧ＶＲＥＦをサンプリングすることで制御電圧ＶＲＥＦＳを生成する。このため、制御電圧ＶＲＥＦＳは、スイッチングトランジスタＭ１のオフ期間における端子電圧ＶＲＥＦの値を有するとみなすことができる。
【0047】
基本的にスイッチングトランジスタＭ１が電流連続モードにて駆動されるようＤＣ／ＤＣコンバータ１が設計される。スイッチング制御回路１００では、電流連続モードにおいて制御電圧ＶＲＥＦＳが所定の内部設定電圧ＶＩＮＴＲＥＦと一致するように帰還制御を行うことができる。一方で、式（４）における端子電圧ＶＲＥＦを制御電圧ＶＲＥＦＳとみなすことができるので当該帰還制御により出力電圧ＶＯＵＴは下記式（５）を満たすよう安定化される。式（５）の右辺で示される電圧を目標電圧ＶＴＧと称する。即ち、目標電圧ＶＴＧは式（６）にて表される。内部設定電圧ＶＩＮＴＲＥＦは正の直流電圧値（例えば数１００ｍＶ）を有する。
【0048】
【数4】
【0049】
図４にＤＣ／ＤＣコンバータ１のタイミングチャートを示す。図４では、電流連続モードにてスイッチングトランジスタＭ１がスイッチング駆動され且つ出力電圧ＶＯＵＴが目標電圧ＴＧ近辺にて安定化された状態が想定されている。図４において波形６１１～６１５は、夫々、出力電圧ＶＯＵＴ、スイッチ電圧ＶＳＷ、端子電圧ＶＲＥＦ、制御電圧ＶＲＥＦＳ、スロープ電圧ＶＳＬＰの波形である。図４において波形６１６～６１８は、夫々、信号ＳＣＭＰ、ＳＣＮＴ、ＳＤＲＶの波形である。図４において波形６１９はスイッチングトランジスタＭ１の状態を示す波形である。
【0050】
図４を参照し、時刻ｔＡ１の直前時刻を起点にＤＣ／ＤＣコンバータ１の動作を説明する。時間の進行につれて、時刻ｔＡ１、ｔＡ２、ｔＡ３、ｔＡ４、ｔＡ５、ｔＡ６が、この順番で訪れるものとする。尚、ここでは、説明の簡略化のため、制御信号ＳＣＮＴの信号レベル変化からスイッチングトランジスタＭ１の状態変化との間における遅延を無視する。また、スイッチングトランジスタＭ１がスイッチングされる周期をスイッチング周期と称する。スイッチング周期の長さはスイッチングトランジスタＭ１のスイッチング周波数ｆＳＷの逆数に等しい。
【0051】
時刻ｔＡ１の直前では制御信号ＳＣＮＴがハイレベルを有しているため、スイッチングトランジスタＭ１がオン状態にあり、故にスイッチ電圧ＶＳＷは略０Ｖである（概ねグランドＧＮＤ１の電位に等しい）。制御信号ＳＣＮＴのハイレベル期間ではトランジスタ１２３がオン状態にある（図３参照）。このため、時刻ｔＡ１の直前においてスロープ電圧ＶＳＬＰは０Ｖである（即ちグランドＧＮＤ１の電位に等しい）。
【0052】
時刻ｔＡ１にて制御信号ＳＣＮＴにダウンエッジが発生し、制御信号ＳＣＮＴのダウンエッジに応答して駆動信号ＳＤＲＶにダウンエッジが発生する。このため、時刻ｔＡ１にてスイッチングトランジスタＭ１がターンオフされる。スイッチングトランジスタＭ１のターンオフに伴ってスイッチ電圧ＶＳＷが急峻に上昇し、リンギングを経て上記式（１）を満たす電圧となる。上述したように、制御電圧生成回路１１０は、端子ＦＢに流入する電流ＩＦＢ（式（２）を満たす電流ＩＦＢ）を抵抗ＲＲＥＦに供給するため、端子電圧ＶＲＥＦの波形とスイッチ電圧ＶＳＷの波形とは相似の関係にある。
【0053】
制御電圧生成回路１１０は端子電圧ＶＲＥＦをサンプリングして保持する機能を持つ。スイッチングトランジスタＭ１がターンオフされてから所定時間ΔＴ１が経過するまでは、回路１１０は前回保持した端子電圧ＶＲＥＦにて制御電圧ＶＲＥＦＳを維持する。スイッチングトランジスタＭ１のターンオフに伴って発生するスイッチ電圧ＶＳＷのリンギングの影響を排除するためである。スイッチングトランジスタＭ１がターンオフされてから所定時間ΔＴ１が経過すると、回路１１０は端子電圧ＶＲＥＦのサンプリングを開始し、サンプリングした端子電圧ＶＲＥＦを制御電圧ＶＲＥＦＳに設定する。スイッチングトランジスタＭ１がターンオフされてから所定時間ΔＴ２が経過した時点にて、回路１１０は端子電圧ＶＲＥＦのサンプリングを終了し、その時点における端子電圧ＶＲＥＦを保持する。以後、次回のサンプリングが開始されるまで、回路１１０は保持した端子電圧ＶＲＥＦを制御電圧ＶＲＥＦＳに設定する（即ち、保持した端子電圧ＶＲＥＦにて制御電圧ＶＲＥＦＳを維持する）。図４において斜線領域は上記のサンプリングが行われるサンプリング期間を表している。所定時間ΔＴ２は所定時間ΔＴ１より長い。スイッチングトランジスタＭ１のオフ期間の長さの最小値として想定される最小オン時間よりも所定時間ΔＴ２が短くなるよう、所定時間ΔＴ２が設定される。
【0054】
時刻ｔＡ２は時刻ｔＡ１よりも所定時間ΔＴ１だけ後の時刻であり、時刻ｔＡ３は時刻ｔＡ１よりも所定時間ΔＴ２だけ後の時刻である。このため、時刻ｔＡ１から時刻ｔＡ２の直前までは、回路１１０が前回保持した端子電圧ＶＲＥＦにて制御電圧ＶＲＥＦＳが維持される。時刻ｔＡ２及びｔＡ３間では、時刻ｔＡ２及びｔＡ３における端子電圧ＶＲＥＦがそのまま制御電圧ＶＲＥＦＳに設定される。そして、回路１１０により時刻ｔＡ３における端子電圧ＶＲＥＦが保持され、時刻ｔＡ３以降、次回のサンプリングが開始される後述の時刻ｔＡ６まで、回路１１０は時刻ｔＡ３における端子電圧ＶＲＥＦにて制御電圧ＶＲＥＦＳを維持する。図４では、保持される制御電圧ＶＲＥＦＳが上記の内部設定電圧ＶＩＮＴＲＥＦと一致する状況が想定されている。
【0055】
一方、時刻ｔＡ１における制御信号ＳＣＮＴのダウンエッジに伴い、時刻ｔＡ１からスロープ電圧ＶＳＬＰが上昇を開始する。時刻ｔＡ３よりも後の時刻ｔＡ４において“ＶＳＬＰ＜ＶＲＥＦＳ”の状態から“ＶＳＬＰ＞ＶＲＥＦＳ”の状態に切り替わる。この切り替わりに応答して、比較結果信号ＳＣＭＰにダウンエッジが発生する。制御ロジック１４０は比較結果信号ＳＣＭＰのダウンエッジに応答して制御信号ＳＣＮＴにアップエッジを生じさせる。従って、時刻ｔＡ４にて制御信号ＳＣＮＴにアップエッジが生じる。制御信号ＳＣＮＴのアップエッジに応答して駆動信号ＳＤＲＶにアップエッジが発生する。このため、時刻ｔＡ４にてスイッチングトランジスタＭ１がターンオンされる。スイッチングトランジスタＭ１のターンオンに伴ってスイッチ電圧ＶＳＷが急峻に低下し、連動して端子電圧ＶＲＥＦも急峻に低下する。
【0056】
また、時刻ｔＡ４における制御信号ＳＣＮＴのアップエッジに伴い、トランジスタ１２３がターンオンするのでスロープ電圧ＶＳＬＰは０Ｖへと急峻に低下する。スロープ電圧ＶＳＬＰの低下に伴って“ＶＳＬＰ＜ＶＲＥＦＳ”の状態に戻るため、比較結果信号ＳＣＭＰにアップエッジが生じる。結果、各スイッチング周期において比較結果信号ＳＣＭＰのローレベル期間の長さは微小である。
【0057】
時刻ｔＡ４から所定のオン時間ＴＯＮが経過すると、制御ロジック１４０は制御信号ＳＣＮＴにダウンエッジを発生させる。時刻ｔＡ５は時刻ｔＡ４からオン時間ＴＯＮだけ後の時刻である。時刻ｔＡ５における制御信号ＳＣＮＴのダウンエッジに応答して駆動信号ＳＤＲＶにダウンエッジが発生する。このため、時刻ｔＡ５にてスイッチングトランジスタＭ１がターンオフされる。時刻ｔＡ６は時刻ｔＡ５から所定時間ΔＴ１だけ後の時刻である。
【0058】
各スイッチング周期においてスイッチングトランジスタＭ１がオン状態とされる時間はオン時間ＴＯＮであり、スイッチングトランジスタＭ１がオフ状態とされる時間はオフ時間ＴＯＦＦである。時刻ｔＡ１から時刻ｔＡ５までの期間に関しては、時刻ｔＡ１及びｔＡ４間の長さがオフ時間ＴＯＦＦであり、時刻ｔＡ４及びｔＡ５間の長さがオン時間ＴＯＮである。
【0059】
制御ロジック１４０において、予め定められた固定時間（所定のコンスタントオン時間）がオン時間ＴＯＮに設定される。これに対し、オフ時間ＴＯＦＦは制御電圧ＶＲＥＦＳに応じて変動し得る。ここで、“ＶＲＥＦＳ＝ＶＩＮＴＲＥＦ”であるときのオフ時間ＴＯＦＦを、特に基準オフ時間と称する。基準オフ時間と固定されたオン時間ＴＯＮとの和は、基準スイッチング周波数ｆＯの逆数に等しい。
【0060】
基準スイッチング周波数ｆＯは電源制御装置１０の仕様において定められた周波数であり、電流連続モードにおいて二次側出力電力ＰＷＯＵＴが一定に保持されているとき、スイッチング周波数ｆＳＷは基準スイッチング周波数ｆＯに等しい（但し、スイッチング周波数ｆＳＷに対してジッタが付与されていないと仮定）。“ＶＲＥＦＳ＝ＶＩＮＴＲＥＦ”が成立するときにおいてオフ時間ＴＯＦＦとオン時間ＴＯＮとの和が時間（１／ｆＯ）と等しくなるよう、電流源１２１は内部設定電圧ＶＩＮＴＲＥＦに応じた電流Ｉａを発生させれば良い。
【0061】
二次側出力電力ＰＷＯＵＴは出力電圧ＶＯＵＴと出力電流ＩＯＵＴの積で表され、負荷ＬＤの消費電力に相当する。二次側出力電力ＰＷＯＵＴは、以下、単に出力電力ＰＷＯＵＴと表記され得る。出力電圧ＶＯＵＴが安定化されることを想定すれば、出力電力ＰＷＯＵＴの増大、減少は、出力電流ＩＯＵＴの増大、減少を意味する。
【0062】
図５に電流連続モードにおける一次側電流ＩＰ及び二次側電流ＩＳの波形を示す。図６に電流不連続モードにおける一次側電流ＩＰ及び二次側電流ＩＳの波形を示す。以下、電流連続モード（Continuous Current Mode）はＣＣＭと略記されることがあり、電流不連続モード（Discontinuous Current Mode）はＤＣＭと略記されることがある。各スイッチング周期はスイッチングトランジスタＭ１のターンオンから始まると考える。各スイッチング周期では、スイッチングトランジスタＭ１のオン期間において一次側電流ＩＰが増大してゆき、その後、スイッチングトランジスタＭ１がターンオフされると二次側電流ＩＳが発生する。スイッチングトランジスタＭ１のオフ期間において二次側電流ＩＳは徐々に減少してゆく。電流連続モードでは、スイッチングトランジスタＭ１のオフ期間において二次側電流ＩＳがゼロにまで減少する前に、スイッチングトランジスタＭ１がターンオンされる（即ち次のスイッチング周期が始まる）。電流不連続モードでは、スイッチングトランジスタＭ１のオフ期間において二次側電流ＩＳがゼロにまで減少した後に、スイッチングトランジスタＭ１がターンオンされる（即ち次のスイッチング周期が始まる）。
【0063】
スイッチング制御回路１００の動作モードにはＣＣＭとＤＣＭがある。即ち、スイッチング制御回路１００は、ＣＣＭを動作モードとして用いてスイッチングトランジスタＭ１のスイッチング駆動を行うことができ、またＤＣＭを動作モードとして用いてスイッチングトランジスタＭ１のスイッチング駆動を行うことができる。スイッチング制御回路１００は、負荷が比較的重いときに（即ち出力電力ＰＷＯＵＴが比較的大きいときに）ＣＣＭを動作モードとして用い、負荷が比較的軽いときに（即ち出力電力ＰＷＯＵＴが比較的小さいときに）ＤＣＭを動作モードとして用いる。
【0064】
ＣＣＭにおいて出力電力ＰＷＯＵＴが一定電力に維持され且つ出力電圧ＶＯＵＴが目標電圧ＶＴＧと一致する状態を、第１平衡状態と称する。
【0065】
第１平衡状態を起点に、出力電力ＰＷＯＵＴが一定電力から増大したときの挙動を説明する。ＣＣＭにおいて出力電力ＰＷＯＵＴが一定電力から増大すると、一時的に出力電圧ＶＯＵＴが目標電圧ＶＴＧより低くなる。出力電圧ＶＯＵＴの低下は制御電圧ＶＲＥＦＳの低下を通じてオフ時間ＴＯＦＦの減少をもたらす。オフ時間ＴＯＦＦの減少は、一次側電流ＩＰの平均電流及び二次側電流ＩＳの平均電流の増大をもたらし、出力電圧ＶＯＵＴが上昇する。そして、再び出力電圧ＶＯＵＴが目標電圧ＶＴＧと一致する状態に戻る。第１平衡状態を起点に出力電力ＰＷＯＵＴが増大した後に、再び“ＶＯＵＴ＝ＶＴＧ”にて安定化した状態を第２平衡状態と称する。第２平衡状態における一次側電流ＩＰの平均電流及び二次側電流ＩＳの平均電流は、第１平衡状態におけるそれらよりも大きくなる。
【0066】
第１平衡状態を起点に、出力電力ＰＷＯＵＴが一定電力から減少したときの挙動を説明する。ＣＣＭにおいて出力電力ＰＷＯＵＴが一定電力から減少すると、一時的に出力電圧ＶＯＵＴが目標電圧ＶＴＧより高くなる。出力電圧ＶＯＵＴの上昇は制御電圧ＶＲＥＦＳの上昇を通じてオフ時間ＴＯＦＦの増大をもたらす。オフ時間ＴＯＦＦの増大は、一次側電流ＩＰの平均電流及び二次側電流ＩＳの平均電流の減少をもたらし、出力電圧ＶＯＵＴが低下する。そして、再び出力電圧ＶＯＵＴが目標電圧ＶＴＧと一致する状態に戻る。第１平衡状態を起点に出力電力ＰＷＯＵＴが減少した後に、再び“ＶＯＵＴ＝ＶＴＧ” にて安定化した状態を第３平衡状態と称する。第３平衡状態における一次側電流ＩＰの平均電流及び二次側電流ＩＳの平均電流は、第１平衡状態におけるそれらよりも小さくなる。
【0067】
図７に、出力電力ＰＷＯＵＴとスイッチング周波数ｆＳＷとの関係を示す。但し、図７では、スイッチング周波数ｆＳＷへのジッタの付与が無いと仮定している。動作モードがＣＣＭである限りは、出力電力ＰＷＯＵＴが変動しても過渡応答を経て“ＶＲＥＦＳ＝ＶＩＮＴＲＥＦ”の状態に戻る。このため、動作モードがＣＣＭであるとき、過渡応答時を無視し且つスイッチング周波数ｆＳＷへのジッタの付与が無いと仮定すれば、出力電力ＰＷＯＵＴに依存せずスイッチング周波数ｆＳＷは基準スイッチング周波数ｆＯと一致する。出力電力ＰＷＯＵＴが或る境界電力ＰＷＢより高いとき、動作モードはＣＣＭである。出力電力ＰＷＯＵＴが境界電力ＰＷＢを下回ると、動作モードはＤＣＭとなる。
【0068】
上述の第３平衡状態を起点に更に出力電力ＰＷＯＵＴが一定量以上低下すると、動作モードがＣＣＭからＤＣＭに移行する。これについて説明を加える。第３平衡状態を起点に更に出力電力ＰＷＯＵＴが一定量以上低下すると、出力電圧ＶＯＵＴが目標電圧ＶＴＧより高くなる。出力電圧ＶＯＵＴの上昇は制御電圧ＶＲＥＦＳの上昇を通じてオフ時間ＴＯＦＦの増大をもたらす。ここにおけるオフ時間ＴＯＦＦの増大は、スイッチングトランジスタＭ１のオフ期間中における“ＩＳ＝０”をもたらし、ＣＣＭからＤＣＭに移行する。ＤＣＭにおいてもオン時間ＴＯＮに対応する電力が一次側から二次側に伝達されるため、ＤＣＭでは“ＶＯＵＴ＞ＶＴＧ”の状態が継続し得る。
【0069】
ＤＣＭではオン時間ＴＯＮが不変のままオフ時間ＴＯＦＦがＣＣＭよりも増大するため、ＤＣＭでのスイッチング周波数ｆＳＷは基準スイッチング周波数ｆＯより低くなる。ＤＣＭにおいて出力電力ＰＷＯＵＴが減少するほど制御電圧ＶＲＥＦＳの上昇を通じてスイッチング周波数ｆＳＷが低下する。尚、動作モードがＤＣＭとされる状態から出力電力ＰＷＯＵＴが必要量以上増大すると、出力電圧ＶＯＵＴの低下を通じて制御電圧ＶＲＥＦＳが低下し、スイッチング周波数ｆＳＷの上昇及び一次側から二次側への電力伝達量の増大を伴ってＣＣＭに戻る。
【0070】
図８は出力電力ＰＷＯＵＴの変動に対する応答を示すタイミングチャートである。図８において、期間６３１～６３３における動作モードはＣＣＭである。期間６３１は上述の第１平衡状態に対応する。期間６３１及び６３２の境界において出力電流ＩＯＵＴの増大により出力電力ＰＷＯＵＴが増大する。期間６３２及び６３３は出力電力ＰＷＯＵＴの増大に伴う過渡応答期間である。期間６３２にて一時的にスイッチング周波数ｆＳＷが高まることで一次側電流ＩＰの平均電流が高まってゆく。その後、期間６３３にてスイッチング周波数ｆＳＷが徐々に基準スイッチング周波数ｆＯへと戻っていく。更にその後、出力電流ＩＯＵＴの低下により出力電力ＰＷＯＵＴが低下し、動作モードがＣＣＭからＤＣＭに移行する様子が図８に示される。
【0071】
［ジッタの付与について］
ここまでの説明は、スイッチング周波数ｆＳＷに対してジッタが付与されていないことを前提としている。以下では、ジッタの付与も考慮した説明を行う。尚、本明細書において、ジッタの付与とは、特に記述なき限り、スイッチング周波数ｆＳＷに対するジッタの付与を意味する。
ここまでの説明は、スイッチング周波数ｆＳＷに対してジッタが付与されていないことを前提としている。以下では、ジッタの付与も考慮した説明を行う。尚、本明細書において、ジッタの付与とは、特に記述なき限り、スイッチング周波数ｆＳＷに対するジッタの付与を意味する。
【0072】
図９に、図３に示される電流源１２１の内部回路と、その周辺回路と、を示す。電流源１２１は、オペアンプ１２１ａ、トランジスタ１２１ｂ、１２１ｄ及び１２１ｅ、並びに、抵抗１２１ｃを備える。トランジスタ１２１ｂはＮチャネル型のＭＯＳＦＥＴであり、トランジスタ１２１ｄ及び１２１ｅはＰチャネル型のＭＯＳＦＥＴである。
【0073】
オペアンプ１２１ａの非反転入力端子に電圧Ｖａが印加される。オペアンプ１２１ａの出力端子はトランジスタ１２１ｂのゲートに接続される。オペアンプ１２１ａの反転入力端子はトランジスタ１２１ｂのソースに接続されると共に抵抗１２１ｃを介してグランドＧＮＤ１に接続される。トランジスタ１２１ｂのドレインは、トランジスタ１２１ｄのゲート及びドレイン並びにトランジスタ１２１ｅのゲートに接続される。トランジスタ１２１ｄ及び１２１ｅの各ソースに対し内部電源電圧ＶＲＥＧが印加される。電源制御装置１に設けられた図示されない内部電源回路は入力電圧ＶＩＮに基づき内部電源電圧ＶＲＥＧを生成する。内部電源電圧ＶＲＥＧは所定の正の直流電圧である。トランジスタ１２１ｅのドレインはノード１２４に接続される。
【0074】
オペアンプ１２１ａは、抵抗１２１ｃの両端間電圧が電圧Ｖａと一致するようにトランジスタ１２１ｂのゲート電位を制御する。抵抗１２１ｃの両端間電圧は、トランジスタ１２１ｂのドレイン電流が抵抗１２１ｃに流れることで発生する抵抗１２１ｃでの電圧降下である。トランジスタ１２１ｂのドレイン電流はトランジスタ１２１ｄのドレイン電流と一致する。トランジスタ１２１ｄ及び１２１ｅによりカレントミラー回路が形成されるため、トランジスタ１２１ｄのドレイン電流に比例するドレイン電流がトランジスタ１２１ｅに発生する。トランジスタ１２１ｅのドレイン電流がノード１２４に向けて供給される電流Ｉａである。
【0075】
ジッタ付与回路２００は電圧Ｖａを生成してオペアンプ１２１ａの非反転入力端子に供給する。ジッタ付与回路２００が動作するとき、ジッタ付与回路２００により動作Ｖａが変動される。後述されるように、ジッタ制御回路３００の制御の下、ジッタ付与回路２００の動作は停止することがある。以下の説明において、ジッタ付与状態とはジッタ付与回路２００が動作することで電圧Ｖａが変動する状態を指し、ジッタ付与状態では電圧Ｖａの変動によりスイッチング周波数ｆＳＷにジッタ（揺らぎ）が付与される。一方、ジッタ付与回路２００の動作が停止している状態をジッタ停止状態と称する。ジッタ停止状態では電圧Ｖａが固定される。
【0076】
電圧Ｖａが上昇すれば電流Ｉａが増大する。電流Ｉａの増大は、スイッチングトランジスタＭ１のオフ期間におけるスロープ電圧ＶＳＬＰの傾きを増大させる。ＣＣＭにおいて、スロープ電圧ＶＳＬＰの傾きの増大はオフ時間ＴＯＦＦの減少を通じてスイッチング周波数ｆＳＷを上昇させる（ＤＣＭでも同様）。逆に、電圧Ｖａが低下すれば電流Ｉａが減少する。電流Ｉａの減少は、スイッチングトランジスタＭ１のオフ期間におけるスロープ電圧ＶＳＬＰの傾きを減少させる。ＣＣＭにおいて、スロープ電圧ＶＳＬＰの傾きの減少はオフ時間ＴＯＦＦの増大を通じてスイッチング周波数ｆＳＷを低下させる（ＤＣＭでも同様）。
【0077】
図１０に、ＣＣＭにおけるジッタ付与状態において、電圧Ｖａ、電流Ｉａ及びスイッチング周波数ｆＳＷが変動する様子を示す。ジッタ付与状態において、ジッタ付与回路２００は９つの電圧Ｖ［１］～Ｖ［９］の何れかを電圧Ｖａに設定する。この結果、電流源１２１にて電流Ｉ［１］～Ｉ［９］の何れかが電流Ｉａに設定される。すると、ＣＣＭにおけるジッタ付与状態において、スイッチング周波数ｆＳＷは９つの周波数ｆ［１］～ｆ［９］の何れかに設定される。任意の整数ｉに関して、電圧Ｖ［ｉ］が電圧Ｖａに設定されるとき、電流Ｉ［ｉ］が電流Ｉａに設定され、周波数ｆ［ｉ］がスイッチング周波数ｆＳＷに設定される。尚、周波数ｆ［ｉ］がスイッチング周波数ｆＳＷに設定されるとは、スイッチング周波数ｆＳＷの目標が周波数ｆ［ｉ］に設定されることを意味し、過渡応答時などにおいて、ずれが発生することもある。
【0078】
任意の整数ｉに関して、“Ｖ［ｉ］＞Ｖ［ｉ＋１］”、“Ｉ［ｉ］＞Ｉ［ｉ＋１］”且つ“ｆ［ｉ］＞ｆ［ｉ＋１］”が成立する。任意の整数ｉに関して周波数ｆ［ｉ］は周波数ｆ［ｉ＋１］よりもステップ量Δｆだけ高い。例えば、周波数ｆ［１］、ｆ［５］、ｆ［９］は、夫々、３８１ｋＨｚ、３６３ｋＨｚ、３４５ｋＨｚである。この場合、任意の整数ｉに関して周波数ｆ［ｉ］は周波数ｆ［ｉ＋１］よりも４．５ｋＨｚだけ高い（即ち、ステップ量Δｆは４．５ｋＨｚである）。周波数ｆ［５］は基準スイッチング周波数ｆＯと一致する。このため、ＣＣＭで、ジッタ付与状態において、スイッチング周波数ｆＳＷは周波数（ｆＯ＋４・Δｆ）から周波数（ｆＯ－４・Δｆ）までの範囲で変動する。
【0079】
ジッタ付与状態において、ジッタ付与回路２００は第１～第９単位期間を設ける。第ｉ単位期間は電圧Ｖ［ｉ］が電圧Ｖａに設定される期間である。ジッタ付与状態において、ジッタ付与回路２００はサイクル動作を実行する。サイクル動作では、第５単位期間から出発して、第４、第３、第２、第１単位期間をこの順番で設け、その後、第２、第３、第４、第５、第６、第７、第８、第９単位期間をこの順番で設け、更にその後、第８、第７、第６単位期間をこの順番で設けてから第５単位期間に戻る。つまり、サイクル動作において、ジッタ付与回路２００は、電圧Ｖ［５］が電圧Ｖａに設定される状態から、電圧Ｖａを電圧Ｖ［５］から電圧Ｖ［１］に向けて段階的に上昇させてゆき、その後、電圧Ｖａを電圧Ｖ［１］から電圧Ｖ［９］に向けて段階的に低下させ、更にその後、電圧Ｖａを電圧Ｖ［９］から電圧Ｖ［５］に向けて段階的に上昇させる。各単位期間は所定の単位時間ＴＳＴＥＰ分の長さを有する。単位時間ＴＳＴＥＰは例えば５００μ秒であり、この場合、１回分のサイクル動作は８ミリ秒の長さを持つ。
【0080】
ジッタ付与状態において、ジッタ付与回路２００は上述のサイクル動作を繰り返す。このため、ＣＣＭにおいてジッタ付与回路２００が動作しているとき、スイッチング周波数ｆＳＷは周波数ｆ［１］から周波数ｆ［９］までの周波数範囲で繰り返し上下動する。これにより、スイッチング周波数ｆＳＷに関してスペクトラム拡散の作用が得られ、ＤＣ／ＤＣコンバータ１（電源制御装置１０）の放射ノイズにおいてピークレベルの低減が図られる。
【0081】
ジッタ付与回路２００は例えば内部電源電圧ＶＲＥＧを複数の分圧抵抗で分圧し、分圧により得られた電圧を電圧Ｖａとして出力する回路であって良い。この際、ジッタ付与回路２００は、図１０に示す電圧Ｖａのステップ変化が得られるよう、分圧比（即ち内部電源電圧ＶＲＥＧと電圧Ｖａとの比）を単位時間ＴＳＴＥＰが経過するごとに変更する。ラダー抵抗器を有するＤＡコンバータを用いてジッタ付与回路２００が形成されて良い。
【0082】
ジッタ停止状態では、所定の固定電圧が電圧Ｖａとしてオペアンプ１２１の非反転入力端子に供給される。ここにおける固定電圧は電圧Ｖ［５］である。従ってＣＣＭにてジッタ付与回路２００の動作が停止している場合、過渡応答を無視すれば、“ｆＳＷ＝ｆ［５］”で維持される。ジッタ停止状態において、オペアンプ１２１の非反転入力端子に対し、ジッタ付与回路２００から電圧Ｖ［５］が供給されても良いし、図示されない他の回路から電圧Ｖ［５］が供給されても良い。尚、ジッタ付与状態にてスイッチング周波数ｆＳＷが９段階で可変設定される例を挙げたが、ジッタ付与状態におけるスイッチング周波数ｆＳＷの変更の段階数は９以外でも良い。
【0083】
図１１に、仮想構成における出力電力ＰＷＯＵＴとスイッチング周波数ｆＳＷとの関係を示す。仮想構成では、動作モードがＣＣＭ及びＤＣＭの何れであるかに関係なく、常にスイッチング周波数ｆＳＷに対してジッタが付与される。図１１において斜線領域は、仮想構成におけるスイッチング周波数ｆＳＷの変動範囲を表す。
【0084】
ジッタの付与によりノイズのピークレベルを低減させる効果が得られるが、スイッチング周波数ｆＳＷを意図的に変動させる分、出力電圧ＶＯＵＴに幾分のリプルが発生する。ＣＣＭであれば、意図した通りにスイッチング周波数ｆＳＷを変動させることができ、生じる出力電圧ＶＯＵＴのリプルも許容できる程度に小さい。
【0085】
一方、ＤＣＭは、出力電力ＰＷＯＵＴに応じてスイッチング周波数ｆＳＷが比較的大きく変動する動作モードであるため、ＤＣＭにおいてジッタを意図的に付与すると、スイッチング周波数ｆＳＷが不安定となりやすい。またＤＣＭでは、スイッチングトランジスタＭ１のオフ期間にて“ＩＳ＝０”となった後、スイッチ電圧ＶＳＷが振動する。この振動の影響を受けて制御電圧ＶＲＥＦＳが適正電圧からずれることもあり、そのようなずれもスイッチング周波数ｆＳＷの不安定化に繋がる。特に、動作モードがＤＣＭからＣＣＭに遷移するタイミング周辺において、ジッタが継続付与されているとスイッチン周波数ｆＳＷが過度に不安定となり、出力電圧ＶＯＵＴに大きなリプルを招きうる。ＣＣＭからＤＣＭに遷移するタイミング周辺についても同様である。
【0086】
これを考慮し、電源制御装置１０には、ジッタ付与回路２００の動作を制御するためのジッタ制御回路３００が設けられる。ジッタ制御回路３００は、ジッタ付与回路２００の制御（動作制御）を通じてスイッチング周波巣ｆＳＷに対するジッタの付与有無を制御する。即ち、ジッタ制御回路３００は、所定の指標に従って、ジッタ付与回路２００の状態をジッタ付与状態又はジッタ停止状態に切り替え設定する。特にジッタ制御回路３００は、ＤＣＭにおいてジッタ付与回路２００の状態をジッタ停止状態に設定することでスイッチング周波数ｆＳＷに対するジッタの付与を停止する。これにより、スイッチン周波数ｆＳＷが過度に不安定となることが抑制され、結果、出力電圧ＶＯＵＴのリプル低減が図られる。尚、ここでは、ジッタ付与回路２００とは別にジッタ制御回路３００が設けられると考えるが、ジッタ制御回路３００の内部にジッタ付与回路２００が設けられると解しても良い。
【0087】
以下、複数の実施例の中で、幾つかの具体的な動作例、応用技術、変形技術等を説明する。本実施形態にて上述した事項は、特に記述無き限り且つ矛盾無き限り、以下の各実施例に適用される。各実施例において、上述の事項と矛盾する事項がある場合には、各実施例での記載が優先されて良い。また矛盾無き限り、以下に示す複数の実施例の内、任意の実施例に記載した事項を、他の任意の実施例に適用することもできる（即ち複数の実施例の内の任意の２以上の実施例を組み合わせることも可能である）。
【0088】
＜＜第１実施例＞＞
第１実施例を説明する。図７等から理解されるよう、動作モードがＣＣＭであるときのスイッチング周波数ｆＳＷは動作モードがＤＣＭであるときのスイッチング周波数ｆＳＷよりも高い。
第１実施例を説明する。図７等から理解されるよう、動作モードがＣＣＭであるときのスイッチング周波数ｆＳＷは動作モードがＤＣＭであるときのスイッチング周波数ｆＳＷよりも高い。
【0089】
これを考慮し、第１実施例に係るジッタ制御回路３００はスイッチング周波数ｆＳＷを検出する周波数検出回路を有し、スイッチング周波数ｆＳＷの検出結果に基づきスイッチング周波数ｆＳＷに対するジッタの付与有無を制御する。
【0090】
より具体的には、第１実施例に係るジッタ制御回路３００は、周波数検出回路にて検出されたスイッチング周波数ｆＳＷに基づき、動作モードがＣＣＭ及びＤＣＭの何れであるかを判定する。そして、動作モードがＣＣＭであると判定したとき、回路３００は回路２００の状態をジッタ付与状態に設定することでスイッチング周波数ｆＳＷにジッタを付与する。動作モードがＤＣＭであると判定したとき、回路３００は回路２００の状態をジッタ停止状態に設定することでスイッチング周波数ｆＳＷに対するジッタの付与を停止する。
【0091】
図１２に周波数検出回路３１０を有するジッタ制御回路３００＿１を示す。ジッタ制御回路３００＿１は図３のジッタ制御回路３００の例である。周波数検出回路３１０は、コンデンサ３１１、トランジスタ３１２、定電流源３１３及びコンパレータ３１４を有する。トランジスタ３１２はＮチャネル型のＭＯＳＦＥＴである。
【0092】
コンデンサ３１１の一端及びトランジスタ３１２のドレインはノード３１５に接続される。コンデンサ３１１の他端及びトランジスタ３１２のソースはグランドＧＮＤ１に接続される。トランジスタ３１２のゲートに制御信号ＳＣＮＴが入力される。定電流源３１３は、内部電源電圧ＶＲＥＧが加わる端子からノード３１５に向けて定電流を供給する。ノード３１５における電圧を電圧Ｖ３１５と称する。電圧Ｖ３１５はコンパレータ３１４の非反転入力端子に供給される。コンパレータ３１４の反転入力端子には所定の閾電圧ＶＴＨ１が供給される。閾電圧ＶＴＨ１は所定の正の直流電圧値を有する。コンパレータ３１４は、電圧Ｖ３１５と閾電圧ＶＴＨ１を比較し、比較結果に基づく信号ＳＣＭＰ１を出力する。“Ｖ３１５＞ＶＴＨ１”の成立時において信号ＳＣＭＰ１はハイレベルを有し、“Ｖ３１５＜ＶＴＨ１”の成立時において信号ＳＣＭＰ１はローレベルを有する。“Ｖ３１５＝ＶＴＨ１”の成立時において信号ＳＣＭＰ１はハイレベル又はローレベルを有する。
【0093】
ジッタ制御回路３００＿１にはジッタ用のイネーブル回路３１８が設けられる。イネーブル回路３１８は信号ＳＣＭＰ１に基づき“１”又は“０”の値を持つイネーブルＳＥＮ１を生成し、ジッタ付与回路２００に与える。“１”のイネーブルＳＥＮ１はジッタの付与を許可又は指示する信号であり、“０”のイネーブルＳＥＮ１はジッタの付与を禁止する信号である。故に、ジッタ付与回路２００はイネーブルＳＥＮ１が“１”の値を持つ期間においてジッタ付与状態に設定され、イネーブルＳＥＮ１が“０”の値を持つ期間においてジッタ停止状態に設定される。
【0094】
図１３にＤＣＭにおける幾つかの信号波形を示す。図１４にＣＣＭにおける幾つかの信号波形を示す。制御信号ＳＣＮＴのハイレベル期間においてはトランジスタ３１２がオンとなるため、電圧Ｖ３１５は実質的に０Ｖであり、故に信号ＳＣＭＰ１はローレベルを持つ。制御信号ＳＣＮＴのローレベル期間においてはトランジスタ３１２がオフとなるため、定電流源３１３からの定電流により電圧Ｖ３１５が単調に上昇する。ＤＣＭにおいてはオフ時間ＴＯＦＦが比較的長いため、各スイッチング周期において信号ＳＣＭＰ１のハイレベル期間が発生する。これに対し、ＣＣＭにおいてはオフ時間ＴＯＦＦが比較的短いため、各スイッチング周期において信号ＳＣＭＰ１はローレベルに維持される。
【0095】
イネーブル回路３１８は“ＳＥＮ１＝０”の状態において、第１切替条件が成立すれば動作モードがＣＣＭであると判定して（動作モードがＤＣＭからＣＣＭに切り替わったと判定して）イネーブルＳＥＮ１の値を“０”から“１”の値に切り替える。所定の判定時間ＴＤＥＴ１Ａ以上継続して信号ＳＣＭＰ１がローレベルに維持されるとき、第１切替条件が成立する。イネーブル回路３１８は“ＳＥＮ１＝０”の状態において、第１切替条件が不成立であれば動作モードがＤＣＭであると判定してイネーブルＳＥＮ１の値を“０”で維持する。
【0096】
イネーブル回路３１８は“ＳＥＮ１＝１”の状態において、信号ＳＣＭＰ１のアップエッジの発生有無を監視することで第２切替条件の成否を判断し、第２切替条件が成立すれば動作モードがＤＣＭであると判定して（動作モードがＣＣＭからＤＣＭに切り替わったと判定して）イネーブルＳＥＮ１の値を“１”から“０”の値に切り替える。例えば、信号ＳＣＭＰ１にアップエッジが１回でも発生すれば第２切替条件が成立する。或いは例えば、所定の判定時間ＴＤＥＴ１Ｂ内において信号ＳＣＭＰ１にアップエッジがＮＴＨ１回以上発生したとき、第２切替条件が成立するようにしても良い。イネーブル回路３１８は“ＳＥＮ１＝１”の状態において、第２切替条件が不成立であれば動作モードがＣＣＭであると判定してイネーブルＳＥＮ１の値を“１”で維持する。
【0097】
判定時間ＴＤＥＴ１Ａ及びＴＤＥＴ１Ｂは基準スイッチング周波数ｆＯの逆数よりも十分に長く、例えば、基準スイッチング周波数ｆＯの数倍～数１００倍である。判定時間ＴＤＥＴ１Ａ及びＴＤＥＴ１Ｂの一致、不一致は問わない。ＮＴＨ１は２以上の任意の整数を表す。尚、イネーブル信号ＳＥＮ１の初期値は“０”である。
【0098】
周波数検出回路３１０は、閾電圧ＶＴＨ１に基づく所定周波数と比べてスイッチング周波数ｆＳＷが高いか低いかを検出する回路である、即ちスイッチング周波数ｆＳＷを２段階に分類して検出する回路である。
【0099】
周波数検出回路３１０において、スイッチング周波数ｆＳＷを３段階以上に分類して検出し、その検出結果に基づきイネーブル信号ＳＥＮ１の値を設定しても良い。例えば、以下の変形方法が採用されて良い。当該変形方法に係る周波数検出回路３１０は、制御信号ＳＣＮＴに基づきスイッチング周波数ｆＳＷと所定の上側周波数及び所定の下側周波数の夫々との高低関係を検出する。上側周波数は下側周波数よりも高い。例えば、上側周波数は基準スイッチング周波数ｆＯより高く、下側周波数は基準スイッチング周波数ｆＯより低い。そして、“ＳＥＮ１＝０”の状態において、スイッチング周波数ｆＳＷが上側周波数よりも高いことが検出されたとき、イネーブル回路３１８は動作モードがＣＣＭであると判定して（動作モードがＤＣＭからＣＣＭに切り替わったと判定して）イネーブルＳＥＮ１の値を“０”から“１”の値に切り替える。“ＳＥＮ１＝１”の状態において、スイッチング周波数ｆＳＷが下側周波数よりも低いことが検出されたとき、イネーブル回路３１８は動作モードがＤＣＭであると判定して（動作モードがＣＣＭからＤＣＭに切り替わったと判定して）イネーブルＳＥＮ１の値を“１”から“０”の値に切り替える。
【0100】
＜＜第２実施例＞＞
第２実施例を説明する。ＤＣＭにおいては、スイッチングトランジスタＭ１のオフ期間にて二次側電流ＩＳがゼロにまで低下した後、整流ダイオードＤのアノードの電圧が自由共振により振動する。このような振動はＣＣＭでは発生しない。このため、第２実施例では、当該振動の有無を検出することで動作モードがＣＣＭ及びＤＣＭの何れであるかを判定する。
第２実施例を説明する。ＤＣＭにおいては、スイッチングトランジスタＭ１のオフ期間にて二次側電流ＩＳがゼロにまで低下した後、整流ダイオードＤのアノードの電圧が自由共振により振動する。このような振動はＣＣＭでは発生しない。このため、第２実施例では、当該振動の有無を検出することで動作モードがＣＣＭ及びＤＣＭの何れであるかを判定する。
【0101】
図１５に第２実施例に係るＤＣ／ＤＣコンバータ１の一部回路図を示す。第２実施例では、図１５のジッタ制御回路３００＿２がジッタ制御回路３００として用いられる。第２実施例では、電源制御装置１０の外部端子として端子ＺＴが設けられ、且つ、ＤＣ／ＤＣコンバータ１に分圧抵抗Ｒ２Ａ及びＲ２Ｂが設けられる。分圧抵抗Ｒ２Ａの第１端は整流ダイオードＤのアノード（従って二次側巻線Ｗ２の第１端）に接続される。分圧抵抗Ｒ２Ａの第２端は端子ＺＴに接続されると共に分圧抵抗Ｒ２Ｂの第１端に接続される。分圧抵抗Ｒ２Ｂの第２端はグランドＧＮＤ１に接続される。端子ＺＴにおける電圧を、端子電圧ＶＺＴ（対比用電圧）と称する。
【0102】
ジッタ制御回路３００＿２は、１以上のコンパレータにて構成される電圧比較回路３２１と、イネーブル回路３２２と、を備える。電圧比較回路３２１は端子ＺＴに接続されて端子電圧ＶＺＴを受ける。グランドＧＮＤ１の電位を基準に、分圧抵抗Ｒ２Ａ及びＲ２Ｂにより整流ダイオードＤのアノードの電圧が分圧され、当該分圧により端子電圧ＶＺＴが得られる。電圧比較回路３２１は、端子電圧ＶＺＴを所定の閾電圧と比較し、それらの比較結果に応じたボトム検出信号ＳＢＴＭをイネーブル回路３２２に出力する。
【0103】
ここでは、電圧比較回路３２１において２つの閾電圧ＶＺＴＨ及びＶＺＴＬが用いられることを想定する。閾電圧ＶＺＴＨ及びＶＺＴＬはグランドＧＮＤ１の電位よりも高い正の直流電圧であり、“ＶＺＴＨ＞ＶＺＴＬ”が成立する。電圧比較回路３２１は、原則としてボトム検出信号ＳＢＴＭをローレベルに維持し、以下のボトム検出条件の成立時において所定の微小時間だけボトム検出信号ＳＢＴＭをハイレベルとする。ボトム検出条件の成立のたびに微小時間だけボトム検出信号ＳＢＴＭがハイレベルとされる。
【0104】
図１６にジッタ制御回路３００＿２の動作に関わるタイミングチャートを示す。図１６では、ＤＣＭにてＤＣ／ＤＣコンバータ１が動作しているときのスイッチングトランジスタＭ１の状態と幾つかの信号波形が示される。
【0105】
電圧比較回路３２１は端子電圧ＶＺＴと閾電圧ＶＺＴＨ及びＶＺＴＬの夫々との高低関係を検出する機能を持つ。電圧比較回路３２１は、“ＶＺＴ＞ＶＺＴＨ”の成立後に“ＶＺＴ＜ＶＺＴＬ”が成立したときにボトム検出条件が成立したと判断する。図１６の例では、１スイッチング周期におけるスイッチングトランジスタＭ１のオフ期間中にボトム検出条件が３回成立し、ボトム検出条件が成立するたびにボトム検出信号ＳＢＴＭが微小時間だけハイレベルとされる。
【0106】
イネーブル回路３２２は、ボトム検出信号ＳＢＴＭに基づき“１”又は“０”の値を持つイネーブルＳＥＮ２を生成し、ジッタ付与回路２００に与える。“１”のイネーブルＳＥＮ２はジッタの付与を許可又は指示する信号であり、“０”のイネーブルＳＥＮ２はジッタの付与を禁止する信号である。故に、ジッタ付与回路２００はイネーブルＳＥＮ２が“１”の値を持つ期間においてジッタ付与状態に設定され、イネーブルＳＥＮ２が“０”の値を持つ期間においてジッタ停止状態に設定される。尚、イネーブル信号ＳＥＮ２の初期値は“０”である（但し“１”でも良い）。
【0107】
イネーブル回路３２２は、１スイッチング周期におけるスイッチングトランジスタＭ１のオフ期間中に（即ち、制御信号ＳＣＮＴにダウンエッジが生じた後、制御信号ＳＣＮＴに次のアップエッジが生じるまでに）、ボトム検出信号ＳＢＴＭに発生したアップエッジの回数（又はダウンエッジの回数）をカウントする。イネーブル回路３２２は制御信号ＳＣＮＴに基づき（又は駆動信号ＳＤＲＶに基づき）、現時点がスイッチングトランジスタＭ１のオフ期間に属するかを判定できる。
【0108】
そして、イネーブル回路３２２は、カウントされた回数が２以上であれば、動作モードがＤＣＭであると判定してイネーブル信号ＳＥＮ２に“０”の値を設定する。“ＳＥＮ２＝０”とされることでスイッチング周波数ｆＳＷに対するジッタの付与が停止される。イネーブル回路３２２は、カウントされた回数が１以下であれば、動作モードがＣＣＭであると判定してイネーブル信号ＳＥＮ２に“１”の値を設定する。“ＳＥＮ２＝１”とされることでスイッチング周波数ｆＳＷに対してジッタが付与される。動作モードがＣＣＭであるときには上述の自由振動は発生しないので、カウントされる回数が２以上になることは無いからである。
【0109】
ここでは、ノイズ等に起因する誤検出を抑制すべく、２つの閾電圧ＶＺＴＨ及びＶＺＴＬを用いる方法を説明した。しかしながら、端子電圧ＶＺＴと閾電圧ＶＺＴＬのみとの比較に基づきボトム検出信号ＳＢＴＭを生成する変形方法が採用されても良い。当該変形方法に係る電圧比較回路３２１は、“ＶＺＴ＞ＶＺＴＬ”の状態から“ＶＺＴ＜ＶＺＴＬ”の状態に遷移したときにボトム検出条件が成立したと判断する。
【0110】
＜＜第３実施例＞＞
第３実施例を説明する。スイッチングトランジスタＭ１のターンオン後、ＤＣＭにおいてはスイッチ電流ＩＳＷがゼロから上昇開始するのに対し、ＣＣＭにおいてはスイッチ電流ＩＳＷがゼロより大きい状態から上昇開始する。第３実施例では、この相違を利用して動作モードがＣＣＭ及びＤＣＭの何れであるかを判定する。
第３実施例を説明する。スイッチングトランジスタＭ１のターンオン後、ＤＣＭにおいてはスイッチ電流ＩＳＷがゼロから上昇開始するのに対し、ＣＣＭにおいてはスイッチ電流ＩＳＷがゼロより大きい状態から上昇開始する。第３実施例では、この相違を利用して動作モードがＣＣＭ及びＤＣＭの何れであるかを判定する。
【0111】
図１７に第３実施例に係るＤＣ／ＤＣコンバータ１の一部回路図を示す。第３実施例では、図１７のジッタ制御回路３００＿３がジッタ制御回路３００として用いられる。ジッタ制御回路３００＿３は、電流検出回路３３１、コンパレータ３３２及びイネーブル回路３３３を備える。
【0112】
電流検出回路３３１はスイッチ電流ＩＳＷを検出し、スイッチ電流ＩＳＷの検出値を表す電圧ＶＩを出力する。コンパレータ３３２は、電圧ＶＩを所定の閾電圧ＶＴＨ３と比較し、比較結果に応じた信号ＳＣＭＰ３を生成及び出力する。閾電圧ＶＴＨ３は正の所定電圧値を有する。コンパレータ３３２は、“ＶＩ＞ＶＴＨ３”の成立時においてハイレベルの信号ＳＣＭＰ３を出力し、“ＶＩ＜ＶＴＨ３”の成立時においてローレベルの信号ＳＣＭＰ３を出力し、“ＶＩ＝ＶＴＨ３”の成立時においてハイレベル又はローレベルの信号ＳＣＭＰ３を出力する。
【0113】
イネーブル回路３３３は、信号ＳＣＭＰ３に基づき“１”又は“０”の値を持つイネーブルＳＥＮ３を生成し、ジッタ付与回路２００に与える。“１”のイネーブルＳＥＮ３はジッタの付与を許可又は指示する信号であり、“０”のイネーブルＳＥＮ３はジッタの付与を禁止する信号である。故に、ジッタ付与回路２００はイネーブルＳＥＮ３が“１”の値を持つ期間においてジッタ付与状態に設定され、イネーブルＳＥＮ３が“０”の値を持つ期間においてジッタ停止状態に設定される。尚、イネーブル信号ＳＥＮ３の初期値は“０”である（但し“１”でも良い）。
【0114】
図１８及び図１９にジッタ制御回路３００＿３の動作に関わるタイミングチャートを示す。図１８では、ＤＣＭにてＤＣ／ＤＣコンバータ１が動作しているときの幾つかの信号波形が示される。図１９では、ＣＣＭにてＤＣ／ＤＣコンバータ１が動作しているときの幾つかの信号波形が示される。
【0115】
電圧ＶＩの値は正の比例係数にてスイッチ電流ＩＳＷの値（検出値）に比例する。“ＶＩ＝ＶＴＨ３”であるとき、スイッチ電流ＩＳＷの値は所定の閾電流ＩＴＨ３の値と一致すものとする。そうすると、電流検出回路３３１及びコンパレータ３３２によりスイッチ電流ＩＳＷと閾電流ＩＴＨ３との大小関係を判定する回路が形成される、と言える。“ＩＳＷ＞ＩＴＨ３”の成立時において信号ＳＣＭＰ３はハイレベルを有し、“ＩＳＷ＜ＩＴＨ３”の成立時において信号ＳＣＭＰ３はローレベルを有し、“ＩＳＷ＝ＩＴＨ３”の成立時において信号ＳＣＭＰ３はハイレベル又はローレベルを有する。
【0116】
イネーブル回路３３３に対して信号ＳＣＭＰ３及び制御信号ＳＣＮＴが入力される。イネーブル回路３３３は、各スイッチング周期において制御信号ＳＣＮＴにアップエッジが生じてから信号ＳＣＭＰ３にアップエッジが生じるまでの時間ＴＤ３を計測し、計測時間ＴＤ３を所定時間ＴＴＨ３と比較する。時間ＴＤ３は、スイッチングトランジスタＭ１がターンオンしてからスイッチ電流ＩＳＷが閾電流ＩＴＨ３に達するまでの時間に相当する。
【0117】
イネーブル回路３３３は、計測時間ＴＤ３が所定時間ＴＴＨ３以上であるときには動作モードがＤＣＭであると判定してイネーブル信号ＳＥＮ３に“０”の値を設定する。“ＳＥＮ３＝０”とされることでスイッチング周波数ｆＳＷに対するジッタの付与が停止される。イネーブル回路３３３は、計測時間ＴＤ３が所定時間ＴＴＨ３未満であるときには動作モードがＣＣＭであると判定してイネーブル信号ＳＥＮ３に“１”の値を設定する。“ＳＥＮ３＝１”とされることでスイッチング周波数ｆＳＷに対してジッタが付与される。
【0118】
【0119】
＜＜第４実施例＞＞
第４実施例を説明する。スイッチ電流ＩＳＷのピーク値は、ＤＣＭにおいて相対的に低く、ＣＣＭにおいて相対的に高い。第４実施例では、これを考慮してジッタの付与有無を決定する。
第４実施例を説明する。スイッチ電流ＩＳＷのピーク値は、ＤＣＭにおいて相対的に低く、ＣＣＭにおいて相対的に高い。第４実施例では、これを考慮してジッタの付与有無を決定する。
【0120】
図２０に第４実施例に係るＤＣ／ＤＣコンバータ１の一部回路図を示す。第４実施例では、図２０のジッタ制御回路３００＿４がジッタ制御回路３００として用いられる。ジッタ制御回路３００＿４は、電流検出回路３４１、コンパレータ３４２及びイネーブル回路３４３を備える。
【0121】
電流検出回路３４１はスイッチ電流ＩＳＷを検出し、スイッチ電流ＩＳＷの検出値を表す電圧ＶＩを出力する。電流検出回路３４１は図１７の電流検出回路３３１と同じものである。コンパレータ３４２は、電圧ＶＩを所定の閾電圧ＶＴＨ４と比較し、比較結果に応じた信号ＳＣＭＰ４を生成及び出力する。閾電圧ＶＴＨ４は正の所定電圧値を有する。コンパレータ３４２は、“ＶＩ＞ＶＴＨ４”の成立時においてハイレベルの信号ＳＣＭＰ４を出力し、“ＶＩ＜ＶＴＨ４”の成立時においてローレベルの信号ＳＣＭＰ４を出力し、“ＶＩ＝ＶＴＨ４”の成立時においてハイレベル又はローレベルの信号ＳＣＭＰ４を出力する。
【0122】
イネーブル回路３４３は、信号ＳＣＭＰ４に基づき“１”又は“０”の値を持つイネーブルＳＥＮ４を生成し、ジッタ付与回路２００に与える。“１”のイネーブルＳＥＮ４はジッタの付与を許可又は指示する信号であり、“０”のイネーブルＳＥＮ４はジッタの付与を禁止する信号である。故に、ジッタ付与回路２００はイネーブルＳＥＮ４が“１”の値を持つ期間においてジッタ付与状態に設定され、イネーブルＳＥＮ４が“０”の値を持つ期間においてジッタ停止状態に設定される。尚、イネーブル信号ＳＥＮ４の初期値は“０”である（但し“１”でも良い）。
【0123】
図２１及び図２２にジッタ制御回路３００＿４の動作に関わるタイミングチャートを示す。図２１では、ＤＣＭにてＤＣ／ＤＣコンバータ１が動作しているときの幾つかの信号波形が示される。図２２では、ＣＣＭにてＤＣ／ＤＣコンバータ１が動作しているときの幾つかの信号波形が示される。
【0124】
電圧ＶＩの値は正の比例係数にてスイッチ電流ＩＳＷの値（検出値）に比例する。“ＶＩ＝ＶＴＨ４”であるとき、スイッチ電流ＩＳＷの値は所定の閾電流ＩＴＨ４の値と一致すものとする。そうすると、電流検出回路３４１及びコンパレータ３４２によりスイッチ電流ＩＳＷと閾電流ＩＴＨ４との大小関係を判定する回路が形成される、と言える。“ＩＳＷ＞ＩＴＨ４”の成立時において信号ＳＣＭＰ４はハイレベルを有し、“ＩＳＷ＜ＩＴＨ４”の成立時において信号ＳＣＭＰ４はローレベルを有し、“ＩＳＷ＝ＩＴＨ４”の成立時において信号ＳＣＭＰ４はハイレベル又はローレベルを有する。
【0125】
イネーブル回路３４３に対して信号ＳＣＭＰ４及び制御信号ＳＣＮＴが入力される。イネーブル回路３４３は、信号ＳＣＭＰ４及びＳＣＮＴに基づき、スイッチングトランジスタＭ１のオン期間においてスイッチ電流ＩＳＷが閾電流ＩＴＨ４に達するかを判定する。
【0126】
イネーブル回路３４３は、制御信号ＳＣＮＴのハイレベル期間において、信号ＳＣＭＰ４がハイレベルとなる期間が存在するとき、スイッチングトランジスタＭ１のオン期間においてスイッチ電流ＩＳＷが閾電流ＩＴＨ４に達したと判定し、イネーブル信号ＳＥＮ４に“１”の値を設定する。“ＳＥＮ４＝１”とされることでスイッチング周波数ｆＳＷに対してジッタが付与される。イネーブル回路３４３は、制御信号ＳＣＮＴのハイレベル期間において、信号ＳＣＭＰ４がハイレベルとなる期間が存在しないとき、スイッチングトランジスタＭ１のオン期間においてスイッチ電流ＩＳＷが閾電流ＩＴＨ４に達しないと判定し、イネーブル信号ＳＥＮ４に“０”の値を設定する。“ＳＥＮ４＝０”とされることでスイッチング周波数ｆＳＷに対するジッタの付与が停止される。
【0127】
動作モードがＤＣＭであるとき、図２１に示す如く、スイッチ電流ＩＳＷのピークは閾電流ＩＴＨ４よりも低い。ＣＣＭに対応する図２２の例では、スイッチ電流ＩＳＷのピークが閾電流ＩＴＨ４よりも高い。但し、動作モードがＣＣＭであっても、図２３に示す如く、スイッチ電流ＩＳＷのピークが閾電流ＩＴＨ４より低くなる場合もある。尚、スイッチ電流ＩＳＷのピークが閾電流ＩＴＨ４よりも低い、高いとは、詳細には、スイッチ電流ＩＳＷのピーク値（最大値）が閾電流ＩＴＨ４の値よりも低い、高いことを意味する。
【0128】
ＣＣＭにおいて、スイッチ電流ＩＳＷのピークが閾電流ＩＴＨ４に達するか否かは出力電力ＰＷＯＵＴ（負荷ＬＤの消費電力）に依存する。動作モードがＣＣＭであるとき、スイッチングトランジスタＭ１のオン期間におけるスイッチ電流ＩＳＷの平均電流及びピークは、出力電力ＰＷＯＵＴの増大につれて増大し、出力電力ＰＷＯＵＴの減少につれて減少する。ジッタ制御回路３００＿４は、動作モードがＣＣＭであるときにおいてスイッチ電流ＩＳＷが閾電流ＩＴＨ４に達するならばイネーブル信号ＳＥＮ４に“１”の値を設定し、動作モードがＣＣＭであってもスイッチ電流ＩＳＷが閾電流ＩＴＨ４に達しないならばイネーブル信号ＳＥＮ４に“０”の値を設定することになる。
【0129】
ところで、上述したように、過電流保護回路１６０はスイッチ電流ＩＳＷと所定の保護電流ＩＯＣＰとの大小関係を検出し、その検出結果を示す過電流保護信号ＳＯＣＰを生成及び出力する。“ＩＳＷ＞ＩＯＣＰ”の成立によってハイレベルの過電流保護信号ＳＯＣＰが生成及び出力される。過電流保護信号ＳＯＣＰは制御ロジック１４０に入力される。制御ロジック１４０は制御信号ＳＣＮＴにアップエッジを生じさせた後、オン時間ＴＯＮが経過していなかったとしても、ハイレベルの過電流保護信号ＳＯＣＰを受けると、即時に、制御信号ＳＣＮＴをローレベルに切り替えることでスイッチングトランジスタＭ１をターンオフさせる。このため、スイッチング制御回路１００によりスイッチ電流ＩＳＷは保護電流ＩＯＣＰ以下に制限される（但し、制御の遅延により保護電流ＩＯＣＰを多少超えることもあり得る）。ジッタ制御回路３００＿４は、保護電流ＩＯＣＰを基準に保護電流ＩＯＣＰより小さな電流を閾電流ＩＴＨ４に設定する。例えば、ジッタ制御回路３００＿４は閾電流ＩＴＨ４を保護電流ＩＯＣＰのｋ倍に設定して良い。係数ｋは“０＜ｋ＜１”を満たす所定値（例えば０．３又は０．５）を持つ。電流検出回路３４１は過電流保護回路１６０とジッタ制御回路３００＿４とで共用される回路であって良く、この場合、過電流保護回路１６０は保護電流ＩＯＣＰと比較されるスイッチ電流ＩＳＷを、電流検出回路３４１を用いて検出する。
【0130】
閾電流ＩＴＨ４を設定するための設定端子（不図示）を電源制御装置１０の外部端子に含めておき、設定端子への入力電圧に応じて又は設定端子及びグランドＧＮＤ１間に接続される設定用抵抗の値に応じて、ジッタ制御回路３００＿４は閾電流ＩＴＨ４を可変設定しても良い。或いは、電源制御装置１０の外部回路（不図示）から電源制御装置１０に供給される設定情報に基づき、ジッタ制御回路３００＿４にて閾電流ＩＴＨ４を可変設定しても良い。
【0131】
＜＜第５実施例＞＞
第５実施例を説明する。ジッタの付与有無を切り替えたとき、ジッタの付与の内容によっては、出力電圧ＶＯＵＴのリプルが急激に悪化するおそれがある。これを考慮し、第５実施例では、付与するジッタの量を出力電力ＶＯＵＴに応じて調整する。第５実施例に示す方法は第１～第４実施例の何れに対しても適用できる。図２４に第５実施例に係るジッタ付与回路２００及びジッタ制御回路３００を示す。第５実施例に示されるイネーブル信号ＳＥＮは第１～第４実施例に示したイネーブル信号ＳＥＮ１～ＳＥＮ４の何れかを指す。第５実施例が第ｉ実施例と組み合わされるとき、第５実施例に係るイネーブル信号ＳＥＮはイネーブル信号ＳＥＮｉを指す（ここにおけるｉは１、２、３又は４）。
第５実施例を説明する。ジッタの付与有無を切り替えたとき、ジッタの付与の内容によっては、出力電圧ＶＯＵＴのリプルが急激に悪化するおそれがある。これを考慮し、第５実施例では、付与するジッタの量を出力電力ＶＯＵＴに応じて調整する。第５実施例に示す方法は第１～第４実施例の何れに対しても適用できる。図２４に第５実施例に係るジッタ付与回路２００及びジッタ制御回路３００を示す。第５実施例に示されるイネーブル信号ＳＥＮは第１～第４実施例に示したイネーブル信号ＳＥＮ１～ＳＥＮ４の何れかを指す。第５実施例が第ｉ実施例と組み合わされるとき、第５実施例に係るイネーブル信号ＳＥＮはイネーブル信号ＳＥＮｉを指す（ここにおけるｉは１、２、３又は４）。
【0132】
第５実施例に係るジッタ付与回路２００は、ジッタ付与状態においてスイッチング周波数ｆＳＷに付与するジッタの量（以下、単にジッタ量と称する）を変更可能に構成される。ジッタ量はジッタ付与状態におけるスイッチング周波数ｆＳＷの変動範囲の大きさである。図１０を参照して説明したように、ジッタ付与状態におけるジッタの付与によりスイッチング周波数ｆＳＷは周波数（ｆＯ＋４・Δｆ）から周波数（ｆＯ－４・Δｆ）までの範囲内で変動するので、ジッタ量は“８・Δｆ”で表される。第５実施例に係るジッタ付与回路２００はステップ量Δｆを変更可能に構成され、ステップ量Δｆの変更を通じてジッタ量を変更する。
【0133】
第５実施例において、ジッタ制御回路３００は、図２４に示す如くイネーブル信号ＳＥＮに加えてジッタ量指定信号ＳＪＡをジッタ付与回路２００に供給することでジッタ量を可変設定する。ジッタ量指定信号ＳＪＡによりジッタ量が指定される。ジッタ付与回路２００は、“ＳＥＮ＝１”であるとき、ジッタ量指定信号ＳＪＡでの指定内容に従うジッタ量のジッタをスイッチング周波数ｆＳＷに付与する。
【0134】
第５実施例におけるジッタ制御回路３００には電流検出回路３５１及びジッタ量指定回路３５２が設けられる。電流検出回路３５１は第３実施例における電流検出回路３３１又は第４実施例における電流検出回路３４１と同じものであり（図１７又は図２０参照）、スイッチ電流ＩＳＷを検出してスイッチ電流ＩＳＷの検出値を表す電圧ＶＩを出力する。
【0135】
ジッタ量指定回路３５２は電圧ＶＩに基づきスイッチ電流ＩＳＷのピーク値（最大値）を特定し、スイッチ電流ＩＳＷのピーク値に応じてジッタ量指定信号ＳＪＡを生成する。この際、スイッチ電流ＩＳＷのピーク値の増大につれてジッタ量（ここではステップ量Δｆ）が増加するよう、ジッタ量指定信号ＳＪＡを生成する。
【0136】
具体的には例えば、ジッタ制御回路３００は、スイッチングトランジスタＭ１のオン期間においてスイッチ電流ＩＳＷを閾電流ＩＴＨ５Ｈ及びＩＴＨ５Ｌの夫々と比較する。閾電流ＩＴＨ５Ｈ及びＩＴＨ５Ｌは“ＩＯＣＰ＞ＩＴＨ５Ｈ＞ＩＴＨ５Ｌ＞０”を満たす所定電流値を持つ（図２５及び図２６参照）。実際には、電圧ＶＩを閾電流ＩＴＨ５Ｈに対応する第１閾電圧と比較するコンパレータ、及び、電圧ＶＩを閾電流ＩＴＨ５Ｂに対応する第２閾電圧と比較するコンパレータをジッタ制御回路３００に設けておけば良い。そして、ジッタ制御回路３００は、スイッチングトランジスタＭ１のオン期間においてスイッチ電流ＩＳＷが閾電流ＩＴＨ５Ｌに達することを条件に“１”の値をイネーブル信号ＳＥＮに設定する。閾電流ＩＴＨ５Ｌは第４実施例における閾電流ＩＴＨ４に相当する。
【0137】
“１”の値がイネーブル信号ＳＥＮに設定されるとき、ジッタ量指定回路３５２はスイッチングトランジスタＭ１のオン期間においてスイッチ電流ＩＳＷが閾電流ＩＴＨ５Ｈに達するかを判定する。そして、ジッタ量指定回路３５２は、図２５に示す如くスイッチ電流ＩＳＷが閾電流ＩＴＨ５Ａに達さないならばステップ量Δｆが所定量ΔｆＬとなるように、図２６に示す如くスイッチ電流ＩＳＷが閾電流ＩＴＨ５Ｈに達するならばステップ量Δｆが所定量ΔｆＨとなるように、ジッタ量指定信号ＳＪＡを生成する。ここで、所定量ΔｆＨ及びΔｆＬは、周波数を単位として持つ量であって“ΔｆＨ＞ΔｆＬ＞０”を満たす。例えば、所定量ΔｆＨは５．０ｋＨｚであり、所定量ΔｆＬは２．５ｋＨｚである。これにより、“ＳＥＮ＝１”であっても、出力電力ＰＷＯＵＴが比較的小さい状態ではジッタ量が比較的小さくなり、出力電力ＰＷＯＵＴが比較的大きい状態ではジッタ量が比較的大きくなる。結果、ジッタの付与有無が切り替えられる近辺においては、付与され得るジッタ量が小さくなるため、出力電圧ＶＯＵＴのリプルの急激な悪化が抑制される。
【0138】
ジッタ制御回路３００は、保護電流ＩＯＣＰを基準に保護電流ＩＯＣＰより小さな２つの電流を閾電流ＩＴＨ５Ｈ及びＩＴＨ５Ｌに設定する。例えば、ジッタ制御回路３００は“ＩＴＨ５Ｈ＝ｋＨ×ＩＯＣＰ”及び“ＩＴＨ５Ｌ＝ｋＬ×ＩＯＣＰ”に従って閾電流ＩＴＨ５Ｈ及びＩＴＨ５Ｌを設定して良い。係数ｋＨ及びｋＬは“１＞ｋＨ＞ｋＬ＞０”を満たす所定値を持ち、例えば“（ｋＨ，ｋＬ）＝（０．５，０．３）”である。電流検出回路３５１は過電流保護回路１６０とジッタ制御回路３００とで共用される回路であって良く、この場合、過電流保護回路１６０は保護電流ＩＯＣＰと比較されるスイッチ電流ＩＳＷを、電流検出回路３５１を用いて検出する。
【0139】
閾電流ＩＴＨ５Ｈ及びＩＴＨ５Ｌを設定するための設定端子（不図示）を電源制御装置１０の外部端子に含めておき、設定端子への入力電圧に応じて又は設定端子及びグランドＧＮＤ１間に接続される設定用抵抗の値に応じて、ジッタ制御回路３００は閾電流ＩＴＨ５Ｈ及びＩＴＨ５Ｌを可変設定しても良い。或いは、電源制御装置１０の外部回路（不図示）から電源制御装置１０に供給される設定情報に基づき、ジッタ制御回路３００にて閾電流ＩＴＨ５Ｈ及びＩＴＨ５Ｌを可変設定しても良い。
【0140】
ステップ量Δｆの変更の変更によりジッタ量を変更する方法を説明したが、以下の変形方法が採用されても良い。変形方法においてステップ量Δｆは一定に固定される。変形方法に係るジッタ付与回路２００は、ジッタ付与状態におけるジッタの付与によりスイッチング周波数ｆＳＷを周波数（ｆＯ＋ｍ・Δｆ）から周波数（ｆＯ－ｍ・Δｆ）までの範囲内で、ステップ量Δｆごとに変動させる。変形方法に係るジッタ量指定回路３５２は、図２５に示す如くスイッチ電流ＩＳＷが閾電流ＩＴＨ５Ａに達さないならば“ｍ＝ｍＬ”となるように、図２６に示す如くスイッチ電流ＩＳＷが閾電流ＩＴＨ５Ｈに達するならば“ｍ＝ｍＨ”となるように、ジッタ量指定信号ＳＪＡを生成する。ここで、ｍＨ及びｍＬは“ｍＨ＞ｍＬ”を満たす自然数であり、例えば“（ｍＨ，ｍＬ）＝（４，２）”である。
【0141】
また、ここでは、スイッチ電流ＩＳＷのピーク値に応じてジッタ量が２段階で可変設定されているが、スイッチ電流ＩＳＷのピーク値に応じてジッタ量を３段階以上で可変設定しても良い。
【0142】
＜＜変形等＞＞
上述の各事項に対する変形技術又は補足事項等を記述する。
上述の各事項に対する変形技術又は補足事項等を記述する。
【0143】
任意の信号又は電圧に関して、上述の主旨を損なわない形で、それらのハイレベルとローレベルの関係は上述したものの逆とされ得る。
【0144】
各実施形態に示されたＦＥＴ（電界効果トランジスタ）のチャネルの種類は例示である。上述の主旨を損なわない形で、任意のＦＥＴのチャネルの種類はＰチャネル型及びＮチャネル型間で変更され得る。
【0145】
不都合が生じない限り、上述の任意のトランジスタは、任意の種類のトランジスタであって良い。例えば、ＭＯＳＦＥＴとして上述された任意のトランジスタを、不都合が生じない限り、接合型ＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はバイポーラトランジスタに置き換えることも可能である。任意のトランジスタは第１電極、第２電極及び制御電極を有する。ＦＥＴにおいては、第１及び第２電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。ＩＧＢＴにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。ＩＧＢＴに属さないバイポーラトランジスタにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。
【0146】
本開示の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本開示の実施形態の例であって、本開示ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。
【0147】
＜＜付記＞＞
上述の実施形態にて具体的構成例が示された本開示について付記を設ける。
上述の実施形態にて具体的構成例が示された本開示について付記を設ける。
【0148】
本開示の一側面に係る電源制御装置は、一次側巻線（Ｗ１）及び二次側巻線（Ｗ２）を有するトランス（ＴＲ）を用いて一次側回路における入力電圧（ＶＩＮ）から二次側回路における出力電圧（ＶＯＵＴ）を生成する絶縁型ＤＣ／ＤＣコンバータ（１）に用いられる電源制御装置（１０）であって、前記一次側巻線に対して直列に接続されたスイッチング素子（Ｍ１）と、電流連続モード又は電流不連続モードを動作モードとして前記スイッチング素子のスイッチング駆動を行うことで前記一次側回路から前記二次側回路に電力を伝達させるよう構成されたスイッチング制御回路（１００）と、前記スイッチング素子のスイッチング周波数に対してジッタを付与可能に構成されたジッタ付与回路（２００）と、前記ジッタ付与回路の制御を通じて前記スイッチング周波数に対する前記ジッタの付与有無を制御するよう構成されたジッタ制御回路（３００）と、を備え、前記ジッタ制御回路は、前記電流不連続モードにおいて前記スイッチング周波数に対する前記ジッタの付与を停止する構成（第１の構成）である。
【0149】
これにより、スイッチン周波数が過度に不安定となることが抑制され、結果、出力電圧のリプル低減が図られる。
【0150】
上記第１の構成に係る電源制御装置において（図１２～図１４参照）、前記電流連続モードにおける前記スイッチング周波数は、前記電流不連続モードにおける前記スイッチング周波数よりも高く、前記ジッタ制御回路（３００＿１）は、前記スイッチング周波数を検出する周波数検出回路（３１０）を有し、前記スイッチング周波数の検出結果に基づき、前記スイッチング周波数に対する前記ジッタの付与有無を制御する構成（第２の構成）であっても良い。
【0151】
上記第２の構成に係る電源制御装置において、前記ジッタ制御回路は、前記周波数検出回路にて検出された前記スイッチング周波数に基づき前記動作モードが前記電流連続モード及び前記電流不連続モードの何れであるかを判定し、前記動作モードが前記電流連続モードであると判定したときには前記スイッチング周波数に対して前記ジッタを付与し、前記動作モードが前記電流不連続モードであると判定したときには前記スイッチング周波数に対する前記ジッタの付与を停止する構成（第３の構成）であっても良い。
【0152】
上記第１の構成に係る電源制御装置において（図１５及び図１６参照）、前記ジッタ制御回路（３００＿２）は、前記二次側巻線に生じる電圧に基づき前記動作モードが前記電流連続モード及び前記電流不連続モードの何れであるかを判定し、前記動作モードが前記電流連続モードであると判定したときには前記スイッチング周波数に対して前記ジッタを付与し、前記動作モードが前記電流不連続モードであると判定したときには前記スイッチング周波数に対する前記ジッタの付与を停止する構成（第４の構成）であっても良い。
【0153】
上記第４の構成に係る電源制御装置において、前記ジッタ制御回路は、前記二次側巻線に生じる前記電圧に応じた対比用電圧（ＶＺＴ）を所定の閾電圧（ＶＴＨＬ）と比較することで、前記対比用電圧が前記閾電圧より高い状態から前記対比用電圧が前記閾電圧より低い状態へと変化する特定遷移を検出し、前記スイッチング素子のスイッチング駆動における１周期内に前記特定遷移が複数回検出されたときに前記動作モードが前記電流不連続モードであると判定し、前記１周期内において前記複数回の前記特定遷移が非検出であるときに前記動作モードが前記電流連続モードであると判定する構成（第５の構成）であっても良い。
【0154】
上記第１の構成に係る電源制御装置において（図１７～図１９参照）、前記ジッタ制御回路（３００＿３）は、前記スイッチング素子のオン期間において前記スイッチング素子に流れるスイッチ電流（ＩＳＷ）に基づき前記動作モードが前記電流連続モード及び前記電流不連続モードの何れであるかを判定し、前記動作モードが前記電流連続モードであると判定したときには前記スイッチング周波数に対して前記ジッタを付与し、前記動作モードが前記電流不連続モードであると判定したときには前記スイッチング周波数に対する前記ジッタの付与を停止する構成（第６の構成）であっても良い。
【0155】
上記第６の構成に係る電源制御装置において、前記ジッタ制御回路は、前記スイッチ電流と所定の閾電流（ＩＴＨ３）との大小関係を判定する回路を有して、前記スイッチング素子がターンオンしてから前記スイッチ電流が前記閾電流に達するまでの時間（ＴＤ３）を計測し、計測した時間が所定時間（ＴＴＨ３）以上であるときには前記動作モードが前記電流不連続モードであると判定し、計測した時間が前記所定時間未満であるときには前記動作モードが前記電流連続モードであると判定する構成（第７の構成）であっても良い。
【0156】
上記第１の構成に係る電源制御装置において（図２０～図２２参照）、前記ジッタ制御回路（３００＿４）は、前記スイッチング素子のオン期間において前記スイッチング素子に流れるスイッチ電流（ＩＳＷ）が所定の閾電流（ＩＴＨ４）に達するか否かを判定し、前記スイッチ電流が前記閾電流に達するときには前記スイッチング周波数に対して前記ジッタを付与し、前記スイッチ電流が前記閾電流に未達のときには前記スイッチング周波数に対する前記ジッタの付与を停止し、前記電流不連続モードにおいて前記スイッチ電流のピークは前記閾電流より低い構成（第８の構成）であっても良い。
【0157】
上記第８の構成に係る電源制御装置において、前記電流連続モードにおいて、前記出力電圧を受ける負荷の消費電力の増減に連動して前記スイッチ電流が増減し、前記ジッタ制御回路は、前記電流連続モードにおいて前記スイッチ電流が前記閾電流に達するときには前記スイッチング周波数に対して前記ジッタを付与し、前記電流連続モードにおいても前記スイッチ電流が前記閾電流に未達のときには前記スイッチング周波数に対する前記ジッタの付与を停止する構成（第９の構成）であっても良い。
【0158】
上記第８又は第９の構成に係る電源制御装置において、前記スイッチング制御回路は、前記スイッチ電流を所定の保護電流（ＩＯＣＰ）以下に制限するよう構成された過電流保護回路（１６０）を有し、前記ジッタ制御回路は、前記保護電流を基準に前記保護電流より小さな電流を前記閾電流に設定する構成（第１０の構成）であっても良い。
【0159】
上記第１～第５の構成の何れかに係る電源制御装置において（図２４～図２６参照）、前記ジッタ付与回路は、前記スイッチング周波数に付与する前記ジッタの量を変更可能に構成され、前記ジッタ制御回路は、前記ジッタ付与回路を用いて前記スイッチング周波数に前記ジッタを付与するとき、前記スイッチング素子のオン期間にて前記スイッチング素子に流れるスイッチ電流に応じて前記ジッタの量を可変設定する構成（第１１の構成）であっても良い。
【0160】
これにより、負荷の状態に応じた適正なジッタ量を付与することが可能となり、ジッタ量の適正化により出力電圧のリプル悪化が抑制される。
【0161】
上記第６～第１０の構成の何れかに係る電源制御装置において（図２４～図２６参照）、前記ジッタ付与回路は、前記スイッチング周波数に付与する前記ジッタの量を変更可能に構成され、前記ジッタ制御回路は、前記ジッタ付与回路を用いて前記スイッチング周波数に前記ジッタを付与するとき、前記スイッチ電流に応じて前記ジッタの量を可変設定する
構成（第１２の構成）であっても良い。
構成（第１２の構成）であっても良い。
【0162】
これにより、負荷の状態に応じた適正なジッタ量を付与することが可能となり、ジッタ量の適正化により出力電圧のリプル悪化が抑制される。
【0163】
上記第１～第１２の構成の何れかに係る電源制御装置において、前記スイッチング制御回路は、前記スイッチング素子のオフ期間において前記スイッチング素子と前記一次側巻線との接続ノードに生じるスイッチ電圧（ＶＳＷ）と、前記入力電圧と、の差電圧に基づき、制御電圧（ＶＲＥＦＳ）を生成するよう構成された制御電圧生成回路（１１０）を有し、前記制御電圧に基づき前記スイッチング素子のオン、オフを制御するとともに前記スイッチング周波数を制御する構成（第１３の構成）であっても良い。
【0164】
上記第１３の構成に係る電源制御装置において、前記スイッチング制御回路は、前記スイッチング素子のオフ期間において所定電位から単調に上昇するスロープ電圧（ＶＳＬＰ）を生成するよう構成されたスロープ電圧生成回路（１２０）を有して、前記制御電圧を前記スロープ電圧と比較することで前記スイッチング素子のターンオンタイミングを決定し、前記スイッチング素子のスイッチング駆動における各周期において前記スイッチング素子のオン時間（ＴＯＮ）に所定のコンスタントオン時間を設定し、前記ジッタ付与回路は、前記スイッチング素子のオフ期間における前記スロープ電圧の傾きを変動させることにより前記スイッチング周波数へ前記ジッタを付与する構成（第１４の構成）であっても良い。尚、スロープ電圧の上昇の起点となる上記所定電位は、図３の構成ではグランドＧＮＤ１であるが、グランドＧＮＤ１以外の電位であっても良い。
【符号の説明】
【0165】
１ 絶縁型ＤＣ／ＤＣコンバータ
ＶＳ 電圧源
ＬＤ 負荷
ＣＯＵＴ 出力コンデンサ
ＶＩＮ 入力電圧
ＶＯＵＴ 出力電圧
ＩＯＵＴ 出力電流
ＧＮＤ１、ＧＮＤ２ グランド
ＷＲ１Ｈ、ＷＲ１Ｌ、ＷＲ２Ｈ、ＷＲ２Ｌ 配線
１０ 電源制御装置
Ｍ１ スイッチングトランジスタ
ＩＮ 電源入力端子
ＳＷ スイッチ端子
ＧＮＤ グランド端子
ＦＢ、ＲＥＦ 出力電圧設定端子
ＲＦＢ、ＲＲＥＦ 抵抗
ＴＲ トランス
Ｗ１ 一次側巻線
Ｗ２ 二次側巻線
Ｄ 整流ダイオード
１００ スイッチング制御回路
１１０ 制御電圧生成回路
１２０ スロープ電圧生成回路
１２１ 電流源
１２２ コンデンサ
１２３ トランジスタ
１３０ コンパレータ
１４０ 制御ロジック
１５０ ドライバ
１６０ 過電流保護回路
２００ ジッタ付与回路
３００ ジッタ制御回路
ＶＲＥＦ 端子電圧
ＶＲＥＦＳ 制御電圧
ＶＳＬＰ スロープ電圧
ＳＣＭＰ 比較結果信号
ＳＣＮＴ 制御信号
ＳＤＲＶ 駆動信号
ＳＯＣＰ 過電流保護信号
ＶＳＷ スイッチ電圧
ＩＳＷ スイッチ電圧
ＩＰ 一次側電圧
ＩＳ 二次側電圧
３００＿１ ジッタ制御回路
３１０ 周波数検出回路
３１１ コンデンサ
３１２ トランジスタ
３１３ 定電流源
３１４ コンパレータ
３１８ イネーブル回路
ＶＴＨ１ 閾電圧
ＳＥＮ１ イネーブル信号
３００＿２ ジッタ制御回路
３２１ 電圧比較回路
３２２ イネーブル回路
Ｒ２Ａ、Ｒ２Ｂ 抵抗
ＶＺＴ 端子電圧
ＶＺＴＨ、ＶＺＴＬ 閾電圧
ＳＢＴＭ ボトム検出信号
ＳＥＮ２ イネーブル信号
３００＿３ ジッタ制御回路
３３１ 電流検出回路
３３２ コンパレータ
３３３ イネーブル回路
ＶＴＨ３ 閾電圧
ＳＥＮ３ イネーブル信号
３００＿４ ジッタ制御回路
３４１ 電流検出回路
３４２ コンパレータ
３４３ イネーブル回路
ＶＴＨ４ 閾電圧
ＳＥＮ４ イネーブル信号
３５１ 電流検出回路
３５２ ジッタ量指定回路
ＳＥＮ イネーブル信号
ＳＪＡ ジッタ量指定信号
ＶＳ 電圧源
ＬＤ 負荷
ＣＯＵＴ 出力コンデンサ
ＶＩＮ 入力電圧
ＶＯＵＴ 出力電圧
ＩＯＵＴ 出力電流
ＧＮＤ１、ＧＮＤ２ グランド
ＷＲ１Ｈ、ＷＲ１Ｌ、ＷＲ２Ｈ、ＷＲ２Ｌ 配線
１０ 電源制御装置
Ｍ１ スイッチングトランジスタ
ＩＮ 電源入力端子
ＳＷ スイッチ端子
ＧＮＤ グランド端子
ＦＢ、ＲＥＦ 出力電圧設定端子
ＲＦＢ、ＲＲＥＦ 抵抗
ＴＲ トランス
Ｗ１ 一次側巻線
Ｗ２ 二次側巻線
Ｄ 整流ダイオード
１００ スイッチング制御回路
１１０ 制御電圧生成回路
１２０ スロープ電圧生成回路
１２１ 電流源
１２２ コンデンサ
１２３ トランジスタ
１３０ コンパレータ
１４０ 制御ロジック
１５０ ドライバ
１６０ 過電流保護回路
２００ ジッタ付与回路
３００ ジッタ制御回路
ＶＲＥＦ 端子電圧
ＶＲＥＦＳ 制御電圧
ＶＳＬＰ スロープ電圧
ＳＣＭＰ 比較結果信号
ＳＣＮＴ 制御信号
ＳＤＲＶ 駆動信号
ＳＯＣＰ 過電流保護信号
ＶＳＷ スイッチ電圧
ＩＳＷ スイッチ電圧
ＩＰ 一次側電圧
ＩＳ 二次側電圧
３００＿１ ジッタ制御回路
３１０ 周波数検出回路
３１１ コンデンサ
３１２ トランジスタ
３１３ 定電流源
３１４ コンパレータ
３１８ イネーブル回路
ＶＴＨ１ 閾電圧
ＳＥＮ１ イネーブル信号
３００＿２ ジッタ制御回路
３２１ 電圧比較回路
３２２ イネーブル回路
Ｒ２Ａ、Ｒ２Ｂ 抵抗
ＶＺＴ 端子電圧
ＶＺＴＨ、ＶＺＴＬ 閾電圧
ＳＢＴＭ ボトム検出信号
ＳＥＮ２ イネーブル信号
３００＿３ ジッタ制御回路
３３１ 電流検出回路
３３２ コンパレータ
３３３ イネーブル回路
ＶＴＨ３ 閾電圧
ＳＥＮ３ イネーブル信号
３００＿４ ジッタ制御回路
３４１ 電流検出回路
３４２ コンパレータ
３４３ イネーブル回路
ＶＴＨ４ 閾電圧
ＳＥＮ４ イネーブル信号
３５１ 電流検出回路
３５２ ジッタ量指定回路
ＳＥＮ イネーブル信号
ＳＪＡ ジッタ量指定信号
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】