(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024128508
(43)【公開日】2024-09-24
(54)【発明の名称】プロセッサおよびメモリアクセス例外処理方法
(51)【国際特許分類】
G06F 9/30 20180101AFI20240913BHJP
G06F 9/34 20180101ALI20240913BHJP
G06F 9/345 20180101ALI20240913BHJP
【ＦＩ】
G06F9/30 350A
G06F9/34 350A
G06F9/345 A
【審査請求】有
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2023037500
(22)【出願日】2023-03-10
(11)【特許番号】
(45)【特許公報発行日】2024-07-09
(71)【出願人】
【識別番号】000227205
【氏名又は名称】ＮＥＣプラットフォームズ株式会社
(74)【代理人】
【識別番号】100149548
【弁理士】
【氏名又は名称】松沼 泰史
(74)【代理人】
【識別番号】100181135
【弁理士】
【氏名又は名称】橋本 隆史
(72)【発明者】
【氏名】江副 健司
【テーマコード（参考）】
5B033
【Ｆターム（参考）】
5B033BE00
5B033DA05
5B033DB09
5B033FA07
5B033FA27
(57)【要約】
【課題】メモリアクセス例外検出を高速化する。
【解決手段】ベクトルメモリアクセス命令の実行前に例外チェック命令を実行し、例外チェック命令は、ベクトルメモリアクセス命令の参照先に関する情報の例外チェックを示し、外チェックは、複数段階のレベル別処理を有し、高レベルの前記レベル別処理ほど厳密な条件に対する例外チェックを含み、低レベルの前記レベル別処理ほど先行し、例外検出の有無が確定するとき、例外チェック命令を終了する。
【選択図】図１
【解決手段】ベクトルメモリアクセス命令の実行前に例外チェック命令を実行し、例外チェック命令は、ベクトルメモリアクセス命令の参照先に関する情報の例外チェックを示し、外チェックは、複数段階のレベル別処理を有し、高レベルの前記レベル別処理ほど厳密な条件に対する例外チェックを含み、低レベルの前記レベル別処理ほど先行し、例外検出の有無が確定するとき、例外チェック命令を終了する。
【選択図】図１
【特許請求の範囲】
【請求項1】
ベクトルメモリアクセス命令の実行前に例外チェック命令を実行するプロセッサであって、
前記例外チェック命令は、前記ベクトルメモリアクセス命令の参照先に関する情報の例外チェックを示し、
前記例外チェックは、複数段階のレベル別処理を有し、
高レベルの前記レベル別処理ほど厳密な条件に対する例外チェックを含み、
低レベルの前記レベル別処理ほど先行し、例外検出の有無が確定するとき、前記例外チェック命令を終了する
プロセッサ。
前記例外チェック命令は、前記ベクトルメモリアクセス命令の参照先に関する情報の例外チェックを示し、
前記例外チェックは、複数段階のレベル別処理を有し、
高レベルの前記レベル別処理ほど厳密な条件に対する例外チェックを含み、
低レベルの前記レベル別処理ほど先行し、例外検出の有無が確定するとき、前記例外チェック命令を終了する
プロセッサ。
【請求項2】
前記複数段階のレベル別処理は、
前記例外チェック命令で指示されるアドレス範囲ごとに、例外の有無を判定する第１レベル別処理と、
前記第１レベル別処理よりも高レベルのレベル別処理として、
前記例外チェック命令で指示される個々のアドレスごとに、前記例外の有無を判定する第２レベル別処理と、を少なくとも有する
請求項１に記載のプロセッサ。
前記例外チェック命令で指示されるアドレス範囲ごとに、例外の有無を判定する第１レベル別処理と、
前記第１レベル別処理よりも高レベルのレベル別処理として、
前記例外チェック命令で指示される個々のアドレスごとに、前記例外の有無を判定する第２レベル別処理と、を少なくとも有する
請求項１に記載のプロセッサ。
【請求項3】
前記第１レベル別処理において、
前記アドレス範囲ごとに、ページディレクトリの有効性を示す有効フラグを参照して、ページディレクトリの有無を判定する
請求項２に記載のプロセッサ。
前記アドレス範囲ごとに、ページディレクトリの有効性を示す有効フラグを参照して、ページディレクトリの有無を判定する
請求項２に記載のプロセッサ。
【請求項4】
ページディレクトリごとに、有効性を示す有効フラグが格納されたページテーブルを保持し、
ページディレクトリに対応するページテーブルに示される有効フラグに基づいて当該ページテーブルの有効性を判定する
請求項３に記載のプロセッサ。
ページディレクトリに対応するページテーブルに示される有効フラグに基づいて当該ページテーブルの有効性を判定する
請求項３に記載のプロセッサ。
【請求項5】
前記ページテーブルは、前記ページディレクトリごとに属性を示し、
ページディレクトリに対応するページテーブルに示される属性における違反の有無を判定する
請求項４に記載のプロセッサ。
ページディレクトリに対応するページテーブルに示される属性における違反の有無を判定する
請求項４に記載のプロセッサ。
【請求項6】
前記例外チェック命令は、要素ごとの有効性を示すベクトルマスクを有し、
前記第２レベル別処理よりも高レベルのレベル別処理として、
前記例外チェック命令で指示される個々のアドレスのうち、前記ベクトルマスクで指示される要素ごとに、前記例外の有無を判定する第３レベル別処理を実行する
請求項２に記載のプロセッサ。
前記第２レベル別処理よりも高レベルのレベル別処理として、
前記例外チェック命令で指示される個々のアドレスのうち、前記ベクトルマスクで指示される要素ごとに、前記例外の有無を判定する第３レベル別処理を実行する
請求項２に記載のプロセッサ。
【請求項7】
前記例外チェック命令は、複数のベクトルを収容する配列ごとにアドレスと配列サイズを示し、
前記第１レベル別処理よりも高レベルかつ前記第２レベル別処理よりも低レベルのレベル別処理として、
前記アドレスから前記配列サイズで指示されるアドレス範囲ごとに、前記例外の有無を判定する第３レベル別処理を実行する
請求項２に記載のプロセッサ。
前記第１レベル別処理よりも高レベルかつ前記第２レベル別処理よりも低レベルのレベル別処理として、
前記アドレスから前記配列サイズで指示されるアドレス範囲ごとに、前記例外の有無を判定する第３レベル別処理を実行する
請求項２に記載のプロセッサ。
【請求項8】
プロセッサにおけるメモリアクセス例外処理方法であって、
前記プロセッサは、
ベクトルメモリアクセス命令の実行前に例外チェック命令を実行し、
前記例外チェック命令は、前記ベクトルメモリアクセス命令の参照先に関する情報の例外チェックを示し、
前記例外チェックは、複数段階のレベル別処理を有し、
高レベルの前記レベル別処理ほど厳密な条件に対する例外チェックを含み、
低レベルの前記レベル別処理ほど先行し、例外検出の有無が確定するとき、前記例外チェック命令を終了する
メモリアクセス例外処理方法。
前記プロセッサは、
ベクトルメモリアクセス命令の実行前に例外チェック命令を実行し、
前記例外チェック命令は、前記ベクトルメモリアクセス命令の参照先に関する情報の例外チェックを示し、
前記例外チェックは、複数段階のレベル別処理を有し、
高レベルの前記レベル別処理ほど厳密な条件に対する例外チェックを含み、
低レベルの前記レベル別処理ほど先行し、例外検出の有無が確定するとき、前記例外チェック命令を終了する
メモリアクセス例外処理方法。
【発明の詳細な説明】
【技術分野】
【0001】
本願は、プロセッサおよびメモリアクセス例外処理方法、例えば、ベクトルメモリアクセス命令に対する例外チェックに関する。
【背景技術】
【0002】
仮想記憶では、正確な例外をサポートすることが必要とされる。その際、命令の順序に従って例外を発生させた命令を特定することと、例外ハンドラー処理後に例外を発生させた命令から再開可能とすることが要求される。この機能を実現するため、プロセッサの各種レジスタの状態を保存し、例外発生直前の状態まで戻す機能と、メモリへのライト処理を保留しておく機能を要する。あるいは、先行する命令の例外の有無が確定するまで後続の例外が発生しうる命令の実行を保留する機能を要する。上記要求を満たさずに、正確な例外をサポートしないプロセッサも存在する。かかるプロセッサは、正確な例外を要する機能をサポートできないという制限を有する。そのような機能には、例えば、ページフォルトからのデマンドページング機能が該当する。
【0003】
ベクトルプロセッサは、１命令で複数要素を並列演算することができる。そのため、各種レジスタやメモリへのライト処理のデータ量が多く、処理の確定までの過渡的な状態を保存することが困難になりがちである。一例として、１つのベクトルストア命令に基づいて２５６要素を処理可能とするプロセッサを仮定する。１個のベクトルレジスタには、約１６ｋビット（６４ビット×２５６要素）のリソースを要する。６４個のベクトルレジスタには、約１Ｍビット（１６ｋビット×６４個）のリソースを要する。さらに、メモリのライト処理を保留するには、１つのベクトルストア命令に対してアドレスの保存に要するリソース（例えば、４８ビット）と、データの格納に要するリソース（例えば、６４ビット）を要する。この仮定のもとでは、２５６要素に対しては、約２８ｋビット（（４８ビット＋６４ビット）×２５６要素）のリソースを要する。６４件のベクトルストア命令をインフライト（in-flight）で実行可能とする場合には、約１．７５Ｍビット（２８ｋビット×６４）のリソースを要する。このように、ベクトルプロセッサにおいて過渡的な状態を保存するには膨大なデータ量のリソースを要する。このことは、実装を困難とする要因となりうる。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特許第６５０８３８２号公報
【特許文献2】特許第５６３０２８１号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ベクトルプロセッサにより再開可能なページフォルトを実現する手法が検討されていた。例えば、特許文献１に記載の情報処理方法は、オペレーティングシステムが組み込まれた第１のプロセッサコアにより制御され、並列演算処理を実行可能な第２のプロセッサコアがページフォルトを検出すると、新たな命令発行を停止し、発行済み未完了な命令を再開可能な状態として静止するとともに、ページフォルトを検出した旨の通知を第１のプロセッサコアに対して送信し、第１のプロセッサコアは、通知の受信に応じてページフォルトが許容可能か否かの判断結果応じて、第２のプロセッサコアが有するページテーブルを更新し、判断結果に応じた指示を第２のプロセッサコアに送信する。
【0006】
しかしながら、特許文献１に記載の情報処理方法の実行には、複数のプロセッサコアを要する。そのため、当該情報処理方法は、複数のプロセッサコアを有しないコンピュータシステムにおいて実現が困難である。
【0007】
また、先行する全ての命令の例外の有無が確定するまで、例外が発生しうる後続の命令の実行を保留する場合を仮定する。その場合、後続の命令の実行を開始するまで待ち時間が発生する。このことも性能低下の要因となりうる。特に、ベクトルギャザー（ＶＧＴ：Vector Gather、ベクトル集約）命令やベクトルスキャッタ（ＶＳＣ：Vector Scatter、ベクトル分散）命令などのベクトルメモリアクセス命令では性能低下が顕著に生じうる。これらの命令では、メモリアクセスアドレスの確定に遅延が生ずるためである。例えば、特許文献２に記載のリストベクトルの追い越し制御方法は、外部から複数のアドレスの指定を含むリストアドレスを有するリストベクトル命令を受け付け、リストアドレス内のアドレスを比較して最大アドレスと最小アドレスを抽出し、抽出された最大アドレスと最小アドレスをリストベクトル命令に対応付けて命令保持回路に格納し、外部からリストベクトル命令の後続命令を受け付け、命令保持回路に格納された最大アドレスと最小アドレスに基づき、リストベクトル命令と後続命令との追い越し判定を行う。しかしながら、特許文献２に記載の手法では、例外処理自体の高速化について考慮されていなかった。そのため、ベクトルメモリアクセス命令の実行においてメモリアクセス例外検出の高速化が期待される。
【課題を解決するための手段】
【0008】
本願は、上述の課題を解決すべくなされたものであり、メモリアクセス例外検出を高速化することを目的とする。
【0009】
本願の第１の態様は、ベクトルメモリアクセス命令の実行前に例外チェック命令を実行するプロセッサであって、前記例外チェック命令は、前記ベクトルメモリアクセス命令の参照先に関する情報の例外チェックを示し、前記例外チェックは、複数段階のレベル別処理を有し、高レベルの前記レベル別処理ほど厳密な条件に対する例外チェックを含み、低レベルの前記レベル別処理ほど先行し、例外検出の有無が確定するとき、前記例外チェック命令を終了する。
【0010】
本願の第２の態様は、プロセッサにおけるメモリアクセス例外処理方法であって、前記プロセッサは、ベクトルメモリアクセス命令の実行前に例外チェック命令を実行し、前記例外チェック命令は、前記ベクトルメモリアクセス命令の参照先に関する情報の例外チェックを示し、前記例外チェックは、複数段階のレベル別処理を有し、高レベルの前記レベル別処理ほど厳密な条件に対する例外チェックを含み、低レベルの前記レベル別処理ほど先行し、例外検出の有無が確定するとき、前記例外チェック命令を終了する。
【発明の効果】
【0011】
本願の態様によれば、メモリアクセス例外検出を高速化することができる。
【図面の簡単な説明】
【0012】
【図1】本実施形態に係るメモリアクセス制御装置の構成例を示すブロック図である。
【図2】本実施形態に係るアドレス変換部の構成例を示すブロック図である。
【図3】本実施形態に係るページディレクトリの構成例を示す説明図である。
【図4】本実施形態に係るページテーブルの構成例を示す説明図である。
【図5】本実施形態に係るページテーブルの有効アドレスの上限と下限の範囲指定レジスタを例示する説明図である。
【図6】本実施形態に係るＶＳＣ命令のフォーマット例を示す図である。
【図7】本実施形態に係る例外チェック命令フォーマットを例示する図である。
【図8】本実施形態に係る仮想アドレスを例示する図である。
【図9】本実施形態に係るページテーブルの有効アドレスの設定例を示す図である。
【図10】本実施形態に係る例外チェック命令動作を例示するフローチャートである。
【図11】本実施形態に係るアドレス範囲の例外チェック処理を例示するフローチャートである。
【図12】本実施形態に係るページテーブルと範囲指定レジスタの例外チェック処理を例示するフローチャートである。
【図13】本実施形態に係る設定アドレスに基づく例外チェック処理を例示するフローチャートである。
【図14】本実施形態に係る設定アドレスと要素番号に基づく例外チェック処理を例示するフローチャートである。
【図15】上記の実施形態の最小構成例を示す説明図である。
【発明を実施するための形態】
【0013】
本願の実施形態に係るメモリアクセス制御装置について、図面を参照して説明する。本実施形態に係るメモリアクセス制御装置は、プロセッサとして実現されうる。以下の説明では、ベクトルメモリアクセス命令として主にＶＳＣ命令に対する例外チェック命令を実行する場合を例とする。例外チェック命令は、ベクトルメモリアクセス命令の参照先に関する情報に対する例外チェックを指示する命令である。
図１は、本実施形態に係るメモリアクセス制御装置の構成例を示すブロック図である。本実施形態に係るメモリアクセス制御装置は、スカラ処理部１００と、ベクトル処理部２００と、メモリアクセス処理部３００とを備える。
図１は、本実施形態に係るメモリアクセス制御装置の構成例を示すブロック図である。本実施形態に係るメモリアクセス制御装置は、スカラ処理部１００と、ベクトル処理部２００と、メモリアクセス処理部３００とを備える。
【0014】
スカラ処理部１００は、命令キャッシュ１１０、命令デコーダ１１１、リオーダバッファ１１２、命令スケジューラ１１３、命令実行制御部１１４、スカラレジスタ１２０、演算器１２１、メモリアクセス命令発行制御部１３０、例外チェック制御部１３１、アドレス変換部１３２およびベクトル命令発行制御部１３３を備える。
ベクトル処理部２００は、命令バッファ２１０、命令スケジューラ２１１、命令実行制御部２１２、ベクトルレジスタ２２０、ベクトルマスクレジスタ２２１およびデータバッファ２２２を備える。
メモリアクセス処理部３００は、命令バッファ３１０、命令スケジューラ３１１、命令実行制御部３１２および命令発行制御部３１３を備える。
ベクトル処理部２００は、命令バッファ２１０、命令スケジューラ２１１、命令実行制御部２１２、ベクトルレジスタ２２０、ベクトルマスクレジスタ２２１およびデータバッファ２２２を備える。
メモリアクセス処理部３００は、命令バッファ３１０、命令スケジューラ３１１、命令実行制御部３１２および命令発行制御部３１３を備える。
【0015】
メモリアクセス制御装置は、信号線１５０、１５１、１５２、１５３、１５４、１５５、１６０、１６１、１７０、１７１、１７２、１７３、１７４、１８０、１８１、１８２、１８３、１８４、１８５、１９０、１９１、２５０、２５１、２５２、２６０、２６１、２６２、２６３、２６４、２７０、２７１、２７２、３５０、３５１、３５２、３５３、３５４、３６０を有する。個々の信号線は、複数の構成要素を接続し、各種のデータを伝送可能とする。
【0016】
以下、本実施形態に係るメモリアクセス制御装置の機能構成について説明する。主な説明項目は、次の通りである。
（１）アドレス変換、（２）範囲指定レジスタの設定、（３）例外チェック命令動作、（４）ＶＳＣ命令動作、（５）ＶＧＴ命令動作、（６）その他の動作
（１）アドレス変換、（２）範囲指定レジスタの設定、（３）例外チェック命令動作、（４）ＶＳＣ命令動作、（５）ＶＧＴ命令動作、（６）その他の動作
【0017】
（アドレス変換）
次に、本実施形態に係るアドレス変換の例について説明する。以下に説明するアドレス変換は、ＶＳＣ命令でアクセス先として指示される仮想アドレスを物理アドレスに変換する処理である。アドレス変換は、アドレス変換部１３２により実行される。アドレス変換において、ページディレクトリとページテーブルが用いられる。個々のページディレクトリは、それぞれページテーブルに対応付けられている。例えば、３２個のページディレクトリに対して３２セットのページテーブルが存在する。図３の第１行に示されるディレクトリ０は、図４の第１段に示されるページテーブル０に対応付けられる。図４に例示されるページテーブルは、それぞれ２５６個のエントリを有する。個々のエントリは、０から２５５のいずれかの番号で区別される。この例では、ベクトル長が１以上２５６以下となる。ベクトル長は、ＶＳＣ命令などのベクトル命令において、１命令により処理対象とする要素の数を示す。要素数は、ベクトル命令に含まれるベクトル長設定レジスタ（図示せず）の設定値により指示される。
次に、本実施形態に係るアドレス変換の例について説明する。以下に説明するアドレス変換は、ＶＳＣ命令でアクセス先として指示される仮想アドレスを物理アドレスに変換する処理である。アドレス変換は、アドレス変換部１３２により実行される。アドレス変換において、ページディレクトリとページテーブルが用いられる。個々のページディレクトリは、それぞれページテーブルに対応付けられている。例えば、３２個のページディレクトリに対して３２セットのページテーブルが存在する。図３の第１行に示されるディレクトリ０は、図４の第１段に示されるページテーブル０に対応付けられる。図４に例示されるページテーブルは、それぞれ２５６個のエントリを有する。個々のエントリは、０から２５５のいずれかの番号で区別される。この例では、ベクトル長が１以上２５６以下となる。ベクトル長は、ＶＳＣ命令などのベクトル命令において、１命令により処理対象とする要素の数を示す。要素数は、ベクトル命令に含まれるベクトル長設定レジスタ（図示せず）の設定値により指示される。
【0018】
図８は、本実施形態に係る仮想アドレスの構成例を示す図である。図８の例では、仮想アドレスが４８ビットで表現される。この仮想アドレスは、２ＭＢページテーブルを用いて、４８ビットの物理アドレスに変換される。仮想アドレスは、ページディレクトリの仮想アドレス（以下、「ページディレクトリ仮想アドレス」と呼ぶ）、ページテーブル番号およびページ内オフセットを含んで構成される。ページディレクトリ仮想アドレス、ページテーブル番号およびページ内オフセットは、それぞれ１８ビット、８ビットおよび２２ビットで表現される。なお、ページサイズは２ＭＢに限られず、２ＭＢより大きくてもよいし、より小さくてもよい。また、仮想アドレス、物理アドレスの情報量は４８ビットに限られず、より多くてもよいし、より少なくてもよい。
【0019】
アドレス変換部１３２は、仮想アドレスの一部をなす上位アドレス、即ち、ページディレクトリ仮想アドレスに対応する有効なページディレクトリが存在するか否かをチェックする。有効なページディレクトリの存在は、図３に例示されるように、ページディレクトリを参照し、有効ビット（Ｖビット）の値が１かつページディレクトリ仮想アドレスと等しい仮想アドレスが存在することをもって判定される。有効なページディレクトリが存在しない場合、アドレス変換部１３２は、例外を検出する。
【0020】
有効なページディレクトリが存在する場合、アドレス変換部１３２は、当該ページディレクトリに対応付けられたページテーブルのページテーブル番号で指示されるエントリにアクセスし、Ｖビット、属性およびページベースを読み出す。メモリアクセス制御装置は、読み出したＶビットの設定値が１か０かにより、当該ページテーブルが有効か否かを判定することができる。また、メモリアクセス制御装置は、Ｖビットの設定値が１であっても、読み出した属性における違反（例えば、書き込み禁止とストア命令の指示）の有無を判定する。メモリアクセス制御装置は、当該ページテーブルが無効または属性違反と判定することにより例外を検出する。例外を検出しない場合、メモリアクセス制御装置は、仮想アドレスのページディレクトリ仮想アドレスとページテーブルの番号を読み出したページベースに置き換える。ここで、仮想アドレスの下位アドレス部分であるページ内オフセットが維持される。よって、仮想アドレスは、物理アドレスに変換される。物理アドレスは、ページベースとページオフセットを含んで構成される。
【0021】
（範囲指定レジスタの設定）
次に、本実施形態に係る範囲指定レジスタの設定例について説明する。範囲指定レジスタには、ページテーブルの有効アドレスの範囲が設定される。ページテーブルの有効アドレスの範囲は、その上限と下限で指示される。一般に、ページテーブルのマッピングは、プロセッサが、オペレーティングシステム（ＯＳ：Operating System）の一部機能をなす所定のプログラムに従って実行される。アドレス変換部１３２は、例えば、ある仮想アドレスＡを基準とし、より大きな値のアドレス（または、より小さな値のアドレス）に対し、順次ページテーブルのマッピングを繰り返す。ページテーブルのマッピングには、ページベースごとに有効ビットと属性を対応付けて、いずれかのページテーブルに割り当てる処理が含まれる。ページテーブルには、有効なページベースが対応付けられたアドレスが連続するアドレスの範囲（即ち、有効アドレス範囲）が形成される。そこで、アドレス変換部１３２は、有効アドレス範囲を示す範囲指定レジスタを生成してもよい。範囲指令レジスタには、図５に例示されるように、エントリごとに有効フラグと下限アドレスをなすページテーブル番号と上限アドレスをなすページテーブル番号が示される。有効フラグの設定値を１とし、下限アドレスから上限アドレスにより１個の有効アドレス範囲が表される。そのため、アドレス変換部１３２は、範囲指定レジスタを参照し、変換対象とする仮想アドレスを有効アドレスとして含む有効アドレスの有無を判定して、例外の有無を検出することができる。その際、ページテーブルにアクセスする必要がない。
次に、本実施形態に係る範囲指定レジスタの設定例について説明する。範囲指定レジスタには、ページテーブルの有効アドレスの範囲が設定される。ページテーブルの有効アドレスの範囲は、その上限と下限で指示される。一般に、ページテーブルのマッピングは、プロセッサが、オペレーティングシステム（ＯＳ：Operating System）の一部機能をなす所定のプログラムに従って実行される。アドレス変換部１３２は、例えば、ある仮想アドレスＡを基準とし、より大きな値のアドレス（または、より小さな値のアドレス）に対し、順次ページテーブルのマッピングを繰り返す。ページテーブルのマッピングには、ページベースごとに有効ビットと属性を対応付けて、いずれかのページテーブルに割り当てる処理が含まれる。ページテーブルには、有効なページベースが対応付けられたアドレスが連続するアドレスの範囲（即ち、有効アドレス範囲）が形成される。そこで、アドレス変換部１３２は、有効アドレス範囲を示す範囲指定レジスタを生成してもよい。範囲指令レジスタには、図５に例示されるように、エントリごとに有効フラグと下限アドレスをなすページテーブル番号と上限アドレスをなすページテーブル番号が示される。有効フラグの設定値を１とし、下限アドレスから上限アドレスにより１個の有効アドレス範囲が表される。そのため、アドレス変換部１３２は、範囲指定レジスタを参照し、変換対象とする仮想アドレスを有効アドレスとして含む有効アドレスの有無を判定して、例外の有無を検出することができる。その際、ページテーブルにアクセスする必要がない。
【0022】
図２は、本実施形態に係るアドレス変換部１３２の構成例を示す概略ブロック図である。アドレス変換部１３２は、ページディレクトリ４００、ページテーブル４０１、設定部４０２および範囲指定レジスタ４０３を備える。ページテーブル４０１には、例外チェック制御部１３１から信号線１８２１を経由してアクセスされる。設定部４０２は、信号線１８２１を用いたページテーブル４０１への書き込みを監視する。設定部４０２は、ページテーブルを更新するごとに、当該ページテーブルのエントリごとに設定されたＶビットをエントリ０から順にサーチし、設定値として最初に１が出現するエントリのエントリ番号を下限アドレス、最後に１が出現するエントリのエントリ番号を上限アドレスとして特定する。設定部４０２は、特定した下限アドレス、上限アドレス、Ｖビットの設定値を１とし、信号線４１３を用いて、これらを対応付けて範囲指定レジスタ４０３に設定する。
【0023】
図９は、本実施形態に係るページテーブルの有効アドレスの設定例を示す図である。９－１の場合には、範囲指定レジスタに対し、Ｖビット＝１、下限アドレス＝０、上限アドレス＝７と設定される。９－２の場合、Ｖビット＝１、下限アドレス＝３、上限アドレス＝８と設定される。９－４の場合、Ｖビット＝１、下限アドレス＝５、上限アドレス＝５と設定される。９－５の場合、Ｖビットの設定値が全て０となる。有効な上限アドレスと下限アドレスが存在しない。この場合、設定部４０２は、Ｖビット＝０、下限アドレス＝０、上限アドレス＝０と設定する。９－６の場合、複数のアドレス範囲が存在する。この場合、設定部４０２は、例えば、下限アドレス、上限アドレスとして、それぞれの最小値、最大値を設定して、最大の１つｎのアドレス範囲を設定する。設定部４０２は、個々のアドレス範囲を設定してもよい。
なお、上記の説明では、Ｖビットを範囲指定レジスタに設定する場合を主としたが、アドレス変換部１３２は、Ｖビットに代えて、または、Ｖビットと共に、例外検出に関する属性ビットをアドレス範囲と対応付けて設定してもよい、かかる属性ビットとして、例えば、書き込み禁止ビットが適用されてもよい。
なお、上記の説明では、Ｖビットを範囲指定レジスタに設定する場合を主としたが、アドレス変換部１３２は、Ｖビットに代えて、または、Ｖビットと共に、例外検出に関する属性ビットをアドレス範囲と対応付けて設定してもよい、かかる属性ビットとして、例えば、書き込み禁止ビットが適用されてもよい。
【0024】
（例外チェック命令動作）
次に、本実施形態に係る例外チェック命令動作の例について説明する。例外チェック命令動作は、例外チェック命令に従って、命令実行制御部１１４により制御される。以下の説明では、ＶＳＣ命令に係る例外チェック命令を例にする。ＶＳＣ命令に係る例外チェック命令は、コンパイラによりプログラムのコンパイル時にＶＳＣ命令よりも前に配置される。
次に、本実施形態に係る例外チェック命令動作の例について説明する。例外チェック命令動作は、例外チェック命令に従って、命令実行制御部１１４により制御される。以下の説明では、ＶＳＣ命令に係る例外チェック命令を例にする。ＶＳＣ命令に係る例外チェック命令は、コンパイラによりプログラムのコンパイル時にＶＳＣ命令よりも前に配置される。
【0025】
ここで、本実施形態に係るＶＳＣ命令のフォーマット例について説明する。図６は、本実施形態に係るＶＳＣ命令のフォーマット例を示す図である。図６に例示されるＶＳＣ命令は、オペコード、ベクトルマスクレジスタＭ、ソーススカラレジスタＳｙ、Ｓｚ、および、ソースベクトルレジスタＶｘ、Ｖｙを含んで構成される。図示されるＶＳＣ命令は、８バイトのフィールドを有する。オペコード、ベクトルマスクレジスタＭ、ソーススカラレジスタＳｙ、Ｓｚ、および、ソースベクトルレジスタＶｘ、Ｖｙは、その順序で配列され、それぞれ１バイトで表現される。ｂｙｔｅ６、ｂｙｔｅ７を、それぞれ未使用とする。
【0026】
図６の例では、オペコードとして、ＶＳＣが設定されている。ソースベクトルレジスタＶｙにアドレスが格納され、ベクトルマスクレジスタＭには、要素番号毎に有効性情報が設定される。個々の有効性情報として、例えば、設定値が１であるとき処理が有効であり、設定値が０であるとき処理が無効であることを示す二値のフラグが格納される。これにより、ベクトルの要素毎に命令で指示される処理を実行するか否かが選択される。ソースベクトルレジスタＶｘには、有効な要素番号に係るデータが格納され、無効な要素番号に係るデータは格納されない。従って、例示されるＶＳＣ命令により、Ｍで指示される要素番号のデータとして、Ｖｘに格納される有効なデータをＶｙで指示される記憶領域に格納することが指示される。
ソースベクトルレジスタＶｙの最小アドレスと最大アドレスは、コンパイラにより実行対象とするソースプログラムを解析して検出される場合がある。その場合、検出された最小アドレス、最大アドレスは、それぞれソーススカラレジスタＳｙ、Ｓｚに設定する。プログラムの解析において、例えば、特許第７０４０１８７号公報に記載の手法が用いられる。当該手法は、ソースプログラムを解析して、リストベクトル命令を含む一連の命令リストに翻訳する処理を含む。当該処理では、ループ制御文のループの繰り返しごとに、リストベクトル命令によってアクセスするメモリの先頭アドレスと終端アドレスを算出し、先頭アドレスと終端アドレスをリストベクトル命令の命令語に設定する過程を含む。
ソースベクトルレジスタＶｙの最小アドレスと最大アドレスは、コンパイラにより実行対象とするソースプログラムを解析して検出される場合がある。その場合、検出された最小アドレス、最大アドレスは、それぞれソーススカラレジスタＳｙ、Ｓｚに設定する。プログラムの解析において、例えば、特許第７０４０１８７号公報に記載の手法が用いられる。当該手法は、ソースプログラムを解析して、リストベクトル命令を含む一連の命令リストに翻訳する処理を含む。当該処理では、ループ制御文のループの繰り返しごとに、リストベクトル命令によってアクセスするメモリの先頭アドレスと終端アドレスを算出し、先頭アドレスと終端アドレスをリストベクトル命令の命令語に設定する過程を含む。
【0027】
コンパイル時において解析した結果、ソースベクトルレジスタＶｙに処理対象とする配列のサイズのみが判明した場合には、ソーススカラレジスタＳｙの全ビットに１、Ｓｚに配列サイズが設定される。ベクトル長として、ベクトル命令において１命令での処理対象とする要素数が設定される。なお、ＶＧＴ命令のフォーマットも、図６と同様な構成を有していてもよい。
【0028】
次に、本実施形態に係る例外チェック命令（ＥＸＣＣＨＫ）について説明する。例外チェック命令も、ＶＳＣ命令と同様にコンパイラによりプログラムを解析して設定される。図７は、本実施形態に係る例外チェック命令フォーマットを例示する図である。図７に例示される例外チェック命令フォーマットのデータ構成は、図６に例示されるＶＳＣ命令フォーマットのデータ構成と同様である。第１、２行には、それぞれＶＳＣ命令、ＶＧＴ命令に対する例外チェック命令を示す。図７に例示されるＶＳＣ命令、ＶＧＴ命令では、ソースベクトルレジスタＶｙの要素に設定されるアドレス、ベクトルマスクレジスタＭの要素に設定されるマスク１を有効とする。ソーススカラレジスタＳｙ、Ｓｚの要素には、コンパイラにより値が設定される。
【0029】
例外チェック命令は、あくまで例外チェックを目的とする。そのため、例外チェック命令では、ＶＳＣ命令とは異なり、デスティネーションベクトルレジスタＶｘのフィールドを必須としない。Ｖｘのフィールドは、データの格納先を示すために設定されるものである。当該フィールドを省略、または、無視することで、ストアデータの準備待ち時間を削減できる。Ｖｚのフィールドには、検査対象とする元命令のオペコードが設定される。例えば、ＶＳＣ命令に対する例外チェック命令に対しては、ＶｚのフィールドにＶＳＣ命令のオペコードが設定される。また、Ｖｚのフィールドに動作フラグを設定し、例外チェック方法が指示されてもよい。例外チェック方法として、例えば、通常モードと詳細モードのいずれかが指示される。通常モードでは、例外チェックにおいてページディレクトリと範囲指定レジスタが用いられる。詳細モードでは、例外チェックにおいてページディレクトリと範囲指定レジスタの他、ページテーブルのＶビットと属性が用いられる。なお、例外チェックは、後述のように複数レベルでなされる。最終レベルでは、動作フラグの設定によらず詳細モードで実行される。最終レベルでは、厳密な例外チェックが要求されるためである。
【0030】
次に、図１０に例示される例外チェック命令動作について説明する。例外チェック命令処理は、複数段階のレベル別処理を含む。より高いレベルのレベル別処理ほど、厳密な条件に対する例外チェックが実行される。レベル別処理は、レベルの昇順に実行される。命令デコーダ１１１が例外チェック命令を検出するとき、例外チェック命令を解析し、例外チェック処理のレベルの初期値としてレベル１を設定する（Ｓ１）。例外が検出されないとき図１０の処理を終了し、例外が検出するとき、より高いレベルのレベル別処理が実行される。最終レベルのレベル別処理では最も厳密な条件を満たすか否かがチェックされ、例外の有無が確定する。以下の説明では、例外チェック命令動作のレベル数を４段階とする場合を例示する。
【0031】
レベル１： スカラレジスタＳｙが有効かつスカラレジスタＳｚが有効と設定されている場合、命令デコーダ１１１は、レベルの初期値をレベル１に設定する（Ｓ２）。ここで、スカラレジスタＳｙ、Ｓｚの設定値として、即値（無効）とレジスタ（有効）のいずれを用いるかを示すフラグビットが設定される。即値とは、じかに記述された数値を指す。このとき、Ｓｙに設定されたソースベクトルレジスタＶｙの最小アドレスとＳｚに設定された最大アドレスで指定された範囲内にメモリアクセスが存在すると推定される。メモリアクセスの存在が推定されるアドレス変換テーブルにアクセスし、例外の有無がチェックされる（Ｓ５）。例外が検出されない場合、ＶＳＣ命令に対して例外なしと確定する（Ｓ１２）。例外が検出される場合、レベル３の処理に進む（Ｓ４）。
【0032】
レベル２： スカラレジスタＳｙが即値指定で全ビット１かつスカラレジスタＳｚが有効と設定されている場合、命令デコーダ１１１は、レベルの初期値をレベル２に設定する（Ｓ３）。スカラレジスタＳｚに設定された配列サイズとソースベクトルレジスタＶｙの最初に確定した１要素のアドレスに基づいて、当該アドレスに配列サイズを減算して得られる最小値から当該アドレスに配列サイズを加算して得られる最大値の範囲内にメモリアクセスが存在すると推定される。メモリアクセスの存在が推定されるアドレス変換テーブルにアクセスし、例外の有無がチェックされる（Ｓ６）、例外が検出されない場合、命令デコーダは、ＶＳＣ命令に対して例外なしと確定する（Ｓ１２）。例外が検出される場合、レベル３の処理に進む（Ｓ４）。
【0033】
レベル３： スカラレジスタＳｙが即値指定かつスカラレジスタＳｚが即値指定と設定されている場合、命令デコーダ１１１は、レベルの初期値をレベル３と設定する（Ｓ４）。ソースベクトルレジスタＶｙにアドレスが設定され、ベクトルマスクレジスタＭの全ての要素に設定されるマスクＭを全て１と推定される。設定されるアドレスに係るアドレス変換テーブルにアクセスし、例外の有無がチェックされる（Ｓ７）。例外が検出されない場合、ＶＳＣ命令に対して例外なしと確定する（Ｓ１２）。例外が検出される場合、マスクＭが全て１と定義されている特定のマスクレジスタが指定されているか否かがチェックされる（Ｓ８）。特定のマスクレジスタとは、例えば、マスクレジスタ番号０を全て固定値１、つまりベクトルレジスタの全要素を有効とする設定値である。マスクレジスタ番号０が設定されている場合、動作フラグが詳細モードを示すか否かがチェックされる（Ｓ１１）。命令デコーダは、動作フラグが詳細モードを示す場合、例外ありと確定する（Ｓ１３）。命令デコーダは、マスクレジスタ番号０以外が設定されている場合、または、マスクレジスタ番号０が設定され、かつ、動作モードが通常モードである場合、レベル４の処理に進む（Ｓ９）。
【0034】
レベル４： ソースベクトルレジスタＶｙにアドレスが設定され、ベクトルマスクレジスタＭのマスクが１と設定された要素のみに設定されたアドレスを有効なアドレスと推定される。推定されるアドレスに係るアドレス変換テーブルにアクセスし、例外の有無がチェックされる（Ｓ１０）。例外が検出されない場合、ＶＳＣ命令に対し例外なしと確定する（Ｓ１２）。例外を検出した場合、ＶＳＣ命令に対し例外ありと確定する（Ｓ１３）。
【0035】
上記説明に係る制御により、メモリアクセス制御装置は、ベクトルメモリアクセス命令の実行前にメモリアクセスの例外チェック命令を実行する。例外チェック処理は、ベクトルメモリアクセス命令の参照先において例外発生に係る情報に限定してチェックを実行する。例外チェック処理は、複数のレベル別処理を有する。高レベルのレベル別処理ほど、厳密な条件のチェックを行う処理を含む。レベルの昇順にレベル別処理が実行される。レベル別処理により例外が発生しないことが確定した場合には、メモリアクセス制御装置はより高レベルのレベル別処理を実行せずに例外チェック処理を終了する。これにより、ベクトルメモリアクセス命令のメモリアクセス例外が高速に検出される。
【0036】
図１に戻り、本実施形態に係るスカラ処理部１００の処理について説明する。
命令キャッシュ１１０は、各種の命令をキャッシュする。命令キャッシュ１１０は、キャッシュされる命令には、例外チェック命令が含まれうる。命令キャッシュ１１０は、キャッシュした例外チェック命令を、信号線１５０を経由して命令デコーダ１１１へ出力する。
命令キャッシュ１１０は、各種の命令をキャッシュする。命令キャッシュ１１０は、キャッシュされる命令には、例外チェック命令が含まれうる。命令キャッシュ１１０は、キャッシュした例外チェック命令を、信号線１５０を経由して命令デコーダ１１１へ出力する。
【0037】
命令デコーダ１１１は、例外チェック命令に対して命令デコードを行い、命令デコード結果と命令に付随する各種情報を、信号線１５１を用いてリオーダバッファ１１２へ出力する。リオーダバッファ１１２への出力は、そのエントリに空きがあるときになされる。また、命令デコーダ１１１は、例外チェック命令のレベルの初期値を設定して、設定した初期値をリオーダバッファ１１２に出力する。命令デコーダ１１１は、Ｓｙのスカラレジスタ有効かつＳｚのスカラレジスタ有効の場合は、初期値をレベル１に設定する。命令デコーダ１１１は、Ｓｙが即値指定で全ビット１かつＳｚのスカラレジスタ有効の場合は、初期値をレベル２に設定する。命令デコーダ１１１は、Ｓｙが即値指定かつＳｚが即値指定の場合は、初期値をレベル３に設定する。
【0038】
リオーダバッファ１１２は、例外チェック命令を、信号線１５２を用いて命令スケジューラ１１３へ出力する。命令スケジューラ１１３への出力は、そのエントリに空きがあるときになされる。リオーダバッファ１１２は、出力対象とする命令に各命令を識別するための命令ＩＤを付加する。
【0039】
命令スケジューラ１１３は、格納されている命令に対し、１エントリごとに発行可能かを判定する。命令スケジューラ１１３は、発行に必要とする資源を準備でき、命令順序が保証できるとき、信号線１５３を用いて例外チェック命令を命令実行制御部１１４へ出力する。命令スケジューラ１１３は、例外チェック命令を、ベクトル処理部２００とメモリアクセス処理部３００の両方にも発行する。各処理部への例外チェック命令は、必ずしも同時でなくてもよい。命令スケジューラ１１３は、各処理部への命令の発行準備が完了次第、それぞれ当該処理部に発行する。
【0040】
次に例外チェック命令のレベル１の動作について説明する。レベル１の動作では、動作フラグの設定値を通常モードとする。通常モードとは、ページディレクトリと範囲指定レジスタを利用した例外チェックである。レベル１の動作では、ページテーブルを利用しないため、例外チェックが迅速になされる反面、精度が低下する。精度の低下は、現実には例外なしであるにも関わらず、例外ありと判定されることを意味する。
【0041】
命令実行制御部１１４は、信号線１７２を用いて、命令スケジューラ１１３から入力される例外チェック命令をベクトル命令発行制御部１３３へ出力する。例外チェック命令のレベルがレベル１となる場合はＳｙのスカラレジスタ有効かつＳｚのスカラレジスタ有効となる。そのため、命令実行制御部１１４は、信号線１７１を用いてスカラレジスタ１２０へリード要求を出力する。
スカラレジスタ１２０は、ＳｙとＳｚで指定されたスカラレジスタのデータを、信号線１７３を用いてベクトル命令発行制御部１３３へ出力する。
ベクトル命令発行制御部１３３は、例外チェック命令とＳｙとＳｚのデータと命令に付随する情報を、信号線１８５を用いてベクトル処理部２００の命令バッファ２１０へ出力する。
スカラレジスタ１２０は、ＳｙとＳｚで指定されたスカラレジスタのデータを、信号線１７３を用いてベクトル命令発行制御部１３３へ出力する。
ベクトル命令発行制御部１３３は、例外チェック命令とＳｙとＳｚのデータと命令に付随する情報を、信号線１８５を用いてベクトル処理部２００の命令バッファ２１０へ出力する。
【0042】
命令バッファ２１０は、スカラ処理部１００から入力される例外チェック命令を、信号線２５０を用いて命令スケジューラ２１１へ出力する。命令スケジューラ２１１への出力は、そのエントリに空きがあるときになされる。命令スケジューラ２１１は、例外チェック制御部１３１からの発行要求を受けるまで、例外チェック命令の発行を待機する。
【0043】
命令実行制御部１１４は、信号線１７０を用いて例外チェック命令をメモリアクセス命令発行制御部１３０と例外チェック制御部１３１へ出力する。レベル１の場合は、Ｓｙのスカラレジスタ有効かつＳｚのスカラレジスタ有効となる。そこで、命令実行制御部１１４は、信号線１７１を用いてスカラレジスタ１２０へリード要求を出力する。スカラレジスタ１２０は、ＳｙとＳｚで指定されたスカラレジスタのデータを、信号線１７３を用いてメモリアクセス命令発行制御部１３０と例外チェック制御部１３１へ出力する。メモリアクセス命令発行制御部１３０は、例外チェック命令とＳｙとＳｚのデータと命令に付随する情報を、信号線１８０を用いてメモリアクセス処理部３００の命令バッファ３１０へ出力する。
【0044】
命令バッファ３１０は、スカラ処理部１００から入力される例外チェック命令を、信号線３５０を用いて命令スケジューラ３１１へ出力する。命令スケジューラ３１１への出力は、そのエントリに空きがあるときなされる。命令スケジューラ３１１は、例外チェック制御部１３１から発行要求を受けるまで例外チェック命令の発行を待機する。
【0045】
次に、例外チェックに関する例外チェック制御部１３１とアドレス変換部１３２の動作について、図１、図２および図１１を用いて説明する。
ここで、図１におけるアドレス変換部１３２への入力に係る信号線１８２は、図２における信号線１８２０、１８２１に相当する。図１における信号線３６０は、図２における信号線３６００、３６０１に相当する。
図１におけるアドレス変換部１３２からの出力に係る信号線１８３は、図２における信号線１８３０、１８３１に相当する。図１における信号線１９１は、図２における信号線１９１０、１９１１、１９１２に相当する。
ここで、図１におけるアドレス変換部１３２への入力に係る信号線１８２は、図２における信号線１８２０、１８２１に相当する。図１における信号線３６０は、図２における信号線３６００、３６０１に相当する。
図１におけるアドレス変換部１３２からの出力に係る信号線１８３は、図２における信号線１８３０、１８３１に相当する。図１における信号線１９１は、図２における信号線１９１０、１９１１、１９１２に相当する。
【0046】
図１１は、本実施形態に係るアドレス範囲の例外チェック処理を例示するフローチャートである。図１１の処理では、例外チェックにより例外が検出されない場合が想定されている。例外が検出される場合には、後続の処理に進まず、上述の例外ありの検出時の処理がなされる。
【0047】
例外チェック制御部１３１は、ＭＩＮ（処理の下限アドレスを示す）の設定値としてＳｙの最小アドレスを代入し、ＭＡＸ（処理の上限アドレスを示す）の設定値としてＳｚの最大アドレスを代入する（Ｓ１０１）。例外チェック制御部１３１は、ＭＩＮの値を、信号線１８２を用いてアドレス変換部１３２へ出力する。
アドレス変換部１３２のページディレクトリ４００は、ＭＩＮの上位ビット（ビット０～１８）を利用してページディレクトリを特定し、特定したページディレクトリに対し得例外チェックを行う（Ｓ１０２）。ページディレクトリの例外チェックは、(ページディレクトリのＶビット＝１)かつ(ＭＩＮの上位ビット（ビット０～１８)＝ページディレクトリの仮想アドレス)となるエントリが存在するか否かを判定する過程を含む。ページディレクトリ４００は、例外チェック情報と有効なページディレクトリのディレクトリ番号を、信号線１９１０を用いて例外チェック制御部１３１に出力する。
アドレス変換部１３２のページディレクトリ４００は、ＭＩＮの上位ビット（ビット０～１８）を利用してページディレクトリを特定し、特定したページディレクトリに対し得例外チェックを行う（Ｓ１０２）。ページディレクトリの例外チェックは、(ページディレクトリのＶビット＝１)かつ(ＭＩＮの上位ビット（ビット０～１８)＝ページディレクトリの仮想アドレス)となるエントリが存在するか否かを判定する過程を含む。ページディレクトリ４００は、例外チェック情報と有効なページディレクトリのディレクトリ番号を、信号線１９１０を用いて例外チェック制御部１３１に出力する。
【0048】
例外チェック制御部１３１は、ＭＩＮの上位ビット（ビット０～１８）＝ＭＡＸの上位ビット（ビット０～１８）となる条件を満たすか否かをチェックする（Ｓ１０３）。
Ｓ１０３の条件を満たす（ＹＥＳ）場合、例外チェック制御部１３１は、ＭＩＮに設定されるページテーブル番号とＭＡＸに設定されるページテーブル番号と有効なページディレクトリのディレクトリ番号と属性違反のチェックに必要な情報（例えば、書き込み禁止属性のチェックに必要になるストア系命令のデコード情報など）を、信号線１８２２を用いてアドレス変換部１３２の範囲指定レジスタ４０３に出力する。
Ｓ１０３の条件を満たす（ＹＥＳ）場合、例外チェック制御部１３１は、ＭＩＮに設定されるページテーブル番号とＭＡＸに設定されるページテーブル番号と有効なページディレクトリのディレクトリ番号と属性違反のチェックに必要な情報（例えば、書き込み禁止属性のチェックに必要になるストア系命令のデコード情報など）を、信号線１８２２を用いてアドレス変換部１３２の範囲指定レジスタ４０３に出力する。
【0049】
範囲指定レジスタ４０３は、ＭＩＮのページテーブル番号からＭＡＸのページテーブル番号の範囲をチェックする（Ｓ１０５）。Ｓ１０５の処理は、ページテーブルのエントリが有効になっているか否かのチェックである。即ち、当該処理は、（指定されたディレクトリ番号のＶビット＝１）かつ（ＭＩＮのページテーブル番号からＭＡＸのページテーブル番号の範囲がＶビットの範囲指定レジスタの下限アドレスと上限アドレスの範囲に含まれる）とページテーブルの属性違反の有無のチェックを含む。より具体的には、（指定されたディレクトリ番号のＶビット＝１）かつ（ＭＩＮのページテーブル番号～ＭＡＸのページテーブル番号の範囲が属性の範囲指定レジスタの下限アドレスと上限アドレスの範囲となるととき属性違反なし）となるか否かをチェックする。
【0050】
ここで、属性が書き込み禁止である場合におけるチェックを例にして説明する。ストア系の命令では、チェック対象のアドレスが範囲指定レジスタの下限アドレスと上限アドレスの範囲に含まれている場合には「属性違反あり」となり、その範囲に含まれていない場合は「属性違反なし」となる。ロード系の命令の場合、書き込み禁止の属性違反は存在しない。範囲指定レジスタ４０３は、例外チェック情報を、信号線１９１２を用いて例外チェック制御部１３１に出力する。Ｓ１０３においてＹＥＳと判定され、Ｓ１０５の処理を実行した後、図１１の処理が終了する。
【0051】
他方、Ｓ１０３の条件を満たさない（ＮＯ）場合、例外チェック制御部１３１は、ＭＩＮ（下限）のページテーブル番号と、ＭＡＸ（上限）のページテーブル番号としてエントリの最大値である２５５と、有効なページディレクトリのディレクトリ番号と属性違反のチェックに必要な情報など信号線１８２２を用いて範囲指定レジスタ４０３に出力する。
範囲指定レジスタ４０３は、ＭＩＮのページテーブル番号からＭＡＸのページテーブル番号（２５５）の範囲をチェックする（Ｓ１０４）。Ｓ１０４の処理は、ＭＩＮとＭＡＸの値が異なるがＳ１０５と同様の処理（即ち、ページテーブルのエントリが有効になっているか否かのチェック）とページテーブルの属性違反のチェックを含む。範囲指定レジスタ４０３は、例外チェック情報を、信号線１９１２を用いて例外チェック制御部１３１に出力する。
範囲指定レジスタ４０３は、ＭＩＮのページテーブル番号からＭＡＸのページテーブル番号（２５５）の範囲をチェックする（Ｓ１０４）。Ｓ１０４の処理は、ＭＩＮとＭＡＸの値が異なるがＳ１０５と同様の処理（即ち、ページテーブルのエントリが有効になっているか否かのチェック）とページテーブルの属性違反のチェックを含む。範囲指定レジスタ４０３は、例外チェック情報を、信号線１９１２を用いて例外チェック制御部１３１に出力する。
【0052】
例外チェック制御部１３１は、次のページディレクトリをチェックするためｎに初期値として１を代入する（Ｓ１０６）。例外チェック制御部１３１は、新たなＭＩＮの上位ビット（ビット０～１８）として元のＭＩＮの上位ビット（ビット０～１８）＋ｎを代入する（Ｓ１０７）。例外チェック制御部１３１は、ＭＩＮの上位ビット（ビット０～１８）を、信号線１８２を用いてアドレス変換部１３２へ出力する。
ページディレクトリ４００は、ＭＩＮの上位ビット（ビット０～１８）で特定されるページディレクトリをチェックする（Ｓ１０８）。Ｓ１０８の処理は、ＭＩＮの値が異なるが、Ｓ１０２と処理と同様の処理である。ページディレクトリ４００は、例外チェック情報と有効なページディレクトリのディレクトリ番号を、信号線１９１０を用いて例外チェック制御部１３１に出力する。例外チェック制御部１３１は、ＭＩＮの上位ビット（ビット０～１８）＝ＭＡＸの上位ビット（ビット０～１８）となるか否かをチェックする（Ｓ１０９）。Ｓ１０９の処理は、ＭＩＮの値が異なるが、Ｓ１０３と同様の処理である。
ページディレクトリ４００は、ＭＩＮの上位ビット（ビット０～１８）で特定されるページディレクトリをチェックする（Ｓ１０８）。Ｓ１０８の処理は、ＭＩＮの値が異なるが、Ｓ１０２と処理と同様の処理である。ページディレクトリ４００は、例外チェック情報と有効なページディレクトリのディレクトリ番号を、信号線１９１０を用いて例外チェック制御部１３１に出力する。例外チェック制御部１３１は、ＭＩＮの上位ビット（ビット０～１８）＝ＭＡＸの上位ビット（ビット０～１８）となるか否かをチェックする（Ｓ１０９）。Ｓ１０９の処理は、ＭＩＮの値が異なるが、Ｓ１０３と同様の処理である。
【0053】
Ｓ１０９の条件を満たす（ＹＥＳ）場合、例外チェック制御部１３１は、ＭＩＮ（下限）のページテーブル番号としてエントリの最小値である０とＭＡＸ（上限）のページテーブル番号と有効なページディレクトリのディレクトリ番号と属性違反のチェックに必要な情報などを、信号線１８２２を用いて範囲指定レジスタ４０３に出力する。範囲指定レジスタ４０３は、ＭＩＮのページテーブル番号（０）からＭＡＸのページテーブル番号の範囲をチェックする（Ｓ１１０）。Ｓ１１０の処理は、ＭＩＮとＭＡＸの値が異なるが、Ｓ１０５と同様の処理である。範囲指定レジスタ４０３は、例外チェック情報を、信号線１９１２を用いて例外チェック制御部１３１に出力する。Ｓ１０９においてＹＥＳと判定され、Ｓ１１０の処理を実行した後、図１１の処理が終了する。
【0054】
Ｓ１０９の条件を満たさない（ＮＯ）場合、例外チェック制御部１３１は、ＭＩＮのページテーブル番号とＭＡＸのページテーブル番号と有効なページディレクトリのディレクトリ番号と属性違反のチェックに必要な情報などを、信号線１８２２を用いて範囲指定レジスタ４０３に出力する。範囲指定レジスタ４０３は、ＭＩＮのページテーブル番号（０）～ＭＡＸのページテーブル番号（２５５）の全範囲をチェックする（Ｓ１１１）。Ｓ１１１の処理は、ＭＩＮとＭＡＸの値が異なるが、Ｓ１０５と同様の処理であるページテーブルのエントリが有効になっているかのチェックとページテーブルの属性違反のチェックを含む。範囲指定レジスタ４０３は、例外チェック情報を、信号線１９１２を用いて例外チェック制御部１３１に出力する。例外チェック制御部１３１は、次のページディレクトリをチェックするためｎにｎ＋１を代入する（Ｓ１１２）。その後、Ｓ１０７の処理に戻る。
【0055】
上記の例外チェックの処理結果として、例外なし、もしくは、例外ありの２通りのいずれかを示す例外チェック情報が得られる。次に、例外なしを示す例外チェック情報が得られる場合における動作について説明する。この動作は、例外なしが確定した場合に共通する処理となる。例外チェック制御部１３１は、命令ＩＤと例外なしを示す例外チェック命令を、信号線１９０を用いて命令実行制御部１１４に出力し、信号線１８４を用いて命令スケジューラ２１１に出力し、信号線１８１を用いて命令スケジューラ３１１に出力する。命令実行制御部１１４は、命令ＩＤと、例外なしを示す例外チェック命令を、信号線１６０を用いて命令スケジューラ１１３に出力し、信号線１６１を用いてリオーダバッファ１１２に出力する。
【0056】
命令スケジューラ１１３、２１１、３１１は、それぞれ入力される命令ＩＤと一致する命令ＩＤに対応する例外チェック命令を完了させ、その命令に係るエントリを解放する。
リオーダバッファ１１２は、入力される命令ＩＤと一致する命令ＩＤに対応する例外チェック命令を、例外なしを示す実行完了命令に変更する。リオーダバッファ１１２は、例外チェック命令単独では完了（コミット）できず、直後に入力されるメモリアクセス命令とセットで完了する。
リオーダバッファ１１２は、入力される命令ＩＤと一致する命令ＩＤに対応する例外チェック命令を、例外なしを示す実行完了命令に変更する。リオーダバッファ１１２は、例外チェック命令単独では完了（コミット）できず、直後に入力されるメモリアクセス命令とセットで完了する。
【0057】
次に、例外ありを示す例外チェック情報が得られる場合における動作を説明する。例外チェック制御部１３１は、命令ＩＤと例外ありを示す例外チェック命令とレベル変更要求を、信号線１９０を用いて命令実行制御部１１４に出力し、信号線１８４を用いて命令スケジューラ２１１に出力し、信号線１８１を用いて命令スケジューラ３１１に出力する。命令実行制御部１１４は、命令ＩＤと例外有を示す例外チェック命令とレベル変更要求を、信号線１６０を用いて命令スケジューラ１１３に出力する。
命令スケジューラ１１３、２１１、３１１は、それぞれ入力される命令ＩＤと一致する命令ＩＤに対応する例外チェック命令のレベルを変更する。変更後の次のレベルは、図１０のフローチャートと同様の手順で定まる。例えば、実行した処理のレベルがレベル１またはレベル２の場合には、次のレベルはレベル３となる。実行した処理のレベルがレベル３の場合は、次のレベルはレベル４となる。
命令スケジューラ１１３、２１１、３１１は、それぞれ入力される命令ＩＤと一致する命令ＩＤに対応する例外チェック命令のレベルを変更する。変更後の次のレベルは、図１０のフローチャートと同様の手順で定まる。例えば、実行した処理のレベルがレベル１またはレベル２の場合には、次のレベルはレベル３となる。実行した処理のレベルがレベル３の場合は、次のレベルはレベル４となる。
【0058】
上記の例外チェック動作例は、動作モードが通常モードである場合を主としたが、動作モードが詳細モードである場合について説明する。詳細モードは、例外チェック動作において、さらにページテーブル４０１を用いたチェックを含む点で、通常モードとは異なる。まず、レベル１における詳細モードについて説明する。図１１のＳ１０４、Ｓ１０５、Ｓ１１０、Ｓ１１１の処理においてページテーブル４０１を用いた例外チェックの処理が追加される。例えば、Ｓ１０５の処理において、例外チェック制御部１３１は、ＭＩＮのページテーブル番号とＭＡＸのページテーブル番号と有効なページディレクトリのディレクトリ番号と属性違反のチェックに必要な情報などを、信号線１８２１を用いてページテーブル４０１に出力する。ページテーブル４０１は、入力されるＭＩＮのページテーブル番号からＭＡＸのページテーブル番号の範囲をチェックする。
【0059】
ページテーブル４０１の例外チェック方法は、Ｖビットと属性の構成に応じて異なっていてもよい。例えば、次の３種類の構成が想定されうる。構成１：例外チェック時間の短縮を優先する場合、ページテーブル４０１は、Ｖビットと属性の構成にレジスタを用いることで、両者を同時並列にチェックすることができる。構成２：ハードウェア量の低減を優先する場合、ページテーブル４０１は、Ｖビットと属性の構成にＳＲＡＭ（Static Random Access Memory）を用いることで（ＳＲＡＭ構成）、ページテーブル番号をＭＩＮのページテーブル番号からＭＡＸのページテーブル番号まで、インクリメントしながら個々のページテーブルに順にアクセスしてチェックを行う。構成３：例外チェック時間とハードウェア量の低減を両立する場合、ＳＲＡＭ構成を採用し、Ｖビットと属性の組を複数エントリごとに一括して格納する構成である。例えば、ＳＲＡＭの各アドレスにページテーブル番号にそれぞれ対応する３２エントリ分のＶビットと属性をまとめて格納しておく。その場合、３２エントリ分のページテーブル番号に対して一括したチェックが可能となる。
【0060】
次に、構成３において各アドレスに３２エントリ分のページテーブル番号を格納する場合を例にして、ページテーブル４０１の例外チェック方法について説明する。
ページテーブル４０１は、ＭＩＮのページテーブル番号からＭＡＸのページテーブル番号の読み出しに要するアドレスを計算する。ページテーブル４０１は、ページテーブル番号÷３２＋ページディレクトリ番号×（２５６÷３２）をＳＲＡＭのアドレスとして算出することができる。ページテーブル４０１は、Ｖビットと属性が格納されているページテーブルの（ＭＩＮのページテーブル番号÷３２＋ページディレクトリ番号×（２５６÷３２））から（ＭＡＸのページテーブル番号÷３２＋ページディレクトリ番号×（２５６÷３２））の範囲のページディレクトリ番号を読み出し、例外チェックを行う。ページテーブル４０１は、チェック結果を示す例外チェック情報を、信号線１９１１を用いて例外チェック制御部１３１に出力する。
ページテーブル４０１は、ＭＩＮのページテーブル番号からＭＡＸのページテーブル番号の読み出しに要するアドレスを計算する。ページテーブル４０１は、ページテーブル番号÷３２＋ページディレクトリ番号×（２５６÷３２）をＳＲＡＭのアドレスとして算出することができる。ページテーブル４０１は、Ｖビットと属性が格納されているページテーブルの（ＭＩＮのページテーブル番号÷３２＋ページディレクトリ番号×（２５６÷３２））から（ＭＡＸのページテーブル番号÷３２＋ページディレクトリ番号×（２５６÷３２））の範囲のページディレクトリ番号を読み出し、例外チェックを行う。ページテーブル４０１は、チェック結果を示す例外チェック情報を、信号線１９１１を用いて例外チェック制御部１３１に出力する。
【0061】
詳細モードでは、ページテーブル４０１による例外チェック情報と範囲指定レジスタ４０３による例外チェック情報が異なりうる。範囲指定レジスタ４０３は例外チェックの高速化を目的に簡略されたページテーブルの情報が用いられるため、ページテーブル４０１で用いられる情報とは完全に等価ではないためである。そのため、図１２に例示されるように、アドレス変換部１３２は、ページテーブル４０１による例外チェック情報を範囲指定レジスタ４０３による例外チェック情報よりも優先して採用する。図１２に例示される、ページテーブルに対する例外あり、かつ範囲指定レジスタに対する例外なしの組み合わせは、現実には存在しなくてもよい。Ｓ１０４、Ｓ１１０、Ｓ１１１の処理に対しても、ＭＩＮ、ＭＡＸの値が異なる他、Ｓ１０５の処理と同様に運用することができる。
【0062】
次に、例外チェック命令のレベル２の動作について説明する。動作フラグの設定が、通常モードである場合を仮定する。スカラ処理部１００の処理において、命令キャッシュ１１０から命令スケジューラ１１３の発行までの動作は、レベル１の動作と同様である。
命令実行制御部１１４は、信号線１７２を用いて、例外チェック命令をベクトル命令発行制御部１３３へ出力する。レベル２では、Ｓｚのスカラレジスタが有効と設定される。そのため、命令実行制御部１１４は、信号線１７１を用いてスカラレジスタ１２０へリード要求を出力する。
スカラレジスタ１２０は、Ｓｚで指定されたスカラレジスタのデータを、信号線１７３を用いてベクトル命令発行制御部１３３へ出力する。
ベクトル命令発行制御部１３３は、例外チェック命令とＳｚのデータと命令に付随する情報を、信号線１８５を用いてベクトル処理部２００の命令バッファ２１０へ出力する。
命令実行制御部１１４は、信号線１７２を用いて、例外チェック命令をベクトル命令発行制御部１３３へ出力する。レベル２では、Ｓｚのスカラレジスタが有効と設定される。そのため、命令実行制御部１１４は、信号線１７１を用いてスカラレジスタ１２０へリード要求を出力する。
スカラレジスタ１２０は、Ｓｚで指定されたスカラレジスタのデータを、信号線１７３を用いてベクトル命令発行制御部１３３へ出力する。
ベクトル命令発行制御部１３３は、例外チェック命令とＳｚのデータと命令に付随する情報を、信号線１８５を用いてベクトル処理部２００の命令バッファ２１０へ出力する。
【0063】
命令バッファ２１０は、例外チェック命令を、信号線２５０を用いて命令スケジューラ２１１へ出力する。命令スケジューラへの出力は、命令スケジューラ２１１のエントリに空きがあるときになされる。
命令スケジューラ２１１は、１エントリごとに格納されている命令の発行が可能か否かを判定する。発行に必要な資源の準備が整い、命令順序が保証できるとき、命令スケジューラ２１１は、信号線２５１を用いて例外チェック命令を命令実行制御部２１２へ出力する。レベル２の場合はＶｙのベクトルレジスタが有効と設定されるため、Ｖｙの準備が整うと命令が発行可能になる。
命令実行制御部２１２は、信号線２６０を用いてベクトルレジスタ２２０へリード要求を出力する。
ベクトルレジスタ２２０は、リード要求を受け、Ｖｙで指定されたベクトルレジスタのデータを、信号線２６２を用いて例外チェック制御部１３１へ出力する。
命令スケジューラ２１１は、１エントリごとに格納されている命令の発行が可能か否かを判定する。発行に必要な資源の準備が整い、命令順序が保証できるとき、命令スケジューラ２１１は、信号線２５１を用いて例外チェック命令を命令実行制御部２１２へ出力する。レベル２の場合はＶｙのベクトルレジスタが有効と設定されるため、Ｖｙの準備が整うと命令が発行可能になる。
命令実行制御部２１２は、信号線２６０を用いてベクトルレジスタ２２０へリード要求を出力する。
ベクトルレジスタ２２０は、リード要求を受け、Ｖｙで指定されたベクトルレジスタのデータを、信号線２６２を用いて例外チェック制御部１３１へ出力する。
【0064】
命令実行制御部１１４は、信号線１７０を用いて例外チェック命令をメモリアクセス命令発行制御部１３０と例外チェック制御部１３１へ出力する。レベル２の場合はＳｚのスカラレジスタが有効と設定されるため、命令実行制御部１１４は、信号線１７１を用いてスカラレジスタ１２０へリード要求を出力する。
スカラレジスタ１２０は、リード要求を受け、Ｓｚで指定されたスカラレジスタのデータを、信号線１７３を用いてメモリアクセス命令発行制御部１３０と例外チェック制御部１３１へ出力する。
メモリアクセス命令発行制御部１３０は、例外チェック命令とＳｚのデータと命令に付随する情報を、信号線１８０を用いてメモリアクセス処理部３００の命令バッファ３１０へ出力する。
スカラレジスタ１２０は、リード要求を受け、Ｓｚで指定されたスカラレジスタのデータを、信号線１７３を用いてメモリアクセス命令発行制御部１３０と例外チェック制御部１３１へ出力する。
メモリアクセス命令発行制御部１３０は、例外チェック命令とＳｚのデータと命令に付随する情報を、信号線１８０を用いてメモリアクセス処理部３００の命令バッファ３１０へ出力する。
【0065】
命令バッファ３１０は、例外チェック命令を、信号線３５０を用いて命令スケジューラ３１１へ出力する。命令スケジューラ３１１への出力は、そのエントリに空きがあるときになされる。命令スケジューラ３１１は、例外チェック制御部１３１から発行要求を受けるまで、例外チェック命令の発行を待機する。
【0066】
次に、例外チェックに関する例外チェック制御部１３１とアドレス変換部１３２の動作について、図１、図２および図１１を用いて説明する。
例外チェック制御部１３１は、ＭＩＮ（処理の下限アドレスを示す）にＶｙの１要素－Ｓｚ（配列サイズ）を代入し、ＭＡＸ（処理の上限アドレスを示す）にＶｙの１要素＋Ｓｚ（配列サイズ）を代入する（Ｓ１０１）。ＭＩＮとＭＡＸの初期値の計算方法が異なる他、Ｓ１０２以降の処理は、レベル１の処理と同様である。また、動作フラグの設定が詳細モードの場合は、レベル１の処理と同様に、ページテーブルを用いた例外チェックが追加される。
例外チェック制御部１３１は、ＭＩＮ（処理の下限アドレスを示す）にＶｙの１要素－Ｓｚ（配列サイズ）を代入し、ＭＡＸ（処理の上限アドレスを示す）にＶｙの１要素＋Ｓｚ（配列サイズ）を代入する（Ｓ１０１）。ＭＩＮとＭＡＸの初期値の計算方法が異なる他、Ｓ１０２以降の処理は、レベル１の処理と同様である。また、動作フラグの設定が詳細モードの場合は、レベル１の処理と同様に、ページテーブルを用いた例外チェックが追加される。
【0067】
命令実行制御部１１４は、信号線１７２を用い、例外チェック命令をベクトル命令発行制御部１３３へ出力する。命令実行制御部１１４は、レベル３の場合、命令実行制御部１１４は、ＳｙとＳｚのスカラレジスタを利用しない。
ベクトル命令発行制御部１３３は、例外チェック命令と命令に付随する情報を、信号線１８５を用いて、ベクトル処理部２００の命令バッファ２１０へ出力する。
命令バッファ２１０は、例外チェック命令を、信号線２５０を用いて命令スケジューラ２１１へ出力する。命令スケジューラ２１１への出力は、そのエントリに空きがあるときになされる。命令スケジューラ２１１は、１エントリごとに格納されている命令の発行が可能か否かを判定し、必要な資源の準備が整い、命令順序が保証できるとき、例外チェック命令を、信号線２５１を用いて命令実行制御部２１２へ出力する。レベル３の場合はＶｙが有効と設定されるため、Ｖｙの準備が整うと命令が発行可能になる。
命令実行制御部２１２は、信号線２６０を用いてベクトルレジスタ２２０へリード要求を出力する。ベクトルレジスタ２２０は、リード要求を受け、Ｖｙで指定されたベクトルレジスタのデータを、信号線２６２を用いて例外チェック制御部１３１へ出力する。
ベクトル命令発行制御部１３３は、例外チェック命令と命令に付随する情報を、信号線１８５を用いて、ベクトル処理部２００の命令バッファ２１０へ出力する。
命令バッファ２１０は、例外チェック命令を、信号線２５０を用いて命令スケジューラ２１１へ出力する。命令スケジューラ２１１への出力は、そのエントリに空きがあるときになされる。命令スケジューラ２１１は、１エントリごとに格納されている命令の発行が可能か否かを判定し、必要な資源の準備が整い、命令順序が保証できるとき、例外チェック命令を、信号線２５１を用いて命令実行制御部２１２へ出力する。レベル３の場合はＶｙが有効と設定されるため、Ｖｙの準備が整うと命令が発行可能になる。
命令実行制御部２１２は、信号線２６０を用いてベクトルレジスタ２２０へリード要求を出力する。ベクトルレジスタ２２０は、リード要求を受け、Ｖｙで指定されたベクトルレジスタのデータを、信号線２６２を用いて例外チェック制御部１３１へ出力する。
【0068】
命令実行制御部１１４は、信号線１７０を用いて、例外チェック命令をメモリアクセス命令発行制御部１３０と例外チェック制御部１３１へ出力する。命令実行制御部１１４は、レベル３の場合、ＳｙとＳｚのスカラレジスタを利用しない。メモリアクセス命令発行制御部１３０は、例外チェック命令と命令に付随する情報を、信号線１８０を用いてメモリアクセス処理部３００の命令バッファ３１０へ出力する。
命令バッファ３１０は、例外チェック命令を、信号線３５０を用いて命令スケジューラ３１１へ出力する。命令スケジューラ３１１への出力は、そのエントリに空きがあるときになされる。命令スケジューラ３１１は、例外チェック制御部１３１から発行要求を受けるまで例外チェック命令の発行を待機する。
命令バッファ３１０は、例外チェック命令を、信号線３５０を用いて命令スケジューラ３１１へ出力する。命令スケジューラ３１１への出力は、そのエントリに空きがあるときになされる。命令スケジューラ３１１は、例外チェック制御部１３１から発行要求を受けるまで例外チェック命令の発行を待機する。
【0069】
次に、例外チェックに関する例外チェック制御部１３１とアドレス変換部１３２の動作について、図１、図２および図１３を用いて説明する。図１３は、本実施形態に係る設定アドレスに基づく例外チェック処理を例示するフローチャートである。図１３の処理では、例外チェックにより例外が検出されない場合が想定されている。例外が検出される場合には、後続の処理に進まず、上述の例外ありの検出時と同様の処理がなされる。
【0070】
例外チェック制御部１３１には、ＶｙのアドレスとしてＶＬ個のデータ（要素番号０～要素番号ＶＬ－１）がベクトル処理部２００から取得される。例外チェック制御部１３１は、例外チェック対象とする要素の要素番号の初期値として０を代入する（Ｓ２０１）。
例外チェック制御部１３１は、例外チェック対象とする要素の要素番号がＶＬ－１よりも大きくなる条件を満たすか否かをチェックする（Ｓ２０２）。Ｓ２０２の条件を満たさない（ＮＯ）場合、例外チェック制御部１３１は、アドレスＡＤＲにＶｙの要素番号のデータを代入する（Ｓ２０３）。
例外チェック制御部１３１は、例外チェック対象とする要素の要素番号がＶＬ－１よりも大きくなる条件を満たすか否かをチェックする（Ｓ２０２）。Ｓ２０２の条件を満たさない（ＮＯ）場合、例外チェック制御部１３１は、アドレスＡＤＲにＶｙの要素番号のデータを代入する（Ｓ２０３）。
【0071】
例外チェック制御部１３１は、ＡＤＲに代入されたデータを、信号線１８２を用いてアドレス変換部１３２へ出力する。
アドレス変換部１３２のページディレクトリ４００は、ＡＤＲの上位ビット（ビット０～１８）を用いてページディレクトリに対して例外チェックを行う（Ｓ２０４）。ページディレクトリの例外チェックは、(ページディレクトリのＶビット＝１)かつ(ＡＤＲの上位ビット（ビット０～１８)＝ページディレクトリの仮想アドレス)となるエントリが存在するかチェックする過程を含む。ページディレクトリ４００は、例外チェック情報と有効なページディレクトリのディレクトリ番号を、信号線１９１０を用いて例外チェック制御部１３１に出力する。
アドレス変換部１３２のページディレクトリ４００は、ＡＤＲの上位ビット（ビット０～１８）を用いてページディレクトリに対して例外チェックを行う（Ｓ２０４）。ページディレクトリの例外チェックは、(ページディレクトリのＶビット＝１)かつ(ＡＤＲの上位ビット（ビット０～１８)＝ページディレクトリの仮想アドレス)となるエントリが存在するかチェックする過程を含む。ページディレクトリ４００は、例外チェック情報と有効なページディレクトリのディレクトリ番号を、信号線１９１０を用いて例外チェック制御部１３１に出力する。
【0072】
例外チェック制御部１３１は、ＡＤＲのページテーブル番号と有効なページディレクトリのディレクトリ番号と属性違反のチェックに必要な情報などを、信号線１８２２を用いてアドレス変換部１３２の範囲指定レジスタ４０３に出力する。
範囲指定レジスタ４０３は、ＡＤＲのページテーブル番号をチェックする（Ｓ２０５）。Ｓ２０５の処理は、ページテーブルのエントリが有効になっているか否かのチェック、（指定されたディレクトリ番号のＶビット＝１）かつ（ＡＤＲページテーブル番号がＶビットの範囲指定レジスタの下限アドレスと上限アドレスの範囲に含まれる）と、ページテーブルの属性違反のチェックを含む。ページテーブルの属性違反のチェックは、（指定されたディレクトリ番号のＶビット＝１）かつ（ＡＤＲのページテーブル番号が属性の範囲指定レジスタの下限アドレスと上限アドレスの範囲で属性違反なし）となるか否かのチェックを含む。範囲指定レジスタ４０３は、チェック結果を示す例外チェック情報を、信号線１９１２を用いて例外チェック制御部１３１に出力する。
例外チェック制御部１３１は、次の要素番号のチェックのために要素番号に要素番号＋１を代入する（Ｓ２０６）。そして、Ｓ２０２のチェックに戻る。Ｓ２０２の条件を満たす（ＹＥＳ）と判定される場合、Ｖｙをアドレスとした例外チェックの処理を終了する。
範囲指定レジスタ４０３は、ＡＤＲのページテーブル番号をチェックする（Ｓ２０５）。Ｓ２０５の処理は、ページテーブルのエントリが有効になっているか否かのチェック、（指定されたディレクトリ番号のＶビット＝１）かつ（ＡＤＲページテーブル番号がＶビットの範囲指定レジスタの下限アドレスと上限アドレスの範囲に含まれる）と、ページテーブルの属性違反のチェックを含む。ページテーブルの属性違反のチェックは、（指定されたディレクトリ番号のＶビット＝１）かつ（ＡＤＲのページテーブル番号が属性の範囲指定レジスタの下限アドレスと上限アドレスの範囲で属性違反なし）となるか否かのチェックを含む。範囲指定レジスタ４０３は、チェック結果を示す例外チェック情報を、信号線１９１２を用いて例外チェック制御部１３１に出力する。
例外チェック制御部１３１は、次の要素番号のチェックのために要素番号に要素番号＋１を代入する（Ｓ２０６）。そして、Ｓ２０２のチェックに戻る。Ｓ２０２の条件を満たす（ＹＥＳ）と判定される場合、Ｖｙをアドレスとした例外チェックの処理を終了する。
【0073】
なお、図１３の処理は１要素ずつ実行される場合を例にするが、これには限られない。例外チェック処理の高速化を目的として、Ｓ２０１の初期値の代入である要素番号←０の処理に代えて、要素番号←ｍ（ｍは、０以上ｍ－１以下の整数）に変更することで、ｍ要素ごとの並列処理が実行されてもよい。その場合、Ｓ２０６において、要素番号←要素番号＋１の代入処理に代えて、要素番号←要素番号＋ｍの代入処理がなされる。
【0074】
上記の例外チェックの処理結果として、例外なし、もしくは、例外ありの２通りのいずれかを示す例外チェック情報が得られる。次に、例外なしを示す例外チェック情報が得られる場合における動作について説明する。この動作は、例外なしが確定した場合に共通する処理となる。例外チェック制御部１３１は、命令ＩＤと例外なしを示す例外チェック命令を、信号線１９０を用いて命令実行制御部１１４に出力し、信号線１８４を用いて命令スケジューラ２１１に出力し、信号線１８１を用いて命令スケジューラ３１１に出力する。命令実行制御部１１４は、命令ＩＤと、例外なしを示す例外チェック命令を、信号線１６０を用いて命令スケジューラ１１３に出力し、信号線１６１を用いてリオーダバッファ１１２に出力する。
【0075】
命令スケジューラ１１３、２１１、３１１は、それぞれ入力される命令ＩＤと一致する命令ＩＤに対応する例外チェック命令を完了させ、その命令に係るエントリを解放する。
リオーダバッファ１１２は、入力される命令ＩＤと一致する命令ＩＤに対応する例外チェック命令を、例外なしを示す実行完了命令に変更する。リオーダバッファ１１２は、例外チェック命令単独では完了（コミット）できず、直後に入力されるメモリアクセス命令とセットで完了する。
リオーダバッファ１１２は、入力される命令ＩＤと一致する命令ＩＤに対応する例外チェック命令を、例外なしを示す実行完了命令に変更する。リオーダバッファ１１２は、例外チェック命令単独では完了（コミット）できず、直後に入力されるメモリアクセス命令とセットで完了する。
【0076】
次に、例外ありを示す例外チェック情報が得られる場合における動作を説明する。例外チェック制御部１３１は、例外チェック命令のマスクＭが全て１と定義されている特定のマスクレジスタ（例えば、マスクレジスタ番号０が全て固定値１、即ち、ベクトルレジスタの全要素が有効）が指定されているか否かをチェックする（図１０ Ｓ８参照）。また、例外チェック制御部１３１は、動作フラグに詳細モードが設定されているか否かをチェックする（図１０ Ｓ１１参照）。マスクＭが全て１ではない場合、または、マスクＭが全て１かつ動作モードに通常モードが設定されている場合、例外チェック制御部１３１は、命令ＩＤと例外ありを示す例外チェック命令とレベル変更要求を、信号線１９０を用いて命令実行制御部１１４に出力し、信号線１８４を用いて命令スケジューラ２１１に出力し、信号線１８１を用いて命令スケジューラに出力する。命令実行制御部１１４は、命令ＩＤと例外ありを示す例外チェック命令とレベル変更要求を、信号線１６０を用いて命令スケジューラ１１３に出力する。
【0077】
命令スケジューラ１１３、２１１、３１１は、それぞれ入力される命令ＩＤと一致する命令ＩＤに対応する例外チェック命令のレベルを変更する。変更後の次のレベルは、図１０のフローチャートと同様の手順で定まる。例えば、実行した処理のレベルがレベル３の場合は、次のレベルはレベル４となる。マスクＭが全て１かつ動作モードが詳細モードである場合、例外ありが確定する（図１０ Ｓ１３参照）。例外チェック制御部１３１は、命令ＩＤと例外ありを示す例外チェック命令と例外種類（例えば、ページディレクトリ無効、ページテーブル無効、ページテーブル属性違反、等と例外が発生した最小の要素番号を、信号線１９０を用いて命令実行制御部１１４に出力し、信号線１８４を用いて命令スケジューラ２１１に出力し、信号線１８１を用いて命令スケジューラ３１１に出力する。
【0078】
命令実行制御部１１４は、命令ＩＤと例外ありを示す例外チェック命令を、信号線１６０を用いて命令スケジューラ１１３に出力し、命令ＩＤと例外ありを示す例外チェック命令と例外が発生した最小の要素番号を、信号線１６１を用いてリオーダバッファ１１２に出力する。
命令スケジューラ１１３、２１１、３１１は、それぞれ例外ありフラグの設定値を１（有効）に変更し、例外あり命令の命令ＩＤを保存する。命令スケジューラ１１３、２１１、３１１は、例外ありフラグ＝１の状態で新たに例外ありを示す例外チェック命令が取得される場合（複数命令で例外あり）、保存されている命令ＩＤと新たに例外ありと検出した命令の命令ＩＤを比較し、先行する命令の命令ＩＤを保存する。命令スケジューラ１１３、２１１、３１１は、新たな命令ＩＤと一致する命令ＩＤに対応する例外チェック命令を完了させ、エントリを解放する。リオーダバッファ１１２は、新たな命令ＩＤと一致する命令ＩＤに対応する例外チェック命令を、例外ありを示す実行完了命令に変更し、例外が発生した最小の要素番号を保存する。リオーダバッファ１１２は、例外チェック命令単独では完了（コミット）できず、直後のメモリアクセス命令とセットで完了する。
命令スケジューラ１１３、２１１、３１１は、それぞれ例外ありフラグの設定値を１（有効）に変更し、例外あり命令の命令ＩＤを保存する。命令スケジューラ１１３、２１１、３１１は、例外ありフラグ＝１の状態で新たに例外ありを示す例外チェック命令が取得される場合（複数命令で例外あり）、保存されている命令ＩＤと新たに例外ありと検出した命令の命令ＩＤを比較し、先行する命令の命令ＩＤを保存する。命令スケジューラ１１３、２１１、３１１は、新たな命令ＩＤと一致する命令ＩＤに対応する例外チェック命令を完了させ、エントリを解放する。リオーダバッファ１１２は、新たな命令ＩＤと一致する命令ＩＤに対応する例外チェック命令を、例外ありを示す実行完了命令に変更し、例外が発生した最小の要素番号を保存する。リオーダバッファ１１２は、例外チェック命令単独では完了（コミット）できず、直後のメモリアクセス命令とセットで完了する。
【0079】
動作モードが詳細モードである場合には、範囲指定レジスタ４０３を用いた例外チェックに、ページテーブル４０１を用いたチェックが加わる点で、通常モードとは異なる。図１３のＳ２０５の処理においてページテーブル４０１を用いた例外チェックの処理が追加される。例外チェック制御部１３１は、ＡＤＲのページテーブル番号と有効なページディレクトリのディレクトリ番号と属性違反のチェックに必要な情報などを、信号線１８２１を用いてページテーブル４０１に出力する。ページテーブル４０１は、ＡＤＲのページテーブル番号をチェックする（Ｓ２０５）。ページテーブル４０１はレベル１で説明した手法を用いて、ＡＤＲのページテーブル番号をリードするのに必要なアドレスを計算する。ページテーブル４０１は、Ｖビットと属性が格納されているページテーブルのアドレス（ＡＤＲのページテーブル番号÷３２＋ページディレクトリ番号×（２５６÷３２））をリードして例外チェックを行う。ページテーブル４０１は、チェック結果を示す例外チェック情報を、信号線１９１１を用いて例外チェック制御部１３１に出力する。詳細モードの場合では、ページテーブルによる例外チェック情報と範囲指定レジスタの例外チェック情報が異なりうるため、図１２に例示するように、ページテーブルの例外チェック情報を優先して採用される。
【0080】
次に、例外チェック命令のレベル４の動作について説明する。厳密な条件で例外をチェックするため、レベル４では、動作フラグの設定は詳細モードとなる。スカラ処理部１００の処理では、命令キャッシュ１１０から命令スケジューラ１１３の発行までの動作は、レベル１の動作と同様である。
【0081】
命令実行制御部１１４は、信号線１７２を用いて例外チェック命令をベクトル命令発行制御部１３３へ出力する。命令実行制御部１１４は、レベル４の場合はＳｙとＳｚのスカラレジスタを利用しない。ベクトル命令発行制御部１３３は、例外チェック命令と命令に付随する情報を、信号線１８５を用いてベクトル処理部２００の命令バッファ２１０へ出力する。
【0082】
命令バッファ２１０は、例外チェック命令を、信号線２５０を用いて命令スケジューラ２１１へ出力する。命令スケジューラ２１１への出力は、そのエントリに空きがあるときになされる。命令スケジューラ２１１は、１エントリ毎に、格納されている命令の発行が可能か否かを判定し、必要な資源の準備が整い、命令順序が保証できるとき、例外チェック命令を、信号線２５１を用いて命令実行制御部２１２へ出力する。レベル４の場合はＶｙが有効かつＭが有効のため、ＶｙとＭの準備が整えば、命令が発行可能となる。命令実行制御部２１２は、レベル４の場合はＶｙのベクトルレジスタ有効のため信号線２６０を介してベクトルレジスタ２２０へリード要求を出力し、Ｍのマスクレジスタ有効のため信号線２６１を介してベクトルマスクレジスタ２２１へリード要求を出力する。ベクトルレジスタ２２０は、Ｖｙで指定されたベクトルレジスタのデータを、信号線２６２を用いて例外チェック制御部１３１へ出力する。ベクトルマスクレジスタ２２１は、マスクＭで指定されたベクトルマスクレジスタのデータを、信号線２６３を用いて例外チェック制御部１３１へ出力する。
【0083】
命令実行制御部１１４は、信号線１７０を用いて、例外チェック命令をメモリアクセス命令発行制御部１３０と例外チェック制御部１３１へ出力する。命令実行制御部１１４は、レベル４の場合はＳｙとＳｚのスカラレジスタを利用しない。メモリアクセス命令発行制御部１３０は、例外チェック命令と命令に付随する情報を、信号線１８０を用いてメモリアクセス処理部３００の命令バッファ３１０へ出力する。
命令バッファ３１０は、例外チェック命令を、信号線３５０を用いて命令スケジューラ３１１へ出力する。命令スケジューラ３１１への出力は、そのエントリに空きがあるときになされる。命令スケジューラ３１１は、例外チェック制御部１３１から発行要求を受けるまで例外チェック命令の発行を待機する。
命令バッファ３１０は、例外チェック命令を、信号線３５０を用いて命令スケジューラ３１１へ出力する。命令スケジューラ３１１への出力は、そのエントリに空きがあるときになされる。命令スケジューラ３１１は、例外チェック制御部１３１から発行要求を受けるまで例外チェック命令の発行を待機する。
【0084】
次に、例外チェックに関する例外チェック制御部１３１とアドレス変換部１３２の動作について、図１、図２および図１４を用いて説明する。図１４は、本実施形態に係る設定アドレスと要素番号に基づく例外チェック処理を例示するフローチャートである。図１４の処理では、例外チェックにより例外が検出されない場合が想定されている。例外が検出される場合には、後続の処理に進まず、上述の例外ありの検出時の処理がなされる。
レベル４に係る図１４の処理は、レベル３に係る図１３の処理にＳ３０３の処理が追加された点で異なる。
レベル４に係る図１４の処理は、レベル３に係る図１３の処理にＳ３０３の処理が追加された点で異なる。
【0085】
例外チェック制御部１３１には、ＶｙのアドレスとＭのマスクとしてＶＬ個のデータ（要素番号０～要素番号ＶＬ－１）がベクトル処理部２００から取得される。レベル４では、例外チェック制御部１３１は、要素番号毎にＭの設定値が１であるとの条件を満足するか否かをチェックする（Ｓ３０３）。この点において、レベル３では、Ｖｙのアドレスがそのまま利用されていた点と異なる。Ｓ３０３の条件を満足する要素番号に対しては（ＹＥＳ）、例外チェック制御部１３１は、Ｖｙのアドレスが有効なアドレスと推定されるため、ＡＤＲにＶｙの要素番号のデータを代入する（Ｓ３０４）。例外チェック制御部１３１は、ＡＤＲのデータを、信号線１８２を用いてアドレス変換部１３２へ出力する。Ｓ３０５の処理は図１３のＳ２０４の処理と、Ｓ３０６の処理は図１３のＳ２０５の詳細モード時の処理と、Ｓ２０７の処理は図１３のＳ２０６の処理と、それぞれ同等である。Ｓ３０４、Ｓ３０５、Ｓ３０６の例外チェックと次のチェックのためＳ３０７の処理が行われる。Ｓ３０３の条件を満足しない（ＮＯ）場合、Ｖｙのアドレスが有効なアドレスではないため例外チェックを省略して次のチェックのためＳ３０７の処理が行われる。
【0086】
上記の例外チェックの処理結果として、例外なし、もしくは、例外ありの２通りのいずれかを示す例外チェック情報が得られる。次に、例外なしを示す例外チェック情報が得られる場合における動作について説明する。この動作は、例外なしが確定した場合に共通する処理となる。例外チェック制御部１３１は、命令ＩＤと例外なしを示す例外チェック命令を、信号線１９０を用いて命令実行制御部１１４に出力し、信号線１８４を用いて命令スケジューラ２１１に出力し、信号線１８１を用いて命令スケジューラ３１１に出力する。命令実行制御部１１４は、命令ＩＤと、例外なしを示す例外チェック命令を、信号線１６０を用いて命令スケジューラ１１３に出力し、信号線１６１を用いてリオーダバッファ１１２に出力する。
【0087】
命令スケジューラ１１３、２１１、３１１は、それぞれ入力される命令ＩＤと一致する命令ＩＤに対応する例外チェック命令を完了させ、その命令に係るエントリを解放する。
リオーダバッファ１１２は、入力される命令ＩＤと一致する命令ＩＤに対応する例外チェック命令を、例外なしを示す実行完了命令に変更する。リオーダバッファ１１２は、例外チェック命令単独では完了（コミット）できず、直後に入力されるメモリアクセス命令とセットで完了する。
リオーダバッファ１１２は、入力される命令ＩＤと一致する命令ＩＤに対応する例外チェック命令を、例外なしを示す実行完了命令に変更する。リオーダバッファ１１２は、例外チェック命令単独では完了（コミット）できず、直後に入力されるメモリアクセス命令とセットで完了する。
【0088】
次に、例外ありを示す例外チェック情報が得られる場合における動作を説明する。レベル４では、チェック結果として例外ありが確定する（図１０ Ｓ１３参照）。例外チェック制御部１３１は、命令ＩＤと例外ありを示す例外チェック命令と例外種類（ペーディレクトリ無効、ページテーブル無効、ページテーブル属性違反等）と例外が発生した最小の要素番号を、信号線１９０を用いて命令実行制御部１１４に出力し、信号線１８４を用いて命令スケジューラ２１１に出力し、信号線１８１を用いて命令スケジューラ３１１に出力する。命令実行制御部１１４は、命令ＩＤと例外ありを示す例外チェック命令を、信号線１６０を用いて命令スケジューラ１１３に出力し、命令ＩＤと例外有を示す例外チェック命令と例外が発生した最小の素番号を、信号線１６１を用いてリオーダバッファ１１２に出力する。
【0089】
命令スケジューラ１１３、２１１、３１１は、例外ありフラグの設定値を１（有効）に変更し、例外あり命令に係る命令ＩＤを保存する。例外ありフラグ＝１の状態で、新たに例外ありを示す例外チェック命令が到着した場合（複数命令で例外あり）、保存されている命令ＩＤと新たに例外ありを検出した命令の命令ＩＤを比較し、先行する命令の命令ＩＤを保存する。命令スケジューラ１１３、２１１、３１１は、新たな命令に係る命令ＩＤと一致する命令ＩＤに対応する例外チェック命令を完了させエントリを解放する。リオーダバッファ１１２は、新たな命令に係る命令ＩＤと一致する命令ＩＤに対応する例外チェック命令を、例外ありを示す実行完了命令に変更し、例外が発生した最小の要素番号を保存する。
【0090】
（ＶＳＣ命令動作）
次に、本実施形態に係るＶＳＣ命令の動作の例について説明する。図１に戻り、スカラ処理部１００の処理について説明する。命令キャッシュ１１０は、ＶＳＣ命令を、信号線１５０を用いて命令デコーダ１１１へ出力する。
命令デコーダ１１１は、ＶＳＣ命令の命令デコードを行い命令デコード結果と命令に付随する各種情報をリオーダバッファ１１２のエントリに空きがあるとき信号線１５１を用いてリオーダバッファ１１２へ出力する。
次に、本実施形態に係るＶＳＣ命令の動作の例について説明する。図１に戻り、スカラ処理部１００の処理について説明する。命令キャッシュ１１０は、ＶＳＣ命令を、信号線１５０を用いて命令デコーダ１１１へ出力する。
命令デコーダ１１１は、ＶＳＣ命令の命令デコードを行い命令デコード結果と命令に付随する各種情報をリオーダバッファ１１２のエントリに空きがあるとき信号線１５１を用いてリオーダバッファ１１２へ出力する。
【0091】
リオーダバッファ１１２は、命令スケジューラ１１３のエントリに空きがあるとき、ＶＳＣ命令を、信号線１５２を用いて命令スケジューラ１１３へ出力する。また、リオーダバッファ１１２は、出力対象の命令には各命令を識別するための命令ＩＤを付加する。
命令スケジューラ１１３は、格納されている１エントリごとに命令の発行が可能か否かを判定する。命令スケジューラ１１３は、必要な資源の準備が整い、命令順序が保証できるとき、ＶＳＣ命令を、信号線１５３を用いて命令実行制御部１１４へ出力する。命令スケジューラ１１３は、ＶＳＣ命令をベクトル処理部とメモリアクセス処理部の両方に発行する。命令スケジューラ１１３は、各処理部への準備が整い次第、独立に命令を発行する。例外に関係する命令の発行条件として、例外ありフラグ＝１になった場合、命令ＩＤが保存されている命令の直後のメモリアクセス命令まで発行可能である。但し、命令スケジューラ１１３は、以降の命令の発行を停止する。本実施形態に係る命令スケジューラ１１３は、性能向上を目的として、先行するメモリアクセス命令の例外の有無が全て確定するまで待機しない。そのため、命令を発行するタイミングにより、例外ありに係るメモリアクセス命令に後続する命令がベクトル処理部２００もしくはメモリアクセス処理部３００へ発行されるケースが存在しうる。メモリアクセス処理部３００の命令スケジューラ３１１と命令実行制御部３１２とリオーダバッファ１１２は、例外ありのメモリアクセス命令以降の命令を実行しない。これにより、正確な例外を保証する。
命令スケジューラ１１３は、格納されている１エントリごとに命令の発行が可能か否かを判定する。命令スケジューラ１１３は、必要な資源の準備が整い、命令順序が保証できるとき、ＶＳＣ命令を、信号線１５３を用いて命令実行制御部１１４へ出力する。命令スケジューラ１１３は、ＶＳＣ命令をベクトル処理部とメモリアクセス処理部の両方に発行する。命令スケジューラ１１３は、各処理部への準備が整い次第、独立に命令を発行する。例外に関係する命令の発行条件として、例外ありフラグ＝１になった場合、命令ＩＤが保存されている命令の直後のメモリアクセス命令まで発行可能である。但し、命令スケジューラ１１３は、以降の命令の発行を停止する。本実施形態に係る命令スケジューラ１１３は、性能向上を目的として、先行するメモリアクセス命令の例外の有無が全て確定するまで待機しない。そのため、命令を発行するタイミングにより、例外ありに係るメモリアクセス命令に後続する命令がベクトル処理部２００もしくはメモリアクセス処理部３００へ発行されるケースが存在しうる。メモリアクセス処理部３００の命令スケジューラ３１１と命令実行制御部３１２とリオーダバッファ１１２は、例外ありのメモリアクセス命令以降の命令を実行しない。これにより、正確な例外を保証する。
【0092】
命令実行制御部１１４は、信号線１７２を用いてＶＳＣ命令をベクトル命令発行制御部１３３へ出力する。命令実行制御部１１４は、スカラレジスタが有効と設定される場合は信号線１７１を用いてスカラレジスタ１２０へリード要求を出力する。
スカラレジスタ１２０は、リード要求で指定されたスカラレジスタのデータを、信号線１７３を用いてベクトル命令発行制御部１３３へ出力する。
命令実行制御部１１４は、ベクトル命令発行制御部１３３への命令発行が完了すると命令ＩＤを、信号線１６１を用いてリオーダバッファ１１２へ出力する。
リオーダバッファ１１２は、入力される命令ＩＤと一致する命令ＩＤに対応するＶＳＣ命令をベクトル処理部２００へ発行完了に変更する。ベクトル命令発行制御部１３３は、ＶＳＣ命令とスカラレジスタ有効と設定される、場合はスカラレジスタのデータと命令に付随する情報を、信号線１８５を用いてベクトル処理部２００の命令バッファ２１０へ出力する。
スカラレジスタ１２０は、リード要求で指定されたスカラレジスタのデータを、信号線１７３を用いてベクトル命令発行制御部１３３へ出力する。
命令実行制御部１１４は、ベクトル命令発行制御部１３３への命令発行が完了すると命令ＩＤを、信号線１６１を用いてリオーダバッファ１１２へ出力する。
リオーダバッファ１１２は、入力される命令ＩＤと一致する命令ＩＤに対応するＶＳＣ命令をベクトル処理部２００へ発行完了に変更する。ベクトル命令発行制御部１３３は、ＶＳＣ命令とスカラレジスタ有効と設定される、場合はスカラレジスタのデータと命令に付随する情報を、信号線１８５を用いてベクトル処理部２００の命令バッファ２１０へ出力する。
【0093】
命令バッファ２１０は、ＶＳＣ命令を、命令スケジューラ２１１のエントリに空きがあるとき、信号線２５０を用いて命令スケジューラ２１１へ出力する。命令スケジューラ２１１は、１エントリごとに格納されている命令の発行が可能か判定し、必要な資源の準備が整い、命令順序が保証できるとき、例外チェック命令を、信号線２５１を用いて命令実行制御部２１２へ出力する。Ｖｘ（ストアデータ）とＶｙ（ストアアドレス）とＭ（マスク）の準備が整うと発行可能になる。
命令実行制御部２１２は、信号線２６０を用いてベクトルレジスタ２２０へリード要求を出力し、信号線２６１を用いてベクトルマスクレジスタ２２１へリード要求を出力する。
命令実行制御部２１２は、信号線２６０を用いてベクトルレジスタ２２０へリード要求を出力し、信号線２６１を用いてベクトルマスクレジスタ２２１へリード要求を出力する。
【0094】
ベクトルレジスタ２２０は、指定されたベクトルレジスタのデータと命令ＩＤストアデータを、信号線２６２を用いてメモリアクセス処理部３００の命令実行制御部３１２へ出力する。
ベクトルマスクレジスタ２２１は、指定されたベクトルマスクレジスタのデータと命令ＩＤを、信号線２６３を用いて命令実行制御部３１２へ出力する。命令実行制御部２１２は、メモリアクセス処理部３００への出力後に命令ＩＤを、信号線２５２を用いて命令スケジューラ２１１に出力する。
命令スケジューラ２１１は、入力される命令ＩＤと一致する命令ＩＤに対応するＶＳＣ命令を完了させエントリを解放する。
ベクトルマスクレジスタ２２１は、指定されたベクトルマスクレジスタのデータと命令ＩＤを、信号線２６３を用いて命令実行制御部３１２へ出力する。命令実行制御部２１２は、メモリアクセス処理部３００への出力後に命令ＩＤを、信号線２５２を用いて命令スケジューラ２１１に出力する。
命令スケジューラ２１１は、入力される命令ＩＤと一致する命令ＩＤに対応するＶＳＣ命令を完了させエントリを解放する。
【0095】
命令実行制御部１１４は、信号線１７０を用いてＶＳＣ命令をメモリアクセス命令発行制御部１３０へ出力する。
命令実行制御部１１４は、スカラレジスタが有効と設定される場合、信号線１７１を用いてスカラレジスタ１２０へリード要求を出力する。
スカラレジスタ１２０は、リード要求で指定されたスカラレジスタのデータを、信号線１７３を用いてメモリアクセス命令発行制御部１３０へ出力する。
命令実行制御部１１４は、メモリアクセス命令発行制御部１３０への命令発行が完了すると、命令ＩＤを、信号線１６０を用いて命令スケジューラ１１３に出力する。
命令実行制御部１１４は、スカラレジスタが有効と設定される場合、信号線１７１を用いてスカラレジスタ１２０へリード要求を出力する。
スカラレジスタ１２０は、リード要求で指定されたスカラレジスタのデータを、信号線１７３を用いてメモリアクセス命令発行制御部１３０へ出力する。
命令実行制御部１１４は、メモリアクセス命令発行制御部１３０への命令発行が完了すると、命令ＩＤを、信号線１６０を用いて命令スケジューラ１１３に出力する。
【0096】
命令スケジューラ１１３は、入力される命令ＩＤと一致する命令ＩＤに対応するＶＳＣ命令を完了させエントリを解放する。命令実行制御部１１４は、メモリアクセス命令発行制御部１３０への命令発行が完了すると、命令ＩＤを、信号線１６１を用いてリオーダバッファ１１２に出力する。
リオーダバッファ１１２は、入力される命令ＩＤと一致する命令ＩＤに対応するＶＳＣ命令に対し、メモリアクセス処理部３００へ発行完了と変更する。メモリアクセス命令発行制御部１３０は、ＶＳＣ命令とスカラレジスタのデータ（スカラレジスタ有効の場合）と命令に付随する情報を、信号線１８０を用いてメモリアクセス処理部３００の命令バッファ３１０へ出力する。
リオーダバッファ１１２は、入力される命令ＩＤと一致する命令ＩＤに対応するＶＳＣ命令に対し、メモリアクセス処理部３００へ発行完了と変更する。メモリアクセス命令発行制御部１３０は、ＶＳＣ命令とスカラレジスタのデータ（スカラレジスタ有効の場合）と命令に付随する情報を、信号線１８０を用いてメモリアクセス処理部３００の命令バッファ３１０へ出力する。
【0097】
命令バッファ３１０は、ＶＳＣ命令を、命令スケジューラ３１１のエントリに空きがあるとき、信号線３５０を用いて命令スケジューラ３１１へ出力する。
命令スケジューラ３１１は、先行するメモリアクセス命令のうち例外の有無が未確定のものがある場合、ＶＳＣ命令の発行を待機する。先行するメモリアクセス命令に対して例外の有無が確定すると、命令スケジューラ３１１は、例外ありフラグをチェックする。命令スケジューラ３１１は、(例外ありフラグ＝０)あるいは(例外ありフラグ＝１かつ命令ＩＤが保存されている命令の直後の命令を指す)場合に、ＶＳＣ命令を発行する。命令スケジューラ３１１は、信号線３５１を用いて、発行した命令を命令実行制御部３１２へ出力する。例外ありフラグ＝１の場合、直後の命令より後続の命令については先行命令で例外ありが確定している。そのため、命令スケジューラ３１１は、命令の発行を中止する。
命令スケジューラ３１１は、先行するメモリアクセス命令のうち例外の有無が未確定のものがある場合、ＶＳＣ命令の発行を待機する。先行するメモリアクセス命令に対して例外の有無が確定すると、命令スケジューラ３１１は、例外ありフラグをチェックする。命令スケジューラ３１１は、(例外ありフラグ＝０)あるいは(例外ありフラグ＝１かつ命令ＩＤが保存されている命令の直後の命令を指す)場合に、ＶＳＣ命令を発行する。命令スケジューラ３１１は、信号線３５１を用いて、発行した命令を命令実行制御部３１２へ出力する。例外ありフラグ＝１の場合、直後の命令より後続の命令については先行命令で例外ありが確定している。そのため、命令スケジューラ３１１は、命令の発行を中止する。
【0098】
命令実行制御部３１２は、ＶＳＣ命令の命令ＩＤと一致するＶｘ（ストアデータ）とＶｙ（ストアアドレス）とＭ（マスク）がベクトル処理部２００からＶＬ個（要素番号０～要素番号ＶＬ－１）到着しているかチェックする。到着していない場合、命令実行制御部３１２は、ＶＳＣ命令の実行を待機する。到着した場合、命令実行制御部３１２は、アドレス変換部１３２を用いてＶｙのストアアドレスの変換（仮想アドレスから物理アドレス）と例外チェックを行う（図１４参照）。命令実行制御部３１２は、要素番号に０を代入する（Ｓ３０１）。命令実行制御部３１２は、これから実行する要素番号がＶＬ－１より大きいか否かをチェックする（Ｓ３０２）。命令実行制御部３１２は、当該要素番号に係るＭの設定値が１であるとの条件を満たすか否かチェックする（Ｓ３０３）。Ｓ３０３の条件を満たす（ＹＥＳ）場合、アドレスが有効なため、命令実行制御部３１２は、ＡＤＲにＶｙの要素番号のデータを代入する（Ｓ３０４）。命令実行制御部３１２は、ＡＤＲに代入されたデータを、信号線３６０を用いてアドレス変換部１３２へ出力する。
【0099】
アドレス変換部１３２のページディレクトリ４００は、ＡＤＲの上位ビット（ビット０～１８）を参照してページディレクトリをチェックする（Ｓ３０５）。ページディレクトリ４００は、例外チェックにおいて、(ページディレクトリのＶビット＝１)かつ(ＡＤＲの上位ビット（ビット０～１８)＝ページディレクトリの仮想アドレス)となるエントリが存在するか否かをチェックする。ページディレクトリ４００は、例外チェック情報と有効なページディレクトリのディレクトリ番号を、信号線１８３０を用いてメモリアクセス処理部３００の命令実行制御部３１２に出力する。
【0100】
命令実行制御部３１２は、ＡＤＲのページテーブル番号と有効なページディレクトリのディレクトリ番号と属性違反のチェックに必要な情報などを、信号線３６０１を用いて、アドレス変換部１３２のページテーブル４０１に出力する。
アドレス変換部１３２のページテーブル４０１は、ＡＤＲのページテーブル番号をチェックする（Ｓ３０６）。
アドレス変換部１３２のページテーブル４０１は、ＡＤＲのページテーブル番号をチェックする（Ｓ３０６）。
【0101】
ページテーブル４０１は、ＡＤＲのページテーブル番号と有効なページディレクトリのディレクトリ番号を利用してページテーブルのエントリとなるＶビット、属性およびページベースをリードする。ページテーブル４０１は、例外チェックの際、ページテーブルのエントリが有効になっているか否かをチェックする。即ち、（指定されたディレクトリ番号のＶビット＝１）かつ（ＡＤＲページテーブル番号のＶビット＝１）とページテーブルの属性違反のチェックがなされる。ページテーブルの属性違反のチェックでは、（指定されたディレクトリ番号のＶビット＝１）かつ（ＡＤＲのページテーブル番号が属性違反なし）のチェックがなされる。ページテーブル４０１は、ページベースと例外チェック情報を、信号線１８３１を用いて命令実行制御部３１２に出力する。
【0102】
命令実行制御部３１２は、次の要素番号のチェックのために要素番号に要素番号＋１を代入する（Ｓ３０７）。そして、Ｓ３０２の処理に戻る。命令実行制御部３１２は、最後の要素番号まで処理が完了すると、命令ＩＤを、信号線３５４を用いて命令スケジューラ３１１に出力する。命令スケジューラ３１１は、入力される命令ＩＤと命令ＩＤに対応するＶＳＣ命令を完了させエントリを解放する。
【0103】
命令実行制御部３１２は、Ｍの設定値が１となる要素番号に対し、Ｓ３０６の処理の後に出力された例外チェック情報をチェックする。例外チェック情報が、例外なしを示す場合、処理を継続する。命令実行制御部３１２は、ページベースを、利用した物理アドレスに変換する。命令実行制御部３１２は、アドレス変換において、Ｖｙのストアアドレスの仮想アドレスの上位ビット(ページディレクトリとページテーブル番号の部分、ビット０～２６)をページベースと差し替え、ページ内オフセットは変換せずに、物理アドレスに変換する。命令実行制御部３１２は、物理アドレスとストアデータ、信号線３５２を用いて命令発行制御部３1３へ出力する。
【0104】
命令発行制御部３１３は、ＶＳＣ命令を、信号線３５３を用いてメモリへ出力する。例外チェック情報が、例外ありを示す場合、命令発行制御部３１３は、例外あり要素フラグ＝１（有効）に変更し、最初に例外ありを検出した要素番号を例外あり要素番号として保存する。ＶＳＣ命令の処理は、要素番号０～要素番号ＶＬ－１の順番に従って処理されるため、最初に例外ありを検出した要素番号は、例外が発生する最小の要素番号となる。
命令実行制御部３１２は、例外あり要素フラグ＝１かつ例外あり要素番号以上となる要素番号に係る要素を命令発行制御部３１３に出力しない。命令実行制御部３１２は、最後の要素番号まで処理が完了すると、信号線３５４を用いて命令スケジューラ３１１に命令ＩＤを出力する。命令スケジューラ３１１は、入力される命令ＩＤと一致する命令ＩＤに対応するＶＳＣ命令を完了させ、エントリを解放する。
命令実行制御部３１２は、例外あり要素フラグ＝１かつ例外あり要素番号以上となる要素番号に係る要素を命令発行制御部３１３に出力しない。命令実行制御部３１２は、最後の要素番号まで処理が完了すると、信号線３５４を用いて命令スケジューラ３１１に命令ＩＤを出力する。命令スケジューラ３１１は、入力される命令ＩＤと一致する命令ＩＤに対応するＶＳＣ命令を完了させ、エントリを解放する。
【0105】
スカラ処理部１００のリオーダバッファ１１２は、ＶＳＣ命令のベクトル処理部の命令発行完了とメモリアクセス処理部の命令発行完了と直前の例外チェック命令の完了を一定周期でチェックする。これら３件が完了となった場合、リオーダバッファ１１２は、直前の例外チェック命令のエントリに保存された例外情報（例外の有無、例外の種類、最小の要素番号、命令ＩＣなど）をＶＳＣ命令のエントリに保存し、ＶＳＣ命令を実行完了命令に変更する。
リオーダバッファ１１２は、先行する全命令が完了したとき、直前の例外チェック命令とＶＳＣ命令をセットで完了(コミット)する。ＶＳＣ命令はベクトルレジスタへの書き込みがない命令なので、ＶＳＣ命令が例外なしの場合には、リオーダバッファ１１２は、他ブロックへ通知せずに完了し、エントリを解放する。ＶＳＣ命令が例外ありかつ先行命令で例外なしの場合、リオーダバッファ１１２は、ＶＳＣ命令の例外情報をソフトウェアから確認可能な例外レジスタ（図示せず）へ保存し、エントリを解放する。ＶＳＣ命令が例外ありかつ先行命令で例外ありの場合、リオーダバッファ１１２は、先行命令について例外情報を例外レジスタへ保存済みのため、他ブロックへ通知せずに完了し、エントリを解放する。
リオーダバッファ１１２は、先行する全命令が完了したとき、直前の例外チェック命令とＶＳＣ命令をセットで完了(コミット)する。ＶＳＣ命令はベクトルレジスタへの書き込みがない命令なので、ＶＳＣ命令が例外なしの場合には、リオーダバッファ１１２は、他ブロックへ通知せずに完了し、エントリを解放する。ＶＳＣ命令が例外ありかつ先行命令で例外なしの場合、リオーダバッファ１１２は、ＶＳＣ命令の例外情報をソフトウェアから確認可能な例外レジスタ（図示せず）へ保存し、エントリを解放する。ＶＳＣ命令が例外ありかつ先行命令で例外ありの場合、リオーダバッファ１１２は、先行命令について例外情報を例外レジスタへ保存済みのため、他ブロックへ通知せずに完了し、エントリを解放する。
【0106】
（ＶＧＴ命令動作）
次に、本実施形態に係るＶＧＴ命令の動作の例について説明する。ＶＧＴ命令に対する例外チェック命令の動作は、ＶＧＴ命令に先行してなされる。ＶＧＴ命令に対する例外チェック命令の動作は、ＶＳＣ命令に対する例外チェック命令の動作と基本的に同様である。図６に例示されるように、ＶＧＴ命令に対する例外チェック命令もＶＳＣ命令に対する例外チェック命令と同様にベクトルレジスタＶｘが未使用のためである。但し、ＶＳＣ命令の例外チェック命令とは異なり、ＶＧＴ命令に対する例外チェック命令では、ページテーブルの属性違反となる書き込み禁止は存在しない。
次に、本実施形態に係るＶＧＴ命令の動作の例について説明する。ＶＧＴ命令に対する例外チェック命令の動作は、ＶＧＴ命令に先行してなされる。ＶＧＴ命令に対する例外チェック命令の動作は、ＶＳＣ命令に対する例外チェック命令の動作と基本的に同様である。図６に例示されるように、ＶＧＴ命令に対する例外チェック命令もＶＳＣ命令に対する例外チェック命令と同様にベクトルレジスタＶｘが未使用のためである。但し、ＶＳＣ命令の例外チェック命令とは異なり、ＶＧＴ命令に対する例外チェック命令では、ページテーブルの属性違反となる書き込み禁止は存在しない。
【0107】
図１に戻り、スカラ処理部１００の処理について説明する。
命令キャッシュ１１０は、ＶＧＴ命令を、信号線１５０を用いて命令デコーダ１１１へ出力する。
命令デコーダ１１１は、入力されたＶＧＴ命令の命令デコードを行い命令デコード結果と命令に付随する各種情報を、リオーダバッファ１１２のエントリに空きがあるときに、信号線１５１を用いてリオーダバッファ１１２へ出力する。
リオーダバッファ１１２は、入力されたＶＧＴ命令を、命令スケジューラ１１３のエントリに空きがあるときに、信号線１５２を用いて命令スケジューラ１１３へ出力する。また、リオーダバッファ１１２は、出力対象の命令に各命令を識別するための命令ＩＤを付加する。
命令キャッシュ１１０は、ＶＧＴ命令を、信号線１５０を用いて命令デコーダ１１１へ出力する。
命令デコーダ１１１は、入力されたＶＧＴ命令の命令デコードを行い命令デコード結果と命令に付随する各種情報を、リオーダバッファ１１２のエントリに空きがあるときに、信号線１５１を用いてリオーダバッファ１１２へ出力する。
リオーダバッファ１１２は、入力されたＶＧＴ命令を、命令スケジューラ１１３のエントリに空きがあるときに、信号線１５２を用いて命令スケジューラ１１３へ出力する。また、リオーダバッファ１１２は、出力対象の命令に各命令を識別するための命令ＩＤを付加する。
【0108】
命令スケジューラ１１３は、格納されている１エントリ毎に命令の発行が可能か否かを判定し、発行に必要な資源の準備が整い、命令順序が保証できる場合、ＶＧＴ命令を、信号線１５３を用いて命令実行制御部１１４へ出力する。
命令スケジューラ１１３は、ＶＧＴ命令をベクトル処理部２００とメモリアクセス処理部３００の両方に発行する。命令スケジューラ１１３は、各部への発行準備が整い次第、ＶＧＴ命令を個々に発行する。例外に関係する命令の発行条件として、例外ありフラグ＝１になった場合、命令ＩＤが保存されている命令の直後のメモリアクセス命令まで発行可能とし、以降の命令に対しては発行が停止される。本実施形態に係る命令スケジューラ１１３は、性能向上を目的として、先行するメモリアクセス命令の例外の有無が全て確定するまで待機しない。命令を発行するタイミングによって例外ありとするメモリアクセス命令の後続命令がベクトル処理部２００またはメモリアクセス処理部３００へ発行されるケースが存在するが、ベクトル処理部２００の命令実行制御部２１２とリオーダバッファ１１２は、例外ありとするメモリアクセス命令以降の命令を実行しない。これにより正確な例外が保証される。
命令スケジューラ１１３は、ＶＧＴ命令をベクトル処理部２００とメモリアクセス処理部３００の両方に発行する。命令スケジューラ１１３は、各部への発行準備が整い次第、ＶＧＴ命令を個々に発行する。例外に関係する命令の発行条件として、例外ありフラグ＝１になった場合、命令ＩＤが保存されている命令の直後のメモリアクセス命令まで発行可能とし、以降の命令に対しては発行が停止される。本実施形態に係る命令スケジューラ１１３は、性能向上を目的として、先行するメモリアクセス命令の例外の有無が全て確定するまで待機しない。命令を発行するタイミングによって例外ありとするメモリアクセス命令の後続命令がベクトル処理部２００またはメモリアクセス処理部３００へ発行されるケースが存在するが、ベクトル処理部２００の命令実行制御部２１２とリオーダバッファ１１２は、例外ありとするメモリアクセス命令以降の命令を実行しない。これにより正確な例外が保証される。
【0109】
命令実行制御部１１４は、信号線１７２を用いてＶＧＴ命令をベクトル命令発行制御部１３３へ出力する。命令実行制御部１１４は、スカラレジスタを有効とする場合、信号線１７１を用いてスカラレジスタ１２０へリード要求を出力する。
スカラレジスタ１２０は、入力されるリード要求で指定されたスカラレジスタのデータを、信号線１７３を用いてベクトル命令発行制御部１３３へ出力する。
命令実行制御部１１４は、ベクトル命令発行制御部１３３への命令発行を完了すると命令ＩＤを、信号線１６１を用いてリオーダバッファ１１２へ出力する。
スカラレジスタ１２０は、入力されるリード要求で指定されたスカラレジスタのデータを、信号線１７３を用いてベクトル命令発行制御部１３３へ出力する。
命令実行制御部１１４は、ベクトル命令発行制御部１３３への命令発行を完了すると命令ＩＤを、信号線１６１を用いてリオーダバッファ１１２へ出力する。
【0110】
リオーダバッファ１１２は、入力される命令ＩＤと一致する命令ＩＤに対応するＶＧＴ命令についてベクトル処理部２００へ発行完了に変更する。
ベクトル命令発行制御部１３３は、ＶＧＴ命令とスカラレジスタを有効とする場合、スカラレジスタのデータと命令に付随する情報を、信号線１８５を用いてベクトル処理部２００の命令バッファ２１０へ出力する。
ベクトル命令発行制御部１３３は、ＶＧＴ命令とスカラレジスタを有効とする場合、スカラレジスタのデータと命令に付随する情報を、信号線１８５を用いてベクトル処理部２００の命令バッファ２１０へ出力する。
【0111】
命令バッファ２１０は、命令スケジューラ２１１のエントリに空きがあるとき、ＶＧＴ命令を、信号線２５０を用いて命令スケジューラ２１１へ出力する。
命令スケジューラ２１１は、１エントリ毎に格納されている命令の発行が可能か否かを判定し、発行に必要な資源の準備が整い、命令順序が保証できるとき、例外チェック命令を、信号線２５１を用いて命令実行制御部２１２へ出力する。Ｖｙ（ストアアドレス）とＭ（マスク）の準備が整い、メモリからのデータを書き込むデータバッファ２２２のエントリに空きがあるとき発行可能となる。
命令スケジューラ２１１は、１エントリ毎に格納されている命令の発行が可能か否かを判定し、発行に必要な資源の準備が整い、命令順序が保証できるとき、例外チェック命令を、信号線２５１を用いて命令実行制御部２１２へ出力する。Ｖｙ（ストアアドレス）とＭ（マスク）の準備が整い、メモリからのデータを書き込むデータバッファ２２２のエントリに空きがあるとき発行可能となる。
【0112】
命令実行制御部２１２は、信号線２６０を用いてベクトルレジスタ２２０へリード要求を出力し、信号線２６１を用いてベクトルマスクレジスタ２２１へリード要求を出力する。命令実行制御部２１２は、命令ＩＤとメモリからのロードデータを書き込むエントリ番号と自部に戻るデータの要素数を、信号線２６４を用いてデータバッファ２２２へ出力する。
ベクトルレジスタ２２０は、指定されたベクトルレジスタのデータと命令ＩＤとメモリからのロードデータを書き込むデータバッファ２２２のエントリ番号を、信号線２６２を用いて命令実行制御部３１２へ出力する。ベクトルマスクレジスタ２２１は、指定されたベクトルマスクレジスタのデータと命令ＩＤを、信号線２６３を用いて命令実行制御部３１２へ出力する。
ベクトルレジスタ２２０は、指定されたベクトルレジスタのデータと命令ＩＤとメモリからのロードデータを書き込むデータバッファ２２２のエントリ番号を、信号線２６２を用いて命令実行制御部３１２へ出力する。ベクトルマスクレジスタ２２１は、指定されたベクトルマスクレジスタのデータと命令ＩＤを、信号線２６３を用いて命令実行制御部３１２へ出力する。
【0113】
命令実行制御部２１２は、メモリアクセス処理部３００への出力後に命令ＩＤを、信号線２５２を用いて命令スケジューラ２１１へ出力する。
命令スケジューラ２１１は、入力される命令ＩＤと一致する命令ＩＤに対応するＶＧＴ命令について発行完了に変更する。
データバッファ２２２は、命令ＩＤとメモリからのロードデータを書き込むエントリ番号と自部に戻るデータの要素数を保存する。
命令スケジューラ２１１は、入力される命令ＩＤと一致する命令ＩＤに対応するＶＧＴ命令について発行完了に変更する。
データバッファ２２２は、命令ＩＤとメモリからのロードデータを書き込むエントリ番号と自部に戻るデータの要素数を保存する。
【0114】
命令実行制御部１１４は、信号線１７０を用いて、ＶＧＴ命令をメモリアクセス命令発行制御部１３０へ出力する。
命令実行制御部１１４は、スカラレジスタを有効とする場合、信号線１７１を用いてスカラレジスタ１２０へリード要求を出力する。
スカラレジスタ１２０は、指定されたスカラレジスタのデータを、信号線１７３を用いてメモリアクセス命令発行制御部１３０へ出力する。
命令実行制御部１１４は、メモリアクセス命令発行制御部１３０への命令発行が完了すると、命令ＩＤを、信号線１６０を用いて命令スケジューラ１１３に出力する。
命令スケジューラ１１３は、入力される命令ＩＤと一致する命令ＩＤに対応するＶＧＴ命令を完了させ、エントリを解放する。
命令実行制御部１１４は、スカラレジスタを有効とする場合、信号線１７１を用いてスカラレジスタ１２０へリード要求を出力する。
スカラレジスタ１２０は、指定されたスカラレジスタのデータを、信号線１７３を用いてメモリアクセス命令発行制御部１３０へ出力する。
命令実行制御部１１４は、メモリアクセス命令発行制御部１３０への命令発行が完了すると、命令ＩＤを、信号線１６０を用いて命令スケジューラ１１３に出力する。
命令スケジューラ１１３は、入力される命令ＩＤと一致する命令ＩＤに対応するＶＧＴ命令を完了させ、エントリを解放する。
【0115】
命令実行制御部１１４は、メモリアクセス命令発行制御部１３０への命令発行が完了すると、命令ＩＤを、信号線１６１を用いてリオーダバッファ１１２に出力する。
リオーダバッファ１１２は、入力される命令ＩＤと一致する命令ＩＤに対応するＶＧＴ命令についてメモリアクセス処理部３００へ発行完了と変更する。
メモリアクセス命令発行制御部１３０は、ＶＧＴ命令とスカラレジスタ有効とする場合、スカラレジスタのデータと命令に付随する情報を、信号線１８０を用いてメモリアクセス処理部３００の命令バッファ３１０へ出力する。
命令バッファ３１０は、入力されるＶＧＴ命令を命令スケジューラ３１１のエントリに空きがあるとき、信号線３５０を用いて命令スケジューラ３１１へ出力する。
リオーダバッファ１１２は、入力される命令ＩＤと一致する命令ＩＤに対応するＶＧＴ命令についてメモリアクセス処理部３００へ発行完了と変更する。
メモリアクセス命令発行制御部１３０は、ＶＧＴ命令とスカラレジスタ有効とする場合、スカラレジスタのデータと命令に付随する情報を、信号線１８０を用いてメモリアクセス処理部３００の命令バッファ３１０へ出力する。
命令バッファ３１０は、入力されるＶＧＴ命令を命令スケジューラ３１１のエントリに空きがあるとき、信号線３５０を用いて命令スケジューラ３１１へ出力する。
【0116】
命令スケジューラ３１１では、プロセッサの構成により命令の発行条件が異なる。ＶＧＴ命令によりＶｘに書き込むメモリからのデータをベクトルレジスタ２２０への書き込み時に保留できない構成では、命令スケジューラ３１１は、先行するメモリアクセス命令のうち例外の有無が未確定のものがある場合、ＶＧＴ命令の発行を待機する。命令スケジューラ３１１は、先行命令の例外の有無が確定した後、ＶＧＴ命令を発行する。例外が発生する命令において、例外の発生する要素の直前までベクトルレジスタ２２０が更新される。例外が発生する命令の後続命令については、先行命令で例外ありが確定しているため、命令スケジューラ３１１は、発行を中止する。
【0117】
ベクトルレジスタへの書き込み時に保留できる構成では、命令スケジューラ３１１は、先行するメモリアクセス命令で例外の有無が未確定であっても、ＶＧＴ命令をメモリへ発行し、ベクトルレジスタへの書き込み時に正確な例外を保証する。次に、ベクトル処理部２００にデータバッファ２２２が存在し、ベクトルレジスタ２２０への書き込み時に正確な例外を保証する構成を有する場合について説明する。先行命令の結果を待ち合わせする動作とベクトルレジスタへの書き込み保留動作以外は、上記のＶＧＴ命令の発行時と概ね同様な動作となる。まず、命令スケジューラ３１１は、例外ありフラグをチェックする。(例外ありフラグ＝０)あるいは(例外ありフラグ＝１かつ命令ＩＤが保存されている命令の直後の命令)の場合に、命令スケジューラ３１１は、ＶＧＴ命令を発行する。命令スケジューラ３１１は、ＶＧＴ命令を、信号線３５１を用いて命令実行制御部３１２へ出力する。例外ありフラグ＝１の場合、直後の命令より後続のＶＧＴ命令については先行命令で例外ありが確定している。その場合には、命令スケジューラ３１１は、ＶＧＴ命令の発行を中止する。
【0118】
命令実行制御部３１２は、ＶＧＴ命令の命令ＩＤと一致する命令ＩＤに対応するデータバッファのエントリのエントリ番号とＶｙ（ストアアドレス）とＭ（マスク）がベクトル処理部２００からＶＬ個（要素番号０～要素番号ＶＬ－１）到着しているか否かをチェックする。到着していない場合、命令実行制御部３１２は、ＶＧＴ命令の実行を待ち合わせる。到着した場合、命令実行制御部３１２は、アドレス変換部１３２を利用してＶｙのストアアドレスの変換（仮想アドレスから物理アドレス）と例外チェックを実行する（図１４参照）。命令実行制御部３１２は、要素番号に０を代入する（Ｓ３０１）。命令実行制御部３１２は、実行対象とする要素番号がＶＬ－１より大きいか否かをチェックする（Ｓ３０２）。命令実行制御部３１２は、当該要素番号に係るマスクＭの設定値が１であるとの条件を満たすか否かをチェックする（Ｓ３０３）。Ｓ３０３の条件を満たす（ＹＥＳ）場合、アドレスが有効なため、命令実行制御部３１２は、ＡＤＲにＶｙの要素番号のデータを代入する（Ｓ３０４）。命令実行制御部３１２は、ＡＤＲに代入されたデータを、信号線３６０を用いてアドレス変換部１３２へ出力する。
【0119】
アドレス変換部１３２のページディレクトリ４００は、ＡＤＲの上位ビット（ビット０～１８）を利用してページディレクトリをチェックする（Ｓ３０５）。ページディレクトリの例外チェックは、(ページディレクトリのＶビット＝１)かつ(ＡＤＲの上位ビット（ビット０～１８)＝ページディレクトリの仮想アドレス)となるエントリが存在する否かのチェックを含む。
ページディレクトリ４００は、例外チェック情報と有効なページディレクトリのディレクトリ番号を、信号線１８３０を用いて命令実行制御部３１２に出力する。
命令実行制御部３１２は、ＡＤＲのページテーブル番号と有効なページディレクトリのディレクトリ番号と属性違反のチェックに必要な情報などを、信号線３６０１を用いてページテーブル４０１に出力する。
ページディレクトリ４００は、例外チェック情報と有効なページディレクトリのディレクトリ番号を、信号線１８３０を用いて命令実行制御部３１２に出力する。
命令実行制御部３１２は、ＡＤＲのページテーブル番号と有効なページディレクトリのディレクトリ番号と属性違反のチェックに必要な情報などを、信号線３６０１を用いてページテーブル４０１に出力する。
【0120】
ページテーブル４０１は、ＡＤＲのページテーブル番号をチェックする（Ｓ３０６）。ページテーブル４０１は、ＡＤＲのページテーブル番号と有効なページディレクトリのディレクトリ番号を用いて、ページテーブルのエントリとなるＶビット、属性およびページベースをリードする。ページテーブルの例外チェックは、ページテーブルのエントリが有効になっているかのチェックである（指定されたディレクトリ番号のＶビット＝１）かつ（ＡＤＲページテーブル番号のＶビット＝１）となるか否かのチェックとページテーブルの属性違反のチェックを含む。ページテーブルの属性違反のチェックは、（指定されたディレクトリ番号のＶビット＝１）かつ（ＡＤＲのページテーブル番号が属性違反なし）となるか否かのチェックを含む。ページテーブル４０１は、ページベースと例外チェック情報を、信号線１８３１を用いて命令実行制御部３１２に出力する。命令実行制御部３１２は、次の要素番号のチェックのために、要素番号に要素番号＋１を代入する（Ｓ３０７）。その後、Ｓ３０２の処理に戻る。命令実行制御部３１２は、最後の要素番号まで処理が完了すると命令ＩＤを、信号線３５４を用いて命令スケジューラ３１１に出力する。命令スケジューラ３１１は、入力される命令ＩＤと一致する命令ＩＤに対応するＶＧＴ命令を完了させ、エントリを解放する。
【0121】
命令実行制御部３１２は、Ｍの設定値が１となる要素番号について、Ｓ３０６の処理の後に出力された例外チェック情報をチェックする。例外チェック情報が、例外なしの場合、命令実行制御部３１２は、命令に係る処理を継続する。命令実行制御部３１２は、ページベースを利用して仮想アドレスを物理アドレスに変換する。Ｖｙのロードアドレスの仮想アドレスの上位ビット(ページディレクトリとページテーブル番号の部分、ビット０～２６)をページベースと差し替え、ページ内オフセットは変換せずに物理アドレスに変換される。命令実行制御部３１２は、物理アドレスとデータバッファのエントリ番号を、信号線３５２を用いて命令発行制御部３1３へ出力する。
【0122】
命令発行制御部３１３は、ＶＧＴ命令を、信号線３５３を用いてメモリへ出力する。例外チェック情報が、例外ありを示す場合、例外あり要素フラグの値が１（有効）に変更され、最初に例外ありを検出した要素番号が例外あり要素番号として保存される。ＶＧＴ命令の処理は、要素番号０～要素番号ＶＬ－１の順番で処理されるため、最初に例外ありを検出した要素番号は、例外が発生する最小の要素番号になる。命令実行制御部３１２は、例外あり要素フラグ＝１かつ例外あり要素番号以上となる要素を例外ありとして、命令発行制御部３１３に出力する。命令実行制御部３１２は、最後の要素番号まで処理が完了すると、命令ＩＤを、信号線３５４を用いて命令スケジューラ３１１に出力する。命令スケジューラ３１１は、入力される命令ＩＤと一致する命令ＩＤに対応するＶＧＴ命令を完了させ、エントリを解放する。
【0123】
ＶＧＴ命令のロードデータは、メモリから信号線２７０を介してデータバッファ２２２の指定されたエントリ番号へライトされる。例外ありでメモリへ発行した要素は、元のデータとは無関係なデータ（例えば全て０のデータ）として戻される。データバッファ２２２は、メモリから戻った要素の要素数をカウントし、事前に保存しておいた要素数と一致すると命令ＩＤとＶＧＴ命令のロードデータ書き込み完了を、信号線２７２を用いて命令実行制御部２１２へ出力する。
命令実行制御部２１２は、命令ＩＤとＶＧＴ命令のロードデータ書き込み完了を、信号線２５２を用いて命令スケジューラ２１１へ出力する。
命令スケジューラ２１１は、入力された命令ＩＤと一致する命令ＩＤに対応するＶＧＴ命令に対しデータバッファ利用可能に変更する。この状態になるとき、命令スケジューラ２１１は、ＶＧＴ命令のロードデータとしてデータバッファ２２２に格納されたデータを利用できる。但し、命令スケジューラ２１１は、リオーダバッファ１１２からＶＧＴ命令の完了(コミット)が通知されるまで、ベクトルレジスタ２２０への書き込みを保留する。
命令実行制御部２１２は、命令ＩＤとＶＧＴ命令のロードデータ書き込み完了を、信号線２５２を用いて命令スケジューラ２１１へ出力する。
命令スケジューラ２１１は、入力された命令ＩＤと一致する命令ＩＤに対応するＶＧＴ命令に対しデータバッファ利用可能に変更する。この状態になるとき、命令スケジューラ２１１は、ＶＧＴ命令のロードデータとしてデータバッファ２２２に格納されたデータを利用できる。但し、命令スケジューラ２１１は、リオーダバッファ１１２からＶＧＴ命令の完了(コミット)が通知されるまで、ベクトルレジスタ２２０への書き込みを保留する。
【0124】
スカラ処理部１００のリオーダバッファ１１２は、ＶＧＴ命令のベクトル処理部２００の命令発行完了とメモリアクセス処理部３００の命令発行完了と直前の例外チェック命令の完了を一定周期ごとにチェックする。これら３件が完了となった場合、リオーダバッファ１１２は、直前の例外チェック命令のエントリに保存された例外情報（例外の有無、例外の種類、最小の要素番号）をＶＧＴ命令のエントリに保存し、ＶＧＴ命令を実行完了命令に変更する。リオーダバッファ１１２は、先行する全命令が完了しているとき、直前の例外チェック命令とＶＧＴ命令をセットで完了(コミット)する。ＶＧＴ命令は、ベクトルレジスタへの書き込みがある命令なので、リオーダバッファ１１２は、ベクトル処理部２００へ完了（コミット）を通知する。リオーダバッファ１１２は、例外なしの場合は、命令ＩＤと例外情報と完了（コミット）を、信号線１５５を用いて命令スケジューラ２１１へ出力し、エントリを解放するが、例外レジスタは変更しない。リオーダバッファ１１２は、処理対象の命令で例外あり、かつ、先行命令で例外なしとなる場合、処理対象の命令の命令ＩＤと例外情報と完了（コミット）を、信号線１５５を用いて命令スケジューラ２１１へ出力し、エントリを解放し、ＶＧＴ命令の例外情報をソフトウェアから確認可能な例外レジスタ（図示せず）へ保存する。リオーダバッファ１１２は、処理対象の命令で例外あり、かつ、先行命令で例外ありとなる場合、処理対象の命令に係る命令ＩＤと例外情報と完了（コミット）を、信号線１５５を用いて命令スケジューラ２１１へ出力し、エントリを解放し、例外レジスタを変更しない。
【0125】
命令スケジューラ２１１は、リオーダバッファ１１２から完了(コミット)を受け取ると、受け取った命令ＩＤと一致する命令ＩＤに対応するＶＧＴ命令がデータバッファ利用可能になるまで待ち合わせ、命令の完了（コミット）のためにＶＧＴ命令を、信号線２５１を用いて命令実行制御部２１２へ出力し、エントリを解放する。命令実行制御部２１２は、信号線２６４を用いてデータバッファ２２２へリード要求を出力し、信号線２６０を用いてベクトルレジスタ２２０へライト要求を出力し、信号線２６１を用いてベクトルマスクレジスタ２２１へリード要求を出力する。
【0126】
データバッファ２２２は、ＶＧＴ命令のロードデータを、信号線２７１を用いてベクトルレジスタ２２０へ出力する。
ベクトルレジスタ２２０は、ＶＧＴ命令のロードデータをライトする。
ベクトルマスクレジスタ２２１は、信号線２６３を用いてベクトルレジスタ２２０へＭ（マスク）のデータを出力する。ベクトルレジスタ２２０へのライトは、Ｍの設定値が１なる要素番号のデータがライト対象になるが、例外の有無により動作が異なる。例外なしの場合、ベクトルレジスタ２２０は通常動作（例外による制限なし）でライトする。処理対象の命令で例外あり、かつ先行命令で例外なしの場合、ベクトルレジスタ２２０は例外の発生した最小の要素番号－１までの要素をライトし、最小の要素番号以降の要素をライトしない。処理対象の命令で例外あり、かつ先行命令で例外ありの場合、ベクトルレジスタ２２０は、ライトしない。例外の発生した命令より後続に存在する命令のためである。
ベクトルレジスタ２２０は、ＶＧＴ命令のロードデータをライトする。
ベクトルマスクレジスタ２２１は、信号線２６３を用いてベクトルレジスタ２２０へＭ（マスク）のデータを出力する。ベクトルレジスタ２２０へのライトは、Ｍの設定値が１なる要素番号のデータがライト対象になるが、例外の有無により動作が異なる。例外なしの場合、ベクトルレジスタ２２０は通常動作（例外による制限なし）でライトする。処理対象の命令で例外あり、かつ先行命令で例外なしの場合、ベクトルレジスタ２２０は例外の発生した最小の要素番号－１までの要素をライトし、最小の要素番号以降の要素をライトしない。処理対象の命令で例外あり、かつ先行命令で例外ありの場合、ベクトルレジスタ２２０は、ライトしない。例外の発生した命令より後続に存在する命令のためである。
【0127】
上記の説明のように、ベクトル処理部２００の命令スケジューラ２１１と命令実行制御部２１２とベクトルレジスタ２２０とリオーダバッファ１１２が、例外ありの命令以降の命令を実行しないことで、正確な例外が保証される。
【0128】
（その他の動作）
次に、その他の動作について説明する。その他のメモリへの書き込みを伴うメモリアクセス命令に対しては、例外チェック命令が存在しないが、当該命令に対する動作は、基本的にＶＳＣ命令に対する動作と同様となる。メモリアクセス処理部３００の命令スケジューラ３１１と命令実行制御部３１２とリオーダバッファ１１２が、例外ありのメモリアクセス命令以降の命令を実行しないことで、正確な例外が保証される。
次に、その他の動作について説明する。その他のメモリへの書き込みを伴うメモリアクセス命令に対しては、例外チェック命令が存在しないが、当該命令に対する動作は、基本的にＶＳＣ命令に対する動作と同様となる。メモリアクセス処理部３００の命令スケジューラ３１１と命令実行制御部３１２とリオーダバッファ１１２が、例外ありのメモリアクセス命令以降の命令を実行しないことで、正確な例外が保証される。
【0129】
その他のベクトルレジスタへの書き込みがある命令に対する動作は、基本的にＶＧＴ命令に対する処理と同様となる。ベクトル処理部２００の命令スケジューラ２１１と命令実行制御部２１２とベクトルレジスタ２２０とリオーダバッファ１１２が、例外ありの命令以降の命令を実行しないことにより、正確な例外が保証される。
【0130】
リオーダバッファ１１２、命令スケジューラ１１３、２１１、３１１に存在するインフライト命令を全て完了（コミット）すると例外処理への遷移が可能になる。本実施形態に係るコンピュータシステムは、例外ハンドラーを備えてもよい。例外ハンドラーは、ソフトウェアから確認可能な例外レジスタの情報を参照し、例外種類や例外が発生した命令ＩＣを特定して、上記の例外チェック動作を行う。また、例外ハンドラーは、例外の発生した命令がベクトル命令である場合、例外の発生した最小の要素番号の情報を利用して、例外が発生した命令もしくは要素を特定し、特定した命令または要素に係る動作から再開してもよい。
【0131】
なお、上記の説明では、ベクトルメモリアクセス命令に対する例外チェック命令が、ソフトウェアで定義される命令であることを前提としたが、これには限られない。命令デコーダ１１１がＶＳＣ命令やＶＧＴ命令などの命令を検出するとき、当該命令の前に自動生成されるハードウェア専用の内部命令として定義されてもよい。
また、上記の説明では、ＶＳＣ命令またはＶＧＴと同様な構成を有する例外チェック命令を主として例示したが、これには限られない。ベクトルストア（ＶＳＴ：Vector Store）命令またはベクトルロード（ＶＬＤ：Vector Load）命令に対し、これらと同様な構成を有する例外チェック命令に対しても適用することができる。
また、上記の説明では、ＶＳＣ命令またはＶＧＴと同様な構成を有する例外チェック命令を主として例示したが、これには限られない。ベクトルストア（ＶＳＴ：Vector Store）命令またはベクトルロード（ＶＬＤ：Vector Load）命令に対し、これらと同様な構成を有する例外チェック命令に対しても適用することができる。
【0132】
これらの命令では、Ｓｙにディスタンス、Ｓｚにベースアドレス、Ｖｘにデスティネーションのベクトルレジスタ、Ｍにマスクを指定可能とする。例外チェック命令は、レベル１の場合にディスタンスが正の数の場合、ＭＩＮ＝ＳｚからＭＡＸ＝（Ｓｚ＋Ｓｙ×（ＶＬ－１）＋命令のアクセスデータサイズ（８バイト、４バイト、２バイト、１倍となど））までの範囲、ディスタンスが負の数の場合、ＭＩＮ＝（Ｓｚ－Ｓｙ×（ＶＬ－１）－命令のアクセスデータサイズ）からＭＡＸ＝Ｓｚまでの範囲をチェック対象とすればよい。レベル２は、設定されない。レベル３は、マスクＭの設定値を全ての要素番号について１とし、アドレスとしてディスタンスが正の数の場合はＳｚ＋Ｓｙ×（ＶＬ－１）＋命令のアクセスデータサイズ、ディスタンスが負の数の場合はＳｚ－Ｓｙ×（ＶＬ－１）－命令のアクセスデータサイズをチェック対象とする。レベル４は、マスクＭを設定値が１となる要素のアドレスをチェック対象とする。その他の動作は、ＶＳＴ命令に対してはＶＳＣ命令と同様、ＶＬＤ命令に対してはＶＧＴ命令と同様になる。
【0133】
なお、近年では半導体プロセスの微細化によりＬＳＩ（Large Scale Integration）に搭載できる論理回路が増加し、ＣＰＵ（Central Processing Unit）の演算性能は向上している。この演算性能の向上はコア数を増加させるマルチコア化による寄与が大きく、単一コア当たりの性能向上が鈍化しつつある。しかしながら、マルチコア化による性能向上を享受するために必要な並列化が困難なプログラムも多数存在するため、単一コアの性能向上は依然として重要である。単一コアの性能向上を行う手法として、１命令で複数のデータと複数の演算器を動作可能にするＳＩＭＤ（Single Instruction Multiple Data）技術やベクトル技術が広く知られている。特に、ベクトル技術を利用するベクトルプロセッサでは、仮想記憶に必要とされる正確な例外をサポートする場合にベクトル命令で処理する要素数が非常に多い。そのため過渡的な状態を保存して各命令の処理が確定した後に実行すべきでない命令をキャンセルする機能を実現するのが困難という課題が生じていた。実行すべきではない命令とは、例えば、例外を検出した命令の後続命令などである。また、先行する全ての命令の処理が確定するまで後続命令の実行を保留する場合、命令を処理できない待ち時間が発生し、性能低下の原因となりうる。そのため、先行命令の処理の確定の高速化が求められる。
【0134】
本実施形態は、ベクトルメモリアクセス命令を実行するプロセッサにおいて、ベクトルメモリアクセス命令の実行前にメモリアクセスの例外チェック命令を実行する。例外チェック命令に従って、元のベクトルメモリアクセス命令の参照先で例外発生に関係する情報に限定してチェックが行われる。例外チェック命令には、複数段階の例外チェック条件が設けられ、より厳密な条件に変更しながら例外チェックが実行される。例外チェックにより例外が発生しないことが確定した場合は、以降の条件はスキップして一連の処理を終了する。また、例外チェックにおいて、ページが有効な範囲をアドレス範囲で指定する構成をとるアドレス変換テーブルを用いる。これにより、メモリアクセス例外の検出に際し、個別のページテーブルにアクセスする回数を削減することができる。これらにより、ベクトルメモリアクセス命令のメモリアクセス例外を高速に検出するという要請に応えることができる。
【0135】
次に、上記の実施形態の最小構成について説明する。図１５は、最小構成例を示す説明図である。上記の実施形態に係るプロセッサ１０は、ベクトルメモリアクセス命令の実行前に例外チェック命令を実行するプロセッサであって、例外チェック命令は、ベクトルメモリアクセス命令の参照先に関する情報の例外チェックを示し、例外チェックは、複数段階のレベル別処理を有し、高レベルの前記レベル別処理ほど厳密な条件に対する例外チェックを含み、低レベルのレベル別処理ほど先行し、例外検出の有無が確定するとき、例外チェック命令を終了する。
【0136】
上記の実施形態は、次のように実現されてもよい。
（ａ）プロセッサ１０において、複数段階のレベル別処理は、例外チェック命令で指示されるアドレス範囲ごとに、例外の有無を判定する第１レベル別処理と、第１レベル別処理よりも高レベルのレベル別処理として、例外チェック命令で指示される個々のアドレスごとに例外の有無を判定する第２レベル別処理と、を少なくとも有してもよい。
（ｂ）（ａ）のプロセッサ１０は、第１レベル別処理において、アドレス範囲ごとに、ページディレクトリの有効性を示す有効フラグを参照して、ページディレクトリの有無を判定してもよい。
（ｃ）（ｂ）のプロセッサ１０は、ページディレクトリごとに、有効性を示す有効フラグが格納されたページテーブルを保持し、ページディレクトリに対応するページテーブルに示される有効フラグに基づいて当該ページテーブルの有効性を判定してもよい。
（ｄ）（ｃ）のプロセッサ１０において、ページテーブルは、ページディレクトリごとに属性を示し、ページディレクトリに対応するページテーブルに示される属性における違反の有無を判定してもよい。
（ｅ）（ａ）のプロセッサ１０において、例外チェック命令は、要素ごとの有効性を示すベクトルマスクを有し、第２レベル別処理よりも高レベルのレベル別処理として、例外チェック命令で指示される個々のアドレスのうち、ベクトルマスクで指示される要素ごとに、例外の有無を判定する第３レベル別処理と、を実行してもよい。
（ｆ）（ａ）のプロセッサ１０において、例外チェック命令は、複数のベクトルを収容する配列ごとにアドレスと配列サイズを示し、第１レベル別処理よりも高レベルかつ第２レベル別処理よりも低レベルのレベル別処理として、アドレスから配列サイズで指示されるアドレス範囲ごとに、例外の有無を判定する第３レベル別処理を実行してもよい。
（ｇ）プロセッサ１０におけるメモリアクセス例外処理方法であって、プロセッサ１０は、ベクトルメモリアクセス命令の実行前に例外チェック命令を実行し、例外チェック命令は、ベクトルメモリアクセス命令の参照先に関する情報の例外チェックを示し、例外チェックは、複数段階のレベル別処理を有し、高レベルのレベル別処理ほど厳密な条件に対する例外チェックを含み、低レベルのレベル別処理ほど先行し、例外検出の有無が確定するとき、例外チェック命令を終了する。
（ａ）プロセッサ１０において、複数段階のレベル別処理は、例外チェック命令で指示されるアドレス範囲ごとに、例外の有無を判定する第１レベル別処理と、第１レベル別処理よりも高レベルのレベル別処理として、例外チェック命令で指示される個々のアドレスごとに例外の有無を判定する第２レベル別処理と、を少なくとも有してもよい。
（ｂ）（ａ）のプロセッサ１０は、第１レベル別処理において、アドレス範囲ごとに、ページディレクトリの有効性を示す有効フラグを参照して、ページディレクトリの有無を判定してもよい。
（ｃ）（ｂ）のプロセッサ１０は、ページディレクトリごとに、有効性を示す有効フラグが格納されたページテーブルを保持し、ページディレクトリに対応するページテーブルに示される有効フラグに基づいて当該ページテーブルの有効性を判定してもよい。
（ｄ）（ｃ）のプロセッサ１０において、ページテーブルは、ページディレクトリごとに属性を示し、ページディレクトリに対応するページテーブルに示される属性における違反の有無を判定してもよい。
（ｅ）（ａ）のプロセッサ１０において、例外チェック命令は、要素ごとの有効性を示すベクトルマスクを有し、第２レベル別処理よりも高レベルのレベル別処理として、例外チェック命令で指示される個々のアドレスのうち、ベクトルマスクで指示される要素ごとに、例外の有無を判定する第３レベル別処理と、を実行してもよい。
（ｆ）（ａ）のプロセッサ１０において、例外チェック命令は、複数のベクトルを収容する配列ごとにアドレスと配列サイズを示し、第１レベル別処理よりも高レベルかつ第２レベル別処理よりも低レベルのレベル別処理として、アドレスから配列サイズで指示されるアドレス範囲ごとに、例外の有無を判定する第３レベル別処理を実行してもよい。
（ｇ）プロセッサ１０におけるメモリアクセス例外処理方法であって、プロセッサ１０は、ベクトルメモリアクセス命令の実行前に例外チェック命令を実行し、例外チェック命令は、ベクトルメモリアクセス命令の参照先に関する情報の例外チェックを示し、例外チェックは、複数段階のレベル別処理を有し、高レベルのレベル別処理ほど厳密な条件に対する例外チェックを含み、低レベルのレベル別処理ほど先行し、例外検出の有無が確定するとき、例外チェック命令を終了する。
【0137】
以上、本実施形態につぃて説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0138】
１０…プロセッサ、１００…スカラ処理部、１１０…命令キャッシュ、１１１…命令デコーダ、１１２…リオーダバッファ、１１３…命令スケジューラ、１１４…命令実行制御部、１２０…スカラレジスタ、１２１…演算器、１３０…メモリアクセス命令発行制御部、１３１…例外チェック制御部、１３２…アドレス変換部、１３３…ベクトル命令発行制御部、２００…ベクトル処理部、２１０…命令バッファ、２１１…命令スケジューラ、２１２…命令実行制御部、２２０…ベクトルレジスタ、２２１…ベクトルマスクレジスタ、２２２…データバッファ、３００…メモリアクセス処理部、３１０…命令バッファ、３１１…命令スケジューラ、３１２…命令実行制御部、３１３…命令発行制御部、４００…ページディレクトリ、４０１…ページテーブル、４０２…設定部、４０３…範囲指定レジスタ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】