(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024012880
(43)【公開日】2024-01-31
(54)【発明の名称】デジタル移相器
(51)【国際特許分類】
H01P 1/18 20060101AFI20240124BHJP
【ＦＩ】
H01P1/18
【審査請求】有
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2022114658
(22)【出願日】2022-07-19
(11)【特許番号】
(45)【特許公報発行日】2022-11-21
(71)【出願人】
【識別番号】000005186
【氏名又は名称】株式会社フジクラ
(74)【代理人】
【識別番号】100141139
【弁理士】
【氏名又は名称】及川 周
(74)【代理人】
【識別番号】100169764
【弁理士】
【氏名又は名称】清水 雄一郎
(74)【代理人】
【識別番号】100206081
【弁理士】
【氏名又は名称】片岡 央
(74)【代理人】
【識別番号】100188891
【弁理士】
【氏名又は名称】丹野 拓人
(72)【発明者】
【氏名】上道 雄介
(57)【要約】
【課題】接続部の前後で生ずる微弱な反射に起因して生ずる移相量の分布を平均化することができるデジタル移相器を提供する。
【解決手段】デジタル移相器１００は、第１のデジタル移相回路群の端部に位置する第１のデジタル移相回路（例えばデジタル移相回路１０－１０）と、第２のデジタル移相回路群の端部に位置する第２のデジタル移相回路（例えばデジタル移相回路１０－１１）とを接続するベンド型の接続部（例えば接続部２０－１）を備え、接続部２０における第１の接続線路、第１のデジタル移相回路群をなす隣接する２つのデジタル移相回路１０の信号線路同士の接続位置近傍、及び、第２のデジタル移相回路群をなす隣接する２つのデジタル移相回路１０の信号線路同士の接続位置近傍の少なくとも１つに、コンデンサ５０が並列接続されている。
【選択図】図１
【解決手段】デジタル移相器１００は、第１のデジタル移相回路群の端部に位置する第１のデジタル移相回路（例えばデジタル移相回路１０－１０）と、第２のデジタル移相回路群の端部に位置する第２のデジタル移相回路（例えばデジタル移相回路１０－１１）とを接続するベンド型の接続部（例えば接続部２０－１）を備え、接続部２０における第１の接続線路、第１のデジタル移相回路群をなす隣接する２つのデジタル移相回路１０の信号線路同士の接続位置近傍、及び、第２のデジタル移相回路群をなす隣接する２つのデジタル移相回路１０の信号線路同士の接続位置近傍の少なくとも１つに、コンデンサ５０が並列接続されている。
【選択図】図１
【特許請求の範囲】
【請求項1】
複数のデジタル移相回路が縦続接続された第１のデジタル移相回路群と、
複数のデジタル移相回路が縦続接続された第２のデジタル移相回路群と、
前記第１のデジタル移相回路群の端部に位置する第１のデジタル移相回路と、前記第２のデジタル移相回路群の端部に位置する第２のデジタル移相回路とを接続するベンド型の接続部と、
を少なくとも一つずつ備え、
前記デジタル移相回路は、信号線路、前記信号線路の両側に設けられた一対の内側線路、前記一対の内側線路の外側に設けられた一対の外側線路、前記一対の内側線路及び前記一対の外側線路の各一端に接続された第１の接地導体、前記一対の外側線路の各他端に接続された第２の接地導体、前記一対の内側線路の各他端と前記第２の接地導体との間に各々設けられる一対の電子スイッチを少なくとも有し、前記一対の内側線路にリターン電流が流れる低遅延モード又は前記一対の外側線路にリターン電流が流れる高遅延モードに設定される回路であり、
前記接続部における前記第１のデジタル移相回路の前記信号線路と前記第２のデジタル移相回路の前記信号線路とを接続する第１の接続線路、前記第１のデジタル移相回路群をなす隣接する２つの前記デジタル移相回路の前記信号線路同士の接続位置近傍、及び、前記第２のデジタル移相回路群をなす隣接する２つの前記デジタル移相回路の前記信号線路同士の接続位置近傍の少なくとも１つに、コンデンサが並列接続されている、
デジタル移相器。
複数のデジタル移相回路が縦続接続された第２のデジタル移相回路群と、
前記第１のデジタル移相回路群の端部に位置する第１のデジタル移相回路と、前記第２のデジタル移相回路群の端部に位置する第２のデジタル移相回路とを接続するベンド型の接続部と、
を少なくとも一つずつ備え、
前記デジタル移相回路は、信号線路、前記信号線路の両側に設けられた一対の内側線路、前記一対の内側線路の外側に設けられた一対の外側線路、前記一対の内側線路及び前記一対の外側線路の各一端に接続された第１の接地導体、前記一対の外側線路の各他端に接続された第２の接地導体、前記一対の内側線路の各他端と前記第２の接地導体との間に各々設けられる一対の電子スイッチを少なくとも有し、前記一対の内側線路にリターン電流が流れる低遅延モード又は前記一対の外側線路にリターン電流が流れる高遅延モードに設定される回路であり、
前記接続部における前記第１のデジタル移相回路の前記信号線路と前記第２のデジタル移相回路の前記信号線路とを接続する第１の接続線路、前記第１のデジタル移相回路群をなす隣接する２つの前記デジタル移相回路の前記信号線路同士の接続位置近傍、及び、前記第２のデジタル移相回路群をなす隣接する２つの前記デジタル移相回路の前記信号線路同士の接続位置近傍の少なくとも１つに、コンデンサが並列接続されている、
デジタル移相器。
【請求項2】
少なくとも一つの前記第１の接続線路の中間部に、前記コンデンサが並列接続されている、請求項１に記載のデジタル移相器。
【請求項3】
少なくとも一つの前記第１の接続線路における前記第１のデジタル移相回路側の一端部と前記第２のデジタル移相回路側の他端部のそれぞれに、前記コンデンサが並列接続されている、請求項１に記載のデジタル移相器。
【請求項4】
前記第１のデジタル移相回路の前記信号線路と、前記第１のデジタル移相回路に隣接する第３のデジタル移相回路の前記信号線路との接続位置近傍、及び、前記第２のデジタル移相回路の前記信号線路と、前記第２のデジタル移相回路に隣接する第４のデジタル移相回路の前記信号線路との接続位置近傍、のそれぞれに、前記コンデンサが並列接続されている、請求項１に記載のデジタル移相器。
【請求項5】
前記コンデンサの一端側を接地させるか否かを切り替える電子スイッチを備える、請求項１～４のいずれか一項に記載のデジタル移相器。
【請求項6】
複数の前記デジタル移相回路の少なくとも１つは、移相量の分布を緩和する緩和回路とされている、請求項１～４のいずれか一項に記載のデジタル移相器。
【請求項7】
前記デジタル移相回路は、
前記信号線路と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間に接続される第２のコンデンサと、
前記信号線路と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間に前記第２のコンデンサを接続するか否かを切り替える第２の電子スイッチと、を備える、請求項１～４のいずれか一項に記載のデジタル移相器。
前記信号線路と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間に接続される第２のコンデンサと、
前記信号線路と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間に前記第２のコンデンサを接続するか否かを切り替える第２の電子スイッチと、を備える、請求項１～４のいずれか一項に記載のデジタル移相器。
【請求項8】
前記接続部は、
前記第１のデジタル移相回路の前記一対の内側線路と前記第２のデジタル移相回路の前記一対の内側線路とを接続する一対の第２の接続線路と、
前記第１の接続線路及び前記一対の第２の接続線路の上方及び下方の少なくとも一方に配置されるグランド層と、
少なくとも前記一対の第２の接続線路と前記グランド層とを接続するビアホールと、を備える、請求項１～４のいずれか一項に記載のデジタル移相器。
前記第１のデジタル移相回路の前記一対の内側線路と前記第２のデジタル移相回路の前記一対の内側線路とを接続する一対の第２の接続線路と、
前記第１の接続線路及び前記一対の第２の接続線路の上方及び下方の少なくとも一方に配置されるグランド層と、
少なくとも前記一対の第２の接続線路と前記グランド層とを接続するビアホールと、を備える、請求項１～４のいずれか一項に記載のデジタル移相器。
【請求項9】
前記接続部は、
前記第１のデジタル移相回路の前記一対の外側線路と前記第２のデジタル移相回路の前記一対の外側線路とを接続する一対の第３の接続線路を備える、請求項８に記載のデジタル移相器。
前記第１のデジタル移相回路の前記一対の外側線路と前記第２のデジタル移相回路の前記一対の外側線路とを接続する一対の第３の接続線路を備える、請求項８に記載のデジタル移相器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、デジタル移相器に関する。
【背景技術】
【0002】
下記特許文献１には、マイクロ波、準ミリ波、又はミリ波等の高周波信号を対象とするデジタル制御型の移相回路（デジタル移相回路）が開示されている。このデジタル移相回路は、実際には多数が縦続接続された状態で半導体基板上に実装される。即ち、デジタル移相回路は、実際のデジタル移相器の構成における単位ユニットであり、数十個が縦続接続されることによって所望の機能を発揮する。
【0003】
デジタル移相器の構成が、上記のデジタル移相回路が一列に繋げられた構成である場合にはデジタル移相器の長さが長くなる。デジタル移相器の長さを短くするためには、デジタル移相器の構成を、折れ曲がりの構造を有するベンド型の線路等の接続部を用いて折り曲げた構成にすることが考えられる。
【先行技術文献】
【非特許文献】
【0004】
【非特許文献1】A Ka-band Digitally-Controlled Phase Shifter with sub-degree Phase Precision (2016,IEEE,RFIC)
【発明の概要】
【発明が解決しようとする課題】
【0005】
ところで、多数のデジタル移相回路が縦続接続された構成のデジタル位相器においては、移相量に分布が生じないことが望ましい。しかしながら、上述したベンド型の線路等の接続部を用いて折り曲げた構成のデジタル位相器は、良好な入出力インピーダンス整合が取られている状況においても、接続部の前後で生ずる微弱な反射に起因して移相量に分布が生じてしまう。
【0006】
本発明は、上記事情に鑑みてなされたものであり、接続部の前後で生ずる微弱な反射に起因して生ずる移相量の分布を平均化することができるデジタル移相器を提供する。
【課題を解決するための手段】
【0007】
本発明の第１の態様に係るデジタル移相器は、複数のデジタル移相回路が縦続接続された第１のデジタル移相回路群と、複数のデジタル移相回路が縦続接続された第２のデジタル移相回路群と、前記第１のデジタル移相回路群の端部に位置する第１のデジタル移相回路と、前記第２のデジタル移相回路群の端部に位置する第２のデジタル移相回路とを接続するベンド型の接続部と、を少なくとも一つずつ備え、前記デジタル移相回路は、信号線路、前記信号線路の両側に設けられた一対の内側線路、前記一対の内側線路の外側に設けられた一対の外側線路、前記一対の内側線路及び前記一対の外側線路の各一端に接続された第１の接地導体、前記一対の外側線路の各他端に接続された第２の接地導体、前記一対の内側線路の各他端と前記第２の接地導体との間に各々設けられる一対の電子スイッチを少なくとも有し、前記一対の内側線路にリターン電流が流れる低遅延モード又は前記一対の外側線路にリターン電流が流れる高遅延モードに設定される回路であり、前記接続部における前記第１のデジタル移相回路の前記信号線路と前記第２のデジタル移相回路の前記信号線路とを接続する第１の接続線路、前記第１のデジタル移相回路群をなす隣接する２つの前記デジタル移相回路の前記信号線路同士の接続位置近傍、及び、前記第２のデジタル移相回路群をなす隣接する２つの前記デジタル移相回路の前記信号線路同士の接続位置近傍の少なくとも１つに、コンデンサが並列接続されている。
【0008】
本発明の第１の態様に係るデジタル移相器では、接続部における第１の接続線路、第１のデジタル移相回路群をなす隣接する２つのデジタル移相回路の間、及び、第２のデジタル移相回路群をなす隣接する２つのデジタル移相回路の間の少なくとも１つに、コンデンサを並列接続する。これにより、接続部の前後で生ずる微弱な反射に起因して生ずる移相量の分布を平均化することができる。
【0009】
本発明の第２の態様は、第１の態様のデジタル移相器において、少なくとも一つの前記第１の接続線路の中間部に、前記コンデンサが並列接続されてもよい。
【0010】
本発明の第３の態様は、第１または第２の態様のデジタル移相器において、少なくとも一つの前記第１の接続線路における前記第１のデジタル移相回路側の一端部と前記第２のデジタル移相回路側の他端部のそれぞれに、前記コンデンサが並列接続されてもよい。
【0011】
本発明の第４の態様は、第１から第３の態様のいずれか一つのデジタル移相器において、前記第１のデジタル移相回路の前記信号線路と、前記第１のデジタル移相回路に隣接する第３のデジタル移相回路の前記信号線路との接続位置近傍、及び、前記第２のデジタル移相回路の前記信号線路と、前記第２のデジタル移相回路に隣接する第４のデジタル移相回路の前記信号線路との接続位置近傍、のそれぞれに、前記コンデンサが並列接続されてもよい。
【0012】
本発明の第５の態様は、第１から第４の態様のいずれか一つのデジタル移相器において、前記コンデンサの一端側を接地させるか否かを切り替える電子スイッチを備えてもよい。
【0013】
本発明の第６の態様は、第１から第５の態様のいずれか一つのデジタル移相器において、複数の前記デジタル移相回路の少なくとも１つは、移相量の分布を緩和する緩和回路とされてもよい。
【0014】
本発明の第７の態様は、第１から第６の態様のいずれか一つのデジタル移相器において、前記デジタル移相回路は、前記信号線路と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間に接続される第２のコンデンサと、前記信号線路と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間に前記第２のコンデンサを接続するか否かを切り替える第２の電子スイッチと、を備えてもよい。
【0015】
本発明の第８の態様は、第１から第７の態様のいずれか一つのデジタル移相器において、前記接続部は、前記第１のデジタル移相回路の前記一対の内側線路と前記第２のデジタル移相回路の前記一対の内側線路とを接続する一対の第２の接続線路と、前記第１の接続線路及び前記一対の第２の接続線路の上方及び下方の少なくとも一方に配置されるグランド層と、少なくとも前記一対の第２の接続線路と前記グランド層とを接続するビアホールと、を備えてもよい。
【0016】
本発明の第９の態様は、第８の態様のデジタル移相器において、前記接続部は、前記第１のデジタル移相回路の前記一対の外側線路と前記第２のデジタル移相回路の前記一対の外側線路とを接続する一対の第３の接続線路を備えてもよい。
【発明の効果】
【0017】
上記本発明の一態様によれば、接続部の前後で生ずる微弱な反射に起因して生ずる移相量の分布を平均化することができる。
【図面の簡単な説明】
【0018】
【図1】第１実施形態に係るデジタル移相器を示す回路図である。
【図2】第１実施形態に係るデジタル移相回路を示す斜視図である。
【図3】第１実施形態に係るデジタル移相回路の高遅延モードを説明する図である。
【図4】第１実施形態に係るデジタル移相回路の低遅延モードを説明する図である。
【図5】第１実施形態に係る接続部を示す平面図である。
【図7】第１実施形態に係る接続部の変形例を示す断面図である。
【図8】第１実施形態に係るデジタル移相器の移相量の分布を示す図である。
【図9】第２実施形態に係るデジタル移相器を示す回路図である。
【図10】第２実施形態に係るデジタル移相器の移相量の分布を示す図である。
【図11】第３実施形態に係るデジタル移相器を示す回路図である。
【図12】第３実施形態に係るデジタル移相器の移相量の分布を示す図である。
【図13】第４実施形態に係るコンデンサ周辺の回路図である。
【図14】第５実施形態に係る緩和回路のうちの第１緩和回路を説明する図である。
【図15】第５実施形態に係る緩和回路のうちの第２緩和回路を説明する図である。
【発明を実施するための形態】
【0019】
以下、図面を参照して本発明の実施形態によるデジタル移相器について詳細に説明する。尚、以下で参照する図面では、理解を容易にするために、必要に応じて各部材の寸法を適宜変えて図示している。
【0020】
（第１実施形態）
〈デジタル移相器〉
図１は、第１実施形態に係るデジタル移相器１００を示す回路図である。図１に示す通り、第１実施形態のデジタル移相器１００は、複数のデジタル移相回路１０（１０－１～１０－４０）と、複数の接続部２０（２０－１～２０－３）と、を備える。このようなデジタル移相器１００は、所定の周波数帯域の信号Ｓを、縦続接続された複数のデジタル移相回路１０によって移相する。信号Ｓは、マイクロ波、 準ミリ波、又はミリ波等の周波数帯域を有する高周波信号である。
〈デジタル移相器〉
図１は、第１実施形態に係るデジタル移相器１００を示す回路図である。図１に示す通り、第１実施形態のデジタル移相器１００は、複数のデジタル移相回路１０（１０－１～１０－４０）と、複数の接続部２０（２０－１～２０－３）と、を備える。このようなデジタル移相器１００は、所定の周波数帯域の信号Ｓを、縦続接続された複数のデジタル移相回路１０によって移相する。信号Ｓは、マイクロ波、 準ミリ波、又はミリ波等の周波数帯域を有する高周波信号である。
【0021】
複数のデジタル移相回路１０は、電気的に縦続接続されている。図１では、４０個のデジタル移相回路１０（１０－１～１０－４０）が縦続接続されている例を図示しているが、縦続接続されるデジタル移相回路１０の数は任意である。図１に示す例では、説明の便宜上、縦続接続されている４０個のデジタル移相回路１０を、図１において実線矢印で示す信号Ｓが流れる順番に、デジタル移相回路１０－１，１０－２，…，１０－４０としている。但し、信号Ｓが流れる方向は、図１において点線矢印で示すように逆でもよい。
【0022】
ここで、デジタル移相回路１０は、複数個を単位としてデジタル移相回路群３０を構成する。具体的に、１番目から１０番目までのデジタル移相回路１０－１～１０－１０は、デジタル移相回路群３０－１を構成し、１１番目から２０番目までのデジタル移相回路１０－１１～１０－２０は、デジタル移相回路群３０－２を構成する。また、２１番目から３０番目までのデジタル移相回路１０－２１～１０－３０は、デジタル移相回路群３０－３を構成し、３１番目から４０番目までのデジタル移相回路１０－３１～１０－４０は、デジタル移相回路群３０－４を構成する。
【0023】
換言すると、デジタル移相器１００は、複数のデジタル移相回路１０－１～１０－１０が縦続接続されたデジタル移相回路群３０－１と、複数のデジタル移相回路１０－１１～１０－２０が縦続接続されたデジタル移相回路群３０－２と、を有する。また、デジタル移相器１００は、複数のデジタル移相回路１０－２１～１０－３０が縦続接続されたデジタル移相回路群３０－３と、複数のデジタル移相回路１０－３１～１０－４０が縦続接続されたデジタル移相回路群３０－４と、を有する。
【0024】
接続部２０は、ベンド型の形状を有しており、２つのデジタル移相回路群３０を接続する。図１に示す例において、接続部２０は、１８０°ベンドの形状を有している。具体的に、接続部２０－１は、デジタル移相回路群３０－１の信号Ｓが入力される一端とは反対側の他端と、デジタル移相回路群３０－２の一端とを接続する。接続部２０－２は、デジタル移相回路群３０－２の他端と、デジタル移相回路群３０－３の一端とを接続する。接続部２０－３は、デジタル移相回路群３０－３の他端と、デジタル移相回路群３０－４の一端とを接続する。
【0025】
つまり、接続部２０－１は、デジタル移相回路群３０－１（第１のデジタル移相回路群）におけるデジタル移相回路１０－１０（第１のデジタル移相回路）と、デジタル移相回路群３０－２（第２のデジタル移相回路群）におけるデジタル移相回路１０－１１（第２のデジタル移相回路）とを接続する。接続部２０－２は、デジタル移相回路群３０－２（第１のデジタル移相回路群）におけるデジタル移相回路１０－２０（第１のデジタル移相回路）と、デジタル移相回路群３０－３（第２のデジタル移相回路群）におけるデジタル移相回路１０－２１（第２のデジタル移相回路）とを接続する。接続部２０－３は、デジタル移相回路群３０－３（第１のデジタル移相回路群）におけるデジタル移相回路１０－３０（第１のデジタル移相回路）と、デジタル移相回路群３０－４（第２のデジタル移相回路群）におけるデジタル移相回路１０－３１（第２のデジタル移相回路）とを接続する。
【0026】
デジタル移相回路群３０－１とデジタル移相回路群３０－２とが接続部２０－１によって接続されることにより、信号Ｓの経路が１８０°折り曲げられる。また、デジタル移相回路群３０－２とデジタル移相回路群３０－３とが接続部２０－２によって接続されることにより、信号Ｓの経路が１８０°折り曲げられる。同様に、デジタル移相回路群３０－３とデジタル移相回路群３０－４とが接続部２０－３によって接続されることにより、信号Ｓの経路が１８０°折り曲げられる。このように、デジタル移相回路群３０－１～３０－４は、互いに並行に配列され、接続部２０－１～２０－３を介してメアンダ状に接続されている。尚、接続部２０の詳細については後述する。
【0027】
〈デジタル移相回路〉
図２は、第１実施形態に係るデジタル移相回路１０を示す斜視図である。図２に示す通り、デジタル移相回路１０は、信号線路１、一対の内側線路２（第１の内側線路２ａ及び第２の内側線路２ｂ）、一対の外側線路３（第１の外側線路３ａ及び第２の外側線路３ｂ）、一対の接地導体４（第１の接地導体４ａ及び第２の接地導体４ｂ）、コンデンサ５、複数の接続導体６、４つの電子スイッチ７（電子スイッチ７ａ，７ｂ，７ｃ，７ｄ）、及びスイッチ制御部８を備える。
図２は、第１実施形態に係るデジタル移相回路１０を示す斜視図である。図２に示す通り、デジタル移相回路１０は、信号線路１、一対の内側線路２（第１の内側線路２ａ及び第２の内側線路２ｂ）、一対の外側線路３（第１の外側線路３ａ及び第２の外側線路３ｂ）、一対の接地導体４（第１の接地導体４ａ及び第２の接地導体４ｂ）、コンデンサ５、複数の接続導体６、４つの電子スイッチ７（電子スイッチ７ａ，７ｂ，７ｃ，７ｄ）、及びスイッチ制御部８を備える。
【0028】
信号線路１は、所定方向に延在する直線状の帯状導体である。即ち、信号線路１は、一定幅Ｗ１、一定厚、及び所定長さを有する長尺板状の導体である。図２に示す例では、信号線路１には、手前側から奥側に向かって信号Ｓが流れる。
【0029】
第１の内側線路２ａは、直線状の帯状導体である。即ち、第１の内側線路２ａは、一定幅、一定厚、及び所定長さを有する長尺板状の導体である。第１の内側線路２ａは、信号線路１の延在方向と同一な方向に延在する。第１の内側線路２ａは、信号線路１と平行に設けられており、信号線路１の一方側（図１における右側）に所定の距離Ｍ１だけ離間している。
【0030】
第２の内側線路２ｂは、直線状の帯状導体である。即ち、第２の内側線路２ｂは、第１の内側線路２ａと同様に、一定幅、一定厚、及び所定長さを有する長尺板状の導体である。第２の内側線路２ｂは、信号線路１の延在方向と同一な方向に延在する。第２の内側線路２ｂは、信号線路１と平行に設けられており、信号線路１の他方側（図１における左側）に所定の距離Ｍ１だけ離間している。
【0031】
第１の外側線路３ａは、信号線路１の一方側において、第１の内側線路２ａよりも信号線路１から遠い位置に設けられる直線状の帯状導体である。第１の外側線路３ａは、一定幅、一定厚、及び所定長さを有する長尺板状の導体である。第１の外側線路３ａは、信号線路１に対して第１の内側線路２ａを挟んだ状態で信号線路１から所定距離を隔てて平行に設けられている。第１の外側線路３ａは、第１の内側線路２ａ及び第２の内側線路２ｂと同様に、信号線路１の延在方向と同一な方向に延在する。
【0032】
第２の外側線路３ｂは、信号線路１の他方側において、第２の内側線路２ｂよりも信号線路１から遠い位置に設けられる直線状の帯状導体である。第２の外側線路３ｂは、第１の外側線路３ａと同様に、一定幅、一定厚、及び所定長さを有する長尺板状の導体である。第２の外側線路３ｂは、信号線路１に対して第２の内側線路２ｂを挟んだ状態で信号線路１から所定距離を隔てて平行に設けられている。第２の外側線路３ｂは、第１の内側線路２ａ及び第２の内側線路２ｂと同様に、信号線路１の延在方向と同一な方向に延在する。
【0033】
第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ、及び第２の外側線路３ｂの各一端側に設けられる直線状の帯状導体である。第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ、及び第２の外側線路３ｂの各一端に電気的に接続されている。第１の接地導体４ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体である。
【0034】
第１の接地導体４ａは、同一方向に延在する第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ、及び第２の外側線路３ｂに直交するように設けられている。第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ、及び第２の外側線路３ｂから所定距離を隔てた下方に設けられている。
【0035】
第１の接地導体４ａは、左右方向における一端が第１の外側線路３ａの右側縁部と略同一位置となるように設定されている。また、第１の接地導体４ａは、左右方向における他端が第２の外側線路３ｂの左側縁部と略同一位置となるように設定されている。
【0036】
第２の接地導体４ｂは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ、及び第２の外側線路３ｂの各他端側に設けられる直線状の帯状導体である。第２の接地導体４ｂは、第１の接地導体４ａと同様に一定幅、一定厚、及び所定長さを有する長尺板状の導体である。
【0037】
第２の接地導体４ｂは、第１の接地導体４ａに対して平行に配置されており、第１の接地導体４ａと同様に、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ、及び第２の外側線路３ｂに直交するように設けられている。第２の接地導体４ｂは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ、及び第２の外側線路３ｂから所定距離を隔てた下方に設けられている。
【0038】
第２の接地導体４ｂは、左右方向における一端が第１の外側線路３ａの右側縁部と略同一位置となるように設定されている。また、第２の接地導体４ｂは、左右方向における他端が第２の外側線路３ｂの左側縁部と略同一位置となるように設定されている。即ち、第２の接地導体４ｂは、左右方向における位置が第１の接地導体４ａと同一である。
【0039】
コンデンサ５は、信号線路１の他端と第２の接地導体４ｂとの間に設けられる。例えば、コンデンサ５は、上部電極が信号線路１に対して接続され、下部電極が電子スイッチ７ｄに対して電気的に接続されている。例えば、コンデンサ５は、ＭＩＭ（Metal Insulator Metal）構造の薄膜のコンデンサである。尚、コンデンサ５は、平行平板の対向面積に応じた静電容量を有する。但し、コンデンサ５は平行平板コンデンサに替えて、櫛歯型コンデンサを用いてもよい。
【0040】
複数の接続導体６は、少なくとも接続導体６ａ～６ｆを含む。接続導体６ａは、第１の内側線路２ａの一端と第１の接地導体４ａとを電気的且つ機械的に接続する導体である。例えば、接続導体６ａは、上下方向に延在する導体であり、一端（上端）が第１の内側線路２ａの下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。
【0041】
接続導体６ｂは、第２の内側線路２ｂの一端と第１の接地導体４ａとを電気的且つ機械的に接続する導体である。例えば、接続導体６ｂは、接続導体６ａと同様に上下方向に延在する導体であり、一端（上端）が第２の内側線路２ｂの下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。
【0042】
接続導体６ｃは、第１の外側線路３ａの一端と第１の接地導体４ａとを電気的且つ機械的に接続する導体である。例えば、接続導体６ｃは、上下方向に延在する導体であり、一端（上端）が第１の外側線路３ａの一端における下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。
【0043】
接続導体６ｄは、第１の外側線路３ａの他端と第２の接地導体４ｂとを電気的且つ機械的に接続する導体である。例えば、接続導体６ｄは、上下方向に延在する導体であり、一端（上端）が第１の外側線路３ａの他端における下面に接続し、他端（下端）が第２の接地導体４ｂの上面に接続する。
【0044】
接続導体６ｅは、第２の外側線路３ｂの一端と第１の接地導体４ａとを電気的且つ機械的に接続する導体である。例えば、接続導体６ｅは、上下方向に延在する導体であり、一端（上端）が第２の外側線路３ｂの一端における下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。
【0045】
接続導体６ｆは、第２の外側線路３ｂの他端と第２の接地導体４ｂとを電気的且つ機械的に接続する導体である。例えば、接続導体６ｆは、上下方向に延在する導体であり、一端（上端）が第２の外側線路３ｂの他端における下面に接続し、他端（下端）が第２の接地導体４ｂの上面に接続する。
【0046】
接続導体６ｇは、信号線路１の他端とコンデンサ５の上部電極とを電気的且つ機械的に接続する導体である。例えば、接続導体６ｇは、上下方向に延在する導体であり、一端（上端）が信号線路１の他端における下面に接続し、他端（下端）がコンデンサ５の上部電極に接続する。
【0047】
電子スイッチ７ａは、第１の内側線路２ａの他端と第２の接地導体４ｂとの間に接続される。電子スイッチ７ａは、例えばＭＯＳ型ＦＥＴ（電界効果トランジスタ）であり、ドレイン端子が第１の内側線路２ａの他端に電気的に接続され、ソース端子が第２の接地導体４ｂに電気的に接続され、ゲート端子がスイッチ制御部８に電気的に接続されている。
【0048】
電子スイッチ７ａは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。閉状態とは、ドレイン端子及びソース端子が導通している状態である。開状態とは、ドレイン端子及びソース端子が導通しておらず、電気的な接続が遮断している状態である。電子スイッチ７ａは、スイッチ制御部８の制御によって、第１の内側線路２ａの他端及び第２の接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。
【0049】
電子スイッチ７ｂは、第２の内側線路２ｂの他端と第２の接地導体４ｂとの間に接続される。電子スイッチ７ｂは、例えばＭＯＳ型ＦＥＴであり、ドレイン端子が第２の内側線路２ｂの他端に接続され、ソース端子が第２の接地導体４ｂに接続され、ゲート端子がスイッチ制御部８に接続されている。
【0050】
電子スイッチ７ｂは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。電子スイッチ７ｂは、スイッチ制御部８の制御によって、第２の内側線路２ｂの他端及び第２の接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。
【0051】
電子スイッチ７ｃは、信号線路１の他端と第２の接地導体４ｂとの間に接続される。電子スイッチ７ｃは、例えばＭＯＳ型ＦＥＴであり、ドレイン端子が信号線路１の他端に接続され、ソース端子が第２の接地導体４ｂに接続され、ゲート端子がスイッチ制御部８に接続されている。尚、図２に示す例では、電子スイッチ７ｃは、信号線路１の他端側に設けられているが、これに限定されず、信号線路１の一端側に設けられてもよい。尚、電子スイッチ７ｃは、必要がなければ使用しなくてもよい。
【0052】
電子スイッチ７ｃは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。電子スイッチ７ｃは、スイッチ制御部８の制御によって、信号線路１の他端及び第２の接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。
【0053】
電子スイッチ７ｄは、信号線路１の他端と第２の接地導体４ｂとの間において、コンデンサ５に対して直列に接続される。電子スイッチ７ｄは、例えばＭＯＳ型ＦＥＴである。図２に示す例では、電子スイッチ７ｄは、ドレイン端子がコンデンサ５の下部電極に接続され、ソース端子が第２の接地導体４ｂに接続され、ゲート端子がスイッチ制御部８に接続されている。
【0054】
電子スイッチ７ｄは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。電子スイッチ７ｄは、スイッチ制御部８の制御によって、コンデンサ５の下部電極及び第２の接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。
【0055】
スイッチ制御部８は、複数の電子スイッチ７ａ，７ｂ，７ｃ，７ｄを制御する制御回路である。例えば、スイッチ制御部８は、４つの出力ポートを備えている。スイッチ制御部８は、各出力ポートから個別のゲート信号を出力して複数の電子スイッチ７の各ゲート端子に供給することにより複数の電子スイッチ７のそれぞれを個別に開状態又は閉状態に制御する。
【0056】
図２ではデジタル移相回路１０の機械的構造が解り易いようにデジタル移相回路１０を斜視した模式図を示しているが、実際のデジタル移相回路１０は、半導体製造技術を利用することにより、多層構造物として形成される。
【0057】
一例として、デジタル移相回路１０は、信号線路１、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ、及び第２の外側線路３ｂが第１の導電層に形成されている。第１の接地導体４ａ及び第２の接地導体４ｂは、絶縁層を挟んで第１の導電層と対向する第２の導電層に形成されている。第１の導電層に形成された構成要素と第２の導電層に形成された構成要素とは、ビアホール（via hole）によって相互に接続される。複数の接続導体６は、絶縁層内に埋設されたビアホールに相当する。
【0058】
次に、本実施形態におけるデジタル移相回路１０の動作について説明する。デジタル移相回路１０は、動作モードとして、高遅延モードと低遅延モードとを有する。デジタル移相回路１０は、高遅延モード又は低遅延モードで動作する。
【0059】
《高遅延モード》
図３は、第１実施形態に係るデジタル移相回路１０の高遅延モードを説明する図である。高遅延モードは、信号Ｓに第１の位相差を発生させるモードである。高遅延モードでは、図３に示す通り、電子スイッチ７ａ及び電子スイッチ７ｂが開状態に制御され、電子スイッチ７ｄが閉状態に制御される。
図３は、第１実施形態に係るデジタル移相回路１０の高遅延モードを説明する図である。高遅延モードは、信号Ｓに第１の位相差を発生させるモードである。高遅延モードでは、図３に示す通り、電子スイッチ７ａ及び電子スイッチ７ｂが開状態に制御され、電子スイッチ７ｄが閉状態に制御される。
【0060】
電子スイッチ７ａが開状態に制御されることにより、第１の内側線路２ａの他端と第２の接地導体４ｂとの電気的な接続が遮断された状態となる。電子スイッチ７ｂが開状態に制御されることにより、第２の内側線路２ｂの他端と第２の接地導体４ｂとの電気的な接続が遮断された状態となる。電子スイッチ７ｄが閉状態に制御されることにより、信号線路１の他端は、コンデンサ５を介して第２の接地導体４ｂに接続された状態となる。
【0061】
信号線路１に入力端（他端）から出力端（一端）に向かって信号Ｓが伝搬すると、信号Ｓとは逆方向である一端から他端に向かってリターン電流Ｒ１が流れる。高遅延モードでは、電子スイッチ７ａ及び電子スイッチ７ｂが開状態であるため、リターン電流Ｒ１は、主として、図３に示す通り、第１の外側線路３ａ及び第２の外側線路３ｂを流れる。
【0062】
高遅延モードでは、リターン電流Ｒ１が第１の外側線路３ａ及び第２の外側線路３ｂを流れるため、低遅延モードと比較して、インダクタンス値Ｌが高い。高遅延モードでは、低遅延モードよりも大きな遅延量を得ることができる。また、電子スイッチ７ｄが閉状態になることで、信号線路１の他端と第２の接地導体４ｂとがコンデンサ５で電気的に接続されるため、デジタル移相回路１０の静電容量値Ｃも高い。よって、高遅延モードでは、低遅延モードよりも大きな遅延量を得ることができる。
【0063】
《低遅延モード》
図４は、第１実施形態に係るデジタル移相回路１０の低遅延モードを説明する図である。低遅延モードは、信号Ｓに第１の位相差よりも小さい第２の位相差を発生させるモードである。低遅延モードでは、図４に示す通り、電子スイッチ７ａ及び電子スイッチ７ｂが閉状態に制御され、電子スイッチ７ｄが開状態に制御される。
図４は、第１実施形態に係るデジタル移相回路１０の低遅延モードを説明する図である。低遅延モードは、信号Ｓに第１の位相差よりも小さい第２の位相差を発生させるモードである。低遅延モードでは、図４に示す通り、電子スイッチ７ａ及び電子スイッチ７ｂが閉状態に制御され、電子スイッチ７ｄが開状態に制御される。
【0064】
電子スイッチ７ａが閉状態に制御されることにより、第１の内側線路２ａの他端と第２の接地導体４ｂとが電気的に接続された状態となる。電子スイッチ７ｂが閉状態に制御されることにより、第２の内側線路２ｂの他端と第２の接地導体４ｂとが電気的に接続された状態となる。
【0065】
信号線路１に入力端（他端）から出力端（一端）に向かって信号Ｓが伝搬すると、信号Ｓとは逆方向である一端から他端に向かってリターン電流Ｒ２が流れる。低遅延モードでは、電子スイッチ７ａ及び電子スイッチ７ｂが閉状態であるため、リターン電流Ｒ２は、主として、図４に示す通り、第１の内側線路２ａ及び第２の内側線路２ｂを流れる。
【0066】
低遅延モードでは、リターン電流Ｒ２が第１の内側線路２ａ及び第２の内側線路２ｂを流れるため、高遅延モードと比較して、インダクタンス値Ｌが低い。低遅延モードでの遅延量は、高遅延モードでの遅延量よりも小さくなる。また、信号線路１の他端にはコンデンサ５が接続されているが、電子スイッチ７ｄが開状態であるため、コンデンサ５の静電容量は機能せず（信号線路１からは見えず）、コンデンサ５の静電容量に比べて極めて小さい寄生容量が存在するのみである。よって、低遅延モードでは、高遅延モードよりも小さい遅延量を得ることができる。
【0067】
ここで、低遅延モードでは、電子スイッチ７ｃが閉状態に制御されることにより、信号線路１の損失を意図的に増加させることも可能である。これは、低遅延モードにおける高周波信号の損失を高遅延モードにおける高周波信号の損失と同程度とするためのものである。
【0068】
即ち、低遅延モードにおける高周波信号の損失は、高遅延モードにおける高周波信号の損失よりも明確に小さい。この損失差は、動作モードを低遅延モードと高遅延モードとに切り替えた場合にデジタル移相回路１０から出力される高周波信号の振幅差を招来させるものである。このような事情に対して、デジタル移相回路１０では、低遅延モードで電子スイッチ７ｃを閉状態に制御することにより、上記振幅差を解消することもある。
【0069】
〈接続部〉
図５は、第１実施形態に係る接続部２０を示す平面図である。図６は、図５中のＡ－Ａ線に沿う矢視断面図である。尚、本実施形態のデジタル移相器１００は、３つの接続部２０（接続部２０－１，２０－２，２０－３）を備えるが、３つの接続部２０は同様の構成であるため、ここでは、接続部２０－１について説明する。図５，図６に示す通り、接続部２０－１は、第１の接続線路２１、第２の接続線路２２、第３の接続線路２３、第１のグランド層２４、及び第２のグランド層２５を備える。
図５は、第１実施形態に係る接続部２０を示す平面図である。図６は、図５中のＡ－Ａ線に沿う矢視断面図である。尚、本実施形態のデジタル移相器１００は、３つの接続部２０（接続部２０－１，２０－２，２０－３）を備えるが、３つの接続部２０は同様の構成であるため、ここでは、接続部２０－１について説明する。図５，図６に示す通り、接続部２０－１は、第１の接続線路２１、第２の接続線路２２、第３の接続線路２３、第１のグランド層２４、及び第２のグランド層２５を備える。
【0070】
第１の接続線路２１は、例えば、一定幅Ｗ２、一定厚、及び所定長さを有する長尺板状の導体である。第１の接続線路２１は、デジタル移相回路１０－１０の信号線路１と、デジタル移相回路１０－１１の信号線路１とを接続する。デジタル移相回路１０－１０の信号線路１から出力される信号Ｓは、第１の接続線路２１を介してデジタル移相回路１０－１１の信号線路１に入力される。尚、第１の接続線路２１の幅Ｗ２は、信号線路１の幅Ｗ１と同様であってもよいし、幅Ｗ１よりも広くてもよい。
【0071】
第２の接続線路２２は、一定幅、一定厚、及び所定長さを有する長尺板状の導体である。第２の接続線路２２は、信号線路１の延在方向と同一な方向に延在する。第２の接続線路２２は、第１の接続線路２１と平行に設けられており、所定の距離Ｍ２だけ離間している。具体的には、第２の接続線路２２は、第１の接続線路２１の両側において第１の接続線路２１から所定の距離Ｍ２だけ離間して配置されている。尚、以下の説明において、第１の接続線路２１の一方側に配置された第２の接続線路２２を、「第２の接続線路２２ａ」といい、第１の接続線路２１の他方側に配置された第２の接続線路２２を、「第２の接続線路２２ｂ」という場合がある。
【0072】
所定の距離Ｍ２は、所定の距離Ｍ１と同等であってもよいし、所定の距離Ｍ１よりも短い距離であってもよい。例えば、所定の距離Ｍ１が１０μｍである場合には、所定の距離Ｍ２は１０μｍ未満に設定されてもよい。より好ましくは、所定の距離Ｍ２は、例えば２．５μｍ又は２μｍ以下であり、第１の接続線路２１に対して第２の接続線路２２を可能な限り接近させることが望ましい。本実施形態において、第１の接続線路２１に対し第２の接続線路２２を製造限界又は製造限界近くまで接近させてもよい。
【0073】
第２の接続線路２２は、デジタル移相回路１０－１０の内側線路２と、デジタル移相回路１０－１１の内側線路２とを接続する。第２の接続線路２２ａは、一端がデジタル移相回路１０－１０の第１の内側線路２ａに接続され、他端がデジタル移相回路１０－１１の第１の内側線路２ａに接続される。第２の接続線路２２ｂは、一端がデジタル移相回路１０－１０の第２の内側線路２ｂに接続され、他端がデジタル移相回路１０－１１の第２の内側線路２ｂに接続される。
【0074】
第３の接続線路２３は、第１の接続線路２１の一方側及び他方側の両側において、第２の接続線路２２よりも第１の接続線路２１から遠い位置に設けられる帯状導体である。第３の接続線路２３は、第１の接続線路２１に対して第２の接続線路２２を挟んだ状態で第１の接続線路２１から所定距離を隔てて平行に設けられている。尚、以下の説明において、第１の接続線路２１の一方側に配置された第３の接続線路２３を、「第３の接続線路２３ａ」といい、第１の接続線路２１の他方側に配置された第３の接続線路２３を、「第３の接続線路２３ｂ」という場合がある。
【0075】
第３の接続線路２３は、デジタル移相回路１０－１０の外側線路３と、デジタル移相回路１０－１１の外側線路３とを接続する。第３の接続線路２３ａは、一端がデジタル移相回路１０－１０の第１の外側線路３ａに接続され、他端がデジタル移相回路１０－１１の第１の外側線路３ａに接続される。第３の接続線路２３ｂは、一端がデジタル移相回路１０－１０の第２の外側線路３ｂに接続され、他端がデジタル移相回路１０－１１の第２の外側線路３ｂに接続される。
【0076】
第１のグランド層２４は、第１の接続線路２１及び第２の接続線路２２から所定距離を隔てた上方に設けられている。第１のグランド層２４は、第１のグランド層２４の幅が少なくとも各第２の接続線路２２の一方側の側面２２０まで延在していることが好ましい。側面２２０とは、第１の接続線路２１が配置されている側とは反対の側面である。
【0077】
第１のグランド層２４は、第２の接続線路２２ａ及び第２の接続線路２２ｂのそれぞれに対してビアホール４０を介して接続されている。ビアホール４０は、図５に示す通り、第２の接続線路２２ａに沿って複数配列されているとともに、第２の接続線路２２ｂに沿って複数配列されている。
【0078】
第２のグランド層２５は、第１の接続線路２１及び第２の接続線路２２から所定距離を隔てた下方に設けられている。第２のグランド層２５は、第２のグランド層２５の幅が少なくとも各第２の接続線路２２の一方側の側面２２０まで延在していることが好ましい。
【0079】
第２のグランド層２５は、第２の接続線路２２ａ及び第２の接続線路２２ｂのそれぞれに対してビアホール４２を介して接続されている。ビアホール４２は、ビアホール４０と同様に、第２の接続線路２２ａに沿って複数配列されているとともに、第２の接続線路２２ｂに沿って複数配列されている。
【0080】
図７は、第１実施形態に係る接続部２０の変形例を示す断面図である。図７に示す通り、接続部２０は、第１のグランド層２４が、第３の接続線路２３の上方まで延在し、且つ、第２のグランド層２５が、第３の接続線路２３の下方まで延在するものであってもよい。
【0081】
この変形例において、第１のグランド層２４は、第２の接続線路２２ａ及び第２の接続線路２２ｂのそれぞれに対してビアホール４０を介して接続され、第３の接続線路２３ａ及び第３の接続線路２３ｂのそれぞれに対してビアホール４１を介して接続されている。尚、図７に例示される構成では、ビアホール４１は、第３の接続線路２３ａに沿って複数配列されるとともに、第３の接続線路２３ｂに沿って複数配列される。
【0082】
また、第２のグランド層２５は、第２の接続線路２２ａ及び第２の接続線路２２ｂのそれぞれに対してビアホール４２を介して接続され、第３の接続線路２３ａ及び第３の接続線路２３ｂのそれぞれに対してビアホール４３を介して接続されている。尚、図７に例示される構成では、ビアホール４３は、ビアホール４１と同様に、第３の接続線路２３ａに沿って複数配列されるとともに、第３の接続線路２３ｂに沿って複数配列される。
【0083】
尚、図６及び図７に示す例では、接続部２０－１は、第１のグランド層２４と第２のグランド層２５とを有しているが、これに限定されず、第１のグランド層２４と第２のグランド層２５との少なくとも一方を備えていればよい。即ち、第１の接続線路２１の上方及び下方の少なくとも一方にグランド層が配置されていればよい。
【0084】
図１に戻り、上記構成の接続部２０には、コンデンサ５０が並列接続されている。コンデンサ５０は、接続部２０の前後で生ずる微弱な反射に起因して生ずる移相量の分布を平均化するリアクタンス素子である。コンデンサ５０は、３つの接続部２０（接続部２０－１，２０－２，２０－３）のそれぞれの中間部に並列接続されている。なお、コンデンサ５０は、３つの接続部２０（接続部２０－１，２０－２，２０－３）の少なくとも一つの中間部に並列接続されていればよい。接続部２０の中間部とは、好ましくは接続部２０の全長の１／２の中間位置であるが、当該中間位置の近傍であっても構わない。例えば、接続部２０の中間部とは、接続部２０の全長を３等分したときの真ん中の領域であってもよく、好ましくは、接続部２０の全長を５等分したときの真ん中の領域であってもよい。
【0085】
コンデンサ５０は、例えば、ＭＩＭ（Metal Insulator Metal）構造の薄膜のコンデンサである。コンデンサ５０は、平行平板の対向面積に応じた静電容量を有する。但し、コンデンサ５は平行平板コンデンサに替えて、櫛歯型コンデンサを用いてもよい。コンデンサ５０は、上部電極が第１の接続線路２１に対して接続され、下部電極が電気的に接地されている。尚、コンデンサ５０の下部電極は、第１のグランド層２４、第２のグランド層２５、その他のグランド（図示しないデジタル移相器１００のフレームグランド等）のいずれかに接続されてもよい。
【0086】
〈デジタル移相器の特性〉
図８は、第１実施形態に係るデジタル移相器１００の移相量の分布を示す図である。尚、図８（ａ）に示す移相量分布は、デジタル移相器１００からコンデンサ５０を削除した比較例についてのものである。また、図８（ｂ）に示す移相量分布は、デジタル移相器１００（実施例１）についてのものである。図８に示すグラフは、横軸にデジタル移相回路１０の番号（「１」～「４０」）をとり、縦軸にデジタル移相回路１０毎の移相量をとってある。
図８は、第１実施形態に係るデジタル移相器１００の移相量の分布を示す図である。尚、図８（ａ）に示す移相量分布は、デジタル移相器１００からコンデンサ５０を削除した比較例についてのものである。また、図８（ｂ）に示す移相量分布は、デジタル移相器１００（実施例１）についてのものである。図８に示すグラフは、横軸にデジタル移相回路１０の番号（「１」～「４０」）をとり、縦軸にデジタル移相回路１０毎の移相量をとってある。
【0087】
図８に示す移相量分布は、デジタル移相回路１０－１～１０－４０の全てが高遅延モードに設定されている状態から、デジタル移相回路１０－１～１０－４０の順で、順次低遅延モードへ切り替え制御を行った場合に得られたものである。また、図８に示す移相量分布は、信号Ｓの周波数が３０［ＧＨｚ］で、コンデンサ５０の静電容量が４０［ｆＦ］の場合のものである。デジタル移相器１００の理想的な特性は、図８に示すグラフの上部が平坦であること（移相量の分布がないこと）である。
【0088】
尚、デジタル移相回路１０－１～１０－４０の制御は、デジタル移相回路１０－１から開始され、デジタル移相回路１０－１～１０－４０の接続順に順次行われる。これは、デジタル移相回路１０－ｎ（ｎは、１≦ｎ≦３９を満たす整数）では、デジタル移相回路１０－（ｎ＋１）が接続された側とは反対側（の接地導体）にコンデンサ５が設けられている（接続されている）ためである。
【0089】
つまり、メアンダ状に接続されたデジタル移相回路群３０－１～３０－４をなすデジタル移相回路１０のうち、最も外側に位置するのは、デジタル移相回路１０－１及びデジタル移相回路１０－４０である。これらデジタル移相回路１０－１及びデジタル移相回路１０－４０のうち、デジタル移相回路１０－２が接続された側とは反対側にコンデンサ５が設けられているデジタル移相回路１０－１から制御が開始される。
【0090】
まず、図８（ａ）を参照すると、接続部２０の近傍のデジタル移相回路１０（デジタル移相回路１０－１０、１０－２０、１０－３０等）において、移相量の分布に凸部が生じていることが分かる。
次に、図８（ｂ）を参照すると、接続部２０の近傍のデジタル移相回路１０（デジタル移相回路１０－１０、１０－２０、１０－３０等）において、移相量の分布の凸部が小さくなっており、図８（ａ）と比較して、移相量の分布が平均化されている（平坦（または平坦に近い状態）になっている）ことが分かる。このため、接続部２０の中間部に、コンデンサ５０を並列接続することが望ましいことが分かる。
次に、図８（ｂ）を参照すると、接続部２０の近傍のデジタル移相回路１０（デジタル移相回路１０－１０、１０－２０、１０－３０等）において、移相量の分布の凸部が小さくなっており、図８（ａ）と比較して、移相量の分布が平均化されている（平坦（または平坦に近い状態）になっている）ことが分かる。このため、接続部２０の中間部に、コンデンサ５０を並列接続することが望ましいことが分かる。
【0091】
接続部２０は、伝送線路からなっており、特性インピーダンスは実部が支配的である。これに対して複数のデジタル移相回路１０が縦続接続されたデジタル移相回路群３０のインピーダンスは、虚部も無視できず、これらの差異によって接続部２０において微弱な反射が引き起こされ、移相量の分布につながっているものと推察される。この推察の下、第１実施形態では、原因と想定される箇所（接続部２０の中間部）に、虚部の素子（リアクタンス素子であるコンデンサ５０）を導入した。これにより、第１実施形態では、移相量の分布が平均化した。
【0092】
以上の通り、本実施形態のデジタル移相器１００は、複数のデジタル移相回路１０が縦続接続された第１のデジタル移相回路群（例えばデジタル移相回路群３０－１）と、複数のデジタル移相回路１０が縦続接続された第２のデジタル移相回路群（例えばデジタル移相回路群３０－２）と、第１のデジタル移相回路群の端部に位置する第１のデジタル移相回路（例えばデジタル移相回路１０－１０）と、第２のデジタル移相回路群の端部に位置する第２のデジタル移相回路（例えばデジタル移相回路１０－１１）とを接続するベンド型の接続部（例えば接続部２０－１）と、を備える。
尚、第１のデジタル移相回路群は、デジタル移相回路群３０－１～３０－４のいずれであっても構わない。第２のデジタル移相回路群は、当該第１のデジタル移相回路群と異なるデジタル移相回路群であればよい。すなわち、デジタル移相回路群３０－１～３０－４は、第１のデジタル移相回路群に相当する場合もあれば、他のデジタル移相回路群との関係で第２のデジタル移相回路群に相当する場合もある。また、コンデンサ５０が並列接続された接続部２０は、第１のデジタル移相回路群と第２のデジタル移相回路群を接続するものであれば、接続部２０－１～２０－３の少なくとも一つであってもよい。
尚、第１のデジタル移相回路群は、デジタル移相回路群３０－１～３０－４のいずれであっても構わない。第２のデジタル移相回路群は、当該第１のデジタル移相回路群と異なるデジタル移相回路群であればよい。すなわち、デジタル移相回路群３０－１～３０－４は、第１のデジタル移相回路群に相当する場合もあれば、他のデジタル移相回路群との関係で第２のデジタル移相回路群に相当する場合もある。また、コンデンサ５０が並列接続された接続部２０は、第１のデジタル移相回路群と第２のデジタル移相回路群を接続するものであれば、接続部２０－１～２０－３の少なくとも一つであってもよい。
【0093】
また、デジタル移相回路１０は、図２に示すように、信号線路１、信号線路１の両側に設けられた一対の内側線路２、一対の内側線路２の外側に設けられた一対の外側線路３、一対の内側線路２及び一対の外側線路３の各一端に接続された第１の接地導体４ａ、一対の外側線路３の各他端に接続された第２の接地導体４ｂ、一対の内側線路２の各他端と第２の接地導体４ｂとの間に各々設けられる一対の電子スイッチ７ａ，７ｂを少なくとも有し、一対の内側線路２にリターン電流が流れる低遅延モード又は一対の外側線路３にリターン電流が流れる高遅延モードに設定される回路である。
【0094】
このデジタル移相器１００において、接続部２０の第１の接続線路２１の中間部に、コンデンサ５０を並列接続する。これにより、図８に示すように、接続部２０の前後で生ずる微弱な反射に起因して生ずる移相量の分布を平均化することができる。
【0095】
（第２実施形態）
次に、本発明の第２実施形態について説明する。以下の説明において、上述の実施形態と同一又は同等の構成については同一の符号を付し、その説明を簡略若しくは省略する。
次に、本発明の第２実施形態について説明する。以下の説明において、上述の実施形態と同一又は同等の構成については同一の符号を付し、その説明を簡略若しくは省略する。
【0096】
〈デジタル移相器〉
図９は、第２実施形態に係るデジタル移相器１００Ａを示す回路図である。図９に示すように第２実施形態におけるデジタル移相器１００Ａは、接続部２０における両端部に、コンデンサ５０が並列接続されている点で、上記実施形態と異なる。
図９は、第２実施形態に係るデジタル移相器１００Ａを示す回路図である。図９に示すように第２実施形態におけるデジタル移相器１００Ａは、接続部２０における両端部に、コンデンサ５０が並列接続されている点で、上記実施形態と異なる。
【0097】
具体的に、接続部２０－１においては、デジタル移相回路１０－１０側の一端部と、デジタル移相回路１０－１１側の他端部のそれぞれに、コンデンサ５０が並列接続されている。
【0098】
接続部２０－１の一端部とは、好ましくは接続部２０－１とデジタル移相回路１０－１０との接続位置（接点）であるが、当該接続位置の近傍であっても構わない。例えば、接続部２０－１の一端部とは、接続部２０－１の全長を３等分したときのデジタル移相回路１０－１０側の領域であってもよく、好ましくは、接続部２０－１の全長を５等分したときの最もデジタル移相回路１０－１０側の領域であってもよい。
【0099】
また、接続部２０－１の他端部とは、好ましくは接続部２０－１とデジタル移相回路１０－１１との接続位置（接点）であるが、当該接続位置の近傍であっても構わない。例えば、接続部２０の他端部とは、接続部２０－１の全長を３等分したときのデジタル移相回路１０－１１側の領域であってもよく、好ましくは、接続部２０－１の全長を５等分したときの最もデジタル移相回路１０－１１側の領域であってもよい。
【0100】
同様に、接続部２０－２においては、デジタル移相回路１０－２０側の一端部と、デジタル移相回路１０－２１側の他端部のそれぞれに、コンデンサ５０が並列接続されている。また同様に、接続部２０－３においては、デジタル移相回路１０－３０側の一端部と、デジタル移相回路１０－３１側の他端部のそれぞれに、コンデンサ５０が並列接続されている。
【0101】
〈デジタル移相器の特性〉
図１０は、第２実施形態に係るデジタル移相器１００Ａの移相量の分布を示す図である。尚、図１０（ａ）に示す移相量分布は、デジタル移相器１００Ａからコンデンサ５０を削除した比較例についてのものである。また、図１０（ｂ）に示す移相量分布は、デジタル移相器１００Ａ（実施例２）についてのものである。その他の条件は、図８と同様である。
図１０は、第２実施形態に係るデジタル移相器１００Ａの移相量の分布を示す図である。尚、図１０（ａ）に示す移相量分布は、デジタル移相器１００Ａからコンデンサ５０を削除した比較例についてのものである。また、図１０（ｂ）に示す移相量分布は、デジタル移相器１００Ａ（実施例２）についてのものである。その他の条件は、図８と同様である。
【0102】
まず、図１０（ａ）を参照すると、接続部２０の近傍のデジタル移相回路１０（デジタル移相回路１０－１０、１０－２０、１０－３０等）において、移相量の分布に凸部が生じていることが分かる。
次に、図１０（ｂ）を参照すると、接続部２０の近傍のデジタル移相回路１０（デジタル移相回路１０－１０、１０－２０、１０－３０等）において、移相量の分布の凸部が小さくなっており、図１０（ａ）と比較して、移相量の分布が平均化されている（平坦（または平坦に近い状態）になっている）ことが分かる。このため、接続部２０の両端部に、コンデンサ５０を並列接続することが望ましいことが分かる。
次に、図１０（ｂ）を参照すると、接続部２０の近傍のデジタル移相回路１０（デジタル移相回路１０－１０、１０－２０、１０－３０等）において、移相量の分布の凸部が小さくなっており、図１０（ａ）と比較して、移相量の分布が平均化されている（平坦（または平坦に近い状態）になっている）ことが分かる。このため、接続部２０の両端部に、コンデンサ５０を並列接続することが望ましいことが分かる。
【0103】
以上の通り、第２実施形態のデジタル移相器１００Ａでは、接続部２０（例えば接続部２０－１）における第１のデジタル移相回路（例えばデジタル移相回路１０－１０）側の一端部と第２のデジタル移相回路（例えばデジタル移相回路１０－１１）側の他端部のそれぞれに、コンデンサ５０が並列接続されている。このように、接続部２０において微弱な反射が引き起こされる原因と想定される箇所（接続部２０の両端部）に、虚部の素子（リアクタンス素子であるコンデンサ５０）を導入することで、移相量の分布を平均化することができる。
【0104】
（第３実施形態）
次に、本発明の第３実施形態について説明する。以下の説明において、上述の実施形態と同一又は同等の構成については同一の符号を付し、その説明を簡略若しくは省略する。
次に、本発明の第３実施形態について説明する。以下の説明において、上述の実施形態と同一又は同等の構成については同一の符号を付し、その説明を簡略若しくは省略する。
【0105】
〈デジタル移相器〉
図１１は、第３実施形態に係るデジタル移相器１００Ｂを示す回路図である。図１１に示すように第３実施形態におけるデジタル移相器１００Ｂは、接続部２０と接続される、接続部２０から見て１つ目のデジタル移相回路１０と、そのデジタル移相回路１０に隣接する２つ目のデジタル移相回路１０との間に、コンデンサ５０が並列接続されている点で、上記実施形態と異なる。
図１１は、第３実施形態に係るデジタル移相器１００Ｂを示す回路図である。図１１に示すように第３実施形態におけるデジタル移相器１００Ｂは、接続部２０と接続される、接続部２０から見て１つ目のデジタル移相回路１０と、そのデジタル移相回路１０に隣接する２つ目のデジタル移相回路１０との間に、コンデンサ５０が並列接続されている点で、上記実施形態と異なる。
【0106】
具体的に、デジタル移相回路群３０－１においては、接続部２０－１に接続されるデジタル移相回路１０－１０と、デジタル移相回路１０－１０に隣接するデジタル移相回路１０－９との間に、コンデンサ５０が並列接続されている。
【0107】
デジタル移相回路１０－１０とデジタル移相回路１０－９との間とは、好ましくはデジタル移相回路１０－１０の信号線路１とデジタル移相回路１０－９の信号線路１との接続位置（接点）であるが、当該接続位置の近傍であっても構わない。例えば、デジタル移相回路１０－１０とデジタル移相回路１０－９との間とは、当該接続位置からデジタル移相回路１０－１０側に僅かにズレた、デジタル移相回路１０－１０側の信号線路１でもよいし、当該接続位置からデジタル移相回路１０－９側に僅かにズレた、デジタル移相回路１０－９側の信号線路１でもよい。また、デジタル移相回路１０－１０の信号線路１とデジタル移相回路１０－９の信号線路１とが図示しない伝送線路で接続されていれば、その伝送線路でもよい。
【0108】
同様に、デジタル移相回路群３０－２においては、接続部２０－１に接続されるデジタル移相回路１０－１１と、デジタル移相回路１０－１１に隣接するデジタル移相回路１０－１２との間に、コンデンサ５０が並列接続されている。さらに、デジタル移相回路群３０－２においては、接続部２０－２に接続されるデジタル移相回路１０－２０と、デジタル移相回路１０－２０に隣接するデジタル移相回路１０－１９との間に、コンデンサ５０が並列接続されている。
【0109】
同様に、デジタル移相回路群３０－３においては、接続部２０－２に接続されるデジタル移相回路１０－２１と、デジタル移相回路１０－２１に隣接するデジタル移相回路１０－２２との間に、コンデンサ５０が並列接続されている。さらに、デジタル移相回路群３０－３においては、接続部２０－３に接続されるデジタル移相回路１０－３０と、デジタル移相回路１０－３０に隣接するデジタル移相回路１０－２９との間に、コンデンサ５０が並列接続されている。
【0110】
同様に、デジタル移相回路群３０－４においては、接続部２０－３に接続されるデジタル移相回路１０－３１と、デジタル移相回路１０－３１に隣接するデジタル移相回路１０－３２との間に、コンデンサ５０が並列接続されている。
【0111】
〈デジタル移相器の特性〉
図１２は、第３実施形態に係るデジタル移相器１００Ｂの移相量の分布を示す図である。尚、図１２（ａ）に示す移相量分布は、デジタル移相器１００Ｂからコンデンサ５０を削除した比較例についてのものである。また、図１２（ｂ）に示す移相量分布は、デジタル移相器１００Ｂ（実施例３）についてのものである。その他の条件は、図８と同様である。
図１２は、第３実施形態に係るデジタル移相器１００Ｂの移相量の分布を示す図である。尚、図１２（ａ）に示す移相量分布は、デジタル移相器１００Ｂからコンデンサ５０を削除した比較例についてのものである。また、図１２（ｂ）に示す移相量分布は、デジタル移相器１００Ｂ（実施例３）についてのものである。その他の条件は、図８と同様である。
【0112】
まず、図１２（ａ）を参照すると、接続部２０の近傍のデジタル移相回路１０（デジタル移相回路１０－１０、１０－２０、１０－３０等）において、移相量の分布に凸部が生じていることが分かる。
次に、図１２（ｂ）を参照すると、接続部２０の近傍のデジタル移相回路１０（デジタル移相回路１０－１０、１０－２０、１０－３０等）において、移相量の分布の凸部が小さくなっており、図１２（ａ）と比較して、移相量の分布が平均化されている（凹凸の差が小さくなっている）ことが分かる。このため、接続部２０に隣接する１つ目及び２つ目のデジタル移相回路１０のセル間に、コンデンサ５０を並列接続することが望ましいことが分かる。
次に、図１２（ｂ）を参照すると、接続部２０の近傍のデジタル移相回路１０（デジタル移相回路１０－１０、１０－２０、１０－３０等）において、移相量の分布の凸部が小さくなっており、図１２（ａ）と比較して、移相量の分布が平均化されている（凹凸の差が小さくなっている）ことが分かる。このため、接続部２０に隣接する１つ目及び２つ目のデジタル移相回路１０のセル間に、コンデンサ５０を並列接続することが望ましいことが分かる。
【0113】
以上の通り、第３実施形態のデジタル移相器１００Ｂは、第１のデジタル移相回路群（例えばデジタル移相回路群３０－１）に含まれるデジタル移相回路１０であって、第１のデジタル移相回路（例えばデジタル移相回路１０－１０）と、第１のデジタル移相回路に隣接する第３のデジタル移相回路（例えばデジタル移相回路１０－９）との間、及び、第２のデジタル移相回路群（例えばデジタル移相回路群３０－２）に含まれるデジタル移相回路１０であって、第２のデジタル移相回路（例えばデジタル移相回路１０－１１）と、第２のデジタル移相回路に隣接する第４のデジタル移相回路（例えばデジタル移相回路１０－１２）との間、のそれぞれに、コンデンサ５０が並列接続されている。この構成によれば、接続部２０において微弱な反射が引き起こされる原因と想定される箇所（接続部２０から見て１つ目及び２つ目のデジタル移相回路１０のセル間）に、虚部の素子（リアクタンス素子であるコンデンサ５０）を導入することで、移相量の分布を平均化することができる。
【0114】
（第４実施形態）
次に、本発明の第４実施形態について説明する。以下の説明において、上述の実施形態と同一又は同等の構成については同一の符号を付し、その説明を簡略若しくは省略する。
次に、本発明の第４実施形態について説明する。以下の説明において、上述の実施形態と同一又は同等の構成については同一の符号を付し、その説明を簡略若しくは省略する。
【0115】
図１３は、第４実施形態に係るコンデンサ５０周辺の回路図である。第４実施形態では、図１３に示すように、移相量の分布を平均化するコンデンサ５０の下部電極側に、電子スイッチ５１を備えている。なお、電子スイッチ５１は、コンデンサ５０の上部電極側に設けられてもよい。図１３に示す電子スイッチ５１は、コンデンサ５０の下部電極とグランドとの間において、コンデンサ５０に対して直列に接続される。電子スイッチ５１は、例えばＭＯＳ型ＦＥＴである。図１３に示す例では、電子スイッチ５１は、ドレイン端子がコンデンサ５０の下部電極に接続され、ソース端子がグランドに接続され、ゲート端子がスイッチ制御部８（図２参照）に接続されている。
【0116】
電子スイッチ５１は、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。電子スイッチ５１は、スイッチ制御部８の制御によって、コンデンサ５０の下部電極及びグランドを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。なお、電子スイッチ５１は、バイポーラートランジスター（ＢＪＴ）等であっても構わない。
【0117】
このように、第４実施形態では、コンデンサ５０の一端側（下部電極側）を接地させるか否かを切り替える電子スイッチ５１を備える。電子スイッチ５１は、信号Ｓの所望の周波数帯が、第１の周波数帯である場合にＯＮ（閉状態）になり、第２の周波数帯である場合にＯＦＦ（開状態）になることで、各々の所望の周波数帯に応じて好適にコンデンサ５０の効果を発揮させることができる。
【0118】
（第５実施形態）
次に、本発明の第５実施形態について説明する。以下の説明において、上述の実施形態と同一又は同等の構成については同一の符号を付し、その説明を簡略若しくは省略する。
次に、本発明の第５実施形態について説明する。以下の説明において、上述の実施形態と同一又は同等の構成については同一の符号を付し、その説明を簡略若しくは省略する。
【0119】
第５実施形態では、上記移相量の分布の凸部や凹部をさらに緩和するため、上述したデジタル移相回路１０－１～１０－４０の少なくとも１つが、接続部２０の前後で生ずる微弱な反射に起因して生ずる移相量の分布を緩和する緩和回路ＲＣとされている。
緩和回路ＲＣには、後述するように、第１緩和回路ＲＣ１と第２緩和回路ＲＣ２とがある。第１緩和回路ＲＣ１は、緩和回路ＲＣ（第１緩和回路ＲＣ１、第２緩和回路ＲＣ２）以外のデジタル移相回路１０と比較して大きな移相量を有するデジタル移相回路１０であって、上記の移相量の分布の凹部を緩和する回路である。第２緩和回路ＲＣ２は、緩和回路ＲＣ（第１緩和回路ＲＣ１、第２緩和回路ＲＣ２）以外のデジタル移相回路１０と比較して小さな移相量を有するデジタル移相回路１０であって、上記の移相量の分布の凸部を緩和する回路である。
緩和回路ＲＣには、後述するように、第１緩和回路ＲＣ１と第２緩和回路ＲＣ２とがある。第１緩和回路ＲＣ１は、緩和回路ＲＣ（第１緩和回路ＲＣ１、第２緩和回路ＲＣ２）以外のデジタル移相回路１０と比較して大きな移相量を有するデジタル移相回路１０であって、上記の移相量の分布の凹部を緩和する回路である。第２緩和回路ＲＣ２は、緩和回路ＲＣ（第１緩和回路ＲＣ１、第２緩和回路ＲＣ２）以外のデジタル移相回路１０と比較して小さな移相量を有するデジタル移相回路１０であって、上記の移相量の分布の凸部を緩和する回路である。
【0120】
例えば図８（ｂ）の場合、デジタル移相回路１０－４０は、第２緩和回路ＲＣ２とされてもよい。また、デジタル移相回路１０－２５は、第１緩和回路ＲＣ１とされてもよい。尚、緩和回路ＲＣ（第１緩和回路ＲＣ１、第２緩和回路ＲＣ２）の具体的構成については後述する。
【0121】
〈緩和回路〉
《第１緩和回路》
図１４は、第５実施形態に係る緩和回路ＲＣのうちの第１緩和回路ＲＣ１を説明する図である。第１緩和回路ＲＣ１の基本的な構成は、緩和回路ＲＣ（第１緩和回路ＲＣ１、第２緩和回路ＲＣ２）以外のデジタル移相回路１０（以下、「標準デジタル移相回路ＳＴ」という）とほぼ同様である。但し、第１緩和回路ＲＣ１は、標準デジタル移相回路ＳＴと比較して大きな移相量を有するように、標準デジタル移相回路ＳＴとは若干構成が異なる。
《第１緩和回路》
図１４は、第５実施形態に係る緩和回路ＲＣのうちの第１緩和回路ＲＣ１を説明する図である。第１緩和回路ＲＣ１の基本的な構成は、緩和回路ＲＣ（第１緩和回路ＲＣ１、第２緩和回路ＲＣ２）以外のデジタル移相回路１０（以下、「標準デジタル移相回路ＳＴ」という）とほぼ同様である。但し、第１緩和回路ＲＣ１は、標準デジタル移相回路ＳＴと比較して大きな移相量を有するように、標準デジタル移相回路ＳＴとは若干構成が異なる。
【0122】
具体的に、第１緩和回路ＲＣ１は、以下に列挙する条件の少なくとも１つを満足する構成である。
・条件１：長さが標準デジタル移相回路ＳＴよりも長い
・条件２：信号線路１と内側線路２との距離が標準デジタル移相回路ＳＴよりも短い
・条件３：信号線路１と外側線路３との距離が標準デジタル移相回路ＳＴよりも長い
・条件４：コンデンサ５が標準デジタル移相回路ＳＴよりも大きい
・条件５：電子スイッチ７ａ，７ｂが標準デジタル移相回路ＳＴよりも大きい
・条件１：長さが標準デジタル移相回路ＳＴよりも長い
・条件２：信号線路１と内側線路２との距離が標準デジタル移相回路ＳＴよりも短い
・条件３：信号線路１と外側線路３との距離が標準デジタル移相回路ＳＴよりも長い
・条件４：コンデンサ５が標準デジタル移相回路ＳＴよりも大きい
・条件５：電子スイッチ７ａ，７ｂが標準デジタル移相回路ＳＴよりも大きい
【0123】
図１４（ａ）は、上記の「条件１」を満足する第１緩和回路ＲＣ１を示す図である。図１４（ａ）に示す第１緩和回路ＲＣ１は、長さ（信号線路１、内側線路２、外側線路３等の長さ）Ｐａが、標準デジタル移相回路ＳＴの長さＰよりも長い。
【0124】
図１４（ｂ）は、上記の「条件２」を満足する第１緩和回路ＲＣ１を示す図である。図１４（ｂ）に示す第１緩和回路ＲＣ１は、信号線路１と内側線路２（第１の内側線路２ａ及び第２の内側線路２ｂ）との距離Ｑａが、標準デジタル移相回路ＳＴにおける信号線路１と内側線路２（第１の内側線路２ａ及び第２の内側線路２ｂ）との距離Ｑよりも短い。
【0125】
図１４（ｃ）は、上記の「条件３」を満足する第１緩和回路ＲＣ１を示す図である。図１４（ｃ）に示す第１緩和回路ＲＣ１は、信号線路１と外側線路３（第１の外側線路３ａ及び第２の外側線路３ｂ）との距離Ｒａが、標準デジタル移相回路ＳＴにおける信号線路１と外側線路３（第１の外側線路３ａ及び第２の外側線路３ｂ）との距離Ｒよりも長い。
【0126】
図１４（ｄ）は、上記の「条件４」を満足する第１緩和回路ＲＣ１を示す図である。図１４（ｄ）に示す第１緩和回路ＲＣ１は、コンデンサ５の大きさが、標準デジタル移相回路ＳＴにおけるコンデンサ５の大きさよりも大きい。尚、図示は省略しているが、上記の「条件５」を満足する第１緩和回路ＲＣ１は、電子スイッチ７ａ及び電子スイッチ７ｂ（図２～４参照）の大きさが、標準デジタル移相回路ＳＴの電子スイッチ７ａ及び電子スイッチ７ｂの大きさよりも大きい。
【0127】
第１緩和回路ＲＣ１は、上述の通り、標準デジタル移相回路ＳＴと比較して大きな移相量を有する。このため、標準デジタル移相回路ＳＴに代えて第１緩和回路ＲＣ１を用いることで、移相量を大きくすることができる。従って、例えば、接続部２０の前後で生ずる微弱な反射に起因して生ずる移相量の分布が凹部を有している場合には、第１緩和回路ＲＣ１を用いることで、その凹部を緩和することができる。
【0128】
《第２緩和回路》
図１５は、第５実施形態に係る緩和回路ＲＣのうちの第２緩和回路ＲＣ２を説明する図である。第２緩和回路ＲＣ２の基本的な構成は、第１緩和回路ＲＣ１と同様に、標準デジタル移相回路ＳＴとほぼ同様である。但し、第２緩和回路ＲＣ２は、標準デジタル移相回路ＳＴと比較して小さな移相量を有するように、標準デジタル移相回路ＳＴとは若干構成が異なる。
図１５は、第５実施形態に係る緩和回路ＲＣのうちの第２緩和回路ＲＣ２を説明する図である。第２緩和回路ＲＣ２の基本的な構成は、第１緩和回路ＲＣ１と同様に、標準デジタル移相回路ＳＴとほぼ同様である。但し、第２緩和回路ＲＣ２は、標準デジタル移相回路ＳＴと比較して小さな移相量を有するように、標準デジタル移相回路ＳＴとは若干構成が異なる。
【0129】
具体的に、第２緩和回路ＲＣ２は、以下に列挙する条件の少なくとも１つを満足する構成である。
・条件１：長さが標準デジタル移相回路ＳＴよりも短い
・条件２：信号線路１と内側線路２との距離が標準デジタル移相回路ＳＴよりも長い
・条件３：信号線路１と外側線路３との距離が標準デジタル移相回路ＳＴよりも短い
・条件４：コンデンサ５が標準デジタル移相回路ＳＴよりも小さい
・条件５：電子スイッチ７ａ，７ｂが標準デジタル移相回路ＳＴよりも小さい
・条件１：長さが標準デジタル移相回路ＳＴよりも短い
・条件２：信号線路１と内側線路２との距離が標準デジタル移相回路ＳＴよりも長い
・条件３：信号線路１と外側線路３との距離が標準デジタル移相回路ＳＴよりも短い
・条件４：コンデンサ５が標準デジタル移相回路ＳＴよりも小さい
・条件５：電子スイッチ７ａ，７ｂが標準デジタル移相回路ＳＴよりも小さい
【0130】
図１５（ａ）は、上記の「条件１」を満足する第２緩和回路ＲＣ２を示す図である。図１５（ａ）に示す第２緩和回路ＲＣ２は、長さ（信号線路１、内側線路２、外側線路３等の長さ）Ｐａが、標準デジタル移相回路ＳＴの長さＰよりも短い。
【0131】
図１５（ｂ）は、上記の「条件２」を満足する第２緩和回路ＲＣ２を示す図である。図１５（ｂ）に示す第２緩和回路ＲＣ２は、信号線路１と内側線路２（第１の内側線路２ａ及び第２の内側線路２ｂ）との距離Ｑａが、標準デジタル移相回路ＳＴにおける信号線路１と内側線路２（第１の内側線路２ａ及び第２の内側線路２ｂ）との距離Ｑよりも長い。
【0132】
図１５（ｃ）は、上記の「条件３」を満足する第２緩和回路ＲＣ２を示す図である。図１５（ｃ）に示す第２緩和回路ＲＣ２は、信号線路１と外側線路３（第１の外側線路３ａ及び第２の外側線路３ｂ）との距離Ｒａが、標準デジタル移相回路ＳＴにおける信号線路１と外側線路３（第１の外側線路３ａ及び第２の外側線路３ｂ）との距離Ｒよりも短い。
【0133】
図１５（ｄ）は、上記の「条件４」を満足する第２緩和回路ＲＣ２を示す図である。図１５（ｄ）に示す第２緩和回路ＲＣ２は、コンデンサ５の大きさが、標準デジタル移相回路ＳＴにおけるコンデンサ５の大きさよりも小さい。尚、図示は省略しているが、上記の「条件５」を満足する第２緩和回路ＲＣ２は、電子スイッチ７ａ及び電子スイッチ７ｂ（図２～４参照）の大きさが、標準デジタル移相回路ＳＴの電子スイッチ７ａ及び電子スイッチ７ｂの大きさよりも小さい。
【0134】
第２緩和回路ＲＣ２は、上述の通り、標準デジタル移相回路ＳＴと比較して小さな移相量を有する。このため、標準デジタル移相回路ＳＴに代えて第２緩和回路ＲＣ２を用いることで、移相量を小さくすることができる。従って、例えば、接続部２０の前後で生ずる微弱な反射に起因して生ずる移相量の分布が凸部を有している場合には、第２緩和回路ＲＣ２を用いることで、その凸部を緩和することができる。
【0135】
以上の通り、第５実施形態では、複数のデジタル移相回路１０が縦続接続された複数のデジタル移相回路群３０と、２つのデジタル移相回路群３０の間を接続する１つ以上のベンド型の接続部２０とを備え、少なくとも１つのデジタル移相回路群３０をなすデジタル移相回路１０の少なくとも１つが、移相量の分布を緩和する緩和回路ＲＣとされている。このため、接続部２０の前後で生ずる微弱な反射に起因して生ずる移相量の分布をさらに緩和することができる。
【0136】
ここで、上記の緩和回路ＲＣは、標準デジタル移相回路ＳＴと比較して大きな移相量を有するデジタル移相回路１０である第１緩和回路ＲＣ１と、標準デジタル移相回路ＳＴと比較して小さな移相量を有するデジタル移相回路１０である第２緩和回路ＲＣ２との少なくとも一方を含む。第１緩和回路ＲＣ１を用いることで移相量の分布の凹部を緩和することができ、第２緩和回路ＲＣ２を用いることで移相量の分布の凸部を緩和することができる。このように、第１緩和回路ＲＣ１と第２緩和回路ＲＣ２とを用いることで、移相量の分布が凹部を有するものであっても、凸部を有するものであっても対応することが可能である。
【0137】
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上述した実施形態では、信号Ｓの周波数が３０［ＧＨｚ］である場合について説明したが、信号Ｓの周波数は、３０［ＧＨｚ］以外であってもよい。例えば、マイクロ波、 準ミリ波、又はミリ波等の周波数帯域における任意の周波数であってよい。
【0138】
また、上記実施形態では、デジタル移相回路１０がコンデンサ５（第２のコンデンサ）を備える構成について説明したが、当該コンデンサ５が無い構成であっても構わない。この場合、コンデンサ５の下部電極に接続される電子スイッチ７ｄ（第２の電子スイッチ）も無くても構わない。
【符号の説明】
【0139】
１…信号線路、２…内側線路、２ａ…第１の内側線路、２ｂ…第２の内側線路、３…外側線路、３ａ…第１の外側線路、３ｂ…第２の外側線路、４…接地導体、４ａ…第１の接地導体、４ｂ…第２の接地導体、５…（第２の）コンデンサ、６…接続導体、６ａ～６ｇ…接続導体、７…電子スイッチ、７ａ～７ｄ…電子スイッチ、８…スイッチ制御部、１０…デジタル移相回路、１０－１～１０－４０…デジタル移相回路、２０…接続部、２０－１～２０－３…接続部、２１…第１の接続線路、２２…第２の接続線路、２２ａ…第２の接続線路、２２ｂ…第２の接続線路、２３…第３の接続線路、２３ａ…第３の接続線路、２３ｂ…第３の接続線路、２４…第１のグランド層、２５…第２のグランド層、３０…デジタル移相回路群、３０－１～３０－４…デジタル移相回路群、４０～４３…ビアホール、５０…コンデンサ、５１…電子スイッチ、１００…デジタル移相器、１００Ａ…デジタル移相器、１００Ｂ…デジタル移相器、２２０…側面、Ｒ１…リターン電流、Ｒ２…リターン電流、Ｒａ…距離、ＲＣ…緩和回路、ＲＣ１…第１緩和回路、ＲＣ２…第２緩和回路、Ｓ…信号
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】