▶ サムソン エレクトロ−メカニックス カンパニーリミテッド．の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024128940
(43)【公開日】2024-09-24
(54)【発明の名称】積層セラミックスキャパシタ
(51)【国際特許分類】
H01G 4/30 20060101AFI20240913BHJP
【ＦＩ】
H01G4/30 201M
H01G4/30 512
H01G4/30 513
H01G4/30 201C
H01G4/30 201F
H01G4/30 201A
H01G4/30 201K
【審査請求】未請求
【請求項の数】22
【出願形態】ＯＬ
(21)【出願番号】P 2024004051
(22)【出願日】2024-01-15
(31)【優先権主張番号】10-2023-0031802
(32)【優先日】2023-03-10
(33)【優先権主張国・地域又は機関】KR
(31)【優先権主張番号】10-2023-0115106
(32)【優先日】2023-08-31
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】594023722
【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．
(74)【代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所
(72)【発明者】
【氏名】キム、センホ
(72)【発明者】
【氏名】パク、チャエ ミン
(72)【発明者】
【氏名】セオ、ヨンーウォン
(72)【発明者】
【氏名】チャ、ヨウンジュン
【テーマコード（参考）】
5E001
5E082
【Ｆターム（参考）】
5E001AB03
5E001AC03
5E001AC07
5E001AF06
5E001AJ01
5E001AJ02
5E082AA01
5E082AB03
5E082BC33
5E082BC39
5E082EE04
5E082EE23
5E082EE35
5E082FF05
5E082FG04
5E082FG26
5E082FG46
5E082GG10
5E082GG26
5E082GG28
(57)【要約】 （修正有）
【課題】たわみクラック発生の可能性を低下し、外部電極の形成面積を調節でき、平坦度を改善した積層セラミックスキャパシタを提供する。
【解決手段】積層セラミックスキャパシタ１０は、Ｌ方向に対向する第１、第２端部面１２８、１２９、Ｗ方向に対向する第１、第２側面、Ｔ方向に対向する上、下面１２１、１２２を含み、Ｗ方向に積層された複数の誘電体層１２４、複数の第１、第２内部電極２１、２２を有するセラミックス本体と、第１端部面に配置され、複数の第１内部電極に連結される第１外部電極と、第２端部面に配置され、複数の第２内部電極に連結される第２外部電極とを含む。セラミックス本体は、複数の内部電極のうち上面に最も近い内部電極に接し、第１ダミー電極１５１のパターンを含む第１カバー層１２３と、複数の内部電極のうち下面に最も近い内部電極に接し、第２ダミー電極１５２のパターンを含む第２カバー層１２５と、を含む。
【選択図】図２
【解決手段】積層セラミックスキャパシタ１０は、Ｌ方向に対向する第１、第２端部面１２８、１２９、Ｗ方向に対向する第１、第２側面、Ｔ方向に対向する上、下面１２１、１２２を含み、Ｗ方向に積層された複数の誘電体層１２４、複数の第１、第２内部電極２１、２２を有するセラミックス本体と、第１端部面に配置され、複数の第１内部電極に連結される第１外部電極と、第２端部面に配置され、複数の第２内部電極に連結される第２外部電極とを含む。セラミックス本体は、複数の内部電極のうち上面に最も近い内部電極に接し、第１ダミー電極１５１のパターンを含む第１カバー層１２３と、複数の内部電極のうち下面に最も近い内部電極に接し、第２ダミー電極１５２のパターンを含む第２カバー層１２５と、を含む。
【選択図】図２
【特許請求の範囲】
【請求項1】
第１方向に対向する第１面と第２面、第２方向に対向する第３面と第４面、第３方向に対向する第５面と第６面を含み、前記第３方向に積層された複数の誘電体層、複数の第１内部電極および複数の第２内部電極を含み、厚さが幅より小さいセラミックス本体と、
前記セラミックス本体の前記第１面に配置され、前記複数の第１内部電極に連結される第１外部電極と、
前記セラミックス本体の前記第２面に配置され、前記複数の第２内部電極に連結される第２外部電極と
を含み、
前記セラミックス本体は、
前記複数の第１内部電極と前記複数の第２内部電極のうち前記第５面に最も近い内部電極に接し、第１ダミー電極のパターンを含む第１カバー層と、
前記複数の第１内部電極と前記複数の第２内部電極のうち前記第６面に最も近い内部電極に接し、第２ダミー電極のパターンを含む第２カバー層と
を含む、積層セラミックスキャパシタ。
前記セラミックス本体の前記第１面に配置され、前記複数の第１内部電極に連結される第１外部電極と、
前記セラミックス本体の前記第２面に配置され、前記複数の第２内部電極に連結される第２外部電極と
を含み、
前記セラミックス本体は、
前記複数の第１内部電極と前記複数の第２内部電極のうち前記第５面に最も近い内部電極に接し、第１ダミー電極のパターンを含む第１カバー層と、
前記複数の第１内部電極と前記複数の第２内部電極のうち前記第６面に最も近い内部電極に接し、第２ダミー電極のパターンを含む第２カバー層と
を含む、積層セラミックスキャパシタ。
【請求項2】
前記第１ダミー電極のパターンは、
前記第１面に接するか、または前記第１面に引き出される第１ダミー電極と、
前記第２面に接するか、または前記第２面に引き出される第２ダミー電極と
を含む、請求項１に記載の積層セラミックスキャパシタ。
前記第１面に接するか、または前記第１面に引き出される第１ダミー電極と、
前記第２面に接するか、または前記第２面に引き出される第２ダミー電極と
を含む、請求項１に記載の積層セラミックスキャパシタ。
【請求項3】
前記セラミックス本体は、
前記複数の第１内部電極および前記複数の第２内部電極が前記第３方向に重なる領域であるアクティブ（ａｃｔｉｖｅ）領域と、
前記アクティブ領域と前記セラミックス本体の前記第１面の間の領域である第１マージン（ｍａｒｇｉｎ）領域と、
前記アクティブ領域と前記セラミックス本体の前記第２面の間の領域である第２マージン領域と
を含み、
前記第１ダミー電極の長さＬ１は前記第１マージン領域の幅Ｌ２以上であり、
前記第２ダミー電極の長さＬ１'は前記第２マージン領域の幅Ｌ２'以上である、請求項２に記載の積層セラミックスキャパシタ。
前記複数の第１内部電極および前記複数の第２内部電極が前記第３方向に重なる領域であるアクティブ（ａｃｔｉｖｅ）領域と、
前記アクティブ領域と前記セラミックス本体の前記第１面の間の領域である第１マージン（ｍａｒｇｉｎ）領域と、
前記アクティブ領域と前記セラミックス本体の前記第２面の間の領域である第２マージン領域と
を含み、
前記第１ダミー電極の長さＬ１は前記第１マージン領域の幅Ｌ２以上であり、
前記第２ダミー電極の長さＬ１'は前記第２マージン領域の幅Ｌ２'以上である、請求項２に記載の積層セラミックスキャパシタ。
【請求項4】
前記第２ダミー電極のパターンは、
前記第１面に接するか、または前記第１面に引き出される第３ダミー電極と、
前記第２面に接するか、または前記第２面に引き出される第４ダミー電極と
を含み、
前記第３ダミー電極の長さＬ３は前記第１マージン領域の幅Ｌ２以上であり、
前記第４ダミー電極の長さＬ３'は前記第２マージン領域の幅Ｌ２'以上である、請求項３に記載の積層セラミックスキャパシタ。
前記第１面に接するか、または前記第１面に引き出される第３ダミー電極と、
前記第２面に接するか、または前記第２面に引き出される第４ダミー電極と
を含み、
前記第３ダミー電極の長さＬ３は前記第１マージン領域の幅Ｌ２以上であり、
前記第４ダミー電極の長さＬ３'は前記第２マージン領域の幅Ｌ２'以上である、請求項３に記載の積層セラミックスキャパシタ。
【請求項5】
前記第２カバー層は、前記第１面が前記第１外部電極によって露出する部分である第１露出面と、前記第２面が前記第２外部電極によって露出する部分である第２露出面とを含み、
前記第２ダミー電極のパターンは、
前記第１露出面と離隔する第３ダミー電極と、
前記第２露出面と離隔する第４ダミー電極と
を含む、請求項２に記載の積層セラミックスキャパシタ。
前記第２ダミー電極のパターンは、
前記第１露出面と離隔する第３ダミー電極と、
前記第２露出面と離隔する第４ダミー電極と
を含む、請求項２に記載の積層セラミックスキャパシタ。
【請求項6】
前記第２カバー層は、前記第１面が前記第１外部電極によって露出する部分である第１露出面と、前記第２面が前記第２外部電極によって露出する部分である第２露出面とを含み、
前記第２ダミー電極のパターンは、
前記第１露出面に接するか、または前記第１露出面に引き出される第３ダミー電極と、
前記第２露出面に接するか、または前記第２露出面に引き出される第４ダミー電極と
含む、請求項１に記載の積層セラミックスキャパシタ。
前記第２ダミー電極のパターンは、
前記第１露出面に接するか、または前記第１露出面に引き出される第３ダミー電極と、
前記第２露出面に接するか、または前記第２露出面に引き出される第４ダミー電極と
含む、請求項１に記載の積層セラミックスキャパシタ。
【請求項7】
前記第１ダミー電極のパターンは、
前記第１面と離隔する第１ダミー電極と、
前記第２面と離隔する第２ダミー電極と
含む、請求項１に記載の積層セラミックスキャパシタ。
前記第１面と離隔する第１ダミー電極と、
前記第２面と離隔する第２ダミー電極と
含む、請求項１に記載の積層セラミックスキャパシタ。
【請求項8】
前記第２カバー層は、前記第１面が前記第１外部電極によって露出する部分である第１露出面と、前記第２面が前記第２外部電極によって露出する部分である第２露出面とを含み、
前記第２ダミー電極のパターンは、
前記第１露出面と離隔する第３ダミー電極と、
前記第２露出面と離隔する第４ダミー電極と
を含む、請求項７に記載の積層セラミックスキャパシタ。
前記第２ダミー電極のパターンは、
前記第１露出面と離隔する第３ダミー電極と、
前記第２露出面と離隔する第４ダミー電極と
を含む、請求項７に記載の積層セラミックスキャパシタ。
【請求項9】
前記第１ダミー電極の長さＬ１は前記第１マージン領域の幅Ｌ２以上であり、
前記第２ダミー電極の長さＬ１'は前記第２マージン領域の幅Ｌ２'以上である、請求項８に記載の積層セラミックスキャパシタ。
前記第２ダミー電極の長さＬ１'は前記第２マージン領域の幅Ｌ２'以上である、請求項８に記載の積層セラミックスキャパシタ。
【請求項10】
前記第３ダミー電極の長さＬ３は前記第１マージン領域の幅Ｌ２以上であり、
前記第４ダミー電極の長さＬ３'は前記第２マージン領域の幅Ｌ２'以上である、請求項９に記載の積層セラミックスキャパシタ。
前記第４ダミー電極の長さＬ３'は前記第２マージン領域の幅Ｌ２'以上である、請求項９に記載の積層セラミックスキャパシタ。
【請求項11】
前記第２カバー層は、前記第１面が前記第１外部電極によって露出する部分である第１露出面と、前記第２面が前記第２外部電極によって露出する部分である第２露出面とを含み、
前記第２ダミー電極のパターンは、
前記第１露出面に接するか、または前記第１露出面に引き出される第３ダミー電極と、
前記第２露出面に接するか、または前記第２露出面に引き出される第４ダミー電極と
を含む、請求項７に記載の積層セラミックスキャパシタ。
前記第２ダミー電極のパターンは、
前記第１露出面に接するか、または前記第１露出面に引き出される第３ダミー電極と、
前記第２露出面に接するか、または前記第２露出面に引き出される第４ダミー電極と
を含む、請求項７に記載の積層セラミックスキャパシタ。
【請求項12】
前記第２カバー層は、前記第１面が前記第１外部電極によって露出する部分である第１露出面と、前記第２面が前記第２外部電極によって露出する部分である第２露出面とを含み、
前記第１露出面の高さＨ１は前記第２カバー層の厚さｔより小さく、前記第２露出面の高さＨ２は前記第２カバー層の厚さｔより小さい、請求項１に記載の積層セラミックスキャパシタ。
前記第１露出面の高さＨ１は前記第２カバー層の厚さｔより小さく、前記第２露出面の高さＨ２は前記第２カバー層の厚さｔより小さい、請求項１に記載の積層セラミックスキャパシタ。
【請求項13】
前記第１外部電極は、前記セラミックス本体の前記第５面に配置される第１バンド部を含み、
前記第２外部電極は、前記セラミックス本体の前記第５面に配置される第２バンド部を含み、
前記第１バンド部と前記第５面との間に配置される第１シード（ｓｅｅｄ）電極層と、前記第２バンド部と前記第５面との間に配置される第２シード電極層とをさらに含む、請求項４に記載の積層セラミックスキャパシタ。
前記第２外部電極は、前記セラミックス本体の前記第５面に配置される第２バンド部を含み、
前記第１バンド部と前記第５面との間に配置される第１シード（ｓｅｅｄ）電極層と、前記第２バンド部と前記第５面との間に配置される第２シード電極層とをさらに含む、請求項４に記載の積層セラミックスキャパシタ。
【請求項14】
前記第１ダミー電極の長さＬ１は前記第１バンド部の長さＬ４より小さく、前記第２ダミー電極の長さＬ１'は前記第２バンド部の長さＬ４'より小さい、請求項１３に記載の積層セラミックスキャパシタ。
【請求項15】
前記第３ダミー電極の長さＬ３は前記第１バンド部の長さＬ４より小さく、前記第４ダミー電極の長さＬ３'は前記第２バンド部の長さＬ４'より小さい、請求項１４に記載の積層セラミックスキャパシタ。
【請求項16】
前記セラミックス本体は、
前記複数の第１内部電極および前記複数の第２内部電極が前記第３方向に重なる領域であるアクティブ領域と、
前記アクティブ領域と前記セラミックス本体の前記第１面との間の領域である第１マージン領域と、
前記アクティブ領域と前記セラミックス本体の前記第２面との間の領域である第２マージン領域と
を含み、
前記第１ダミー電極の長さＬ１は前記第１マージン領域の幅Ｌ２以上であり、
前記第２ダミー電極の長さＬ１'は前記第２マージン領域の幅Ｌ２'以上である、請求項１５に記載の積層セラミックスキャパシタ。
前記複数の第１内部電極および前記複数の第２内部電極が前記第３方向に重なる領域であるアクティブ領域と、
前記アクティブ領域と前記セラミックス本体の前記第１面との間の領域である第１マージン領域と、
前記アクティブ領域と前記セラミックス本体の前記第２面との間の領域である第２マージン領域と
を含み、
前記第１ダミー電極の長さＬ１は前記第１マージン領域の幅Ｌ２以上であり、
前記第２ダミー電極の長さＬ１'は前記第２マージン領域の幅Ｌ２'以上である、請求項１５に記載の積層セラミックスキャパシタ。
【請求項17】
前記第３ダミー電極の長さＬ３は前記第１マージン領域の幅Ｌ２以上であり、
前記第４ダミー電極の長さＬ３'は前記第２マージン領域の幅Ｌ２'以上である、請求項１６に記載の積層セラミックスキャパシタ。
前記第４ダミー電極の長さＬ３'は前記第２マージン領域の幅Ｌ２'以上である、請求項１６に記載の積層セラミックスキャパシタ。
【請求項18】
前記第１ダミー電極、前記第２ダミー電極、前記第３ダミー電極、および前記第４ダミー電極のうちの少なくとも１つは複数個である、請求項４に記載の積層セラミックスキャパシタ。
【請求項19】
前記セラミックス本体は、
前記複数の第１内部電極および前記複数の第２内部電極が第３方向に重なる領域であるアクティブ領域と、
前記アクティブ領域と前記セラミックス本体の前記第１面との間の領域である第１マージン領域と、
前記アクティブ領域と前記セラミックス本体の前記第２面との間の領域である第２マージン領域と
を含み、
前記アクティブ領域の前記複数の第１内部電極及び前記複数の第２内部電極の厚さの合計（Ｓ１）は０より大きく、前記第１ダミー電極のパターンと前記第２ダミー電極のパターンの厚さの合計（Ｓ２）の２倍以下である、請求項１に記載の積層セラミックスキャパシタ。
前記複数の第１内部電極および前記複数の第２内部電極が第３方向に重なる領域であるアクティブ領域と、
前記アクティブ領域と前記セラミックス本体の前記第１面との間の領域である第１マージン領域と、
前記アクティブ領域と前記セラミックス本体の前記第２面との間の領域である第２マージン領域と
を含み、
前記アクティブ領域の前記複数の第１内部電極及び前記複数の第２内部電極の厚さの合計（Ｓ１）は０より大きく、前記第１ダミー電極のパターンと前記第２ダミー電極のパターンの厚さの合計（Ｓ２）の２倍以下である、請求項１に記載の積層セラミックスキャパシタ。
【請求項20】
前記セラミックス本体の厚さは０より大きく幅の８０％以下である、請求項１に記載の積層セラミックスキャパシタ。
【請求項21】
前記第３方向で見るとき、前記複数の第１内部電極と前記複数の第２内部電極はそれぞれ、互いに対向する第１長辺と第２長辺、および互いに対向する第１短辺と第２短辺を含む長方形形状であり、
前記複数の第１内部電極の前記第１短辺が前記第１外部電極に連結され、前記複数の第２内部電極の前記第１短辺が前記第２外部電極に連結される、請求項１に記載の積層セラミックスキャパシタ。
前記複数の第１内部電極の前記第１短辺が前記第１外部電極に連結され、前記複数の第２内部電極の前記第１短辺が前記第２外部電極に連結される、請求項１に記載の積層セラミックスキャパシタ。
【請求項22】
前記第３方向で見るとき、前記複数の第１内部電極と前記複数の第２内部電極はそれぞれ、互いに対向する第１長辺と第２長辺、および互いに対向する第１短辺と第２短辺を含む長方形形状であり、
前記複数の第１内部電極の前記第１長辺が前記第１外部電極に連結され、前記複数の第２内部電極の前記第１長辺が前記第２外部電極に連結される、請求項１に記載の積層セラミックスキャパシタ。
前記複数の第１内部電極の前記第１長辺が前記第１外部電極に連結され、前記複数の第２内部電極の前記第１長辺が前記第２外部電極に連結される、請求項１に記載の積層セラミックスキャパシタ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は積層セラミックスキャパシタに関する。
【背景技術】
【0002】
セラミック材料を使用する電子部品としてキャパシタ、インダクタ、圧電素子、バリスタまたはサーミスタなどがある。このようなセラミックス電子部品のうち積層セラミックスキャパシタ（Ｍｕｌｔｉｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ，ＭＬＣＣ）は小型でかつ高容量が保障され、実装が容易である長所を有するため多様な電子装置に使用できる。
【0003】
例えば、積層セラミックスキャパシタは、液晶表示装置（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ，ＬＣＤ）、プラズマ表示装置パネル（ｐｌａｓｍａ ｄｉｓｐｌａｙ ｐａｎｅｌ，ＰＤＰ）、有機発光ダイオード（ｏｒｇａｎｉｃ ｌｉｇｈｔ－ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ，ＯＬＥＤ）などの映像機器、コンピュータ、個人携帯用端末およびスマートフォンのような様々な電子製品の基板に装着されて電気を充電または放電させる役割をするチップ形態のコンデンサに使用される。
【0004】
最近、電子製品の小型化および薄膜化の傾向に伴い、従来の積層セラミックスキャパシタより厚さが薄い積層セラミックスキャパシタに対する需要が増加している。特に幅が厚さの１．５倍や２倍以上になるほどの薄膜化された積層セラミックスキャパシタは幅に比べて厚さが非常に薄いので基板に実装した後に基板が曲がる場合にたわみクラック（ｆｌｅｘ ｃｒａｃｋ）が生じるなどの物理的な破損の恐れがある。
【0005】
積層セラミックスキャパシタを薄膜化するために外部電極がセラミックス本体の両端部面の一部を覆うようにすることもできるが、外部電極の形成面積が過剰に大きくなると薄膜化を実現しにくい。
【0006】
一方、積層セラミックスキャパシタのアクティブ（ａｃｔｉｖｅ）領域とマージン（ｍａｒｇｉｎ）領域の間に段差が存在すると平坦度が悪くなる。
【発明の概要】
【発明が解決しようとする課題】
【0007】
実施形態の一側面は、たわみクラック発生の可能性を低下させた積層セラミックスキャパシタを提供する。
【0008】
実施形態の他の側面は、外部電極の形成面積を調節できる積層セラミックスキャパシタを提供する。
【0009】
実施形態のまた他の側面は、平坦度を改善した積層セラミックスキャパシタを提供する。
【0010】
しかし、本発明の実施形態が解決しようとする課題は上述した課題に限定されず、本発明に含まれた技術的思想の範囲で多様に拡張することができる。
【課題を解決するための手段】
【0011】
一実施形態による積層セラミックスキャパシタは、第１方向に対向する第１面と第２面、第２方向に対向する第３面と第４面、第３方向に対向する第５面と第６面を含み、前記第３方向に積層された複数の誘電体層、複数の第１内部電極および複数の第２内部電極を含み、厚さが幅より小さいセラミックス本体と；前記セラミックス本体の前記第１面に配置され、前記複数の第１内部電極に連結される第１外部電極と；前記セラミックス本体の前記第２面に配置され、前記複数の第２内部電極に連結される第２外部電極とを含み、前記セラミックス本体は、前記複数の第１内部電極と前記複数の第２内部電極のうち前記第５面に最も近い内部電極に接し、第１ダミー電極のパターンを含む第１カバー層と；前記複数の第１内部電極と前記複数の第２内部電極のうち前記第６面に最も近い内部電極に接し、第２ダミー電極のパターンを含む第２カバー層とを含むことができる。
【0012】
また、前記第１ダミー電極のパターンは、前記第１面に接するか、または前記第１面に引き出される第１ダミー電極、および前記第２面に接するか、または前記第２面に引き出される第２ダミー電極を含むことができる。
【0013】
また、前記セラミックス本体は、前記複数の第１内部電極および前記複数の第２内部電極が前記第３方向に重なる領域であるアクティブ（ａｃｔｉｖｅ）領域と；前記アクティブ領域と前記セラミックス本体の前記第１面との間の領域である第１マージン（ｍａｒｇｉｎ）領域と；前記アクティブ領域と前記セラミックス本体の前記第２面との間の領域である第２マージン領域とを含み、前記第１ダミー電極の長さＬ１は、前記第１マージン領域の幅Ｌ２以上であり、前記第２ダミー電極の長さＬ１'は、前記第２マージン領域の幅Ｌ２'以上であり得る。
【0014】
また、前記第２ダミー電極のパターンは、前記第１面に接するか、または前記第１面に引き出される第３ダミー電極、および前記第２面に接するか、または前記第２面に引き出される第４ダミー電極を含み、前記第３ダミー電極の長さＬ３は、前記第１マージン領域の幅Ｌ２以上であり、前記第４ダミー電極の長さＬ３'は、前記第２マージン領域の幅Ｌ２'以上であり得る。
【0015】
また、前記第２カバー層は、前記第１面が前記第１外部電極によって露出する部分である第１露出面、および前記第２面が前記第２外部電極によって露出する部分である第２露出面を含み、前記第２ダミー電極のパターンは、前記第１露出面と離隔する第３ダミー電極、および前記第２露出面と離隔する第４ダミー電極を含むことができる。
【0016】
また、前記第２カバー層は、前記第１面が前記第１外部電極によって露出する部分である第１露出面、および前記第２面が前記第２外部電極によって露出する部分である第２露出面を含み、前記第２ダミー電極のパターンは、前記第１露出面に接するか、または前記第１露出面に引き出される第３ダミー電極、および前記第２露出面に接するか、または前記第２露出面に引き出される第４ダミー電極を含むことができる。
【0017】
また、前記第１ダミー電極のパターンは、前記第１面と離隔する第１ダミー電極、および前記第２面と離隔する第２ダミー電極を含むことができる。
【0018】
また、前記第２カバー層は、前記第１面が前記第１外部電極によって露出する部分である第１露出面、および前記第２面が前記第２外部電極によって露出する部分である第２露出面を含み、前記第２ダミー電極のパターンは、前記第１露出面と離隔する第３ダミー電極、および前記第２露出面と離隔する第４ダミー電極を含むことができる。
【0019】
また、前記第１ダミー電極の長さＬ１は、前記第１マージン領域の幅Ｌ２以上であり、前記第２ダミー電極の長さＬ１'は、前記第２マージン領域の幅Ｌ２'以上であり得る。
【0020】
また、前記第３ダミー電極の長さＬ３は、前記第１マージン領域の幅Ｌ２以上であり、前記第４ダミー電極の長さＬ３'は、前記第２マージン領域の幅Ｌ２'以上であり得る。
【0021】
また、前記第２カバー層は、前記第１面が前記第１外部電極によって露出する部分である第１露出面、および前記第２面が前記第２外部電極によって露出する部分である第２露出面を含み、前記第２ダミー電極のパターンは、前記第１露出面に接するか、または前記第１露出面に引き出される第３ダミー電極、および前記第２露出面に接するか、または前記第２露出面に引き出される第４ダミー電極を含むことができる。
【0022】
また、前記第２カバー層は、前記第１面が前記第１外部電極によって露出する部分である第１露出面、および前記第２面が前記第２外部電極によって露出する部分である第２露出面を含み、前記第１露出面の高さＨ１は、前記第２カバー層の厚さｔより小さく、前記第２露出面の高さＨ２は、前記第２カバー層の厚さｔより小さくてもよい。
【0023】
また、前記第１外部電極は、前記セラミックス本体の前記第５面に配置される第１バンド部を含み、前記第２外部電極は、前記セラミックス本体の前記第５面に配置される第２バンド部を含み、前記第１バンド部と前記第５面との間に配置される第１シード（ｓｅｅｄ）電極層、および前記第２バンド部と前記第５面との間に配置される第２シード電極層をさらに含むことができる。
【0024】
また、前記第１ダミー電極の長さＬ１は、前記第１バンド部の長さＬ４より小さく、前記第２ダミー電極の長さＬ１'は、前記第２バンド部の長さＬ４'より小さくてもよい。
【0025】
また、前記第３ダミー電極の長さＬ３は、前記第１バンド部の長さＬ４より小さく、前記第４ダミー電極の長さＬ３'は、前記第２バンド部の長さＬ４'より小さくてもよい。
【0026】
また、前記セラミックス本体は、前記複数の第１内部電極および前記複数の第２内部電極が前記第３方向に重なる領域であるアクティブ領域と；前記アクティブ領域と前記セラミックス本体の前記第１面との間の領域である第１マージン領域と；前記アクティブ領域と前記セラミックス本体の前記第２面との間の領域である第２マージン領域を含み、前記第１ダミー電極の長さＬ１は前記第１マージン領域の幅Ｌ２以上であり、前記第２ダミー電極の長さＬ１'は前記第２マージン領域の幅Ｌ２'以上であり得る。
【0027】
また、前記第３ダミー電極の長さＬ３は、前記第１マージン領域の幅Ｌ２以上であり、前記第４ダミー電極の長さＬ３'は前記第２マージン領域の幅Ｌ２'以上であり得る。
【0028】
また、前記第１ダミー電極、前記第２ダミー電極、前記第３ダミー電極、および前記第４ダミー電極のうちの少なくとも１つは複数個であり得る。
【0029】
また、前記セラミックス本体は、前記複数の第１内部電極および前記複数の第２内部電極が第３方向に重なる領域であるアクティブ領域と；前記アクティブ領域と前記セラミックス本体の前記第１面との間の領域である第１マージン領域と；前記アクティブ領域と前記セラミックス本体の前記第２面との間の領域である第２マージン領域とを含み、前記アクティブ領域の前記複数の第１内部電極および前記複数の第２内部電極の厚さの合計（Ｓ１）は０より大きく、前記第１ダミー電極のパターンと前記第２ダミー電極のパターンの厚さの合計（Ｓ２）の２倍以下であり得る。
【0030】
また、前記セラミックス本体の厚さは、０より大きく幅の８０％以下であり得る。
【0031】
また、前記第３方向で見るとき、前記複数の第１内部電極と前記複数の第２内部電極はそれぞれ、互いに対向する第１長辺と第２長辺、および互いに対向する第１短辺と第２短辺を含む長方形形状であり、前記第１内部電極の前記第１短辺が前記第１外部電極に連結され、前記第２内部電極の前記第１短辺が前記第２外部電極に連結される。
【0032】
また、前記第３方向で見るとき、前記複数の第１内部電極と前記複数の第２内部電極はそれぞれ、互いに対向する第１長辺と第２長辺、および互いに対向する第１短辺と第２短辺を含む長方形形状であり、前記第１内部電極の前記第１長辺が前記第１外部電極に連結され、前記第２内部電極の前記第１長辺が前記第２外部電極に連結される。
【発明の効果】
【0033】
実施形態による積層セラミックスキャパシタによれば、積層セラミックスキャパシタを回路基板に実装する際に応力が集中する部位にダミー電極を配置することによってたわみクラックの発生を抑制することができる。
【0034】
また、実施形態による積層セラミックスキャパシタによれば、マージン領域にダミー電極を配置することによってアクティブ領域とマージン領域の間の段差発生を抑制して平坦度を改善することができる。
【0035】
また、実施形態による積層セラミックスキャパシタによれば、セラミックス本体の内部電極の端部をシード（ｓｅｅｄ）にして外部電極をメッキすることによって外部電極の形成面積を調節することができる。
【図面の簡単な説明】
【0036】
【図1】一実施形態による積層セラミックスキャパシタを概略的に示す斜視図である。
【図4a】他の実施形態による積層セラミックスキャパシタの第１内部電極を概略的に示した平面図である。
【図4b】他の実施形態による積層セラミックスキャパシタの第２内部電極を概略的に示した平面図である。
【図8】他の実施形態による積層セラミックスキャパシタを示す概略断面図である。
【図11】また他の実施形態による積層セラミックスキャパシタを示す概略断面図である。
【発明を実施するための形態】
【0037】
以下、添付する図面を参照して本発明が属する技術分野における通常の知識を有する者が容易に実施できるように本発明の実施形態を詳細に説明する。図面で本発明を明確に説明するために説明と関係ない部分は省略し、明細書全体にわたって同一または類似の構成要素に対しては同じ参照符号を付けた。また、添付図面において一部の構成要素は誇張または省略するかまたは概略的に図示し、各構成要素の大きさは実際の大きさを全面的に反映するものではない。
【0038】
添付する図面は本明細書に開示された実施形態を容易に理解できるようにするためのものであり、本明細書に開示された技術的思想は添付する図面によって制限されず、本発明の思想および技術範囲に含まれるすべての変更、均等物又は代替物を含むものとして理解しなければならない。
【0039】
第１、第２などのように序数を含む用語は多様な構成要素を説明するために使用できるが、前記構成要素は前記用語によって限定されない。前記用語は一つの構成要素を他の構成要素から区別する目的にのみ使用される。
【0040】
また、層、膜、領域、板などの部分が他の部分「上に」または「の上に」あるというとき、これは他の部分の「すぐ上に」ある場合だけでなく、その中間にまた他の部分がある場合も含む。逆にある部分が他の部分の「すぐ上に」あるというときには中間に他の部分が存在しないことを意味する。また、基準になる部分「上に」または「の上に」あるというのは基準になる部分の上または下に位置することであり、必ずしも重力の逆方向側に「上に」または「の上に」位置することを意味するものではない。
【0041】
明細書全体で、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品またはこれらを組み合わせたものが存在することを指定するためであり、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品またはこれらを組み合わせたものの存在または付加の可能性をあらかじめ排除しないものとして理解されなければならない。したがって、ある部分がある構成要素を「含む」という時、これは特に反対の意味を示す記載がない限り、他の構成要素を除くのではなく他の構成要素をさらに含み得ることを意味する。
【0042】
また、明細書全体で、「平面上」というとき、これは対象部分を上から見たときを意味し、「断面上」というとき、これは対象部分を垂直に切断した断面を横から見たときを意味する。
【0043】
また、明細書全体で、「連結される」というとき、これは二つ以上の構成要素が直接連結されることだけを意味するものではなく、二つ以上の構成要素が他の構成要素により間接的に連結されることや、物理的に連結されることだけでなく電気的に接続されることや、または位置や機能によって異なる名称で称されたが、一体のものを意味する。
【0044】
図１は一実施形態による積層セラミックスキャパシタを概略的に示す斜視図であり、図２は図１のＩＩ－ＩＩ'線に沿って切断した断面図であり、図３ａは図１の積層セラミックスキャパシタの第１内部電極を概略的に示した平面図であり、図３ｂは図１の積層セラミックスキャパシタの第２内部電極を概略的に示した平面図である。
【0045】
図１、図２、図３ａおよび図３ｂを参照すると、本実施形態による積層セラミックスキャパシタ１０はセラミックス本体１２、第１および第２外部電極１３，１４、複数の第１および第２内部電極２１，２２、第１ダミー電極のパターン１５０および第２ダミー電極のパターン１６０を含む。
【0046】
まず、本実施形態を明確に説明するために方向を定義すると、図面に表示されたＬ軸、Ｗ軸、およびＴ軸は、それぞれ積層セラミックスキャパシタ１０の長手方向、幅方向、および厚さ方向を示す軸を指す。
【0047】
厚さ方向（Ｔ軸方向）は、シート（ｓｈｅｅｔ）形状を有する構成要素の広い面（主面）に垂直な方向であり得る。例えば、厚さ方向（Ｔ軸方向）は、誘電体層が積層される方向と同じ概念で用いることができる。
【0048】
長手方向（Ｌ軸方向）は、シート形状を有する構成要素の広い面（主面）に並んだ方向であって、厚さ方向（Ｔ軸方向）と交差（または直交）する方向であり得る。例えば、長手方向（Ｌ軸方向）は、第１外部電極１３と第２外部電極１４が互いに対向する方向であり得る。
【0049】
幅方向（Ｗ軸方向）は、シート形状を有する構成要素の広い面（主面）に並んだ方向であって、厚さ方向（Ｔ軸方向）および長手方向（Ｌ軸方向）と同時に交差（または直交）する方向であり得る。
【0050】
セラミックス本体１２は複数の誘電体層１２４を厚さ方向（Ｔ軸方向）に積層した後焼成して形成される。ここで、セラミックス本体１２の互いに隣接する複数の誘電体層１２４それぞれは互いに境界が不明確な状態で一体化することができる。セラミックス本体１２は互いに交差する方向に沿ってあらかじめ設定された大きさの長さ、幅、および厚さを有し、厚さが幅より小さい概ね六面体形状からなるが、本発明はこれに限定されるものではない。
【0051】
本実施形態では、説明の便宜上、セラミックス本体１２の誘電体層１２４が積層された厚さ方向（Ｔ軸方向）の互いに対向する面を上面１２１と下面１２２と定義し、上面１２１と下面１２２を連結するセラミックス本体１２の長手方向（Ｌ軸方向）の互いに対向する面を第１および第２端部面１２８，１２９と定義し、第１および第２端部面１２８，１２９と垂直に交差する幅方向（Ｗ軸方向）の互いに対向する面を第１および第２側面１２６，１２７と定義する。
【0052】
したがって、第１端部面１２８と第２端部面１２９が対向する方向である第１方向は、長手方向（Ｌ軸方向）であってもよく、第１方向に垂直であり互いに垂直な第２方向および第３方向は、それぞれ厚さ方向（Ｔ軸方向）および幅方向（Ｗ軸方向）、または幅方向（Ｗ軸方向）および厚さ方向（Ｔ軸方向）であり得る。
【0053】
セラミックス本体１２の長さは、セラミックス本体１２の幅方向（Ｗ軸方向）の中央部での長手方向（Ｌ軸方向）－厚さ方向（Ｔ軸方向）の断面（ｃｒｏｓｓ ｓｅｃｔｉｏｎ）に対する光学顕微鏡または走査電子顕微鏡（ＳＥＭ，Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真を基準に、前述した断面写真に現れたセラミックス本体１２の長手方向（Ｌ軸方向）に対向する二つの最外側境界線をそれぞれ連結し、長手方向（Ｌ軸方向）と平行な複数の線分の長さ中最大値を意味することができる。一方、セラミックス本体１２の長さは、前述した断面写真に現れたセラミックス本体１２の長手方向（Ｌ軸方向）に対向する二つの最外側境界線をそれぞれ連結し、長手方向（Ｌ軸方向）と平行な複数の線分の長さ中最小値を意味する。他の一方、セラミックス本体１２の長さは、前述した断面写真に現れたセラミックス本体１２の長手方向（Ｌ軸方向）に対向する二つの最外側境界線をそれぞれ連結し、長手方向（Ｌ軸方向）と平行な複数の線分中少なくとも二つの線分の長さの算術平均値を意味することができる。
【0054】
セラミックス本体１２の厚さは、セラミックス本体１２の幅方向（Ｗ軸方向）の中央部での長手方向（Ｌ軸方向）－厚さ方向（Ｔ軸方向）の断面（ｃｒｏｓｓ ｓｅｃｔｉｏｎ）に対する光学顕微鏡または走査電子顕微鏡（ＳＥＭ，Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真を基準に、前述した断面写真に現れたセラミックス本体１２の厚さ方向（Ｔ軸方向）に対向する二つの最外側境界線をそれぞれ連結し、厚さ方向（Ｔ軸方向）と平行な複数の線分の長さ中最大値を意味することができる。一方、セラミックス本体１２の厚さは、前述した断面写真に現れたセラミックス本体１２の厚さ方向（Ｔ軸方向）に対向する二つの最外側境界線をそれぞれ連結し、厚さ方向（Ｔ軸方向）と平行な複数の線分の長さ中最小値を意味する。他の一方、セラミックス本体１２の厚さは、前述した断面写真に現れたセラミックス本体１２の厚さ方向（Ｔ軸方向）に対向する二つの最外側境界線をそれぞれ連結し、厚さ方向（Ｔ軸方向）と平行な複数の線分中少なくとも二つの線分の長さの算術平均値を意味することができる。
【0055】
セラミックス本体１２の幅は、セラミックス本体１２の厚さ方向（Ｔ軸方向）の中央部での長手方向（Ｌ軸方向）－幅方向（Ｗ軸方向）の断面（ｃｒｏｓｓ ｓｅｃｔｉｏｎ）に対する光学顕微鏡または走査電子顕微鏡（ＳＥＭ，Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真を基準に、前述した断面写真に現れたセラミックス本体１２の幅方向（Ｗ軸方向）に対向する二つの最外側境界線をそれぞれ連結し、幅方向（Ｗ軸方向）と平行な複数の線分の長さ中最大値を意味することができる。一方、セラミックス本体１２の幅は、前述した断面写真に現れたセラミックス本体１２の幅方向（Ｗ軸方向）に対向する二つの最外側境界線をそれぞれ連結し、幅方向（Ｗ軸方向）と平行な複数の線分の長さ中最小値を意味することができる。他の一方、セラミックス本体１２の幅は、前述した断面写真に現れたセラミックス本体１２の幅方向（Ｗ軸方向）に対向する二つの最外側境界線をそれぞれ連結し、幅方向（Ｗ軸方向）と平行な複数の線分中少なくとも二つの線分の長さの算術平均値を意味することができる。
【0056】
一方、セラミックス本体１２の長さ、幅および厚さそれぞれは、マイクロメータ（ｍｉｃｒｏｍｅｔｅｒ）測定法で測定されてもよい。マイクロメータ測定法は、Ｇａｇｅ Ｒ＆Ｒ（Ｒｅｐｅａｔａｂｉｌｉｔｙ ａｎｄ Ｒｅｐｒｏｄｕｃｉｂｉｌｉｔｙ）されたマイクロメータで零点を設定し、マイクロメータのチップの間に本実施形態によるセラミックス本体１２を挿入し、マイクロメータの測定レバー（ｌｅｖｅｒ）を回して測定することができる。一方、マイクロメータ測定法でセラミックス本体１２の長さを測定する時、セラミックス本体１２の長さは、１回測定された値を意味することもでき、複数回測定された値の算術平均を意味することもできる。これは、セラミックス本体１２の幅および厚さの測定にも同様に適用される。
【0057】
一方、セラミックス本体１２内で最上部にある内部電極の上部に所定の厚さの第１カバー層１２３が備えられ、最下部にある内部電極の下部に第２カバー層１２５が備えられる。第１カバー層１２３および第２カバー層１２５は誘電体層１２４と同じ組成を有することができ、誘電体層をセラミックス本体１２の最上部の内部電極の上部と最下部の内部電極の下部にそれぞれ１個以上積層して形成される。
【0058】
第１カバー層１２３内には第１ダミー電極のパターン１５０が備えられ、第２カバー層１２５内には第２ダミー電極のパターン１６０が備えられる。第１ダミー電極のパターン１５０と第２ダミー電極のパターン１６０については以下でより詳しく説明する。
【0059】
誘電体層１２４は高誘電率のセラミック材料を含み得、例えばＢａＴｉＯ３（チタン酸バリウム）系セラミック材料を含み得るが、本実施形態はこれに限定されるものではない。ＢａＴｉＯ３系セラミック材料は、例えばＢａＴｉＯ３にＣａ（カルシウム）、Ｚｒ（ジルコニウム）などが一部固溶された（Ｂａ１－ｘＣａｘ）ＴｉＯ３、Ｂａ（Ｔｉ１－ｙＣａｙ）Ｏ３、（Ｂａ１－ｘＣａｘ）（Ｔｉ１－ｙＺｒｙ）Ｏ３またはＢａ（Ｔｉ１－ｙＺｒｙ）Ｏ３などがあるが、本実施形態はこれに限定されるものではない。
【0060】
また、誘電体層１２４にはセラミック添加剤、有機溶剤、可塑剤、結合剤および分散剤のうちの一つ以上がさらに含まれ得る。セラミック添加剤は、例えば遷移金属酸化物または炭化物、希土類元素、マグネシウム（Ｍｇ）またはアルミニウム（Ａｌ）などであり得る。
【0061】
第１および第２外部電極１３，１４は導電性金属をメッキして形成される。導電性金属はニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、金（Ａｕ）またはこれらの合金を含み得るが、本実施形態はこれに限定されるものではない。
【0062】
第１外部電極１３はセラミックス本体１２の第１端部面１２８に配置され、第２外部電極１４はセラミックス本体１２の第２端部面１２９に配置される。
【0063】
第１外部電極１３は、第１接続部１３３と第１２バンド部１３５を含む。
【0064】
第１接続部１３３は、セラミックス本体１２の第１端部面１２８の一部を覆い、第１内部電極２１の露出した端部と接続されて電気的に連結される部分である。導電性金属が第１内部電極２１の露出した端部にメッキされてセラミックス本体１２の長手方向（Ｌ軸方向）だけでなく厚さ方向（Ｔ軸方向）にも成長して第１接続部１３３をなす。
【0065】
ただし、導電性金属はセラミックス本体１２の第１端部面１２８をすべて覆わず、第１端部面１２８の第２カバー層１２５側の一部まで覆うようにメッキされ得る。導電性金属が第１端部面１２８をすべて覆うようにメッキされると、セラミックス本体１２の下面１２２まで第１外部電極１３が成長することができ、積層セラミックスキャパシタ１０がそれだけ厚くなるので、薄膜化された積層セラミックスキャパシタを実現し難い。
【0066】
第１バンド部１３５は第１接続部１３３からセラミックス本体１２の上面１２１の一部、第１側面１２６の一部、及び第２側面１２７の一部を覆うように延びる部分である。
【0067】
第１バンド部１３５とセラミックス本体１２の上面１２１との間には第１シード（ｓｅｅｄ）電極層１３７が印刷されている。この場合、導電性金属が第１シード電極層１３７にメッキされて第１バンド部１３５をなす。
【0068】
第１シード電極層１３７は、導電性金属（例えばニッケル（Ｎｉ））を含むペーストを印刷する方法で形成される。したがって、第１シード電極層１３７は導電性金属の他に共材（ｓｉｎｔｅｒｉｎｇ ｉｎｈｉｂｉｔｏｒ）を含んでいる領域である。導電性金属を第１シード電極層１３７にメッキして第１バンド部１３５が形成される。第１バンド部１３５は第１シード電極層１３７とは異なり導電性金属以外の成分はほとんど含んでいない領域である。
【0069】
第１接続部１３３はセラミックス本体１２の第１端部面１２８の一部を覆う。第１接続部１３３は第１端部面１２８の上端から下側に延びるが、下端まで延びない。すなわち、第１接続部１３３の下端と第１端部面１２８の下端の間には間隔がある。したがって、第１接続部１３３により第１端部面１２８の下側の一部分が露出する。第１端部面１２８は第１接続部１３３により覆われていない第１露出面１７３を含む。
【0070】
第２外部電極１４は、第２接続部１４３と第２バンド部１４５をそれぞれ含む。
【0071】
第２接続部１４３は、セラミックス本体１２の第２端部面１２９の一部をそれぞれ覆い、第２内部電極２２の露出した端部と接続されて電気的に連結される部分である。導電性金属が、第２内部電極２２の露出した端部にメッキされてセラミックス本体１２の長手方向（Ｌ軸方向）だけでなく厚さ方向（Ｔ軸方向）にも成長して第２接続部１４３をなす。
【0072】
ただし、導電性金属は、セラミックス本体１２の第２端部面１２９をすべては覆わず、第２端部面１２９の第２カバー層１２５側の一部まで覆うようにメッキされ得る。導電性金属が、第２端部面１２９をすべて覆うようにメッキされると、セラミックス本体１２の下面１２２まで第２外部電極１４が成長することができ、積層セラミックスキャパシタ１０がそれだけ厚くなるので、薄膜化された積層セラミックスキャパシタを実現し難い。
【0073】
第２バンド部１４５は、第２接続部１４３からセラミックス本体１２の上面１２１の一部、第１側面１２６の一部および第２の側面１２７の一部を覆うように延びる部分である。
【0074】
第２バンド部１４５とセラミックス本体１２の上面との間には第２シード電極層１４７が印刷されている。この場合、導電性金属が第２シード電極層１４７にメッキされて第２バンド部１４５をなす。
【0075】
第２シード電極層１４７は、導電性金属（例えば、ニッケル（Ｎｉ））を含むペーストを印刷する方法で形成される。したがって、第２シード電極層１４７は、導電性金属以外に共材（ｓｉｎｔｅｒｉｎｇ ｉｎｈｉｂｉｔｏｒ）を含んでいる領域である。導電性金属を第２シード電極層１４７にメッキして第２バンド部１４５が形成される。第２バンド部１４５は、第２シード電極層１４７と異なり導電性金属以外の成分はほとんど含まない領域である。
【0076】
第２接続部１４３はセラミックス本体１２の第２端部面１２９の一部を覆う。第２接続部１４３は第２端部面１２９の上端から下側に延びるが下端まで延びない。すなわち、第２接続部１４３の下端と第２端部面１２９の下端の間には間隔がある。したがって、第２接続部１４３により第２端部面１２９の下側の一部分が露出する。第２端部面１２９は第２接続部１４３により覆われていない第２露出面１８３を含む。
【0077】
第１および第２露出面１７３，１８３は第２カバー層１２５の一部分であり得る。すなわち、第１および第２露出面１７３，１８３は第２カバー層１２５の長手方向（Ｌ軸方向）両端部面の一部分であり得る。第１および第２露出面１７３，１８３を含む第２カバー層１２５内に第２ダミー電極のパターン１６０が備えられる。第２ダミー電極のパターン１６０は第１および第２露出面１７３，１８３に接するか第１および第２露出面１７３，１８３に引き出され得る。第１ダミー電極のパターン１５０と第２ダミー電極のパターン１６０については以下でより詳しく説明する。
【0078】
複数の第１および第２内部電極２１，２２は誘電体層１２４を介在して交互に積層される。第１および第２内部電極２１，２２は誘電体層１２４を形成するセラミックシート上に形成されて積層された後、焼成（ｓｉｎｔｅｒｉｎｇ）によって一つの誘電体層１２４を間に置いてセラミックス本体１２の内部に厚さ方向に交互に配置される。このような第１および第２内部電極２１，２２は互いに異なる極性を有する電極であって、誘電体層１２４の積層方向に沿って互いに対向するように配置され、中間に配置された誘電体層１２４によって電気的に絶縁され得る。
【0079】
第１および第２内部電極２１，２２は誘電体層１２４を間に置いて互いに長手方向にずれるように配置され、第１内部電極２１の一端が第１端部面１２８を介して露出し、第２内部電極２２の一端が第２端部面１２９を介して露出する。このようにセラミックス本体１２の第１端部面１２８を介して露出した第１内部電極２１の端部は第１端部面１２８で第１外部電極１３の第１接続部１３３と接続されて電気的に連結される。セラミックス本体１２の第２端部面１２９を介して露出した第２内部電極２２の端部は、第２端部面１２９で第２外部電極１４の第２接続部１４３と接続されて電気的に連結される。
【0080】
図３ａおよび図３ｂを参照すると、第１内部電極２１は、幅方向（Ｗ軸方向）に対向する一対の長辺Ａ１１、Ａ１２と長手方向（Ｌ軸方向）に対向する一対の短辺Ｂ１１、Ｂ１２を有する長方形形状であり、第２内部電極２２は、幅方向（Ｗ軸方向）に対向する一対の長辺Ａ２１、Ａ２２と長手方向（Ｌ軸方向）に対向する一対の短辺Ｂ２１、Ｂ２２を有する長方形形状である。第１内部電極２１は、短辺Ｂ１１が誘電体層１２４の長手方向（Ｌ軸方向）の一側縁に接し、短辺Ｂ１２が誘電体層１２４の長手方向（Ｌ軸方向）の反対側縁と離隔するように配置される。第２内部電極２２は、短辺Ｂ２１が誘電体層１２４の長手方向（Ｌ軸方向）の一側縁と離隔し、短辺Ｂ２２が誘電体層１２４の長手方向（Ｌ軸方向）の反対側縁に接するように配置される。すなわち、第１内部電極２１と第２内部電極２２は、厚さ方向（Ｔ軸方向）に部分的に重なるように配置される。第１内部電極２１の短辺Ｂ１１は第１外部電極１３に接続され、第２内部電極２２の短辺Ｂ２２は第２外部電極１４に接続される。このように、本実施形態では第１外部電極１３と第２外部電極１４が、セラミックス本体１２の長手方向（Ｌ軸方向）に対向する二つの表面にそれぞれ配置される。
【0081】
また、第１および第２内部電極２１，２２は導電性金属で形成され、例えばニッケル（Ｎｉ）またはニッケル（Ｎｉ）合金などを含み得るが、本実施形態はこれに限定されるものではない。
【0082】
上記のような構成により、第１および第２外部電極１３，１４に所定の電圧を印加すると、互いに対向する第１および第２内部電極２１，２２の間に電荷が蓄積される。この時、積層セラミックスキャパシタ１０の静電容量は誘電体層１２４の積層方向に沿って互いに重なる第１および第２内部電極２１，２２の重畳（ｏｖｅｒｌａｐ）された面積に比例する。
【0083】
一方、他の実施形態では、外部電極がセラミックス本体の幅方向（Ｗ軸方向）に対向する二つの表面にそれぞれ配置される。例えば、図４ａおよび図４ｂを参照すると、第１内部電極２１'は、幅方向（Ｗ軸方向）に対向する一対の長辺Ａ３１、Ａ３２と、長手方向（Ｌ軸方向）に対向する一対の短辺Ｂ３１、Ｂ３２を有する長方形形状であり、第２内部電極２２'は、幅方向（Ｗ軸方向）に対向する一対の長辺Ａ４１、Ａ４２と、長手方向（Ｌ軸方向）に対向する一対の短辺Ｂ４１、Ｂ４２を有する長方形形状である。第１内部電極２１'は、長辺Ａ３１が誘電体層１２４の幅方向（Ｗ軸方向）の一側縁に接し、長辺Ａ３２が誘電体層１２４の幅方向（Ｗ軸方向）の反対側縁と離隔するように配置される。第２内部電極２２'は、長辺Ａ４１が誘電体層１２４の幅方向（Ｗ軸方向）の一側縁と離隔し、長辺Ａ４２が誘電体層１２４の幅方向（Ｗ軸方向）の反対側縁に接するように配置される。すなわち、第１内部電極２１と第２内部電極２２は、厚さ方向（Ｔ軸方向）に部分的に重なるように配置される。この場合、第１内部電極２１'の長辺Ａ３１は、第１外部電極１３'に接続され、第２内部電極２２'の長辺Ａ４２は、第２外部電極１４'に接続される。すなわち、第１外部電極１３'と第２外部電極１４'が、セラミックス本体１２の幅方向（Ｗ軸方向）に対向する二つの表面にそれぞれ配置される。
【0084】
【0085】
第１カバー層１２３の長さ方向（Ｌ軸方向）両端部面は第１および第２外部電極１３，１４によりすべて覆われることに対して、第２カバー層１２５の長さ方向（Ｌ軸方向） 両端部面は第１および第２外部電極１３，１４により部分的に覆われて露出面１７３，１８３を有する。
【0086】
第２カバー層１２５とは異なり第１カバー層１２３は露出面を含まない。すなわち、第１カバー層１２３の長さ方向（Ｌ軸方向）両端部面は第１および第２外部電極１３，１４により覆われる。
【0087】
第２カバー層１２５は第１露出面１７３と第２露出面１８３を含む。第１露出面１７３はセラミックス本体１２の第１端部面１２８のうち第１外部電極１３により覆われていない部分であり、第２露出面１８３はセラミックス本体１２の第２端部面１２９のうち第２外部電極１４により覆われていない部分である。言い換えると、第１露出面１７３は第１端部面１２８の一部分として第１外部電極１３により露出した面であり、第２露出面１８３は第２端部面１２９の一部分として第２外部電極１４により露出した面である。
【0088】
第１露出面１７３の高さＨ１と第２露出面１８３の高さＨ２は第２カバー層１２５の厚さｔより小さくてもよい。
【0089】
例えば、第１露出面１７３の高さＨ１、第２露出面１８３の高さＨ２と第２カバー層１２５の厚さｔは、積層セラミックスキャパシタ１０の幅方向（Ｗ軸方向）の中央部での長手方向（Ｌ軸方向）－厚さ方向（Ｔ軸方向）の断面（ｃｒｏｓｓ ｓｅｃｔｉｏｎ）に対する光学顕微鏡または走査電子顕微鏡（ＳＥＭ，Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真を基準に測定する。第１露出面１７３の高さＨ１は、前述した断面写真に現れたセラミックス本体１２の下面１２２の厚さ方向（Ｔ軸方向）の最外側地点を通り長手方向（Ｌ軸方向）に平行な直線と第１接続部１３３の下端との間の最短距離を意味することができる。第２露出面１８３の高さＨ２は、前述した断面写真に現れたセラミックス本体１２の下面１２２の厚さ方向（Ｔ軸方向）の最外側地点を通り長手方向（Ｌ軸方向）に平行な直線と第２接続部１４３の下端との間の最短距離を意味することができる。第２カバー層１２５の厚さｔは、前述した断面写真に現れた第２カバー層１２５の厚さの最小値を意味することができる。
【0090】
他の例として、第１露出面１７３の高さＨ１は第２カバー層１２５の外周面またはその仮想の延長面と第１接続部１３３の縁のうち第２カバー層１２５側にある縁の間の距離を意味することができ、第２露出面１８３の高さＨ２は第２カバー層１２５の外周面またはその仮想の延長面と第２接続部１４３の縁のうち第２カバー層１２５側にある縁の間の距離を意味することができ、第２カバー層１２５の厚さｔは複数の第１および第２内部電極２１，２２のうちセラミックス本体１２の厚さ方向に沿った第２カバー層１２５の外周面に最も近い内部電極とセラミックス本体１２の厚さ方向に沿った第２カバー層１２５の外周面の間の距離を意味することができる。
【0091】
第１外部電極１３はセラミックス本体１２の第１端部面１２８に引き出された第１内部電極２１をシード（ｓｅｅｄ）にしてメッキされて成長する。厚さ方向（Ｔ軸方向）最下部の内部電極２２をシードにしてメッキされる第１外部電極１３はセラミックス本体１２の長手方向（Ｌ軸方向）だけでなく厚さ方向（Ｔ軸方向）にも成長するので、第１外部電極１３の下端が厚さ方向（Ｔ軸方向）の最下部の内部電極２２より下側にさらに長く形成できる。言い換えると、第１露出面１７３の高さＨ１が第２カバー層１２５の厚さｔより小さくてもよい。
【0092】
第１露出面１７３の高さＨ１が第２カバー層１２５の厚さｔより大きい場合には厚さ方向（Ｔ軸方向）の最下部の内部電極が第１露出面１７３に引き出されるが、第１外部電極１３の第１接続部１３３には連結されない。
【0093】
第２外部電極１４は、セラミックス本体１２の第２端部面１２９に引き出された第１および第２内部電極２１、２２をシード（ｓｅｅｄ）にしてメッキされて成長する。厚さ方向（Ｔ軸方向）の最下部の内部電極２２をシードにしてメッキされる第２外部電極１４は、セラミックス本体１２の長手方向（Ｌ軸方向）だけでなく厚さ方向（Ｔ軸方向）にも成長するので、第２外部電極１４の下端が厚さ方向（Ｔ軸方向）の最下部の内部電極２２より下側にさらに長く形成できる。言い換えると、第２露出面１８３の高さＨ２が第２カバー層１２５の厚さｔより小さくてもよい。
【0094】
第２露出面１８３の高さＨ２が第２カバー層１２５の厚さｔより大きい場合には厚さ方向（Ｔ軸方向）の最下部の内部電極が第２露出面１８３に引き出されるが、第２外部電極１４の第２接続部１４３には連結されない。
【0095】
図２を参照すると、本実施形態による積層セラミックスキャパシタ１０はアクティブ領域Ａ、第１マージンＭ１及び第２マージン領域Ｍ２を含む。
【0096】
アクティブ領域Ａは複数の第１および第２内部電極２１，２２がセラミックス本体１２の厚さ方向（Ｔ軸方向）に重なる領域であり、第１マージン領域Ｍ１はアクティブ領域Ａとセラミックス本体１２の第１端部面１２８との間の領域であり、第２マージン領域Ｍ２はアクティブ領域Ａとセラミックス本体１２の第２端部面１２９との間の領域である。
【0097】
アクティブ領域Ａには複数の第１および第２内部電極２１，２２が重なることに対して第１マージン領域Ｍ１には複数の第１内部電極２１が存在し、第２マージン領域Ｍ２には複数の第２内部電極２２が存在するので、アクティブ領域Ａとマージン領域Ｍ１，Ｍ２との間には厚さの差が生じ得る。言い換えると、マージン領域Ｍ１，Ｍ２には段差が存在し得る。段差が存在する場合、積層セラミックスキャパシタが概ね直方体形状を有することができなくなり、実装性と信頼性の問題が引き起こされる。
【0098】
一方、セラミックス本体１２はセラミック材質であるが、外部電極１３，１４は金属（例えばニッケル（Ｎｉ））材質であるから焼成（ｓｉｎｔｅｒｉｎｇ）時のセラミックと金属の収縮率の差によってセラミックス本体１２に応力が集中する区域が生じてたわみが発生し得る。たわみが発生すると積層セラミックスキャパシタを回路基板に実装する際にクラック（ｃｒａｃｋ）が生じ得る。
【0099】
本実施形態によるセラミックス本体１２は厚さが幅より小さい構造を有する。例えば、セラミックス本体１２の厚さは０より大きく、幅の８０％以下であり得る。このような構造を有するセラミックス本体は厚さが相対的に薄いので、基板に実装する際に外部の衝撃によるクラック（ｃｒａｃｋ）発生など物理的に破損する恐れが高い。さらに、セラミックス本体の平坦度が高くないと、基板に実装する際の応力が特定位置に集中して破損可能性が高くなり、それに伴い電気的特性が低下するだけでなく、破損部位による水分浸透の可能性も高くなる。
【0100】
したがって、本実施形態ではセラミックス本体１２のマージン領域Ｍ１，Ｍ２にダミー電極のパターンを形成することによって段差発生を抑制して平坦度を改善する一方、焼成時に発生する収縮率の差を制御してたわみ発生を抑制する。
【0101】
第１ダミー電極のパターン１５０は第１カバー層１２３内に備えられる。第１ダミー電極のパターン１５０は第１および第２内部電極２１，２２と同様に誘電体層１２４上に導電性金属を含む導電性ペーストを印刷することによって形成される。
【0102】
第１ダミー電極のパターン１５０は少なくとも一つの第１ダミー電極１５１：１５１ａ、１５１ｂと少なくとも一つの第２ダミー電極１５２：１５２ａ、１５２ｂを含み得る。第１ダミー電極１５１は第１端部面１２８に接するか、または第１端部面１２８に引き出され得る。第２ダミー電極１５２は第２端部面１２９に接するか、または第２端部面１２９に引き出され得る。言い換えると、第１ダミー電極１５１は第１端部面１２８からセラミックス本体１２の長手方向に沿って内側に向かって延びるように配置され、第２ダミー電極１５２は第２端部面１２９からセラミックス本体１２の長手方向に沿って内側に向かって延びるように配置される。
【0103】
第１ダミー電極１５１の長さＬ１は第１マージン領域Ｍ１の幅Ｌ２と同じであるかそれより大きくてもよい。ここで、Ｌ１はセラミックス本体１２の長手方向に沿った第１ダミー電極１５１の両端部の間の距離を意味し、Ｌ２はセラミックス本体１２の長手方向に沿った第１マージン領域Ｍ１の両端部の間の距離を意味する。
【0104】
例えば、第１ダミー電極１５１の長さＬ１は、積層セラミックスキャパシタ１０の幅方向（Ｗ軸方向）の中央部での長手方向（Ｌ軸方向）－厚さ方向（Ｔ軸方向）の断面（ｃｒｏｓｓ ｓｅｃｔｉｏｎ）に対する光学顕微鏡または走査電子顕微鏡（ＳＥＭ，Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真を基準に測定する。第１ダミー電極１５１の長さＬ１は、前述した断面写真に現れた第１ダミー電極１５１の長手方向（Ｌ軸方向）に対向する二つの最外側境界線をそれぞれ連結し、長手方向（Ｌ軸方向）と平行な複数の線分の長さのうちの最大値または最小値を意味するか、前述した複数の線分の長さの算術平均値を意味することができる。第１マージン領域Ｍ１の幅Ｌ２は、前述した断面写真に現れた第１マージン領域Ｍ１の最上部の均等な間隔を有する三つの地点、中間部の均等な間隔を有する三つの地点、および最下部の均等な間隔を有する三つの地点でそれぞれ測定した値の算術平均値を意味することができる。
【0105】
第１ダミー電極１５１の長さＬ１が第１マージン領域Ｍ１の幅Ｌ２より小さいと、第１マージン領域Ｍ１とアクティブ領域Ａの間に段差が発生して平坦度が悪くなる。
【0106】
第２ダミー電極１５２の長さＬ１'は、第２マージン領域Ｍ２の幅Ｌ２'と同じかそれより大きくなる。ここで、Ｌ１'はセラミックス本体１２の長手方向に沿った第２ダミー電極１５２の両端部の間の距離を意味し、Ｌ２'はセラミックス本体１２の長手方向に沿った第２マージン領域Ｍ２の両端部の間の距離を意味する。
【0107】
例えば、第２ダミー電極１５２の長さＬ１'は、積層セラミックスキャパシタ１０の幅方向（Ｗ軸方向）の中央部での長手方向（Ｌ軸方向）－厚さ方向（Ｔ軸方向）の断面（ｃｒｏｓｓ ｓｅｃｔｉｏｎ）に対する光学顕微鏡または走査電子顕微鏡（ＳＥＭ，Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真を基準に測定する。第２ダミー電極１５２の長さＬ１'は、前述した断面写真に現れた第２ダミー電極１５２の長手方向（Ｌ軸方向）に対向する二つの最外側境界線をそれぞれ連結し、長手方向（Ｌ軸方向）と平行な複数の線分の長さのうちの最大値または最小値を意味するか、前述した複数の線分の長さの算術平均値を意味することができる。また、第２マージン領域Ｍ２の幅Ｌ２'は、前述した断面写真に現れた第２マージン領域Ｍ２の最上部の均等な間隔を有する三つの地点、中間部の均等な間隔を有する三つの地点、および最下部の均等な間隔を有する三つの地点でそれぞれ測定した値の算術平均値を意味することができる。
【0108】
第２ダミー電極１５２の長さＬ１'が第２マージン領域Ｍ２の幅Ｌ２'より小さいと、第２マージン領域Ｍ２とアクティブ領域Ａの間に段差が発生して平坦度が悪くなる。
【0109】
第２ダミー電極のパターン１６０は第２カバー層１２５内に備えられる。第２ダミー電極のパターン１６０は第１および第２内部電極２１，２２と同様に誘電体層１２４上に導電性金属を含む導電性ペーストを印刷することによって形成される。
【0110】
第２ダミー電極のパターン１６０は、少なくとも一つの第３ダミー電極１６１：１６１ａ、１６１ｂと少なくとも一つの第４ダミー電極１６２：１６２ａ、１６２ｂを含み得る。第３ダミー電極１６１は第１露出面１７３に接するか、または第１露出面１７３に引き出され得る。第４ダミー電極１６２は、第２露出面１８３に接するか、または第２露出面１８３に引き出され得る。言い換えると、第３ダミー電極１６１は、第１露出面１７３からセラミックス本体１２の長手方向（Ｌ軸方向）に沿って内側に向かって延びるように配置され、第４ダミー電極１６２は、第２露出面１８３からセラミックス本体１２の長手方向（Ｌ軸方向）に沿って内側に向かって延びるように配置される。
【0111】
第３ダミー電極１６１の長さＬ３は第１マージン領域Ｍ１の幅Ｌ２と同じであるかそれより大きくてもよい。ここで、Ｌ３はセラミックス本体１２の長手方向に沿った第３ダミー電極１６１の両端部の間の距離を意味し、Ｌ２はセラミックス本体１２の長手方向に沿った第１マージン領域Ｍ１の両端部の間の距離を意味する。
【0112】
例えば、第３ダミー電極１６１の長さＬ３は、積層セラミックスキャパシタ１０の幅方向（Ｗ軸方向）の中央部での長手方向（Ｌ軸方向）－厚さ方向（Ｔ軸方向）の断面（ｃｒｏｓｓ ｓｅｃｔｉｏｎ）に対する光学顕微鏡または走査電子顕微鏡（ＳＥＭ，Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真を基準に測定する。第３ダミー電極１６１の長さＬ３は、前述した断面写真に現れた第３ダミー電極１６１の長手方向（Ｌ軸方向）に対向する二つの最外側境界線をそれぞれ連結し、長手方向（Ｌ軸方向）と平行な複数の線分の長さのうちの最大値または最小値を意味するか、前述した複数の線分の長さの算術平均値を意味することができる。また、第１マージン領域Ｍ１の幅Ｌ２は、前述した断面写真に現れた第１マージン領域Ｍ１の最上部の均等な間隔を有する三つの地点、中間部の均等な間隔を有する三つの地点、および最下部の均等な間隔を有する三つの地点でそれぞれ測定した値の算術平均値を意味することができる。
【0113】
第３ダミー電極１６１の長さＬ３が第１マージン領域Ｍ１の幅Ｌ２より小さいと、第１マージン領域Ｍ１とアクティブ領域Ａとの間に段差が発生して平坦度が悪くなる。
【0114】
第４ダミー電極１６２の長さＬ３'は、第２マージン領域Ｍ２の幅Ｌ２'と同じかそれより大きくなる。ここで、Ｌ３'はセラミックス本体１２の長手方向に沿った第４ダミー電極１６２の両端部の間の距離を意味し、Ｌ２'はセラミックス本体１２の長手方向に沿った第２マージン領域Ｍ２の両端部の間の距離を意味する。
【0115】
例えば、第４ダミー電極１６２の長さＬ３'は、積層セラミックスキャパシタ１０の幅方向（Ｗ軸方向）の中央部での長手方向（Ｌ軸方向）－厚さ方向（Ｔ軸方向）の断面（ｃｒｏｓｓ ｓｅｃｔｉｏｎ）に対する光学顕微鏡または走査電子顕微鏡（ＳＥＭ，Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真を基準に測定する。第４ダミー電極１６２の長さＬ３'は、前述した断面写真に現れた第４ダミー電極１６２の長手方向（Ｌ軸方向）に対向する二つの最外側境界線をそれぞれ連結し、長手方向（Ｌ軸方向）と平行な複数の線分の長さのうちの最大値または最小値を意味するか、前述した複数の線分の長さの算術平均値を意味することができる。また、第２マージン領域Ｍ２の幅Ｌ２'は、前述した断面写真に現れた第２マージン領域Ｍ２の最上部の均等な間隔を有する三つの地点、中間部の均等な間隔を有する三つの地点、および最下部の均等な間隔を有する三つの地点でそれぞれ測定した値の算術平均値を意味することができる。
【0116】
第４ダミー電極１６２の長さＬ３'が第２マージン領域Ｍ２の幅Ｌ２'より小さいと、第２マージン領域Ｍ２とアクティブ領域Ａとの間に段差が発生して平坦度が悪くなる。
【0117】
また、アクティブ領域Ａの複数の第１内部電極２１及び複数の第２内部電極２２の厚さの合計（Ｓ１）は０より大きく、第１ダミー電極のパターン１５０と第２ダミー電極のパターン１６０の厚さの合計（Ｓ２）の２倍以下であり得る。すなわち、０＜Ｓ１＝＜２＊Ｓ２であり得る。
【0118】
例えば、アクティブ領域Ａに分布する内部電極の総厚さはマージン領域Ｍ１，Ｍ２に分布する内部電極の総厚さの２倍である場合，この厚さの差を補償するようにダミー電極のパターンの厚さが定められる。言い換えると、この場合、ダミー電極のパターンの総厚さはマージン領域Ｍ１，Ｍ２に分布する内部電極の総厚さと同じであり得る。
【0119】
このようにダミー電極のパターンと内部電極の厚さが前述した範囲を満たせば、アクティブ領域Ａとマージン領域Ｍ１，Ｍ２の内部電極分布の差による段差発生が最小化されるか抑制されることができる。
【0120】
反面、アクティブ領域Ａの複数の第１内部電極２１及び複数の第２内部電極２２の厚さの合計（Ｓ１）が第１ダミー電極のパターン１５０と第２ダミー電極のパターン１６０の厚さの合計（Ｓ２）の２倍より大きければ、ダミー電極のパターンの配置による平坦度の改善効果が充分でない。
【0121】
第１ダミー電極のパターン１５０と第２ダミー電極のパターン１６０は、複数のダミー電極を含むことができる。すなわち、第１ダミー電極のパターン１５０は、複数の第１ダミー電極１５１ａ、１５１ｂと複数の第２ダミー電極１５２ａ、１５２ｂを含むことができる。複数の第１ダミー電極１５１ａ、１５１ｂは、厚さ方向（Ｔ軸方向）に互いに離隔でき、その間隔は均一であり得る。複数の第２ダミー電極１５２ａ、１５２ｂは、厚さ方向（Ｔ軸方向）に互いに離隔でき、その間隔は均一であり得る。また、第２ダミー電極のパターン１６０は、複数の第３ダミー電極１６１ａ、１６１ｂと複数の第４ダミー電極１６２ａ、１６２ｂを含むことができる。複数の第３ダミー電極１６１ａ、１６１ｂは、厚さ方向（Ｔ軸方向）に互いに離隔でき、その間隔は均一であり得る。複数の第４ダミー電極１６２ａ、１６２ｂは、厚さ方向（Ｔ軸方向）に互いに離隔でき、その間隔は均一であり得る。
【0122】
第１ダミー電極のパターン１５０と第２ダミー電極のパターン１６０は、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）、金（Ａｕ）またはこれらの合金を含み得るが、本発明はこれに限定されるものではない。
【0123】
【0124】
図７を参照すると、積層セラミックスキャパシタ１０は回路基板２００の上面に備えられた第１および第２電極パッド２１１，２１３に導電性接合部材２１５を介して連結される。すなわち、積層セラミックスキャパシタ１０は回路基板２００上で第１および第２電極パッド２１１，２１３を介して実装することができる。
【0125】
第１および第２電極パッド２１１，２１３は回路基板２００の上面で互いに離隔して配置される。積層セラミックスキャパシタ１０の第１外部電極１３の第１バンド部１３５は第１電極パッド２１１と接触するように配置された状態で導電性接合部材２１５を用いて回路基板２００に固定され、第２外部電極１４の第２バンド部１４５は第２電極パッド２１３と接触するように配置された状態で導電性接合部材２１５を用いて回路基板２００に固定される。なお、第１外部電極１３の第１接続部１３３にも導電性接合部材２１５が覆われ、第２外部電極１４の第２接続部１４３にも導電性接合部材２１５が覆われ得る。そのため、積層セラミックスキャパシタ１０は回路基板２００の第１および第２電極パッド２１１，２１３に電気的に接続されることができる。導電性接合部材２１５は一例としてソルダ（ｓｏｌｄｅｒ）を含むことができる。
【0126】
本実施形態で積層セラミックスキャパシタ１０の第１外部電極１３は、導電性接合部材２１５により第１電極パッド２１１に固定されることによって回路基板２００に実装し、第２外部電極１４は導電性接合部材２１５により第２電極パッド２１３に固定されることによって回路基板２００に実装する。
【0127】
一般的な積層セラミックスキャパシタを回路基板に実装するとき、基板が曲がると外部電極のバンド部の端部に応力が集中することによってたわみクラック（ｆｌｅｘ ｃｒａｃｋ）が伝播し得る。しかし、本実施形態では実装時の応力が集中する部位に前述した長さの第１ダミー電極のパターン１５０を配置することによってたわみクラックの発生を抑制することができる。
【0128】
すなわち、本実施形態による積層セラミックスキャパシタ１０は、第１カバー層１２３と第２カバー層１２５にそれぞれ第１ダミー電極のパターン１５０と第２ダミー電極のパターン１６０を備え、第１ダミー電極のパターン１５０の第１ダミー電極１５１及び第２ダミー電極１５２と第２ダミー電極のパターン１６０の第３ダミー電極１６１及び第４ダミー電極１６２は前述したような厚さと長さを有する。第１ダミー電極１５１の長さＬ１は第１マージン領域Ｍ１の幅Ｌ２と同じであるかそれより大きくてもよく、第２ダミー電極１５２の長さＬ１'は第２マージン領域Ｍ２の幅Ｌ２'と同じであるかそれより大きくてもよい。また、第３ダミー電極１６１の長さＬ３は第１マージン領域Ｍ１の幅Ｌ２と同じであるかそれより大きくてもよく、第４ダミー電極１６２の長さＬ３'は第２マージン領域Ｍ２の幅Ｌ２'と同じであるかそれより大きくてもよい。また、アクティブ領域Ａの複数の第１内部電極２１及び複数の第２内部電極２２の厚さの合計（Ｓ１）は０より大きく、第１ダミー電極のパターン１５０と第２ダミー電極のパターン１６０の厚さの合計（Ｓ２）の２倍以下であり得る。すなわち、０＜Ｓ１＝＜２＊Ｓ２であり得る。
【0129】
このように、本実施形態による積層セラミックスキャパシタ１０は、ダミー電極のパターンを備えるので、回路基板２００に実装する際にバンド部１３５，１４５の端部に応力が集中しても応力に対する抵抗が大きいので、たわみクラック発生が防止されることができる。
【0130】
反面、本実施形態による積層セラミックスキャパシタとは異なり、ダミー電極が備えられていない場合は積層セラミックスキャパシタ１０を回路基板２００に実装する際にバンド部１３５，１４５の端部に応力が集中して破壊が進行して結果的にたわみクラックが発生し得る。
【0131】
【0132】
図８、図９および図１０を参照すると、第１ダミー電極のパターン１５０は少なくとも一つの第１ダミー電極１１５１：１１５１ａ，１１５１ｂと少なくとも一つの第２ダミー電極１１５２，１１５２ａ，１１５２ｂを含み得る。第１ダミー電極１１５１はセラミックス本体１２の長手方向に沿って内側から外側に延びるが、セラミックス本体１２の第１端部面１２８までは至らなく、第２ダミー電極１１５２はセラミックス本体１２の長さ方向に沿って内側から外側に延びるが、セラミックス本体１２の第２端部面１２９までは至らない。すなわち、第１ダミー電極１１５１とセラミックス本体１２の第１端部面１２８との間には間隔が存在し、第２ダミー電極１１５２とセラミックス本体１２の第２端部面１２９との間には間隔が存在する。
【0133】
第１ダミー電極１１５１の長さＬ１は第１マージン領域Ｍ１の幅Ｌ２と同じであるかそれより大きくてもよい。ここで、Ｌ１はセラミックス本体１２の長手方向に沿った第１ダミー電極１１５１の両端部の間の距離を意味し、Ｌ２はセラミックス本体１２の長手方向に沿った第１マージン領域Ｍ１の両端部の間の距離を意味する。
【0134】
例えば、第１ダミー電極１１５１の長さＬ１は、積層セラミックスキャパシタ１０の幅方向（Ｗ軸方向）の中央部での長手方向（Ｌ軸方向）－厚さ方向（Ｔ軸方向）の断面（ｃｒｏｓｓ ｓｅｃｔｉｏｎ）に対する光学顕微鏡または走査電子顕微鏡（ＳＥＭ，Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真を基準に測定する。第１ダミー電極１１５１の長さＬ１は、前述した断面写真に現れた第１ダミー電極１１５１の長手方向（Ｌ軸方向）に対向する二つの最外側境界線をそれぞれ連結し、長手方向（Ｌ軸方向）と平行な複数の線分の長さのうちの最大値または最小値を意味するか、前述した複数の線分の長さの算術平均値を意味することができる。また、第１マージン領域Ｍ１の幅Ｌ２は、前述した断面写真に現れた第１マージン領域Ｍ１の最上部の均等な間隔を有する三つの地点、中間部の均等な間隔を有する三つの地点、および最下部の均等な間隔を有する三つの地点でそれぞれ測定した値の算術平均値を意味することができる。
【0135】
第２ダミー電極１１５２の長さＬ１'は第２マージン領域Ｍ２の幅Ｌ２'と同じかそれより大きくなる。ここで、Ｌ１'はセラミックス本体１２の長手方向に沿った第２ダミー電極１１５２の両端部の間の距離を意味し、Ｌ２'はセラミックス本体１２の長手方向に沿った第２マージン領域Ｍ２の両端部の間の距離を意味する。
【0136】
例えば、第２ダミー電極１１５２の長さＬ１'は、積層セラミックスキャパシタ１０の幅方向（Ｗ軸方向）の中央部での長手方向（Ｌ軸方向）－厚さ方向（Ｔ軸方向）の断面（ｃｒｏｓｓ ｓｅｃｔｉｏｎ）に対する光学顕微鏡または走査電子顕微鏡（ＳＥＭ，Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真を基準に測定する。第２ダミー電極１１５２の長さＬ１'は、前述した断面写真に現れた第２ダミー電極１１５２の長手方向（Ｌ軸方向）に対向する二つの最外側境界線をそれぞれ連結し、長手方向（Ｌ軸方向）と平行な複数の線分の長さのうちの最大値または最小値を意味するか、前述した複数の線分の長さの算術平均値を意味することができる。また、第２マージン領域Ｍ２の幅Ｌ２'は、前述した断面写真に現れた第２マージン領域Ｍ２の最上部の均等な間隔を有する三つの地点、中間部の均等な間隔を有する三つの地点、および最下部の均等な間隔を有する三つの地点でそれぞれ測定した値の算術平均値を意味することができる。
【0137】
第２ダミー電極のパターン１１６０は、少なくとも一つの第３ダミー電極１１６１：１１６１ａ，１１６１ｂと少なくとも一つの第４ダミー電極１１６２：１１６２ａ、１１６２ｂを含むことができる。第３ダミー電極１１６１はセラミックス本体１２の長手方向に沿って内側から外側に延びるが、セラミックス本体１２の第１露出面１７３までは至らなく、第４ダミー電極１１６２はセラミックス本体１２の長さ方向に沿って内側から外側に延びるが、セラミックス本体１２の第２露出面１８３までは至らない。すなわち、第３ダミー電極１１６１とセラミックス本体１２の第１露出面１７３との間には間隔が存在し、第４ダミー電極１１６２とセラミックス本体１２の第２露出面１８３との間には間隔が存在する。
【0138】
第３ダミー電極１１６１の長さＬ３は第１マージン領域Ｍ１の幅Ｌ２と同じであるかそれより大きくてもよい。ここで、Ｌ３はセラミックス本体１２の長手方向に沿った第３ダミー電極１１６１の両端部の間の距離を意味し、Ｌ２はセラミックス本体１２の長手方向に沿った第１マージン領域Ｍ１の両端部の間の距離を意味する。
【0139】
第４ダミー電極１１６２の長さＬ３'は第２マージン領域Ｍ２の幅Ｌ２'と同じかそれより大きくてもよい。ここで、Ｌ３'はセラミックス本体１２の長手方向に沿った第４ダミー電極１１６２の両端部の間の距離を意味し、Ｌ２'はセラミックス本体１２の長手方向に沿った第２マージン領域Ｍ２の両端部の間の距離を意味する。
【0140】
第３ダミー電極１１６１の長さＬ３と第４ダミー電極１１６２の長さＬ３'は、第１ダミー電極１１５１および第２ダミー電極１１５２の長さと同様の方法で測定することができるため、それに関する重複する説明は省略する。
【0141】
【0142】
【0143】
図１１、図１２および図１３を参照すると、第１ダミー電極のパターン２１５０は、少なくとも一つの第１ダミー電極２１５１：２１５１ａ、２１５１ｂと少なくとも一つの第２ダミー電極２１５２：２１５２ａ，２１５２ｂを含むことができる。第１ダミー電極２１５１は、セラミックス本体１２の長手方向に沿って内側から外側に延びるが、セラミックス本体１２の第１端部面１２８まで至り、第２ダミー電極２１５２はセラミックス本体１２の長さ方向に沿って内側から外側に延びるが、セラミックス本体１２の第２端部面１２９まで至る。すなわち、第１ダミー電極２１５１はセラミックス本体１２の第１端部面１２８に接するか、または第１端部面１２８に引き出され、第２ダミー電極２１５２はセラミックス本体１２の第２端部面１２９に接するか、または第２端部面１２９に引き出され得る。言い換えると、第１ダミー電極２１５１は第１端部面１２８からセラミックス本体１２の長手方向に沿って内側に向かって延びるように配置され、第２ダミー電極２１５２は第２端部面１２９からセラミックス本体１２の長手方向に沿って内側に向かって延びるように配置される。
【0144】
第１ダミー電極２１５１の長さＬ１は第１バンド部１３５の長さＬ４より小さくてもよい。ここで、Ｌ１はセラミックス本体１２の長手方向に沿った第１ダミー電極２１５１の両端部の間の距離を意味し、Ｌ４はセラミックス本体１２の第１端部面１２８またはその仮想の延長面と第１バンド部１３５の縁のうちセラミックス本体１２の第１端部面１２８の反対側にある縁の間の距離を意味する。
【0145】
第１ダミー電極２１５１の長さＬ１は第１マージン領域Ｍ１の幅Ｌ２より大きくてもよい。ここで、Ｌ１はセラミックス本体１２の長手方向に沿った第１ダミー電極２１５１の両端部の間の距離を意味し、Ｌ２はセラミックス本体１２の長手方向に沿った第１マージン領域Ｍ１の両端部の間の距離を意味する。
【0146】
例えば、第１ダミー電極２１５１の長さＬ１は、積層セラミックスキャパシタ１０の幅方向（Ｗ軸方向）の中央部での長手方向（Ｌ軸方向）－厚さ方向（Ｔ軸方向）の断面（ｃｒｏｓｓ ｓｅｃｔｉｏｎ）に対する光学顕微鏡または走査電子顕微鏡（ＳＥＭ，Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真を基準に測定する。第１ダミー電極２１５１の長さＬ１は、前述した断面写真に現れた第１ダミー電極２１５１の長手方向（Ｌ軸方向）に対向する二つの最外側境界線をそれぞれ連結し、長手方向（Ｌ軸方向）と平行な複数の線分の長さのうちの最大値または最小値を意味するか、前述した複数の線分の長さの算術平均値を意味することができる。また、第１バンド部１３５の長さＬ４は、前述した断面写真に現れた第１端部面１２８の長手方向（Ｌ軸方向）の最外側地点を通る直線と第１バンド部１３５の第１端部面１２８の反対側縁との間の最短距離を意味することができる。また、第１マージン領域Ｍ１の幅Ｌ２は、前述した断面写真に現れた第１マージン領域Ｍ１の最上部の均等な間隔を有する三つの地点、中間部の均等な間隔を有する三つの地点、および最下部の均等な間隔を有する三つの地点でそれぞれ測定した値の算術平均値を意味することができる。
【0147】
第２ダミー電極２１５２の長さＬ１'は第２バンド部１４５の長さＬ４'より小さくてもよい。ここで、Ｌ１'はセラミックス本体１２の長手方向に沿った第２ダミー電極２１５２の両端部の間の距離を意味し、Ｌ４'はセラミックス本体１２の第２端部面１２９またはその仮想の延長面と第２バンド部１４５の縁のうちセラミックス本体１２の第２端部面１２９の反対側にある縁との間の距離を意味する。
【0148】
第２ダミー電極２１５２の長さＬ１'は第２マージン領域Ｍ２の幅Ｌ２'より大きくてもよい。ここで、Ｌ１'はセラミックス本体１２の長手方向に沿った第２ダミー電極２１５２の両端部の間の距離を意味し、Ｌ２'はセラミックス本体１２の長手方向に沿った第２マージン領域Ｍ２の両端部の間の距離を意味する。
【0149】
例えば、第２ダミー電極２１５２の長さＬ１'は、積層セラミックスキャパシタ１０の幅方向（Ｗ軸方向）の中央部での長手方向（Ｌ軸方向）－厚さ方向（Ｔ軸方向）の断面（ｃｒｏｓｓ ｓｅｃｔｉｏｎ）に対する光学顕微鏡または走査電子顕微鏡（ＳＥＭ，Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真を基準に測定する。第２ダミー電極２１５２の長さＬ１'は、前述した断面写真に現れた第２ダミー電極２１５２の長手方向（Ｌ軸方向）に対向する二つの最外側境界線をそれぞれ連結し、長手方向（Ｌ軸方向）と平行な複数の線分の長さ中最大値または最小値を意味するか、前述した複数の線分の長さの算術平均値を意味することができる。また、第２バンド部１４５の長さＬ４'は、前述した断面写真に現れた第２端部面１２９の長手方向（Ｌ軸方向）の最外側地点を通る直線と第２バンド部１４５の第２端部面１２９の反対側縁との間の最短距離を意味することができる。また、第２マージン領域Ｍ２の幅Ｌ２'は、前述した断面写真に現れた第２マージン領域Ｍ２の最上部の均等な間隔を有する三つの地点、中間部の均等な間隔を有する三つの地点、および最下部の均等な間隔を有する三つの地点でそれぞれ測定した値の算術平均値を意味することができる。
【0150】
第２ダミー電極のパターン２１６０は、少なくとも一つの第３ダミー電極２１６１：２１６１ａ、２１６１ｂと少なくとも一つの第４ダミー電極２１６２：２１６２ａ、２１６２ｂを含むことができる。第３ダミー電極２１６１は、セラミックス本体１２の長手方向に沿って内側から外側に延びてセラミックス本体１２の第１露出面１７３まで至る。すなわち、第３ダミー電極２１６１はセラミックス本体１２の第１露出面１７３に接するか、または第１露出面１７３に引き出され得る。言い換えると、第３ダミー電極２１６１は第１露出面１７３からセラミックス本体１２の長手方向に沿って内側に向かって延びるように配置される。
【0151】
第３ダミー電極２１６１の長さＬ３は第１バンド部１３５の長さＬ４より小さくてもよい。ここで、Ｌ３はセラミックス本体１２の長手方向に沿った第３ダミー電極２１６１の両端部の間の距離を意味し、Ｌ４はセラミックス本体１２の第１端部面１２８またはその仮想の延長面と第１バンド部１３５の縁のうちセラミックス本体１２の第１端部面１２８の反対側にある縁の間の距離を意味する。
【0152】
第３ダミー電極２１６１の長さＬ３は第１マージン領域Ｍ１の幅Ｌ２より大きくてもよい。ここで、Ｌ３はセラミックス本体１２の長手方向に沿った第３ダミー電極２１６１の両端部の間の距離を意味し、Ｌ２はセラミックス本体１２の長手方向に沿った第１マージン領域Ｍ１の両端部の間の距離を意味する。
【0153】
第４ダミー電極２１６２は、セラミックス本体１２の長手方向に沿って内側から外側に延びるが、セラミックス本体１２の第２露出面１８３まで至る。すなわち、第４ダミー電極２１６２は、セラミックス本体１２の第２露出面１８３に接するか、第２露出面１８３に引き出される。言い換えると、第４ダミー電極２１６２は、第２露出面１８３からセラミックス本体１２の長手方向に沿って内側に向かって延びるように配置される。
【0154】
第４ダミー電極２１６２の長さＬ３'は、第２バンド部１４５の長さＬ４'より小さくてもよい。ここで、Ｌ３'はセラミックス本体１２の長手方向に沿った第４ダミー電極２１６２の両端部の間の距離を意味し、Ｌ４'はセラミックス本体１２の第２端部面１２９またはその仮想の延長面と第２バンド部１４５の縁のうちセラミックス本体１２の第２端部面１２９の反対側にある縁との間の距離を意味する。
【0155】
第４ダミー電極２１６２の長さＬ３'は、第２マージン領域Ｍ２の幅Ｌ２'より大きくてもよい。ここで、Ｌ３'はセラミックス本体１２の長手方向に沿った第４ダミー電極２１６２の両端部の間の距離を意味し、Ｌ２'はセラミックス本体１２の長手方向に沿った第２マージン領域Ｍ２の両端部の間の距離を意味する。
【0156】
第３ダミー電極２１６１の長さＬ３と第４ダミー電極２１６２の長さＬ３'は、第１ダミー電極２１５１および第２ダミー電極２１５２の長さと同様の方法で測定すことができるため、それに関する重複する説明は省略する。
【0157】
【0158】
【0159】
【0160】
【0161】
【0162】
以上、本発明の好ましい実施形態について説明したが、本発明はこれに限定されるものではなく、特許請求の範囲と発明の詳細な説明および添付する図面の範囲内で多様に変形して実施することが可能であり、これもまた本発明の範囲に属することは言うまでもない。
【符号の説明】
【0163】
１０ 積層セラミックスキャパシタ
１２ セラミックス本体
１３ 第１外部電極
１４ 第２外部電極
１５０，２１５０ 第１ダミー電極のパターン
１５１，１１５１，２１５１ 第１ダミー電極
１５２，１１５２，２１５２ 第２ダミー電極
１６０，１１６０，２１６０ 第２ダミー電極のパターン
１６１，１１６１，２１６１ 第３ダミー電極
１６２，１１６２，２１６２ 第４ダミー電極
１２１ 上面
１２２ 下面
Ａ アクティブ領域
Ｍ マージン領域
２１，２２ 内部電極
１２３ 第１カバー層
１２４ 誘電体層
１２５ 第２カバー層
１２６ 第１側面
１２７ 第２側面
１３３ 第１接続部
１４３ 第２接続部
１３５ 第１バンド部
１４５ 第２バンド部
１３７，１４７ シード電極層
１２８ 第１端部面
１２９ 第２端部面
１７３ 第１露出面
１８３ 第２露出面
２００ 回路基板
２１１，２１３ 第１および第２電極パッド
２１５ 導電性接合部材
１２ セラミックス本体
１３ 第１外部電極
１４ 第２外部電極
１５０，２１５０ 第１ダミー電極のパターン
１５１，１１５１，２１５１ 第１ダミー電極
１５２，１１５２，２１５２ 第２ダミー電極
１６０，１１６０，２１６０ 第２ダミー電極のパターン
１６１，１１６１，２１６１ 第３ダミー電極
１６２，１１６２，２１６２ 第４ダミー電極
１２１ 上面
１２２ 下面
Ａ アクティブ領域
Ｍ マージン領域
２１，２２ 内部電極
１２３ 第１カバー層
１２４ 誘電体層
１２５ 第２カバー層
１２６ 第１側面
１２７ 第２側面
１３３ 第１接続部
１４３ 第２接続部
１３５ 第１バンド部
１４５ 第２バンド部
１３７，１４７ シード電極層
１２８ 第１端部面
１２９ 第２端部面
１７３ 第１露出面
１８３ 第２露出面
２００ 回路基板
２１１，２１３ 第１および第２電極パッド
２１５ 導電性接合部材
【図1】
【図2】
【図3a】
【図3b】
【図4a】
【図4b】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
