特開 2024-129219 アウトフェージング増幅器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024129219

(43)【公開日】2024-09-27

(54)【発明の名称】アウトフェージング増幅器

(51)【国際特許分類】

   H03F 1/02 20060101AFI20240919BHJP

   H03F 3/68 20060101ALI20240919BHJP

   H03F 3/60 20060101ALI20240919BHJP

【ＦＩ】

H03F1/02 194

H03F3/68 220

H03F3/60

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2023038274

(22)【出願日】2023-03-13

【国等の委託研究の成果に係る記載事項】（出願人による申告）令和２年度、国立研究開発法人新エネルギー・産業技術総合開発機構「ポスト５Ｇ情報通信システム基盤強化研究開発事業／ポスト５Ｇ情報通信システムの開発」に関する委託研究、産業技術力強化法第１７条の適用を受ける特許出願

(71)【出願人】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】住吉 高志

【テーマコード（参考）】

5J067

5J500

【Ｆターム（参考）】

5J067AA04

5J067AA21

5J067AA41

5J067CA36

5J067FA12

5J067FA15

5J067HA09

5J067HA29

5J067HA33

5J067KA29

5J067KS01

5J067KS11

5J067LS00

5J067MA08

5J067TA01

5J067TA03

5J067TA05

5J500AA04

5J500AA21

5J500AA41

5J500AC36

5J500AF12

5J500AF15

5J500AH09

5J500AH29

5J500AH33

5J500AK29

5J500AM08

5J500AT01

5J500AT03

5J500AT05

(57)【要約】      （修正有）

【課題】特性を向上させることが可能なアウトフェージング増幅器を提供する。
【解決手段】アウトフェージング増幅器１００は、第１信号Ｓｉａを増幅する第１アンプ１０及び第３アンプ１２と、第２信号Ｓｉｂを増幅する第２アンプ１１及び第４アンプ１３と、第１インピーダンス変換器１４と、第２インピーダンス変換器１５と、第１整合回路２２と、第２整合回路２３と、第３整合回路２４と、第４整合回路２５と、第３アンプが増幅した第１信号と第４アンプが増幅した第２信号とを合成し、合成した信号を出力信号Ｔｏｕｔとして出力する合成器１６と、を備える。第１整合回路が出力する第１信号に対する第３整合回路に入力する第１信号の第１位相差は、動作周波数帯域の中心周波数において９０°未満であり、第２整合回路が出力する第２信号に対する第４整合回路に入力する第２信号の第２位相差は、動作周波数帯域の中心周波数において９０°より大きい。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１信号を増幅する第１アンプと、
第２信号を増幅する第２アンプと、
前記第１アンプが増幅した前記第１信号を増幅する第３アンプと、
前記第２アンプが増幅した前記第２信号を増幅する第４アンプと、
第１端が前記第１アンプに接続され、第２端が前記第３アンプに接続された第１インピーダンス変換器と、
第１端が前記第２アンプに接続され、第２端が前記第４アンプに接続された第２インピーダンス変換器と、
前記第１アンプの出力インピーダンスと前記第１インピーダンス変換器の入力インピーダンスとを整合させる第１整合回路と、
前記第２アンプの出力インピーダンスと前記第２インピーダンス変換器の入力インピーダンスとを整合させる第２整合回路と、
前記第１インピーダンス変換器の出力インピーダンスと前記第３アンプの入力インピーダンスとを整合させる第３整合回路と、
前記第２インピーダンス変換器の出力インピーダンスと前記第４アンプの入力インピーダンスとを整合させる第４整合回路と、
前記第３アンプが増幅した前記第１信号と前記第４アンプが増幅した前記第２信号とを合成し、前記合成した信号を出力信号として出力する合成器と、
を備え、
前記第１整合回路が出力する前記第１信号に対する前記第３整合回路に入力する前記第１信号の第１位相差は、動作周波数帯域の中心周波数において９０°未満であり、
前記第２整合回路が出力する前記第２信号に対する前記第４整合回路に入力する前記第２信号の第２位相差は、前記中心周波数において９０°より大きいアウトフェージング増幅器。

【請求項2】

前記出力信号の電力が動作として用いられる最小の値のときのアウトフェージング角をθｂｏとしたとき、前記第１位相差は、８５°－θｂｏ以上かつ９５°－θｂｏ以下であり、前記第２位相差は、８５°＋θｂｏ以上かつ９５°＋θｂｏ以下である請求項１に記載のアウトフェージング増幅器。

【請求項3】

前記第３アンプから前記第３整合回路を見たインピーダンスは、前記第３整合回路から前記第３アンプをみたインピーダンスの複素共役から、スミスチャート上において時計回りに回転しており、
前記第４アンプから前記第４整合回路を見たインピーダンスは、前記第４整合回路から前記第４アンプをみたインピーダンスの複素共役から、スミスチャート上において反時計回りに回転している請求項１または請求項２に記載のアウトフェージング増幅器。

【請求項4】

前記第１整合回路が出力する前記第１信号に対する前記第３整合回路に入力する前記第１信号の挿入損失は、前記動作周波数帯域の低周波端より前記動作周波数帯域の高周波端の方が大きく、
前記第２整合回路が出力する前記第２信号に対する前記第４整合回路に入力する前記第２信号の挿入損失は、前記低周波端より前記高周波端の方が小さい請求項１または請求項２に記載のアウトフェージング増幅器。

【請求項5】

前記第３整合回路の挿入損失は、前記低周波端より前記高周波端の方が小さく、
前記第４整合回路の挿入損失は、前記低周波端より前記高周波端の方が大きい請求項４に記載のアウトフェージング増幅器。

【請求項6】

前記第１インピーダンス変換器から前記第３整合回路を見たインピーダンスのスミスチャート上の座標を極座標を用い表したとき動径は０．５以下であり、
前記第２インピーダンス変換器から前記第４整合回路を見たインピーダンスのスミスチャート上の座標を極座標を用い表したとき動径は０．５以下である請求項１または請求項２に記載のアウトフェージング増幅器。

【請求項7】

前記第１インピーダンス変換器は、前記中心周波数における波長の１／４の電気長を有する第１伝送線路であり、
前記第２インピーダンス変換器は、前記中心周波数における波長の１／４の電気長を有する第２伝送線路である請求項１または請求項２に記載のアウトフェージング増幅器。

【請求項8】

前記第１整合回路と前記第１伝送線路との間のノードに第１端が接続された第１オープンスタブと、
前記第２整合回路と前記第２伝送線路との間のノードに第１端が接続された第２オープンスタブと、
を備える請求項７に記載のアウトフェージング増幅器。

【請求項9】

前記第１整合回路と前記第１伝送線路との間のノードに第１端が接続され第２端が基準電位に接続されたキャパシタと、
前記第２整合回路と前記第２伝送線路との間のノードに第１端が接続され第２端が基準電位に接続されたインダクタと、
を備える請求項７に記載のアウトフェージング増幅器。

【請求項10】

前記第１インピーダンス変換器は、前記中心周波数における波長の１／４より短い電気長を有する第１伝送線路であり、
前記第２インピーダンス変換器は、前記中心周波数における波長の１／４より長い電気長を有する第２伝送線路である請求項１または請求項２に記載のアウトフェージング増幅器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、アウトフェージング増幅器に関する。

【背景技術】

【0002】

マイクロ波等の高周波信号を増幅する増幅器としてアウトフェージング増幅器が知られている。アウトフェージング増幅器は、信号処理器、２つのアンプおよび合成器を備えている。信号処理器は、入力された入力信号の振幅に基づきアウトフェージング角を変化させた２つの信号を出力する。２つのアンプは、信号処理器から出力された２つの信号をそれぞれ増幅する。合成器は、２つのアンプが増幅した２つの出力信号を１つの出力信号として合成する合成器を備える。合成器としてシレイ（Ｃｈｉｒｅｉｘ）合成器を用いることが知られている（例えば特許文献１）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２０－１５６０２３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

アウトフェージング増幅器において、並列に接続された２つのアンプをそれぞれ多段とすることが考えられる。多段のアンプを設計する場合、整合回路の設計を容易にするため、２つのアンプ間に、後段のアンプを見たインピーダンスがほぼ基準インピーダンスとなるノードを設けることがある。この場合、アンプの間にインピーダンス変換器を設けることが考えられる。しかしながら、アウトフェージング増幅器において、アンプの間にインピーダンス変換器を設けると、特性が劣化してしまう。

【0005】

本開示は、上記課題に鑑みなされたものであり、特性を向上させることを目的とする。

【課題を解決するための手段】

【0006】

本開示の一実施形態は、第１信号を増幅する第１アンプと、第２信号を増幅する第２アンプと、前記第１アンプが増幅した前記第１信号を増幅する第３アンプと、前記第２アンプが増幅した前記第２信号を増幅する第４アンプと、第１端が前記第１アンプに接続され、第２端が前記第３アンプに接続された第１インピーダンス変換器と、第１端が前記第２アンプに接続され、第２端が前記第４アンプに接続された第２インピーダンス変換器と、前記第１アンプの出力インピーダンスと前記第１インピーダンス変換器の入力インピーダンスとを整合させる第１整合回路と、前記第２アンプの出力インピーダンスと前記第２インピーダンス変換器の入力インピーダンスとを整合させる第２整合回路と、前記第１インピーダンス変換器の出力インピーダンスと前記第３アンプの入力インピーダンスとを整合させる第３整合回路と、前記第２インピーダンス変換器の出力インピーダンスと前記第４アンプの入力インピーダンスとを整合させる第４整合回路と、前記第３アンプが増幅した前記第１信号と前記第４アンプが増幅した前記第２信号とを合成し、前記合成した信号を出力信号として出力する合成器と、を備え、前記第１整合回路が出力する前記第１信号に対する前記第３整合回路に入力する前記第１信号の第１位相差は、動作周波数帯域の中心周波数において９０°未満であり、前記第２整合回路が出力する前記第２信号に対する前記第４整合回路に入力する前記第２信号の第２位相差は、前記中心周波数において９０°より大きいアウトフェージング増幅器である。

【発明の効果】

【0007】

本開示によれば、特性を向上させることができる。

【図面の簡単な説明】

【0008】

【図1】図１は、実施例１に係るアウトフェージング増幅器のブロック図である。

【図2】図２は、実施例１に係るアウトフェージング増幅器のブロック図である。

【図3】図３は、実施例１における出力電力のベクトルの模式図である。

【図4】図４は、実施例１における出力電力のベクトルの模式図である。

【図5】図５は、比較例１におけるインピーダンスのスミスチャートである。

【図6】図６は、実施例１におけるインピーダンスのスミスチャートである。

【図7】図７は、比較例２に係るアウトフェージング増幅器の回路図である。

【図8】図８は、比較例２のアウトフェージング増幅器におけるインピーダンスを示すスミスチャートである。

【図9】図９は、比較例２のアウトフェージング増幅器における周波数に対する通過特性Ｓ２１を示す図である。

【図10】図１０は、実施例１のアウトフェージング増幅器におけるインピーダンスを示すスミスチャートである。

【図11】図１１は、実施例１のアウトフェージング増幅器における周波数に対する通過特性Ｓ２１を示す図である。

【図12】図１２は、実施例２のアウトフェージング増幅器におけるインピーダンスを示すスミスチャートである。

【図13】図１３は、実施例２のアウトフェージング増幅器におけるインピーダンスを示すスミスチャートである。

【図14】図１４は、実施例２のアウトフェージング増幅器における周波数に対する通過特性Ｓ２１を示す図である。

【図15】図１５は、実施例３に係るアウトフェージング増幅器の回路図である。

【図16】図１６は、実施例４に係るアウトフェージング増幅器の回路図である。

【図17】図１７は、実施例５に係るアウトフェージング増幅器の回路図である。

【発明を実施するための形態】

【0009】

［本開示の実施形態の説明］
最初に本開示の実施形態の内容を列記して説明する。
（１）本開示の一実施形態は、第１信号を増幅する第１アンプと、第２信号を増幅する第２アンプと、前記第１アンプが増幅した前記第１信号を増幅する第３アンプと、前記第２アンプが増幅した前記第２信号を増幅する第４アンプと、第１端が前記第１アンプに接続され、第２端が前記第３アンプに接続された第１インピーダンス変換器と、第１端が前記第２アンプに接続され、第２端が前記第４アンプに接続された第２インピーダンス変換器と、前記第１アンプの出力インピーダンスと前記第１インピーダンス変換器の入力インピーダンスとを整合させる第１整合回路と、前記第２アンプの出力インピーダンスと前記第２インピーダンス変換器の入力インピーダンスとを整合させる第２整合回路と、前記第１インピーダンス変換器の出力インピーダンスと前記第３アンプの入力インピーダンスとを整合させる第３整合回路と、前記第２インピーダンス変換器の出力インピーダンスと前記第４アンプの入力インピーダンスとを整合させる第４整合回路と、前記第３アンプが増幅した前記第１信号と前記第４アンプが増幅した前記第２信号とを合成し、前記合成した信号を出力信号として出力する合成器と、を備え、前記第１整合回路が出力する前記第１信号に対する前記第３整合回路に入力する前記第１信号の第１位相差は、動作周波数帯域の中心周波数において９０°未満であり、前記第２整合回路が出力する前記第２信号に対する前記第４整合回路に入力する前記第２信号の第２位相差は、前記中心周波数において９０°より大きいアウトフェージング増幅器である。これにより、第１整合回路から第１インピーダンス変換回路を見たインピーダンスおよび第２整合回路から第２インピーダンス変換回路を見たインピーダンスのリアクタンス成分を抑制でき、アウトフェージング増幅器の特性を向上できる。
（２）上記（１）において、前記出力信号の電力が動作として用いられる最小の値のときのアウトフェージング角をθｂｏとしたとき、前記第１位相差は、８５°－θｂｏ以上かつ９５°－θｂｏ以下であり、前記第２位相差は、８５°＋θｂｏ以上かつ９５°＋θｂｏ以下であってもよい。これにより、アウトフェージング角がθｂｏにおける特性を向上できる。
（３）上記（１）または（２）において、前記第３アンプから前記第３整合回路を見たインピーダンスは、前記第３整合回路から前記第３アンプをみたインピーダンスの複素共役から、スミスチャート上において時計回りに回転しており、前記第４アンプから前記第４整合回路を見たインピーダンスは、前記第４整合回路から前記第４アンプをみたインピーダンスの複素共役から、スミスチャート上において反時計回りに回転していてもよい。これにより、広帯域化できる。
（４）上記（１）から（３）のいずれかにおいて、前記第１整合回路が出力する前記第１信号に対する前記第３整合回路に入力する前記第１信号の挿入損失は、前記動作周波数帯域の低周波端より前記動作周波数帯域の高周波端の方が大きく、前記第２整合回路が出力する前記第２信号に対する前記第４整合回路に入力する前記第２信号の挿入損失は、前記低周波端より前記高周波端の方が小さくてもよい。これにより、第１位相差を９０°未満とし、第２位相差を９０°以上にできる。
（５）上記（４）において、前記第３整合回路の挿入損失は、前記低周波端より前記高周波端の方が小さく、前記第４整合回路の挿入損失は、前記低周波端より前記高周波端の方が大きい。これにより、広帯域化できる。
（６）上記（１）から（５）のいずれかにおいて、前記第１インピーダンス変換器から前記第３整合回路を見たインピーダンスのスミスチャート上の座標を極座標を用い表したとき動径は０．５以下であり、前記第２インピーダンス変換器から前記第４整合回路を見たインピーダンスのスミスチャート上の座標を極座標を用い表したとき動径は０．５以下であってもよい。これにより、整合回路の設計が容易となる。
（７）上記（１）から（６）のいずれかにおいて、前記第１インピーダンス変換器は、前記中心周波数における波長の１／４の電気長を有する第１伝送線路であり、前記第２インピーダンス変換器は、前記中心周波数における波長の１／４の電気長を有する第２伝送線路であってもよい。これにより、インピーダンス変換器を実現できる。
（８）上記（７）において、前記第１整合回路と前記第１伝送線路との間のノードに第１端が接続された第１オープンスタブと、前記第２整合回路と前記第２伝送線路との間のノードに第１端が接続された第２オープンスタブと、を備えてもよい。これにより、第１位相差を９０°未満とし、第２位相差を９０°以上にできる。
（９）上記（７）において、前記第１整合回路と前記第１伝送線路との間のノードに第１端が接続され第２端が基準電位に接続されたキャパシタと、前記第２整合回路と前記第２伝送線路との間のノードに第１端が接続され第２端が基準電位に接続されたインダクタと、を備えてもよい。これにより、第１位相差を９０°未満とし、第２位相差を９０°以上にできる。
（１０）上記（１）から（６）のいずれかにおいて、前記第１インピーダンス変換器は、前記中心周波数における波長の１／４より短い電気長を有する第１伝送線路であり、前記第２インピーダンス変換器は、前記中心周波数における波長の１／４より長い電気長を有する第２伝送線路であってもよい。これにより、第１位相差を９０°未満とし、第２位相差を９０°以上にできる。

【0010】

［本開示の実施形態の詳細］
本開示の実施形態にかかるアウトフェージング増幅器の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【0011】

[実施例１]
図１は、実施例１に係るアウトフェージング増幅器のブロック図である。図１に示すように、アウトフェージング増幅器１００では、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に２つの経路４０および４１が並列に接続して設けられている。経路４０は、アンプ１０と１２との２段アンプであり、経路４１は、アンプ１１と１３との２段アンプである。

【0012】

入力端子Ｔｉｎに入力信号Ｓｉとして高周波信号が入力する。アウトフェージング増幅器１００が移動体通信の基地局に用いられる場合、高周波信号の周波数は例えば０．５ＧＨｚ以上かつ１０ＧＨｚ以下である。信号処理器１８は入力信号Ｓｉを信号処理し、２つの信号Ｓｉａおよび信号Ｓｉｂとして、それぞれ経路４０および４１に出力する。

【0013】

信号Ｓｉａは整合回路２０を介しアンプ１０に入力される。整合回路２０は信号処理器１８の出力インピーダンスとアンプ１０の入力インピーダンスを整合させる。アンプ１０は、整合回路２０を介して入力された信号Ｓｉａを増幅し、増幅した信号Ｓｍａを、整合回路２２、位相回路１４および整合回路２４を介しアンプ１２に出力する。整合回路２２、位相回路１４および整合回路２４は、アンプ１０の出力インピーダンスとアンプ１２の入力インピーダンスとを整合させる。アンプ１２は、整合回路２２、位相回路１４および整合回路２４を介して入力された信号Ｓｍａを増幅し、増幅した信号Ｓｏａを、整合回路２６を介し合成器１６に出力する。整合回路２６は、アンプ１２の出力インピーダンスと合成器１６の入力インピーダンスとを整合させる。

【0014】

信号Ｓｉｂは整合回路２１を介しアンプ１１に入力される。整合回路２１は信号処理器１８の出力インピーダンスとアンプ１１の入力インピーダンスを整合させる。アンプ１１は、整合回路２１を介して入力された信号Ｓｉｂを増幅し、増幅した信号Ｓｍｂを、整合回路２３、位相回路１５および整合回路２５を介しアンプ１３に出力する。整合回路２３、位相回路１５および整合回路２５は、アンプ１１の出力インピーダンスとアンプ１３の入力インピーダンスとを整合させる。アンプ１３は、整合回路２３、位相回路１５および整合回路２５を介して入力された信号Ｓｍｂを増幅し、増幅した信号Ｓｏｂを、整合回路２７を介し合成器１６に出力する。整合回路２７は、アンプ１３の出力インピーダンスと合成器１６の入力インピーダンスとを整合させる。合成器１６は、信号ＳｏａとＳｏｂとを合成する。合成された信号は出力信号Ｓｏとして出力端子Ｔｏｕｔから出力される。

【0015】

以上のように、アンプ１０（第１アンプ）は信号Ｓｉａ（第１信号）を増幅する。アンプ１１（第２アンプ）は信号Ｓｉｂ（第２信号）を増幅する。アンプ１２（第３アンプ）は、アンプ１０が増幅した信号Ｓｍａを増幅する。アンプ１３（第４アンプ）は、アンプ１１が増幅した信号Ｓｍｂを増幅する。

【0016】

アンプ１０から１３は、例えばＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）Ｑ１ａ、Ｑ１ｂ、Ｑ２ａおよびＱ２ｂをそれぞれ備える。ＦＥＴＱ１ａ、Ｑ１ｂ、Ｑ２ａおよびＱ２ｂのソースＳは接地され、ゲートＧに信号が入力され、ドレインＤは増幅した信号が出力する。ＦＥＴＱ１ａ、Ｑ１ｂ、Ｑ２ａおよびＱ２ｂは、例えばＧａＮ ＨＥＭＴ（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）またはＬＤＭＯＳ（Ｌａｔｅｒａｌｌｙ Ｄｉｆｆｕｓｅｄ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）である。アンプ１０から１３は、ＦＥＴ以外のトランジスタを有していてもよい。

【0017】

ＦＥＴＱ１ａ、Ｑ１ｂ、Ｑ２ａおよびＱ２ｂのゲートＧには、不図示のバイアス回路を介しゲートバイアス電圧が印加され、ドレインＤには、不図示のバイアス回路を介しドレインバイアス電圧が印加される。

【0018】

信号処理器１８は、例えばＳｉｎｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔであり、入力信号Ｓｉをデジタル処理し信号ＳｉａおよびＳｉｂを出力する。アウトフェージング増幅器１００では、入力信号Ｓｉの入力電力の振幅に対応した出力電力の振幅を有する出力信号Ｓｏを出力する。信号処理器１８は、入力信号Ｓｉの振幅に依存した出力信号Ｓｏを出力するため、入力信号Ｓｉの振幅に依存して信号ＳｉａおよびＳｉｂのアウトフェージング角を設定する。

【0019】

図２は、実施例１に係るアウトフェージング増幅器のブロック図である。図２では、図１に比べ、整合回路２０、２１、２６および２７の図示を省略し、位相回路１４、１５および合成器１６内の構成を図示している。図２に示すように、実施例１のアウトフェージング増幅器１００では、位相回路１４は、伝送線路３０とオープンスタブ３４を備え、位相回路１５は、伝送線路３１とオープンスタブ３５を備える。

【0020】

位相回路１４では、伝送線路３０の第１端はノードＮ１に電気的に接続され、伝送線路３０の第２端はノードＮ３に電気的に接続されている。オープンスタブ３４の第１端はノードＮ１に電気的に接続され、オープンスタブ３４の第２端は開放されている。

【0021】

位相回路１５では、伝送線路３１の第１端はノードＮ２に電気的に接続され、伝送線路３１の第２端はノードＮ４に電気的に接続されている。オープンスタブ３５の第１端はノードＮ２に電気的に接続され、オープンスタブ３５の第２端は開放されている。

【0022】

すなわち、伝送線路３０（第１インピーダンス変換器）では、第１端がアンプ１０に接続され、第２端がアンプ１２に接続されている。伝送線路３１（第２インピーダンス変換器）では、第１端がアンプ１１に接続され、第２端がアンプ１３に接続されている。

【0023】

また、整合回路２２（第１整合回路）は、アンプ１０の出力インピーダンスと伝送線路３０の入力インピーダンスとを整合させる。整合回路２３（第２整合回路）は、アンプ１１の出力インピーダンスと伝送線路３１の入力インピーダンスとを整合させる。整合回路２４（第３整合回路）は、伝送線路３０の出力インピーダンスとアンプ１２の入力インピーダンスとを整合させる。整合回路２５（第４整合回路）は、伝送線路３１の出力インピーダンスとアンプ１３の入力インピーダンスとを整合させる。

【0024】

合成器１６は、シレイ合成器である。合成器１６は、伝送線路３２、３３、オープンスタブ３６および３７を備えている。伝送線路３２の第１端はノードＮ５に電気的に接続され、伝送線路３２の第２端はノードＮ７に電気的に接続されている。伝送線路３３の第１端はノードＮ６に電気的に接続され、伝送線路３３の第２端はノードＮ７に電気的に接続されている。オープンスタブ３６の第１端はノードＮ５に電気的に接続され、オープンスタブ３６の第２端は開放されている。オープンスタブ３７の第１端はノードＮ６に電気的に接続され、オープンスタブ３７の第２端は開放されている。ノードＮ５に入力する信号Ｓｏａと、ノードＮ６に入力する信号Ｓｏｂと、はノードＮ７において合成され、出力端子Ｔｏｕｔに、出力電力Ｐｏの出力信号Ｓｏとして出力される。

【0025】

インピーダンスＺ１ａおよびＺ１ｂは、それぞれアンプ１０および１１から整合回路２２および２３を見たインピーダンスである。インピーダンスＺ２ａおよびＺ２ｂは、それぞれ整合回路２２および２３から位相回路１４および１５を見たインピーダンスである。インピーダンスＺ３ａおよびＺ３ｂは、それぞれ位相回路１４および１５から整合回路２４および２５を見たインピーダンスである。インピーダンスＺ４ａおよびＺ４ｂは、それぞれ整合回路２４および２５からアンプ１２および１３を見たインピーダンスである。インピーダンスＺ５ａおよびＺ５ｂは、それぞれアンプ１２および１３から整合回路２４および２５を見たインピーダンスである。インピーダンスＺ６ａおよびＺ６ｂは、それぞれ整合回路２６および２７（図１参照）から合成器１６を見たインピーダンスである。

【0026】

通過特性Ｓ２１ａおよびＳ２１ｂは、それぞれ位相回路１４および１５の通過特性であり、ノードＮ１およびＮ３をポート１とし、ノードＮ２およびＮ４をポート２としたときのＳパラメータＳ２１の絶対値に相当する。通過特性Ｓ２１ＡおよびＳ２１Ｂは、それぞれ整合回路２４および２５の通過特性であり、ＳパラメータＳ２１の絶対値に相当する。

【0027】

［アウトフェージング動作の説明］
図３および図４は、実施例１における出力電力のベクトルの模式図である。図３は、アウトフェージング増幅器１００の出力電力Ｐｏを最大とするときに相当し、図４は、アウトフェージング増幅器１００の出力電力Ｐ０を最小とするときに相当する。動作において用いられるときの最大の値の出力電力Ｐｏを飽和電力と称し電力Ｐｓａｔで表す。動作において用いられるときの最小の値の出力電力Ｐｏをバックオフ電力と称し電力Ｐｂｏで表す。

【0028】

図３および図４において、電力ＰａはノードＮ５における信号Ｓｏａの電力のベクトルであり、電力ＰｂはノードＮ６における信号Ｓｏｂの電力のベクトルである。電力ＰａおよびＰｂは、例えばそれぞれアンプ１０および１１の飽和電力である。電力ＰａとＰｂとの合成ベクトルは出力端子Ｔｏｕｔから出力される出力電力Ｐｏである。アウトフェージング角をθａとし、電力ＰａとＰａの位相差をθｄとすると、２×θａ＋θｄ＝１８０°である。すなわち、位相差θｄが１８０°の状態から、電力Ｐ１の位相を＋θａ回転し、電力Ｐ２の位相を－θａ回転させたとき、角θａをアウトフェージング角という。

【0029】

図３に示すように、出力電力Ｐｏを大きくするときには、アウトフェージング角θａを大きくし、９０°に近づける。図４に示すように、出力電力Ｐｏを小さくするときには、アウトフェージング角θａを小さくし、０°に近づける。シレイ合成器である合成器１６では、アウトフェージング角を９０°付近および０°付近とすると、インピーダンスＺ６ａおよびＺ６ｂのリアクタンス成分が大きくなり、アンプ１０および１１の負荷インピーダンスが最適値からずれてしまう。このため、アウトフェージング角θａは、９０°より小さい角θｓａｔと、０°より大きい角θｂｏの範囲で用いる。すなわち、図３において、出力電力Ｐｏが電力Ｐｓａｔのときのアウトフェージング角θａは角θｓａｔである。角θｓａｔは、アウトフェージング増幅器１００の動作において用いられる最大のアウトフェージング角θａである。図４において、出力電力Ｐｏが電力Ｐｂｏのときのアウトフェージング角θａはθｂｏである。角θｂｏは、アウトフェージング増幅器１００の動作において用いられる最小のアウトフェージング角θａである。角θｓａｔは例えば７０°であり、角θｂｏは例えば２０°である。

【0030】

アウトフェージング角θａの制御は信号処理器１８が行う。例えば、出力電力Ｐｏを大きくするとき、信号処理器１８は、信号ＳｉａとＳｉｂのアウトフェージング角θａを大きくする。出力電力Ｐｏを小さくするとき、信号処理器１８は、信号ＳｉａとＳｉｂのアウトフェージング角θａを小さくする。信号ＳｉａおよびＳｉｂのアウトフェージング角θａと、信号ＳｉａおよびＳｉｂを増幅した信号ＳｏａおよびＳｏｂのアウトフェージング角θａと、はほぼ同じである。よって、信号処理器１８が信号ＳｉａとＳｉｂのアウトフェージング角θａを変化させることで、アウトフェージング角θａを変化させることができる。このように、信号処理器１８は、入力する入力信号Ｓｉに基づき、信号ＳｉａとＳｉｂとのアウトフェージング角θａを変化させ、アンプ１０および１１にアウトフェージング角θａを変化させた信号ＳｉａとＳｉｂとを出力する

【0031】

［シレイ合成器の説明］
オープンスタブ３６および３７の機能について説明するため、比較例１について説明する。比較例１に係るアウトフェージング増幅器では、合成器１６にオープンスタブ３６および３７が設けられていない。比較例１の合成器はシレイ合成器ではない。

【0032】

図５は、比較例１におけるインピーダンスのスミスチャートであり、インピーダンスＺ６ａおよびＺ６ｂのスミスチャートである。図５に示すように、点５０はアウトフェージング角θａが０°のときを示し、点５１はアウトフェージング角θａが９０°のときを示す。アウトフェージング角θａが０°から９０°まで変化すると、インピーダンスＺ６ａは、矢印５２のように点５０から点５１に円弧の下半分の軌跡を移動する。インピーダンスＺ６ｂは、矢印５３のように点５０から点５１に円弧の上半分の軌跡を移動する。

【0033】

整合回路２６および２７は、インピーダンスＺ６ａおよびＺ６ｂが実数（例えば標準インピーダンスの２倍）のとき、アンプ１２および１３の高周波特性が最適（例えばドレイン効率が最大）となるように、アンプ１２および１３の出力インピーダンスを変換する。これにより、図５において、インピーダンスＺ６ａおよびＺ６ｂが実数のときアンプ１２および１３の特性が最大となる。点５０および点５１では、インピーダンスＺ６ａおよびＺ６ｂは実数である。アウトフェージング角θａの範囲は、図３のθｓａｔと図４のθｂｏとの間の範囲である。この範囲では、インピーダンスＺａおよびＺｂのリアクタンス成分（虚数成分）が大きく、アンプ１２および１３の負荷インピーダンスは最適値からずれてしまう。また、無効電力が大きくなってしまう。

【0034】

図６は、実施例１におけるインピーダンスのスミスチャートであり、インピーダンスＺ６ａおよびＺ６ｂのスミスチャートである。オープンスタブ３６の電気長を、容量性を有する電気長とし、オープンスタブ３７の電気長を、誘導性を有する電気長とする。すなわち、オープンスタブ３６を、２λより長くかつ４λより短くする。オープンスタブ３７を、０λより長くかつ２λより短くする。なお、λは、アウトフェージング増幅器１００の動作周波数帯域の中心周波数における波長である。

【0035】

図６に示すように、オープンスタブ３６を設けることで、インピーダンスＺ６ａは、インピーダンスのスミスチャート上を、全体の円弧の形状を保った状態において、比較例１の図５に比べて、リアクタンス成分が正の方向にシフトしかつ反時計回りの方向に回転する。オープンスタブ３７を設けることで、インピーダンスＺ６ｂは、インピーダンスのスミスチャート上を、全体の円弧の形状を保った状態において、比較例１に比べて、リアクタンス成分が負の方向にシフトしかつ時計回りの方向に回転する。アウトフェージング角θａが０°の点５０ａおよびアウトフェージング角θａが９０°のときの点５１ａにおけるインピーダンスＺａのリアクタンス成分は正となる。アウトフェージング角θａが０°の点５０ｂおよびアウトフェージング角θａが９０°のときの点５１ｂにおけるインピーダンスＺｂのリアクタンス成分は負となる。

【0036】

アウトフェージング増幅器では、出力電力Ｐｏがバックオフ電力Ｐｂｏのときに、効率等の特性を向上させる。このため、オープンスタブ３６の電気長を、１８０°－θｂｏに設定し、オープンスタブ３７の電気長を＋θｂｏに設定する。これにより、アウトフェージング角θａが角θｂｏのときのインピーダンスＺ６ａおよびＺ６ｂは、実軸上の点５４となる。これにより、出力電力Ｐｏがバックオフ電力Ｐｂｏのときに、効率等の特性を向上できる。アウトフェージング角θａがθｓａｔのときのインピーダンスＺ６ａおよびＺ６ｂは、実軸上とは限らないが、図５よりは、実軸に近づく。アウトフェージング角θａがθｂｏとθｓａｔとの範囲では、図５に比べインピーダンスＺ６ａおよびＺ６ｂが実軸に近づきリアクタンス成分が小さくなる。よって、アンプ１２および１３の負荷インピーダンスは最適値に近くなる。これにより、ドレイン効率等の高周波特性が向上する。

【0037】

［比較例２の説明］
整合回路２０、２１、位相回路１４、１５、整合回路２２および２３の機能を、比較例２を用い説明する。図７は、比較例２に係るアウトフェージング増幅器の回路図である。図７に示すように、比較例２のアウトフェージング増幅器１１０では、位相回路１４にオープンスタブ３４が設けられておらず、位相回路１５にオープンスタブ３５が設けられていない。その他の構成は実施例１と同じである。

【0038】

多段アンプでは、アンプの間のノードにおけるインピーダンスを基準インピーダンスとすることがある。これは、整合回路等の設計を容易とするためである。例えば、アンプ１０の出力インピーダンスとアンプ１２の入力インピーダンスとを直接整合させることは難しい。以下、位相回路１４、１５、整合回路２２および２３の機能について、インピーダンスＺ１ａからＺ５ａおよびＺ１ｂからＺ５ｂのスミスチャート、および通過特性Ｓ２１ａ、Ｓ２１ｂ、Ｓ２１ＡおよびＳ２１Ｂを用いて説明する。

【0039】

図８は、比較例２のアウトフェージング増幅器におけるインピーダンスを示すスミスチャートである。インピーダンスＺ１ａからＺ４ａおよびＺ１ｂからＺ４ｂは、整合回路２０、２１、位相回路１４、１５、整合回路２２および２３の機能を説明するための仮想のインピーダンスである。

【0040】

図８におけるインピーダンスＺ１ａからＺ４ａおよびＺ１ｂからＺ４ｂは、例えばアウトフェージング角θａがθｂｏのときのインピーダンスＺ１ａからＺ４ａおよびＺ１ｂからＺ４ｂを示している。信号ＳｏａとＳｏｂとの位相差（アウトフェージング角θａ）を考慮してスミスチャートを示すと、図６において示したように、インピーダンスＺ１ａからＺ４ａおよびＺ１ｂからＺ４ｂの位置がスミスチャート上を回転し複雑になる。このため、図８では、アウトフェージング角θａによる回転を考慮せずにスミスチャートを示している。以下のスミスチャートについても同じである。図８の直線は実軸に相当する。

【0041】

図８に示すように、インピーダンスＺ１ａおよびＺ１ｂは、アンプ１０および１１の特性が最適（例えばドレイン効率が最大）となるようにそれぞれ設定される。インピーダンスＺ１ａおよびＺ１ｂは、リアクタンス成分を有し、実軸上に位置していない。

【0042】

整合回路２２および２３は、インピーダンスＺ１ａおよびＺ１ｂのリアクタンス成分がほぼ０の実軸上のインピーダンスＺ２ａおよびＺ２ｂにそれぞれ変換する。なお、ここで、実軸上（略実軸上）とは厳密に実軸上でなくてもよい。例えば、インピーダンスの抵抗成分（実部）に対しリアクタンス成分（虚部）が１／１０以下であればよい。アンプ１０および１１の出力インピーダンスが低いため、インピーダンスＺ２ａおよびＺ２ｂは、基準インピーダンスに比べ低くなる。

【0043】

位相回路１４および１５は、インピーダンスＺ２ａおよびＺ２ｂをほぼ基準インピーダンス（例えば５０Ω）であるインピーダンスＺ３ａおよびＺ３ｂにそれぞれ変換する。インピーダンスＺ２ａおよびＺ２ｂとインピーダンスＺ３ａおよびＺ３ｂとはともに実軸上に位置する。このため、位相回路１４および１５をそれぞれλ／４の長さを有する伝送線路３０および３１とすることで、インピーダンスＺ２ａおよびＺ２ｂをインピーダンスＺ３ａおよびＺ３ｂにそれぞれインピーダンス変換することができる。

【0044】

整合回路２４および２５は、ほぼ基準インピーダンスであるインピーダンスＺ３ａおよびＺ３ｂをインピーダンスＺ４ａおよびＺ４ｂにそれぞれ変換する。インピーダンスＺ４ａおよびＺ４ｂは、アンプ１２および１３の特性が最適となるように設定されている。インピーダンスＺ４ａおよびＺ４ｂは、リアクタンス成分を有し、実軸上に位置していない。

【0045】

図９は、比較例２のアウトフェージング増幅器における周波数に対する通過特性Ｓ２１を示す図である。周波数ｆ１およびｆ２は、アウトフェージング増幅器の動作周波数帯域の低周波端および高周波端をそれぞれ示す。通過特性Ｓ２１ａ、Ｓ２１ｂ、Ｓ２１ＡおよびＳ２１Ｂは、整合回路２０、２１、位相回路１４、１５、整合回路２２および２３の機能を説明するための仮想の通過特性である。

【0046】

図９に示すように、比較例２では、通過特性Ｓ２１ａ、Ｓ２１ｂ、Ｓ２１ＡおよびＳ２１Ｂは、動作周波数帯域内において、ほとんど周波数によらず一定である。

【0047】

比較例２では、アウトフェージング動作を考慮していない。このため、図５のように、インピーダンスＺ６ａと同じように、アウトフェージング角θａが０°から９０°まで変化すると、インピーダンスＺ２ａは、矢印５２のように点５０から点５１に円弧の下半分の軌跡を移動する。インピーダンスＺ２ｂは、矢印５３のように点５０から点５１に円弧の上半分の軌跡を移動する。アウトフェージング角θａが角θｂｏとθｓａｔとの間の範囲では、インピーダンスＺ２ａおよびＺ２ｂのリアクタンス成分（虚数成分）が大きく、アンプ１０および１１の負荷インピーダンスは最適値からずれてしまう。また、無効電力が大きくなってしまう。

【0048】

［実施例１における位相回路の説明］
実施例１では、位相回路１４に容量性のオープンスタブ３４を設けることで、インピーダンスＺ２ａは、インピーダンスのスミスチャート上を、反時計回りの方向に回転する。位相回路１５に誘導性のオープンスタブ３５を設けることで、インピーダンスＺ２ｂは、インピーダンスのスミスチャート上を、時計回りの方向に回転する。これにより、アウトフェージング角θａがθｂｏとθｓａｔとの範囲では、図５に比べインピーダンスＺ２ａおよびＺ２ｂが実軸に近づきリアクタンス成分が小さくなる。よって、アンプ１０および１１の負荷インピーダンスは最適値に近くなる。これにより、ドレイン効率等の高周波特性が向上する。

【0049】

図１０は、実施例１のアウトフェージング増幅器におけるインピーダンスを示すスミスチャートである。図１０では、図８と同じように、アウトフェージング角θａによる回転は考慮していない。このため、インピーダンスＺ１ａからＺ４ａおよびインピーダンスＺ１ｂからＺ４ｂは、図８の比較例２と同じである。インピーダンスＺ５ａおよびＺ５ｂとインピーダンスＺ４ａおよびＺ４ｂとはインピーダンス整合していることから複素共役の関係にある。

【0050】

図１１は、実施例１のアウトフェージング増幅器における周波数に対する通過特性Ｓ２１を示す図である。図１１に示すように、通過特性Ｓ２１ａは、周波数ｆ１において周波数ｆ２より高くなる。これは、オープンスタブ３４が容量性のためである。通過特性Ｓ２１ｂは、周波数ｆ１において周波数ｆ２より低くなる。これは、オープンスタブ３５が誘導性であるためである。通過特性Ｓ２１ＡおよびＳ２１Ｂは、比較例２の図９と同じように、周波数に対しほぼ一定である。

【0051】

このように、実施例１では、オープンスタブ３４および３５を設けることで、ドレイン効率等の高周波特性が向上するものの、通過特性Ｓ２１ａおよびＳ２１ｂに周波数依存が存在するため、帯域が狭くなってしまう。

【0052】

［実施例２］
図１２および図１３は、実施例２のアウトフェージング増幅器におけるインピーダンスを示すスミスチャートである。図１２は、インピーダンスＺ１ａからＺ５ａを示し、図１３は、インピーダンスＺ１ｂからＺ５ｂを示す。図１２および図１３では、図８および図１０と同じように、アウトフェージング角θａによる回転は考慮していない。

【0053】

図１２および図１３に示すように、インピーダンスＺ１ａからＺ４ａおよびインピーダンスＺ１ｂからＺ４ｂは、図８および図１０の比較例２および実施例１と同じである。図１２のように、インピーダンスＺ４ａは、アンプ１２が最適動作する入力インピーダンスである。インピーダンスＺ４ａ＊は、インピーダンスＺ４ａの複素共役である。整合回路２４が位相回路１４とアンプ１２とをインピーダンス整合させるためには、インピーダンスＺ５ａはインピーダンスＺ４ａ＊となっているはずである。しかし、実施例２では、整合回路２４を実施例１より容量性とする。これにより、インピーダンスＺ５ａはインピーダンスＺ４ａ＊より時計方向に回転している。すなわち、整合回路２４を通過する高周波信号の位相は実施例１より遅くなる。

【0054】

図１３のように、アンプ１２が最適動作する入力インピーダンスＺ４ｂとインピーダンスＺ４ｂ＊は複素共役である。実施例２では、整合回路２５を実施例１より誘導性とする。インピーダンスＺ５ｂはインピーダンスＺ４ｂ＊より反時計方向に回転している。すなわち、整合回路２５を通過する高周波信号の位相は実施例１より速くなる。

【0055】

図１４は、実施例２のアウトフェージング増幅器における周波数に対する通過特性Ｓ２１を示す図である。図１４に示すように、通過特性Ｓ２１ａおよびＳ２１ｂは、実施例１と同じである。整合回路２４を容量性とすることで、通過特性Ｓ２１Ａは、周波数ｆ１において周波数ｆ２より低くなる。整合回路２５を誘導性とすることで、通過特性Ｓ２１Ｂは、周波数ｆ１において周波数ｆ２より高くなる。

【0056】

実施例２では、オープンスタブ３４を設けたことにより、位相回路１４の通過特性Ｓ２１ａが低周波数の信号を通過させるローパス特性となるが、整合回路２４を容量性とすることで、整合回路２４の通過特性Ｓ２１Ａを高周波数の信号を通過させるハイパス特性とする。これにより、経路４０における通過特性の周波数依存が小さくなる。オープンスタブ３５を設けたことにより、位相回路１５の通過特性Ｓ２１ｂがハイパス特性となるが、整合回路２５を誘導性とすることで、整合回路２５の通過特性Ｓ２１Ｂをローパス特性とする。これにより、経路４１における通過特性の周波数依存が小さくなる。以上により、アウトフェージング増幅器１００を広帯域化することができる。

【0057】

［実施例３］
図１５は、実施例３に係るアウトフェージング増幅器の回路図である。図１５に示すように、実施例３に係るアウトフェージング増幅器１０２では、オープンスタブ３４および３６の代わりに、ノードＮ１およびＮ５にそれぞれシャント接続されたキャパシタＣ１およびＣ２が設けられている。オープンスタブ３５および３７の代わりに、ノードＮ２およびＮ６にそれぞれシャント接続されたインダクタＬ１およびＬ２が設けられている。その他の構成は実施例１および２と同じであり説明を省略する。

【0058】

［実施例４］
図１６は、実施例４に係るアウトフェージング増幅器の回路図である。図１６に示すように、実施例４に係るアウトフェージング増幅器１０４では、伝送線路３０およびオープンスタブ３４の代わりに伝送線路３０ａが設けられ、伝送線路３２およびオープンスタブ３６の代わりに伝送線路３２ａが設けられている。伝送線路３１およびオープンスタブ３５の代わりに伝送線路３１ａが設けられ、伝送線路３３およびオープンスタブ３７の代わりに伝送線路３３ａが設けられている。

【0059】

伝送線路３０ａおよび３２ａの電気長は、λ／４より短い。これにより、伝送線路３０ａは、実質的に伝送線路３０およびオープンスタブ３４として機能し、伝送線路３２ａは、実質的に伝送線路３２およびオープンスタブ３６として機能する。伝送線路３１ａおよび３３ａの電気長は、λ／４より長い。これにより、伝送線路３１ａは、実質的に伝送線路３１およびオープンスタブ３５として機能し、伝送線路３３ａは、実質的に伝送線路３３およびオープンスタブ３７として機能する。その他の構成は実施例１および２と同じであり説明を省略する。

【0060】

［実施例１から実施例４の説明］
実施例１から４によれば、整合回路２２が出力する信号Ｓｍａに対する整合回路２４に入力する信号Ｓｍａの第１位相差Δθ１（すなわち、ノードＮ１とＮ３の位相差）は、動作周波数帯域の中心周波数ｆ０において９０°未満である。整合回路２３が出力する信号Ｓｍｂに対する整合回路２５に入力する信号Ｓｍｂの第２位相差Δθ２（すなわち、ノードＮ２とＮ４の位相差）は、中心周波数ｆ０において９０°より大きい。

【0061】

これにより、図６のように、インピーダンスＺ２ａをスミスチャート上において反時計回りに回転させ、インピーダンスＺ２ｂをスミスチャート上において時計回りに回転させることができる。よって、アウトフェージング角θａが角θｂｏとθｓａｔとの間において、インピーダンスＺ２ａおよびＺ２ｂのリアクタンス成分を小さくできる。これにより、アウトフェージング増幅器の高周波特性を向上できる。

【0062】

インピーダンスＺ２ａおよびＺ２ｂのリアクタンス成分を小さくする観点から、位相差Δθ１は、８５°以下としてもよく、８０°以下としてもよく、７５°以下としてもよい。位相差Δθ２は、９５°以上としてもよく、１００°以上としてもよく、１０５°以上としてもよい。位相差Δθ１が小さすぎ、位相差Δθ２が大きすぎると、図６において、インピーダンスＺ２ａおよびＺ２ｂが回転しすぎてしまい、インピーダンスＺ２ａおよびＺ２ｂのリアクタンス成分が大きくなってしまう。この観点から、位相差Δθ１は、４５°以上としてもよく、位相差Δθ２は、１３５°以下としてもよい。

【0063】

図６において、インピーダンスＺ２ａの回転角とインピーダンスＺ２ｂの回転角とを同じとするため、｜Δθ１－９０°｜－｜Δθ２－９０°｜は、１０°以下としてもよく、５°以下としてもよく、１°以下としてもよい。

【0064】

アウトフェージング増幅器では、出力電力Ｐｏが最小のバックオフ電力Ｐｂｏのときにドレイン効率等の高周波特性を最適化することが多い。アウトフェージング角θａを角θｂｏにおいて、インピーダンスＺ２ａおよびＺ２ｂを図６の実軸上の点５４とするためには、位相差Δθ１を９０°－θｂｏとし、位相差Δθ２を９０°＋θｂｏとする。

【0065】

多少の誤差を許容すると、位相差Δθ１を、８５°－θｂｏ以上かつ９５°－θｂｏ以下としてもよく、８８°－θｂｏ以上かつ９２°－θｂｏ以下としてもよく、８９°－θｂｏ以上かつ９１°－θｂｏ以下としてもよい。位相差Δθ２を、８５°＋θｂｏ以上かつ９５°＋θｂｏ以下としてもよく、８８°＋θｂｏ以上かつ９２°＋θｂｏ以下としてもよく、８９°＋θｂｏ以上かつ９１°＋θｂｏ以下としてもよい。これにより、バックオフ電力Ｐｂｏにおけるアウトフェージング増幅器の高周波特性を向上できる。

【0066】

実施例２では、図１２のように、アンプ１２から整合回路２４を見たインピーダンスＺ５ａは，整合回路２４からアンプ１２をみたインピーダンスＺ４ａの複素共役（インピーダンスＺ４ａ＊）から、スミスチャート上において時計回り（右回り）に回転している。これにより、図１４のように、通過特性Ｓ２１Ａをハイパス特性にできる。図１３のように、アンプ１３から整合回路２５を見たインピーダンスＺ５ｂは，整合回路２５からアンプ１３をみたインピーダンスＺ４ｂの複素共役（インピーダンスＺ４ｂ＊）から、スミスチャート上において反時計回り（左回り）に回転している。これにより、図１４のように、通過特性Ｓ２１Ｂをローパス特性にできる。よって、経路４０と４１の通過特性は周波数に対しほぼ一定にでき、アウトフェージング増幅器を広帯域化できる。

【0067】

実施例１および２のように、位相差Δθ１を９０°未満とし、位相差Δθ２を９０°より大きくする。これにより、位相回路１４は容量性となり、位相回路１５は誘導性となる。よって、図１１および図１４のように、整合回路２２が出力する信号Ｓｍａに対する整合回路２４に入力する信号Ｓｍａの挿入損失は、動作周波数帯域の低周波端の周波数ｆ１より高周波端の周波数ｆ２の方が大きくなる。整合回路２３が出力する信号Ｓｍｂに対する整合回路２５に入力する信号Ｓｍｂの挿入損失は、周波数ｆ１より周波数ｆ２の方が小さくなる。なお、図１１および図１４において、通過特性Ｓ２１が小さくなると挿入損失が大きくなることに対応し、Ｓ２１が大きくなると挿入損失が小さくなることに対応する。

【0068】

周波数ｆ２におけるＳ２１ａは、周波数ｆ１におけるＳ２１ａより、例えば０．５ｄＢ以上低くてもよく、１ｄＢ以上低くてもよく、２ｄＢ以上低くしてもよい。周波数ｆ１におけるＳ２１ｂは、周波数ｆ１におけるＳ２１ｂより、例えば０．５ｄＢ以上低くてもよく、１ｄＢ以上低くてもよく、２ｄＢ以上低くてもよい。

【0069】

実施例２では、図１４のように、整合回路２４の挿入損失は、周波数ｆ１より周波数ｆ２の方が小さい。整合回路２５の挿入損失は、周波数ｆ１より周波数ｆ２の方が大きい。これにより、通過特性Ｓ２１ａのローパス特性と通過特性Ｓ２１Ａのハイパス特性とが補償し合い、経路４０の動作周波数帯域内における通過特性が周波数に対し一定となる。通過特性Ｓ２１ｂのハイパス特性と通過特性Ｓ２１Ｂのローパス特性とが補償し合い、経路４１の動作周波数帯域内における通過特性が周波数に対しほぼ一定となる。よって、アウトフェージング増幅器を広帯域化できる。

【0070】

周波数ｆ１におけるＳ２１Ａは、周波数ｆ２におけるＳ２１Ａより、例えば０．５ｄＢ以上低くてもよく、１ｄＢ以上低くてもよく、２ｄＢ以上低くしてもよい。周波数ｆ２におけるＳ２１Ｂは、周波数ｆ１におけるＳ２１Ｂより、例えば０．５ｄＢ以上低くてもよく、１ｄＢ以上低くてもよく、２ｄＢ以上低くてもよい。

【0071】

インピーダンスＺ３ａおよびＺ３ｂをほぼ基準インピーダンスとすることで、整合回路２４および２５の設計が容易となる。スミスチャートの中心が基準インピーダンスに対応する。よって、インピーダンスＺ３ａおよびＺ３ｂのスミスチャート上の座標を極座標を用い表し、スミスチャートの中心および外周の動径をそれぞれ０および１としたとき、動径は０．５以下であればよく、０．３以下でもよく、０．２以下でもよく、０．１以下でもよい。

【0072】

実施例１から４のように、第１インピーダンス変換器は、中心周波数ｆ０における波長λの１／４の電気長を有する伝送線路３０（第１伝送線路）である。第２インピーダンス変換器は、波長λの１／４の電気長を有する伝送線路３１（第２伝送線路）である。これにより、実軸上のインピーダンスＺ２ａおよびＺ２ｂからそれぞれ実軸上のインピーダンスＺ３ａおよびＺ３ｂへのインピーダンス変換が可能となる。伝送線路３０から３３の電気長が波長λの１／４（略１／４）とは、実質的に実軸上のインピーダンスＺ２ａおよびＺ２ｂから実軸上のインピーダンスＺ３ａおよびＺ３ｂへの変換ができればよい。伝送線路３０から３３の電気長は、位相に換算し、８０°以上かつ１００°以下としてもよく、８５°以上かつ９５°以下としてもよい。

【0073】

実施例１および２のように、ノードＮ１に第１端が接続されたオープンスタブ３４（第１オープンスタブ）と、ノードＮ２に第１端が接続されたオープンスタブ３５（第２オープンスタブ）と、が設けられている。オープンスタブ３４の電気長を位相に換算し９０°より大きくかつ１８０°より小さくすることで、位相差Δθ１を９０°未満とすることができる。オープンスタブ３５の電気長を位相に換算し０°より大きくかつ９０°より小さくすることで、位相差Δθ２を９０°より大きくすることができる。

【0074】

バックオフ電力Ｐｂｏにおいて、図６のインピーダンスＺ２ａおよびＺ２ｂを実軸に近づけるためには、オープンスタブ３４および３５の電気長を、それぞれ１８０°－θｂｏおよび＋θｂｏとする。多少の誤差を許容し、オープンスタブ３４の電気長を位相に換算し、１７５°－θｂｏ以上かつ１８５°－θｂｏ以下としてもよく、１７８°－θｂｏ以上かつ１８９°－θｂｏ以下としてもよく、１７９°－θｂｏ以上かつ１８１°－θｂｏ以下としてもよい。

【0075】

実施例３のように、ノードＮ１に第１端が接続され第２端が基準電位に接続されたキャパシタＣ１と、ノードＮ２に第１端が接続され第２端が基準電位に接続されたインダクタＬ１と、が設けられていてもよい。これにより、位相差Δθ１を９０°未満とし、位相差Δθ２を９０°より大きくすることができる。

【0076】

実施例４のように、位相回路１４および１５には、オープンスタブ３４、３５、キャパシタＣ１およびインダクタＬ１がいずれも設けられていなくてもよい。伝送線路３０ａの電気長を１／４より短くし、伝送線路３１ａの電気長を１／４より長くする。これにより、位相差Δθ１を９０°未満とし、位相差Δθ２を９０°より大きくすることができる。

【0077】

バックオフ電力Ｐｂｏにおいて、図６のインピーダンスＺ２ａおよびＺ２ｂを実軸に近づける観点から、伝送線路３０ａの電気長は、位相に換算し、８５°－θｂｏ以上かつ９５°－θｂｏ以下としてもよく、８８°－θｂｏ以上かつ９２°－θｂｏ以下としてもよく、８９°－θｂｏ以上かつ９１°－θｂｏ以下としてもよい。伝送線路３１ａの電気長は、８５°＋θｂｏ以上かつ９５°＋θｂｏ以下としてもよく、８８°＋θｂｏ以上かつ９２°＋θｂｏ以下としてもよく、８９°＋θｂｏ以上かつ９１°＋θｂｏ以下としてもよい。

【0078】

実施例１から４では、アンプ１２が増幅した信号Ｓｏａと、アンプ１３が増幅した信号Ｓｏｂと、を合成するシレイ合成器１６を備える。これにより、図６において説明したように、アンプ１２および１３の負荷インピーダンスは最適値に近くなる。これにより、ドレイン効率等の高周波特性が向上する。

【0079】

［実施例５］
図１７は、実施例５に係るアウトフェージング増幅器の回路図である。図１７に示すように、実施例５に係るアウトフェージング増幅器１０６では、経路４０において、整合回路２４とアンプ１２との間に、アンプ１０ａ、整合回路２２ａ、位相回路１４ａおよび整合回路２４ａが設けられている。経路４１において、整合回路２５とアンプ１３との間に、アンプ１１ａ、整合回路２３ａ、位相回路１５ａおよび整合回路２５ａが設けられている。アンプ１０ａ、整合回路２２ａ、位相回路１４ａおよび整合回路２４ａの機能は、アンプ１０、整合回路２２、位相回路１４および整合回路２４とそれぞれ同じである。アンプ１１ａ、整合回路２３ａ、位相回路１５ａおよび整合回路２５ａの機能は、アンプ１１、整合回路２３、位相回路１５および整合回路２５とそれぞれ同じである。

【0080】

実施例５のように、実施例１から４において、経路４０に３段以上のアンプが設けられていてもよく、経路４１に３段以上のアンプが設けられていてもよい。

【0081】

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【符号の説明】

【0082】

１０、１０ａ、１１、１１ａ、１２、１３ アンプ
１４、１４ａ、１５、１５ａ 位相回路
１６ 合成器
１８ 信号処理器
２０、２１、２２、２２ａ、２３、２３ａ、２４、２４ａ、２５、２５ａ、２６、２７ 整合回路
３０、３０ａ、３１、３１ａ、３２、３３ 伝送線路
３４、３５、３６、３７ オープンスタブ
４０、４１ 経路
５０、５０ａ、５１、５１ａ、５１ｂ、５４ 点
５２、５３ 矢印
１００、１０２、１０４、１０６、１１０ アウトフェージング増幅器

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】