(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024129220
(43)【公開日】2024-09-27
(54)【発明の名称】光検出装置
(51)【国際特許分類】
H04N 25/70 20230101AFI20240919BHJP
G01J 1/42 20060101ALI20240919BHJP
G01J 1/44 20060101ALI20240919BHJP
G01S 7/4863 20200101ALI20240919BHJP
H01L 27/146 20060101ALI20240919BHJP
【ＦＩ】
H04N25/70
G01J1/42 H
G01J1/44 P
G01S7/4863
H01L27/146 A
【審査請求】未請求
【請求項の数】19
【出願形態】ＯＬ
(21)【出願番号】P 2023038276
(22)【出願日】2023-03-13
(71)【出願人】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】100112955
【弁理士】
【氏名又は名称】丸島 敏一
(72)【発明者】
【氏名】佃 恭範
【テーマコード（参考）】
2G065
4M118
5C024
5J084
【Ｆターム（参考）】
2G065AA11
2G065AA12
2G065AB16
2G065AB19
2G065BA09
2G065BA34
2G065BC02
2G065BC03
2G065BC22
2G065BE08
2G065CA12
2G065DA18
4M118AA04
4M118AB01
4M118AB03
4M118BA14
4M118BA19
4M118CA02
4M118CA22
4M118DB09
4M118FA06
4M118HA25
4M118HA31
5C024CY42
5C024GX03
5C024HX40
5J084AA05
5J084AC02
5J084AC08
5J084AD01
5J084AD02
5J084BA36
5J084BA38
5J084BA40
5J084CA03
5J084EA40
(57)【要約】
【課題】複数の画素が回路を共有する光検出装置において、消費電力を低減する。
【解決手段】読出し回路は、所定の共有ノードの電圧降下に応じてパルス信号を生成する。第１のフォトダイオードのアノードおよびカソードのうち一方の端子と共有ノードとの間に第１の分離ダイオードが挿入される。第１のフォトダイオードの一方の端子と極性が同一の第１の分離ダイオードの端子がその一方の端子に接続される。第２のフォトダイオードのアノードおよびカソードのうち一方の端子と共有ノードとの間に第２の分離ダイオードが挿入される。第２のフォトダイオードの一方の端子と極性が同一の第２の分離ダイオードの端子がその一方の端子に接続される。
【選択図】図３
【解決手段】読出し回路は、所定の共有ノードの電圧降下に応じてパルス信号を生成する。第１のフォトダイオードのアノードおよびカソードのうち一方の端子と共有ノードとの間に第１の分離ダイオードが挿入される。第１のフォトダイオードの一方の端子と極性が同一の第１の分離ダイオードの端子がその一方の端子に接続される。第２のフォトダイオードのアノードおよびカソードのうち一方の端子と共有ノードとの間に第２の分離ダイオードが挿入される。第２のフォトダイオードの一方の端子と極性が同一の第２の分離ダイオードの端子がその一方の端子に接続される。
【選択図】図３
【特許請求の範囲】
【請求項1】
第１のフォトダイオードと、
第２のフォトダイオードと、
所定の共有ノードの電圧降下に応じてパルス信号を生成する読出し回路と、
前記第１のフォトダイオードのアノードおよびカソードのうち一方の端子と前記共有ノードとの間に挿入され、前記一方の端子と極性が同一の端子が前記一方の端子に接続された第１の分離ダイオードと、
前記第２のフォトダイオードのアノードおよびカソードのうち一方の端子と前記共有ノードとの間に挿入され、前記一方の端子と極性が同一の端子が前記一方の端子に接続された第２の分離ダイオードと
を具備する光検出装置。
第２のフォトダイオードと、
所定の共有ノードの電圧降下に応じてパルス信号を生成する読出し回路と、
前記第１のフォトダイオードのアノードおよびカソードのうち一方の端子と前記共有ノードとの間に挿入され、前記一方の端子と極性が同一の端子が前記一方の端子に接続された第１の分離ダイオードと、
前記第２のフォトダイオードのアノードおよびカソードのうち一方の端子と前記共有ノードとの間に挿入され、前記一方の端子と極性が同一の端子が前記一方の端子に接続された第２の分離ダイオードと
を具備する光検出装置。
【請求項2】
前記第１および第２のフォトダイオードは所定の画素基板内の受光層に配置され、
前記読出し回路は、第１の回路基板に配置される
請求項１記載の光検出装置。
前記読出し回路は、第１の回路基板に配置される
請求項１記載の光検出装置。
【請求項3】
第２の回路基板に配置された信号処理部をさらに具備する
請求項２記載の光検出装置。
請求項２記載の光検出装置。
【請求項4】
前記第１および第２の分離ダイオードは、前記第１の回路基板に配置される
請求項２記載の光検出装置。
請求項２記載の光検出装置。
【請求項5】
前記第１および第２の分離ダイオードは前記画素基板内の配線層に配置される
請求項２記載の光検出装置。
請求項２記載の光検出装置。
【請求項6】
前記第１の分離ダイオードと前記共有ノードとの間の経路を開閉する第１の選択トランジスタと、
前記第２の分離ダイオードと前記共有ノードとの間の経路を開閉する第２の選択トランジスタと
をさらに具備する請求項２記載の光検出装置。
前記第２の分離ダイオードと前記共有ノードとの間の経路を開閉する第２の選択トランジスタと
をさらに具備する請求項２記載の光検出装置。
【請求項7】
前記第１のフォトダイオードのカソード電圧を固定する第１のクリップ回路と、
前記第２のフォトダイオードのカソード電圧を固定する第２のクリップ回路と
をさらに具備する請求項６記載の光検出装置。
前記第２のフォトダイオードのカソード電圧を固定する第２のクリップ回路と
をさらに具備する請求項６記載の光検出装置。
【請求項8】
前記第１のクリップ回路は第１のクリップダイオードを備え、
前記第２のクリップ回路は第２のクリップダイオードを備える
請求項７記載の光検出装置。
前記第２のクリップ回路は第２のクリップダイオードを備える
請求項７記載の光検出装置。
【請求項9】
前記第１および第２のクリップダイオードは前記画素基板内の配線層に配置される
請求項８記載の光検出装置。
請求項８記載の光検出装置。
【請求項10】
前記第１および第２のクリップダイオードは前記受光層に配置される
請求項８記載の光検出装置。
請求項８記載の光検出装置。
【請求項11】
前記第１および第２のクリップダイオードは前記第１の回路基板に配置される
請求項８記載の光検出装置。
請求項８記載の光検出装置。
【請求項12】
前記第１のクリップ回路は第１のクリップトランジスタを備え、
前記第２のクリップ回路は第２のクリップトランジスタを備える
請求項７記載の光検出装置。
前記第２のクリップ回路は第２のクリップトランジスタを備える
請求項７記載の光検出装置。
【請求項13】
前記第１および第２のクリップトランジスタのそれぞれは、ダイオード接続される
請求項１２記載の光検出装置。
請求項１２記載の光検出装置。
【請求項14】
前記第１のクリップトランジスタは、第１の制御信号に従って前記第１のフォトダイオードのカソード電圧を固定し、
前記第１のクリップトランジスタは、第２の制御信号に従って前記第２のフォトダイオードのカソード電圧を固定する請求項１２記載の光検出装置。
前記第１のクリップトランジスタは、第２の制御信号に従って前記第２のフォトダイオードのカソード電圧を固定する請求項１２記載の光検出装置。
【請求項15】
前記第１および第２のクリップトランジスタは前記受光層に配置される
請求項１２記載の光検出装置。
請求項１２記載の光検出装置。
【請求項16】
前記第１および第２のクリップトランジスタは前記回路基板に配置される
請求項１２記載の光検出装置。
請求項１２記載の光検出装置。
【請求項17】
前記第１のフォトダイオードのカソードと前記第１の分離ダイオードのカソードとが接続され、
前記第１のフォトダイオードのカソードと前記第１の分離ダイオードのカソードとが接続される
請求項１記載の光検出装置。
前記第１のフォトダイオードのカソードと前記第１の分離ダイオードのカソードとが接続される
請求項１記載の光検出装置。
【請求項18】
前記第１のフォトダイオードのアノードと前記第１の分離ダイオードのアノードとが接続され、
前記第１のフォトダイオードのアノードと前記第１の分離ダイオードのアノードとが接続される
請求項１記載の光検出装置。
前記第１のフォトダイオードのアノードと前記第１の分離ダイオードのアノードとが接続される
請求項１記載の光検出装置。
【請求項19】
照射光を照射する光源と、
前記照射光に対する反射光を受光する第１のフォトダイオードと、
前記照射光に対する反射光を受光する第２のフォトダイオードと、
所定の共有ノードの電圧降下に応じてパルス信号を生成する読出し回路と、
前記第１のフォトダイオードのアノードおよびカソードのうち一方の端子と前記共有ノードとの間に挿入され、前記一方の端子と極性が同一の端子が前記一方の端子に接続された第１の分離ダイオードと、
前記第２のフォトダイオードのアノードおよびカソードのうち一方の端子と前記共有ノードとの間に挿入され、前記一方の端子と極性が同一の端子が前記一方の端子に接続された第２の分離ダイオードと
を具備する測距システム。
前記照射光に対する反射光を受光する第１のフォトダイオードと、
前記照射光に対する反射光を受光する第２のフォトダイオードと、
所定の共有ノードの電圧降下に応じてパルス信号を生成する読出し回路と、
前記第１のフォトダイオードのアノードおよびカソードのうち一方の端子と前記共有ノードとの間に挿入され、前記一方の端子と極性が同一の端子が前記一方の端子に接続された第１の分離ダイオードと、
前記第２のフォトダイオードのアノードおよびカソードのうち一方の端子と前記共有ノードとの間に挿入され、前記一方の端子と極性が同一の端子が前記一方の端子に接続された第２の分離ダイオードと
を具備する測距システム。
【発明の詳細な説明】
【技術分野】
【0001】
本技術は、光検出装置に関する。詳しくは、光子を検出する光検出装置に関する。
【背景技術】
【0002】
従来より、測距や撮像を行う装置において、光子を検出するために、ＳＰＡＤ（Single-Photon Avalanche Diode）が利用されている。ｄＴｏＦ（direct Time of Flight）方式でＳＰＡＤを利用する場合、アバランシェ増倍開始のタイミングを測定するためにＳＰＡＤの近傍に読出し回路を配置する必要があり、その読出し回路の面積によりＳＰＡＤの面積が律速される。その一方で、ｄＴｏＦ方式では、ＲＧＢ（Red Green Blue）を検知するセンサーと比較して大きな画素サイズが要求される。これらの事情によりｄＴｏＦ方式では高解像度化が困難である。そこで、リチャージトランジスタおよびアンプを含む１つの読出し回路を複数のＳＰＡＤで共有する光検出装置が提案されている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２２－０８９６０６号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
上述の従来技術では、読出し回路を複数のＳＰＡＤで共有することにより、高解像度化を図っている。しかしながら、共有構造の複数のＳＰＡＤのいずれかが光を受光してカソード電圧が降下した場合、受光していないＳＰＡＤから共有ノードへ電流が流れ、そのカソード電圧も低下してしまうことがある。この受光していないＳＰＡＤのカソード電圧の低下により、リチャージが完了するまでの期間が長くなり、その分、消費電力が増大するおそれがある。
【0005】
本技術はこのような状況に鑑みて生み出されたものであり、複数の画素が回路を共有する光検出装置において、消費電力を低減することを目的とする。
【課題を解決するための手段】
【0006】
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、第１のフォトダイオードと、第２のフォトダイオードと、所定の共有ノードの電圧降下に応じてパルス信号を生成する読出し回路と、上記第１のフォトダイオードのアノードおよびカソードのうち一方の端子と上記共有ノードとの間に挿入され、上記一方の端子と極性が同一の端子が上記一方の端子に接続された第１の分離ダイオードと、上記第２のフォトダイオードのアノードおよびカソードのうち一方の端子と上記共有ノードとの間に挿入され、上記一方の端子と極性が同一の端子が上記一方の端子に接続された第２の分離ダイオードとを具備する光検出装置である。これにより、消費電力が低減するという作用をもたらす。
【0007】
また、この第１の側面において、上記第１および第２のフォトダイオードは所定の画素基板内の受光層に配置され、上記読出し回路は、第１の回路基板に配置されてもよい。これにより、画素の微細化が容易になるという作用をもたらす。
【0008】
また、この第１の側面において、第２の回路基板に配置された信号処理部をさらに具備してもよい。これにより、画素の微細化が容易になるという作用をもたらす。
【0009】
また、この第１の側面において、上記第１および第２の分離ダイオードは、上記第１の回路基板に配置されてもよい。これにより、画素の微細化が容易になるという作用をもたらす。
【0010】
また、この第１の側面において、上記第１および第２の分離ダイオードは上記画素基板内の配線層に配置されてもよい。これにより、画素の微細化が容易になるという作用をもたらす。
【0011】
また、この第１の側面において、上記第１の分離ダイオードと上記共有ノードとの間の経路を開閉する第１の選択トランジスタと、上記第２の分離ダイオードと上記共有ノードとの間の経路を開閉する第２の選択トランジスタとをさらに具備してもよい。これにより、空間解像度が向上するという作用をもたらす。
【0012】
また、この第１の側面において、第１のフォトダイオードのカソード電圧を固定する第１のクリップ回路と、上記第２のフォトダイオードのカソード電圧を固定する第２のクリップ回路とをさらに具備してもよい。これにより、非選択の画素のカソード電圧の低下が抑制されるという作用をもたらす。
【0013】
また、この第１の側面において、上記第１のクリップ回路は第１のクリップダイオードを備え、上記第２のクリップ回路は第２のクリップダイオードを備えてもよい。これにより、非選択の画素のカソード電圧の低下が抑制されるという作用をもたらす。
【0014】
また、この第１の側面において、上記第１および第２のクリップダイオードは上記画素基板内の配線層に配置されてもよい。これにより、画素の微細化が容易になるという作用をもたらす。
【0015】
また、この第１の側面において、上記第１および第２のクリップダイオードは上記受光層に配置されてもよい。これにより、画素の微細化が容易になるという作用をもたらす。
【0016】
また、この第１の側面において、上記第１および第２のクリップダイオードは上記第１の回路基板に配置されてもよい。これにより、画素の微細化が容易になるという作用をもたらす。
【0017】
また、この第１の側面において、上記第１のクリップ回路は第１のクリップトランジスタを備え、上記第２のクリップ回路は第２のクリップトランジスタを備えてもよい。これにより、非選択の画素のカソード電圧の低下が抑制されるという作用をもたらす。
【0018】
また、この第１の側面において、上記第１および第２のクリップトランジスタのそれぞれは、ダイオード接続されてもよい。これにより、非選択の画素のカソード電圧の低下が抑制されるという作用をもたらす。
【0019】
また、この第１の側面において、上記第１のクリップトランジスタは、第１の制御信号に従って上記第１のフォトダイオードのカソード電圧を固定し、上記第１のクリップトランジスタは、第２の制御信号に従って上記第２のフォトダイオードのカソード電圧を固定してもよい。これにより、非選択の画素のカソード電圧の低下が抑制されるという作用をもたらす。
【0020】
また、この第１の側面において、上記第１および第２のクリップトランジスタは上記受光層に配置されてもよい。これにより、画素の微細化が容易になるという作用をもたらす。
【0021】
また、この第１の側面において、上記第１および第２のクリップトランジスタは上記回路基板に配置されてもよい。これにより、画素の微細化が容易になるという作用をもたらす。
【0022】
また、この第１の側面において、上記第１のフォトダイオードのカソードと上記第１の分離ダイオードのカソードとが接続され、上記第１のフォトダイオードのカソードと上記第１の分離ダイオードのカソードとが接続されてもよい。これにより、フォトダイオードの順方向の電流が抑制されるという作用をもたらす。
【0023】
また、この第１の側面において、上記第１のフォトダイオードのアノードと上記第１の分離ダイオードのアノードとが接続され、上記第１のフォトダイオードのアノードと上記第１の分離ダイオードのアノードとが接続されてもよい。これにより、フォトダイオードの順方向の電流が抑制されるという作用をもたらす。
【0024】
また、本技術の第２の側面は、照射光を照射する光源と、上記照射光に対する反射光を受光する第１のフォトダイオードと、上記照射光に対する反射光を受光する第２のフォトダイオードと、所定の共有ノードの電圧降下に応じてパルス信号を生成する読出し回路と、上記第１のフォトダイオードのアノードおよびカソードのうち一方の端子と上記共有ノードとの間に挿入され、上記一方の端子と極性が同一の端子が上記一方の端子に接続された第１の分離ダイオードと、上記第２のフォトダイオードのアノードおよびカソードのうち一方の端子と上記共有ノードとの間に挿入され、上記一方の端子と極性が同一の端子が上記一方の端子に接続された第２の分離ダイオードとを具備する測距システムである。これにより、測距システムの消費電力が低減するという作用をもたらす。
【図面の簡単な説明】
【0025】
【図1】本技術の第１の実施の形態における測距システムの一構成例を示すブロック図である。
【図2】本技術の第１の実施の形態における固体撮像素子の一構成例を示すブロック図である。
【図3】本技術の第１の実施の形態における共有ブロックの一構成例を示す回路図である。
【図4】本技術の第１の実施の形態における信号処理部の一構成例を示すブロック図である。
【図5】比較例における共有ブロックの一構成例を示す回路図である。
【図6】比較例における共有ブロック内の電流の方向を説明するための図である。
【図7】第１の実施の形態における共有ブロック内の電流の方向を説明するための図である。
【図8】比較例における固体撮像素子の動作の一例を示すタイミングチャートである。
【図9】本技術の第１の実施の形態における固体撮像素子の動作の一例を示すタイミングチャートである。
【図10】本技術の第１の実施の形態におけるアノード、カソードの接続先を変更した共有ブロックの回路図である。
【図11】本技術の第１の実施の形態の第１の変形例における固体撮像素子の積層構造の一例を示す図である。
【図12】本技術の第１の実施の形態の第１の変形例における固体撮像素子の積層構造の別の例を示す図である。
【図13】本技術の第１の実施の形態の第２の変形例における固体撮像素子の積層構造の一例を示す図である。
【図14】本技術の第１の実施の形態の第２の変形例における固体撮像素子の積層構造の別の例を示す図である。
【図15】本技術の第１の実施の形態の第２の変形例における固体撮像素子の断面図の一例である。
【図16】本技術の第１の実施の形態の第２の変形例における固体撮像素子の断面図の別の例である。
【図17】本技術の第２の実施の形態における共有ブロックの一構成例を示す回路図である。
【図18】本技術の第２の実施の形態における固体撮像素子の動作の一例を示すタイミングチャートである。
【図19】本技術の第３の実施の形態における共有ブロックの一構成例を示す回路図である。
【図20】本技術の第３の実施の形態の変形例における共有ブロックの一構成例を示す回路図である。
【図21】本技術の第３の実施の形態の変形例における固体撮像素子の断面図の一例である。
【図22】本技術の第３の実施の形態の変形例におけるクリップダイオードを受光側に配置した場合の固体撮像素子の断面図の一例である。
【図23】本技術の第３の実施の形態の変形例におけるクリップダイオードを回路基板に配置した場合の固体撮像素子の断面図の一例である。
【図24】本技術の第４の実施の形態における共有ブロックの一構成例を示す回路図である。
【図25】本技術の第４の実施の形態の変形例における固体撮像素子の断面図の一例である。
【図26】本技術の第４の実施の形態の変形例における固体撮像素子の断面図の別の例である。
【図27】本技術の第５の実施の形態における共有ブロックの一構成例を示す回路図である。
【図28】車両制御システムの概略的な構成例を示すブロック図である。
【図29】撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【0026】
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（分離ダイオードを挿入した例）
２．第２の実施の形態（分離ダイオードを挿入し、選択トランジスタを追加した例）
３．第３の実施の形態（分離ダイオードを挿入し、クリップダイオードを追加した例）
４．第４の実施の形態（分離ダイオードを挿入し、クリップトランジスタを追加した例）
５．第５の実施の形態（分離ダイオードを挿入し、クリップトランジスタを追加して個別に制御する例）
６．移動体への応用例
１．第１の実施の形態（分離ダイオードを挿入した例）
２．第２の実施の形態（分離ダイオードを挿入し、選択トランジスタを追加した例）
３．第３の実施の形態（分離ダイオードを挿入し、クリップダイオードを追加した例）
４．第４の実施の形態（分離ダイオードを挿入し、クリップトランジスタを追加した例）
５．第５の実施の形態（分離ダイオードを挿入し、クリップトランジスタを追加して個別に制御する例）
６．移動体への応用例
【0027】
＜１．第１の実施の形態＞
［測距システムの構成例］
図１は、本技術の第１の実施の形態における測距システム１００の一構成例を示すブロック図である。この測距システム１００は、物体までの距離を測定するものであり、発光源１１０、タイミング生成部１２０および固体撮像素子２００を備える。測距システム１００は、スマートフォン、パーソナルコンピュータや車載機器などに搭載され、距離を測定するために用いられる。
［測距システムの構成例］
図１は、本技術の第１の実施の形態における測距システム１００の一構成例を示すブロック図である。この測距システム１００は、物体までの距離を測定するものであり、発光源１１０、タイミング生成部１２０および固体撮像素子２００を備える。測距システム１００は、スマートフォン、パーソナルコンピュータや車載機器などに搭載され、距離を測定するために用いられる。
【0028】
タイミング生成部１２０は、発光源１１０および固体撮像素子２００を同期して動作させるためのタイミング信号を生成するものである。このタイミング生成部１２０は、タイミング信号として、所定周波数（１００メガヘルツ乃至１０ギガヘルツなど）のクロック信号ＣＬＫｐを生成し、固体撮像素子２００に信号線１２９を介して供給する。また、タイミング生成部１２０は、クロック信号ＣＬＫｐと同期して生成されたクロック信号ＣＬＫｄを発光源１１０に信号線１２８を介して供給する。クロック信号ＣＬＫｄの周波数は、クロック信号ＣＬＫｐの１／Ｐ（Ｐは、整数）である。
【0029】
発光源１１０は、タイミング生成部１２０からのクロック信号ＣＬＫｄに同期して間欠光を照射光として供給するものである。例えば、照射光として近赤外光などが用いられる。
【0030】
固体撮像素子２００は、照射光に対する反射光を受光し、クロック信号ＣＬＫｄの示す発光タイミングから反射光を受光したタイミングまでの往復時間を測定するものである。この固体撮像素子２００は、物体までの距離を往復時間から算出し、その距離を示す距離データを生成して出力する。なお、固体撮像素子２００は、特許請求の範囲に記載の光検出装置の一例である。
【0031】
なお、固体撮像素子２００を測距システム１００に設けているが、この構成に限定されない。固体撮像素子２００を撮像装置などに設けて、画像データの撮像に用いることもできる。
【0032】
［固体撮像素子の構成例］
図２は、本技術の第１の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この固体撮像素子２００は、制御回路２１０、画素アレイ部２２０および信号処理部２３０を備える。固体撮像素子２００内の回路や素子は、例えば、単一の半導体基板に配置される。
図２は、本技術の第１の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この固体撮像素子２００は、制御回路２１０、画素アレイ部２２０および信号処理部２３０を備える。固体撮像素子２００内の回路や素子は、例えば、単一の半導体基板に配置される。
【0033】
画素アレイ部２２０には、Ｌ行×Ｍ列の共有ブロック３００が配列される。ここで、Ｌは、１以上の整数であり、Ｍは２以上の整数である。共有ブロック３００のそれぞれには、一部の回路を共有するＮ（Ｎは、２以上の整数）個の画素が配列される。例えば、画素３０１、３０２、３０３および３０４の４画素が２行×２列で共有ブロック３００に配列される。
【0034】
制御回路２１０は、タイミング生成部１２０からのクロック信号ＣＬＫｐに基づいて画素アレイ部２２０内の画素のそれぞれを制御するものである。
【0035】
信号処理部２３０は、画素からの信号とクロック信号ＣＬＫｐとに基づいて画素ごとに往復時間を測定し、距離を算出するものである。この信号処理部２３０は、距離を示す距離データを測距点に対応する画素群ごとに生成し、それらを外部に出力する。なお、信号処理部２３０は、画素アレイ部２２０内に配置されても構わないし、画素アレイ部２２０の外に配置されても構わない。
【0036】
［共有ブロックの構成例］
図３は、本技術の第１の実施の形態における共有ブロック３００の一構成例を示す回路図である。この共有ブロック３００は、ＳＰＡＤ３１１、３１２、３１３および３１４と、分離ダイオード３２１、３２２、３２３および３２４と、読出し回路３５０とを備える。
図３は、本技術の第１の実施の形態における共有ブロック３００の一構成例を示す回路図である。この共有ブロック３００は、ＳＰＡＤ３１１、３１２、３１３および３１４と、分離ダイオード３２１、３２２、３２３および３２４と、読出し回路３５０とを備える。
【0037】
ＳＰＡＤ３１１乃至３１４は、入射光に対する光電変換により電荷（電子など）を生成し、アバランシェ増倍してカソードから出力するものである。これらのＳＰＡＤのそれぞれのアノードとカソードとの間には、アバランシェ降伏するときの降伏電圧よりも絶対値が大きな逆バイアスが印加されている。また、ＳＰＡＤ３１１乃至３１４のそれぞれのアノードには、逆バイアス電圧ＶＳＰＡＤが印加される。
【0038】
なお、ＳＰＡＤ３１１は、特許請求の範囲に記載の第１のフォトダイオードの一例であり、ＳＰＡＤ３１２は、特許請求の範囲に記載の第２のフォトダイオードの一例である。
【0039】
分離ダイオード３２１は、ＳＰＡＤ３１１のカソードと共有ノード３４９との間に挿入されるダイオードである。この分離ダイオード３２１のカソードは、ＳＰＡＤ３１１のカソードと接続される。分離ダイオード３２２は、ＳＰＡＤ３１２のカソードと共有ノード３４９との間に挿入されるダイオードである。この分離ダイオード３２２のカソードは、ＳＰＡＤ３１２のカソードと接続される。
【0040】
分離ダイオード３２３は、ＳＰＡＤ３１３のカソードと共有ノード３４９との間に挿入されるダイオードである。この分離ダイオード３２３のカソードは、ＳＰＡＤ３１３のカソードと接続される。分離ダイオード３２４は、ＳＰＡＤ３１４のカソードと共有ノード３４９との間に挿入されるダイオードである。この分離ダイオード３２４のカソードは、ＳＰＡＤ３１４のカソードと接続される。
【0041】
なお、分離ダイオード３２１は、特許請求の範囲に記載の第１の分離ダイオードの一例であり、分離ダイオード３２２は、特許請求の範囲に記載の第２の分離ダイオードの一例である。
【0042】
読出し回路３５０は、共有ノード３４９の電圧降下に応じてパルス信号を生成するものである。この読出し回路３５０は、リチャージトランジスタ３５１、アンプ３５２および信号処理回路３５５を備える。
【0043】
リチャージトランジスタ３５１は、制御回路２１０からの制御信号ＣＨＧに従って、ＳＰＡＤ３１１から３１４のそれぞれに充電電流を供給するものである。このリチャージトランジスタ３５１は、電源電圧ＶＤＤと共有ノードとの間に挿入される。また、リチャージトランジスタ３５１として、例えば、ｐＭＯＳ（p-channel Metal Oxide Semiconductor）トランジスタが用いられる。
【0044】
アンプ３５２は、共有ノードの電圧Ｖｉｎを増幅するものである。このアンプ３５２として、例えば、ｐＭＯＳトランジスタ３５３およびｎＭＯＳ（n-channel MOS）トランジスタ３５４からなるインバータが用いられる。これらのトランジスタは、電源電圧ＶＤＤと基準電圧ＶＳＳとの間に直列に挿入される。また、アンプ３５２は、Ｖｉｎを反転増幅した電圧Ｖｏｕｔを信号処理回路３５５に供給する。
【0045】
基準電圧ＶＳＳには、電源電圧ＶＤＤより低い値が設定される。また、逆バイアス電圧ＶＳＰＡＤには、基準電圧ＶＳＳより低い値が設定される。
【0046】
信号処理回路３５５は、電圧Ｖｏｕｔの信号の波形を調整して、パルス信号を生成するものである。この信号処理回路３５５は、パルス信号を信号処理部２３０に供給する。
【0047】
［信号処理部の構成例］
図４は、本技術の第１の実施の形態における信号処理部２３０の一構成例を示すブロック図である。この信号処理部２３０は、共有ブロック３００の列ごと、または、所定数の共有ブロック３００毎にＴＤＣ（Time-to-Digital Converter）２３１および距離計算部２３２を備える。
図４は、本技術の第１の実施の形態における信号処理部２３０の一構成例を示すブロック図である。この信号処理部２３０は、共有ブロック３００の列ごと、または、所定数の共有ブロック３００毎にＴＤＣ（Time-to-Digital Converter）２３１および距離計算部２３２を備える。
【0048】
ＴＤＣ２３１は、クロック信号ＣＬＫｐの示す発光タイミングから、対応する列からのパルス信号の立上り（すなわち、受光タイミング）までの時間を計測するものである。このＴＤＣ２３１は、測定した時間を示すデジタル信号を距離計算部２３２に供給する。
【0049】
距離計算部２３２は、ＴＤＣの結果毎にヒストグラムを蓄積するものである。この距離計算部２３２は、クロック信号ＣＬＫｐよりも低い周波数の周期ごとに、その周期内でＴＤＣ２３１により計測されたヒストグラムを出力する。なお、距離計算部２３２は、次の式を用いて距離Ｄを算出し、その距離Ｄを示す距離データを出力することもある。
Ｄ＝（ｃ×ｄｔ０）／２
上式において、ｃは光速であり、単位は、メートル毎秒（ｍ／ｓ）である。また、距離Ｄの単位は、例えば、メートル（ｍ）であり、往復時間ｄｔ０の単位は、例えば、秒（ｓ）である。
Ｄ＝（ｃ×ｄｔ０）／２
上式において、ｃは光速であり、単位は、メートル毎秒（ｍ／ｓ）である。また、距離Ｄの単位は、例えば、メートル（ｍ）であり、往復時間ｄｔ０の単位は、例えば、秒（ｓ）である。
【0050】
なお、画素アレイ部２２０内に信号処理部２３０を配置することもできる。この場合には、所定数の共有ブロック３００ごとに、その下部にＴＤＣ２３１が配置される。
【0051】
ここで、分離ダイオード３２１から３２４の代わりに、クウェンチ抵抗を挿入した構成を比較例として想定する。
【0052】
［共有ブロックの構成例］
図５は、比較例における共有ブロック３００の一構成例を示す回路図である。この比較例の共有ブロック３００においては、ＳＰＡＤ３１１から３１４のそれぞれのカソードと、共有ノード３４９との間に、クウェンチ抵抗が挿入される。
図５は、比較例における共有ブロック３００の一構成例を示す回路図である。この比較例の共有ブロック３００においては、ＳＰＡＤ３１１から３１４のそれぞれのカソードと、共有ノード３４９との間に、クウェンチ抵抗が挿入される。
【0053】
図６は、比較例における共有ブロック内の電流の方向を説明するための図である。同図におけるａおよびｂでは、説明の便宜上、ＳＰＡＤ３１３および３１４と、対応する２つのクウェンチ抵抗とを省略している。
【0054】
同図におけるａは、アバランシェ増倍の開始（言い換えれば、発火）からクウェンチまでの間の電流の方向の一例を示す。同図におけるａにおいて、ＳＰＡＤ３１２に光子が入射し、その一方でＳＰＡＤ３１１には光子が入射していないものとする。このとき、ＳＰＡＤ３１２は発火し、そのカソードからアノードへの逆バイアス方向に電流が流れ、クウェンチ抵抗によりＳＰＡＤ３１２のカソード電圧が降下する。そして、逆バイアスがブレークダウン電圧に達すると、ＳＰＡＤ３１２のアバランシェ増倍が停止（言い換えれば、クウェンチ）する。
【0055】
一方、光子が入射しないＳＰＡＤ３１１のカソード電圧は、当初は降下しておらず、初期状態のＶＤＤのままである。このため、ＳＰＡＤ３１１のカソードと、ＳＰＡＤ３１２のカソードとの間の電位差により、ＳＰＡＤ３１１から共有ノード３４９へ順方向に電流が流れてしまう。この電流により、ＳＰＡＤ３１２の発火に引きずられて、発火していないＳＰＡＤ３１１のカソード電圧も降下してしまう。同図におけるａの白抜きの矢印は、電流の方向を示す。
【0056】
同図におけるｂは、クウェンチ直後からリチャージ完了までの間の電流の方向を示す。カソード電圧の降下に応じてパルス信号が立ち上がり、その立ち上がりに応じて制御回路２１０（不図示）は、制御信号ＣＨＧをハイレベルからローレベルに遷移させる。これにより、リチャージトランジスタ３５１がオン状態に移行して、ＶＤＤからＳＰＡＤ３１１および３１２への充電電流の供給、すなわちリチャージが開始される。同図におけるｂの白抜きの矢印は、電流の方向を示す。リチャージによりＳＰＡＤ３１１および３１２のそれぞれのカソード電圧は上昇し、元のＶＤＤに達した時点でリチャージが完了する。
【0057】
上述したように、比較例ではＳＰＡＤ３１２の発火に引きずられて、発火していないＳＰＡＤ３１１のカソード電圧も降下し、そのカソードから、充電された電荷が放電してしまう。このため、ＳＰＡＤ３１１のカソード電圧が降下しない場合と比較して、クウェンチからリチャージ完了までのリチャージ時間が長くなり、その分だけ消費電力が増大してしまう。
【0058】
図７は、第１の実施の形態における共有ブロック３００内の電流の方向を説明するための図である。同図におけるａおよびｂでは、説明の便宜上、ＳＰＡＤ３１３および３１４と、分離ダイオード３２３および３２４とを省略している。
【0059】
同図におけるａは、発火からクウェンチまでの間の電流の方向の一例を示す。ＳＰＡＤ３１２が発火すると、比較例と同様に逆バイアス方向に電流が流れる。一方、ＳＰＡＤ３１２のカソードと、共有ノード３４９との間の分離ダイオード３２２の整流作用により、ＳＰＡＤ３１１から共有ノード３４９への順方向の電流が抑制される。このため、発火していないＳＰＡＤ３１１のカソードの電圧降下が抑制される。
【0060】
同図におけるｂは、クウェンチ直後からリチャージ完了までの間の電流の方向を示す。第１の実施の形態においても比較例と同様にＶＤＤからＳＰＡＤ３１１および３１２への充電電流が供給される。
【0061】
第１の実施の形態では、発火していないＳＰＡＤ３１１のカソードの電圧降下が抑制されるため、そのようなＳＰＡＤのカソード電圧が降下してしまう比較例よりもリチャージ時間が短くなり、消費電力が低減する。
【0062】
また、同図に例示するように、発火したＳＰＡＤに流れる電流、および、充電電流は、分離ダイオード３２１等の順方向であるため、妨げられない。一方で、発火していないＳＰＡＤから流れる電流は逆方向であるため、分離ダイオード３２１等により遮断される。
【0063】
［固体撮像素子の動作例］
図８は、比較例における固体撮像素子２００の動作の一例を示すタイミングチャートである。同図においてＶｃａ１は、ＳＰＡＤ３１１のカソード電圧を示し、Ｖｃａ２は、ＳＰＡＤ３１２のカソード電圧を示す。Ｖｉｎは、共有ノード３４９（言い換えれば、アンプ３５２の入力ノード）の電圧を示し、Ｖｏｕｔは、アンプ３５２の出力ノードの電圧を示す。以降においても同様である。
図８は、比較例における固体撮像素子２００の動作の一例を示すタイミングチャートである。同図においてＶｃａ１は、ＳＰＡＤ３１１のカソード電圧を示し、Ｖｃａ２は、ＳＰＡＤ３１２のカソード電圧を示す。Ｖｉｎは、共有ノード３４９（言い換えれば、アンプ３５２の入力ノード）の電圧を示し、Ｖｏｕｔは、アンプ３５２の出力ノードの電圧を示す。以降においても同様である。
【0064】
タイミングＴ１において、ＳＰＡＤ３１１に光子が入射し、その時点でＳＰＡＤ３１２には入射していないものとする。このとき、ＳＰＡＤ３１１のアバランシェ増倍により、カソード電圧Ｖｃａ１が降下し、タイミングＴ３でクウェンチする。また、比較例では、上述したように発火したＳＰＡＤ３１１に引きずられて、発火していないＳＰＡＤ３１２のカソード電圧Ｖｃａ２も降下してしまう。
【0065】
また、共有ノード３４９の電圧Ｖｉｎも同様に降下し、その降下に応じてタイミングＴ２でアンプ３５２の出力する電圧Ｖｏｕｔが立ち上がる。
【0066】
そして、リチャージによりカソード電圧Ｖｃａ１およびＶｃａ２が上昇し、タイミングＴ５でリチャージが完了する。また、電圧Ｖｉｎも同様に上昇し、その上昇に応じてタイミングＴ４で電圧Ｖｏｕｔが立ち下がる。
【0067】
次に、タイミングＴ６において、ＳＰＡＤ３１２に光子が入射し、その時点でＳＰＡＤ３１１には入射していないものとする。このとき、ＳＰＡＤ３１２のアバランシェ増倍により、カソード電圧Ｖｃａ２が降下し、タイミングＴ８でクウェンチする。また、発火したＳＰＡＤ３１２に引きずられて、発火していないＳＰＡＤ３１１のカソード電圧Ｖｃａ１も降下してしまう。
【0068】
また、電圧Ｖｉｎも同様に降下し、その降下に応じてタイミングＴ７で電圧Ｖｏｕｔが立ち上がる。
【0069】
そして、リチャージによりカソード電圧Ｖｃａ１およびＶｃａ２が上昇し、タイミングＴ１０でリチャージが完了する。また、電圧Ｖｉｎも同様に上昇し、その上昇に応じてタイミングＴ９で電圧Ｖｏｕｔが立ち下がる。
【0070】
図９は、本技術の第１の実施の形態における固体撮像素子２００の動作の一例を示すタイミングチャートである。
【0071】
タイミングＴ１において、ＳＰＡＤ３１１に光子が入射し、その時点でＳＰＡＤ３１２には入射していないものとする。このとき、ＳＰＡＤ３１１のアバランシェ増倍により、カソード電圧Ｖｃａ１が降下し、タイミングＴ３でクウェンチする。一方、第１の実施の形態では、分離ダイオード３２２により、発火していないＳＰＡＤ３１２のカソード電圧Ｖｃａ２の降下が抑制される。
【0072】
また、カソード電圧Ｖｃａ１の降下に伴って共有ノード３４９の電圧Ｖｉｎが降下し、その降下に応じてタイミングＴ２で電圧Ｖｏｕｔが立ち上がる。
【0073】
そして、リチャージによりカソード電圧Ｖｃａ１が上昇し、タイミングＴ５'でリチャージが完了する。また、電圧Ｖｉｎも同様に上昇し、その上昇に応じてタイミングＴ４'で電圧Ｖｏｕｔが立ち下がる。
【0074】
次に、タイミングＴ６において、ＳＰＡＤ３１２に光子が入射し、その時点でＳＰＡＤ３１１には入射していないものとする。このとき、ＳＰＡＤ３１２のアバランシェ増倍により、カソード電圧Ｖｃａ２が降下し、タイミングＴ８でクウェンチする。一方、第１の実施の形態では、分離ダイオード３２１により、発火していないＳＰＡＤ３１１のカソード電圧Ｖｃａ１の降下が抑制される。
【0075】
また、カソード電圧Ｖｃａ２の降下に伴って共有ノード３４９の電圧Ｖｉｎが降下し、その降下に応じてタイミングＴ７で電圧Ｖｏｕｔが立ち上がる。
【0076】
そして、リチャージによりカソード電圧Ｖｃａ２が上昇し、タイミングＴ１０'でリチャージが完了する。また、電圧Ｖｉｎも同様に上昇し、その上昇に応じてタイミングＴ９'で電圧Ｖｏｕｔが立ち下がる。
【0077】
同図に例示したように、第１の実施の形態では、分離ダイオード３２１等により画素が分離され、発火していないＳＰＡＤのカソード電圧の降下が抑制されるため、比較例よりもリチャージ時間が短くなる。同図においては、タイミングＴ３からＴ５'までのリチャージ時間と、タイミングＴ８からＴ１０'のリチャージ時間とが図８に例示した比較例よりも短くなる。これにより、比較例と比較して消費電力を低減することができる。
【0078】
なお、図１０に例示するように、ＳＰＡＤのアノード、カソードの接続先を逆にすることもできる。同図においては、ＳＰＡＤ３１１から３１４のそれぞれのアノードと共有ノード３４９との間に、分離ダイオード３２１から３２４が挿入され、ＳＰＡＤ３１１等のアノードと、分離ダイオード３２１等のアノードとが接続される。また、ｎＭＯＳトランジスタ３５４は、ＶＤＤ側に接続され、リチャージトランジスタ３５１およびｐＭＯＳトランジスタ３５３は、ＶＳＳ側に接続される。
【0079】
このように、本技術の第１の実施の形態によれば、ＳＰＡＤ３１１等のカソードに分離ダイオード３２１等のカソードを接続したため、発火していないＳＰＡＤのカソード電圧の降下を抑制することができる。これにより、消費電力を低減することができる。
【0080】
［第１の変形例］
上述の第１の実施の形態では、固体撮像素子２００の回路や素子を単一の半導体基板に配置していたが、この構成では画素の微細化が困難になるおそれがある。この第１の実施の形態の第１の変形例における固体撮像素子２００は、積層した２枚の基板に回路や素子を配置する点において第１の実施の形態と異なる。
上述の第１の実施の形態では、固体撮像素子２００の回路や素子を単一の半導体基板に配置していたが、この構成では画素の微細化が困難になるおそれがある。この第１の実施の形態の第１の変形例における固体撮像素子２００は、積層した２枚の基板に回路や素子を配置する点において第１の実施の形態と異なる。
【0081】
図１１は、本技術の第１の実施の形態の第１の変形例における固体撮像素子２００の積層構造の一例を示す図である。この第１の実施の形態の第１の変形例における固体撮像素子２００は、積層された画素基板２０１および回路基板２０２を備える。以下、回路基板２０２から画素基板２０１への方向を「上」の方向とする。また、画素基板２０１および回路基板２０２は、Ｃｕ－Ｃｕ接続やＡｕマイクロバンプにより電気的に接続される。
【0082】
画素基板２０１は、ＳＰＡＤ３１１などの複数のＳＰＡＤが配列された受光層２０５を含む。画素基板２０１において、受光層２０５の下側には、ポリシリコン層などの配線層２０６が形成される。配線層２０６は、ダイオード層２０７を含む。このダイオード層２０７に、分離ダイオード３２１などの複数の分離ダイオードが配置される。
【0083】
また、回路基板２０２には、読出し回路３５０、ＴＤＣ２３１や、ヒストグラムを生成する距離計算部２３２などの後段回路２０８が配置される。ダイオード層２０７は、例えば、貫通ビア３６１により、後段回路２０８と電気的に接続される。なお、固体撮像素子２００を撮像に用いる場合には、後段回路２０８内に、光子を計数するカウンタなどが配置される。
【0084】
同図に例示するように、積層した２枚の基板に回路や素子を分散して配置することにより、画素の微細化が容易になる。
【0085】
なお、図１２に例示するように、ダイオード層２０７を回路基板２０２に配置することもできる。
【0086】
このように、本技術の第１の実施の形態の第１の変形例によれば、積層した画素基板２０１および回路基板２０２に回路や素子を配置したため、第１の実施の形態よりも画素の微細化が容易になる。
【0087】
［第２の変形例］
上述の第１の実施の形態では、固体撮像素子２００の回路や素子を単一の半導体基板に配置していたが、この構成では画素の微細化が困難になるおそれがある。この第１の実施の形態の第２の変形例における固体撮像素子２００は、積層した３枚の基板に回路や素子を配置する点において第１の実施の形態と異なる。
上述の第１の実施の形態では、固体撮像素子２００の回路や素子を単一の半導体基板に配置していたが、この構成では画素の微細化が困難になるおそれがある。この第１の実施の形態の第２の変形例における固体撮像素子２００は、積層した３枚の基板に回路や素子を配置する点において第１の実施の形態と異なる。
【0088】
図１３は、本技術の第１の実施の形態の第２の変形例における固体撮像素子２００の積層構造の一例を示す図である。この第１の実施の形態の第２の変形例における固体撮像素子２００は、積層された画素基板２０１、回路基板２０２および回路基板２０３を備える。回路基板２０３は、回路基板２０２の下側に配置される。また、これらの３枚の基板は、Ｃｕ－Ｃｕ接続やＡｕマイクロバンプにより電気的に接続される。
【0089】
なお、回路基板２０２は、特許請求の範囲に記載の第１の回路基板の一例であり、回路基板２０３は、特許請求の範囲に記載の第２の回路基板の一例である。
【0090】
画素基板２０１の受光層２０５には、ＳＰＡＤ３１１などの複数のＳＰＡＤが配列される。また、画素基板２０１の配線層２０６には、ダイオード層２０７が配置される。
【0091】
回路基板２０２には、読出し回路３５０のうち、アンプ３５２およびリチャージトランジスタ３５１が配置される。ダイオード層２０７は、貫通ビア３６１により、アンプ３５２およびリチャージトランジスタ３５１と接続される。回路基板２０３には、アンプ３５２およびリチャージトランジスタ３５１の後段のＴＤＣ２３１などの回路が後段回路２０８として配置される。
【0092】
同図に例示するように、積層した３枚の基板に回路や素子を分散して配置することにより、画素の微細化が容易になる。
【0093】
なお、図１４に例示するように、アンプ３５２およびリチャージトランジスタ３５１を、貫通ビア３６１により後段回路２０８と接続することもできる。
【0094】
【0095】
図１５の太枠で囲った部分は、ＳＰＡＤ３１１を示す。このＳＰＡＤ３１１のカソード３１１－２が配線層２０６内の分離ダイオード３２１のカソードと接続される。また、逆バイアス電圧ＶＳＰＡＤのノードは、回路基板２０２に設けられ、その逆バイアス電圧ＶＳＰＡＤにＳＰＡＤ３１１のアノード３１１－１が接続される。
【0096】
なお、図１６に例示するように、分離ダイオード３２１などの複数の分離ダイオードを回路基板２０２に配置することもできる。
【0097】
このように、本技術の第１の実施の形態の第２の変形例によれば、積層した画素基板２０１、回路基板２０２および回路基板２０３に回路や素子を配置したため、第１の実施の形態よりも画素の微細化が容易になる。
【0098】
＜２．第２の実施の形態＞
上述の第１の実施の形態では、ワイヤードＯＲの接続により読出し回路３５０を共有する４画素のうち１つ以上が光子を受光した場合に、読出し回路３５０がパルス信号を生成していたが、この構成では、空間解像度が不足することがある。この第２の実施の形態における固体撮像素子２００は、共有ノード３４９と各ＳＰＡＤとの間の経路を個別に開閉する点において第１の実施の形態と異なる。
上述の第１の実施の形態では、ワイヤードＯＲの接続により読出し回路３５０を共有する４画素のうち１つ以上が光子を受光した場合に、読出し回路３５０がパルス信号を生成していたが、この構成では、空間解像度が不足することがある。この第２の実施の形態における固体撮像素子２００は、共有ノード３４９と各ＳＰＡＤとの間の経路を個別に開閉する点において第１の実施の形態と異なる。
【0099】
図１７は、本技術の第２の実施の形態における共有ブロック３００の一構成例を示す回路図である。この第２の実施の形態における共有ブロック３００は、選択トランジスタ３３１、３３２、３３３および３３４と、スイッチトランジスタ３５６とをさらに備える点において第１の実施の形態と異なる。これらのトランジスタとして、例えば、ｐＭＯＳトランジスタが用いられる。
【0100】
選択トランジスタ３３１は、制御回路２１０からの選択信号ＳＥＬ１に従って、分離ダイオード３２１と共有ノード３４９との間の経路を開閉するものである。選択トランジスタ３３２は、制御回路２１０からの選択信号ＳＥＬ２に従って、分離ダイオード３２２と共有ノード３４９との間の経路を開閉するものである。選択トランジスタ３３３は、制御回路２１０からの選択信号ＳＥＬ３に従って、分離ダイオード３２３と共有ノード３４９との間の経路を開閉するものである。選択トランジスタ３３４は、制御回路２１０からの選択信号ＳＥＬ４に従って、分離ダイオード３２４と共有ノード３４９との間の経路を開閉するものである。
【0101】
スイッチトランジスタ３５６は、制御回路２１０からの制御信号ＳＷに従って、リチャージトランジスタ３５１と電源電圧ＶＤＤとの間の経路を開閉するものである。
【0102】
制御回路２１０は、選択トランジスタ３３１乃至３３４のそれぞれを制御信号ＳＥＬ１乃至ＳＥＬ４により個別にオンオフすることができる。共有ブロック３００内の４画素のうち、対応する選択トランジスタがオン状態（言い換えれば、閉状態）の画素を、選択された画素、あるいは、有効な画素と称する。一方、対応する選択トランジスタがオフ状態（言い換えれば、開状態）の画素を、非選択の画素、あるいは、無効な画素と称する。
【0103】
４画素の一部が選択された場合、その選択された（すなわち、有効な）画素のカソード電圧の降下に応じて読出し回路３５０がパルス信号を生成する。一方、非選択の（すなわち、無効な）画素のカソード電圧が降下しても、選択された画素のカソード電圧が降下しない限りは、パルス信号が生成されない。
【0104】
また、制御回路２１０は、スイッチトランジスタ３５６をオフ状態に制御することにより、共有ブロック３００全体を無効にするとともに充電電流を遮断することができる。
【0105】
図１８は、本技術の第２の実施の形態における固体撮像素子２００の動作の一例を示すタイミングチャートである。同図におけるａは、受光パワーおよび選択信号の変動を示す。同図におけるｂは、有効な画素と無効な画素とを示す。
【0106】
同図におけるａに例示するように、タイミングＴ１１からＴ１２までの期間内に制御回路２１０は、選択信号ＳＥＬ１乃至ＳＥＬ４のうち選択信号ＳＥＬ１のみをローレベルにする。また、この期間内に発光源１１０（不図示）は、間欠光を照射光として照射し、ＳＰＡＤ３１１乃至３１４は、その照射光に対する反射光を受光する。
【0107】
また、同図におけるｂに例示するように、タイミングＴ１１からＴ１２までの期間内に４画素のうち画素３０１のみが有効になる。
【0108】
続いて、同図におけるａに例示するように、タイミングＴ１３からＴ１４までの期間内に制御回路２１０は、選択信号ＳＥＬ２のみをローレベルにする。
【0109】
同図におけるｂに例示するように、タイミングＴ１３からＴ１４までの期間内に画素３０２のみが有効になる。
【0110】
続いて、同図におけるａに例示するように、タイミングＴ１５からＴ１６までの期間内に制御回路２１０は、選択信号ＳＥＬ３のみをローレベルにする。
【0111】
同図におけるｂに例示するように、タイミングＴ１５からＴ１６までの期間内に画素３０３のみが有効になる。
【0112】
続いて、同図におけるａに例示するように、タイミングＴ１７からＴ１８までの期間内に制御回路２１０は、選択信号ＳＥＬ４のみをローレベルにする。
【0113】
同図におけるｂに例示するように、タイミングＴ１７からＴ１８までの期間内に画素３０４のみが有効になる。以降も同様に、画素３０１乃至３０４が１つずつ順に選択される。
【0114】
なお、同図では、制御回路２１０は、４画素のうち１画素を有効にしているが、同時に２画素や３画素を有効にすることもできるし、４画素全体を有効にすることもできる。４画素の一部を有効にすることにより、４画素全体を有効にした場合と比較して、距離データの空間解像度を向上させることができる。
【0115】
また、第２の実施の形態に、第１の実施の形態の第１、第２の変形例の積層構造を適用することができる。
【0116】
このように、本技術の第２の実施の形態によれば、共有ノード３４９とＳＰＡＤ３１１乃至３１４との間に選択トランジスタ３３１乃至３３４を挿入したため、一部の画素を有効にして空間解像度を向上させることができる。
【0117】
＜３．第３の実施の形態＞
上述の第２の実施の形態では、制御回路２１０が各画素を個別に有効にしていたが、４画素の一部を有効にした際に無効な画素に光子が入射して光電変換によりカソード電圧が低下することがある。この場合、その無効な画素のカソード電圧が下がり続け、読出し回路３５０内のリチャージトランジスタ３５１、アンプ３５２やスイッチトランジスタ３５６の耐圧を超えて素子が破壊されるおそれがある。この第３の実施の形態における固体撮像素子２００は、クリップ回路により無効な画素のカソード電圧を固定する点において第２の実施の形態と異なる。
上述の第２の実施の形態では、制御回路２１０が各画素を個別に有効にしていたが、４画素の一部を有効にした際に無効な画素に光子が入射して光電変換によりカソード電圧が低下することがある。この場合、その無効な画素のカソード電圧が下がり続け、読出し回路３５０内のリチャージトランジスタ３５１、アンプ３５２やスイッチトランジスタ３５６の耐圧を超えて素子が破壊されるおそれがある。この第３の実施の形態における固体撮像素子２００は、クリップ回路により無効な画素のカソード電圧を固定する点において第２の実施の形態と異なる。
【0118】
図１９は、本技術の第３の実施の形態における共有ブロック３００の一構成例を示す回路図である。この第３の実施の形態における共有ブロック３００は、クリップ回路３４１、３４２、３４３および３４４をさらに備える点において第２の実施の形態と異なる。
【0119】
クリップ回路３４１は、ＳＰＡＤ３１１のカソード電圧を固定するものである。クリップ回路３４２は、ＳＰＡＤ３１２のカソード電圧を固定するものである。クリップ回路３４３は、ＳＰＡＤ３１３のカソード電圧を固定するものである。クリップ回路３４４は、ＳＰＡＤ３１４のカソード電圧を固定するものである。
【0120】
クリップ回路３４１は、例えば、ＳＰＡＤ３１１のカソードにカソードが接続されたクリップダイオード３４１－１を備える。クリップ回路３４２は、例えば、ＳＰＡＤ３１２のカソードにカソードが接続されたクリップダイオード３４２－１を備える。クリップ回路３４３は、例えば、ＳＰＡＤ３１３のカソードにカソードが接続されたクリップダイオード３４３－１を備える。クリップ回路３４４は、例えば、ＳＰＡＤ３１４のカソードにカソードが接続されたクリップダイオード３４４－１を備える。
【0121】
これらのクリップダイオード３４１－１から３４４－１のそれぞれのアノードには、クリップ電圧ＶＣＬＩＰが印加される。クリップ電圧ＶＣＬＩＰには、共有ブロック３００内のトランジスタに、その耐圧を超える電圧が印加されない程度の電圧が設定される。例えば、逆バイアス電圧ＶＳＰＡＤより高く、電源電圧ＶＤＤより低い値が設定される。クリップ電圧ＶＣＬＩＰと基準電圧ＶＳＳとの間の大小関係は任意である。
【0122】
なお、クリップ回路３４１は、特許請求の範囲に記載の第１のクリップ回路の一例であり、クリップ回路３４２は、特許請求の範囲に記載の第２のクリップ回路の一例である。クリップダイオード３４１－１は、特許請求の範囲に記載の第１のクリップダイオードの一例であり、クリップダイオード３４２－１は、特許請求の範囲に記載の第２のクリップダイオードの一例である。
【0123】
選択トランジスタ３３１がオフ状態（言い換えれば、画素３０１が無効）であっても、クリップ回路３４１がＳＰＡＤ３１１のカソード電圧をクリップ電圧ＶＣＬＩＰに固定する。このため、光子が無効な画素に入射しても、その画素のカソード電圧の降下を抑制することができる。これにより、読出し回路３５０内のリチャージトランジスタ３５１、アンプ３５２やスイッチトランジスタ３５６などの素子の破壊を防止し、素子の破壊による不良を抑制することができる。他の画素についても同様である。
【0124】
このように、本技術の第３の実施の形態によれば、クリップダイオード３４１－１等が対応するカソード電圧を固定するため、素子の破壊を防止することができる。
【0125】
［変形例］
上述の第３の実施の形態では、固体撮像素子２００の回路や素子を単一の半導体基板に配置していたが、この構成では画素の微細化が困難になるおそれがある。この第３の実施の形態の変形例における固体撮像素子２００は、積層した複数の基板に回路や素子を配置する点において第３の実施の形態と異なる。
上述の第３の実施の形態では、固体撮像素子２００の回路や素子を単一の半導体基板に配置していたが、この構成では画素の微細化が困難になるおそれがある。この第３の実施の形態の変形例における固体撮像素子２００は、積層した複数の基板に回路や素子を配置する点において第３の実施の形態と異なる。
【0126】
図２０は、本技術の第３の実施の形態の変形例における共有ブロック３００の一構成例を示す回路図である。この第３の実施の形態の変形例の固体撮像素子２００は、例えば、積層された画素基板２０１および回路基板２０２を備える。
【0127】
ＳＰＡＤ３１１乃至３１４と、分離ダイオード３２１乃至３２４と、クリップダイオード３４１－１乃至３４４－１とは、画素基板２０１に配置される。また、選択トランジスタ３３１乃至３３４と、読出し回路３５０以降の回路は回路基板２０２に配置される。
【0128】
なお、積層された画素基板２０１、回路基板２０２および回路基板２０３に回路や素子を配置することもできる。
【0129】
その際、図２１に例示するように、分離ダイオード３２１などの複数の分離ダイオードと、クリップダイオード３４１－１などの複数のクリップダイオードとを配線層２０６に配置することができる。この場合、ＳＰＡＤのカソードに接続されたｎ型半導体を分離ダイオードおよびクリップダイオードで共有し、それぞれのカソードとして用いることができる。
【0130】
あるいは、図２２に例示するように、分離ダイオード３２１などの複数の分離ダイオードを配線層２０６に配置し、クリップダイオード３４１－１などの複数のクリップダイオードを受光層２０５に配置することもできる。
【0131】
もしくは、図２３に例示するように、分離ダイオード３２１などの複数の分離ダイオードを配線層２０６に配置し、クリップダイオード３４１－１などの複数のクリップダイオードを回路基板２０２に配置することもできる。
【0132】
また、上述の図２１から図２３のそれぞれにおいて、回路基板２０３を削減し、２枚の基板に回路や素子を配置することもできる。また、図２１から図２３のそれぞれにおいて、アンプ３５２およびリチャージトランジスタ３５１は、例えば、回路基板２０２に配置される。
【0133】
このように、本技術の第３の実施の形態の変形例によれば、積層した複数の基板に回路や素子を配置したため、画素の微細化が容易になる。
【0134】
＜４．第４の実施の形態＞
上述の第３の実施の形態では、クリップダイオードによりカソード電圧を固定していたが、クリップダイオードの代わりにトランジスタを用いることもできる。この第４の実施の形態における固体撮像素子２００は、トランジスタによりカソード電圧を固定する点において第３の実施の形態と異なる。
上述の第３の実施の形態では、クリップダイオードによりカソード電圧を固定していたが、クリップダイオードの代わりにトランジスタを用いることもできる。この第４の実施の形態における固体撮像素子２００は、トランジスタによりカソード電圧を固定する点において第３の実施の形態と異なる。
【0135】
図２４は、本技術の第４の実施の形態における共有ブロック３００の一構成例を示す回路図である。この第４の実施の形態における共有ブロック３００は、クリップ回路３４１乃至３４４のそれぞれが、クリップダイオードの代わりに、クリップトランジスタ３４１－２乃至３４４－２を備える点において第３の実施の形態と異なる。
【0136】
クリップトランジスタ３４１－２のソースは、ＳＰＡＤ３１１のカソードに接続され、ドレインにはクリップ電圧ＶＣＬＩＰが印加される。また、クリップトランジスタ３４１－２のゲートおよびドレインが短絡される。すなわち、クリップトランジスタ３４１－２は、ダイオード接続される。クリップトランジスタ３４２－２、３４３－２および３４４－２についても同様である。
【0137】
このように、本技術の第４の実施の形態によれば、クリップトランジスタ３４１－２等が対応するカソード電圧を固定するため、素子の破壊を防止することができる。
【0138】
［変形例］
上述の第４の実施の形態では、固体撮像素子２００の回路や素子を単一の半導体基板に配置していたが、この構成では画素の微細化が困難になるおそれがある。この第４の実施の形態の変形例における固体撮像素子２００は、積層した複数の基板に回路や素子を配置する点において第４の実施の形態と異なる。
上述の第４の実施の形態では、固体撮像素子２００の回路や素子を単一の半導体基板に配置していたが、この構成では画素の微細化が困難になるおそれがある。この第４の実施の形態の変形例における固体撮像素子２００は、積層した複数の基板に回路や素子を配置する点において第４の実施の形態と異なる。
【0139】
図２５は、本技術の第４の実施の形態の変形例における固体撮像素子２００の断面図の一例である。この第４の実施の形態の変形例の固体撮像素子２００は、例えば、積層された画素基板２０１、回路基板２０２および回路基板２０３を備える。
【0140】
例えば、同図に例示するように、分離ダイオード３２１などの複数の分離ダイオードを配線層２０６に配置し、クリップトランジスタ３４１－２などの複数のクリップトランジスタを受光層２０５に配置することができる。
【0141】
あるいは、図２６に例示するように、分離ダイオード３２１などの複数の分離ダイオードを配線層２０６に配置し、クリップトランジスタ３４１－２などの複数のクリップトランジスタを回路基板２０２に配置することもできる。
【0142】
【0143】
このように、本技術の第４の実施の形態の変形例によれば、積層した複数の基板に回路や素子を配置したため、画素の微細化が容易になる。
【0144】
＜５．第５の実施の形態＞
上述の第４の実施の形態では、クリップトランジスタ３４１－２等をダイオード接続していたが、これらのトランジスタを個別に制御することもできる。この第５の実施の形態における固体撮像素子２００は、クリップトランジスタ３４１－２等のそれぞれのゲートに制御信号を供給する点において第４の実施の形態と異なる。
上述の第４の実施の形態では、クリップトランジスタ３４１－２等をダイオード接続していたが、これらのトランジスタを個別に制御することもできる。この第５の実施の形態における固体撮像素子２００は、クリップトランジスタ３４１－２等のそれぞれのゲートに制御信号を供給する点において第４の実施の形態と異なる。
【0145】
図２７は、本技術の第５の実施の形態における共有ブロック３００の一構成例を示す回路図である。この第５の実施の形態における共有ブロック３００は、クリップトランジスタ３４１－２乃至３４４－２のそれぞれのゲートに、制御回路２１０からの制御信号ＣＬＰ１乃至ＣＬＰ４が入力される点において第４の実施の形態と異なる。
【0146】
制御信号ＣＬＰ１乃至ＣＬＰ４のそれぞれには、クリップ電圧ＶＣＬＩＰと、対応するクリップトランジスタをオン状態にする所定のオン電圧とのいずれかが設定される。制御回路２１０は、選択トランジスタ３３１乃至３３４のいずれか１つ以上をオフ状態にした場合、オフ状態の選択トランジスタに対応するクリップトランジスタの制御信号をクリップ電圧ＶＣＬＩＰにする。オン状態の選択トランジスタに対応するクリップトランジスタの制御信号は、所定のオン電圧に制御される。これにより、オフ状態の選択トランジスタに対応するＳＰＡＤのカソード電圧が固定され、選択トランジスタ３３１等のリーク電流による無効な画素のカソード電圧の上昇を抑制することができる。無効な画素のＳＰＡＤが発火すると、電流はＶＳＰＡＤ側に流れるために消費電力が増大してしまうが、リーク電流による無効な画素のカソードの充電を防止することにより、消費電力の増大を抑制することができる。
【0147】
なお、第５の実施の形態に、第４の実施の形態の変形例を適用することができる。
【0148】
このように、本技術の第５の実施の形態によれば、制御回路２１０がクリップトランジスタ３４１－２等のそれぞれに制御信号を供給するため、無効な画素のカソード電圧を個別に固定することができる。
【0149】
＜５．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【0150】
図２８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【0151】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２８に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
【0152】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【0153】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【0154】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【0155】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【0156】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【0157】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
【0158】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0159】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【0160】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【0161】
図２９は、撮像部１２０３１の設置位置の例を示す図である。
【0162】
図２９では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【0163】
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【0164】
なお、図２９には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【0165】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【0166】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0167】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【0168】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【0169】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図２の固体撮像素子２００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、システムの消費電力を低減することができる。
【0170】
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
【0171】
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
【0172】
なお、本技術は以下のような構成もとることができる。
（１）第１のフォトダイオードと、
第２のフォトダイオードと、
所定の共有ノードの電圧降下に応じてパルス信号を生成する読出し回路と、
前記第１のフォトダイオードのアノードおよびカソードのうち一方の端子と前記共有ノードとの間に挿入され、前記一方の端子と極性が同一の端子が前記一方の端子に接続された第１の分離ダイオードと、
前記第２のフォトダイオードのアノードおよびカソードのうち一方の端子と前記共有ノードとの間に挿入され、前記一方の端子と極性が同一の端子が前記一方の端子に接続された第２の分離ダイオードと
を具備する光検出装置。
（２）前記第１および第２のフォトダイオードは所定の画素基板内の受光層に配置され、
前記読出し回路は、第１の回路基板に配置される
前記（１）記載の光検出装置。
（３）第２の回路基板に配置された信号処理部をさらに具備する
前記（２）記載の光検出装置。
（４）前記第１および第２の分離ダイオードは、前記第１の回路基板に配置される
前記（２）または（３）に記載の光検出装置。
（５）前記第１および第２の分離ダイオードは前記画素基板内の配線層に配置される
前記（２）または（３）に記載の光検出装置。
（６）前記第１の分離ダイオードと前記共有ノードとの間の経路を開閉する第１の選択トランジスタと、
前記第２の分離ダイオードと前記共有ノードとの間の経路を開閉する第２の選択トランジスタと
をさらに具備する前記（２）から（５）のいずれかに記載の光検出装置。
（７）前記第１のフォトダイオードのカソード電圧を固定する第１のクリップ回路と、
前記第２のフォトダイオードのカソード電圧を固定する第２のクリップ回路と
をさらに具備する前記（６）記載の光検出装置。
（８）前記第１のクリップ回路は第１のクリップダイオードを備え、
前記第２のクリップ回路は第２のクリップダイオードを備える
前記（７）記載の光検出装置。
（９）前記第１および第２のクリップダイオードは前記画素基板内の配線層に配置される
前記（８）記載の光検出装置。
（１０）前記第１および第２のクリップダイオードは前記受光層に配置される
前記（８）記載の光検出装置。
（１１）前記第１および第２のクリップダイオードは前記第１の回路基板に配置される
前記（８）記載の光検出装置。
（１２）前記第１のクリップ回路は第１のクリップトランジスタを備え、
前記第２のクリップ回路は第２のクリップトランジスタを備える
前記（７）記載の光検出装置。
（１３）前記第１および第２のクリップトランジスタのそれぞれは、ダイオード接続される
前記（１２）記載の光検出装置。
（１４）前記第１のクリップトランジスタは、第１の制御信号に従って前記第１のフォトダイオードのカソード電圧を固定し、
前記第１のクリップトランジスタは、第２の制御信号に従って前記第２のフォトダイオードのカソード電圧を固定する
前記（１２）記載の光検出装置。
（１５）前記第１および第２のクリップトランジスタは前記受光層に配置される
前記（１２）から前記（１４）のいずれかに記載の光検出装置。
（１６）前記第１および第２のクリップトランジスタは前記回路基板に配置される
前記（１２）から前記（１４）のいずれか記載の光検出装置。
（１７）前記第１のフォトダイオードのカソードと前記第１の分離ダイオードのカソードとが接続され、
前記第１のフォトダイオードのカソードと前記第１の分離ダイオードのカソードとが接続される
前記（１）から（１６）のいずれかに記載の光検出装置。
（１８）前記第１のフォトダイオードのアノードと前記第１の分離ダイオードのアノードとが接続され、
前記第１のフォトダイオードのアノードと前記第１の分離ダイオードのアノードとが接続される
前記（１）から（１６）のいずれかに記載の光検出装置。
（１９）照射光を照射する光源と、
前記照射光に対する反射光を受光する第１のフォトダイオードと、
前記照射光に対する反射光を受光する第２のフォトダイオードと、
所定の共有ノードの電圧降下に応じてパルス信号を生成する読出し回路と、
前記第１のフォトダイオードのアノードおよびカソードのうち一方の端子と前記共有ノードとの間に挿入され、前記一方の端子と極性が同一の端子が前記一方の端子に接続された第１の分離ダイオードと、
前記第２のフォトダイオードのアノードおよびカソードのうち一方の端子と前記共有ノードとの間に挿入され、前記一方の端子と極性が同一の端子が前記一方の端子に接続された第２の分離ダイオードと
を具備する測距システム。
（１）第１のフォトダイオードと、
第２のフォトダイオードと、
所定の共有ノードの電圧降下に応じてパルス信号を生成する読出し回路と、
前記第１のフォトダイオードのアノードおよびカソードのうち一方の端子と前記共有ノードとの間に挿入され、前記一方の端子と極性が同一の端子が前記一方の端子に接続された第１の分離ダイオードと、
前記第２のフォトダイオードのアノードおよびカソードのうち一方の端子と前記共有ノードとの間に挿入され、前記一方の端子と極性が同一の端子が前記一方の端子に接続された第２の分離ダイオードと
を具備する光検出装置。
（２）前記第１および第２のフォトダイオードは所定の画素基板内の受光層に配置され、
前記読出し回路は、第１の回路基板に配置される
前記（１）記載の光検出装置。
（３）第２の回路基板に配置された信号処理部をさらに具備する
前記（２）記載の光検出装置。
（４）前記第１および第２の分離ダイオードは、前記第１の回路基板に配置される
前記（２）または（３）に記載の光検出装置。
（５）前記第１および第２の分離ダイオードは前記画素基板内の配線層に配置される
前記（２）または（３）に記載の光検出装置。
（６）前記第１の分離ダイオードと前記共有ノードとの間の経路を開閉する第１の選択トランジスタと、
前記第２の分離ダイオードと前記共有ノードとの間の経路を開閉する第２の選択トランジスタと
をさらに具備する前記（２）から（５）のいずれかに記載の光検出装置。
（７）前記第１のフォトダイオードのカソード電圧を固定する第１のクリップ回路と、
前記第２のフォトダイオードのカソード電圧を固定する第２のクリップ回路と
をさらに具備する前記（６）記載の光検出装置。
（８）前記第１のクリップ回路は第１のクリップダイオードを備え、
前記第２のクリップ回路は第２のクリップダイオードを備える
前記（７）記載の光検出装置。
（９）前記第１および第２のクリップダイオードは前記画素基板内の配線層に配置される
前記（８）記載の光検出装置。
（１０）前記第１および第２のクリップダイオードは前記受光層に配置される
前記（８）記載の光検出装置。
（１１）前記第１および第２のクリップダイオードは前記第１の回路基板に配置される
前記（８）記載の光検出装置。
（１２）前記第１のクリップ回路は第１のクリップトランジスタを備え、
前記第２のクリップ回路は第２のクリップトランジスタを備える
前記（７）記載の光検出装置。
（１３）前記第１および第２のクリップトランジスタのそれぞれは、ダイオード接続される
前記（１２）記載の光検出装置。
（１４）前記第１のクリップトランジスタは、第１の制御信号に従って前記第１のフォトダイオードのカソード電圧を固定し、
前記第１のクリップトランジスタは、第２の制御信号に従って前記第２のフォトダイオードのカソード電圧を固定する
前記（１２）記載の光検出装置。
（１５）前記第１および第２のクリップトランジスタは前記受光層に配置される
前記（１２）から前記（１４）のいずれかに記載の光検出装置。
（１６）前記第１および第２のクリップトランジスタは前記回路基板に配置される
前記（１２）から前記（１４）のいずれか記載の光検出装置。
（１７）前記第１のフォトダイオードのカソードと前記第１の分離ダイオードのカソードとが接続され、
前記第１のフォトダイオードのカソードと前記第１の分離ダイオードのカソードとが接続される
前記（１）から（１６）のいずれかに記載の光検出装置。
（１８）前記第１のフォトダイオードのアノードと前記第１の分離ダイオードのアノードとが接続され、
前記第１のフォトダイオードのアノードと前記第１の分離ダイオードのアノードとが接続される
前記（１）から（１６）のいずれかに記載の光検出装置。
（１９）照射光を照射する光源と、
前記照射光に対する反射光を受光する第１のフォトダイオードと、
前記照射光に対する反射光を受光する第２のフォトダイオードと、
所定の共有ノードの電圧降下に応じてパルス信号を生成する読出し回路と、
前記第１のフォトダイオードのアノードおよびカソードのうち一方の端子と前記共有ノードとの間に挿入され、前記一方の端子と極性が同一の端子が前記一方の端子に接続された第１の分離ダイオードと、
前記第２のフォトダイオードのアノードおよびカソードのうち一方の端子と前記共有ノードとの間に挿入され、前記一方の端子と極性が同一の端子が前記一方の端子に接続された第２の分離ダイオードと
を具備する測距システム。
【符号の説明】
【0173】
１００ 測距システム
１１０ 発光源
１２０ タイミング生成部
２００ 固体撮像素子
２０１ 画素基板
２０２、２０３ 回路基板
２０５ 受光層
２０６ 配線層
２０７ ダイオード層
２０８ 後段回路
２１０ 制御回路
２２０ 画素アレイ部
２３０ 信号処理部
２３１ ＴＤＣ
２３２ 距離計算部
３００ 共有ブロック
３０１～３０４ 画素
３１１～３１４ ＳＰＡＤ
３１１－１ アノード
３１１－２ カソード
３２１～３２４ 分離ダイオード
３３１～３３４ 選択トランジスタ
３４１～３４４ クリップ回路
３４１－１、３４２－１、３４３－１、３４４－１ クリップダイオード
３４１－２、３４２－２、３４３－２、３４４－２ クリップトランジスタ
３５０ 読出し回路
３５１ リチャージトランジスタ
３５２ アンプ
３５３ ｐＭＯＳトランジスタ
３５４ ｎＭＯＳトランジスタ
３５５ 信号処理回路
３５６ スイッチトランジスタ
３６１ 貫通ビア
１２０３１ 撮像部
１１０ 発光源
１２０ タイミング生成部
２００ 固体撮像素子
２０１ 画素基板
２０２、２０３ 回路基板
２０５ 受光層
２０６ 配線層
２０７ ダイオード層
２０８ 後段回路
２１０ 制御回路
２２０ 画素アレイ部
２３０ 信号処理部
２３１ ＴＤＣ
２３２ 距離計算部
３００ 共有ブロック
３０１～３０４ 画素
３１１～３１４ ＳＰＡＤ
３１１－１ アノード
３１１－２ カソード
３２１～３２４ 分離ダイオード
３３１～３３４ 選択トランジスタ
３４１～３４４ クリップ回路
３４１－１、３４２－１、３４３－１、３４４－１ クリップダイオード
３４１－２、３４２－２、３４３－２、３４４－２ クリップトランジスタ
３５０ 読出し回路
３５１ リチャージトランジスタ
３５２ アンプ
３５３ ｐＭＯＳトランジスタ
３５４ ｎＭＯＳトランジスタ
３５５ 信号処理回路
３５６ スイッチトランジスタ
３６１ 貫通ビア
１２０３１ 撮像部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】