(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024129366
(43)【公開日】2024-09-27
(54)【発明の名称】半導体パッケージ及びフェーズドアレイアンテナモジュール
(51)【国際特許分類】
H01L 23/12 20060101AFI20240919BHJP
【FI】
H01L23/12 501P
H01L23/12 E
H01L23/12 301Z
【審査請求】有
【請求項の数】9
【出願形態】OL
(21)【出願番号】P 2023038519
(22)【出願日】2023-03-13
(11)【特許番号】
(45)【特許公報発行日】2024-04-04
(71)【出願人】
【識別番号】000005186
【氏名又は名称】株式会社フジクラ
(74)【代理人】
【識別番号】100141139
【弁理士】
【氏名又は名称】及川 周
(74)【代理人】
【識別番号】100169764
【弁理士】
【氏名又は名称】清水 雄一郎
(74)【代理人】
【識別番号】100206081
【弁理士】
【氏名又は名称】片岡 央
(74)【代理人】
【識別番号】100188891
【弁理士】
【氏名又は名称】丹野 拓人
(72)【発明者】
【氏名】冨田 道和
(57)【要約】
【課題】高周波信号を扱う小型の半導体パッケージにおいて、高周波信号が通るバンプとICチップとの間のアイソレーションを向上させる。
【解決手段】半導体パッケージ1は、ICチップ10と、平面視でICチップ10を囲むモールド樹脂20と、ICチップ10及びモールド樹脂20の一方の面に形成された絶縁層と、絶縁層に形成された複数のはんだバンプ50と、絶縁層に形成され、ICチップ10を複数のはんだバンプ50に接続する再配線40と、を備え、複数のはんだバンプ50は、高周波信号が通るRFバンプ51と、電気的に接地されるGNDバンプ52と、を含み、RFバンプ51は、平面視でモールド樹脂20と重なる位置に配置されるとともに、平面視でRFバンプ51とICチップ10とを結ぶ最短線分L3,L4上に、GNDバンプ52が配置されている。
【選択図】
図5
【特許請求の範囲】
【請求項1】
ICチップと、
平面視で前記ICチップを囲むモールド樹脂と、
前記ICチップ及び前記モールド樹脂の一方の面に形成された絶縁層と、
前記絶縁層に形成された複数のはんだバンプと、
前記絶縁層に形成され、前記ICチップを前記複数のはんだバンプに接続する再配線と、を備え、
前記複数のはんだバンプは、
高周波信号が通るRFバンプと、
電気的に接地されるGNDバンプと、を含み、
前記RFバンプは、平面視で前記モールド樹脂と重なる位置に配置されるとともに、
平面視で前記RFバンプと前記ICチップとを結ぶ最短線分上に、前記GNDバンプが配置されている、
半導体パッケージ。
【請求項2】
前記RFバンプは、平面視で前記ICチップの周囲に複数設けられており、
複数の前記RFバンプのうち、平面視で最も前記ICチップに近くに配置された前記RFバンプと前記ICチップとを結ぶ最短線分上に、前記GNDバンプが配置されている、
請求項1に記載の半導体パッケージ。
【請求項3】
前記RFバンプは、平面視で前記ICチップの周囲に複数設けられており、
隣り合う前記RFバンプの間に、さらに前記GNDバンプが配置されている、
請求項1または2に記載の半導体パッケージ。
【請求項4】
前記RFバンプは、平面視で前記モールド樹脂の最外縁に配置されている、
請求項1または2に記載の半導体パッケージ。
【請求項5】
前記RFバンプと前記ICチップとを結ぶ最短線分の両端を延長した、該最短線分を含む直線上には、
前記RFバンプ、前記GNDバンプ、前記ICチップ、もう一つの前記GNDバンプ、もう一つの前記RFバンプが、この順に配置されている、
請求項1または2に記載の半導体パッケージ。
【請求項6】
前記RFバンプと接続される前記再配線は、前記ICチップと前記モールド樹脂との境界を跨いで、平面視で前記モールド樹脂と重なる位置まで延び、前記RFバンプと接続されている、
請求項1または2に記載の半導体パッケージ。
【請求項7】
前記RFバンプと接続される前記再配線は、平面視で前記モールド樹脂と重なる位置において、前記GNDバンプの間を通り、前記RFバンプと接続されている、
請求項1または2に記載の半導体パッケージ。
【請求項8】
前記RFバンプと接続される前記再配線の両サイドには、前記GNDバンプと接続された前記再配線が配置されている、
請求項1または2に記載の半導体パッケージ。
【請求項9】
前記RFバンプは、一方のRFバンプが高周波信号を出力するとき、他方のRFバンプには前記ICチップで処理される前の高周波信号が入力される関係を有する、第1RFバンプ及び第2RFバンプを含み、
前記GNDバンプは、平面視で、少なくとも前記第1RFバンプと前記ICチップとを結ぶ最短線分上に配置されている、
請求項1または2に記載の半導体パッケージ。
【請求項10】
請求項1または2に記載の半導体パッケージと、
前記半導体パッケージと電気的に接続されたフェーズドアレイアンテナと、を備える、
フェーズドアレイアンテナモジュール。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体パッケージ及びフェーズドアレイアンテナモジュールに関するものである。
【背景技術】
【0002】
下記特許文献1には、半導体チップ上に、基板を介さずに直接はんだバンプを形成するWL-CSP(Wafer Level Chip Size Package)型の半導体装置が開示されている。
【先行技術文献】
【特許文献】
【0003】
【発明の概要】
【発明が解決しようとする課題】
【0004】
高周波信号を扱う半導体パッケージでは、高周波特性を満足しながら小型化することが求められる。ここで、半導体パッケージを小型化するため、単にはんだバンプのピッチを小さくすると、高周波信号が通るはんだバンプから、ICチップを介して他の接点に、高周波信号の漏れが生じる虞がある。
【0005】
本発明は、上記問題点に鑑みてなされたものであり、高周波信号を扱う小型の半導体パッケージにおいて、高周波信号が通るバンプとICチップとの間のアイソレーションを向上させることを目的とする。
【課題を解決するための手段】
【0006】
本発明の第1の態様に係る半導体パッケージは、ICチップと、平面視で前記ICチップを囲むモールド樹脂と、前記ICチップ及び前記モールド樹脂の一方の面に形成された絶縁層と、前記絶縁層に形成された複数のはんだバンプと、前記絶縁層に形成され、前記ICチップを前記複数のはんだバンプに接続する再配線と、を備え、前記複数のはんだバンプは、高周波信号が通るRFバンプと、電気的に接地されるGNDバンプと、を含み、前記RFバンプは、平面視で前記モールド樹脂と重なる位置に配置されるとともに、平面視で前記RFバンプと前記ICチップとを結ぶ最短線分上に、前記GNDバンプが配置されている。
【0007】
本発明の第1の態様によれば、半導体パッケージの平面視で、RFバンプとICチップとを結ぶ最短線分上に配置されたGNDバンプが、RFバンプからICチップへの高周波信号伝達時の高周波信号の漏れを抑制する壁の役割を果たす。このため、高周波信号が通るRFバンプとICチップとの間のアイソレーションを向上させることができる。
【0008】
本発明の第2の態様は、第1の態様の半導体パッケージにおいて、前記RFバンプは、平面視で前記ICチップの周囲に複数設けられており、複数の前記RFバンプのうち、平面視で最も前記ICチップに近くに配置された前記RFバンプと前記ICチップとを結ぶ最短線分上に、前記GNDバンプが配置されていてもよい。
【0009】
本発明の第3の態様は、第1の態様または第2の態様の半導体パッケージにおいて、前記RFバンプは、平面視で前記ICチップの周囲に複数設けられており、隣り合う前記RFバンプの間に、さらに前記GNDバンプが配置されていてもよい。
【0010】
本発明の第4の態様は、第1の態様から第3の態様のいずれか一つの半導体パッケージにおいて、前記RFバンプは、平面視で前記モールド樹脂の最外縁に配置されていてもよい。
【0011】
本発明の第5の態様は、第1の態様から第4の態様のいずれか一つの半導体パッケージにおいて、前記RFバンプと前記ICチップとを結ぶ最短線分の両端を延長した、該最短線分を含む直線上には、前記RFバンプ、前記GNDバンプ、前記ICチップ、もう一つの前記GNDバンプ、もう一つの前記RFバンプが、この順に配置されていてもよい。
【0012】
本発明の第6の態様は、第1の態様から第5の態様のいずれか一つの半導体パッケージにおいて、前記RFバンプと接続される前記再配線は、前記ICチップと前記モールド樹脂との境界を跨いで、平面視で前記モールド樹脂と重なる位置まで延び、前記RFバンプと接続されていてもよい。
【0013】
本発明の第7の態様は、第1の態様から第6の態様のいずれか一つの半導体パッケージにおいて、前記RFバンプと接続される前記再配線は、平面視で前記モールド樹脂と重なる位置において、前記GNDバンプの間を通り、前記RFバンプと接続されていてもよい。
【0014】
本発明の第8の態様は、第1の態様から第7の態様のいずれか一つの半導体パッケージにおいて、前記RFバンプと接続される前記再配線の両サイドには、前記GNDバンプと接続された前記再配線が配置されていてもよい。
【0015】
本発明の第9の態様は、第1の態様から第8の態様のいずれか一つの半導体パッケージにおいて、前記RFバンプは、一方のRFバンプが高周波信号を出力するとき、他方のRFバンプには前記ICチップで処理される前の高周波信号が入力される関係を有する、第1RFバンプ及び第2RFバンプを含み、前記GNDバンプは、平面視で、少なくとも前記第1RFバンプと前記ICチップとを結ぶ最短線分上に配置されていてもよい。
【0016】
本発明の第10の態様に係るフェーズドアレイアンテナモジュールは、第1の態様から第9の態様のいずれか一つの半導体パッケージと、前記半導体パッケージと電気的に接続されたフェーズドアレイアンテナと、を備える。
【発明の効果】
【0017】
上記本発明の一態様によれば、高周波信号を扱う小型の半導体パッケージにおいて、高周波信号が通るバンプとICチップとの間のアイソレーションを向上できる。
【図面の簡単な説明】
【0018】
【
図1】一実施形態に係るフェーズドアレイアンテナ装置のブロック図である。
【
図2】一実施形態に係るフェーズドアレイアンテナ装置の要部構成図である。
【
図3】一実施形態に係る半導体パッケージの平面図である。
【発明を実施するための形態】
【0019】
以下、本発明の一実施形態に係る半導体パッケージ及びフェーズドアレイアンテナモジュールについて、図面に基づいて説明する。
【0020】
図1は、一実施形態に係るフェーズドアレイアンテナ装置100のブロック図である。
図1に示すように、フェーズドアレイアンテナ装置100は、フェーズドアレイアンテナ101と、ビームフォーミングIC(BFIC)102と、アンテナコンバイナー(Combiner)103と、バンドパスフィルタ(BPF)104と、周波数変換IC(FCIC)105と、を備えている。
【0021】
周波数変換IC105は、LO信号を使用してIF信号の周波数を変換(高周波信号(RF信号)を生成)し、バンドパスフィルタ104に出力する。バンドパスフィルタ104は、所定周波数帯以外の信号を減衰させ、例えばLO信号成分を減衰させ、高周波信号をアンテナコンバイナー103に出力する。アンテナコンバイナー103は、高周波信号を分配し、複数あるビームフォーミングIC102の各々に出力する。
【0022】
ビームフォーミングIC102は、高周波信号に位相差を与えて、フェーズドアレイアンテナ101に出力する。フェーズドアレイアンテナ101は、高周波信号の位相差に応じてビーム方向を可変させる。なお、
図1では、高周波信号の送信時の信号の流れを矢印で示しているが、高周波信号を受信する場合、信号の流れは、
図1に示す矢印と逆向きになる。
【0023】
図2は、一実施形態に係るフェーズドアレイアンテナ装置100の要部構成図である。
ビームフォーミングIC102は、半導体パッケージ1であって、
図2に示すように、基板2に実装されている。半導体パッケージ1及び基板2は、高周波モジュール3(フェーズドアレイアンテナモジュール)を構成する。以下では、ビームフォーミングIC102の半導体パッケージ1について説明するが、以下の構成を、周波数変換IC105の半導体パッケージに適用してもよい。
【0024】
なお、以下の説明において、XYZ直交座標系を設定し、このXYZ直交座標系を参照しつつ各部材の位置関係について説明することがある。
図2に示すように、Z軸方向は、半導体パッケージ1及び基板2(つまり高周波モジュール3)の厚さ方向に設定されている。以下、基板2に対し半導体パッケージ1側を上側あるいは+Z側と称し、基板2に対し半導体パッケージ1と反対側を下側あるいは+Z側と称する。なお、+Z側が重力方向における上側でなくてもよい。
【0025】
図2に示すように、基板2の上面には、複数のパッド4が形成されている。半導体パッケージ1の下面には、複数のパッド4と電気的に接続される複数のはんだバンプ50が形成されている。はんだバンプ50は、高周波信号が通るRFバンプ51と、電気的に接地されるGNDバンプ52と、を含む。
【0026】
また、基板2の上面には、アンテナコンバイナー103が設けられている。一方、基板2の下面には、フェーズドアレイアンテナ101が設けられている。半導体パッケージ1のRFバンプ51は、アンテナコンバイナー103から延びる導体111と電気的に接続されている。また、半導体パッケージ1の他のRFバンプ51は、フェーズドアレイアンテナ101から延びる導体112と電気的に接続されている。
【0027】
図3は、一実施形態に係る半導体パッケージ1の平面図である。
図4は、
図3に示す矢視IV-IV断面図である。
図3及び
図4に示すように、半導体パッケージ1は、ICチップ10と、モールド樹脂20と、絶縁層30と、複数の再配線40と、複数のはんだバンプ50と、を備えている。
図4に示すように、本実施形態に係る絶縁層30は、第1絶縁層31及び第2絶縁層32を含んでいる。半導体パッケージ1の厚さは、はんだバンプ50を除いて1mm以下(例えば、500μm程度)である。
【0028】
なお、「平面視」とは、半導体パッケージ1を厚さ方向(Z軸方向)から見ることをいう。つまり、
図3は、半導体パッケージ1を平面視した図である。「厚さ方向」とは、半導体パッケージ1の絶縁層30とICチップ10とが対向する方向でもある。また、「厚さ方向」とは、高周波モジュール3の半導体パッケージ1と基板2とが対向する方向でもある。
【0029】
図3に示すように、半導体パッケージ1(モールド樹脂20)の外形は、平面視において長方形である。なお、「長方形」には、製造誤差を取り除けば長方形とみなせる場合も含まれる。半導体パッケージ1では、平面視において、互いに直交する第1中心線L1及び第2中心線L2を定義することができる。半導体パッケージ1は、第1中心線L1に平行な2つの辺と、第2中心線L2に平行な2つの辺と、を有する。
【0030】
なお、第1中心線L1に沿う方向は、Y軸方向であり、第2中心線L2に沿う方向はX軸方向である。第1中心線L1と第2中心線L2は、半導体パッケージ1の平面視における中心で交差している。
【0031】
ICチップ10は、複数のアナログ回路(インダクタ等、不図示)を含んでおり、高周波信号を処理する。ICチップ10の外形は、平面視において長方形である。つまり、ICチップ10は、X軸方向に平行な2つの辺と、Y軸方向に平行な2つの辺と、を有する。平面視において、ICチップ10の中心と、半導体パッケージ1の外形(モールド樹脂20の外形)との中心は、一致している。なお、「一致」には、製造誤差を取り除けば一致とみなせる場合も含まれる。
【0032】
モールド樹脂20は、平面視においてICチップ10を囲っている。
図4に示すように、ICチップ10及びモールド樹脂20は、厚さ方向において同じ位置にある。ICチップ10とモールド樹脂20は接している。モールド樹脂20の具体的な材質としては、例えばエポキシを採用できる。また、モールド樹脂20には、シリカ等のフィラーが含まれていてもよい。
【0033】
半導体パッケージ1の製法としては、いわゆるFOWLP(Fan Out Wafer Level Package)を採用できる。具体例として、複数のICチップ10を格子状に配置し、それらのICチップ10間の隙間にモールド樹脂20を充填し、再配線40等を形成した後でモールド樹脂20を切断してもよい。このような製法によれば、一度に複数の半導体パッケージ1を効率よく製造することができる。なお、半導体パッケージ1としては、FOWLPと同様に、はんだバンプ50及びモールド樹脂20を有する類似のパッケージ、例えばFC-BGA(Flip Chip-Ball Grid Array)技術等を採用してもよい。
【0034】
図4に示すように、ICチップ10の上面(+Z側の端面)には、モールド樹脂20等を設けず、ICチップ10を剥き出しにすることが好ましい。これにより、ICチップ10の放熱性を高めることができる。あるいは、放熱性を高めるための構造物(放熱シート、放熱フィン等)をICチップ10の上面に設けてもよい。
【0035】
ICチップ10の下面(-Z側の端面)には、複数の端子11が設けられている。各端子11は、例えばアルミニウム製のパッドである。複数の端子11には、高周波端子11sと、GND端子11gと、デジタル信号端子11dと、電源端子(不図示)と、が含まれる。
【0036】
高周波端子11sは、高周波信号が通る端子である。GND端子11gは、ICチップ10のGND回路(不図示)に電気的に接続されて、GND電位とされる端子である。デジタル信号端子11dは、ICチップ10のデジタル回路(不図示)に電気的に接続されて、デジタル信号が流される端子である。電源端子は、ICチップ10の各部に駆動電力を供給するための端子である。
【0037】
高周波端子11sは、再配線40を介して、はんだバンプ50(RFバンプ51)に電気的に接続されている。図示は省略するが、他の端子11(GND端子11g、デジタル信号端子11d、電源端子)もそれぞれ、再配線40を介して、他のはんだバンプ50に電気的に接続されている。
【0038】
はんだバンプ50は、略球状である。はんだバンプ50は、絶縁層30に形成されている。また、はんだバンプ50は、絶縁層30よりも-Z側に突出している。はんだバンプ50の材質としては、SAC305、SAC405等を採用できる。
【0039】
ICチップ10の下面には、パッシベーション膜12が設けられている。パッシベーション膜12は、例えば窒化膜、酸化膜等であり、ICチップ10を保護する役割を有する。ただし、端子11と再配線40との接続のために、パッシベーション膜12のうち端子11と重なる部分には開口が形成されている。
【0040】
第1絶縁層31は、ICチップ10及びモールド樹脂20の-Z側に積層されている。第2絶縁層32は、第1絶縁層31の-Z側に積層されている。つまり、絶縁層30は、ICチップ10及びモールド樹脂20の下面に形成されている。言い換えれば、絶縁層30は、平面視においてICチップ10及びモールド樹脂20と重なっている。
【0041】
第1絶縁層31及び第2絶縁層32の材質としては、例えば透明な樹脂(例えばポリイミド等)を好適に用いることができる。なお、絶縁層30は、1層構造を有していてもよいし、3層以上の構造を有していてもよい。
【0042】
再配線40は、絶縁層30に形成されている。再配線40の材質としては、例えば銅を採用できる。再配線40は、端子接合部41と、貫通部42と、延在部43と、を有する。端子接合部41は、端子11に接合されている。貫通部42は、端子接合部41から-Z側に延び、厚さ方向において第1絶縁層31を貫通している。
【0043】
延在部43は、厚さ方向に直交する方向(X-Y平面に沿う方向)に延びており、平面視において、ICチップ10及びモールド樹脂20の境界を跨ぐように形成されている。以下、延在部43のうち、平面視においてICチップ10と重なる部分をファンイン部43Aと称し、平面視においてモールド樹脂20と重なる部分をファンアウト部43Bと称する場合がある。
【0044】
図4の例では、延在部43のうち、ファンアウト部43Bに、はんだバンプ50が接合されている。これにより、例えば、平面視においてモールド樹脂20と重なる位置に配置されたRFバンプ51と、ICチップ10と重なる位置に配置された高周波端子11sとを接続することができる。なお、再配線40は、インピーダンス整合されていることが望ましい。再配線40の形状は適宜変更可能である。例えば、平面視においてICチップ10と重なるはんだバンプ50に接続される再配線40については、ファンアウト部43Bを有していなくてもよい。
【0045】
図3に示すように、半導体パッケージ1は、平面視でモールド樹脂20と重なる位置に、複数のはんだバンプ50を備えている。複数のはんだバンプ50は、平面視において、第1中心線L1に対して線対称に配置されると共に、第2中心線L2に対しても線対称に配置されている。「線対称」には、製造誤差を取り除けば線対称である場合も含まれる。なお、複数のはんだバンプ50は、平面視において、第1中心線L1及び第2中心線L2の少なくとも一方に対して線対称に配置されなくてもよい。
【0046】
複数のはんだバンプ50は、高周波信号が通るRFバンプ51として、第1RFバンプ51Aと、第2RFバンプ51Bと、を有する。第1RFバンプ51A及び第2RFバンプ51Bは、一方のRFバンプ51が高周波信号を出力するとき、他方のRFバンプ51にはICチップ10で処理される前の高周波信号が入力される関係を有する。
【0047】
第1RFバンプ51Aは、送信時に高周波信号を出力、または受信時に高周波信号が入力されるRFバンプ51である。第1RFバンプ51Aは、上述したフェーズドアレイアンテナ101(
図2参照)と電気的に接続されている。フェーズドアレイアンテナ101は、アレイ状に配置された複数のアンテナ素子(例えば、4×4のアンテナ素子)を有する。第1RFバンプ51Aは、複数のアンテナ素子に対応して複数設けられている。第1RFバンプ51Aは、半導体パッケージ1の最外縁(モールド樹脂20の最外縁)の、X軸方向に平行に延びる二辺に沿ってGNDバンプ52と交互に複数設けられている。
【0048】
第2RFバンプ51Bは、受信時に高周波信号を出力、または送信時に高周波信号が入力されるRFバンプ51である。第2RFバンプ51Bは、上述したアンテナコンバイナー103(
図2参照)と電気的に接続されている。第2RFバンプ51Bは、半導体パッケージ1の第2中心線L2上に配置されている。第2RFバンプ51Bは、半導体パッケージ1の最外縁よりも内側の、ICチップ10側に配置されている。なお、第2RFバンプ51Bは、半導体パッケージ1の最外縁側に配置されていてもよい。
【0049】
図5は、
図3に示す領域Aの拡大図である。
図5は、領域Aにおける、
図4のV-V断面に対応する図である。なお、V-V断面において、はんだバンプ50(RFバンプ51及びGNDバンプ52)は、再配線40よりも-Z側に配置されるが、
図5においては、視認性の向上のため、再配線40よりも-Z側に配置されたはんだバンプ50(RFバンプ51及びGNDバンプ52)を透視して図示している。
【0050】
図5に示すように、第1RFバンプ51Aは、平面視でICチップ10の周囲に複数設けられている。また、第1RFバンプ51Aは、平面視でモールド樹脂20の最外縁に配置されている。つまり、第1RFバンプ51Aよりも外側には、GNDバンプ52は配置されていない。GNDバンプ52は、平面視で1つ1つの第1RFバンプ51Aを囲うように配置されている。
【0051】
平面視で第1RFバンプ51AとICチップ10とを結ぶ最短線分L3,L4上には、GNDバンプ52が配置されている。最短線分L3上に配置されたGNDバンプ52は、その中心が最短線分L3上に位置している。また、最短線分L4上に配置されたGNDバンプ52は、その一部(縁部)が最短線分L3上に位置している。なお、本実施形態における「線分」とは、両端に限りがある線であり、両端がなく永遠に延びた「直線」とは区別する。
【0052】
図5において、+X側に配置された第1RFバンプ51Aは、平面視でICチップ10の外形のX軸方向に延びる辺とY軸方向に対向している。この第1RFバンプ51Aは、平面視で最もICチップ10に近くに配置された第1RFバンプ51Aに相当する。なお、本実施形態では、「平面視で最もICチップ10に近くに配置された第1RFバンプ51A」は、1つではなく、ICチップ10から等距離に複数存在する。なお、「等距離」には、製造誤差を取り除けば等距離とみなせる場合も含まれる。
【0053】
図5において、-X側に配置された第1RFバンプ51Aは、平面視でICチップ10の外形のX軸方向に延びる辺とY軸方向に対向していない。この第1RFバンプ51Aは、平面視でICチップ10よりも-X側に配置され、この第1RFバンプ51Aから延びる最短線分L4は、ICチップ10の外形の角部に接続されている。最短線分L4は、最短線分L3よりも長い。つまり、
図5において、-X側に配置された第1RFバンプ51Aは、「平面視で最もICチップ10に近くに配置された第1RFバンプ51A」には相当しない。
【0054】
GNDバンプ52は、少なくとも、平面視で最もICチップ10に近くに配置された第1RFバンプ51AとICチップ10とを結ぶ最短線分L3上に配置されていればよい。つまり、最短線分L4上には、必ずしもGNDバンプ52を配置しなくても構わない。平面視で最もICチップ10に近くに配置された第1RFバンプ51Aの方が、ICチップ10から離れて配置された第1RFバンプ51Aよりも、ICチップ10を介した高周波信号の漏れの影響が大きいためである。
【0055】
上述したように、複数のはんだバンプ50は、
図3に示す平面視において、第2中心線L2に対して線対称に配置されている。このため、最短線分L3の両端を延長した、該最短線分L3を含む直線上には、第1RFバンプ51A、GNDバンプ52、ICチップ10、もう一つのGNDバンプ52、もう一つの第1RFバンプ51Aが、この順に配置されている。
【0056】
図5に戻り、第1RFバンプ51Aと接続される再配線40(延在部43)は、平面視でモールド樹脂20と重なる位置において、GNDバンプ52の間を通り、第1RFバンプ51Aと接続されている。具体的に、
図5において、+X側に配置された第1RFバンプ51Aに接続される再配線40(延在部43)は、貫通部42から斜め45度方向に延びた後、X軸方向で隣り合うGNDバンプ52の間を通過している。
【0057】
また、
図5において、-X側に配置された第1RFバンプ51Aに接続される再配線40(延在部43)は、貫通部42から斜め45度方向に延びた後、その延長線上に位置するGNDバンプ52を迂回して、X軸方向で隣り合うGNDバンプ52の間を通過している。つまり、-X側に配置された第1RFバンプ51Aに接続される再配線40(延在部43)は、GNDバンプ52を略C字状に迂回する迂回部43Cを有している。なお、X軸方向で隣り合うGNDバンプ52の間の距離は、300μm~500μm程度であることが望ましい。
【0058】
X軸方向で隣り合う第1RFバンプ51Aの間には、さらにGNDバンプ52が配置されている。これにより、隣り合う第1RFバンプ51Aの間のアイソレーションを向上できる。また、第1RFバンプ51Aと接続される再配線40の両サイドには、GNDバンプ52と接続された再配線40のベタパターン44が配置されている。これにより、隣り合う第1RFバンプ51Aの間のアイソレーションをさらに向上できる。
【0059】
上述したように、本実施形態では、半導体パッケージ1の平面視で、RFバンプ51とICチップ10とを結ぶ最短線分L3,L4上に配置されたGNDバンプ52が、RFバンプ51からICチップ10への高周波信号の伝達時に発生する高周波信号の漏れを抑制する壁の役割を果たす。このため、高周波信号が通るRFバンプ51とICチップ10との間のアイソレーションを向上させることができる。
なお、半導体パッケージ1における、再配線40,RFバンプ51及びICチップ10の間のアイソレーションについては、シミュレーション等で事前に確認することもできるが、非常に工数がかかってしまう。したがって、本実施形態のように、GNDバンプ52を適切に配置し、高周波信号の漏れの対策を講じておくことにより、シミュレーションが不要となり、無駄な工数が削減できる。
【0060】
このように、本実施形態に係る半導体パッケージ1は、ICチップ10と、平面視でICチップ10を囲むモールド樹脂20と、ICチップ10及びモールド樹脂20の一方の面に形成された絶縁層30と、絶縁層30に形成された複数のはんだバンプ50と、絶縁層30に形成され、ICチップ10を複数のはんだバンプ50に接続する再配線40と、を備え、複数のはんだバンプ50は、高周波信号が通るRFバンプ51と、電気的に接地されるGNDバンプ52と、を含み、RFバンプ51は、平面視でモールド樹脂20と重なる位置に配置されるとともに、平面視でRFバンプ51とICチップ10とを結ぶ最短線分L3,L4上に、GNDバンプ52が配置されている。この構成によれば、高周波信号を扱う小型の半導体パッケージ1において、高周波信号が通るRFバンプ51とICチップ10との間のアイソレーションを向上できる。
【0061】
また、本実施形態において、RFバンプ51は、一方のRFバンプ51が高周波信号を出力するとき、他方のRFバンプ51にはICチップ10で処理される前の高周波信号が入力される関係を有する、第1RFバンプ51A及び第2RFバンプ51Bを含み、GNDバンプ52は、平面視で、少なくとも第1RFバンプ51AとICチップ10とを結ぶ最短線分L3,L4上に配置されている。この構成によれば、高周波信号が通る第1RFバンプ51Aから、ICチップを介して他の接点(第2RFバンプ51B)に、高周波信号が漏れることを抑制できる。
なお、本実施形態では、
図3に示す平面視で、第2RFバンプ51BとICチップ10とを結ぶ最短線分上には、GNDバンプ52を配置していないが、第1RFバンプ51Aと同様にGNDバンプ52を配置してもよい。なお、GNDバンプ52を配置しないことで、半導体パッケージ1の小型化を図れる。
【0062】
また、本実施形態において、第1RFバンプ51Aは、平面視でICチップ10の周囲に複数設けられており、複数の第1RFバンプ51Aのうち、平面視で最もICチップ10に近くに配置された第1RFバンプ51AとICチップ10とを結ぶ最短線分L3上に、GNDバンプ52が配置されている。この構成によれば、平面視で最もICチップ10に近くに配置された第1RFバンプ51Aからの高周波信号の漏れを抑制することができる。
【0063】
また、本実施形態において、第1RFバンプ51Aは、平面視でICチップ10の周囲に複数設けられており、隣り合う第1RFバンプ51Aの間に、さらにGNDバンプ52が配置されている。この構成によれば、隣り合う第1RFバンプ51Aの間のアイソレーションを向上できる。
【0064】
また、本実施形態において、第1RFバンプ51Aは、平面視でモールド樹脂20の最外縁に配置されている。この構成によれば、第1RFバンプ51Aよりも外側にGNDバンプ52が配置されないため、半導体パッケージ1の小型化を図れる。
【0065】
また、本実施形態において、第1RFバンプ51AとICチップ10とを結ぶ最短線分L3の両端を延長した、該最短線分L3を含む直線上には、第1RFバンプ51A、GNDバンプ52、ICチップ10、もう一つのGNDバンプ52、もう一つの第1RFバンプ51Aが、この順に配置されている。この構成によれば、ICチップ10を挟んだ逆サイドも同様に、第1RFバンプ51AとICチップ10との間のアイソレーションを向上できる。
【0066】
また、本実施形態において、第1RFバンプ51Aと接続される再配線40は、ICチップ10とモールド樹脂20との境界を跨いで、平面視でモールド樹脂20と重なる位置まで延び、第1RFバンプ51Aと接続されている。この構成によれば、第1RFバンプ51Aと接続される再配線40が、ICチップ10から離れる方向に延びるため、当該再配線40とICチップ10とのアイソレーションを向上できる。
【0067】
また、本実施形態において、RFバンプ51と接続される再配線40は、平面視でモールド樹脂20と重なる位置において、GNDバンプ52の間を通り、RFバンプ51と接続されている。この構成によれば、第1RFバンプ51Aと接続される再配線40が、ICチップ10から離れる方向に延びつつ、再配線40の両側にGNDバンプ52が配置されるため、当該再配線40とICチップ10との間のアイソレーションをさらに向上できる。
【0068】
また、本実施形態において、RFバンプ51と接続される再配線40の両サイドには、GNDバンプ52と接続された再配線40(ベタパターン44)が配置されている。この構成によれば、再配線40の両側にGNDバンプ52が接続されたベタパターン44が配置されるため、当該再配線40とICチップ10との間のアイソレーションをさらに向上できる。
【0069】
また、本実施形態に係るフェーズドアレイアンテナ装置100は、半導体パッケージ1と、半導体パッケージ1と電気的に接続されたフェーズドアレイアンテナ101と、を備える。この構成によれば、小型且つ高性能な高周波モジュール3(フェーズドアレイアンテナモジュール)が得られる。
【0070】
以上、本発明の好ましい実施形態を記載し説明してきたが、これらは本発明の例示的なものであり、限定するものとして考慮されるべきではないことを理解すべきである。追加、省略、置換、及びその他の変更は、本発明の範囲から逸脱することなく行うことができる。従って、本発明は、前述の説明によって限定されていると見なされるべきではなく、特許請求の範囲によって制限されている。
【0071】
例えば、モールド樹脂20の外形は、平面視において正方形であってもよい。同様に、ICチップ10の外形は、平面視において正方形であってもよい。つまり、ICチップ10及びモールド樹脂20の外形は、各々矩形であればよい。なお、本明細書において文言「正方形」には、製造誤差を取り除けば正方形とみなせる場合も含まれるものとする。
【0072】
また、例えば、平面視においてモールド樹脂20の中心とICチップ10の中心とは一致していなくてもよい。
【0073】
また、例えば、半導体パッケージ1と基板2との間にアンダーフィルが塗布されてもよい。アンダーフィルは、エポキシやシリカ等のフィラーを含有していてもよい。この場合、ICチップ10とモールド樹脂20との接続の機械的強度を高めることができる。
【0074】
その他、本発明の趣旨を逸脱しない範囲で、上記した実施形態における構成要素を周知の構成要素に置き換えることは適宜可能であり、また、上記した実施形態や変形例を適宜組み合わせてもよい。
【符号の説明】
【0075】
1…半導体パッケージ、2…基板、3…高周波モジュール(フェーズドアレイアンテナモジュール)、4…パッド、10…ICチップ、11…端子、11d…デジタル信号端子、11g…GND端子、11s…高周波端子、12…パッシベーション膜、20…モールド樹脂、30…絶縁層、31…第1絶縁層、32…第2絶縁層、40…再配線、41…端子接合部、42…貫通部、43…延在部、43A…ファンイン部、43B…ファンアウト部、43C…迂回部、44…ベタパターン、50…はんだバンプ、51…RFバンプ、51A…第1RFバンプ、51B…第2RFバンプ、52…GNDバンプ、100…フェーズドアレイアンテナ装置、101…フェーズドアレイアンテナ、102…ビームフォーミングIC、103…アンテナコンバイナー、104…バンドパスフィルタ、105…周波数変換IC、111…導体、112…導体、L1…第1中心線、L2…第2中心線、L3…最短線分、L4…最短線分
【手続補正書】
【提出日】2023-11-24
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
ICチップと、
平面視で前記ICチップを囲むモールド樹脂と、
前記ICチップ及び前記モールド樹脂の一方の面に形成された絶縁層と、
前記絶縁層に形成された複数のはんだバンプと、
前記絶縁層に形成され、前記ICチップを前記複数のはんだバンプに接続する再配線と、を備え、
前記複数のはんだバンプは、
高周波信号が通るRFバンプと、
電気的に接地されるGNDバンプと、を含み、
前記RFバンプは、平面視で前記モールド樹脂と重なる位置に配置されるとともに、 平面視で前記RFバンプと前記ICチップとを結ぶ最短線分上に、前記GNDバンプが配置され、
前記RFバンプと前記ICチップとを結ぶ最短線分の両端を延長した、該最短線分を含む直線上には、
前記RFバンプ、前記GNDバンプ、前記ICチップ、もう一つの前記GNDバンプ、もう一つの前記RFバンプが、この順に配置されている、
半導体パッケージ。
【請求項2】
前記RFバンプは、平面視で前記ICチップの周囲に複数設けられており、
複数の前記RFバンプのうち、平面視で最も前記ICチップに近くに配置された前記RFバンプと前記ICチップとを結ぶ最短線分上に、前記GNDバンプが配置されている、 請求項1に記載の半導体パッケージ。
【請求項3】
前記RFバンプは、平面視で前記ICチップの周囲に複数設けられており、
隣り合う前記RFバンプの間に、さらに前記GNDバンプが配置されている、
請求項1または2に記載の半導体パッケージ。
【請求項4】
前記RFバンプは、平面視で前記モールド樹脂の最外縁に配置されている、
請求項1または2に記載の半導体パッケージ。
【請求項5】
前記RFバンプと接続される前記再配線は、前記ICチップと前記モールド樹脂との境界を跨いで、平面視で前記モールド樹脂と重なる位置まで延び、前記RFバンプと接続されている、
請求項1または2に記載の半導体パッケージ。
【請求項6】
前記RFバンプと接続される前記再配線は、平面視で前記モールド樹脂と重なる位置において、前記GNDバンプの間を通り、前記RFバンプと接続されている、
請求項1または2に記載の半導体パッケージ。
【請求項7】
前記RFバンプと接続される前記再配線の両サイドには、前記GNDバンプと接続された前記再配線が配置されている、
請求項1または2に記載の半導体パッケージ。
【請求項8】
前記RFバンプは、一方のRFバンプが高周波信号を出力するとき、他方のRFバンプには前記ICチップで処理される前の高周波信号が入力される関係を有する、第1RFバンプ及び第2RFバンプを含み、
前記GNDバンプは、平面視で、少なくとも前記第1RFバンプと前記ICチップとを結ぶ最短線分上に配置されている、
請求項1または2に記載の半導体パッケージ。
【請求項9】
請求項1または2に記載の半導体パッケージと、
前記半導体パッケージと電気的に接続されたフェーズドアレイアンテナと、を備える、 フェーズドアレイアンテナモジュール。