知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024129404
(43)【公開日】2024-09-27
(54)【発明の名称】スイッチング電源装置
(51)【国際特許分類】
H02M 3/155 20060101AFI20240919BHJP
【ＦＩ】
H02M3/155 E
H02M3/155 Y
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2023038588
(22)【出願日】2023-03-13
(71)【出願人】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】110000970
【氏名又は名称】弁理士法人 楓国際特許事務所
(72)【発明者】
【氏名】高辻 寛之
(72)【発明者】
【氏名】細谷 達也
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA02
5H730AA15
5H730AS05
5H730BB13
5H730BB57
5H730DD04
5H730ZZ01
5H730ZZ05
5H730ZZ09
5H730ZZ11
5H730ZZ12
5H730ZZ17
(57)【要約】 （修正有）
【課題】スイッチングノイズの輻射を抑制したスイッチング電源装置を小型に形成する。
【解決手段】スイッチング電源装置において、回路基板は、第１スイッチング素子及び第２スイッチング素子と、第１インダクタ端子２０１と、配線パターン４１と、第２インダクタ端子２０２と、出力キャパシタ３２と、配線パターン４２と、入力キャパシタ３１２と、基準電位側配線パターン５０２と、を含む。基準電位側配線パターン５０２に実装されるキャパシタ外部端子３１２２とインダクタ２０との対向距離ＤＩＳ１がキャパシタ外部端子３１２２のインダクタ２０の側面への投影面の幅Ｗ３１２よりも短いことで、インダクタ２０と入力基準電位側配線パターン５０２との間に、寄生キャパシタを有する。インダクタ２０、寄生キャパシタ、基準電位側配線パターン５０２、入力キャパシタ３１２及び出力キャパシタ３２は、ノイズ平衡化回路として機能する電気閉回路を形成する。
【選択図】図３
【解決手段】スイッチング電源装置において、回路基板は、第１スイッチング素子及び第２スイッチング素子と、第１インダクタ端子２０１と、配線パターン４１と、第２インダクタ端子２０２と、出力キャパシタ３２と、配線パターン４２と、入力キャパシタ３１２と、基準電位側配線パターン５０２と、を含む。基準電位側配線パターン５０２に実装されるキャパシタ外部端子３１２２とインダクタ２０との対向距離ＤＩＳ１がキャパシタ外部端子３１２２のインダクタ２０の側面への投影面の幅Ｗ３１２よりも短いことで、インダクタ２０と入力基準電位側配線パターン５０２との間に、寄生キャパシタを有する。インダクタ２０、寄生キャパシタ、基準電位側配線パターン５０２、入力キャパシタ３１２及び出力キャパシタ３２は、ノイズ平衡化回路として機能する電気閉回路を形成する。
【選択図】図３
【特許請求の範囲】
【請求項1】
入力キャパシタと、
前記入力キャパシタに対して電気接続された第１スイッチング素子および第２スイッチング素子と、
巻線と磁性コアとを備え、前記巻線の一方端に電気接続される第１端子と前記巻線の他方端に電気接続される第２端子とを有するインダクタと、
出力キャパシタと、
前記入力キャパシタ、前記第１スイッチング素子、前記第２スイッチング素子、前記インダクタ、および、前記出力キャパシタが実装された回路基板と、
を備え、
前記回路基板は、
前記第１スイッチング素子および前記第２スイッチング素子の接続ノードと前記第１端子とを電気接続する第１配線パターンと、
前記第２端子と前記出力キャパシタを電気接続する第２配線パターンと、
前記入力キャパシタが実装される基準電位側配線パターンと、
を有し、
前記入力キャパシタにおける前記基準電位側配線パターンに実装されるキャパシタ外部端子と前記インダクタとの対向距離は前記キャパシタ外部端子の前記インダクタの側面への投影面の幅よりも短く、前記インダクタと前記基準電位側配線パターンとの間に寄生キャパシタを有し、
前記インダクタ、前記寄生キャパシタ、前記基準電位側配線パターン、前記入力キャパシタ、および、出力キャパシタは、前記第１スイッチング素子および前記第２スイッチング素子のスイッチング動作に起因する電磁雑音の発生を相殺し、前記インダクタおよび前記第１配線パターンから輻射または伝導するコモンモードノイズの発生を抑制する電気閉回路からなるノイズ平衡化回路を構成する、
スイッチング電源装置。
前記入力キャパシタに対して電気接続された第１スイッチング素子および第２スイッチング素子と、
巻線と磁性コアとを備え、前記巻線の一方端に電気接続される第１端子と前記巻線の他方端に電気接続される第２端子とを有するインダクタと、
出力キャパシタと、
前記入力キャパシタ、前記第１スイッチング素子、前記第２スイッチング素子、前記インダクタ、および、前記出力キャパシタが実装された回路基板と、
を備え、
前記回路基板は、
前記第１スイッチング素子および前記第２スイッチング素子の接続ノードと前記第１端子とを電気接続する第１配線パターンと、
前記第２端子と前記出力キャパシタを電気接続する第２配線パターンと、
前記入力キャパシタが実装される基準電位側配線パターンと、
を有し、
前記入力キャパシタにおける前記基準電位側配線パターンに実装されるキャパシタ外部端子と前記インダクタとの対向距離は前記キャパシタ外部端子の前記インダクタの側面への投影面の幅よりも短く、前記インダクタと前記基準電位側配線パターンとの間に寄生キャパシタを有し、
前記インダクタ、前記寄生キャパシタ、前記基準電位側配線パターン、前記入力キャパシタ、および、出力キャパシタは、前記第１スイッチング素子および前記第２スイッチング素子のスイッチング動作に起因する電磁雑音の発生を相殺し、前記インダクタおよび前記第１配線パターンから輻射または伝導するコモンモードノイズの発生を抑制する電気閉回路からなるノイズ平衡化回路を構成する、
スイッチング電源装置。
【請求項2】
前記基準電位側配線パターンは、前記回路基板を平面視して、前記インダクタの実装領域に重なる領域に形成されている、
請求項１に記載のスイッチング電源装置。
請求項１に記載のスイッチング電源装置。
【請求項3】
前記回路基板は、前記入力キャパシタに電気接続する入力配線パターンを有し、
前記入力配線パターンは、前記回路基板を平面視して、前記インダクタの実装領域に重なる領域に形成されている、
請求項１に記載のスイッチング電源装置。
前記入力配線パターンは、前記回路基板を平面視して、前記インダクタの実装領域に重なる領域に形成されている、
請求項１に記載のスイッチング電源装置。
【請求項4】
前記第２配線パターンの一部は、前記回路基板を平面視して、前記インダクタの実装領域に重なる領域に形成されている、
請求項１に記載のスイッチング電源装置。
請求項１に記載のスイッチング電源装置。
【請求項5】
前記磁性コアは、底面、第１側面、および、第２側面を有し、
前記第１端子は、前記底面と前記第１側面とに亘って形成され、
前記第２端子は、前記底面と前記第２側面とに亘って形成され、
前記第１端子における前記第１側面に形成される面積は、前記第２端子における前記第２側面に形成される面積よりも小さい、
請求項１に記載のスイッチング電源装置。
前記第１端子は、前記底面と前記第１側面とに亘って形成され、
前記第２端子は、前記底面と前記第２側面とに亘って形成され、
前記第１端子における前記第１側面に形成される面積は、前記第２端子における前記第２側面に形成される面積よりも小さい、
請求項１に記載のスイッチング電源装置。
【請求項6】
前記回路基板を正面視して、
前記第１配線パターンの面積は、前記第２配線パターンの面積よりも小さい、
請求項１に記載のスイッチング電源装置。
前記第１配線パターンの面積は、前記第２配線パターンの面積よりも小さい、
請求項１に記載のスイッチング電源装置。
【請求項7】
前記第１配線パターンの面積は、前記インダクタを平面視した面積よりも小さい、
請求項１に記載のスイッチング電源装置。
請求項１に記載のスイッチング電源装置。
【請求項8】
入力キャパシタと、
巻線と磁性コアとを備え、前記巻線の一方端に電気接続される第１端子と前記巻線の他方端に電気接続される第２端子とを有するインダクタと、
前記インダクタに対して電気接続された第１スイッチング素子および第２スイッチング素子と、
出力キャパシタと、
前記入力キャパシタ、前記インダクタ、前記第１スイッチング素子、前記第２スイッチング素子、および、前記出力キャパシタが実装された回路基板と、
を備え、
前記回路基板は、
前記第１スイッチング素子および前記第２スイッチング素子の接続ノードと前記第１端子とを電気接続する第１配線パターンと、
前記第２端子と前記入力キャパシタを電気接続する第２配線パターンと、
前記入力キャパシタが実装される基準電位側配線パターンと、
を有し、
前記入力キャパシタにおける前記基準電位側配線パターンに実装されるキャパシタの外部端子と前記インダクタとの対向距離は前記外部端子の前記インダクタの側面への投影面の幅よりも短く、前記インダクタと前記基準電位側配線パターンとの間に寄生キャパシタを有し、
前記インダクタ、前記寄生キャパシタ、前記基準電位側配線パターン、前記入力キャパシタ、および、出力キャパシタは、前記第１スイッチング素子および前記第２スイッチング素子のスイッチング動作に起因する電磁雑音の発生を相殺し、前記インダクタおよび前記第１配線パターンから輻射または伝導するコモンモードノイズの発生を抑制する電気閉回路からなるノイズ平衡化回路を構成する、
スイッチング電源装置。
巻線と磁性コアとを備え、前記巻線の一方端に電気接続される第１端子と前記巻線の他方端に電気接続される第２端子とを有するインダクタと、
前記インダクタに対して電気接続された第１スイッチング素子および第２スイッチング素子と、
出力キャパシタと、
前記入力キャパシタ、前記インダクタ、前記第１スイッチング素子、前記第２スイッチング素子、および、前記出力キャパシタが実装された回路基板と、
を備え、
前記回路基板は、
前記第１スイッチング素子および前記第２スイッチング素子の接続ノードと前記第１端子とを電気接続する第１配線パターンと、
前記第２端子と前記入力キャパシタを電気接続する第２配線パターンと、
前記入力キャパシタが実装される基準電位側配線パターンと、
を有し、
前記入力キャパシタにおける前記基準電位側配線パターンに実装されるキャパシタの外部端子と前記インダクタとの対向距離は前記外部端子の前記インダクタの側面への投影面の幅よりも短く、前記インダクタと前記基準電位側配線パターンとの間に寄生キャパシタを有し、
前記インダクタ、前記寄生キャパシタ、前記基準電位側配線パターン、前記入力キャパシタ、および、出力キャパシタは、前記第１スイッチング素子および前記第２スイッチング素子のスイッチング動作に起因する電磁雑音の発生を相殺し、前記インダクタおよび前記第１配線パターンから輻射または伝導するコモンモードノイズの発生を抑制する電気閉回路からなるノイズ平衡化回路を構成する、
スイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電力変換用のスイッチング素子を備えたスイッチング電源装置に関する。
【背景技術】
【0002】
特許文献１には、ＤＣ－ＤＣコンバータが記載されている。特許文献１のＤＣ－ＤＣコンバータは、スイッチング素子と、スイッチング素子の出力側に接続されたインダクタとを備える。また、特許文献１のＤＣ－ＤＣコンバータは、シールド部材を備える。
【0003】
スイッチング素子、インダクタ、および、シールド部材は、基板に実装されている。シールド部材は、インダクタを覆うように基板に配置される。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１８－９８８５３号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、電力変換に関係しないシールド部材を備えることで、ＤＣ－ＤＣコンバータ（スイッチング電源装置）は、不所望に大型化してしまう。また、特許文献１の構成において、シールド部材を備えていないと、インダクタから生じるＥＭＩノイズが外部に輻射または伝導されてしまう。
【0006】
したがって、本発明の目的は、スイッチングノイズの輻射の抑制、この輻射に起因してシャーシに伝導するコモンモードノイズを抑制した高効率かつ小型のスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【0007】
この発明のスイッチング電源装置は、入力キャパシタと、入力キャパシタに対して電気接続された第１スイッチング素子および第２スイッチング素子と、巻線と磁性コアとを備え、巻線の一方端に電気接続される第１端子と巻線の他方端に電気接続される第２端子とを有するインダクタと、出力キャパシタと、入力キャパシタ、第１スイッチング素子、第２スイッチング素子、インダクタ、および、出力キャパシタが実装された回路基板と、を備える。
【0008】
回路基板は、第１スイッチング素子および第２スイッチング素子の接続ノードと第１端子とを電気接続する第１配線パターンと、第２端子と出力キャパシタを電気接続する第２配線パターンと、入力キャパシタが実装される基準電位側配線パターンと、を有する。入力キャパシタにおける基準電位側配線パターンに実装されるキャパシタ外部端子とインダクタとの対向距離は、キャパシタ外部端子のインダクタ側面への投影面の幅よりも短く、インダクタと基準電位側配線パターンとの間に、寄生キャパシタを有する。インダクタ、寄生キャパシタ、基準電位側配線パターン、入力キャパシタ、および、出力キャパシタは、電気閉回路からなるノイズ平衡化回路を構成する。
【0009】
電気閉回路からなるノイズ平衡化回路を構成することで、第１スイッチング素子および第２スイッチング素子のスイッチング動作に起因する電磁雑音の発生を相殺し、インダクタおよび第１配線パターンから輻射するスイッチングノイズによって発生してシャーシに伝導するコモンモードノイズを抑制する。
【発明の効果】
【0010】
この発明によれば、ノイズ低減部品を用いることなくノイズ平衡化回路を構成し、かつ、スイッチング動作に起因する電磁雑音の発生を相殺し、スイッチングノイズの輻射または伝導に起因してシャーシを伝導するコモンモードノイズを抑制するスイッチング電源装置を高効率かつ小型に形成できる。
【図面の簡単な説明】
【0011】
【発明を実施するための形態】
【0012】
［第１の実施形態］
本発明の第１の実施形態に係るスイッチング電源装置について、図を参照して説明する。
本発明の第１の実施形態に係るスイッチング電源装置について、図を参照して説明する。
【0013】
（スイッチング電源装置１０の構成）
図１は、本発明の第１の実施形態に係るスイッチング電源装置の概略構成を示す回路図である。
図１は、本発明の第１の実施形態に係るスイッチング電源装置の概略構成を示す回路図である。
【0014】
図１に示すように、スイッチング電源装置１０は、スイッチングＩＣ１１、インダクタ２０、入力キャパシタ３１、および、出力キャパシタ３２を備える。
【0015】
スイッチング電源装置１０は、直流電源８１に電気接続されており、負荷８２に電気接続されている。
【0016】
入力キャパシタ３１は、直流電源８１に並列に電気接続されている。入力キャパシタ３１は、キャパシタを構成する構造体、キャパシタ外部端子３１０１、およびキャパシタ外部端子３１０２を備える。直流電源８１の正極とキャパシタ外部端子３１０１とは、入力側Ｈｉ電位配線パターン４３に接続されている。入力側Ｈｉ電位配線パターン４３が、「入力配線パターン」に対応する。直流電源８１の正極と入力キャパシタ３１（キャパシタ外部端子３１０１）との接続点がノードＮＤ１Ｈである。直流電源８１の負極とキャパシタ外部端子３１０２とは、基準電位側配線パターン５０に接続されている。直流電源８１の負極と入力キャパシタ３１（キャパシタ外部端子３１０２）との接続点がノードＮＤｌＬである。
【0017】
スイッチングＩＣ１１は、スイッチング制御回路１１１、スイッチング素子Ｑ１、および、スイッチング素子Ｑ２を備える。スイッチング素子Ｑ１が「第１スイッチング素子」に対応し、スイッチング素子Ｑ２が「第２スイッチング素子」に対応する。スイッチング素子Ｑ１およびスイッチング素子Ｑ２は、電力用半導体素子であり、例えば、Ｎ型のＭＯＳ－ＦＥＴによって構成される。
【0018】
スイッチングＩＣ１１は、Ｈｉ側入力端子Ｐ０１、基準電位接続端子Ｐ０２、および、複数のスイッチング素子用外部端子Ｐ１１、Ｐ１２を備える。なお、スイッチングＩＣ１１は、他の端子も備えているが、図示および説明は省略する。
【0019】
Ｈｉ側入力端子Ｐ０１は、入力側Ｈｉ電位配線パターン４３に接続されている。基準電位接続端子Ｐ０２は、基準電位側配線パターン５０に接続されている。
【0020】
スイッチング素子Ｑ１とスイッチング素子Ｑ２とは、スイッチング素子用外部端子Ｐ１１、Ｐ１２を通じて直列に電気接続される。より具体的には、スイッチング素子Ｑ１のソースは、スイッチング素子用外部端子Ｐ１１に接続されており、スイッチング素子Ｑ２のドレインは、スイッチング素子用外部端子Ｐ１２に接続されている。スイッチング素子用外部端子Ｐ１１とスイッチング素子用外部端子Ｐ１２とは、配線パターン４１を通じて接続されている。これにより、スイッチング素子Ｑ１のソースと、スイッチング素子Ｑ２のドレインとが接続される。スイッチング素子Ｑ１とスイッチング素子Ｑ２との接続点がノードＮＤ０である。
【0021】
スイッチング素子Ｑ１およびスイッチング素子Ｑ２は、入力キャパシタ３１に電気接続されている。より具体的には、スイッチング素子Ｑ１のドレインは、Ｈｉ側入力端子Ｐ０１、入力側Ｈｉ電位配線パターン４３を通じて入力キャパシタ３１のＨｉ側のノードＮＤ１Ｈに接続されている。スイッチング素子Ｑ２のソースは、基準電位接続端子Ｐ０２、基準電位側配線パターン５０を通じて、入力キャパシタ３１のＬｏｗ側のノードＮＤ１Ｌに接続されている。
【0022】
スイッチング素子Ｑ１のゲートおよびスイッチング素子Ｑ２のゲートには、スイッチング制御回路１１１が電気接続されている。スイッチング素子Ｑ１およびスイッチング素子Ｑ２は、スイッチング制御回路１１１からのスイッチング制御信号によって、ドレインソース間を電気的に導通または開放する。
【0023】
インダクタ２０は、巻線導体（巻線）、磁性コア、第１インダクタ端子２０１、および、第２インダクタ端子２０２を備える。巻線導体は、磁性コアに内蔵されている。第１インダクタ端子２０１は、巻線導体の一方端に電気接続され、第２インダクタ端子２０２は、巻線導体の他方端に電気接続される。磁性コアは直方体形状であり、第１インダクタ端子２０１は、磁性コアの一方側面から底面に形成され、第２インダクタ端子２０２は、磁性コアの他方側面から底面に形成される。
【0024】
出力キャパシタ３２は、キャパシタを構成する構造体、キャパシタ外部端子３２１、およびキャパシタ外部端子３２２を備える。
【0025】
ノードＮＤ０には、配線パターン４１を通じて、インダクタ２０の第１インダクタ端子２０１が接続されている。配線パターン４１が「第１配線パターン」に対応する。インダクタ２０の第２インダクタ端子２０２には、配線パターン４２を通じて、出力キャパシタ３２のキャパシタ外部端子３２１が接続されている。配線パターン４２が「第２配線パターン」に対応する。インダクタ２０の第２インダクタ端子２０２と出力キャパシタ３２のキャパシタ外部端子３２１との接続点が、ノードＮＤ２Ｈである。
【0026】
出力キャパシタ３２のキャパシタ外部端子３２２は、基準電位側配線パターン５０に接続されている。出力キャパシタ３２のキャパシタ外部端子３２２と基準電位側配線パターン５０との接続点が、ノードＮＤ２Ｌである。
【0027】
このような構成によって、スイッチング電源装置１０は、降圧型ＤＣＤＣコンバータを実現する。
【0028】
負荷８２は、出力キャパシタ３２に対して並列に電気接続されている。より具体的には、負荷８２の一方端子は、出力キャパシタ３２のノードＮＤ２Ｈに接続されている。負荷８２の他方端子は、出力キャパシタ３２のノードＮＤ２Ｌに接続されている。
【0029】
さらに、スイッチング電源装置１０の基準電位側配線パターン５０は、スイッチング電源装置１０、直流電源８１、および、負荷８２が搭載される車両等のシャーシＣＨＳに電気接続される。なお、シャーシＣＨＳは、適宜、グランド電位に接続されている。
【0030】
（スイッチング電源装置１０の物理的な構成）
図２は、本発明の第１の実施形態に係るスイッチング電源装置を実現する回路モジュールの一部を示す平面図である。
図２は、本発明の第１の実施形態に係るスイッチング電源装置を実現する回路モジュールの一部を示す平面図である。
【0031】
スイッチング電源装置１０は、回路基板６０を備える。回路基板６０は、表面６１を備える。回路基板６０は、絶縁性基材と、絶縁性基材に形成された各種の導体パターンとを備える。
【0032】
スイッチング電源装置１０は、スイッチングＩＣ１１、インダクタ２０、入力キャパシタ３１１、入力キャパシタ３１２、および、出力キャパシタ３２を備える。スイッチングＩＣ１１、インダクタ２０、入力キャパシタ３１１、入力キャパシタ３１２、および、出力キャパシタ３２は、いわゆる実装型電子部品である。より具体的には、スイッチングＩＣ１１は、バンプ付きのＩＣであり、インダクタ２０、入力キャパシタ３１１、入力キャパシタ３１２、および、出力キャパシタ３２は、チップ型電子部品である。入力キャパシタ３１１と入力キャパシタ３１２とによって、上述の等価回路における入力キャパシタ３１が構成されている。
【0033】
スイッチングＩＣ１１、インダクタ２０、入力キャパシタ３１１、入力キャパシタ３１２、および、出力キャパシタ３２が回路基板６０に実装されることで、スイッチング電源装置１０は、回路モジュールとして構成される。
【0034】
（回路モジュールとしての具体的な構造）
回路基板６０の表面６１には、配線パターン４１、配線パターン４２、入力側Ｈｉ電位配線パターン４３、基準電位側配線パターン５０１、および、基準電位側配線パターン５０２が形成されている。基準電位側配線パターン５０１、および、基準電位側配線パターン５０２によって、上述の等価回路における基準電位側配線パターン５０が構成されている。
回路基板６０の表面６１には、配線パターン４１、配線パターン４２、入力側Ｈｉ電位配線パターン４３、基準電位側配線パターン５０１、および、基準電位側配線パターン５０２が形成されている。基準電位側配線パターン５０１、および、基準電位側配線パターン５０２によって、上述の等価回路における基準電位側配線パターン５０が構成されている。
【0035】
配線パターン４１、基準電位側配線パターン５０１、および、基準電位側配線パターン５０２は、図２のｙ軸に平行な方向に沿って並走して形成されている。この際、図２のｘ軸方向（並走する方向に直交する方向）において、配線パターン４１は、基準電位側配線パターン５０１と基準電位側配線パターン５０２との間に形成されている。
【0036】
配線パターン４１と基準電位側配線パターン５０１とは、物理的に離間しており、配線パターン単体では電気的に接続されていない。配線パターン４１と基準電位側配線パターン５０２とは、物理的に離間しており、配線パターン単体では電気的に接続されていない。
【0037】
配線パターン４２は、図２のｙ軸方向において、配線パターン４１から離間した部分を有する。配線パターン４２と配線パターン４１とは、配線パターン単体では電気的に接続されていない。
【0038】
配線パターン４２は、図２のｘ軸方向において、基準電位側配線パターン５０１の位置を基準として、配線パターン４１と反対側に位置する部分を有する。配線パターン４２と基準電位側配線パターン５０１とは、物理的に離間しており、配線パターン単体では電気的に接続されていない。
【0039】
入力側Ｈｉ電位配線パターン４３は、図２のｘ軸方向において、基準電位側配線パターン５０２の位置を基準として、配線パターン４１と反対側に位置する部分を有する。入力側Ｈｉ電位配線パターン４３と基準電位側配線パターン５０２とは、物理的に離間しており、配線パターン単体では電気的に接続されていない。
【0040】
スイッチングＩＣ１１は、例えば、そろれぞれがバンプ形状のＨｉ側入力端子Ｐ０１、基準電位接続端子Ｐ０２１、基準電位接続端子Ｐ０２２、スイッチング素子用外部端子Ｐ１１、および、スイッチング素子用外部端子Ｐ１２を備える。基準電位接続端子Ｐ０２１、基準電位接続端子Ｐ０２２とによって、上述の等価回路における基準電位接続端子Ｐ０２が構成されている。
【0041】
スイッチング素子用外部端子Ｐ１１およびスイッチング素子用外部端子Ｐ１２は、配線パターン４１のｙ軸方向の一方端部に実装されている。Ｈｉ側入力端子Ｐ０１は、入力側Ｈｉ電位配線パターン４３に実装されている。基準電位接続端子Ｐ０２１は、基準電位側配線パターン５０１に実装されている。基準電位接続端子Ｐ０２２は、基準電位側配線パターン５０２のｙ軸方向の一方端部に実装されている。
【0042】
インダクタ２０は、第１インダクタ端子２０１（第１端子）と第２インダクタ端子２０２（第２端子）とが並ぶ方向（インダクタ２０の長さ方向）がｙ軸方向に平行になるように、回路基板６０に実装されている。
【0043】
第１インダクタ端子２０１は、配線パターン４１のｙ軸方向の他方端部に実装されている。インダクタ２０の第２インダクタ端子２０２は、配線パターン４２に実装されている。
【0044】
入力キャパシタ３１１は、ｙ軸方向においてスイッチングＩＣ１１を基準にして、インダクタ２０と反対側に実装されている。入力キャパシタ３１１の一方のキャパシタ外部端子は、入力側Ｈｉ電位配線パターン４３に実装されており、他方のキャパシタ外部端子は、基準電位側配線パターン５０１に実装されている。
【0045】
入力キャパシタ３１２は、ｙ軸方向においてスイッチングＩＣ１１を基準にして、インダクタ２０と同じ側に実装されている。入力キャパシタ３１２は、キャパシタ外部端子３１２１とキャパシタ外部端子３１２２とが並ぶ方向（入力キャパシタ３１２の長さ方向）がｘ軸方向に平行になるように、回路基板６０に実装されている。
【0046】
入力キャパシタ３１２のキャパシタ外部端子３１２１は、入力側Ｈｉ電位配線パターン４３に実装されている。入力キャパシタ３１２のキャパシタ外部端子３１２２は、基準電位側配線パターン５０２のｙ軸方向の他方端部に実装されている。
【0047】
出力キャパシタ３２は、ｙ軸方向においてスイッチングＩＣ１１を基準にして、インダクタ２０と同じ側に実装されている。出力キャパシタ３２は、キャパシタ外部端子３２１とキャパシタ外部端子３２２とが並ぶ方向（出力キャパシタ３２の長さ方向）がｘ軸方向に平行になるように、回路基板６０に実装されている。
【0048】
出力キャパシタ３２のキャパシタ外部端子３２１は、配線パターン４２に実装されている。出力キャパシタ３２のキャパシタ外部端子３２２は、基準電位側配線パターン５０１のｙ軸方向の端部に実装されている。
【0049】
図３は、本発明の第１の実施形態に係るスイッチング電源装置におけるインダクタ付近を拡大した平面図である。
【0050】
図３に示すように、インダクタ２０、入力キャパシタ３１２は、回路基板６０の表面６１において近接した位置に実装されている。入力キャパシタ３１２は、基準電位側配線パターン５０２に実装されるキャパシタ外部端子３１２２がインダクタ２０の側面（インダクタ２０の長さ方向に平行な面で実装面に直交する面）に近接して対向するように、実装されている。
【0051】
この状態において、入力キャパシタ３１２におけるキャパシタ外部端子３１２２とインダクタ２０との対向距離ＤＩＳ１は、入力キャパシタ３１２側から見て、キャパシタ外部端子３１２２のインダクタ２０の側面への投影面の幅Ｗ３１２よりも短い。対向距離ＤＩＳ１は、キャパシタ外部端子３１２２のインダクタ側端部とインダクタ２０の側面の最短距離を言う。このような構成とすることで、入力キャパシタ３１２のキャパシタ外部端子３１２２とインダクタ２０との間に寄生キャパシタが発生する。これにより、インダクタ２０と基準電位側配線パターン５０２との間は、寄生キャパシタＣＰを有する。この寄生キャパシタＣＰは、電力変換用の主たる電流が流れるものではなく、それよりも周波数が高いスイッチングノイズ（スイッチング動作に起因する電磁雑音）が流れる程度のものである。
【0052】
図４は、本発明の第１の実施形態に係るスイッチング電源装置におけるＥＭＩノイズの流れを概略的に示す図である。
【0053】
インダクタ２０と基準電位側配線パターン５０２との間には寄生キャパシタＣＰを有する。したがって、図４の太線矢印に示すように、スイッチングＩＣ１１のノードＮＤ０からのスイッチングノイズは、配線パターン４１、インダクタ２０と基準電位側配線パターン５０２との間の寄生キャパシタＣＰ、基準電位側配線パターン５０（５０１、５０２）、入力キャパシタ３１、および、入力側Ｈｉ電位配線パターン４３を通じて、スイッチングＩＣ１１に戻る。
【0054】
すなわち、スイッチング電源装置１０は、スイッチングＩＣ１１、配線パターン４１、インダクタ２０と基準電位側配線パターン５０２との間の寄生キャパシタＣＰ、基準電位側配線パターン５０（５０１、５０２）、入力キャパシタ３１、および、入力側Ｈｉ電位配線パターン４３による電気閉回路を備える。
【0055】
スイッチングＩＣ１１から発生したスイッチングノイズは、この電気閉回路によって閉じ込められ、シャーシＣＨＳに生じるコモンモードノイズは抑制される。また、インダクタ２０から輻射したスイッチングノイズは、寄生キャパシタＣＰによって、この電気閉回路に導かれる。そして、連続的に発生するスイッチングノイズの位相は一定ではないので、電気閉回路に閉じ込められることで、互いに相殺される。すなわち、この電気閉回路は、スイッチングノイズを平衡化してコモンモードノイズの発生を抑制するノイズ平衡化回路として機能する。言い換えれば、スイッチング電源装置１０は、ノイズ平衡化回路を備える。
【0056】
このように、上述の構成を備えることによって、スイッチング電源装置１０は、スイッチングノイズの外部への輻射とシャーシＣＨＳへの伝導を抑制することでコモンモードノイズの発生を抑制するとともに、ノイズ平衡化回路によってレベルスイッチングノイズのレベルを抑制できる。すなわち、スイッチング電源装置１０は、スイッチングノイズの輻射およびコモンモードノイズの発生をより効果的に抑制できる。この際、スイッチング電源装置１０は、コモンモードノイズの発生の抑制用の部材（シールド部材）を別部品として必要としないので、簡素な構成および小型化を実現できる。
【0057】
そして、スイッチング電源装置１０がスイッチングノイズの輻射を抑制することで、スイッチングノイズのシャーシＣＨＳへの重畳は、抑制され、スイッチングノイズに起因するコモンモードノイズの発生は、抑制される。これにより、スイッチング電源装置１０は、シャーシＣＨＳを備える車両の各種の電子機器へのスイッチングノイズおよびコモンモードノイズによる悪影響を抑制できる。
【0058】
さらに、スイッチング電源装置１０では、インダクタ２０と出力キャパシタ３２との配置においても、図３の構成を備えている。なお、ここで説明するインダクタ２０と出力キャパシタ３２との位置関係は、必須ではないが、この位置関係であるとより良い。
【0059】
インダクタ２０、出力キャパシタ３２は、回路基板６０の表面６１において近接した位置に実装されている。出力キャパシタ３２は、基準電位側配線パターン５０１に実装されるキャパシタ外部端子３２２がインダクタ２０の側面（インダクタ２０の長さ方向に平行な面で実装面に直交する面）に近接して対向するように、実装されている。
【0060】
この状態において、出力キャパシタ３２におけるキャパシタ外部端子３２２とインダクタ２０との対向距離ＤＩＳ２は、キャパシタ外部端子３２２のインダクタ２０の側面への投影面の幅Ｗ３２よりも短い。このような構成とすることで、出力キャパシタ３２のキャパシタ外部端子３２２とインダクタ２０との間に寄生キャパシタが発生する。これにより、インダクタ２０と基準電位側配線パターン５０１との間には、寄生キャパシタを有する。
【0061】
これにより、図４に示すインダクタ２０と基準電位側配線パターン５０（５０１、５０２）との間の寄生キャパシタＣＰをさらに大きくできる。
【0062】
したがって、スイッチングＩＣ１１から発生したスイッチングノイズは、上述の電気閉回路（ノイズ平衡化回路）に、より確実に導かれ、閉じ込められる。この結果、スイッチング電源装置１０は、スイッチングノイズの外部への輻射およびコモンモードノイズの発生をさらに確実に抑制するとともに、ノイズ平衡化回路によってＥＭＩノイズ（スイッチングノイズおよびコモンモードノイズ）をさらに確実に抑制できる。
【0063】
なお、本実施形態に係るスイッチング電源装置１０の構成を備えない比較構成のスイッチング電源装置１０Ｐでは、シャーシＣＨＳにコモンモードノイズが流れてしまう。
【0064】
図５は、比較構成のスイッチング電源装置におけるＥＭＩノイズの流れを概略的に示す図である。インダクタ２０、入力キャパシタ３１および出力キャパシタ３２の配置を本願のスイッチング電源装置１０のように構成しないと、インダクタ２０と基準電位側配線パターン５０との間に、電気閉回路を形成可能な寄生キャパシタを生じさせることができない。これにより、図５に示すように、スイッチングＩＣ１１のノードＮＤ０に接続するスイッチングノードパターンとシャーシＣＨＳとが電気的に結合し、寄生キャパシタＣｐｓを形成する。このため、スイッチングノイズに起因するコモンモードノイズは、寄生キャパシタＣｐｓを通じてシャーシＣＨＳに流れる。
【0065】
このように、比較構成のスイッチング電源装置１０Ｐでは、シャーシＣＨＳにコモンモードノイズが伝導（漏洩）してしまう。しかしながら、上述の構成を備えることで、本実施形態のスイッチング電源装置１０は、シャーシＣＨＳへのコモンモードノイズの伝導（漏洩）を抑制できる。
【0066】
なお、上述の構成では、スイッチング電源装置１０は、チップ型電子部品の入力キャパシタ３１１とチップ型電子部品の入力キャパシタ３１２との２個を並列接続して、等価回路としての入力キャパシタ３１を構成している。入力キャパシタ３１１と入力キャパシタ３１２とは、キャパシタンスおよびサイズが異なる。入力キャパシタ３１２のキャパシタンスは、入力キャパシタ３１１のキャパシタンスよりも大きく、サイズも大きい。
【0067】
そして、キャパシタンスの小さな入力キャパシタ３１１は、インダクタ２０から遠ざけて、スイッチングＩＣ１１のＨｉ側入力端子Ｐ０１の近傍に実装されている。一方、キャパシタンスの大きな入力キャパシタ３１２は、インダクタ２０に近接して実装されている。
【0068】
このような構成によって、等価回路として所望のキャパシタンスの入力キャパシタ３１を実現するために、キャパシタンスが大きく形状が相対的に大きい入力キャパシタ３１２をインダクタ２０に近接させて、所望の寄生キャパシタＣＰを確保できる。かつ、キャパシタンスが小さく形状が相対的に小さい入力キャパシタ３１１をスイッチングＩＣ１１ののＨｉ側入力端子Ｐ０１の近傍に電気接続することで、スイッチングＩＣ１１への瞬間的な電荷供給を可能にし、リンギングの抑制やスイッチング電源の安定動作を確保できる。
【0069】
［第２の実施形態］
本発明の第２の実施形態に係るスイッチング電源装置について、図を参照して説明する。図６は、本発明の第２の実施形態に係るスイッチング電源装置におけるインダクタの実装部分を含む構成の側面断面図である。図６では、インダクタの巻線導体の図示を省略している。
本発明の第２の実施形態に係るスイッチング電源装置について、図を参照して説明する。図６は、本発明の第２の実施形態に係るスイッチング電源装置におけるインダクタの実装部分を含む構成の側面断面図である。図６では、インダクタの巻線導体の図示を省略している。
【0070】
第２の実施形態に係るスイッチング電源装置１０Ａは、第１の実施形態に係るスイッチング電源装置１０に対して、基準電位側配線パターン５０Ａの配線パターンにおいて異なる。スイッチング電源装置１０Ａの他の構成は、スイッチング電源装置１０と同様であり、同様の箇所の説明は省略する。
【0071】
スイッチング電源装置１０Ａは、回路基板６０Ａによって形成される。回路基板６０Ａは、導体パターンからなる基準電位側配線パターン５０Ａを備える。
【0072】
基準電位側配線パターン５０Ａは、回路基板６０Ａの内部に形成されている。基準電位側配線パターン５０Ａは、平面視して（表面６１に直交する方向に視て）、インダクタ２０（インダクタ２０の実装領域）および配線パターン４１に重なっている。
【0073】
このような構成によって、インダクタ２０および配線パターン４１と、基準電位側配線パターン５０Ａとの間に、寄生キャパシタＣＰ（図４参照）が構成される。これにより、スイッチングノイズは、ノイズ平衡化回路にさらに効果的に閉じ込めら、コモンモードノイズの発生はさらに効果的に抑制される。
【0074】
したがって、スイッチング電源装置１０Ａは、スイッチングノイズの外部への輻射およびコモンモードノイズの発生を、より効果的に抑制できる。
【0075】
なお、基準電位側配線パターン５０Ａは、インダクタ２０と配線パターン４１の少なくとも一方の一部に重なっていればよいが、インダクタ２０と配線パターン４１との両方に重なっていることが好ましい。
【0076】
［第３の実施形態］
本発明の第３の実施形態に係るスイッチング電源装置について、図を参照して説明する。図7は、本発明の第３の実施形態に係るスイッチング電源装置におけるインダクタの実装部分を含む構成の側面断面図である。図７では、インダクタの巻線導体の図示を省略している。
本発明の第３の実施形態に係るスイッチング電源装置について、図を参照して説明する。図7は、本発明の第３の実施形態に係るスイッチング電源装置におけるインダクタの実装部分を含む構成の側面断面図である。図７では、インダクタの巻線導体の図示を省略している。
【0077】
第３の実施形態に係るスイッチング電源装置１０Ｂは、第１の実施形態に係るスイッチング電源装置１０に対して、入力側Ｈｉ電位配線パターン４３Ｂの配線パターンにおいて異なる。スイッチング電源装置１０Ｂの他の構成は、スイッチング電源装置１０と同様であり、同様の箇所の説明は省略する。
【0078】
スイッチング電源装置１０Ｂは、回路基板６０Ｂによって形成される。回路基板６０Ｂは、導体パターンからなる入力側Ｈｉ電位配線パターン４３Ｂを備える。
【0079】
入力側Ｈｉ電位配線パターン４３Ｂは、回路基板６０Ｂの内部に形成されている。入力側Ｈｉ電位配線パターン４３Ｂは、平面視して、インダクタ２０（インダクタ２０の実装領域）および配線パターン４１に重なっている。
【0080】
このような構成によって、インダクタ２０および配線パターン４１と、入力側Ｈｉ電位配線パターン４３Ｂとの間に、寄生キャパシタが構成される。この寄生キャパシタは、電力変換用の主たる電流が流れるものではなく、それよりも周波数が高いスイッチングノイズが流れる程度のものである。これにより、スイッチングノイズは、ノイズ平衡化回路にさらに効果的に閉じ込められ、コモンモードノイズの発生はさらに効果的に抑制される。
【0081】
したがって、スイッチング電源装置１０Ｂは、スイッチングノイズの外部への輻射およびコモンモードノイズの発生を、より効果的に抑制できる。
【0082】
なお、入力側Ｈｉ電位配線パターン４３Ｂは、インダクタ２０と配線パターン４１の少なくとも一方の一部に重なっていればよいが、インダクタ２０と配線パターン４１との両方に重なっていることが好ましい。
【0083】
［第４の実施形態］
本発明の第４の実施形態に係るスイッチング電源装置について、図を参照して説明する。図８は、本発明の第４の実施形態に係るスイッチング電源装置におけるインダクタの実装部分を含む構成の側面断面図である。図８では、インダクタの巻線導体の図示を省略している。
本発明の第４の実施形態に係るスイッチング電源装置について、図を参照して説明する。図８は、本発明の第４の実施形態に係るスイッチング電源装置におけるインダクタの実装部分を含む構成の側面断面図である。図８では、インダクタの巻線導体の図示を省略している。
【0084】
第４の実施形態に係るスイッチング電源装置１０Ｃは、第１の実施形態に係るスイッチング電源装置１０に対して、配線パターン４２Ｃにおいて異なる。スイッチング電源装置１０Ｃの他の構成は、スイッチング電源装置１０と同様であり、同様の箇所の説明は省略する。
【0085】
スイッチング電源装置１０Ｃは、回路基板６０Ｃによって形成される。回路基板６０Ｃは、導体パターンからなる配線パターン４２Ｃを備える。
【0086】
配線パターン４２Ｃは、配線パターン４２０、配線パターン４２１、接続導体ＶＩＡ４２を備える。配線パターン４２０は、回路基板６０Ｃの表面６１に形成されている。配線パターン４２０は、インダクタ２０が実装されている。配線パターン４２１は、回路基板６０Ｃの内部に形成されている。配線パターン４２１は、接続導体ＶＩＡ４２を通じて配線パターン４２０に接続されている。配線パターン４２１は、平面視して、インダクタ２０（インダクタ２０の実装領域）および配線パターン４１に重なっている。
【0087】
このような構成によって、インダクタ２０および配線パターン４１と、配線パターン４２１との間に、寄生キャパシタが構成される。この寄生キャパシタは、電力変換用の主たる電流が流れるものではなく、それよりも周波数が高いスイッチングノイズが流れる程度のものである。これにより、スイッチングノイズは、ノイズ平衡化回路にさらに効果的に閉じ込められ、コモンモードノイズの発生はさらに効果的に抑制される。
【0088】
したがって、スイッチング電源装置１０Ｃは、スイッチングノイズの外部への輻射およびコモンモードノイズの発生を、より効果的に抑制できる。
【0089】
なお、配線パターン４２１は、インダクタ２０と配線パターン４１の少なくとも一方の一部に重なっていればよいが、インダクタ２０と配線パターン４１との両方に重なっていることが好ましい。
【0090】
［第５の実施形態］
本発明の第５の実施形態に係るスイッチング電源装置について、図を参照して説明する。図９は、本発明の第５の実施形態に係るスイッチング電源装置におけるインダクタの実装部分を含む構成の側面断面図である。図９では、インダクタの巻線導体の図示を省略している。
本発明の第５の実施形態に係るスイッチング電源装置について、図を参照して説明する。図９は、本発明の第５の実施形態に係るスイッチング電源装置におけるインダクタの実装部分を含む構成の側面断面図である。図９では、インダクタの巻線導体の図示を省略している。
【0091】
第５の実施形態に係るスイッチング電源装置１０Ｄは、第１の実施形態に係るスイッチング電源装置１０に対して、インダクタ２０Ｄにおいて異なる。スイッチング電源装置１０Ｄの他の構成は、スイッチング電源装置１０と同様であり、同様の箇所の説明は省略する。
【0092】
図９に示すように、インダクタ２０Ｄは、第１インダクタ端子２０１Ｄおよび第２インダクタ端子２０２Ｄを備える。第１インダクタ端子２０１Ｄは、磁性コア２００の側面ＦＳ２０１（第１側面）および底面ＦＢ２００に亘って形成されている。第２インダクタ端子２０２Ｄは、磁性コア２００の側面ＦＳ２０２（第２側面）および底面ＦＢ２００に亘って形成されている。
【0093】
第１インダクタ端子２０１Ｄの高さＨ２０１Ｄは、第２インダクタ端子２０２Ｄの高さＨ２０２Ｄよりも低い。第１インダクタ端子２０１Ｄは、側面ＦＳ２０１に全幅に亘って形成されている。第２インダクタ端子２０２Ｄは、側面ＦＳ２０２に全幅に亘って形成されている。これにより、第１インダクタ端子２０１Ｄが側面ＦＳ２０１に形成される面積は、第２インダクタ端子２０２Ｄが側面ＦＳ２０２に形成される面積よりも小さい。なお、第１インダクタ端子２０1Ｄは、底面ＦＢ２００のみに形成されてもよい。
【0094】
配線パターン４１は、スイッチングＩＣ１１のスイッチング素子Ｑ１およびスイッチング素子Ｑ２に接続する配線パターンであり、スイッチングノイズが重畳し易い。したがって、第１インダクタ端子２０１Ｄにもスイッチングノイズが重畳し易い。
【0095】
しかしながら、第１インダクタ端子２０１Ｄの側面の面積が小さいことで、第１インダクタ端子２０１Ｄからのスイッチングノイズの輻射は、抑制される。
【0096】
［第６の実施形態］
本発明の第６の実施形態に係るスイッチング電源装置について、図を参照して説明する。図１０は、本発明の第６の実施形態に係るスイッチング電源装置の概略構成を示す回路図である。
本発明の第６の実施形態に係るスイッチング電源装置について、図を参照して説明する。図１０は、本発明の第６の実施形態に係るスイッチング電源装置の概略構成を示す回路図である。
【0097】
第１の実施形態に係るスイッチング電源装置１０が降圧型ＤＣＤＣコンバータであったのに対して、第６の実施形態に係るスイッチング電源装置１０Ｅは、昇圧型ＤＣＤＣコンバータである。
【0098】
図１０に示すように、スイッチング電源装置１０Ｅは、スイッチングＩＣ１１Ｅ、インダクタ２０、入力キャパシタ３１、および、出力キャパシタ３２を備える。スイッチングＩＣ１１Ｅは、スイッチング制御回路（図示を省略）、スイッチング素子Ｄ１、および、スイッチング素子Ｑ２を備える。スイッチング素子Ｄ１が「第１スイッチング素子」に対応し、スイッチング素子Ｑ２が「第２スイッチング素子」に対応する。スイッチング素子Ｄ１およびスイッチング素子Ｑ２は、電力用半導体素子である。
【0099】
スイッチング電源装置１０Ｅは、直流電源８１に電気接続されており、負荷８２に電気接続されている。
【0100】
入力キャパシタ３１は、直流電源８１に並列に電気接続されている。直流電源８１の正極と入力キャパシタ３１との接続点がノードＮＤ１Ｈであり、直流電源８１の負極と入力キャパシタ３１との接続点がノードＮＤｌＬである。
【0101】
スイッチング素子Ｄ１とスイッチング素子Ｑ２とは、直列に電気接続される。より具体的には、スイッチング素子Ｄ１のアノードとスイッチング素子Ｑ２のドレインとは、電気接続されている。スイッチング素子Ｄ１とスイッチング素子Ｑ２との接続点がノードＮＤ０である。
【0102】
ノードＮＤ１Ｌには、配線パターン４２が接続されている。配線パターン４２には、インダクタ２０の第２インダクタ端子２０２が接続されている。インダクタ２０の第１インダクタ端子２０１には、配線パターン４１が接続されており、配線パターン４１は、ノードＮＤ０に接続されている。
【0103】
スイッチング素子Ｄ１のカソードには、出力キャパシタ３２の一方端子が接続されている。スイッチング素子Ｄ１のカソードと出力キャパシタ３２の一方端子との接続点が、ノードＮＤ２Ｈである。
【0104】
出力キャパシタ３２の他方端子は、基準電位側配線パターン５０に接続されている。出力キャパシタ３２の他方端子と基準電位側配線パターン５０との接続点が、ノードＮＤ２Ｌである。
【0105】
このような構成において、上述のスイッチング電源装置１０と同様に、入力キャパシタ３１における基準電位側配線パターン５０に実装されるキャパシタ外部端子とインダクタ２０との対向距離を、このキャパシタ外部端子のインダクタ２０の側面への投影面の幅よりも短くする。
【0106】
これにより、スイッチング電源装置１０Ｅは、スイッチング電源装置１０と同様に、スイッチングノイズの外部への輻射を抑制するとともに、コモンモードノイズの発生を抑制し、ノイズ平衡化回路によってＥＭＩノイズのレベルを抑制できる。したがって、スイッチング電源装置１０Ｅは、スイッチングノイズの輻射およびコモンモードノイズの発生をより効果的に抑制できる。この際、スイッチング電源装置１０Ｅは、スイッチングノイズの輻射の抑制およびコモンモードノイズの発生の抑制用の部材（シールド部材）を別部品として必要としないので、簡素な構成および小型化を実現できる。
【0107】
また、出力キャパシタ３２における基準電位側配線パターン５０に実装されるキャパシタ外部端子とインダクタ２０との対向距離を、このキャパシタ外部端子のインダクタ２０の側面への投影面の幅よりも短くする。
【0108】
これにより、スイッチング電源装置１０Ｅは、スイッチングノイズの外部への輻射およびコモンモードノイズの発生をさらに抑制するとともに、ノイズ平衡化回路によってＥＭＩノイズのレベルをさらに抑制できる。
【0109】
上述の各実施形態のスイッチング電源装置において、コモンモードノイズの抑制効果は、例えば、次のように確認できる。
【0110】
第１例としては、直流電源８１の正極側および負極側の配線パターンにデルタ型ＬＩＳＮを接続し、デルタ型ＬＩＳＮにスペクトラムアナライザを接続する。スペクトラムアナライザによって、デルタ型ＬＩＳＮの出力電圧を計測することで、コモンモードノイズの抑制効果を確認できる。
【0111】
第２例としては、直流電源８１の正極側および負極側の配線パターンに電流センサ（電流プローブ）を設置し、電流センサにスペクトラムアナライザを接続する。スペクトラムアナライザによって、電流センサの出力電流を計測することで、コモンモードノイズの抑制効果を確認できる。
【0112】
第３例としては、直流電源８１の負極側の配線パターンにＬＩＳＮを接続し、このＬＩＳＮをシャーシＣＨＳに接続する。ＬＩＳＮとシャーシＣＨＳとの接続ラインに電流センサ（電流プローブ）を設置し、電流センサにスペクトラムアナライザを接続する。スペクトラムアナライザによって、電流センサの出力電流を計測することで、コモンモードノイズの抑制効果を確認できる。
【0113】
なお、上述の各実施形態の構成は、適宜組み合わせることができ、それぞれの組み合わせに応じた作用効果を奏することができる。
【0114】
＜１＞ 入力キャパシタと、
前記入力キャパシタに対して電気接続された第１スイッチング素子および第２スイッチング素子と、
巻線と磁性コアとを備え、前記巻線の一方端に電気接続される第１端子と前記巻線の他方端に電気接続される第２端子とを有するインダクタと、
出力キャパシタと、
前記入力キャパシタ、前記第１スイッチング素子、前記第２スイッチング素子、前記インダクタ、および、前記出力キャパシタが実装された回路基板と、
を備え、
前記回路基板は、
前記第１スイッチング素子および前記第２スイッチング素子の接続ノードと前記第１端子とを電気接続する第１配線パターンと、
前記第２端子と前記出力キャパシタを電気接続する第２配線パターンと、
前記入力キャパシタが実装される基準電位側配線パターンと、
を有し、
前記入力キャパシタにおける前記基準電位側配線パターンに実装されるキャパシタの外部端子と前記インダクタとの対向距離は前記キャパシタ外部端子の前記インダクタの側面への投影面の幅よりも短くいことで、前記インダクタと前記基準電位側配線パターンとの間に寄生キャパシタを有し、
前記インダクタ、前記寄生キャパシタ、前記基準電位側配線パターン、前記入力キャパシタ、および、出力キャパシタは、前記第１スイッチング素子および前記第２スイッチング素子のスイッチング動作に起因する電磁雑音の発生を相殺し、前記インダクタおよび前記第１配線パターンから輻射または伝導するコモンモードノイズの発生を抑制すを閉じ込める電気閉回路からなるノイズ平衡化回路を構成する、スイッチング電源装置。
前記入力キャパシタに対して電気接続された第１スイッチング素子および第２スイッチング素子と、
巻線と磁性コアとを備え、前記巻線の一方端に電気接続される第１端子と前記巻線の他方端に電気接続される第２端子とを有するインダクタと、
出力キャパシタと、
前記入力キャパシタ、前記第１スイッチング素子、前記第２スイッチング素子、前記インダクタ、および、前記出力キャパシタが実装された回路基板と、
を備え、
前記回路基板は、
前記第１スイッチング素子および前記第２スイッチング素子の接続ノードと前記第１端子とを電気接続する第１配線パターンと、
前記第２端子と前記出力キャパシタを電気接続する第２配線パターンと、
前記入力キャパシタが実装される基準電位側配線パターンと、
を有し、
前記入力キャパシタにおける前記基準電位側配線パターンに実装されるキャパシタの外部端子と前記インダクタとの対向距離は前記キャパシタ外部端子の前記インダクタの側面への投影面の幅よりも短くいことで、前記インダクタと前記基準電位側配線パターンとの間に寄生キャパシタを有し、
前記インダクタ、前記寄生キャパシタ、前記基準電位側配線パターン、前記入力キャパシタ、および、出力キャパシタは、前記第１スイッチング素子および前記第２スイッチング素子のスイッチング動作に起因する電磁雑音の発生を相殺し、前記インダクタおよび前記第１配線パターンから輻射または伝導するコモンモードノイズの発生を抑制すを閉じ込める電気閉回路からなるノイズ平衡化回路を構成する、スイッチング電源装置。
【0115】
＜２＞ 前記基準電位側配線パターンは、前記回路基板を平面視して、前記インダクタの実装領域に重なる領域に形成されている、＜１＞のスイッチング電源装置。
【0116】
＜３＞ 前記回路基板は、前記入力キャパシタに電気接続する入力配線パターンを有し、
前記入力配線パターンは、前記回路基板を平面視して、前記インダクタの実装領域に重なる領域に形成されている、＜１＞または＜２＞のスイッチング電源装置。
前記入力配線パターンは、前記回路基板を平面視して、前記インダクタの実装領域に重なる領域に形成されている、＜１＞または＜２＞のスイッチング電源装置。
【0117】
＜４＞ 前記第２配線パターンの一部は、前記回路基板を平面視して、前記インダクタの実装領域に重なる領域に形成されている、＜１＞乃至＜３＞のいずれかのスイッチング電源装置。
【0118】
＜５＞ 前記磁性コアは、底面、第１側面、および、第２側面を有し、
前記第１端子は、前記底面と前記第１側面とに亘って形成され、
前記第２端子は、前記底面と前記第２側面とに亘って形成され、
前記第１端子における前記第１側面に形成される面積は、前記第２端子における前記第２側面に形成される面積よりも小さい、＜１＞乃至＜４＞のいずれかのスイッチング電源装置。
前記第１端子は、前記底面と前記第１側面とに亘って形成され、
前記第２端子は、前記底面と前記第２側面とに亘って形成され、
前記第１端子における前記第１側面に形成される面積は、前記第２端子における前記第２側面に形成される面積よりも小さい、＜１＞乃至＜４＞のいずれかのスイッチング電源装置。
【0119】
＜６＞ 前記回路基板を正面視して、
前記第１配線パターンの面積は、前記第２配線パターンの面積よりも小さい、＜１＞乃至＜５＞のいずれかのスイッチング電源装置。
前記第１配線パターンの面積は、前記第２配線パターンの面積よりも小さい、＜１＞乃至＜５＞のいずれかのスイッチング電源装置。
【0120】
＜７＞ 前記第１配線パターンの面積は、前記インダクタを平面視した面積よりも小さい、＜１＞乃至＜６＞のいずれかのスイッチング電源装置。
【0121】
＜８＞ 入力キャパシタと、
巻線と磁性コアとを備え、前記巻線の一方端に電気接続される第１端子と前記巻線の他方端に電気接続される第２端子とを有するインダクタと、
前記インダクタに対して電気接続された第１スイッチング素子および第２スイッチング素子と、
出力キャパシタと、
前記入力キャパシタ、前記インダクタ、前記第１スイッチング素子、前記第２スイッチング素子、および、前記出力キャパシタが実装された回路基板と、
を備え、
前記回路基板は、
前記第１スイッチング素子および前記第２スイッチング素子の接続ノードと前記第１端子とを電気接続する第１配線パターンと、
前記第２端子と前記入力キャパシタを電気接続する第２配線パターンと、
前記入力キャパシタが実装される基準電位側配線パターンと、
を有し、
前記入力キャパシタにおける前記基準電位側配線パターンに実装されるキャパシタの外部端子と前記インダクタとの対向距離は前記キャパシタ外部端子の前記インダクタの側面への投影面の幅よりも短くいことで、前記インダクタと前記基準電位側配線パターンとの間に寄生キャパシタを有し、
前記インダクタ、前記寄生キャパシタ、前記基準電位側配線パターン、前記入力キャパシタ、および、出力キャパシタは、前記第１スイッチング素子および前記第２スイッチング素子のスイッチング動作に起因する電磁雑音の発生を相殺し、前記インダクタおよび前記第１配線パターンから輻射または伝導するコモンモードノイズの発生を抑制すを閉じ込める電気閉回路からなるノイズ平衡化回路を構成する、
スイッチング電源装置。
巻線と磁性コアとを備え、前記巻線の一方端に電気接続される第１端子と前記巻線の他方端に電気接続される第２端子とを有するインダクタと、
前記インダクタに対して電気接続された第１スイッチング素子および第２スイッチング素子と、
出力キャパシタと、
前記入力キャパシタ、前記インダクタ、前記第１スイッチング素子、前記第２スイッチング素子、および、前記出力キャパシタが実装された回路基板と、
を備え、
前記回路基板は、
前記第１スイッチング素子および前記第２スイッチング素子の接続ノードと前記第１端子とを電気接続する第１配線パターンと、
前記第２端子と前記入力キャパシタを電気接続する第２配線パターンと、
前記入力キャパシタが実装される基準電位側配線パターンと、
を有し、
前記入力キャパシタにおける前記基準電位側配線パターンに実装されるキャパシタの外部端子と前記インダクタとの対向距離は前記キャパシタ外部端子の前記インダクタの側面への投影面の幅よりも短くいことで、前記インダクタと前記基準電位側配線パターンとの間に寄生キャパシタを有し、
前記インダクタ、前記寄生キャパシタ、前記基準電位側配線パターン、前記入力キャパシタ、および、出力キャパシタは、前記第１スイッチング素子および前記第２スイッチング素子のスイッチング動作に起因する電磁雑音の発生を相殺し、前記インダクタおよび前記第１配線パターンから輻射または伝導するコモンモードノイズの発生を抑制すを閉じ込める電気閉回路からなるノイズ平衡化回路を構成する、
スイッチング電源装置。
【符号の説明】
【0122】
１１、１１Ｅ：スイッチングＩＣ
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ、１０Ｐ：スイッチング電源装置
２０、２０Ｄ：インダクタ
３１：入力キャパシタ
３２：出力キャパシタ
４１、４２、４２Ｃ、４２０、４２１：配線パターン
４３、４３Ｂ：入力側Ｈｉ電位配線パターン
５０、５０Ａ：基準電位側配線パターン
６０、６０Ａ、６０Ｂ、６０Ｃ：回路基板
６１：表面
８１：直流電源
８２：負荷
１１１：スイッチング制御回路
２００：磁性コア
２０１、２０１Ｄ：第１インダクタ端子
２０２、２０２Ｄ：第２インダクタ端子
３１１、３１２：入力キャパシタ
３２１、３２２、３１０１、３１０２、３１２１、３１２２：キャパシタ外部端子
５０１、５０２：基準電位側配線パターン
ＣＨＳ：シャーシ
ＣＰ、Ｃｐｓ：寄生キャパシタ
Ｄ１、Ｑ１、Ｑ２：スイッチング素子
ＤＩＳ１、ＤＩＳ２：対向距離
ＦＢ２００：底面
ＦＳ２０１：側面
ＦＳ２０２：側面
Ｈ２０１Ｄ、Ｈ２０２Ｄ：高さ
Ｐ０１：Ｈｉ側入力端子
Ｐ０２、Ｐ０２１、Ｐ０２２：基準電位接続端子
Ｐ１１、Ｐ１２：スイッチング素子用外部端子
ＶＩＡ４２：接続導体
Ｗ３１２、Ｗ３２：幅
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ、１０Ｐ：スイッチング電源装置
２０、２０Ｄ：インダクタ
３１：入力キャパシタ
３２：出力キャパシタ
４１、４２、４２Ｃ、４２０、４２１：配線パターン
４３、４３Ｂ：入力側Ｈｉ電位配線パターン
５０、５０Ａ：基準電位側配線パターン
６０、６０Ａ、６０Ｂ、６０Ｃ：回路基板
６１：表面
８１：直流電源
８２：負荷
１１１：スイッチング制御回路
２００：磁性コア
２０１、２０１Ｄ：第１インダクタ端子
２０２、２０２Ｄ：第２インダクタ端子
３１１、３１２：入力キャパシタ
３２１、３２２、３１０１、３１０２、３１２１、３１２２：キャパシタ外部端子
５０１、５０２：基準電位側配線パターン
ＣＨＳ：シャーシ
ＣＰ、Ｃｐｓ：寄生キャパシタ
Ｄ１、Ｑ１、Ｑ２：スイッチング素子
ＤＩＳ１、ＤＩＳ２：対向距離
ＦＢ２００：底面
ＦＳ２０１：側面
ＦＳ２０２：側面
Ｈ２０１Ｄ、Ｈ２０２Ｄ：高さ
Ｐ０１：Ｈｉ側入力端子
Ｐ０２、Ｐ０２１、Ｐ０２２：基準電位接続端子
Ｐ１１、Ｐ１２：スイッチング素子用外部端子
ＶＩＡ４２：接続導体
Ｗ３１２、Ｗ３２：幅
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】