特開 2024-129470 メモリシステムおよびホスト装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024129470

(43)【公開日】2024-09-27

(54)【発明の名称】メモリシステムおよびホスト装置

(51)【国際特許分類】

   G06F 13/10 20060101AFI20240919BHJP

   G06F 13/16 20060101ALI20240919BHJP

   G06F 13/38 20060101ALI20240919BHJP

   G06F 13/42 20060101ALI20240919BHJP

   G06F 13/12 20060101ALI20240919BHJP

【ＦＩ】

G06F13/10 310E

G06F13/16 520A

G06F13/38 320A

G06F13/42 310

G06F13/12 330A

【審査請求】未請求

【請求項の数】18

【出願形態】ＯＬ

(21)【出願番号】P 2023038700

(22)【出願日】2023-03-13

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】110001737

【氏名又は名称】弁理士法人スズエ国際特許事務所

(72)【発明者】

【氏名】藤本 曜久

【テーマコード（参考）】

5B160

【Ｆターム（参考）】

5B160MB06

(57)【要約】

【課題】ストリーム記録を長時間安定的に行うことができるメモリシステムを提供する。
【解決手段】実施形態によれば、コントローラは、ＰＣＩｅ^ＴＭ規格に準拠するインタフェースでホストと接続可能であり、ＮＶＭｅ^ＴＭ規格に準拠するプロトコルでホストと通信可能である。コントローラは、インタフェースの初期化をホストとの間で実行し、インタフェースの初期化で決定されるインタフェースのバス構成と、インタフェースの初期化中に設定される最大許容消費電力とに基づき、ストリーム記録に関してあらかじめ規定されている複数の性能の中からサポート可能な最大性能を決定し、ＮＶＭｅ^ＴＭ規格で規定されているパワーステートレジスタに格納するデータセットであって、サポート可能な性能の一覧を前記ホストに示すための、複数の性能の中の決定した最大性能以下のすべての性能を１つずつパワーステートに対応させたパワーステートセットを生成する。
【選択図】図１

【特許請求の範囲】

【請求項1】

不揮発性メモリと、
ＰＣＩ Ｅｘｐｒｅｓｓ^ＴＭ（ＰＣＩｅ^ＴＭ）規格に準拠するインタフェースでホストと接続可能であり、ＮＶＭ Ｅｘｐｒｅｓｓ^ＴＭ（ＮＶＭｅ^ＴＭ）規格に準拠するプロトコルでデータの書き込みまたは読み出しのための通信を前記ホストと実行可能である、前記不揮発性メモリを制御するコントローラと、
を具備し、
前記コントローラは、
前記インタフェースの初期化を前記ホストとの間で協働的に実行し、
前記インタフェースの初期化で決定される前記インタフェースのバス構成と、前記インタフェースの初期化中に設定される最大許容消費電力とに基づき、ストリーム記録に関してあらかじめ規定されている複数の性能の中からサポート可能な最大性能を決定し、
前記ＮＶＭｅ^ＴＭ規格で規定されているパワーステートレジスタに格納するデータセットであって、サポート可能な性能の一覧を前記ホストに示すための、前記複数の性能の中の前記決定した最大性能以下のすべての性能を１つずつパワーステートに対応させたパワーステートセットを生成する、
メモリシステム。

【請求項2】

前記インタフェースのバス構成は、前記ＰＣＩｅ^ＴＭ規格で規定されている前記初期化の手続きで定まるバス速度およびレーン数によって決定される請求項１に記載のメモリシステム。

【請求項3】

前記コントローラは、ＰＣＩｅ^ＴＭ規格で規定されているＳｌｏｔ＿Ｐｏｗｅｒ＿Ｌｉｍｉｔメッセージによって前記ホストから転送されるＳｌｏｔ Ｐｏｗｅｒ Ｌｉｍｉｔレジスタの値から前記最大許容消費電力を取得する請求項１に記載のメモリシステム。

【請求項4】

前記最大許容消費電力の複数の範囲に対し、それぞれホストがサポート可能な性能とメモリシステムがサポート可能な最大性能とを関連付けることで、最大許容消費電力値が決まると、前記ホストがサポート可能な性能と、前記メモリシステムがサポート可能な最大性能とが決まり、
前記コントローラは、前記ホストがサポート可能な性能と、前記メモリシステムがサポート可能な最大性能とのどちらか低い方をバワーステートの最大性能として前記パワーステートセットを生成する請求項１に記載のメモリシステム。

【請求項5】

前記コントローラは、
非ストリーム記録用の第１パワーステートセットと、ストリーム記録用の第２パワーステートセットとを有し、前記インタフェースのバス構成と前記最大許容消費電力とによって内容が変化し得る前記生成するパワーステートセットを前記第２パワーステートセットと位置づけ、
前記ＮＶＭｅ^ＴＭ規格で規定されている、ストリーム記録の動作を要求するコマンドが前記ホストから受信された場合に、前記第２パワーステートセットを生成し、前記パワーステートレジスタの内容を、前記第１パワーステートセットの内容から前記第２パワーステートセットの内容に切り換える、
請求項１に記載のメモリシステム。

【請求項6】

温度センサを具備し、
前記コントローラは、
前記ストリーム記録の動作を要求するコマンドを受信した後、前記ホストからの要求に応じて、または、自主的に一定期間、前記不揮発性メモリへの連続的なデータの書き込みまたは読み出しを実行し、
前記不揮発性メモリへの連続的なデータの書き込みを実行している間、前記温度センサが検出する温度を監視し、
前記温度がしきい値を超えた場合、前記メモリシステムの一定以上の温度上昇をホストへ通知する、
請求項１に記載のメモリシステム。

【請求項7】

前記コントローラは、前記不揮発性メモリへの連続的なデータの書き込みまたは読み出しを自主的に実行する場合において、前記一定期間内に前記温度がしきい値を超えた場合、現在のパワーステートよりも性能の低いパワーステートへの切り替えを行い、前記不揮発性メモリへの連続的なデータの書き込みまたは読み出しを行っても温度がしきい値を超えないパワーステートを選択する請求項６に記載のメモリシステム。

【請求項8】

前記コントローラは、前記連続的なデータの書き込みを、前記連続的なデータの書き込み用にあらかじめ確保した前記不揮発性メモリの領域を使って実行する請求項６に記載のメモリシステム。

【請求項9】

ＰＣＩ Ｅｘｐｒｅｓｓ^ＴＭ（ＰＣＩｅ^ＴＭ）規格に準拠するインタフェースでメモリシステムと接続可能であり、ＮＶＭ Ｅｘｐｒｅｓｓ^ＴＭ（ＮＶＭｅ^ＴＭ）規格に準拠するプロトコルでデータの書き込みまたは読み出しのための通信を前記メモリシステムと実行可能なシステムコントローラと、
前記メモリシステムに対して電力を供給可能な電源回路と、
を具備し、
前記システムコントローラは、
前記インタフェースの初期化を前記メモリシステムとの間で協働的に実行し、
前記電源回路が供給可能な前記メモリシステムの最大許容消費電力を前記インタフェースの初期化中に前記メモリシステムに対して通知し、
前記メモリシステムを使用してストリーム記録を実行する場合、
前記ＮＶＭｅ^ＴＭ規格で規定されている、ストリーム記録の動作を要求するコマンドを前記メモリシステムに対して送信し、
前記ＮＶＭｅ^ＴＭ規格で規定されているパワーステートレジスタの内容を前記メモリシステムから取得し、
前記パワーステートレジスタに格納されている１個以上のパワーステートの中から１つのパワーステートを選択して前記メモリシステムに設定する、
ホスト装置。

【請求項10】

前記システムコントローラは、
前記ストリーム記録を開始する前に、
前記メモリシステムに対する連続的なデータの書き込みを一定期間実行し、
前記メモリシステムの一定以上の温度上昇が前記一定期間内に前記メモリシステムから通知された場合、前記パワーステートレジスタに格納されている１個以上のパワーステートの中から現在のパワーステートよりも性能の低いパワーステートを再選択して前記メモリシステムに設定する、
請求項９に記載のホスト装置。

【請求項11】

前記システムコントローラは、あらかじめ定められたアドレスを指定して、前記メモリシステムに対する連続的なデータの書き込みを実行する請求項１０に記載のホスト装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、メモリシステムおよびホスト装置に関する。

【背景技術】

【0002】

近年、様々なメモリカードが普及している。メモリカードの１つとして、ＳＤ^ＴＭカードが知られている。ＳＤ^ＴＭ規格で定義されるＳＤ Ｅｘｐｒｅｓｓ^ＴＭカードの仕様に準拠するＳＤ Ｅｘｐｒｅｓｓ^ＴＭカードは、ＰＣＩ Ｅｘｐｒｅｓｓ^ＴＭ（ＰＣＩｅ^ＴＭ）規格に準拠するインタフェース（リンク）でホストと接続し、ＮＶＭ Ｅｘｐｒｅｓｓ^ＴＭ（ＮＶＭｅ^ＴＭ）規格に準拠するプロトコルでデータの書き込みまたは読み出しのための通信をホストと実行する。

【0003】

最近では、ＳＤ Ｅｘｐｒｅｓｓ^ＴＭカードに対して、録画などのストリーム記録を長時間安定的に行えるようにすることについての要望が高まってきている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】米国特許第１１０４１７６３号明細書

【特許文献2】米国特許出願公開第２０２１／００８１１２０号明細書

【特許文献3】米国特許第１１５００４４７号明細書

【発明の概要】

【発明が解決しようとする課題】

【0005】

１つの実施形態は、ストリーム記録を長時間安定的に行うことができるメモリシステムおよびホスト装置を提供する。

【課題を解決するための手段】

【0006】

実施形態によれば、メモリシステムは、不揮発性メモリと、コントローラと、を具備する。コントローラは、ＰＣＩ Ｅｘｐｒｅｓｓ^ＴＭ（ＰＣＩｅ^ＴＭ）規格に準拠するインタフェースでホストと接続可能であり、かつ、ＮＶＭ Ｅｘｐｒｅｓｓ^ＴＭ（ＮＶＭｅ^ＴＭ）規格に準拠するプロトコルでデータの書き込みまたは読み出しのための通信をホストと実行可能であり、不揮発性メモリを制御する。コントローラは、インタフェースの初期化をホストとの間で協働的に実行し、インタフェースの初期化で決定されるインタフェースのバス構成と、インタフェースの初期化中に設定される最大許容消費電力とに基づき、ストリーム記録に関してあらかじめ規定されている複数の性能の中からサポート可能な最大性能を決定し、ＮＶＭｅ^ＴＭ規格で規定されているパワーステートレジスタに格納するデータセットであって、サポート可能な性能の一覧を前記ホストに示すための、複数の性能の中の決定した最大性能以下のすべての性能を１つずつパワーステートに対応させたパワーステートセットを生成する。

【図面の簡単な説明】

【0007】

【図1】実施形態のメモリデバイスの一構成例を示す図。

【図2】ＳＤ^ＴＭ規格で定義されるＳＤ Ｅｘｐｒｅｓｓ^ＴＭの仕様下においてＰＣＩｅ^ＴＭ規格に準拠するインタフェースの構成を決定する原理を説明するための図。

【図3】ＳＤ^ＴＭ規格で定義されるＳＤ Ｅｘｐｒｅｓｓ^ＴＭの仕様で想定され得る各インタフェース構成に対する性能の一割当例を示す図。

【図4】インタフェースの構成と最大許容電力との組み合わせに対する最大性能（クラス）の算出結果に基づいたメモリデバイスの実装例を示す図。

【図5】実施形態のメモリデバイスにおけるパワーステートセット［２］の構成例を示す図。

【図6】ストリーム記録に関する拡張規格に準じたパワーステートセット［２］の一構成例を示す図。

【図7】規格が拡張された場合におけるホストのバージョンとデバイスのバージョンとの組み合わせによる最大性能の一決定例を示す図。

【図8】実施形態のメモリデバイスとホストとが協働的に実行するインタフェースの初期化の流れを示すフローチャート。

【図9】実施形態のメモリデバイスが実行する温度監視の流れを示すフローチャート。

【図10】実施形態のホストが実行するパワーステート調整の流れを示すフローチャート。

【発明を実施するための形態】

【0008】

以下、実施の形態について、図面を参照して説明する。

【0009】

図１は、実施形態のＰＣＩｅ^ＴＭ／ＮＶＭｅ^ＴＭメモリデバイス１（以下、メモリデバイス１）の一構成例を示す図である。図１には、メモリデバイス１をストレージとして適用するホスト２の一構成例と、メモリデバイス１とホスト２とを含む情報処理システム１００の一構成例（メモリデバイス１とホスト２との一接続例）とが併せて示されている。

【0010】

メモリデバイス１は、例えば、ＳＤ Ｅｘｐｒｅｓｓ^ＴＭカードとして実現されている。ＳＤ Ｅｘｐｒｅｓｓ^ＴＭカードは、例えば、標準サイズＳＤ^ＴＭカードまたはｍｉｃｒｏＳＤ^ＴＭカードの形状がある。ＳＤ Ｅｘｐｒｅｓｓ^ＴＭカードは、複数のロウの端子を持ち、複数のロウのうち第１ロウの端子を使用してＳＤ^ＴＭ規格に準拠した通信をホスト２と行うことが可能で、複数のロウの端子を用いてＰＣＩ Ｅｘｐｒｅｓｓ^ＴＭ規格に準拠した通信をホスト２と行うことが可能である。メモリデバイス１は、ＮＶＭｅ^ＴＭコントローラ１１と、フラッシュメモリ１２とを有する。

【0011】

ＮＶＭｅ^ＴＭコントローラ１１は、ＰＣＩｅバス経由でシステムメモリ２３とフラッシュメモリ１２を制御する。たとえば、ＮＶＭｅ^ＴＭコントローラ１１は、ホスト２からのライトコマンドに応じて、システムメモリ２３上の指定場所にあるデータを読み出してフラッシュメモリ１２への書き込み処理を制御し、また、ホスト２からのリードコマンドに応じて、フラッシュメモリ１２からのデータの読み出し処理を制御してシステムメモリ２３上の指定場所にデータを転送する。ＮＶＭｅ^ＴＭコントローラ１１は、たとえば、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）として実現されている。

【0012】

ＮＶＭｅ^ＴＭコントローラ１１は、インタフェース回路１１１、ファームウェア１１２、温度センサ１１３、パワーステートセット［１］１１４、パワーステートセット［１］１１５、プロファイル１１６を有する。

【0013】

インタフェース回路１１１は、ホスト２のＰＣＩｅ^ＴＭポート２２２との間でＰＣＩｅ^ＴＭ規格に準拠するインタフェース（リンク）を確立（接続）する。ＮＶＭｅ^ＴＭコントローラ１１は、ＰＣＩｅ^ＴＭ規格に準拠するインタフェース経由で、ＮＶＭｅ^ＴＭ規格に準拠するＮＶＭｅ^ＴＭコマンドを受信し、当該ＮＶＭｅ^ＴＭコマンドに対応する処理の実行結果を送信する。つまり、前述のライトコマンドやライトコマンドは、ＮＶＭｅ^ＴＭコマンドである。ＮＶＭｅ^ＴＭコントローラ１１は、ＰＣＩｅ^ＴＭ規格に準拠するプロトコルで規定されるフォーマットのパケットにより、ＰＣＩｅインタフェース経由で、ホスト２のプロセッサ２１に対して割り込み信号を送信することができる。また、ＮＶＭｅ^ＴＭコントローラ１１は、ホスト２のシステムメモリ２３へのアクセスを、当該インタフェース経由で、ホスト２のシステムコントローラ２２経由でアクセスすることができる。具体的には、ＮＶＭｅ^ＴＭコントローラ１１は、ＰＣＩｅのＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）マスターとなって直接システムメモリ２３へのデータの書き込みや、システムメモリ２３からのデータの読み出しを行うことができる。

【0014】

インタフェース回路１１１は、Ｓｌｏｔ Ｐｏｗｅｒ Ｌｉｍｉｔ（ＳＰＬ）レジスタ１５０を有する。ＳＰＬレジスタ１５０には、ホスト２のＳＰＬ値が格納される。ＳＰＬ値は、ホスト２がメモリデバイス１に対して設定する最大許容電力を示す。ホスト２のＳＰＬ値は、たとえば、ホスト２のシステムコントローラ２２とメモリデバイス１のＮＶＭｅ^ＴＭコントローラ１１とが協働的に実行するインタフェースの初期化の途中で、ホスト２からメモリデバイス１へ送信される。ホスト２は、メモリデバイス１に対する最大許容電力を設定すると、その最大許容電力を示すＳＰＬ値をＰＣＩｅ^ＴＭポート２２２のＳＰＬレジスタ２５０に格納する。つまり、このＰＣＩｅ^ＴＭポート２２２のＳＰＬレジスタ２５０に格納されているＳＰＬ値がホスト２からメモリデバイス１へ送信されてインタフェース回路１１１のＳＰＬレジスタ１５０に格納される。

【0015】

ファームウェア１１２は、フラッシュメモリ１２を制御するためのＮＶＭｅ^ＴＭコントローラ１１の動作手順を記述したプログラムである。たとえば、ＮＶＭｅ^ＴＭコントローラ１１がＬＳＩとして実現されている場合、ファームウェア１１２は、ＬＳＩ内蔵のＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）上の一部の領域が使用され、フラッシュメモリ１２に格納されているファームウェアを、ＬＳＩ内蔵のＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）が、前記ＲＡＭにロードして実行することにより、ＮＶＭｅ^ＴＭコントローラ１１によるフラッシュメモリ１２の制御が実現される。

【0016】

温度センサ１１３は、ＮＶＭｅ^ＴＭコントローラ１１の温度を検出する。フラッシュメモリ１２には温度センサ１2３が内蔵されていて、ＮＶＭｅ^ＴＭコントローラ１１はフラッシュメモリの温度を読み出すこともできる。ホスト２は、温度センサ１１３が検出したＮＶＭｅ^ＴＭコントローラ１１の温度または、フラッシュメモリ１２の温度を、ＮＶＭｅ^ＴＭコマンドでメモリデバイス１から取得することができる。また、図示はしていないが、ホストとデバイス間を接続するサイドバンド信号（ＳＭＢＵＳ）を用いてこれらの温度を読み出すこともできる。

【0017】

パワーステートセット［１］１１４およびパワーステートセット［２］１１５は、ＮＶＭＥ^ＴＭ規格で定められているパワーステートレジスタに格納される１個以上のパワーステートのセットである。メモリデバイス１のパワーステートレジスタは、最大３２個のパワーステートを格納することができる。パワーステートは、メモリデバイス１がそのパワーステートで動作したときの消費電力を含み、ＰＳ０からＰＳ３１まで定義することが可能である。１個以上のパワーステートは、ＰＳの添字の数字が大きいほど消費電力は低くなるように設定される。また、消費電力が低くなるにつれて、メモリデバイス１の性能も小さくなる。

【0018】

たとえば、メモリデバイス１が、ホスト２とメモリデバイス１間のデータ転送速度「６００ＭＢ／ｓ」、「４５０ＭＢ／ｓ」、「３００ＭＢ／ｓ」、「１５０ＭＢ／ｓ」の４通りの性能をサポートする場合、通常、ＰＳ０＝６００ＭＢ／ｓ、ＰＳ１＝４５０ＭＢ／ｓ、ＰＳ２＝３００ＭＢ／ｓ、ＰＳ３＝１５０ＭＢ／ｓの４個のパワーステートが定義される。メモリデバイス１は、初期状態ではパワーステートＰＳ０が選択されている。

【0019】

性能とパワーステートを関連付けたことにより、ホスト２は、メモリデバイス１のパワーステートレジスタをＮＶＭｅ^ＴＭコマンドで読み出すことができ、このパワーステートレジスタの内容により、メモリデバイス１がサポートする性能を認識することができる。また、ホスト２は、パワーステートレジスタから各パワーステートの消費電力を知ることができ、メモリデバイス１で設定されている１個以上のパワーステートの中のいずれか１つを指定して、当該指定したパワーステートを選択すべきことをＮＶＭｅ^ＴＭコマンドでメモリデバイス１へ要求することも可能である。たとえば、その時点で設定されているパワーステートよりも低い性能のパワーステートをメモリデバイス１に選択させて、メモリデバイス１の消費電力（発熱）を抑えることで、ホスト２は、メモリデバイス１の温度制御を行うことができる。

【0020】

実施形態のメモリデバイス１は、パワーステートセット［１］１１４とパワーステートセット［２］１１５との２つのパワーステートセットを有する点が特徴の１つである。より詳しくは、実施形態のメモリデバイス１は、従来のパワーステートセットであるデフォルト用のパワーステートセット［１］１１４に加えて、ストリーム記録用のパワーステートセット［２］１１５を有する。このストリーム記録用のパワーステートセット［２］１１５を有する理由については後述する。なお、ストリーム記録のみに使用されることが前提となっている場合、メモリデバイス１は、デフォルト用のパワーステートセット［１］１１４に代えて、ストリーム記録用のパワーステートセット［２］１１５のみを有する構成としてもよい。

【0021】

プロファイル１１６は、メモリデバイス１が対応可能なストリーム記録に関するサポート情報を格納するレジスタである。サポート情報は、ストリームデータの管理領域サイズであるＳＧＳ（Ｓｔｒｅａｍ Ｇｒａｎｕｌａｒｉｔｙ Ｓｉｚｅ）、ストリームライトコマンドデータサイズＳＷＳ（Ｓｔｒｅａｍ Ｗｒｉｔｅ Ｓｉｚｅ）、同時に記録可能なストリーム数などを含む。またストリーム記録用のパワーステートを生成すための情報で、インタフェースの構成と最大許容電力との組み合わせに対してメモリデバイス１が実装可能な最大性能を算出した結果が保存されている。これは図４に関する情報であり後で説明がある。

【0022】

フラッシュメモリ１２は、内部領域１２１と、ユーザ領域１２２と、温度センサ１２３とを有する。

【0023】

ホスト２からアクセスできない内部領域１２１とホスト２からアクセスできるユーザ領域１２２とは、ＮＶＭｅ^ＴＭコントローラ１１によってフラッシュメモリ１２の記憶領域１２０を論理的に分割することで各々独立した領域として確保される。内部領域１２１は、メモリデバイス１の内部的な処理に用いられる情報を格納するための領域である。図中の「トレーニング結果」については後述する。一方、ユーザ領域１２２は、ホスト２が自由に使用できる領域で、例えばホスト２から書き込みが要求されたデータを格納するための領域である。図１では、メモリデバイス１がストリーム記録に使われている場合の例を示しており、図中の「ＳＧＳ（Ｓｔｒｅａｍ Ｇｒａｎｕｌａｒｉｔｙ Ｓｉｚｅ）」は、ストリームデータが格納される領域の単位である。各ＳＧＳは、フラッシュメモリ１２の物理的に分割可能な領域である。また、各ＳＧＳの先頭アドレスには、ＳＧＳの大きさの整数倍の論理アドレス（ＬＢＡ［Ｌｏｇｉｃａｌ Ｂｌｏｃｋ Ａｄｄｒｅｓｓ］）を自由に割り当てることができ、どのＳＧＳ内も、連続した論理アドレス（ＬＢＡ）が割り当てられる。「測定用ＳＧＳ」については後述する。

【0024】

温度センサ１２３は、フラッシュメモリ１２の温度を検出する。より詳しくは、温度センサ１２３は、フラッシュメモリ１２の記憶領域１２０を構成するメモリチップの温度を検出する。ＮＶＭｅ^ＴＭコントローラ１１は、フラッシュメモリ１２に対しコマンドを発行することによって温度センサ１２３の温度を読み出すことができる。ホスト２は、温度情報を読み出すＮＶＭｅ^ＴＭコマンドを用いることにより、メモリデバイス１からデバイス温度を取得することができる。ＮＶＭｅ^ＴＭコントローラ１１は、温度情報を読み出すＮＶＭｅ^ＴＭコマンドを受信すると、フラッシュメモリ１２から読み出した温度センサ１２３の値をデバイス温度としてホスト２に返す。

【0025】

ホスト２は、プロセッサ２１、システムコントローラ２２、システムメモリ２３、電源回路２４、放熱機構２５を有する。

【0026】

プロセッサ２１は、フラッシュメモリ１２に格納されている各種プログラムをシステムメモリ２３にロードして実行する。各種プログラムの中には、オペレーティングシステム２３１、ＰＣＩｅ^ＴＭ標準ドライバ２３２、ＮＶＭｅ^ＴＭ標準ドライバ２３３、温度制御ドライバ２３４などが存在する。

【0027】

オペレーティングシステム２３１は、各種プログラムに対するプロセッサ２１などのリソースの割り当てを制御する。また、オペレーティングシステム２３１は、各種プログラムがユーザとの間でデータを授受するためのユーザインタフェースを制御する。

【0028】

ＰＣＩｅ^ＴＭ標準ドライバ２３２は、ＰＣＩｅ^ＴＭ規格に準拠するインタフェース経由のＰＣＩｅ^ＴＭ規格に準拠するプロトコルによる通信を制御する。ＮＶＭｅ^ＴＭ標準ドライバ２３３は、ＰＣＩｅ^ＴＭ規格に準拠するインタフェース経由のＮＶＭｅ^ＴＭ規格に準拠するプロトコルによる通信を制御する。ＰＣＩｅ^ＴＭ標準ドライバ２３２およびＮＶＭｅ^ＴＭ標準ドライバ２３３は、標準ドライバであるため、カスタマイズはできない。ＮＶＭｅパワーステートは個々のデバイスに合わせて実装されるため、ＮＶＭｅ^ＴＭ標準ドライバ２３３は、メモリデバイス１のパワーステートの制御は行わず、デバイスがパワーステートの遷移を行うＡｕｔｏｎｏｍｏｕｓ Ｐｏｗｅｒ Ｓｔａｔｅ Ｔｒａｎｓｉｔｉｏｎｓ機能や、システム固有の温度を管理するために温度制御ドライバ２３４を用いる場合などがある。

【0029】

ＮＶＭｅ^ＴＭ標準ドライバ２３３は、ＮＶＭｅ^ＴＭコマンドを使って、メモリデバイス１からサポート情報を取得することができる。サポート情報には、メモリデバイス１がストリーム記録をサポートしているか否かを示す情報が含まれている。また、ＮＶＭｅ^ＴＭ標準ドライバ２３３は、ＮＶＭｅ^ＴＭコマンドを使って、メモリデバイス１に対してストリーム記録のための動作を要求することができる。

【0030】

温度制御ドライバ２３４は、情報処理システム１００固有のドライバであり、使用するパワーステートを指定することでメモリデバイス１の温度を制御することができる。温度制御ドライバ２３４は、温度センサ１１３が検出したＮＶＭｅ^ＴＭコントローラ１１の温度や、温度センサ１２３が検出したフラッシュメモリ１２の温度を、ＮＶＭｅ^ＴＭコマンドを使ってメモリデバイス１から取得する。温度制御ドライバ２３４は、たとえば、メモリデバイス１から取得したフラッシュメモリ１２の温度がしきい値を超えていた場合、フラッシュメモリ１２が故障してしまうことを防ぐために、ＮＶＭｅ^ＴＭコマンドを使って、前述のパワーステートを低性能だが低電力消費のパワーステートへ切り替えることで、メモリデバイス１の温度を下げるといった温度制御を行う。また、温度制御ドライバ２３４は、たとえば、パワーステートの切り替え後、メモリデバイス１から取得したフラッシュメモリ１２の温度が十分下がったら、ＮＶＭｅ^ＴＭコマンドを使って元の高性能のパワーステートに復帰させるといった温度制御も行う。
ＮＶＭｅには温度しきい値Ｔｈｅｒｍａｌ Ｍａｎａｇｅｍｅｎｔ Ｔｅｍｐｅｒａｔｕｒｅとして、それぞれＴＭＴ１とＴＭＴ２のふたつの温度しきい値を設定できる機能がある。この場合温度比較はデバイスが行い、フラッシュメモリ１２の温度がしきい値を超えたときにパワーステートを変えることができる。またホストには温度変化に応じたイベントを通知することができる。

【0031】

ところで、ストリーム記録以外の用途でメモリデバイス１を使用する場合であれは、フラッシュメモリ１２の温度がしきい値を超えるまでは最大性能を出すように設定したパワーステートでメモリデバイス１を動作させ、フラッシュメモリ１２の温度がしきい値を超えたら、一時的に低性能のパワーステートに切り替わってメモリデバイス１を動作させても、デバイスを使い続けることができれば大きな問題とはならない。

【0032】

一方、ストリーム記録の用途でメモリデバイス１を使用する場合、たとえば、録画中に画質が一時的に低下するといったことは好ましくなく、リアルタイムで生成されるビデオデータが記録できない事態になる可能性がある。そのためストリーム記録の途中で大きな性能変化を伴うメモリデバイス１のパワーステートを切り替えることは避けた方が良い。

【0033】

また、ＰＣＩｅ^ＴＭおよびＮＶＭｅ^ＴＭはフレキシビリティが高く、ホスト２との組み合わせによってＰＣＩｅバスの性能が変わるため、メモリデバイス１の性能も制約される。そのため、メモリデバイス１がサポートするすべてのパワーステートの中からストリーム記録に適したパワーステートをホスト２が選び出すことは難しい。

【0034】

そこで、実施形態のメモリデバイス１は、従来のパワーステートセットであるデフォルト用のパワーステートセット［１］１１４に加えて、ストリーム記録用のパワーステートセット［２］１１５を用意する。パワーステートセット［２］１１５は、たとえば、ストリーム記録のために安定した性能とその性能に必要な消費電力のペアを複数のパワーステートとして示すことで、フラッシュメモリ１２の温度がしきい値を超えないパワーステートを選択可能にする１個以上のパワーステートのセットである。システム放熱機構２５に依存してデバイスの温度も異なってくる。パワーステートセット［２］１１５の内容（パワーステートレジスタに格納する１個以上のパワーステート）を決定する方法については後述する。

【0035】

システムコントローラ２２は、プロセッサ２１がシステムメモリ２３へアクセスするための制御を行い、また、プロセッサ２１がメモリデバイス１へアクセスするための制御を行う。システムコントローラ２２は、メモリコントローラ２２１と、ＰＣＩｅ^ＴＭポート２２２とを有する。メモリコントローラ２２１は、システムメモリ２３との間のデータ転送を制御する。ＰＣＩｅ^ＴＭポート２２２は、メモリデバイス１のインタフェース回路１１１との間でＰＣＩｅ^ＴＭ規格に準拠するインタフェース（リンク）を確立（接続）し、メモリデバイス１との間のデータ転送を制御する。ＰＣＩｅ^ＴＭポート２２２は、前述したＳＰＬレジスタ２５０を有する。

【0036】

また、システムコントローラ２２は、メモリデバイス１がＰＣＩｅ ＤＭＡマスター転送によってシステムメモリ２３へアクセスするための制御を行う。つまり、システムコントローラ２２は、メモリデバイス１のＮＶＭｅ^ＴＭコントローラ１１にＮＶＭｅ^ＴＭコマンドを発行し、メモリデバイス１は、受信したＮＶＭｅ^ＴＭコマンドに応じてＰＣＩｅ ＤＭＡマスター転送を用い、システムメモリ２３へのデータの書き込みやシステムメモリ２３からのデータの読み出しを実行することができる。

【0037】

電源回路２４は、メモリデバイス１の動作用の電力を生成し、メモリデバイス１に対して供給する。電源回路２４は、ＰＣＩｅ^ＴＭポート２２２のＳＰＬレジスタ２５０に格納されるＳＰＬ値で示される最大許容電力以上の電力を供給する能力を持つ必要がある。逆に電力供給能力に応じて、それ以下の電力値をＳＰＬに設定することが可能となる。

【0038】

放熱機構２５は、メモリデバイス１の消費電力によってメモリデバイス１内に発生する熱を情報処理システム１００の外部に放出する。放熱機構２５は、たとえば、アクリル系樹脂といった熱伝導性が高くフレキシブルな材料で構成される放熱シートである。

【0039】

放熱機構２５は、理論上、ＳＰＬ値で示される最大許容電力が電源回路２４から供給された場合にメモリデバイス１内に発生する熱を放出する能力を持つ。しかし、ホスト２側に配置される放熱機構２５とメモリデバイス１との間に生じる隙間の空気層は熱伝導性が低いため、メモリデバイス１の温度上昇を招いてしまう可能性がある。

【0040】

次に、実施形態のメモリデバイス１において、ＮＶＭｅ^ＴＭコントローラ１１がパワーステートセット［２］１１５の内容（パワーステートレジスタに格納する１個以上のパワーステート）を決定する方法について説明する。

【0041】

ＳＤ^ＴＭ規格で定義されるＳＤ Ｅｘｐｒｅｓｓ^ＴＭカードの仕様には、ホスト２とメモリデバイス１とを接続するＰＣＩｅ^ＴＭ規格に準拠するインタフェース（リンク）に関して、レーン数に関する規定と、ジェネレーション（データ転送速度）に関する規定が存在する。具体的には、レーン数に関しては、１レーンと２レーンとが適用可能であり、ジェネレーションに関しては、Ｇｅｎ３（１ＧＢ／ｓ）とＧｅｎ４（２ＧＢ／ｓ）とが適用可能である。以下、ＰＣＩｅ^ＴＭ規格に準拠するインタフェースを、単に、インタフェースと称することがある。

【0042】

したがって、ホスト２とメモリデバイス１とを接続するインタフェースの構成は、図２に示すように、ホスト２とメモリデバイス１との組み合わせによって決定する。

【0043】

図２に示すように、ホスト２およびメモリデバイス１の一方が「Ｇｅｎ３」の場合、他方が「Ｇｅｎ４」の場合でも、インタフェースの構成は「Ｇｅｎ３」に決定する。また、ホスト２およびメモリデバイス１の一方が「１レーン」の場合、他方が「２レーン」の場合でも、インタフェースの構成は「１レーン」に決定する。

【0044】

たとえば、ホスト２が「Ｇｅｎ３ １レーン」で、メモリデバイス１が「Ｇｅｎ４ ２レーン」の場合、インタフェースの構成は「Ｇｅｎ３ １レーン」に決定する。逆に、ホスト２が「Ｇｅｎ４ ２レーン」で、メモリデバイス１が「Ｇｅｎ３ １レーン」の場合も、インタフェースの構成は「Ｇｅｎ３ １レーン」に決定する。このインタフェースの構成は、ホスト２のＰＣＩｅ^ＴＭポート２２２とメモリデバイス１のインタフェース回路１１１との間で協働的に実行されるインタフェースの初期化処理にて決定される。決定したインタフェースの構成を示す情報（ＰＣＩｅ^ＴＭバス構成情報）は、メモリデバイス１においては、インタフェース回路１１１のＰＣＩｅ^ＴＭレジスタ（図示省略）に格納される。

【0045】

インタフェースの性能は、「Ｇｅｎ３ １レーン」＜「Ｇｅｎ３ ２レーン」／「Ｇｅｎ４ １レーン」＜「Ｇｅｎ４ ２レーン」の関係性を有する。また、一般的にインタフェース性能が高いほど必要な消費電力は大きくなる。データ転送性能は、インタフェースの構成だけでは決まらず、ホスト２がメモリデバイス１に対して設定する最大許容電力（ＳＰＬ値）によっても制限される可能性がある。許容電力が不足する場合、メモリデバイス１は、データ転送性能を落として消費電力が最大許容電力以下となるように調整されるためである。

【0046】

ここで、デフォルト用のパワーステートセット［１］１１４について説明すると、パワーステートセット［１］１１４は、より具体的には、デバイスがサポートする最大レーン数、最高速なジェネレーションにおいてメモリデバイス１がサポートする最大データ転送速度を出すことができるパワーステートをＰＳ０として定義し、以下、サポートするデータ転送速度を低下させて消費電力を減らしながら、総数が最大３２個のパワーステートをメモリデバイス１の仕様として定義することが可能である。温度しきい値を超えて急な冷却が必要な場合は、ＰＳ１やＰＳ２に移行して急激に性能を低下させる必要があるが、性能を低下させる割合は、しきい値温度、ホスト放熱機構２５の実装、温度制御ドライバ２３４の制御方法などによって最適値か決まる。つまりシステム毎に実装を調整する必要がある。

【0047】

一方、ストリーム記録に関しては、データ転送速度の選択肢を、たとえば、ＳＤ^ＴＭ規格のＳＤ Ｅｘｐｒｅｓｓ^ＴＭの仕様としてあらかじめ定めておく。メモリデバイス１は、インタフェースの初期化が完了して当該インタフェースの構成が決定したら、ストリーム記録用のパワーステートセット［２］１１５について、あらかじめ定められた選択肢の中のうちメモリデバイス１がサポートする最大データ転送速度をパワーステートＰＳ０として定義し、以下、選択肢の中のパワーステートＰＳ０として定義したデータ転送速度よりも低いデータ転送速度のすべてをパワーステートＰＳ１、パワーステートＰＳ２、と順次定義していく。

【0048】

図３は、ＳＤ^ＴＭ規格のＳＤ Ｅｘｐｒｅｓｓ^ＴＭの仕様で想定され得るインタフェースの構成のそれぞれに対して所定数の種類の性能をストリーム記録に関する規格として割り当てる一例を示す図である。

【0049】

たとえば、各インタフェース構成に対してそれぞれ４種類の性能を割り当てる。４種類の性能は、クラスとして規格化され、数字が大きいほど高い性能を表す。この規格化によって、メモリデバイス１を製品化するにあたり、製造元は、ストリーム記録に関して、当該メモリデバイス１が４種類の性能の中からサポート可能なものを選択することができ、サポート可能な最大性能をメモリデバイス性能として表示することができる。

【0050】

たとえば、「Ｇｅｎ３ １レーン」の場合、ストリーム記録の最大性能を、「１５０ＭＢ／ｓ」、「３００ＭＢ／ｓ」、「４５０ＭＢ／ｓ」、「６００ＭＢ／ｓ」の中から選択すればよい。たとえば、「６００ＭＢ／ｓ」をストリーム記録の最大性能として製造された場合、メモリデバイス１は、「４５０ＭＢ／ｓ」、「３００ＭＢ／ｓ」、「１５０ＭＢ／ｓ」もサポートすることができる。ここで、たとえば、「６００ＭＢ／ｓ」の性能でホストが長期間安定したストリーム記録を行うためには、パワーステートＰＳ０に記載されているメモリデバイスの消費電力を放熱できる放熱機構２５を持つことが必要で、連続的なメモリアクセスに対して一定以上の温度を超える温度上昇を生じさせることないようにする必要がある。通常はフラッシュメモリを安全に使用できる上限温度を超えないように設定される。

【0051】

ＳＤ^ＴＭ規格のＳＤ Ｅｘｐｒｅｓｓ^ＴＭの仕様が「６００ＭＢ／ｓ」までをサポートする場合、ホストは「Ｇｅｎ４ ２レーン」を実装する意味はあまりなく、「Ｇｅｎ３ １レーン」でも十分である。「Ｇｅｎ４ １レーン」は「６００ＭＢ／ｓ」の実装が容易になるという利点はある。

【0052】

ストリーム記録中に一定以上の温度上昇を生じさせないために、ＮＶＭｅ^ＴＭコントローラ１１は、スロットリングを実行する。ＮＶＭｅ^ＴＭコントローラ１１とフラッシュメモリ１２との接続インタフェース自体の性能は、バス幅とクロック周波数とによって決定される。スロットリングは、たとえば、この接続インタフェース上で行われるデータ転送の頻度を制御する方法で、接続インタフェースの使用率を調整する手法とも言える。つまり、接続インタフェースの最大性能が１０００ＭＢ／ｓとした場合、「６００ＭＢ／ｓ」の性能をサポートするメモリデバイス１は、ストリーム記録時、マージンを考慮するために最悪条件において性能が「６００ＭＢ／ｓ」より少し高くなるようにスロットリングによって調整される。「４５０ＭＢ／ｓ」、「３００ＭＢ／ｓ」、「１５０ＭＢ／ｓ」の性能で動作する場合も、メモリデバイス１は、スロットリングによって性能が規定値より少し高くなるように調整される。

【0053】

「Ｇｅｎ３ ２レーン」または「Ｇｅｎ４ １レーン」の場合は、ストリーム記録の最大性能を、「１２００ＭＢ／ｓ」、「１０５０ＭＢ／ｓ」、「９００ＭＢ／ｓ」、「７５０ＭＢ／ｓ」の中から選択すればよい。たとえば、「１２００ＭＢ／ｓ」を選択して製造されたメモリデバイス１は、「１２００ＭＢ／ｓ」よりも低い「１０５０ＭＢ／ｓ」、「９００ＭＢ／ｓ」、「７５０ＭＢ／ｓ」、「６００ＭＢ／ｓ」、「４５０ＭＢ／ｓ」、「３００ＭＢ／ｓ」、「１５０ＭＢ／ｓ」もサポート可能である。

【0054】

同様に、「Ｇｅｎ４ ２レーン」の場合は、ストリーム記録の最大性能を、「２４００ＭＢ／ｓ」、「２１００ＭＢ／ｓ」、「１８００ＭＢ／ｓ」、「１５００ＭＢ／ｓ」の中から選択すればよい。たとえば、「２４００ＭＢ／ｓ」を選択して製造されたメモリデバイス１は、「２４００ＭＢ／ｓ」よりも低い「２１００ＭＢ／ｓ」、「１８００ＭＢ／ｓ」、「１５００ＭＢ／ｓ」、「１２００ＭＢ／ｓ」よりも低い「１０５０ＭＢ／ｓ」、「９００ＭＢ／ｓ」、「７５０ＭＢ／ｓ」、「６００ＭＢ／ｓ」、「４５０ＭＢ／ｓ」、「３００ＭＢ／ｓ」、「１５０ＭＢ／ｓ」もサポート可能である。

【0055】

以上のように、実施形態のメモリデバイス１においては、メモリデバイス１が適用し得る各インタフェース構成に対する性能の割り当てを規格化し、さらに、ストリーム記録用としてホスト２に提供する性能（クラス）を規格化する。たとえば、まずは、「Ｇｅｎ３ １レーン」でサポートできる「１５０ＭＢ／ｓ」、「３００ＭＢ／ｓ」、「４５０ＭＢ／ｓ」、「６００ＭＢ／ｓ」を４種類のクラスとして規格化する。この場合、メモリデバイス１が生成するパワーステートセット［２］１１５に含まれるパワーステートは最大４個となる。

【0056】

「Ｇｅｎ３ １レーン」は一番性能が低いＰＣＩｅバスモードであるため、これより性能の高い他のＰＣＩｅバスモードでも４種類のクラスは使用可能である。たとえば、「２４００ＭＢ／ｓ」をサポートできる「Ｇｅｎ４ ２レーン」のメモリデバイス１においても、ストリーム記録に関しては、最大「６００ＭＢ／ｓ」までの、「１５０ＭＢ／ｓ」、「３００ＭＢ／ｓ」、「４５０ＭＢ／ｓ」、「６００ＭＢ／ｓ」をサポートする。ただし同じスピードクラス性能でもＰＣＩｅバスインタフェースが高速なると、消費電力はその分大きくなってしまう。

【0057】

なお、将来、ストリーム記録に関する拡張規格として、「６００ＭＢ／ｓ」よりも高い性能をＮ個加えて４＋Ｎ種類のクラスを規定する場合、図３中の「６００ＭＢ／ｓ」の次に高い「７５０ＭＢ／ｓ」、さらに次に高い「９００ＭＢ／ｓ」、と順次追加されてもよい。これにより、たとえば、「Ｇｅｎ３ ２レーン」または「Ｇｅｎ４ １レーン」のメモリデバイス１を、製造元は、将来の拡張規格で加わる性能のサポートを見据えた製品として製造することができる。

【0058】

ＮＶＭｅ^ＴＭコントローラ１１は、パワーステートセット［１］１１４とパワーステートセット［２］１１５との使い分けを、たとえば、ホスト２からストリーム記録の動作を要求するＮＶＭｅ^ＴＭコマンドを受信したことを契機として、パワーステートレジスタに格納する内容をパワーステートセット［１］１１４からパワーステートセット［２］１１５に切り替えることによって行う。また、ＮＶＭｅ^ＴＭコントローラ１１は、パワーステートセット［２］１１５を、ホスト２からストリーム記録を指示するＮＶＭｅ^ＴＭコマンドを受信した場合に生成してもよい。換言すれば、ホスト２からストリーム記録を指示するＮＶＭｅ^ＴＭコマンドを受信しない限り、ＮＶＭｅ^ＴＭコントローラ１１は、パワーステートセット［２］１１５を生成しないこととしてもよい。あるいは、たとえば、メモリデバイス１がストリーム記録用として使用されることが前提となっている場合には、ＮＶＭｅ^ＴＭコントローラ１１は、パワーステートセット［２］１１５の生成およびパワーステートセット［２］１１５の内容のパワーステートレジスタへの格納を自動的に行うようにしてもよい。さらには、前述したように、メモリデバイス１がストリーム記録用として使用されることが前提となっている場合、ＮＶＭｅ^ＴＭコントローラ１１は、パワーステートセット［１］１１４を持たないこととしてもよい。

【0059】

ところで、前述したように、デバイスの消費電力が制限されると実現できるデバイスの性能も制限される。ホスト２の最大許容電力（ＳＰＬ値）によっては、この値が小さいと性能が実現できない場合もある。したがってインタフェース構成だけでなく、最大許容電力も考慮することで実現可能な性能が決まる。たとえば、最大許容電力の設定値のしきい値として１．８Ｗ， ２．５Ｗ， ２．８Ｗ， ３．２Ｗ， ４．０Ｗの５種類が規格で割り当てられている。これらの５種類の電力値を境界値として用いることで、有限な組み合わせとして検討することができる。

【0060】

これに対して、メモリデバイス１は、あらかじめ、インタフェースの構成と最大許容電力との組み合わせに対して、実装可能な最大性能（クラス）を実測などで算出しておくことができる。図４に、インタフェースの構成と最大許容電力との組み合わせに対する最大性能の算出結果に基づいたメモリデバイス１の実装例を示す。ＮＶＭｅ^ＴＭコントローラ１１は、図４に示す表の対応関係を設計時に計算しておくことで、インタフェース構成と最大許容電力が決まると、使用できる最大クラス性能を決定することができる。

【0061】

図４（ａ）は、メモリデバイス１が「Ｇｅｎ３ １レーン」の第１例で、「６００ＭＢ／ｓ」の性能をサポートできるが、「１．８Ｗ」の許容消費電力では「４５０ＭＢ／ｓ」と性能が落ちる場合の例である。

【0062】

使用できる最大クラス性能が決まると、ＮＶＭｅ^ＴＭコントローラ１１は、ストリーム記録用のパワーステートセット［２］１１５を生成することができる。

【0063】

この場合、ホスト２との間で実行されるインタフェースの初期化が完了すると、インタフェースの構成が「Ｇｅｎ３ １レーン」に決定する。そして、ホスト２から得られるＳＰＬ値が「２．５Ｗ」以上の場合、最大クラス性能は「６００ＭＢ／ｓ」となり、ＮＶＭｅ^ＴＭコントローラ１１は、パワーステートＰＳ０＝「６００ＭＢ／ｓ」、パワーステートＰＳ１＝「４５０ＭＢ／ｓ」、パワーステートＰＳ２＝「３００ＭＢ／ｓ」、パワーステートＰＳ３＝「１５０ＭＢ／ｓ」の４個のパワーステートを含むパワーステートセット［２］１１５を生成する。ＳＰＬ値が「１．８Ｗ」の場合には、最大クラス性能は「４５０ＭＢ／ｓ」となり、ＮＶＭｅ^ＴＭコントローラ１１は、パワーステートＰＳ０＝「４５０ＭＢ／ｓ」、パワーステートＰＳ１＝「３００ＭＢ／ｓ」、パワーステートＰＳ２＝「１５０ＭＢ／ｓ」の３個のパワーステートを含むパワーステートセット［２］１１５を生成する。

【0064】

図４（ｂ）は、メモリデバイス１が「Ｇｅｎ３ １レーン」の第２例で、すべての許容消費電力で「３００ＭＢ／ｓ」の性能を実現できる場合の例である。

【0065】

この場合も、ホスト２との間で実行されるインタフェースの初期化が完了すると、インタフェースの構成が「Ｇｅｎ３ １レーン」に決定する。そして、ＮＶＭｅ^ＴＭコントローラ１１は、ホスト２から得られるＳＰＬ値がいずれの値であっても、パワーステートＰＳ０＝「３００ＭＢ／ｓ」、パワーステートＰＳ１＝「１５０ＭＢ／ｓ」の２個のパワーステートを含むパワーステートセット［２］１１５を生成する。

【0066】

図４（ｃ）は、メモリデバイス１が「Ｇｅｎ４ １レーン」の例である。この場合、ホスト２との間で実行されるインタフェースの初期化が完了した際、インタフェースの構成が「Ｇｅｎ３ １レーン」または「Ｇｅｎ４ １レーン」のいずれに決定するかはホスト２に依存する。「Ｇｅｎ３ １レーン」に決定した場合、このメモリデバイス１は、図４（ａ）の場合と同様、「６００ＭＢ／ｓ」の性能をサポートできるが、「１．８Ｗ」の許容消費電力では「４５０ＭＢ／ｓ」と性能が落ちる。ＮＶＭｅ^ＴＭコントローラ１１は、ホスト２から得られるＳＰＬ値が「２．５Ｗ」以上の場合、パワーステートＰＳ０＝「６００ＭＢ／ｓ」、パワーステートＰＳ１＝「４５０ＭＢ／ｓ」、パワーステートＰＳ２＝「３００ＭＢ／ｓ」、パワーステートＰＳ３＝「１５０ＭＢ／ｓ」の４個のパワーステートを含むパワーステートセット［２］１１５を生成し、ＳＰＬ値が「１．８Ｗ」の場合には、パワーステートＰＳ０＝「４５０ＭＢ／ｓ」、パワーステートＰＳ１＝「３００ＭＢ／ｓ」、パワーステートＰＳ２＝「１５０ＭＢ／ｓ」の３個のパワーステートを含むパワーステートセット［２］１１５を生成する。

【0067】

一方、「Ｇｅｎ４ １レーン」に決定した場合には、このメモリデバイス１は、「３．２Ｗ」以上の許容消費電力で「１０５０ＭＢ／ｓ」の性能を実現でき、「２．５Ｗ」以上の許容消費電力で「９００ＭＢ／ｓ」の性能を実現できる。なお、「１．８Ｗ」の許容消費電力では「７５０ＭＢ／ｓ」の性能を実現できるが、ＳＤ^ＴＭ規格のＳＤ Ｅｘｐｒｅｓｓ^ＴＭの仕様では、「Ｇｅｎ４」は「１．８Ｗ」で動作しなくともよいこととなっている。デバイスとしては「１０５０ＭＢ／ｓ」の性能を実現できるが、たとえば、ＳＤ^ＴＭ規格のＳＤ Ｅｘｐｒｅｓｓ^ＴＭ仕様のクラス性能規格バージョン１では性能の上限が「６００ＭＢ／ｓ」と決められているものと想定すると、ＮＶＭｅ^ＴＭコントローラ１１は、ホスト２から得られるＳＰＬ値がいずれの値であっても、パワーステートＰＳ０＝「６００ＭＢ／ｓ」、パワーステートＰＳ１＝「４５０ＭＢ／ｓ」、パワーステートＰＳ２＝「３００ＭＢ／ｓ」、パワーステートＰＳ３＝「１５０ＭＢ／ｓ」の４個のパワーステートを含むパワーステートセット［２］１１５を生成する。

【0068】

また、ストリーム記録に関する拡張規格として、たとえば、「９００ＭＢ／ｓ」、「７５０ＭＢ／ｓ」が加わったとすると、ＮＶＭｅ^ＴＭコントローラ１１は、「Ｇｅｎ４ １レーン」に決定し、かつ、ＳＰＬ値が「２．５Ｗ」以上の場合に、パワーステートＰＳ０＝「９００ＭＢ／ｓ」、パワーステートＰＳ１＝「７５０ＭＢ／ｓ」、パワーステートＰＳ２＝「６００ＭＢ／ｓ」、パワーステートＰＳ３＝「４５０ＭＢ／ｓ」、パワーステートＰＳ４＝「３００ＭＢ／ｓ」、パワーステートＰＳ５＝「１５０ＭＢ／ｓ」の６個のパワーステートを含むパワーステートセット［２］１１５を生成する。ＳＰＬ値が「１．８Ｗ」以上の場合は、ＮＶＭｅ^ＴＭコントローラ１１は、パワーステートＰＳ０＝「７５０ＭＢ／ｓ」、パワーステートＰＳ１＝「６００ＭＢ／ｓ」、パワーステートＰＳ２＝「４５０ＭＢ／ｓ」、パワーステートＰＳ３＝「３００ＭＢ／ｓ」、パワーステートＰＳ４＝「１５０ＭＢ／ｓ」の５個のパワーステートを含むパワーステートセット［２］１１５を生成する。上記はデバイスの実装によってＳＰＬ値が「１．８Ｗ」でも動作可能であることを示しているが、「Ｇｅｎ４ １レーン」を使う場合、ホストは「１．８Ｗ」を超えるＳＰＬ値を設定することが要求される。

【0069】

図４（ｄ）は、メモリデバイス１が「Ｇｅｎ３ ２レーン」の例である。この場合、ホスト２との間で実行されるインタフェースの初期化が完了した際、インタフェースの構成が「Ｇｅｎ３ １レーン」または「Ｇｅｎ３ ２レーン」のいずれに決定するかはホスト２に依存する。「Ｇｅｎ３ １レーン」に決定した場合、このメモリデバイス１は、すべての許容消費電力で「４５０ＭＢ／ｓ」の性能を実現できる。ＮＶＭｅ^ＴＭコントローラ１１は、ホスト２から得られるＳＰＬ値がいずれの値であっても、パワーステートＰＳ０＝「４５０ＭＢ／ｓ」、パワーステートＰＳ１＝「３００ＭＢ／ｓ」、パワーステートＰＳ２＝「１５０ＭＢ／ｓ」の３個のパワーステートを含むパワーステートセット［２］１１５を生成する。

【0070】

一方、「Ｇｅｎ３ ２レーン」に決定した場合には、このメモリデバイス１は、「２．５Ｗ」以上の許容消費電力で「９００ＭＢ／ｓ」の性能を実現できる。たとえば、ＳＤ^ＴＭ規格のＳＤ Ｅｘｐｒｅｓｓ^ＴＭの仕様で性能の上限が「６００ＭＢ／ｓ」と決められているものと想定すると、ＮＶＭｅ^ＴＭコントローラ１１は、ホスト２から得られるＳＰＬ値が「２．５Ｗ」以上の場合、パワーステートＰＳ０＝「６００ＭＢ／ｓ」、パワーステートＰＳ１＝「４５０ＭＢ／ｓ」、パワーステートＰＳ２＝「３００ＭＢ／ｓ」、パワーステートＰＳ３＝「１５０ＭＢ／ｓ」の４個のパワーステートを含むパワーステートセット［２］１１５を生成する。「Ｇｅｎ３ ２レーン」に決定し、かつ、ＳＰＬ値が「１．８Ｗ」の場合は、ストリーム記録をサポートしない。有効なパワーステートが存在しないことで、ホストはデバイスがサポートできないことを認識できる。「Ｇｅｎ３ ２レーン」を使う場合、ホストは「１．８Ｗ」を超えるＳＰＬ値を設定することが要求される。

【0071】

また、ストリーム記録に関する拡張規格として、たとえば、ＳＤ^ＴＭ規格のＳＤ Ｅｘｐｒｅｓｓ^ＴＭの仕様のクラス性能規格バージョン２として「９００ＭＢ／ｓ」、「７５０ＭＢ／ｓ」が加わったとすると、ＮＶＭｅ^ＴＭコントローラ１１は、「Ｇｅｎ３ ２レーン」に決定し、かつ、ＳＰＬ値が「２．５Ｗ」以上の場合、かつ、ホストがクラス性能規格バージョン２対応している場合に、パワーステートＰＳ０＝「９００ＭＢ／ｓ」、パワーステートＰＳ１＝「７５０ＭＢ／ｓ」、パワーステートＰＳ２＝「６００ＭＢ／ｓ」、パワーステートＰＳ３＝「４５０ＭＢ／ｓ」、パワーステートＰＳ４＝「３００ＭＢ／ｓ」、パワーステートＰＳ５＝「１５０ＭＢ／ｓ」の６個のパワーステートを含むパワーステートセット［２］１１５を生成する。ホストがクラス性能規格バージョン１のみに対応している場合、パワーステートＰＳ０＝「６００ＭＢ／ｓ」、パワーステートＰＳ１＝「４５０ＭＢ／ｓ」、パワーステートＰＳ２＝「３００ＭＢ／ｓ」、パワーステートＰＳ３＝「１５０ＭＢ／ｓ」の４個のパワーステートを含むパワーステートセット［２］１１５を生成する。

【0072】

図４（ｅ）は、メモリデバイス１が「Ｇｅｎ４ ２レーン」の例である。この場合、ホスト２との間で実行されるインタフェースの初期化が完了した際、インタフェースの構成が「Ｇｅｎ３ １レーン」、「Ｇｅｎ３ ２レーン」、「Ｇｅｎ４ １レーン」、「Ｇｅｎ４ ２レーン」のいずれに決定するかはホスト２に依存する。またメモリデバイス１も例えばＳＰＬ値によって「Ｇｅｎ３ １レーン」、「Ｇｅｎ３ ２レーン」、「Ｇｅｎ４ １レーン」、「Ｇｅｎ４ ２レーン」のいずれかを選択することができる。つまりホストとメモリデバイスが共通して動作可能で、より高速なバスモードが選択される。「Ｇｅｎ３ １レーン」に決定した場合、このメモリデバイス１は、すべての許容消費電力で「４５０ＭＢ／ｓ」の性能を実現できる。ＮＶＭｅ^ＴＭコントローラ１１は、ホスト２から得られるＳＰＬ値がいずれの値であっても、パワーステートＰＳ０＝「４５０ＭＢ／ｓ」、パワーステートＰＳ１＝「３００ＭＢ／ｓ」、パワーステートＰＳ２＝「１５０ＭＢ／ｓ」の３個のパワーステートを含むパワーステートセット［２］１１５を生成する。

【0073】

「Ｇｅｎ３ ２レーン」または「Ｇｅｎ４ １レーン」に決定した場合には、このメモリデバイス１は、「２．５Ｗ」以上の許容消費電力で「９００ＭＢ／ｓ」の性能を実現できる。たとえば、ＳＤ^ＴＭ規格のＳＤ Ｅｘｐｒｅｓｓ^ＴＭの仕様のクラス性能規格バージョン１では性能の上限が「６００ＭＢ／ｓ」と決められているものと想定すると、ＮＶＭｅ^ＴＭコントローラ１１は、ホスト２から得られるＳＰＬ値が「２．５Ｗ」以上の場合、パワーステートＰＳ０＝「６００ＭＢ／ｓ」、パワーステートＰＳ１＝「４５０ＭＢ／ｓ」、パワーステートＰＳ２＝「３００ＭＢ／ｓ」、パワーステートＰＳ３＝「１５０ＭＢ／ｓ」の４個のパワーステートを含むパワーステートセット［２］１１５を生成する。「Ｇｅｎ３ ２レーン」または「Ｇｅｎ４ １レーン」に決定し、かつ、ＳＰＬ値が「１．８Ｗ」の場合は、ストリーム記録をサポートしない。

【0074】

「Ｇｅｎ４ ２レーン」に決定した場合には、このメモリデバイス１は、「４．０Ｗ」以上の許容消費電力で「１８００ＭＢ／ｓ」の性能を実現でき、また、「３．２Ｗ」以上の許容消費電力で「１５００ＭＢ／ｓ」の性能を実現できるが、ＳＰＬ値が「３．２Ｗ」未満の場合は、ストリーム記録をサポートできない。ホストは「Ｇｅｎ３ １レーン」、「Ｇｅｎ３ ２レーン」または「Ｇｅｎ４ １レーン」を使った方が消費電力を下げることができ、メモリデバイス１が動作できる可能性が高まる。例えば、「Ｇｅｎ３ ２レーン」で初期化すれば、ＮＶＭｅ^ＴＭコントローラ１１は、ホスト２から得られるＳＰＬ値が「２．５Ｗ」以上あれば「９００ＭＢ／ｓ」で動作可能である。たとえば、ＳＤ^ＴＭ規格のＳＤ Ｅｘｐｒｅｓｓ^ＴＭの仕様のクラス性能規格バージョン１では性能の上限が「６００ＭＢ／ｓ」と決められているものと想定すると、パワーステートＰＳ０＝「６００ＭＢ／ｓ」、パワーステートＰＳ１＝「４５０ＭＢ／ｓ」、パワーステートＰＳ２＝「３００ＭＢ／ｓ」、パワーステートＰＳ３＝「１５０ＭＢ／ｓ」の４個のパワーステートを含むパワーステートセット［２］１１５を生成する。すなわち「Ｇｅｎ４ ２レーン」は将来「１２００ＭＢ／ｓ」を超える性能が必要になったときに使用すべきバスモードである。クラス性能規格バージョン１のみに対応しているホストは、「Ｇｅｎ４ ２レーン」をサポートしない方が良い。

【0075】

また、ストリーム記録に関する拡張規格として、クラス性能規格バージョン２に、たとえば、「９００ＭＢ／ｓ」、「７５０ＭＢ／ｓ」が加わったとすると、ＮＶＭｅ^ＴＭコントローラ１１は、クラス性能規格バージョン２ホストに対して、「Ｇｅｎ３ ２レーン」または「Ｇｅｎ４ １レーン」に決定し、かつ、ＳＰＬ値が「２．５Ｗ」以上の場合、もしくは、「Ｇｅｎ４ ２レーン」に決定し、かつ、ＳＰＬ値が「３．２Ｗ」以上の場合に、パワーステートＰＳ０＝「９００ＭＢ／ｓ」、パワーステートＰＳ１＝「７５０ＭＢ／ｓ」、パワーステートＰＳ２＝「６００ＭＢ／ｓ」、パワーステートＰＳ３＝「４５０ＭＢ／ｓ」、パワーステートＰＳ４＝「３００ＭＢ／ｓ」、パワーステートＰＳ５＝「１５０ＭＢ／ｓ」の６個のパワーステートを含むパワーステートセット［２］１１５を生成する。

【0076】

図５は、パワーステートセット［２］１１５の構成例を示す図である。たとえば、ＳＤ^ＴＭ規格のＳＤ Ｅｘｐｒｅｓｓ^ＴＭの仕様のクラス性能規格バージョン１では性能の上限が「６００ＭＢ／ｓ」と決められているものと想定すると、これらの４通りが有効なバワーステートとなる。バワーステートがない場合やパワーステートの設定が無効な場合（例えばすべてゼロを設定）はインタフェース構成や許容消費電力の制限によりデバイスはクラス性能をサポートできないことを示す。

【0077】

ストリーム記録に関してメモリデバイス１が「１５０ＭＢ／ｓ」の性能をサポートできる場合、パワーステートＰＳ０＝「１５０ＭＢ／ｓ」の１個のパワーステートを含むパワーステートセット［２］１１５が生成される。なお、前述したように、ストリーム記録に関してメモリデバイス１がサポートできる性能は、ホスト２によって変動する。

【0078】

「３００ＭＢ／ｓ」の性能をサポートできる場合は、パワーステートＰＳ０＝「３００ＭＢ／ｓ」、パワーステートＰＳ１＝「１５０ＭＢ／ｓ」の２個のパワーステートを含むパワーステートセット［２］１１５が生成される。また、「４５０ＭＢ／ｓ」の性能をサポートできる場合は、パワーステートＰＳ０＝「４５０ＭＢ／ｓ」、パワーステートＰＳ１＝「３００ＭＢ／ｓ」、パワーステートＰＳ２＝「１５０ＭＢ／ｓ」の３個のパワーステートを含むパワーステートセット［２］１１５が生成される。そして、「６００ＭＢ／ｓ」の性能をサポートできる場合は、パワーステートＰＳ０＝「６００ＭＢ／ｓ」、パワーステートＰＳ１＝「４５０ＭＢ／ｓ」、パワーステートＰＳ２＝「３００ＭＢ／ｓ」、パワーステートＰＳ３＝「１５０ＭＢ／ｓ」の４個のパワーステートを含むパワーステートセット［２］１１５を生成する。

【0079】

このように、デフォルト用のパワーステートセット［１］１１４に加えて、実施形態のメモリデバイス１が有するストリーム記録用のパワーステートセット［１］１１５は、パワーステートセット［１］１１４のパワーステート数が固定であるのに対して、メモリデバイス１とホスト２との組み合わせによってパワーステート数が変化する。

【0080】

前述したように、ホスト２は、メモリデバイス１のパワーステートレジスタをＮＶＭｅ^ＴＭコマンドで読み出すことができる。パワーステートレジスタには、パワーステート数が格納されている。このパワーステート数を参照することで、ホスト２は、ストリーム記録に関してメモリデバイス１がサポートする最大性能を認識することができる。

【0081】

たとえば、パワーステート数が３個の場合、ホスト２は、パワーステートＰＳ０＝「４５０ＭＢ／ｓ」、パワーステートＰＳ１＝「３００ＭＢ／ｓ」、パワーステートＰＳ２＝「１５０ＭＢ／ｓ」であることを認識できる。これにより、ホスト２は、たとえば、「４５０ＭＢ／ｓ」が必要な高画質での録画の場合はパワーステートＰＳ０を選択し、「３００ＭＢ／ｓ」あれば十分な中画質での録画の場合はパワーステートＰＳ１を選択し、「１５０ＭＢ／ｓ」あれば十分な低画質での録画の場合はパワーステートＰＳ２を選択することが可能となる。

【0082】

図６は、ストリーム記録に関する拡張規格として、「７５０ＭＢ／ｓ」、「９００ＭＢ／ｓ」が加わった場合におけるパワーステートセット［２］１１５の一構成例を示す図である。

【0083】

たとえば、ストリーム記録に関してメモリデバイス１が「９００ＭＢ／ｓ」の性能をサポートできる場合であっても、前述の規格化の下では、ストリーム記録に関してメモリデバイス１がサポートする最大性能は「６００ＭＢ／ｓ」であり、これがパワーステートＰＳ０に割り当てられ、以下、パワーステートＰＳ１、パワーステートＰＳ２、パワーステートＰＳ３に、「４５０ＭＢ／ｓ」、「３００ＭＢ／ｓ」、「１５０ＭＢ／ｓ」が割り当てられる。

【0084】

一方、拡張規格が規定された場合、デバイスは、ホストのバージョン情報によって、パワーステート生成の仕方を変える必要がある。図３で示すクラスがある場合、規格が拡張された場合におけるホストのバージョンとデバイスのバージョンとの組み合わせによる最大性能の決定例を図７に示す。図７に示すように、
・クラス性能規格バージョン１：最大性能「６００ＭＢ／ｓ」まで
・クラス性能規格バージョン２：最大性能「１２００ＭＢ／ｓ」まで拡張
・クラス性能規格バージョン３：最大性能「２４００ＭＢ／ｓ」まで拡張
となる。

【0085】

バージョン２デバイスとバージョン３デバイスがＰＳ０に設定する最大クラス性能は、ホストバージョンを考慮して決める必要がある。バージョン１デバイスはホストバージョンを考慮する必要はない。

【0086】

最大性能は「９００ＭＢ／ｓ」のバージョン２デバイスにバージョン１ホストが接続された場合、最大性能は「６００ＭＢ／ｓ」のまままである。バージョン２ホストが接続された場合は、図７に示すように、最大性能は「９００ＭＢ／ｓ」がパワーステートＰＳ０に割り当てられ、以下、パワーステートＰＳ１に、「７５０ＭＢ／ｓ」、ＰＳ２に「６００ＭＢ／ｓ」、ＰＳ３に「４５０ＭＢ／ｓ」、ＰＳ４に「３００ＭＢ／ｓ」、ＰＳ５に「１５０ＭＢ／ｓ」が割り当てられることとなる。

【0087】

ホストのクラス性能規格バージョンを認識する方法のひとつとして、ＳＰＬレジスタ値を用いることができる。ＳＤ^ＴＭ規格のＳＤ Ｅｘｐｒｅｓｓ^ＴＭの仕様では、ＳＰＬの境界値として１．８Ｗ， ２．５Ｗ， ２．８Ｗ， ３．２Ｗ， ４．０Ｗが定義されていて、Ｇｅｎ３ｘ２／Ｇｅｎ４ｘ１は、２．８Ｗ以上、Ｇｅｎ４ｘ２は４．０Ｗ以上を設定することになっている。しかし、このパワーリミット値は、デバイスをスロットリングなしのフルパワーで動作させることを想定しているため大きな電力値が必要となっている。一方スピードクラスは、消費電力を落とし、発熱を減らして長時間のストリーム記録が安定して行える環境を想定しているため、もっと低いＳＰＬの設定値でもスピードクラスは実装可能である。例えば、ＳＰＬ値が２．８Ｗ未満であってもＧｅｎ３ｘ２／Ｇｅｎ４ｘ１で動作する実装には可能である。つまり従来のＳＰＬ規定値は、スピードクラスには必須要件ではない。性能と消費電力には相関があると考えられるため、ホストがサポートするクラス性能規格バージョンと、ホストが設定するＳＰＬ値とを関連付けることができる。例えば、ＳＰＬが２．８Ｗ未満に設定された場合、メモリデバイス１はホストのクラス性能規格をバージョン１と認識する。電力が不足するためＧｅｎ４ｘ２になる可能性は低くなる。Ｇｅｎ３ｘ２／Ｇｅｎ４ｘ１であれば、６００ＭＢ／ｓの実装に余裕があり、Ｇｅｎ３ｘ１でも６００ＭＢ／ｓの実装は可能である。さらに例えば、ＳＰＬが２．８Ｗ以上４．０Ｗ未満に設定された場合、ホストのクラス性能規格をバージョン２と認識する。ＳＰＬが４．０Ｗ以上に設定された場合、ホストのクラス性能規格をバージョン３と認識する。メモリデバイス１がクラス性能規格バージョン１の場合は、ホストのクラス性能規格バージョンを見る必要はない。２．８Ｗと４．０Ｗは電力境界値の例であり、３種類のバージョンを識別できるものであれば、他の電力値を境界値として設定しても良い。例えば２．５Ｗと３．２Ｗを境界値としても良い。

【0088】

このように、実施形態のメモリデバイス１によれば、ストリーム記録に関する性能を規格化し、この規格の下、ストリーム記録用のパワーステートセット［２］１１５をホスト２に応じて動的に構成することで、ＰＣＩｅ^ＴＭおよびＮＶＭｅ^ＴＭのフレキシビリティの高さ故に長時間安定的な実行が困難であったストリーム記録を可能とする。メモリデバイス１に対してストリーム記録を行うホスト２は、メモリデバイス１から取得したパワーステートレジスタ内の１個以上のパワーステートの中から画質などの目的に合ったパワーステートを１つ選択するだけでよいこととなる。

【0089】

図８は、ホスト２とメモリデバイス１とが協働的に実行するインタフェースの初期化の流れを示すフローチャートである。

【0090】

ホスト２のシステムコントローラ２２は、メモリデバイス１との間のＰＣＩｅ^ＴＭ規格で規定されるインタフェースの初期化の途中にＳｅｔ＿Ｓｌｏｔ＿Ｐｏｗｅｒ＿Ｌｉｍｉｔ Ｍｅｓｓａｇｅを用いてＰＣＩｅ^ＴＭポート２２２のＳＰＬレジスタ２５０に格納したＳＰＬ値をメモリデバイス１へ転送する（Ｓ１０１）。メモリデバイス１のＮＶＭｅ^ＴＭコントローラ１１は、ホスト２から受信したＳＰＬ値をインタフェース回路１１１のＳＰＬレジスタ１５０に格納する（Ｓ２０１）。前述のようにメモリデバイス１は、ＳＰＬ値によってホストがサポートするクラス性能規格バージョンを識別に利用することができる。

【0091】

次に、ホスト２のシステムコントローラ２２は、メモリデバイス１からサポート情報を取得する（Ｓ１０２）。このサポート情報には、メモリデバイス１がストリーム記録をサポートしているか否かを示す情報が含まれている。ホスト２のシステムコントローラ２２は、取得したサポート情報に基づき、メモリデバイス１のストリーム記録のサポート有無を判定する（Ｓ１０３）。ストリーム記録のサポートがない場合（Ｓ１０３：Ｎｏ）、ホスト２のシステムコントローラ２２は、以降のストリーム記録用の初期化処理は行わず、インタフェースの初期化を終了し通常のメモリデバイスとして動作する。

【0092】

一方、ストリーム記録がサポートされている場合（Ｓ１０３：Ｙｅｓ）、
ホストはＳＤ Ｅｘｐｒｅｓｓクラス性能のホストバージョンをデバイスに設定する（Ｓ１０４）。例えばＮＶＭｅ^ＴＭコマンドを用いて転送される。前述のようにＳＰＬ値によってホストがサポートするクラス性能規格バージョンを識別に利用する場合はこのステップは省略可能である。

【0093】

ホスト２のシステムコントローラ２２は、ＮＶＭｅ^ＴＭコマンドであるＤｉｒｅｃｔｉｖｅコマンドを使ってストリームディレクティブを使用できるようにする（Ｓ１０５）。ストリームディレクティブは、Ｄｉｒｅｃｔｉｖｅ ＲｅｃｅｉｖｅコマンドやＤｉｒｅｃｔｉｖｅ Ｓｅｎｄコマンドなどのストリーム記録で使用するコマンド群（ストリームディレクティブコマンド）である。

【0094】

ストリームディレクティブを使用可能にすると、ホスト２のシステムコントローラ２２は、ストリーム記録に必要なパラメータ（ストリーム関連パラメータ）をメモリデバイス１から取得する（Ｓ１０６）。メモリデバイス１のＮＶＭｅ^ＴＭコントローラ１１は、ホスト２からの要求に応じて、ストリーム関連パラメータをホスト２へ送信する（図示省略）。例えば使用可能なストリーム数、ストリームライトコマンドのデータサイズ（前記ＳＷＳ）、ストリーム領域の管理サイズ（前記ＳＧＳ）などが取得できる。また、その後にメモリデバイス１のＮＶＭｅ^ＴＭコントローラ１１は、ＰＣＩｅ^ＴＭレジスタからＰＣＩｅ^ＴＭバス構成情報を取得する（Ｓ２０２）。

【0095】

さらに、メモリデバイス１のＮＶＭｅ^ＴＭコントローラ１１は、インタフェース回路１１１のＳＰＬレジスタ１５０から許容消費電力を取得する（Ｓ２０３）。ＳＰＬの設定値または（Ｓ１０４）で設定したホストバージョンを取得する。メモリデバイス１のＮＶＭｅ^ＴＭコントローラ１１は、ＰＣＩｅ^ＴＭバス構成情報と許容消費電力とホストバージョンとに基づき、パワーステートセット［２］１１５を設定する（Ｓ２０４）。

【0096】

ホスト２のシステムコントローラ２２は、ＮＶＭｅ^ＴＭコントローラ１１に対してストリーム記録のためのリソースの割り当てを行い（Ｓ１０７）、例えば使用するマルチストリーム数を決定することで、ＮＶＭｅ^ＴＭコントローラ１１は、それぞれのストリーム用にデータを一時保管するバッファリソースなどを確保しておくことができる。また、メモリデバイス１からパワーステート情報（パワーステートレジスタの内容）を取得する（Ｓ１０８）。そして、ホスト２のシステムコントローラ２２は、取得したパワーステート情報から画質などに適したパワーステートを選択する（Ｓ１０９）。
ＮＶＭｅ^ＴＭコントローラ１１は、Ｓ１０８のパワーステート情報を取得するＮＶＭｅ^ＴＭコマンドを受信すると、Ｓ１０４のパワーステートセット［２］１１５の設定が完了してから、パワーステート情報をホスト２に返す。

【0097】

以上のように、実施形態のメモリデバイス１においては、ホストとの接続結果に応じてストリーム記録を長時間安定的に行うことができるパワーステートを生成することができる。

【0098】

ところで、ホスト２とメモリデバイス１とが協働的に実行するインタフェースの初期化によって得られた各種情報に基づき、メモリデバイス１においてストリーム記録用のパワーステートセット［２］１１５が生成された後、ホスト２が、その中のいずれかのパワーステートを選択してストリーム記録を実行するならば、理論的には、メモリデバイス１での一定以上の温度上昇は発生しないと考えられる。

【0099】

しかし、消費電力と放熱能力との関係は複雑であるため、理論上計算できる放熱能力を実装することは容易ではない。たとえば、前述したように、放熱機構２５は、理論上、ＳＰＬ値で示される最大許容電力が電源回路２４から供給された場合にメモリデバイス１内に発生する熱を放出する能力を持つが、ホスト２側に配置される放熱機構２５とメモリデバイス１との間に生じる隙間の空気層は熱伝導性が低いため、メモリデバイス１の温度上昇を招いてしまう可能性がある。メモリデバイス１の材質によって熱伝導率が異なり、メモリデバイス１の表面温度も均一ではなく、発熱する部品の実装位置によって発熱の場所が異なるなど、温度については実装によって変わる要素が多数存在するためでもある。

【0100】

実施形態のメモリデバイス１は、この点を考慮に入れて、メモリデバイス１内の温度を監視し、ストリーム記録中にしきい値を超えた場合、ホスト２にイベント通知する。一方、ホスト２は、このメモリデバイス１のイベント通知機能を利用して、パワーステートを選択するにあたり、選択したパワーステートで、ストリーム記録を長期間安定的に行うことが実際に可能か否かを検証する。なお、メモリデバイス１には、ＮＶＭｅ^ＴＭコントローラ１１内の温度センサ１１３と、フラッシュメモリ１２内の温度センサ１２３とが存在するが、フラッシュメモリ１２の方がＮＶＭｅ^ＴＭコントローラ１１よりも動作可能な上限温度が低いため、この監視では、温度センサ１２３の検出温度を使用することが好ましい。

【0101】

具体的には、ホスト２は、テストデータなどのデータをメモリデバイス１への連続的な書き込みまたは連続的な読み出しを実行する。リアルタイムのストリーム記録で性能が重視されるのはライト時であるが、消費電力の大きい読み出し動作で測定することもできる。図１のフラッシュメモリ１２の「測定用ＳＧＳ」は、テストデータなどの書き込み先として使用される領域である。メモリデバイス１は、この領域として、たとえば、データの格納には使うことができないバッドブロック等の領域を活用することができる。バッドブロックを使用する場合はエラーを検出しても無視するようにしておく。このような領域をテストデータの連続的な書き込み用としてあらかじめ確保しておくことで、ユーザ領域１２２をテストで使わないようにすることができる。また、ユーザ領域１２２を使う場合はホスト２がテストデータの書き込みを行うことができるが、バッドブロックを用いる場合は外部からアクセスできないためメモリデバイス１が行う必要がある。たとえば、あらかじめ定められたバッドブロックアドレスをＮＶＭｅ^ＴＭコントローラ１１に設定しておく。温度しきい値を超えてイベントの発生を検出することで、ＮＶＭｅ^ＴＭコントローラ１１は、インクリメントしたパワーステート番号を選択し、前述の、フラッシュメモリ１２のあらかじめ設定した領域に対して、規定の連続データの書き込みを実行する。

【0102】

ホスト２は、この連続的な書き込みを開始してから規定時間内にメモリデバイス１からのイベント通知がなければ、ストリーム記録を長期間安定的に行えるものと判定し、ストリーム記録のためのパワーステートの設定を完了する。

【0103】

ホスト２が、ストリーム記録を開始する前に、メモリデバイス１に対してテストデータの連続的な書き込みを規定時間に渡り実行することは、メモリデバイス１の温度上昇が収まって定常状態になってから、ストリーム記録を開始できるという効果も奏する。

【0104】

一方、規定時間内にイベント通知を受けた場合、ホスト２は、現在のパワーステートよりも１段階性能の低いパワーステートへの切り替えを行い、再度、テストデータの連続的な書き込みを実行する。その結果、規定時間内にイベント通知がなければ、切り替え後のパワーステートであればストリーム記録を長期間安定的に行えるものと判定し、ストリーム記録のためのパワーステートの設定を完了する。もし、最も性能の低いパワーステートまで切り替えても、テストデータの連続的な書き込みを実行すると規定時間内にイベント通知を受けてしまう場合、ホスト２は、ストリーム記録用としてのメモリデバイス１の利用は不可と判断する。なお、図のフラッシュメモリ１２の「トレーニング結果」は、テストデータの連続的な書き込み時にしきい値を超える温度上昇が発生したか否か情報が履歴情報として記録されているものである。

【0105】

また、テストアクセスは用いず実際のストリーム記録中にパワーステート選択を行う方法もある。イベントが発生しなければ、デフォルトのパワーステートを使い続けることができる。イベント通知を受けた場合、ホスト２は、現在のパワーステートよりも１段階性能の低いパワーステートへの切り替えを行う。これでイベントが発生しなければ、選択したパワーステートを使い続け、イベント通知を受けた場合、更に１段階性能の低いパワーステートへの切り替えを行う。性能の低いパワーステートに切り換えることができなくなったら、ストリーム記録用としてのメモリデバイス１の利用は不可と判断する。
また、イベント通知を受けた場合、１段階性能の低いパワーステートへの切り替えを行う代わりに、ホストが画質を下げる(ビットレート、解像度、色情報量など)ことで書き込み頻度を下げて温度調整する方法もある。

【0106】

このように、実施形態のメモリデバイス１は、ホスト２と協働して、より確実に、ストリーム記録を長時間安定的に行うことを実現する。

【0107】

図９は、メモリデバイス１が実行する温度監視の流れを示すフローチャートである。

【0108】

メモリデバイス１のＮＶＭｅ^ＴＭコントローラ１１は、ある時間間隔でフラッシュメモリ１２の温度センサ１２３が検出する温度を読み出す（Ｓ３０１）。ＮＶＭｅ^ＴＭコントローラ１１は、読み出した温度がしきい値以下か否かを判定する（Ｓ３０２）。しきい値を超えていた場合（Ｓ３０２：Ｎｏ）、ＮＶＭｅ^ＴＭコントローラ１１は、一定以上の温度上昇をホスト２に知らせるためのイベントを生成する（Ｓ３０３）。

【0109】

図１０は、ホスト２またはＮＶＭｅ^ＴＭコントローラ１１が実行するパワーステート調整の流れを示すフローチャートである。図１０中、Ｎ－１は、最も性能が低いパワーステートの番号を示す。最も性能が高いパワーステートの番号は０である。

【0110】

ホスト２が実行する場合について説明する。メモリデバイス１からイベント通知を受けた場合、ホスト２のシステムコントローラ２２は、まず、現在のパワーステートの番号を取得する（Ｓ４０１）。システムコントローラ２２は、取得したパワーステートの番号が、最も性能が低いパワーステートの番号Ｎ－１と一致した場合（Ｓ４０２：Ｎｏ）、ストリーム記録用としてのメモリデバイス１の利用は不可と判断する。なお、フローチャートでは、最も性能が低いパワーステートの番号を下回るという条件であるが、パワーステートの番号はインクリメントしているので、パワーステート番号Ｎ－１と一致した場合にＳ４０２：Ｎｏとなる。

【0111】

最も性能が低いパワーステートの番号より小さい場合（Ｓ４０２：Ｙｅｓ）、システムコントローラ２２は、現在のパワーステートよりも１段階性能の低いパワーステートを選択し（Ｓ４０３）、メモリデバイス１への連続アクセスを実行する（Ｓ４０４）。ただし。このステップＳ４０４は省略することができ、代わりに実際のストリーム記録をしながら温度監視をすることもできる。ＮＶＭｅ^ＴＭコントローラ１１は、図９で示される温度監視を継続して行っている。

【0112】

システムコントローラ２２は、規定時間内にイベントが発生したか否かを判定し（Ｓ４０５）、規定時間内にイベントが発生した場合（Ｓ４０５：Ｙｅｓ）、Ｓ４０１へ戻り、Ｓ４０１からの処理を繰り返す。一方、規定時間内にイベントが発生しなかった場合（Ｓ４０５：Ｎｏ）、システムコントローラ２２は、現在のパワーステートでストリーム記録を長期間安定的に行えるものと判定し、パワーステート調整を終了する。
ステップＳ４０４は省略した場合は、すぐにパワーステート調整を終了する。

【0113】

以上のように、実施形態のメモリデバイス１においては、ホスト２とメモリデバイス１とが協働してトレーニングを実行することで、確実に、ストリーム記録を長時間安定的に行うことを実現する。

【0114】

なお、以上の説明では、トレーニングに関して、ホスト２がメモリデバイス１に対して連続的なデータの書き込みを行う例を挙げたが、当該連続的なデータの書き込みは、メモリデバイス１がホストからのコマンドと関係なく、メモリデバイス１のバックグランド処理にて実行するものであってもよい。もし、連続的なデータの書き込みの結果、しきい値を超える温度上昇が発生した場合、メモリデバイス１がホスト２へイベント通知を行い、このイベント通知を受けて、ホスト２がパワーステートの切り替えをメモリデバイス１へ指示してもよい。また実際のストリーム記録中に行われる連続メモリライトでトレーニングを行ってもよい。前述のように、性能の低いパワーステートへの切り替えを行う代わりに、ホストが画質を下げる(ビットレート、解像度、色情報量など)ことで書き込み頻度を下げることで温度調整を行ってもよい。

【0115】

あるいは、しきい値を超える温度上昇が発生した場合のパワーステートの切り替えについてもメモリデバイス１が内部的に実行し、しきい値を超える温度上昇が発生しないパワーステートを検出したら、そのパワーステートをホスト２へ通知するようにしてもよい。この通知を受けたホスト２は、そのパワーステートでのストリーム記録を実行するか否かをメモリデバイス１に指示するようにしてもよい。

【0116】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0117】

１…ＰＣＩｅ^ＴＭ／ＮＶＭｅ^ＴＭメモリデバイス、２…ホスト、１１…ＮＶＭｅ^ＴＭコントローラ、１２…フラッシュメモリ、２１…プロセッサ、２２…システムコントローラ、２３…システムメモリ、２４…電源回路、２５…放熱機構、１００…情報処理システム、１１１…インタフェース回路、１１２…ファームウェア、１１３…温度センサ、１１４…パワーステートセット［１］、１１５…パワーステートセット［２］、１１６…プロファイル、１２０…記憶領域、１２１…内部領域、１２２…ユーザ領域、１２３…温度センサ、１５０…Ｓｌｏｔ Ｐｏｗｅｒ Ｌｉｍｉｔ（ＳＰＬ）レジスタ、２２１…メモリコントローラ、２２２…ＰＣＩｅ^ＴＭポート、２３１…オペレーティングシステム、２３２…ＰＣＩｅ^ＴＭ標準ドライバ、２３３…ＮＶＭｅ^ＴＭ標準ドライバ、２３４…温度制御ドライバ、２５０…ＳＰＬレジスタ。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【手続補正書】

【提出日】2023-09-08

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

不揮発性メモリと、
ＰＣＩ Ｅｘｐｒｅｓｓ^ＴＭ（ＰＣＩｅ^ＴＭ）規格に準拠するインタフェースでホストと接続可能であり、ＮＶＭ Ｅｘｐｒｅｓｓ^ＴＭ（ＮＶＭｅ^ＴＭ）規格に準拠するプロトコルでデータの書き込みまたは読み出しのための通信を前記ホストと実行可能である、前記不揮発性メモリを制御するコントローラと、
を具備し、
前記コントローラは、
前記インタフェースの初期化を前記ホストとの間で協働的に実行し、
前記インタフェースの初期化で決定される前記インタフェースのバス構成と、前記インタフェースの初期化中に設定される最大許容消費電力とに基づき、ストリーム記録に関してあらかじめ規定されている複数の性能の中からサポート可能な最大性能を決定し、
前記ＮＶＭｅ^ＴＭ規格で規定されているパワーステートレジスタに格納するデータセットであって、サポート可能な性能の一覧を前記ホストに示すための、前記複数の性能の中の前記決定した最大性能以下のすべての性能を１つずつパワーステートに対応させたパワーステートセットを生成する、
メモリシステム。

【請求項2】

前記インタフェースのバス構成は、前記ＰＣＩｅ^ＴＭ規格で規定されている前記初期化の手続きで定まるバス速度およびレーン数によって決定される請求項１に記載のメモリシステム。

【請求項3】

前記コントローラは、ＰＣＩｅ^ＴＭ規格で規定されているＳｌｏｔ＿Ｐｏｗｅｒ＿Ｌｉｍｉｔメッセージによって前記ホストから転送されるＳｌｏｔ Ｐｏｗｅｒ Ｌｉｍｉｔレジスタの値から前記最大許容消費電力を取得する請求項１に記載のメモリシステム。

【請求項4】

前記最大許容消費電力の複数の範囲に対し、それぞれホストがサポート可能な性能とメモリシステムがサポート可能な最大性能とを関連付けることで、最大許容消費電力値が決まると、前記ホストがサポート可能な性能と、前記メモリシステムがサポート可能な最大性能とが決まり、
前記コントローラは、前記ホストがサポート可能な性能と、前記メモリシステムがサポート可能な最大性能とのどちらか低い方をバワーステートの最大性能として前記パワーステートセットを生成する請求項１に記載のメモリシステム。

【請求項5】

前記コントローラは、
非ストリーム記録用の第１パワーステートセットと、ストリーム記録用の第２パワーステートセットとを有し、前記インタフェースのバス構成と前記最大許容消費電力とによって内容が変化し得る前記生成するパワーステートセットを前記第２パワーステートセットと位置づけ、
前記ＮＶＭｅ^ＴＭ規格で規定されている、ストリーム記録の動作を要求するコマンドが前記ホストから受信された場合に、前記第２パワーステートセットを生成し、前記パワーステートレジスタの内容を、前記第１パワーステートセットの内容から前記第２パワーステートセットの内容に切り換える、
請求項１に記載のメモリシステム。

【請求項6】

温度センサを具備し、
前記コントローラは、
前記ストリーム記録の動作を要求するコマンドを受信した後、前記ホストからの要求に応じて、または、自主的に一定期間、前記不揮発性メモリへの連続的なデータの書き込みまたは読み出しを実行し、
前記不揮発性メモリへの連続的なデータの書き込みを実行している間、前記温度センサが検出する温度を監視し、
前記温度がしきい値を超えた場合、前記メモリシステムの一定以上の温度上昇をホストへ通知する、
請求項１に記載のメモリシステム。

【請求項7】

前記コントローラは、前記不揮発性メモリへの連続的なデータの書き込みまたは読み出しを自主的に実行する場合において、前記一定期間内に前記温度がしきい値を超えた場合、現在のパワーステートよりも性能の低いパワーステートへの切り替えを行い、前記不揮発性メモリへの連続的なデータの書き込みまたは読み出しを行っても温度がしきい値を超えないパワーステートを選択する請求項６に記載のメモリシステム。

【請求項8】

前記コントローラは、前記連続的なデータの書き込みを、前記連続的なデータの書き込み用にあらかじめ確保した前記不揮発性メモリの領域を使って実行する請求項６に記載のメモリシステム。

【請求項9】

ＰＣＩ Ｅｘｐｒｅｓｓ^ＴＭ（ＰＣＩｅ^ＴＭ）規格に準拠するインタフェースでメモリシステムと接続可能であり、ＮＶＭ Ｅｘｐｒｅｓｓ^ＴＭ（ＮＶＭｅ^ＴＭ）規格に準拠するプロトコルでデータの書き込みまたは読み出しのための通信を前記メモリシステムと実行可能なシステムコントローラと、
前記メモリシステムに対して電力を供給可能な電源回路と、
を具備し、
前記システムコントローラは、
前記インタフェースの初期化を前記メモリシステムとの間で協働的に実行し、
前記電源回路が供給可能な前記メモリシステムの最大許容消費電力を前記インタフェースの初期化中に前記メモリシステムに対して通知し、
前記メモリシステムを使用してストリーム記録を実行する場合、
前記ＮＶＭｅ^ＴＭ規格で規定されている、ストリーム記録の動作を要求するコマンドを前記メモリシステムに対して送信し、
前記ＮＶＭｅ^ＴＭ規格で規定されているパワーステートレジスタの内容を前記メモリシステムから取得し、
前記パワーステートレジスタに格納されている１個以上のパワーステートの中から１つのパワーステートを選択して前記メモリシステムに設定する、
ホスト装置。

【請求項10】

前記システムコントローラは、
前記ストリーム記録を開始する前に、
前記メモリシステムに対する連続的なデータの書き込みを一定期間実行し、
前記メモリシステムの一定以上の温度上昇が前記一定期間内に前記メモリシステムから通知された場合、前記パワーステートレジスタに格納されている１個以上のパワーステートの中から現在のパワーステートよりも性能の低いパワーステートを再選択して前記メモリシステムに設定する、
請求項９に記載のホスト装置。

【請求項11】

前記システムコントローラは、あらかじめ定められたアドレスを指定して、前記メモリシステムに対する連続的なデータの書き込みを実行する請求項１０に記載のホスト装置。

【請求項12】

不揮発性メモリと、
前記不揮発性メモリを制御し、ＰＣＩ Ｅｘｐｒｅｓｓ ^ＴＭ （ＰＣＩｅ ^ＴＭ ）規格に準拠するインタフェースでホストと接続可能であり、ＮＶＭ Ｅｘｐｒｅｓｓ ^ＴＭ （ＮＶＭｅ ^ＴＭ ）規格に準拠するプロトコルでデータの書き込みまたは読み出しのための通信を前記ホストと実行可能であるコントローラと、
を具備し、
前記コントローラは、
前記ＰＣＩｅ ^ＴＭ に準拠するインタフェースの初期化を前記ホストとの間で協働的に実行し、
前記インタフェースの初期化で決定される前記インタフェースのバス構成と、前記インタフェースの初期化において設定される最大許容消費電力とに基づいてストリーム記録用にあらかじめ規定されている複数の性能のうち、サポート可能な最大性能を決定し、
前記ＮＶＭｅ ^ＴＭ 規格で規定されているパワーステートであって前記サポート可能な最大性能以下のそれぞれの性能ごとに生成したストリーム記録用パワーステートが格納される第1のレジスタと、前記ストリーム記録用パワーステートを生成するための情報が格納される第２のレジスタと、を具備する、
メモリシステム。

【請求項13】

前記パワーステートの中から、使用するストリーム記録用パワーステートが前記ホストによって選択され、前記選択されたストリーム記録用パワーステートが前記コントローラに設定される、請求項１２に記載のメモリシステム。

【請求項14】

前記第２のレジスタから読み出される前記ストリーム記録用パワーステートを生成するための情報からパワーステートの性能を特定し、前記第１のレジスタから読み出されるパワーステート情報からストリーム記録に使用するパワーステートが前記ホストによって選択され、前記選択されたストリーム記録用パワーステートが前記コントローラに設定される、請求項１２に記載のメモリシステム。

【請求項15】

前記コントローラは、前記選択されたストリーム記録用パワーステートに基づいて前記不揮発性メモリへのストリーム記録を実行する、請求項１３または請求項１４に記載のメモリシステム。

【請求項16】

前記コントローラは、ＳＤ Ｅｘｐｒｅｓｓ性能に対応可能である請求項１２に記載のメモリシステム。

【請求項17】

前記コントローラは、前記メモリシステム内部の温度情報を監視し、前記温度情報がしきい値を超えた場合、前記ストリーム記録用パワーステートを消費電力の低いパワーステートへ切り替え、前記ホストへイベントを通知する、請求項１２記載に記載のメモリシステム。

【請求項18】

前記コントローラは、前記バス構成として、ホストとメモリカード間のＰＣＩｅ ^ＴＭ インタフェースの初期化で選択されたＰＣＩｅバスモードの性能と、ＰＣＩｅ ^ＴＭ 規格で規定されているＳｌｏｔ＿Ｐｏｗｅｒ＿Ｌｉｍｉｔメッセージによって前記ホストから転送されるＳｌｏｔ Ｐｏｗｅｒ Ｌｉｍｉｔレジスタの値から前記最大許容消費電力を取得し、前記メモリカードがサポート可能な最大性能を決定する、請求項１２に記載のメモリシステム。