知財求人 - 知財ポータルサイト「IP Force」
特開2024-129593モータドライバ回路、それを用いた位置決め装置、ハードディスク装置
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024129593
(43)【公開日】2024-09-27
(54)【発明の名称】モータドライバ回路、それを用いた位置決め装置、ハードディスク装置
(51)【国際特許分類】
H02P 25/034 20160101AFI20240919BHJP
【ＦＩ】
H02P25/034
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023038908
(22)【出願日】2023-03-13
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(74)【代理人】
【識別番号】100133215
【弁理士】
【氏名又は名称】真家 大樹
(72)【発明者】
【氏名】杉江 尚
【テーマコード（参考）】
5H540
【Ｆターム（参考）】
5H540AA08
5H540BA06
5H540BB06
5H540EE02
5H540EE08
5H540EE09
5H540FC02
(57)【要約】
【課題】ＰＷＭ駆動方式からリニア駆動方式へ切り替える際の、出力電流の変動を抑制する。
【解決手段】モータドライバ回路２００は、パルス幅変調モードとリニアモードが切り替え可能である。制御回路２２０は、コイルに印加すべき駆動電圧ＶＤＲＶを指示する制御信号ＶＣＴＲＬを生成する。差動アンプ２８２は、駆動電圧ＶＯＵＴが制御信号ＶＣＴＲＬに応じた目標電圧に近づくように、第１電流ソースドライバＣＳ１１、第１電流シンクドライバＣＳ１２、第２電流ソースドライバＣＳ２１および第２電流シンクドライバＣＳ２２を制御する。パルス幅変調モードからリニアモードに遷移するときに、第１電流ソースドライバＣＳ１１および第２電流ソースドライバＣＳ２１の電流供給能力が通常時より大きくなる。
【選択図】図２
【解決手段】モータドライバ回路２００は、パルス幅変調モードとリニアモードが切り替え可能である。制御回路２２０は、コイルに印加すべき駆動電圧ＶＤＲＶを指示する制御信号ＶＣＴＲＬを生成する。差動アンプ２８２は、駆動電圧ＶＯＵＴが制御信号ＶＣＴＲＬに応じた目標電圧に近づくように、第１電流ソースドライバＣＳ１１、第１電流シンクドライバＣＳ１２、第２電流ソースドライバＣＳ２１および第２電流シンクドライバＣＳ２２を制御する。パルス幅変調モードからリニアモードに遷移するときに、第１電流ソースドライバＣＳ１１および第２電流ソースドライバＣＳ２１の電流供給能力が通常時より大きくなる。
【選択図】図２
【特許請求の範囲】
【請求項1】
パルス幅変調モードとリニアモードが切り替え可能なモータドライバ回路であって、
モータのコイルと接続されるハイサイドトランジスタおよびローサイドトランジスタを含む出力段と、
前記コイルに印加すべき駆動電圧を指示する制御信号を生成する制御回路と、
前記パルス幅変調モードにおいてアクティブとなり、前記制御信号に応じたデューティサイクルを有するパルス信号を生成し、前記ハイサイドトランジスタおよび前記ローサイドトランジスタをスイッチングするパルス幅変調駆動回路と、
前記リニアモードにおいてアクティブとなり、前記駆動電圧が前記制御信号に応じた目標電圧に近づくように、前記ハイサイドトランジスタおよび前記ローサイドトランジスタのゲート電圧を制御するリニア駆動回路と、
を備え、
前記リニア駆動回路は、
前記ハイサイドトランジスタのゲートに第１ソース電流をソースする第１電流ソースドライバと、
前記ハイサイドトランジスタのゲートから第１シンク電流をシンクする第１電流シンクドライバと、
前記ローサイドトランジスタのゲートに第２ソース電流をソースする第２電流ソースドライバと、
前記ローサイドトランジスタのゲートから第２シンク電流をシンクする第２電流シンクドライバと、
前記駆動電圧が前記制御信号に応じた目標電圧に近づくように、前記第１電流ソースドライバ、前記第１電流シンクドライバ、前記第２電流ソースドライバおよび前記第２電流シンクドライバを制御する差動アンプと、
を含み、前記パルス幅変調モードから前記リニアモードに遷移するときに、前記第１電流ソースドライバおよび前記第２電流ソースドライバの電流供給能力が通常時より大きくなる、モータドライバ回路。
モータのコイルと接続されるハイサイドトランジスタおよびローサイドトランジスタを含む出力段と、
前記コイルに印加すべき駆動電圧を指示する制御信号を生成する制御回路と、
前記パルス幅変調モードにおいてアクティブとなり、前記制御信号に応じたデューティサイクルを有するパルス信号を生成し、前記ハイサイドトランジスタおよび前記ローサイドトランジスタをスイッチングするパルス幅変調駆動回路と、
前記リニアモードにおいてアクティブとなり、前記駆動電圧が前記制御信号に応じた目標電圧に近づくように、前記ハイサイドトランジスタおよび前記ローサイドトランジスタのゲート電圧を制御するリニア駆動回路と、
を備え、
前記リニア駆動回路は、
前記ハイサイドトランジスタのゲートに第１ソース電流をソースする第１電流ソースドライバと、
前記ハイサイドトランジスタのゲートから第１シンク電流をシンクする第１電流シンクドライバと、
前記ローサイドトランジスタのゲートに第２ソース電流をソースする第２電流ソースドライバと、
前記ローサイドトランジスタのゲートから第２シンク電流をシンクする第２電流シンクドライバと、
前記駆動電圧が前記制御信号に応じた目標電圧に近づくように、前記第１電流ソースドライバ、前記第１電流シンクドライバ、前記第２電流ソースドライバおよび前記第２電流シンクドライバを制御する差動アンプと、
を含み、前記パルス幅変調モードから前記リニアモードに遷移するときに、前記第１電流ソースドライバおよび前記第２電流ソースドライバの電流供給能力が通常時より大きくなる、モータドライバ回路。
【請求項2】
前記第１電流ソースドライバは、前記差動アンプが生成する差動電流の一方を第１係数倍した前記第１ソース電流を前記ハイサイドトランジスタのゲートにソースし、
前記第１電流シンクドライバは、前記差動電流の他方を第２係数倍した前記第１シンク電流を前記ハイサイドトランジスタのゲートからシンクし、
前記第２電流ソースドライバは、前記差動電流の前記他方を第３係数倍した前記第２ソース電流を前記ローサイドトランジスタのゲートにソースし、
前記第２電流シンクドライバは、前記差動電流の前記一方を第４係数倍した前記第２シンク電流を前記ローサイドトランジスタのゲートからシンクし、
前記パルス幅変調モードから前記リニアモードに遷移するときに、前記第１係数および前記第３係数が通常時より大きくなる、請求項１に記載のモータドライバ回路。
前記第１電流シンクドライバは、前記差動電流の他方を第２係数倍した前記第１シンク電流を前記ハイサイドトランジスタのゲートからシンクし、
前記第２電流ソースドライバは、前記差動電流の前記他方を第３係数倍した前記第２ソース電流を前記ローサイドトランジスタのゲートにソースし、
前記第２電流シンクドライバは、前記差動電流の前記一方を第４係数倍した前記第２シンク電流を前記ローサイドトランジスタのゲートからシンクし、
前記パルス幅変調モードから前記リニアモードに遷移するときに、前記第１係数および前記第３係数が通常時より大きくなる、請求項１に記載のモータドライバ回路。
【請求項3】
前記第１電流ソースドライバは、前記差動電流の前記一方を折り返す第１カレントミラー回路を含み、
前記第２電流ソースドライバは、前記差動電流の前記他方を折り返す第２カレントミラー回路を含み、
前記第１カレントミラー回路および前記第２カレントミラー回路のミラー比が切り替え可能である、請求項２に記載のモータドライバ回路。
前記第２電流ソースドライバは、前記差動電流の前記他方を折り返す第２カレントミラー回路を含み、
前記第１カレントミラー回路および前記第２カレントミラー回路のミラー比が切り替え可能である、請求項２に記載のモータドライバ回路。
【請求項4】
前記第１電流ソースドライバは、前記パルス幅変調モードから前記リニアモードに遷移するときにアクティブとなり、前記ハイサイドトランジスタのゲートに、第１補助ソース電流をソースする第１定電流源を含み、
前記第２電流ソースドライバは、前記パルス幅変調モードから前記リニアモードに遷移するときにアクティブとなり、前記ローサイドトランジスタのゲートに、第２補助ソース電流をソースする第２定電流源を含む、請求項１に記載のモータドライバ回路。
前記第２電流ソースドライバは、前記パルス幅変調モードから前記リニアモードに遷移するときにアクティブとなり、前記ローサイドトランジスタのゲートに、第２補助ソース電流をソースする第２定電流源を含む、請求項１に記載のモータドライバ回路。
【請求項5】
前記リニア駆動回路は、
前記ハイサイドトランジスタのゲートソース間に接続され、オン、オフが切り替え可能な第１放電回路と、
前記ローサイドトランジスタのゲートソース間に接続された第２放電回路と、
をさらに含み、
前記パルス幅変調モードから前記リニアモードに遷移するときに、前記第１放電回路および前記第２放電回路がオンとなる、請求項１から４のいずれかに記載のモータドライバ回路。
前記ハイサイドトランジスタのゲートソース間に接続され、オン、オフが切り替え可能な第１放電回路と、
前記ローサイドトランジスタのゲートソース間に接続された第２放電回路と、
をさらに含み、
前記パルス幅変調モードから前記リニアモードに遷移するときに、前記第１放電回路および前記第２放電回路がオンとなる、請求項１から４のいずれかに記載のモータドライバ回路。
【請求項6】
前記モータはリニアモータである、請求項１から４のいずれかに記載のモータドライバ回路。
【請求項7】
前記リニアモータは、ボイスコイルモータである、請求項６に記載のモータドライバ回路。
【請求項8】
ひとつの半導体基板に一体集積化される、請求項１から４のいずれかに記載のモータドライバ回路。
【請求項9】
リニアモータと、
前記リニアモータを駆動する請求項１から４のいずれかに記載のモータドライバ回路と、
を備える、位置決め装置。
前記リニアモータを駆動する請求項１から４のいずれかに記載のモータドライバ回路と、
を備える、位置決め装置。
【請求項10】
請求項９に記載の位置決め装置を備える、ハードディスク装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、モータドライバ回路に関する。
【背景技術】
【0002】
さまざまな電子機器や産業機械に、対象物を位置決めするリニアモータ（リニアアクチュエータ）が使用される。ボイスコイルモータは、リニアモータのひとつであり、供給される駆動電流に応じて、可動子の位置を制御可能である。ボイスコイルモータの駆動回路は、ボイスコイルモータに流れる電流を、目標位置を規定する目標電流に近づくようにフィードバック制御する。
【0003】
モータの駆動方式は大きく、ＰＷＭ（パルス幅変調）駆動方式と、リニア駆動方式に分けられる。ＰＷＭ駆動方式は、位置決め精度では劣るが、効率で優れており、リニア駆動方式は消費電力が大きいが、位置決めの精度に優れている。モータドライバ回路には、ＰＷＭ駆動方式とリニア駆動方式が切り替え可能なものがある。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０２０－５４１１０号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ＰＷＭ駆動方式では、モータドライバ回路の出力段のハイサイドトランジスタおよびローサイドトランジスタのゲート電圧は、ハイ電圧またはロー電圧の２状態で遷移する。一方で、リニア駆動方式では、ハイサイドトランジスタやローサイドトランジスタのゲート電圧は、ハイ電圧とロー電圧の間の、中間的な電圧レベルをとる。
【0006】
ＰＷＭ駆動方式からリニア駆動方式に切り替える際に、ハイサイドトランジスタやローサイドトランジスタのゲート電圧が、リニア駆動方式における最適な電圧レベルに遷移するまでの遅延が大きいと、出力電流の追従性が悪くなる。
【0007】
本開示は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ＰＷＭ駆動方式からリニア駆動方式へ切り替える際の、出力電流の変動を抑制したモータドライバ回路の提供にある。
【課題を解決するための手段】
【0008】
本開示のある態様のモータドライバ回路は、パルス幅変調モードとリニアモードが切り替え可能である。モータドライバ回路は、モータのコイルと接続されるハイサイドトランジスタおよびローサイドトランジスタを含む出力段と、コイルに印加すべき駆動電圧を指示する制御信号を生成する制御回路と、パルス幅変調モードにおいてアクティブとなり、制御信号に応じたデューティサイクルを有するパルス信号を生成し、ハイサイドトランジスタおよびローサイドトランジスタをスイッチングするパルス幅変調駆動回路と、リニアモードにおいてアクティブとなり、駆動電圧が制御信号に応じた目標電圧に近づくように、ハイサイドトランジスタおよびローサイドトランジスタのゲート電圧を制御するリニア駆動回路と、を備える。リニア駆動回路は、ハイサイドトランジスタのゲートに第１ソース電流をソースする第１電流ソースドライバと、ハイサイドトランジスタのゲートから第１シンク電流をシンクする第１電流シンクドライバと、ローサイドトランジスタのゲートに第２ソース電流をソースする第２電流ソースドライバと、ローサイドトランジスタのゲートから第２シンク電流をシンクする第２電流シンクドライバと、駆動電圧が制御信号に応じた目標電圧に近づくように、第１電流ソースドライバ、第１電流シンクドライバ、第２電流ソースドライバおよび第２電流シンクドライバを制御する差動アンプと、を含み、パルス幅変調モードからリニアモードに遷移するときに、第１電流ソースドライバおよび第２電流ソースドライバの電流供給能力が通常時より大きくなる。
【0009】
なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明あるいは本開示の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
【発明の効果】
【0010】
本開示のある態様によれば、ＰＷＭ駆動方式からリニア駆動方式へ切り替える際の、出力電流の追従性を改善できる。
【図面の簡単な説明】
【0011】
【発明を実施するための形態】
【0012】
（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
【0013】
一実施形態に係るモータドライバ回路は、パルス幅変調モードとリニアモードが切り替え可能なモータドライバ回路であって、モータのコイルと接続されるハイサイドトランジスタおよびローサイドトランジスタを含む出力段と、コイルに印加すべき駆動電圧を指示する制御信号を生成する制御回路と、パルス幅変調モードにおいてアクティブとなり、制御信号に応じたデューティサイクルを有するパルス信号を生成し、ハイサイドトランジスタおよびローサイドトランジスタをスイッチングするパルス幅変調駆動回路と、リニアモードにおいてアクティブとなり、駆動電圧が制御信号に応じた目標電圧に近づくように、ハイサイドトランジスタおよびローサイドトランジスタのゲート電圧を制御するリニア駆動回路と、を備える。リニア駆動回路は、ハイサイドトランジスタのゲートに第１ソース電流をソースする第１電流ソースドライバと、ハイサイドトランジスタのゲートから第１シンク電流をシンクする第１電流シンクドライバと、ローサイドトランジスタのゲートに第２ソース電流をソースする第２電流ソースドライバと、ローサイドトランジスタのゲートから第２シンク電流をシンクする第２電流シンクドライバと、駆動電圧が制御信号に応じた目標電圧に近づくように、第１電流ソースドライバ、第１電流シンクドライバ、第２電流ソースドライバおよび第２電流シンクドライバを制御する差動アンプと、を含み、パルス幅変調モードからリニアモードに遷移するときに、第１電流ソースドライバおよび第２電流ソースドライバの電流供給能力が通常時より大きくなる。
【0014】
この態様によると、ＰＷＭモードからリニアモードに切り替える際に、第１電流ソースドライバ／第２電流ソースドライバの電流供給能力を高めることにより、直前のＰＷＭモードにおいて、ハイサイドトランジスタ／ローサイドトランジスタのゲート電圧がローであった場合に、ゲート電圧を高速に上昇させることができる。これにより、ゲート電圧を速やかに最適な電圧レベルに収束させることができ、出力電流の変動を抑制できる。
【0015】
一実施形態において、第１電流ソースドライバは、差動アンプが生成する差動電流の一方を第１係数倍した第１ソース電流をハイサイドトランジスタのゲートにソースし、第１電流シンクドライバは、差動電流の他方を第２係数倍した第１シンク電流をハイサイドトランジスタのゲートからシンクし、第２電流ソースドライバは、差動電流の他方を第３係数倍した第２ソース電流をローサイドトランジスタのゲートにソースし、第２電流シンクドライバは、差動電流の一方を第４係数倍した第２シンク電流をローサイドトランジスタのゲートからシンクし、パルス幅変調モードからリニアモードに遷移するときに、第１係数および第３係数が通常時より大きくなってもよい。
【0016】
一実施形態において、第１電流ソースドライバは、差動電流の一方を折り返す第１カレントミラー回路を含んでもよい。第２電流ソースドライバは、差動電流の他方を折り返す第２カレントミラー回路を含んでもよい。第１カレントミラー回路および第２カレントミラー回路のミラー比が切り替え可能であってもよい。
【0017】
一実施形態において、第１電流ソースドライバは、パルス幅変調モードからリニアモードに遷移するときにアクティブとなり、ハイサイドトランジスタのゲートに、第１補助ソース電流をソースする第１定電流源を含んでもよい。第２電流ソースドライバは、パルス幅変調モードからリニアモードに遷移するときにアクティブとなり、ローサイドトランジスタのゲートに、第２補助ソース電流をソースする第２定電流源を含んでもよい。
【0018】
一実施形態において、リニア駆動回路は、ハイサイドトランジスタのゲートソース間に接続され、オン、オフが切り替え可能な第１放電回路と、ローサイドトランジスタのゲートソース間に接続された第２放電回路と、をさらに含んでもよい。パルス幅変調モードからリニアモードに遷移するときに、第１放電回路および第２放電回路がオンとなってもよい。
【0019】
この態様によると、ＰＷＭモードからリニアモードに切り替える際に、第１放電回路、第２放電回路をオンすることにより、直前のＰＷＭモードにおいて、ハイサイドトランジスタ／ローサイドトランジスタのゲート電圧がハイであった場合に、ゲート電圧を高速に低下させることができる。これにより、ゲート電圧を速やかに最適な電圧レベルに収束させることができ、出力電流の変動を抑制できる。
【0020】
一実施形態において、モータはリニアモータであってもよい。一実施形態において、リニアモータは、ボイスコイルモータであってもよい。
【0021】
一実施形態において、モータドライバ回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【0022】
一実施形態に係る位置決め装置は、リニアモータと、リニアモータを駆動する上述のいずれかのモータドライバ回路と、を備える。
【0023】
一実施形態に係るハードディスク装置は、上述の位置決め装置を備える。
【0024】
（実施形態）
以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。
以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。
【0025】
本明細書において、「部材Ａが、部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0026】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0027】
また本明細書に示される波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化されている。
【0028】
図１は、実施形態に係るモータドライバ回路２００を備える位置決め装置１００のブロック図である。位置決め装置１００は、リニアモータ１０２、上位コントローラ１０４およびモータドライバ回路２００を備える。
【0029】
上位コントローラ１０４は、位置決め装置１００を統合的に制御する。上位コントローラ１０４はリニアモータ１０２の目標位置を示す位置制御コードＰＯＳを生成し、位置制御コードＰＯＳをモータドライバ回路２００に送信する。上位コントローラ１０４はたとえば、マイクロコントローラ、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）で構成される。
【0030】
モータドライバ回路２００は、位置制御コードＰＯＳを受け、位置制御コードＰＯＳに応じた量の駆動電流ＩＤＲＶをリニアモータ１０２に供給する。リニアモータ１０２はたとえばボイスコイルモータであり、その可動子は、リニアモータ１０２に流れる駆動電流ＩＤＲＶに応じた量だけ変位する。
【0031】
続いてモータドライバ回路２００の構成を説明する。モータドライバ回路２００は、電流指令生成部２１０、制御回路２２０、出力段２６０Ａ，２６０Ｂ、電流検出回路２９０を備え、ひとつの半導体基板に集積化された機能ＩＣ（Integrated Circuit）である。
【0032】
モータドライバ回路２００は、２つの出力端子ＯＵＴＡ，ＯＵＴＢを有する。第１出力端子ＯＵＴＡと第２出力端子ＯＵＴＢの間には、リニアモータ１０２および電流検出用のセンス抵抗Ｒｓが接続される。センス抵抗Ｒｓには、駆動電流ＩＤＲＶに比例した電圧降下（電流検出信号ＶＣＳ）が発生する。電流検出ピンＩＳＮＳおよびＫＳＮＳはセンス抵抗Ｒｓと接続され、電流検出信号ＶＣＳが入力される。
【0033】
電流指令生成部２１０は、リニアモータ１０２に供給する駆動電流ＩＤＲＶの目標値を示すアナログ指令信号ＶＤＡＣを生成する。たとえば電流指令生成部２１０は、インタフェース回路２１２、ロジック回路２１４、Ｄ／Ａコンバータ２１６を含む。インタフェース回路２１２は、上位コントローラ１０４と接続され、制御データを受信する。インタフェース回路２１２はたとえばＩ２Ｃ（Inter IC）インタフェースであってもよいし、ＳＰＩ（Serial Peripheral Interface）であってもよい。インタフェース回路２１２からの制御データは、リニアモータ１０２の可動子の目標位置を示す位置制御コードＰＯＳを含む。ロジック回路２１４は、受信したコードにもとづく制御コードＣＯＤＥを、Ｄ／Ａコンバータ２１６に出力する。制御コードＣＯＤＥは、上位コントローラ１０４から受信した位置制御コードＰＯＳと同じであってもよいし、位置制御コードＰＯＳを演算して得た別のコードであってもよい。Ｄ／Ａコンバータ２１６は、ロジック回路２１４が生成する制御コードＣＯＤＥを、アナログ指令信号ＶＤＡＣに変換する。
【0034】
なお電流指令生成部２１０の構成はこれに限定されず、外部から直接、アナログ指令信号ＶＤＡＣを受ける構成であってもよい。
【0035】
電流検出回路２９０は、リニアモータ１０２に流れる駆動電流ＩＤＲＶを示す電流フィードバック信号ＶＦＢを生成する。たとえば、電流フィードバック信号ＶＦＢは、以下の式で表される。ｋ、ＶＣＭＲＥＦは任意の定数である。
ＶＦＢ＝ｋ×ＩＤＲＶ＋ＶＣＭＲＥＦ
ＶＦＢ＝ｋ×ＩＤＲＶ＋ＶＣＭＲＥＦ
【0036】
制御回路２２０は、電流フィードバック信号ＶＦＢとアナログ指令信号ＶＤＡＣを受け、制御信号ＶＣＴＲＬを生成する。制御信号ＶＣＴＲＬは、リニアモータ１０２の両端間に印加すべき駆動電圧ＶＤＲＶの指令値である。制御回路２２０は、デジタル回路で構成してもよく、その場合、制御回路２２０は、ＰＩ（比例・積分）制御器（補償器）、Ｄ／Ａコンバータ、Ａ／Ｄコンバータなどの組み合わせで構成することができる。制御回路２２０は、アナログ回路で構成してもよく、その場合、制御回路２２０は、エラーアンプを含みうる。
【0037】
モータドライバ回路２００は、パルス幅変調（ＰＷＭ：Pulse Width Modulation）モードとリニアモードが切り替え可能に構成される。
【0038】
第１出力段２６０Ａと第２出力段２６０Ｂは、ＢＴＬ（Bridge-Tied Load）形式である。第１出力段２６０Ａは、制御信号ＶＣＴＲＬを受け、制御信号ＶＣＴＲＬに応じた第１駆動電圧ＶＯＵＴＡを第１出力端子ＯＵＴＡに発生する。第２出力段２６０Ｂは、制御信号ＶＣＴＲＬを受け、制御信号ＶＣＴＲＬに応じた第２駆動電圧ＶＯＵＴＢを第２出力端子ＯＵＴＢに発生する。第１駆動電圧ＶＯＵＴＡと第２駆動電圧ＶＯＵＴＢは逆相であり、リニアモータ１０２の両端間には、制御信号ＶＣＴＲＬに比例した駆動電圧ＶＤＲＶ（＝ＶＯＵＴＡ－ＶＯＵＴＢ）が印加される。
【0039】
第１出力段２６０Ａは、第１ハイサイドトランジスタＭ１Ａ、第１ローサイドトランジスタＭ２Ａおよび第１プリドライバ２７０Ａを備える。第１ハイサイドトランジスタＭ１Ａおよび第１ローサイドトランジスタＭ２Ａは、電源ラインと接地ラインの間に直列に接続され、プッシュプル形式のスイッチング回路を構成する。
【0040】
第１プリドライバ２７０Ａは、第１ＰＷＭ回路２７２Ａおよび第１リニア駆動回路２８０Ａを含む。第１ＰＷＭ回路２７２Ａは、ＰＷＭモードにおいてアクティブとなり、制御信号ＶＣＴＲＬに応じたデューティサイクルを有するパルス状の第１駆動電圧ＶＯＵＴＡが発生するように、第１ハイサイドトランジスタＭ１Ａおよび第１ローサイドトランジスタＭ２Ａを制御する。
【0041】
第１リニア駆動回路２８０Ａは、リニアモードにおいてアクティブとなり、制御信号ＶＣＴＲＬに対して線形に変化する第１駆動電圧ＶＯＵＴＡが発生するように、第１ハイサイドトランジスタＭ１Ａおよび第１ローサイドトランジスタＭ２Ａを制御する。
【0042】
第２出力段２６０Ｂは第１出力段２６０Ａと同様に構成される。
【0043】
図２は、第１リニア駆動回路２８０Ａの構成例を示す回路図である。第１リニア駆動回路２８０Ａは、第１ハイサイドトランジスタＭ１Ａおよび第１ローサイドトランジスタＭ２Ａとともに、非反転増幅回路を構成している。
【0044】
第１リニア駆動回路２８０Ａは、抵抗Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４、差動アンプ２８２、第１電流ソースドライバＣＳ１１、第１電流シンクドライバＣＳ１２、第２電流ソースドライバＣＳ２１、第２電流シンクドライバＣＳ２２、第１放電回路２８４、第２放電回路２８６を含む。
【0045】
第１電流ソースドライバＣＳ１１は、ハイサイドトランジスタＭ１Ａのゲートに第１ソース電流ＩＳＲＣ１をソースする。第１電流シンクドライバＣＳ１２は、ハイサイドトランジスタＭ１Ａのゲートから第１シンク電流ＩＳＮＫ１をシンクする。
【0046】
第２電流ソースドライバＣＳ２１は、ローサイドトランジスタＭ２Ａのゲートに第２ソース電流ＩＳＲＣ２をソースする。第２電流シンクドライバＣＳ２２は、ローサイドトランジスタＭ２Ａのゲートから第２シンク電流ＩＳＮＫ２をシンクする。
【0047】
差動アンプ２８２の反転入力ノードと基準電圧ノードＶＣＯＭの間には、抵抗Ｒ１１が接続される。差動アンプ２８２の反転入力ノードと第１出力端子ＡＯＵＴの間には、抵抗Ｒ１２が接続される。差動アンプ２８２の非反転入力端子と接地の間には、抵抗Ｒ１４が接続される。差動アンプ２８２の非反転入力端子には、抵抗Ｒ１３を介して制御信号ＶＣＴＲＬが入力される。第１電流ソースドライバＣＳ１１、第１電流シンクドライバＣＳ１２、第２電流ソースドライバＣＳ２１、第２電流シンクドライバＣＳ２２は、差動アンプ２８２が生成する差動電流Ｉｄｉｆｆ１，Ｉｄｉｆｆ２に応じて動作する。
【0048】
差動アンプ２８２によって、第１駆動電圧ＶＯＵＴＡが制御信号ＶＣＴＲＬに応じた目標電圧に近づくように、第１電流ソースドライバＣＳ１１、第１電流シンクドライバＣＳ１２、第２電流ソースドライバＣＳ２１および第２電流シンクドライバＣＳ２２を制御する。
【0049】
第１電流ソースドライバＣＳ１１および第２電流ソースドライバＣＳ２１は、電流供給能力が少なくとも２段階で切り替え可能に構成される。第１電流ソースドライバＣＳ１１および第２電流ソースドライバＣＳ２１の電流供給能力は、ロジック回路２１４によって制御される。ロジック回路２１４は、ＰＷＭモードからリニアモードに遷移するときに、所定時間（クランプ期間ともいう）の間、第１電流ソースドライバＣＳ１１および第２電流ソースドライバＣＳ２１の電流供給能力を、通常時より大きくする。たとえば所定時間は、数百ｎｓ～数μｓであり、たとえば１μｓとしてもよい。
【0050】
電流供給能力の制御は以下のように行うことができる。たとえば第１電流ソースドライバＣＳ１１は、差動アンプ２８２が生成する差動電流の一方Ｉｄｉｆｆ２を第１係数Ｋ１倍した第１ソース電流ＩＳＲＣ１をハイサイドトランジスタＭ１Ａのゲートにソースする。また第１電流シンクドライバＣＳ１２は、差動電流の他方Ｉｄｉｆｆ１を第２係数Ｋ２倍した第１シンク電流ＩＳＮＫ１をハイサイドトランジスタＭ１Ａのゲートからシンクする。
【0051】
第２電流ソースドライバＣＳ２１は、差動電流の他方Ｉｄｉｆｆ１を第３係数Ｋ３倍した第２ソース電流ＩＳＲＣ２をローサイドトランジスタＭ２Ａのゲートにソースする。第２電流シンクドライバＣＳ２２は、差動電流の一方Ｉｄｉｆｆ２を第４係数Ｋ４倍した第２シンク電流ＩＳＮＫ２をローサイドトランジスタＭ２Ａのゲートからシンクする。
【0052】
一実施例では、パルス幅変調モードからリニアモードに遷移するときに、第１係数Ｋ１および第３係数Ｋ３を通常時より大きくする。これにより、電流供給能力が増大する。
【0053】
第１放電回路２８４は、第１ハイサイドトランジスタＭ１Ａのゲートソース間に接続される。第２放電回路２８６は、第１ローサイドトランジスタＭ２Ａのゲートソース間に接続される。第１放電回路２８４および第２放電回路２８６は電圧クランプ回路を含み、オン状態において、ゲートソース間電圧を、所定電圧Ｖｃｌｐにおいてクランプする。第１放電回路２８４および第２放電回路２８６はオン、オフが切り替え可能であり、ロジック回路２１４によって制御される。ロジック回路２１４は、ＰＷＭモードからリニアモードに遷移するときに、所定時間の間、第１放電回路２８４および第２放電回路２８６をオン状態とする。所定電圧Ｖｃｌｐは、リニアモードにおけるゲート電圧の収束範囲の近傍に定めるとよい。
【0054】
図３は、差動アンプ２８２および第１電流ソースドライバＣＳ１１、第１電流シンクドライバＣＳ１２、第２電流ソースドライバＣＳ２１、第２電流シンクドライバＣＳ２２の構成例を示す回路図である。差動アンプ２８２は、トランジスタＱ３１，Ｑ３２およびテイル電流源ＣＳ３１を含む。
【0055】
第１電流ソースドライバＣＳ１１は、カレントミラー回路ＣＭ１，ＣＭ２を含む。カレントミラー回路ＣＭ１は、トランジスタＭ３４，Ｍ３５を含み、差動アンプ２８２が生成する差動電流Ｉｄｉｆｆの一方Ｉｄｉｆｆ２を折り返す。カレントミラー回路ＣＭ２は、トランジスタＭ３７，Ｍ３８を含み、カレントミラー回路ＣＭ１の出力電流を折り返し、第１ソース電流ＩＳＲＣ１を生成する。
【0056】
カレントミラー回路ＣＭ１，ＣＭ２のミラー比（電流増幅率）をそれぞれα１，α２とするとき、
ＩＳＲＣ１＝Ｋ１×Ｉｄｉｆｆ２
Ｋ１＝α１×α２
となる。
ＩＳＲＣ１＝Ｋ１×Ｉｄｉｆｆ２
Ｋ１＝α１×α２
となる。
【0057】
上述のように、電流増幅率Ｋ１を切り替えるためには、α１、α２の少なくとも一方を可変とすればよい。図３の例では、カレントミラー回路ＣＭ１の出力側のトランジスタＭ３５の実効的なサイズ（ゲート幅／ゲート長Ｗ／Ｌ）が可変に構成され、これによりα１が可変となっている。そして、ＰＷＭモードからリニアモードに切り替わる際に、所定時間の間、トランジスタＭ３５のサイズが、通常動作時に比べて大きくなる。
【0058】
第１電流シンクドライバＣＳ１２は、カレントミラー回路ＣＭ３，ＣＭ４，ＣＭ５を含む。カレントミラー回路ＣＭ３は、トランジスタＭ３１，Ｍ３３を含み、差動アンプ２８２が生成する差動電流Ｉｄｉｆｆの他方Ｉｄｉｆｆ１を折り返す。カレントミラー回路ＣＭ４は、トランジスタＭ３９，Ｍ４０を含み、カレントミラー回路ＣＭ３の出力電流を折り返す。カレントミラー回路ＣＭ５はトランジスタＭ４１，Ｍ４２を含み、カレントミラー回路ＣＭ４の出力電流を折り返し、第１シンク電流ＩＳＮＫ１を生成する。
【0059】
カレントミラー回路ＣＭ３，ＣＭ４，ＣＭ５のミラー比（電流増幅率）をそれぞれα３，α４，α５とするとき、
ＩＳＮＫ１＝Ｋ２×Ｉｄｉｆｆ１
Ｋ２＝α３×α４×α５
となる。
ＩＳＮＫ１＝Ｋ２×Ｉｄｉｆｆ１
Ｋ２＝α３×α４×α５
となる。
【0060】
第２電流ソースドライバＣＳ２１は、カレントミラー回路ＣＭ６，ＣＭ７を含む。カレントミラー回路ＣＭ６は、トランジスタＭ３１，Ｍ３２を含み、差動アンプ２８２が生成する差動電流Ｉｄｉｆｆの他方Ｉｄｉｆｆ１を折り返す。カレントミラー回路ＣＭ７は、トランジスタＭ４３，Ｍ４４を含み、カレントミラー回路ＣＭ６の出力電流を折り返し、第２ソース電流ＩＳＲＣ２を生成する。
【0061】
カレントミラー回路ＣＭ６，ＣＭ７のミラー比（電流増幅率）をそれぞれα６，α７とするとき、
ＩＳＲＣ２＝Ｋ３×Ｉｄｉｆｆ１
Ｋ３＝α６×α７
となる。
ＩＳＲＣ２＝Ｋ３×Ｉｄｉｆｆ１
Ｋ３＝α６×α７
となる。
【0062】
上述のように、電流増幅率Ｋ３を切り替えるためには、α６、α７の少なくとも一方を可変とすればよい。図３の例では、カレントミラー回路ＣＭ６の出力側のトランジスタＭ３２の実効的なサイズ（ゲート幅／ゲート長Ｗ／Ｌ）が可変に構成され、これによりα６が可変となっている。そして、ＰＷＭモードからリニアモードに切り替わる際に、所定時間の間、トランジスタＭ３２のサイズが、通常動作時に比べて大きくなる。
【0063】
第２電流シンクドライバＣＳ２２は、カレントミラー回路ＣＭ８を含む。カレントミラー回路ＣＭ８は、トランジスタＭ３４，Ｍ５６を含み、差動アンプ２８２が生成する差動電流Ｉｄｉｆｆの一方Ｉｄｉｆｆ２を折り返し、第２シンク電流ＩＳＮＫ２を生成する。
【0064】
カレントミラー回路ＣＭ８のミラー比（電流増幅率）をそれぞれα８とするとき、
ＩＳＮＫ２＝Ｋ４×Ｉｄｉｆｆ２
Ｋ４＝α８
となる。
ＩＳＮＫ２＝Ｋ４×Ｉｄｉｆｆ２
Ｋ４＝α８
となる。
【0065】
スイッチＳＷ３１およびＳＷ３２は、ＰＷＭモードのときにオン、リニアモードのときにオフとなる。
【0066】
図４は、ミラー比が切り替え可能なカレントミラー回路ＣＭ１の構成例を示す回路図である。カレントミラー回路ＣＭ１の出力側のトランジスタＭ３５は、トランジスタＭ３５ａと、トランジスタＭ３５ａと並列に接続されたスイッチＳＷ３およびトランジスタＭ３５ｂを含む。トランジスタＭ３４，Ｍ３５ａ、Ｍ３５ｂのサイズ比を、１：ｍ：ｎとするとき、スイッチＳＷ３がオフのときのミラー比α１は、１：ｍとなり、スイッチＳＷ３がオンのときのミラー比α１は、１：（ｍ＋ｎ）となる。
【0067】
図５は、第１放電回路２８４、第２放電回路２８６の構成例を示す回路図である。第１放電回路２８４は、第１ハイサイドトランジスタＭ１Ａのゲートソース間に直列に接続されたスイッチＳＷ４およびダイオードＤ４を含む。スイッチＳＷ４がオンすると、第１ハイサイドトランジスタＭ１Ａのゲートに蓄えられた電荷が放電され、ゲートソース間電圧は、ダイオードＤ４の順方向電圧Ｖｆで決まる電圧レベルまで低下してクランプされる。
【0068】
同様に第２放電回路２８６は、第１ローサイドトランジスタＭ２Ａのゲートソース間に直列に接続されたスイッチＳＷ５およびダイオードＤ５を含む。
【0069】
図５において、ダイオードＤ４，Ｄ５を、ゲートドレイン間が結線されたＭＯＳＦＥＴに置換することができる。この場合、順方向電圧Ｖｆではなく、ＭＯＳＦＥＴのゲートしきい値電圧Ｖｔｈで決まる電圧でクランプすることができる。
【0070】
図６は、第２リニア駆動回路２８０Ｂの構成例を示す回路図である。第２リニア駆動回路２８０Ｂは、図２の抵抗Ｒ１１～Ｒ１４に代えて、抵抗Ｒ１５～Ｒ１８を備えている。第２リニア駆動回路２８０Ｂは、第２ハイサイドトランジスタＭ１Ｂおよび第２ローサイドトランジスタＭ２Ｂとともに、反転増幅回路を構成している。
【0071】
以上がモータドライバ回路２００の構成である。続いてその動作を説明する。
【0072】
図７は、ＰＷＭモードからリニアモードに切り替わるときの動作波形図（シミュレーション結果）である。実施形態に係るモータドライバ回路２００の利点を比較技術と対比して説明する。比較技術に係るモータドライバ回路では、第１電流ソースドライバＣＳ１１、第２電流ソースドライバＣＳ２１の電流供給能力は常に一定である。
【0073】
図７の最上段には、駆動電流ＩＤＲＶが示される。（i）は、実施形態における駆動電流ＩＤＲＶを示し（ii）は、比較技術における駆動電流ＩＤＲＶを示す。図７の中段には、実施形態における出力電圧ＡＯＵＴ（ＶＯＵＴＡ）、ＢＯＵＴ（ＶＯＵＴＢ）が示される。図７の最下段には、比較技術における出力電圧ＡＯＵＴ（ＶＯＵＴＡ）、ＢＯＵＴ（ＶＯＵＴＢ）が示される。
【0074】
時刻ｔ０がＰＷＭモードからリニアモードへの切り替えのタイミングを表しており、切り替えの直前において、ＡＯＵＴ，ＢＯＵＴは両方ともローレベルである。
【0075】
比較技術では、実施形態に比べて出力電圧ＶＯＵＴＡ，ＶＯＵＴＢの立ち上がり速度が遅い。そのため、駆動電流ＩＤＲＶが目標レベルに向かって緩やかに上昇する。これに対して本実施形態では、比較技術に比べて出力電圧ＶＯＵＴＡ，ＶＯＵＴＢの立ち上がり速度が早くなり、その結果、駆動電流ＩＤＲＶを目標レベルに速く収束させることができる。
【0076】
図８は、ＰＷＭモードからリニアモードに切り替わるときの動作波形図（シミュレーション結果）である。図８は、図７の波形図を拡大した図である。またＨＧＡ－ＡＯＵＴは、第１ハイサイドトランジスタＭ１Ａのゲートソース間電圧を、ＨＧＢ－ＢＯＵＴは、第２ハイサイドトランジスタＭ１Ｂのゲートソース間電圧を表す。ＬＧＡは、第１ローサイドトランジスタＭ２Ａのゲートソース間電圧を、ＬＧＢは、第２ローサイドトランジスタＭ２Ｂのゲートソース間電圧を表す。
【0077】
時刻ｔ０のモード切り替えの直前において、ＡＯＵＴ，ＢＯＵＴは両方ともローレベルである。したがって、ローサイドトランジスタＭ２Ａ，Ｍ２Ｂのゲートソース間電圧ＬＧＡ，ＬＧＢは両方ハイレベルであり、ハイサイドトランジスタＭ１Ａ，Ｍ２Ａのゲートソース間電圧ＨＧＡ－ＡＯＵＴ，ＨＧＢ－ＢＯＵＴは両方ローレベルである。
【0078】
ローサイドトランジスタＭ２Ａ，Ｍ２Ｂのゲート電圧に関しては、実施形態および比較技術のいずれにおいても、放電回路２８４，２８６によって高速に低下している。ところが、比較技術では、ハイサイドトランジスタＭ１Ａ，Ｍ１Ｂのゲート電圧の立ち上がりが遅く、これにより出力電圧ＡＯＵＴ，ＢＯＵＴの立ち上がりが遅れる。
【0079】
これに対して本実施形態では、クランプ期間の間、第１電流ソースドライバＣＳ１１、第２電流ソースドライバＣＳ２１の電流供給能力が高くなるため、ハイサイドトランジスタＭ１Ａ，Ｍ１Ｂのゲート電圧の立ち上がりが比較技術に比べて速くなる。これにより出力電圧ＡＯＵＴ，ＢＯＵＴの立ち上がりが速くなり、駆動電流ＩＤＲＶが目標レベルに収束するまでの時間が短縮される。
【0080】
ここで、ＬＧＡ，ＬＧＢ，ＨＧＡ－ＡＯＵＴ，ＨＧＢ－ＢＯＵＴはいずれも、第１放電回路２８４、第２放電回路２８６によって決まる実質的に同一電圧レベルＶｃｌｐに収束している。この電圧レベルＶｃｌｐを、リニアモードにおけるゲートソース電圧の収束範囲の近傍に定めておくことにより、リニアモードにおけるフィードバック制御を、短時間で安定状態に収束させることが可能となる。
【0081】
続いてモータドライバ回路２００の変形例を説明する。
【0082】
第１電流ソースドライバＣＳ１１、第２電流ソースドライバＣＳ２１の電流供給能力を増大させる方法は、実施形態で説明したものに限定されない。
【0083】
図９は、変形例に係る第１電流ソースドライバＣＳ１１および第２電流ソースドライバＣＳ２１の回路図である。第１電流ソースドライバＣＳ１１は、メイン電流源ＣＳ１１ａおよび補助電流源ＣＳ１１ｂを含む。メイン電流源ＣＳ１１ａは、差動アンプ２８２が生成する差動電流Ｉｄｉｆｆ２を、所定の電流増幅率で増幅する。補助電流源ＣＳ１１ｂは、クランプ期間においてオンとなり、補助電流ＩＡＵＸを生成する。
【0084】
クランプ期間の間は、第１ソース電流ＩＳＲＣ１は補助電流ＩＡＵＸの分だけ多くなる。これにより、第１ハイサイドトランジスタＭ１Ａのゲート容量の充電速度が速まるため、ゲート電圧を短時間で上昇させることができる。
【0085】
第２電流ソースドライバＣＳ２１も第１電流ソースドライバＣＳ１１と同様に構成される。
【0086】
（用途）
図１０は、モータドライバ回路２００を備えるハードディスク装置９００を示す図である。ハードディスク装置９００は、プラッタ９０２、スイングアーム９０４、ヘッド９０６、スピンドルモータ９１０、シークモータ９１２、モータドライバ回路９２０を備える。モータドライバ回路９２０は、スピンドルモータ９１０やシークモータ９１２を駆動する。
図１０は、モータドライバ回路２００を備えるハードディスク装置９００を示す図である。ハードディスク装置９００は、プラッタ９０２、スイングアーム９０４、ヘッド９０６、スピンドルモータ９１０、シークモータ９１２、モータドライバ回路９２０を備える。モータドライバ回路９２０は、スピンドルモータ９１０やシークモータ９１２を駆動する。
【0087】
シークモータ９１２はボイスコイルモータである。実施形態に係るモータドライバ回路２００は、モータドライバ回路９２０に内蔵されており、シークモータ９１２を駆動する。シークモータ９１２は、スイングアーム９０４を介してヘッド９０６を位置決めする。
【0088】
本開示において、駆動対象であるリニアモータの構成や形式は特に限定されない。たとえばスプリングリターン方式のボイスコイルモータや、その他のリニアアクチュエータの駆動にも本開示は適用可能である。あるいは駆動対象のモータは、スピンドルモータであってもよい。
【0089】
位置決め装置１００の用途も、ハードディスク装置には限定されず、カメラのレンズの位置決め機構などにも適用できる。
【0090】
（付記）
本明細書には以下の技術が開示される。
本明細書には以下の技術が開示される。
【0091】
（項目１）
パルス幅変調モードとリニアモードが切り替え可能なモータドライバ回路であって、
モータのコイルと接続されるハイサイドトランジスタおよびローサイドトランジスタを含む出力段と、
前記コイルに印加すべき駆動電圧を指示する制御信号を生成する制御回路と、
前記パルス幅変調モードにおいてアクティブとなり、前記制御信号に応じたデューティサイクルを有するパルス信号を生成し、前記ハイサイドトランジスタおよび前記ローサイドトランジスタをスイッチングするパルス幅変調駆動回路と、
前記リニアモードにおいてアクティブとなり、前記駆動電圧が前記制御信号に応じた目標電圧に近づくように、前記ハイサイドトランジスタおよび前記ローサイドトランジスタのゲート電圧を制御するリニア駆動回路と、
を備え、
前記リニア駆動回路は、
前記ハイサイドトランジスタのゲートに第１ソース電流をソースする第１電流ソースドライバと、
前記ハイサイドトランジスタのゲートから第１シンク電流をシンクする第１電流シンクドライバと、
前記ローサイドトランジスタのゲートに第２ソース電流をソースする第２電流ソースドライバと、
前記ローサイドトランジスタのゲートから第２シンク電流をシンクする第２電流シンクドライバと、
前記駆動電圧が前記制御信号に応じた目標電圧に近づくように、前記第１電流ソースドライバ、前記第１電流シンクドライバ、前記第２電流ソースドライバおよび前記第２電流シンクドライバを制御する差動アンプと、
を含み、前記パルス幅変調モードから前記リニアモードに遷移するときに、前記第１電流ソースドライバおよび前記第２電流ソースドライバの電流供給能力が通常時より大きくなる、モータドライバ回路。
パルス幅変調モードとリニアモードが切り替え可能なモータドライバ回路であって、
モータのコイルと接続されるハイサイドトランジスタおよびローサイドトランジスタを含む出力段と、
前記コイルに印加すべき駆動電圧を指示する制御信号を生成する制御回路と、
前記パルス幅変調モードにおいてアクティブとなり、前記制御信号に応じたデューティサイクルを有するパルス信号を生成し、前記ハイサイドトランジスタおよび前記ローサイドトランジスタをスイッチングするパルス幅変調駆動回路と、
前記リニアモードにおいてアクティブとなり、前記駆動電圧が前記制御信号に応じた目標電圧に近づくように、前記ハイサイドトランジスタおよび前記ローサイドトランジスタのゲート電圧を制御するリニア駆動回路と、
を備え、
前記リニア駆動回路は、
前記ハイサイドトランジスタのゲートに第１ソース電流をソースする第１電流ソースドライバと、
前記ハイサイドトランジスタのゲートから第１シンク電流をシンクする第１電流シンクドライバと、
前記ローサイドトランジスタのゲートに第２ソース電流をソースする第２電流ソースドライバと、
前記ローサイドトランジスタのゲートから第２シンク電流をシンクする第２電流シンクドライバと、
前記駆動電圧が前記制御信号に応じた目標電圧に近づくように、前記第１電流ソースドライバ、前記第１電流シンクドライバ、前記第２電流ソースドライバおよび前記第２電流シンクドライバを制御する差動アンプと、
を含み、前記パルス幅変調モードから前記リニアモードに遷移するときに、前記第１電流ソースドライバおよび前記第２電流ソースドライバの電流供給能力が通常時より大きくなる、モータドライバ回路。
【0092】
（項目２）
前記第１電流ソースドライバは、前記差動アンプが生成する差動電流の一方を第１係数倍した前記第１ソース電流を前記ハイサイドトランジスタのゲートにソースし、
前記第１電流シンクドライバは、前記差動電流の他方を第２係数倍した前記第１シンク電流を前記ハイサイドトランジスタのゲートからシンクし、
前記第２電流ソースドライバは、前記差動電流の前記他方を第３係数倍した前記第２ソース電流を前記ローサイドトランジスタのゲートにソースし、
前記第２電流シンクドライバは、前記差動電流の前記一方を第４係数倍した前記第２シンク電流を前記ローサイドトランジスタのゲートからシンクし、
前記パルス幅変調モードから前記リニアモードに遷移するときに、前記第１係数および前記第３係数が通常時より大きくなる、項目１に記載のモータドライバ回路。
前記第１電流ソースドライバは、前記差動アンプが生成する差動電流の一方を第１係数倍した前記第１ソース電流を前記ハイサイドトランジスタのゲートにソースし、
前記第１電流シンクドライバは、前記差動電流の他方を第２係数倍した前記第１シンク電流を前記ハイサイドトランジスタのゲートからシンクし、
前記第２電流ソースドライバは、前記差動電流の前記他方を第３係数倍した前記第２ソース電流を前記ローサイドトランジスタのゲートにソースし、
前記第２電流シンクドライバは、前記差動電流の前記一方を第４係数倍した前記第２シンク電流を前記ローサイドトランジスタのゲートからシンクし、
前記パルス幅変調モードから前記リニアモードに遷移するときに、前記第１係数および前記第３係数が通常時より大きくなる、項目１に記載のモータドライバ回路。
【0093】
（項目３）
前記第１電流ソースドライバは、前記差動電流の前記一方を折り返す第１カレントミラー回路を含み、
前記第２電流ソースドライバは、前記差動電流の前記他方を折り返す第２カレントミラー回路を含み、
前記第１カレントミラー回路および前記第２カレントミラー回路のミラー比が切り替え可能である、項目２に記載のモータドライバ回路。
前記第１電流ソースドライバは、前記差動電流の前記一方を折り返す第１カレントミラー回路を含み、
前記第２電流ソースドライバは、前記差動電流の前記他方を折り返す第２カレントミラー回路を含み、
前記第１カレントミラー回路および前記第２カレントミラー回路のミラー比が切り替え可能である、項目２に記載のモータドライバ回路。
【0094】
（項目４）
前記第１電流ソースドライバは、前記パルス幅変調モードから前記リニアモードに遷移するときにアクティブとなり、前記ハイサイドトランジスタのゲートに、第１補助ソース電流をソースする第１定電流源を含み、
前記第２電流ソースドライバは、前記パルス幅変調モードから前記リニアモードに遷移するときにアクティブとなり、前記ローサイドトランジスタのゲートに、第２補助ソース電流をソースする第２定電流源を含む、項目１に記載のモータドライバ回路。
前記第１電流ソースドライバは、前記パルス幅変調モードから前記リニアモードに遷移するときにアクティブとなり、前記ハイサイドトランジスタのゲートに、第１補助ソース電流をソースする第１定電流源を含み、
前記第２電流ソースドライバは、前記パルス幅変調モードから前記リニアモードに遷移するときにアクティブとなり、前記ローサイドトランジスタのゲートに、第２補助ソース電流をソースする第２定電流源を含む、項目１に記載のモータドライバ回路。
【0095】
（項目５）
前記リニア駆動回路は、
前記ハイサイドトランジスタのゲートソース間に接続され、オン、オフが切り替え可能な第１放電回路と、
前記ローサイドトランジスタのゲートソース間に接続された第２放電回路と、
をさらに含み、
前記パルス幅変調モードから前記リニアモードに遷移するときに、前記第１放電回路および前記第２放電回路がオンとなる、項目１から４のいずれかに記載のモータドライバ回路。
前記リニア駆動回路は、
前記ハイサイドトランジスタのゲートソース間に接続され、オン、オフが切り替え可能な第１放電回路と、
前記ローサイドトランジスタのゲートソース間に接続された第２放電回路と、
をさらに含み、
前記パルス幅変調モードから前記リニアモードに遷移するときに、前記第１放電回路および前記第２放電回路がオンとなる、項目１から４のいずれかに記載のモータドライバ回路。
【0096】
（項目６）
前記モータはリニアモータである、項目１から５のいずれかに記載のモータドライバ回路。
前記モータはリニアモータである、項目１から５のいずれかに記載のモータドライバ回路。
【0097】
（項目７）
前記リニアモータは、ボイスコイルモータである、項目６に記載のモータドライバ回路。
前記リニアモータは、ボイスコイルモータである、項目６に記載のモータドライバ回路。
【0098】
（項目８）
ひとつの半導体基板に一体集積化される、項目１から７のいずれかに記載のモータドライバ回路。
ひとつの半導体基板に一体集積化される、項目１から７のいずれかに記載のモータドライバ回路。
【0099】
（項目９）
リニアモータと、
前記リニアモータを駆動する項目１から８のいずれかに記載のモータドライバ回路と、
を備える、位置決め装置。
リニアモータと、
前記リニアモータを駆動する項目１から８のいずれかに記載のモータドライバ回路と、
を備える、位置決め装置。
【0100】
（項目１０）
項目９に記載の位置決め装置を備える、ハードディスク装置。
項目９に記載の位置決め装置を備える、ハードディスク装置。
【符号の説明】
【0101】
１００ 位置決め装置
１０２ リニアモータ
１０４ 上位コントローラ
２００ モータドライバ回路
２１０ 電流指令生成部
２１２ インタフェース回路
２１４ ロジック回路
２１６ Ｄ／Ａコンバータ
２２０ 制御回路
２６０Ａ 第１出力段
２６０Ｂ 第２出力段
Ｍ１Ａ 第１ハイサイドトランジスタ
Ｍ２Ａ 第１ローサイドトランジスタ
Ｍ１Ｂ 第２ハイサイドトランジスタ
Ｍ２Ｂ 第２ローサイドトランジスタ
２７０Ａ 第１プリドライバ
２７２Ａ 第１ＰＷＭ回路
２８０Ａ 第１リニア駆動回路
２８２ 差動アンプ
２８４ 第１放電回路
２８６ 第２放電回路
ＣＳ１１ 第１電流ソースドライバ
ＣＳ１２ 第１電流シンクドライバ
ＣＳ２１ 第２電流ソースドライバ
ＣＳ２２ 第２電流シンクドライバ
２７０Ｂ 第２プリドライバ
２７２Ｂ 第２ＰＷＭ回路
２８０Ｂ 第２リニア駆動回路
２９０ 電流センスアンプ
１０２ リニアモータ
１０４ 上位コントローラ
２００ モータドライバ回路
２１０ 電流指令生成部
２１２ インタフェース回路
２１４ ロジック回路
２１６ Ｄ／Ａコンバータ
２２０ 制御回路
２６０Ａ 第１出力段
２６０Ｂ 第２出力段
Ｍ１Ａ 第１ハイサイドトランジスタ
Ｍ２Ａ 第１ローサイドトランジスタ
Ｍ１Ｂ 第２ハイサイドトランジスタ
Ｍ２Ｂ 第２ローサイドトランジスタ
２７０Ａ 第１プリドライバ
２７２Ａ 第１ＰＷＭ回路
２８０Ａ 第１リニア駆動回路
２８２ 差動アンプ
２８４ 第１放電回路
２８６ 第２放電回路
ＣＳ１１ 第１電流ソースドライバ
ＣＳ１２ 第１電流シンクドライバ
ＣＳ２１ 第２電流ソースドライバ
ＣＳ２２ 第２電流シンクドライバ
２７０Ｂ 第２プリドライバ
２７２Ｂ 第２ＰＷＭ回路
２８０Ｂ 第２リニア駆動回路
２９０ 電流センスアンプ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】