知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024129594
(43)【公開日】2024-09-27
(54)【発明の名称】コンパレータ回路、電圧検査回路
(51)【国際特許分類】
H03K 5/08 20060101AFI20240919BHJP
G01R 19/165 20060101ALI20240919BHJP
【ＦＩ】
H03K5/08 E
H03K5/08 W
G01R19/165 C
【審査請求】未請求
【請求項の数】5
【出願形態】ＯＬ
(21)【出願番号】P 2023038909
(22)【出願日】2023-03-13
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(74)【代理人】
【識別番号】100133215
【弁理士】
【氏名又は名称】真家 大樹
(72)【発明者】
【氏名】市川 保
【テーマコード（参考）】
2G035
5J039
【Ｆターム（参考）】
2G035AC01
2G035AC17
2G035AD10
2G035AD23
2G035AD56
5J039DA12
5J039DB04
5J039KK18
5J039MM03
(57)【要約】
【課題】サブｍＶオーダーのオーバードライブ電圧で動作可能なコンパレータ回路を提供する。
【解決手段】コンパレータ回路１００は、増幅器１１０および第１電圧コンパレータ１２０を備える。増幅器１１０は、オートゼロオペアンプを含み、入力電圧ＶＩＮと所定の第１電圧Ｖ１の差を増幅する。第１電圧コンパレータ１２０は、増幅器１１０の出力電圧ＶＡＭＰを、所定の第２電圧Ｖ２と比較する。
【選択図】図２
【解決手段】コンパレータ回路１００は、増幅器１１０および第１電圧コンパレータ１２０を備える。増幅器１１０は、オートゼロオペアンプを含み、入力電圧ＶＩＮと所定の第１電圧Ｖ１の差を増幅する。第１電圧コンパレータ１２０は、増幅器１１０の出力電圧ＶＡＭＰを、所定の第２電圧Ｖ２と比較する。
【選択図】図２
【特許請求の範囲】
【請求項1】
オートゼロオペアンプを含み、入力電圧と所定の第１電圧の差を増幅する増幅器と、
前記増幅器の出力電圧を、所定の第２電圧と比較する第１電圧コンパレータと、
を備える、コンパレータ回路。
前記増幅器の出力電圧を、所定の第２電圧と比較する第１電圧コンパレータと、
を備える、コンパレータ回路。
【請求項2】
前記増幅器の出力電圧を所定の第３電圧と比較する第２電圧コンパレータをさらに備え、ウィンドウコンパレータとして動作する、請求項１に記載のコンパレータ回路。
【請求項3】
前記第１電圧コンパレータおよび前記第２電圧コンパレータはオープンコレクタまたはオープンドレインの出力段を有し、
前記第１電圧コンパレータおよび前記第２電圧コンパレータの出力は、共通の抵抗によってプルアップされている、請求項２に記載のコンパレータ回路。
前記第１電圧コンパレータおよび前記第２電圧コンパレータの出力は、共通の抵抗によってプルアップされている、請求項２に記載のコンパレータ回路。
【請求項4】
前記増幅器は減算回路である、請求項１から３のいずれかに記載のコンパレータ回路。
【請求項5】
請求項２または３に記載のコンパレータ回路と、
前記入力電圧の期待値に応じた電圧レベルを有する前記第１電圧を生成する可変電圧源と、
を備える、電圧検査回路。
前記入力電圧の期待値に応じた電圧レベルを有する前記第１電圧を生成する可変電圧源と、
を備える、電圧検査回路。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、コンパレータ回路に関する。
【背景技術】
【0002】
電子回路において、ある入力電圧を基準となるしきい値電圧と比較するために、電圧コンパレータが利用される。電圧コンパレータは一般に、差動アンプを利用して利用される。
【0003】
電圧コンパレータの重要な特性のひとつとして、出力遅延時間がある。図１は、電圧コンパレータの入出力特性を説明する波形図である。
【0004】
電圧コンパレータの出力信号ＶＯＵＴは、入力電圧ＶＩＮがしきい値電圧ＶＴＨとクロスしたことをトリガーとして変化し始める。出力信号ＶＯＵＴは、ある有限の傾き（スルーレート）で変化する。クロスした後の入力電圧ＶＩＮが、しきい値電圧ＶＴＨに対してどれだけ離れているかを、オーバードライブ電圧ＶＯＤと呼ぶ。電圧コンパレータの出力信号ＶＯＵＴのスルーレートは、オーバードライブ電圧ＶＯＤが高いほど高くなり、オーバードライブ電圧ＶＯＤが小さいほど低くなる。図１には、オーバードライブ電圧ＶＯＤが大きいときの波形を実線（i）で、オーバードライブ電圧ＶＯＤが小さいときの波形を実線（ii）で示す。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２０１３－１５３２８８号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
従来の電圧コンパレータは、十分に速い応答速度を得るためには、ｍＶオーダーのオーバードライブ電圧が必要であった。したがって、たとえば、２個のコンパレータ回路を組み合わせて、ウィンドウコンパレータを構成したい場合、１個のコンパレータ回路のオーバードライブ電圧がｍＶであるとすると、ウィンドウ幅はｍＶオーダーよりも大きくなってしまう。
【0007】
本開示は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、小さいオーバードライブ電圧で動作可能なコンパレータ回路の提供にある。
【課題を解決するための手段】
【0008】
本開示のある態様のコンパレータ回路は、オートゼロオペアンプを含み、入力電圧と所定の第１電圧の差を増幅する増幅器と、増幅器の出力電圧を、所定の第２電圧と比較する第１電圧コンパレータと、を備える。
【0009】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【0010】
本開示のある態様によれば、サブｍＶオーダーのオーバードライブ電圧で動作可能なコンパレータ回路の提供にある。
【図面の簡単な説明】
【0011】
【発明を実施するための形態】
【0012】
（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
【0013】
一実施形態に係るコンパレータ回路は、オートゼロオペアンプを含み、入力電圧と所定の第１電圧の差を増幅する増幅器と、増幅器の出力電圧を、所定の第２電圧と比較する第１電圧コンパレータと、を備える。
【0014】
コンパレータ回路全体として見たときのしきい値電圧をＶＴＨとすると、入力電圧ＶＩＮとしきい値電圧ＶＴＨの差が、コンパレータ回路全体のオーバードライブ電圧ＶＯＤ（ＴＯＴＡＬ）となる。オーバードライブ電圧ＶＯＤ（ＴＯＴＡＬ）が小さい場合であっても、入力電圧ＶＩＮとしきい値電圧ＶＴＨの差は、ゲインｇで増幅されるため、後段の第１電圧コンパレータにおけるオーバードライブ電圧ＶＯＤ（ＣＯＭＰ）は非常に大きくなる。これにより後段の電圧コンパレータは高速に動作できる。したがって、コンパレータ回路は、しきい値電圧ＶＴＨと近い入力電圧ＶＴＨを高速に比較することが可能となる。
【0015】
一実施形態において、コンパレータ回路は、増幅器の出力電圧を所定の第３電圧と比較する第２電圧コンパレータをさらに備え、ウィンドウコンパレータとして動作してもよい。これにより、極めて狭いウィンドウ幅を実現できる。
【0016】
一実施形態において、第１電圧コンパレータおよび第２電圧コンパレータはオープンコレクタまたはオープンドレインの出力段を有してもよい。第１電圧コンパレータおよび第２電圧コンパレータの出力は、共通の抵抗によってプルアップされていてもよい。
【0017】
一実施形態において、増幅器は減算回路であってもよい。
【0018】
一実施形態に係る電圧検査回路は、ウィンドウコンパレータとして動作可能な上述のコンパレータ回路と、入力電圧の期待値に応じた電圧レベルを有する第１電圧を生成する可変電圧源と、を備えてもよい。
【0019】
（実施の形態）
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【0020】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【0021】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【0022】
また、「信号Ａ（電圧、電流）が信号Ｂ（電圧、電流）に応じている」とは、信号Ａが信号Ｂと相関を有することを意味し、具体的には、（i）信号Ａが信号Ｂである場合、（ii）信号Ａが信号Ｂに比例する場合、（iii）信号Ａが信号Ｂをレベルシフトして得られる場合、（iv）信号Ａが信号Ｂを増幅して得られる場合、（v）信号Ａが信号Ｂを反転して得られる場合、（vi）あるいはそれらの任意の組み合わせ、等を意味する。「応じて」の範囲は、信号Ａ、Ｂの種類、用途に応じて定まることが当業者には理解される。
【0023】
本明細書において参照する波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。
【0024】
図２は、実施形態に係るコンパレータ回路１００のブロック図である。コンパレータ回路１００は、前段の増幅器１１０と、後段の第１電圧コンパレータ１２０と、を備える。
【0025】
コンパレータ回路１００は、入力電圧ＶＩＮを、しきい値電圧ＶＴＨと比較し、比較結果を示す出力信号ＶＯＵＴを生成する。
【0026】
増幅器１１０は、入力電圧ＶＩＮと第１電圧Ｖ１の差を増幅する。増幅器１１０は、オートゼロオペアンプ（オートゼロアンプ、ゼロドリフトアンプとも称される）を利用して構成され、オペアンプのオフセット電圧の影響が非常に小さい。増幅器１１０は、オフセットフリーで、入力信号ＶＩＮと第１電圧Ｖ１の差分を増幅する。増幅後の増幅器１１０の出力電圧をＶＡＭＰとする。
【0027】
第１電圧コンパレータ１２０は、増幅器１１０の出力電圧ＶＡＭＰを、第２電圧Ｖ２と比較し、それらの大小関係を示す出力信号ＶＯＵＴを生成する。第１電圧コンパレータ１２０は、一般的な差動アンプで構成することができる。
【0028】
以上がコンパレータ回路１００の構成である。続いてその動作を説明する。
【0029】
前段の増幅器１１０は、オートゼロオペアンプを利用して構成されるため、極めて小さいオフセット電圧で入力電圧ＶＩＮと第１電圧Ｖ１との差を増幅できる。一般化すると、増幅器の出力電圧ＶＡＭＰは、
ＶＡＭＰ＝ｇ×（ＶＩＮ－Ｖ１）＋ＶＣＯＭ …（１）
で表される。ｇは増幅器１１０のゲインであり、ＶＣＯＭは増幅器１１０の基準電圧である。ゲインｇは、たとえば１０倍以上、好ましくは１００倍以上とすることができ、１０００倍以上としてもよい。
ＶＡＭＰ＝ｇ×（ＶＩＮ－Ｖ１）＋ＶＣＯＭ …（１）
で表される。ｇは増幅器１１０のゲインであり、ＶＣＯＭは増幅器１１０の基準電圧である。ゲインｇは、たとえば１０倍以上、好ましくは１００倍以上とすることができ、１０００倍以上としてもよい。
【0030】
後段の第１電圧コンパレータ１２０によって、増幅器１１０の出力電圧ＶＡＭＰと第２電圧Ｖ２が比較される。コンパレータ回路１００では、ＶＩＮ＝ＶＴＨのときに、ＶＡＭＰ＝Ｖ２が成り立つ。したがって式（２）を得る。
Ｖ２＝ｇ×（ＶＴＨ－Ｖ１）＋ＶＣＯＭ …（２）
したがって、しきい値電圧ＶＴＨは、式（３）で表される。
ＶＴＨ＝（Ｖ２－ＶＣＯＭ）／ｇ＋Ｖ１ …（３）
Ｖ２＝ｇ×（ＶＴＨ－Ｖ１）＋ＶＣＯＭ …（２）
したがって、しきい値電圧ＶＴＨは、式（３）で表される。
ＶＴＨ＝（Ｖ２－ＶＣＯＭ）／ｇ＋Ｖ１ …（３）
【0031】
後段の電圧コンパレータ１２０を、設計仕様を満たす速度で動作させるために要求される最小のオーバードライブ電圧（本明細書でこれを最小オーバードライブ電圧という）をＶＯＤ（ＭＩＮ）とする。この最小オーバードライブ電圧ＶＯＤ（ＭＩＮ）を与える増幅電圧ＶＡＭＰ（ＭＩＮ）は、
ＶＡＭＰ（ＭＩＮ）＝Ｖ２＋ＶＯＤ（ＭＩＮ） …（４）
である。
ＶＡＭＰ（ＭＩＮ）＝Ｖ２＋ＶＯＤ（ＭＩＮ） …（４）
である。
【0032】
式（４）の増幅電圧ＶＡＭＰ（ＭＩＮ）を与える入力電圧ＶＩＮ（ＭＩＮ）は、式（１）から計算することができる。
ＶＩＮ（ＭＩＮ）＝（ＶＡＭＰ（ＭＩＮ）－ＶＣＯＭ）／ｇ＋Ｖ１ …（５）
ＶＩＮ（ＭＩＮ）＝（ＶＡＭＰ（ＭＩＮ）－ＶＣＯＭ）／ｇ＋Ｖ１ …（５）
【0033】
式（５）に式（４）を代入すると、式（６）を得る。
ＶＩＮ（ＭＩＮ）＝（Ｖ２＋ＶＯＤ（ＭＩＮ）－ＶＣＯＭ）／ｇ＋Ｖ１ …（６）
ＶＩＮ（ＭＩＮ）＝（Ｖ２＋ＶＯＤ（ＭＩＮ）－ＶＣＯＭ）／ｇ＋Ｖ１ …（６）
【0034】
式（６）の入力電圧ＶＩＮ（ＭＩＮ）と、式（３）のしきい値電圧ＶＴＨの差分が、コンパレータ回路１００全体としての最小オーバードライブ電圧ＶＯＤ＿ＴＯＴＡＬ（ＭＩＮ）となる。
ＶＯＤ＿ＴＯＴＡＬ（ＭＩＮ）＝ＶＩＮ（ＭＩＮ）－ＶＴＨ
＝（Ｖ２＋ＶＯＤ（ＭＩＮ）－ＶＣＯＭ）／ｇ＋Ｖ１－｛（Ｖ２－ＶＣＯＭ）／ｇ＋Ｖ１
＝ＶＯＤ（ＭＩＮ）／ｇ …（７）
ＶＯＤ＿ＴＯＴＡＬ（ＭＩＮ）＝ＶＩＮ（ＭＩＮ）－ＶＴＨ
＝（Ｖ２＋ＶＯＤ（ＭＩＮ）－ＶＣＯＭ）／ｇ＋Ｖ１－｛（Ｖ２－ＶＣＯＭ）／ｇ＋Ｖ１
＝ＶＯＤ（ＭＩＮ）／ｇ …（７）
【0035】
すなわち、コンパレータ回路１００全体の最小オーバードライブＶＯＤ＿ＴＯＴＡＬ（ＭＩＮ）は、第１電圧コンパレータ１２０の単体の最小オーバードライブ電圧ＶＯＤ（ＭＩＮ）をゲインｇで割った値となる。したがって、たとえば第１電圧コンパレータ１２０として、最小オーバードライブ電圧がｍＶオーダーのものを採用したとしても、入力電圧ＶＩＮのオーバードライブ電圧ＶＯＤ＿ＴＯＴＡＬ（ＭＩＮ）、すなわちコンパレータ回路１００全体の実効的なオーバードライブ電圧は、サブｍＶオーダーとなり、極めて小さいオーバードライブ電圧で、高速な電圧比較が可能となる。
【0036】
図３は、図２のコンパレータ回路１００の動作波形図である。図３の上段は、入力信号ＶＩＮとしきい値電圧ＶＴＨを示す。図３の中段は、増幅後の信号ＶＡＭＰと第２電圧Ｖ２を示す。図３の下段は、出力信号ＶＯＵＴを示す。
【0037】
第１電圧コンパレータ１２０におけるオーバードライブ電圧ＶＯＤ２（＝ＶＡＭＰ－Ｖ２）は、しきい値電圧ＶＴＨに対する入力電圧ＶＩＮのオーバードライブ電圧ＶＯＤ１（＝ＶＩＮ－ＶＴＨ）のｇ倍の大きさを持つ。
【0038】
コンパレータ回路１００の利点は、比較技術との対比により明確となる。比較技術では、前段の増幅器１１０を省略し、後段の第１電圧コンパレータ１２０に、入力信号ＶＩＮ’が直接供給される。比較技術の動作波形は、図３に破線（ii）で示される。比較技術では、第１電圧コンパレータ１２０におけるオーバードライブ電圧ＶＯＤ１が小さいため、出力信号ＶＯＵＴの遷移は破線（ii）で示す様に遅くなる。
【0039】
これに対して本実施形態では、第１電圧コンパレータ１２０におけるオーバードライブ電圧ＶＯＤ２が大きいため、出力信号ＶＯＵＴは高速に遷移する。したがって、コンパレータ回路１００は、非常に小さいオーバードライブ電圧ＶＯＤ１で、高速に動作することができる。
【0040】
本開示は、図２のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本開示の範囲を狭めるためではなく、本開示や本発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
【0041】
図４は、一実施例に係るコンパレータ回路１００Ａの回路図である。増幅器１１０Ａは、減算回路であり、オペアンプ１１２、第１抵抗Ｒ１、第２抵抗Ｒ２、第３抵抗Ｒ３、第４抵抗Ｒ４を備える。オペアンプ１１２は、オートゼロオペアンプである。Ｒ１＝Ｒ３、Ｒ２＝Ｒ４が成り立つとき、この増幅器１１０Ａの出力電圧ＶＡＭＰは式（８）で表される。
ＶＡＭＰ＝（Ｖ１－ＶＩＮ）×Ｒ２／Ｒ１＋ＶＣＯＭ …（８）
式（１）と式（８）を比べると、ｇ＝－Ｒ２／Ｒ１である。ＶＣＯＭは０Ｖであってもよいし、非ゼロの任意の電圧であってもよい。
ＶＡＭＰ＝（Ｖ１－ＶＩＮ）×Ｒ２／Ｒ１＋ＶＣＯＭ …（８）
式（１）と式（８）を比べると、ｇ＝－Ｒ２／Ｒ１である。ＶＣＯＭは０Ｖであってもよいし、非ゼロの任意の電圧であってもよい。
【0042】
Ｖ２＝ＶＣＯＭとした場合、コンパレータ回路１００Ａのしきい値電圧ＶＴＨは、式（３）にＶ２＝ＶＣＯＭを代入することにより計算することができ、式（９）で表される。
ＶＴＨ＝Ｖ１ …（９）
ＶＴＨ＝Ｖ１ …（９）
【0043】
図５は、一実施例に係るコンパレータ回路１００Ｂの回路図である。コンパレータ回路１００Ｂはウィンドウコンパレータであり、入力電圧ＶＩＮが、ＶＬを下限、ＶＨを上限とする電圧ウィンドウに含まれているか否かを判定する。
【0044】
コンパレータ回路１００Ｂは、増幅器１１０Ｂ、第１電圧コンパレータ１２０および第２電圧コンパレータ１３０を備える。増幅器１１０Ｂの構成は、図４の増幅器１１０Ａと同様であり、減算回路で構成される。
【0045】
第１電圧コンパレータ１２０は、増幅電圧ＶＡＭＰを第２電圧Ｖ２と比較し、比較結果を示す第１出力信号ＶＯＵＴ１を生成する。第２電圧コンパレータ１３０は、増幅電圧ＶＡＭＰを第３電圧Ｖ３と比較し、比較結果を示す第２出力信号ＶＯＵＴ２を生成する。
【0046】
第１電圧コンパレータ１２０によって、入力電圧ＶＩＮは、式（１０）で示す上側しきい値電圧ＶＨと比較される。
ＶＨ＝（Ｖ２－ＶＣＯＭ）／ｇ＋Ｖ１ …（３）
第２電圧コンパレータ１３０によって、入力電圧ＶＩＮは、式（１１）で示す下側しきい値電圧ＶＬと比較される。
ＶＬ＝（Ｖ３－ＶＣＯＭ）／ｇ＋Ｖ１ …（３）
ＶＨ＝（Ｖ２－ＶＣＯＭ）／ｇ＋Ｖ１ …（３）
第２電圧コンパレータ１３０によって、入力電圧ＶＩＮは、式（１１）で示す下側しきい値電圧ＶＬと比較される。
ＶＬ＝（Ｖ３－ＶＣＯＭ）／ｇ＋Ｖ１ …（３）
【0047】
たとえば、第２電圧Ｖ２および第３電圧Ｖ３は、以下の関係を満たすように定めることができる。
Ｖ２＝ＶＣＯＭ＋ΔＶ
Ｖ３＝ＶＣＯＭ－ΔＶ
この場合、
ＶＨ＝Ｖ１＋ΔＶ／ｇ
ＶＬ＝Ｖ１－ΔＶ／ｇ
となる。
Ｖ２＝ＶＣＯＭ＋ΔＶ
Ｖ３＝ＶＣＯＭ－ΔＶ
この場合、
ＶＨ＝Ｖ１＋ΔＶ／ｇ
ＶＬ＝Ｖ１－ΔＶ／ｇ
となる。
【0048】
コンパレータ回路１００Ｂはロジック回路１４０をさらに備えてもよい。ロジック回路１４０は、２つの出力信号ＶＯＵＴ１，ＶＯＵＴ２を受け、入力信号ＶＩＮがウィンドウに含まれているときにハイ・ローの一方である第１レベル、含まれていないときにハイ・ローの他方である第２レベルとなる比較信号ＣＯＭＰを出力する。
【0049】
コンパレータ回路１００Ｂの利点は、比較技術との対比によって明確となる。図６は、比較技術に係るウィンドウコンパレータ２００Ｒの回路図である。ウィンドウコンパレータ２００Ｒは、電圧コンパレータ２０２および２０４を備える。電圧コンパレータ２０２および２０４の最小オーバードライブ電圧がＶＯＤ（ＭＩＮ）であるとする。この場合、ウインドウ幅ΔＶ＝ＶＨ－ＶＬは、最小オーバードライブ電圧ＶＯＤ（ＭＩＮ）によって制約を受ける。
ΔＶ≧ＶＯＤ（ＭＩＮ）
なぜなら、ΔＶ＜ＶＯＤ（ＭＩＮ）とすると、入力電圧ＶＩＮがウィンドウ外からウィンドウ内に遷移したときに、ＶＩＮとしきい値電圧ＶＨ（またはＶＬ）の差分が、最小オーバードライブ電圧ＶＯＤ（ＭＩＮ）より小さくなるからである。
ΔＶ≧ＶＯＤ（ＭＩＮ）
なぜなら、ΔＶ＜ＶＯＤ（ＭＩＮ）とすると、入力電圧ＶＩＮがウィンドウ外からウィンドウ内に遷移したときに、ＶＩＮとしきい値電圧ＶＨ（またはＶＬ）の差分が、最小オーバードライブ電圧ＶＯＤ（ＭＩＮ）より小さくなるからである。
【0050】
したがって比較技術では、最小オーバードライブ電圧ＶＯＤ（ＭＩＮ）がｍＶオーダーである場合、コンパレータ回路１００Ｂのウィンドウ幅は、ｍＶオーダーとなる。
【0051】
これに対して、図５の実施例では、ＶＩＮのＶＨに対するオーバードライブ電圧、あるいはＶＩＮのＶＬに対するオーバードライブ電圧がサブｍＶオーダー（μＶオーダー）であったとしても、後段の第１電圧コンパレータ１２０、第２電圧コンパレータ１３０でのオーバードライブ電圧ＶＡＭＰ－Ｖ２、ＶＡＭＰ－Ｖ３は、最小オーバードライブ電圧ＶＯＤ（ＭＩＮ）よりも大きくなる。したがって、サブｍＶのウィンドウ幅を有するウィンドウコンパレータを構成することができる。
【0052】
なお、図５のコンパレータ回路１００Ｂにおいて、第２電圧Ｖ２および第３電圧Ｖ３は、以下の関係を満たすように定めてもよい。
Ｖ２＝ＶＣＯＭ
Ｖ３＝ＶＣＯＭ－ΔＶ
この場合、
ＶＨ＝Ｖ１
ＶＬ＝－ΔＶ／ｇ＋Ｖ１
となる。
Ｖ２＝ＶＣＯＭ
Ｖ３＝ＶＣＯＭ－ΔＶ
この場合、
ＶＨ＝Ｖ１
ＶＬ＝－ΔＶ／ｇ＋Ｖ１
となる。
【0053】
あるいは、第２電圧Ｖ２および第３電圧Ｖ３は、以下の関係を満たすように定めてもよい。
Ｖ２＝ＶＣＯＭ＋ΔＶ
Ｖ３＝ＶＣＯＭ
この場合、
ＶＨ＝ΔＶ／ｇ＋Ｖ１
ＶＬ＝Ｖ１
となる。
Ｖ２＝ＶＣＯＭ＋ΔＶ
Ｖ３＝ＶＣＯＭ
この場合、
ＶＨ＝ΔＶ／ｇ＋Ｖ１
ＶＬ＝Ｖ１
となる。
【0054】
図７は、図５のコンパレータ回路１００Ｂの具体例の回路図である。第１電圧コンパレータ１２０および第２電圧コンパレータ１３０は、オープンコレクタ（オープンドレイン）の出力形式を有する。ロジック回路１４０は、第１電圧コンパレータ１２０および第２電圧コンパレータ１３０それぞれの出力をプルアップする抵抗Ｒ１１を含む。抵抗Ｒ１１および第１電圧コンパレータ１２０、第２電圧コンパレータ１３０の出力トランジスタＱ１１，Ｑ１２は、ＯＲ回路を構成する。
【0055】
続いてコンパレータ回路１００の用途を説明する。
【0056】
図８は、コンパレータ回路１００Ｂを備える電圧検査回路３００の回路図である。電圧検査回路３００は、入力電圧ＶＩＮが、その期待電圧レベルに含まれるか否かを判定する。電圧検査回路３００は、上述のコンパレータ回路１００Ｂと、可変電圧源３１０を備える。可変電圧源３１０は、入力電圧ＶＩＮの期待値レベルに応じた第１電圧Ｖ１を生成する。この構成によれば、電圧検査回路３００は、入力電圧ＶＩＮが期待値レベルにもとづく電圧範囲に含まれているかを判定できる。電圧検査回路３００を利用して検査することで、入力電圧ＶＩＮの絶対値を保証することが可能となる。
【0057】
たとえば電圧検査回路３００は、Ｄ／Ａコンバータを検査することができる。すなわち、Ｄ／Ａコンバータの入力コードをスイープさせながら、それに追従して、可変電圧源３１０の出力電圧Ｖ１をスイープさせる。これにより、Ｄ／Ａコンバータを高速に検査することができる。
【0058】
コンパレータ回路１００の用途は特に限定されず、広く電圧比較の用途に利用できる。
【0059】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【0060】
（付記）
本明細書に開示される技術は、一側面において以下のように把握される。
本明細書に開示される技術は、一側面において以下のように把握される。
【0061】
（項目１）
オートゼロオペアンプを含み、入力電圧と所定の第１電圧の差を増幅する増幅器と、
前記増幅器の出力電圧を、所定の第２電圧と比較する第１電圧コンパレータと、
を備える、コンパレータ回路。
オートゼロオペアンプを含み、入力電圧と所定の第１電圧の差を増幅する増幅器と、
前記増幅器の出力電圧を、所定の第２電圧と比較する第１電圧コンパレータと、
を備える、コンパレータ回路。
【0062】
（項目２）
前記増幅器の出力電圧を所定の第３電圧と比較する第２電圧コンパレータをさらに備え、ウィンドウコンパレータとして動作する、項目１に記載のコンパレータ回路。
前記増幅器の出力電圧を所定の第３電圧と比較する第２電圧コンパレータをさらに備え、ウィンドウコンパレータとして動作する、項目１に記載のコンパレータ回路。
【0063】
（項目３）
前記第１電圧コンパレータおよび前記第２電圧コンパレータはオープンコレクタまたはオープンドレインの出力段を有し、
前記第１電圧コンパレータおよび前記第２電圧コンパレータの出力は、共通の抵抗によってプルアップされている、項目２に記載のコンパレータ回路。
前記第１電圧コンパレータおよび前記第２電圧コンパレータはオープンコレクタまたはオープンドレインの出力段を有し、
前記第１電圧コンパレータおよび前記第２電圧コンパレータの出力は、共通の抵抗によってプルアップされている、項目２に記載のコンパレータ回路。
【0064】
（項目４）
前記増幅器は減算回路である、項目１から３のいずれかに記載のコンパレータ回路。
前記増幅器は減算回路である、項目１から３のいずれかに記載のコンパレータ回路。
【0065】
（項目５）
項目２または３に記載のコンパレータ回路と、
前記入力電圧の期待値に応じた電圧レベルを有する前記第１電圧を生成する可変電圧源と、
を備える、電圧検査回路。
項目２または３に記載のコンパレータ回路と、
前記入力電圧の期待値に応じた電圧レベルを有する前記第１電圧を生成する可変電圧源と、
を備える、電圧検査回路。
【符号の説明】
【0066】
１００ コンパレータ回路
１１０ 増幅器
１１２ オペアンプ
Ｒ１ 第１抵抗
Ｒ２ 第２抵抗
Ｒ３ 第３抵抗
Ｒ４ 第４抵抗
１２０ 第１電圧コンパレータ
１３０ 第２電圧コンパレータ
３００ 電圧検査回路
３１０ 可変電圧源
１１０ 増幅器
１１２ オペアンプ
Ｒ１ 第１抵抗
Ｒ２ 第２抵抗
Ｒ３ 第３抵抗
Ｒ４ 第４抵抗
１２０ 第１電圧コンパレータ
１３０ 第２電圧コンパレータ
３００ 電圧検査回路
３１０ 可変電圧源
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】