▶ サムソン エレクトロ−メカニックス カンパニーリミテッド．の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024129800
(43)【公開日】2024-09-27
(54)【発明の名称】積層セラミックキャパシタ
(51)【国際特許分類】
H01G 4/30 20060101AFI20240919BHJP
【ＦＩ】
H01G4/30 201A
H01G4/30 512
H01G4/30 513
H01G4/30 201M
H01G4/30 201K
H01G4/30 201F
H01G4/30 201C
【審査請求】未請求
【請求項の数】17
【出願形態】ＯＬ
(21)【出願番号】P 2024025995
(22)【出願日】2024-02-22
(31)【優先権主張番号】10-2023-0032402
(32)【優先日】2023-03-13
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】594023722
【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．
(74)【代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所
(72)【発明者】
【氏名】チャ、ヨウンジュン
(72)【発明者】
【氏名】パク、チャエ ミン
(72)【発明者】
【氏名】キム、セオンホ
(72)【発明者】
【氏名】セオ、ヨン－ウォン
【テーマコード（参考）】
5E001
5E082
【Ｆターム（参考）】
5E001AB03
5E001AC04
5E001AC10
5E001AD04
5E001AE02
5E001AE03
5E001AE04
5E001AF06
5E001AG02
5E001AH01
5E001AH05
5E001AH06
5E001AH07
5E001AH09
5E001AJ01
5E001AJ02
5E082AB03
5E082EE04
5E082EE05
5E082EE23
5E082EE35
5E082FG03
5E082FG26
5E082FG46
5E082GG10
5E082HH21
5E082HH43
5E082KK01
5E082PP09
(57)【要約】 （修正有）
【課題】たわみクラックの生成と水分浸透の可能性を低めた積層セラミックキャパシタを提供する。
【解決手段】積層セラミックキャパシタは、セラミック本体内で誘電体層を間において両端部で交互に引き出される複数の第１、第２内部電極２１、２２、第１、第２全面部１８１、１９１から延長してセラミック本体の厚さ方向の第１面の一部を覆う第１バンド部１３３、１４３、第１、第２外部電極１３０、１４０、セラミック本体内でセラミック本体の厚さ方向に沿って複数の第１、第２内部電極外側で両側に夫々配置される第１、第２カバー層１２３、１２５並びに第２カバー層、第１外部電極の第２バンド部及び第２外部電極の第２バンド部との間に備えられる第１被覆層１５３を含み、第１、第２外部電極は、複数の第１、第２内部電極に接続する第１、第２接続電極１３０、１４０及び各接続電極を覆う第１、第２メッキ電極１８０、１９０を含む。
【選択図】図２
【解決手段】積層セラミックキャパシタは、セラミック本体内で誘電体層を間において両端部で交互に引き出される複数の第１、第２内部電極２１、２２、第１、第２全面部１８１、１９１から延長してセラミック本体の厚さ方向の第１面の一部を覆う第１バンド部１３３、１４３、第１、第２外部電極１３０、１４０、セラミック本体内でセラミック本体の厚さ方向に沿って複数の第１、第２内部電極外側で両側に夫々配置される第１、第２カバー層１２３、１２５並びに第２カバー層、第１外部電極の第２バンド部及び第２外部電極の第２バンド部との間に備えられる第１被覆層１５３を含み、第１、第２外部電極は、複数の第１、第２内部電極に接続する第１、第２接続電極１３０、１４０及び各接続電極を覆う第１、第２メッキ電極１８０、１９０を含む。
【選択図】図２
【特許請求の範囲】
【請求項1】
一定の大きさの長さ、幅、および厚さを有するセラミック本体；
前記セラミック本体内で誘電体層を間において両端部で交互に引き出される複数の第１および第２内部電極；
前記セラミック本体の長さ方向に沿って互いに離隔した両端部面をそれぞれ覆う全面部と、前記全面部から延長して前記セラミック本体の厚さ方向の第１面の一部を覆う第１バンド部と、前記第１面に対向する第２面の一部を覆い、前記第１バンド部より長い第２バンド部とをそれぞれ含む第１および第２外部電極；
前記セラミック本体内で前記セラミック本体の厚さ方向に沿って前記複数の第１および第２内部電極外側で両側にそれぞれ配置される第１および第２カバー層；
前記第２カバー層、前記第１外部電極の第２バンド部および前記第２外部電極の第２バンド部との間に備えられる第１被覆層
を含み、
前記第１および第２外部電極は、前記複数の第１および第２内部電極に接続する接続電極と、前記接続電極を覆うメッキ電極とをそれぞれ含む積層セラミックキャパシタ。
前記セラミック本体内で誘電体層を間において両端部で交互に引き出される複数の第１および第２内部電極；
前記セラミック本体の長さ方向に沿って互いに離隔した両端部面をそれぞれ覆う全面部と、前記全面部から延長して前記セラミック本体の厚さ方向の第１面の一部を覆う第１バンド部と、前記第１面に対向する第２面の一部を覆い、前記第１バンド部より長い第２バンド部とをそれぞれ含む第１および第２外部電極；
前記セラミック本体内で前記セラミック本体の厚さ方向に沿って前記複数の第１および第２内部電極外側で両側にそれぞれ配置される第１および第２カバー層；
前記第２カバー層、前記第１外部電極の第２バンド部および前記第２外部電極の第２バンド部との間に備えられる第１被覆層
を含み、
前記第１および第２外部電極は、前記複数の第１および第２内部電極に接続する接続電極と、前記接続電極を覆うメッキ電極とをそれぞれ含む積層セラミックキャパシタ。
【請求項2】
前記第２カバー層と前記第１外部電極との間、および前記第２カバー層と前記第２外部電極との間には、それぞれシード電極層（ｓｅｅｄ電極層）が備えられる、請求項１に記載の積層セラミックキャパシタ。
【請求項3】
前記シード電極層は、焼成電極層である、請求項２に記載の積層セラミックキャパシタ。
【請求項4】
前記シード電極層の厚さ（ｅＥ）は、前記セラミック本体の厚さ方向に沿った前記第２カバー層の外周面と前記セラミック本体の厚さ方向に沿った前記シード電極層の外周面との間の距離であり、
前記第１被覆層の厚さ（ｔＢ）は、前記セラミック本体の厚さ方向に沿った前記第２カバー層の外周面と前記セラミック本体の厚さ方向に沿った前記第１被覆層の外周面との間の距離であり、
前記第２バンド部の厚さ（ｅＴ）は、前記セラミック本体の厚さ方向に沿った前記シード電極層の外周面と前記セラミック本体の厚さ方向に沿った前記第２バンド部の外周面との間の距離であり、
前記第１被覆層の厚さ（ｔＢ）は、前記シード電極層の厚さ（ｅＥ）以上であり、前記シード電極層と前記第２バンド部の厚さの合計（ｅＥ＋ｅＴ）以下である、請求項２に記載の積層セラミックキャパシタ。
前記第１被覆層の厚さ（ｔＢ）は、前記セラミック本体の厚さ方向に沿った前記第２カバー層の外周面と前記セラミック本体の厚さ方向に沿った前記第１被覆層の外周面との間の距離であり、
前記第２バンド部の厚さ（ｅＴ）は、前記セラミック本体の厚さ方向に沿った前記シード電極層の外周面と前記セラミック本体の厚さ方向に沿った前記第２バンド部の外周面との間の距離であり、
前記第１被覆層の厚さ（ｔＢ）は、前記シード電極層の厚さ（ｅＥ）以上であり、前記シード電極層と前記第２バンド部の厚さの合計（ｅＥ＋ｅＴ）以下である、請求項２に記載の積層セラミックキャパシタ。
【請求項5】
前記全面部は、前記複数の第１および第２内部電極に接続する接続部と、前記接続部を覆うメッキ全面部とを含み、
前記メッキ全面部の厚さ（ｅＬ）は、前記セラミック本体の厚さ方向に沿った前記接続部の外周面と前記メッキ全面部の外周面との間の距離であり、
前記第２バンド部の厚さ（ｅＢ）は、３ｕｍより大きく、メッキ全面部の厚さ（ｅＬ）以下である、請求項１に記載の積層セラミックキャパシタ。
前記メッキ全面部の厚さ（ｅＬ）は、前記セラミック本体の厚さ方向に沿った前記接続部の外周面と前記メッキ全面部の外周面との間の距離であり、
前記第２バンド部の厚さ（ｅＢ）は、３ｕｍより大きく、メッキ全面部の厚さ（ｅＬ）以下である、請求項１に記載の積層セラミックキャパシタ。
【請求項6】
前記第２カバー層と前記第１外部電極との間、および前記第２カバー層と前記第２外部電極との間には、それぞれシード電極層（ｓｅｅｄ電極層）が備えられ、
前記第２バンド部は、前記シード電極層の一部分を覆う接続バンド部と、前記シード電極層の残りの部分および前記接続バンド部を覆うメッキバンド部とを含み、
前記メッキバンド部の厚さ（ｅＴ）は、前記セラミック本体の厚さ方向に沿った前記シード電極層の外周面と前記セラミック本体の厚さ方向に沿った前記メッキバンド部の外周面との間の距離であり、
前記メッキ全面部の厚さ（ｅＬ）は、前記メッキバンド部の厚さ（ｅＢ）より大きい、請求項５に記載の積層セラミックキャパシタ。
前記第２バンド部は、前記シード電極層の一部分を覆う接続バンド部と、前記シード電極層の残りの部分および前記接続バンド部を覆うメッキバンド部とを含み、
前記メッキバンド部の厚さ（ｅＴ）は、前記セラミック本体の厚さ方向に沿った前記シード電極層の外周面と前記セラミック本体の厚さ方向に沿った前記メッキバンド部の外周面との間の距離であり、
前記メッキ全面部の厚さ（ｅＬ）は、前記メッキバンド部の厚さ（ｅＢ）より大きい、請求項５に記載の積層セラミックキャパシタ。
【請求項7】
前記接続部は、銅（Ｃｕ）を含む焼成層である、請求項５に記載の積層セラミックキャパシタ。
【請求項8】
前記第１カバー層、前記第１外部電極の第１バンド部および前記第２外部電極の第１バンド部との間に備えられる第２被覆層をさらに含む、請求項１又は２に記載の積層セラミックキャパシタ。
【請求項9】
前記第２被覆層の厚さ（ｔＴ）は、前記セラミック本体の厚さ方向に沿った前記第１カバー層の外周面と前記セラミック本体の厚さ方向に沿った前記第２被覆層の外周面との間の距離であり、
前記第１バンド部の厚さは、前記セラミック本体の厚さ方向に沿った前記第１カバー層の外周面と前記セラミック本体の厚さ方向に沿った前記第１バンド部の外周面との間の距離であり、
前記第２被覆層の厚さ（ｔＴ）は、前記第１バンド部の厚さ以下である、請求項８に記載の積層セラミックキャパシタ。
前記第１バンド部の厚さは、前記セラミック本体の厚さ方向に沿った前記第１カバー層の外周面と前記セラミック本体の厚さ方向に沿った前記第１バンド部の外周面との間の距離であり、
前記第２被覆層の厚さ（ｔＴ）は、前記第１バンド部の厚さ以下である、請求項８に記載の積層セラミックキャパシタ。
【請求項10】
前記第１バンド部は、前記第１カバー層の一部分を覆う接続バンド部と、前記接続バンド部を覆うメッキバンド部とを含む、請求項８に記載の積層セラミックキャパシタ。
【請求項11】
前記複数の第１および第２内部電極が前記セラミック本体の厚さ方向に沿って重なる領域であるアクティブ領域（ａｃｔｉｖｅ領域）；および
前記アクティブ領域と前記セラミック本体の両端部面との間の領域であるマージン領域（ｍａｒｇｉｎ領域）をさらに含み、
前記マージン領域の長さは、前記セラミック本体の長さ方向に沿った前記マージン領域の両端部間の距離であり、
前記第１バンド部の長さは、前記セラミック本体の端部面またはその仮想の延長面と、前記第１バンド部の周縁のうち前記セラミック本体の端部面の反対側にある周縁との間の距離であり、
前記第２バンド部の長さは、前記セラミック本体の端部面またはその仮想の延長面と、前記第２バンド部の周縁のうち前記セラミック本体の端部面の反対側にある周縁との間の距離であり、
前記第１バンド部の長さは、前記マージン領域の長さより小さく、
前記第２バンド部の長さは、前記マージン領域の長さより大きい、請求項１に記載の積層セラミックキャパシタ。
前記アクティブ領域と前記セラミック本体の両端部面との間の領域であるマージン領域（ｍａｒｇｉｎ領域）をさらに含み、
前記マージン領域の長さは、前記セラミック本体の長さ方向に沿った前記マージン領域の両端部間の距離であり、
前記第１バンド部の長さは、前記セラミック本体の端部面またはその仮想の延長面と、前記第１バンド部の周縁のうち前記セラミック本体の端部面の反対側にある周縁との間の距離であり、
前記第２バンド部の長さは、前記セラミック本体の端部面またはその仮想の延長面と、前記第２バンド部の周縁のうち前記セラミック本体の端部面の反対側にある周縁との間の距離であり、
前記第１バンド部の長さは、前記マージン領域の長さより小さく、
前記第２バンド部の長さは、前記マージン領域の長さより大きい、請求項１に記載の積層セラミックキャパシタ。
【請求項12】
前記第２カバー層と前記第１外部電極との間、および前記第２カバー層と前記第２外部電極との間には、それぞれシード電極層（ｓｅｅｄ電極層）が備えられ、
前記シード電極層の長さは、前記セラミック本体の端部面またはその仮想の延長面と前記シード電極層の周縁のうち前記セラミック本体の端部面の反対側にある周縁との間の距離であり、
前記シード電極層の長さは、前記マージン領域の長さより大きい、請求項１１に記載の積層セラミックキャパシタ。
前記シード電極層の長さは、前記セラミック本体の端部面またはその仮想の延長面と前記シード電極層の周縁のうち前記セラミック本体の端部面の反対側にある周縁との間の距離であり、
前記シード電極層の長さは、前記マージン領域の長さより大きい、請求項１１に記載の積層セラミックキャパシタ。
【請求項13】
前記第２バンド部の長さは、前記シード電極層の長さより大きい、請求項１２に記載の積層セラミックキャパシタ。
【請求項14】
前記メッキ電極は、複数のメッキ層を含む、請求項１又は２に記載の積層セラミックキャパシタ。
【請求項15】
前記複数のメッキ層は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、金（Ａｕ）またはこれらの合金を含む第１メッキ層と、前記第１メッキ層を覆い、スズ（Ｓｎ）を含む第２メッキ層とを含む、請求項１４に記載の積層セラミックキャパシタ。
【請求項16】
前記第１被覆層は、絶縁性材料またはセラミック材料からなる、請求項１又は２に記載の積層セラミックキャパシタ。
【請求項17】
前記第１被覆層は、絶縁性材料またはセラミック材料からなる、請求項８に記載の積層セラミックキャパシタ。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、積層セラミックキャパシタに関する。
【背景技術】
【0002】
セラミック材料を使用する電子部品としてキャパシタ、インダクタ、圧電素子、バリスタまたはサーミスタなどがある。このようなセラミック電子部品のうち積層セラミックキャパシタ（Ｍｕｌｔｉｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ、ＭＬＣＣ）は、小型でありながら、高容量が保障され、実装が容易であるという長所により多様な電子装置に使用することができる。
【0003】
例えば、積層セラミックキャパシタは、液晶表示装置（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙａｙ、ＬＣＤ）、プラズマ表示装置パネル（ｐｌａｓｍａ ｄｉｓｐｌａｙ ｐａｎｅｌ、ＰＤＰ）、有機発光ダイオード（ｏｒｇａｎｉｃ ｌｉｇｈｔ－ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ、ＯＬＥＤ）などの映像機器、コンピュータ、個人携帯用端末およびスマートフォンのような多くの電子製品の基板に装着されて電気を充電させたり放電させる役割を果たすチップ形態のコンデンサに使用することができる。
【0004】
最近、電子製品の小型化および薄膜化の傾向に伴い、既存の積層セラミックキャパシタより厚さが薄い積層セラミックキャパシタに対する需要が増加している。特に幅が厚さの１．５倍や２倍以上になる程度に薄膜化された積層セラミックキャパシタは、幅に比べて厚さが非常に薄いため、基板に実装する時、たわみクラック（ｆｌｅｘ ｃｒａｃｋ）の生成のような物理的破損の恐れがある。また、セラミック本体の上面と下面で外部電極の構造を異なるようにする場合、構造的不均一性により構造的ぜい弱部が存在して欠陥が発生し、水分浸透の可能性が大きくなることがある。
【発明の概要】
【発明が解決しようとする課題】
【0005】
実施形態の一側面の目的は、たわみクラックの生成の可能性を低めた積層セラミックキャパシタを提供することにある。
【0006】
実施形態の他の側面の目的は、水分浸透の可能性を低めた積層セラミックキャパシタを提供することにある。
【0007】
しかし、本発明の実施形態が解決しようとする課題は、前述した課題に限定されず、本発明に含まれている技術的な思想の範囲で多様に拡張され得る。
【課題を解決するための手段】
【0008】
一実施形態による積層セラミックキャパシタは、一定の大きさの長さ、幅、および厚さを有するセラミック本体；前記セラミック本体内で誘電体層を間において両端部で交互に引き出される複数の第１および第２内部電極；前記セラミック本体の長さ方向に沿って互いに離隔した両端部面をそれぞれ覆う全面部と、前記全面部から延長して前記セラミック本体の厚さ方向の第１面の一部を覆う第１バンド部と、前記第１面に対向する第２面の一部を覆い、前記第１バンド部より長い第２バンド部とをそれぞれ含む第１および第２外部電極；前記セラミック本体内で前記セラミック本体の厚さ方向に沿って前記複数の第１および第２内部電極外側で両側にそれぞれ配置される第１および第２カバー層；前記第２カバー層、前記第１外部電極の第２バンド部および前記第２外部電極の第２バンド部との間に備えられる第１被覆層を含むことができ、前記第１および第２外部電極は、前記複数の第１および第２内部電極に接続する接続電極と、前記接続電極を覆うメッキ電極とをそれぞれ含むことができる。
【0009】
前記第２カバー層と前記第１外部電極との間、および前記第２カバー層と前記第２外部電極との間には、それぞれシード（ｓｅｅｄ）電極層が備えられ得る。
【0010】
前記シード電極層は、焼成電極層であり得る。
【0011】
前記シード電極層の厚さ（ｅＥ）は、前記セラミック本体の厚さ方向に沿った前記第２カバー層の外周面と前記セラミック本体の厚さ方向に沿った前記シード電極層の外周面との間の距離であり、前記第１被覆層の厚さ（ｔＢ）は、前記セラミック本体の厚さ方向に沿った前記第２カバー層の外周面と前記セラミック本体の厚さ方向に沿った前記第１被覆層の外周面との間の距離であり、前記第２バンド部の厚さ（ｅＴ）は、前記セラミック本体の厚さ方向に沿った前記シード電極層の外周面と前記セラミック本体の厚さ方向に沿った前記第２バンド部の外周面との間の距離であり、前記第１被覆層の厚さ（ｔＢ）は、前記シード電極層の厚さ（ｅＥ）以上であり、前記シード電極層と前記第２バンド部の厚さの合計（ｅＥ＋ｅＴ）以下であり得る。
【0012】
また、前記全面部は、前記複数の第１および第２内部電極に接続する接続部と、前記接続部を覆うメッキ全面部とを含み、前記メッキ全面部の厚さ（ｅＬ）は、前記セラミック本体の厚さ方向に沿った前記接続部の外周面と前記メッキ全面部の外周面との間の距離であり、前記第２バンド部の厚さ（ｅＢ）は、３ｕｍより大きく、メッキ全面部の厚さ（ｅＬ）以下であり得る。
【0013】
また、前記第２カバー層と前記第１外部電極との間、および前記第２カバー層と前記第２外部電極との間には、それぞれシード（ｓｅｅｄ）電極層が備えられ、前記第２バンド部は、前記シード電極層の一部分を覆う接続バンド部と、前記シード電極層の残りの部分および前記接続バンド部を覆うメッキバンド部とを含み、前記メッキバンド部の厚さ（ｅＴ）は、前記セラミック本体の厚さ方向に沿った前記シード電極層の外周面と前記セラミック本体の厚さ方向に沿った前記メッキバンド部の外周面との間の距離であり、前記メッキ全面部の厚さ（ｅＬ）は、前記メッキバンド部の厚さ（ｅＢ）より大きくてもよい。
【0014】
また、前記接続部は、銅（Ｃｕ）を含む焼成層であり得る。
【0015】
また、前記積層セラミックキャパシタは、前記第１カバー層、前記第１外部電極の第１バンド部および前記第２外部電極の第１バンド部との間に備えられる第２被覆層をさらに含むことができる。
【0016】
また、前記第２被覆層の厚さ（ｔＴ）は、前記セラミック本体の厚さ方向に沿った前記第１カバー層の外周面と前記セラミック本体の厚さ方向に沿った前記第２被覆層の外周面との間の距離であり、前記第１バンド部の厚さは、前記セラミック本体の厚さ方向に沿った前記第１カバー層の外周面と前記セラミック本体の厚さ方向に沿った前記第１バンド部の外周面との間の距離であり、前記第２被覆層の厚さ（ｔＴ）は、前記第１バンド部の厚さ以下であり得る。
【0017】
また、前記第１バンド部は、前記第１カバー層の一部分を覆う接続バンド部と、前記接続バンド部を覆うメッキバンド部とを含むことができる。
【0018】
また、前記積層セラミックキャパシタは、前記複数の第１および第２内部電極が前記セラミック本体の厚さ方向に沿って重なる領域であるアクティブ（ａｃｔｉｖｅ）領域；および前記アクティブ領域と前記セラミック本体の両端部面との間の領域であるマージン（ｍａｒｇｉｎ）領域をさらに含み、前記マージン領域の長さは、前記セラミック本体の長さ方向に沿った前記マージン領域の両端部間の距離であり、前記第１バンド部の長さは、前記セラミック本体の端部面またはその仮想の延長面と、前記第１バンド部の周縁のうち前記セラミック本体の端部面の反対側にある周縁との間の距離であり、前記第２バンド部の長さは、前記セラミック本体の端部面またはその仮想の延長面と、前記第２バンド部の周縁のうち前記セラミック本体の端部面の反対側にある周縁との間の距離であり、前記第１バンド部の長さは、前記マージン領域の長さより小さく、前記第２バンド部の長さは、前記マージン領域の長さより大きくてもよい。
【0019】
また、前記第２カバー層と前記第１外部電極との間、および前記第２カバー層と前記第２外部電極との間には、それぞれシード（ｓｅｅｄ）電極層が備えられ、前記シード電極層の長さは、前記セラミック本体の端部面またはその仮想の延長面と前記シード電極層の周縁のうち前記セラミック本体の端部面の反対側にある周縁との間の距離であり、前記シード電極層の長さは、前記マージン領域の長さより大きくてもよい。
【0020】
また、前記第２バンド部の長さは、前記シード電極層の長さより大きくてもよい。
【0021】
また、前記メッキ電極は、複数のメッキ層を含むことができる。
【0022】
また、前記複数のメッキ層は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、金（Ａｕ）またはこれらの合金を含む第１メッキ層と、前記第１メッキ層を覆い、スズ（Ｓｎ）を含む第２メッキ層とを含むことができる。
【0023】
前記第１被覆層は、絶縁性材料またはセラミック材料からなることができる。
【0024】
前記第２被覆層は、絶縁性材料またはセラミック材料からなることができる。
【発明の効果】
【0025】
実施形態による積層セラミックキャパシタによれば、セラミック本体の下部カバー層と外部電極との間に被覆層を形成することによって、外部電極を保護し、応力集中によるたわみクラックの生成を抑制することができる。
【0026】
また、実施形態による積層セラミックキャパシタによれば、セラミック本体の上部カバー層と外部電極との間に被覆層を形成することによって、外部電極を保護し、水分浸透による耐湿信頼性の低下を抑制することができる。
【図面の簡単な説明】
【0027】
【図1】一実施形態による積層セラミックキャパシタを概略的に示した斜視図である。
【図4】他の実施形態による積層セラミックキャパシタを示す部分断面図である。
【図7】他の実施形態による積層セラミックキャパシタを示す概略断面図である。
【発明を実施するための形態】
【0028】
以下、添付した図面を参照して本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように本発明の実施形態を詳しく説明する。図面において、本発明を明確に説明するために、説明上不要な部分は省略し、明細書全体にわたって同一または類似の構成要素については同一の参照符号を付した。また、添付図面において一部の構成要素は誇張される、省略される、または概略的に図示されており、各構成要素の大きさは実際の大きさを全面的に反映するのではない。
【0029】
添付した図面は、本明細書に開示された実施形態を容易に理解できるようにするためのものに過ぎず、添付した図面により本明細書に開示された技術的な思想が制限されず、本発明の思想および技術範囲に含まれる全ての変更、均等物又は代替物を含むものと理解されなければならない。
【0030】
第１、第２などのように序数を含む用語は、多様な構成要素を説明することに使用され得るが、前記構成要素は前記用語により限定されない。前記用語は一つの構成要素を他の構成要素から区別する目的のみで使用される。
【0031】
また、層、膜、領域、板などの部分が他の部分の「上」にあるという時、これは他の部分の「直上」にある場合だけでなく、その中間にまた他の部分がある場合も含む。反対に、ある部分が他の部分の「直上」にあるという時には中間にまた他の部分がないことを意味する。また、基準となる部分の「上」にあるということは、基準となる部分の上または下に位置することであり、必ずしも重力反対方向に向かって「上」に位置することを意味するのではない。
【0032】
明細書全体において、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品またはこれらを組み合わせたものが存在することを指定しようとするものであり、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品またはこれらを組み合わせたものの存在または付加可能性を予め排除しないものと理解されなければならない。したがって、ある部分がある構成要素を「含む」という時、これは特に反対になる記載がない限り、他の構成要素を除くのではなく、他の構成要素をさらに含むことができることを意味する。
【0033】
また、明細書全体において、「平面上」という時、これは対象部分を上方から見た時を意味し、「断面上」という時、これは対象部分を垂直に切断した断面を側方から見た時を意味する。
【0034】
また、明細書全体において、「連結される」という時、これは二つ以上の構成要素が直接的に連結されることだけを意味するのではなく、二つ以上の構成要素が他の構成要素を通じて間接的に連結されること、物理的に連結されることだけでなく、電気的に連結されること、または位置や機能により相異なる名称で称されたが一体であることを意味し得る。
【0035】
【0036】
【0037】
セラミック本体１２は、複数の誘電体層１２４を厚さ方向Ｔに積層した後に焼成して形成され得る。ここで、セラミック本体１２の互いに隣接する複数の誘電体層１２４のそれぞれは、互いに境界が不明確な状態で一体化され得る。セラミック本体１２は、互いに交差する方向に沿って予め設定されたサイズの長さ、幅、および厚さを有するほぼ六面体形状からなることができるが、本発明はこれに限定されるのではない。
【0038】
本実施形態では、説明の便宜のために、セラミック本体１２の誘電体層１２４が積層された厚さ方向Ｔの互いに向き合う両面をそれぞれ上面１６と下面１７と定義し、上面１６と下面１７を連結するセラミック本体１２の長さ方向Ｌの互いに向き合う両端部面をそれぞれ第１および第２端部面１２８、１２９と定義し、第１および第２端部面１２８、１２９と垂直に交差する幅方向Ｗの互いに向き合う面を第１および第２側面１２６、１２７と定義する。
【0039】
一方、セラミック本体１２内で最上部にある内部電極の上部に所定厚さの第１カバー層１２３が備えられ、最下部にある内部電極の下部に第２カバー層１２５が備えられ得る。第１カバー層１２３および第２カバー層１２５は、誘電体層１２４と同一の組成を有することができ、内部電極を含まない誘電体層をセラミック本体１２の最上部の内部電極の上部と最下部の内部電極の下部にそれぞれ１ケ以上積層して形成され得る。
【0040】
図２を参照すれば、本実施形態による積層セラミックキャパシタ１０は、アクティブ領域Ａとマージン領域Ｍを含む。
【0041】
アクティブ領域Ａは、複数の第１および第２内部電極２１、２２がセラミック本体１２の厚さ方向に沿って重なる領域であり、マージン領域Ｍは、アクティブ領域Ａとセラミック本体１２の両端部面１２８、１２９との間の領域である。
【0042】
誘電体層１２４は、高誘電率のセラミック材料を含むことができ、例えばＢａＴｉＯ３（チタン酸バリウム）系セラミック材料を含むことができるが、本発明はこれに限定されるのではない。ＢａＴｉＯ３系セラミック材料は、例えばＢａＴｉＯ３にＣａ（カルシウム）、Ｚｒ（ジルコニウム）などが一部固溶された（Ｂａ１－ｘＣａｘ）ＴｉＯ３、Ｂａ（Ｔｉ１－ｙＣａｙ）Ｏ３、（Ｂａ１－ｘＣａｘ）（Ｔｉ１－ｙＺｒｙ）Ｏ３またはＢａ（Ｔｉ１－ｙＺｒｙ）Ｏ３などがあるが、本発明はこれに限定されるのではない。
【0043】
また誘電体層１２４にはセラミック添加剤、有機溶剤、可塑剤、結合剤および分散剤のうちの一つ以上がさらに含まれ得る。セラミック添加剤は、例えば遷移金属酸化物または炭化物、希土類元素、マグネシウム（Ｍｇ）またはアルミニウム（Ａｌ）などであり得る。
【0044】
第１および第２外部電極１３、１４は、セラミック本体１２の長さ方向Ｌの両端部に配置され、第１接続電極１３０および第２接続電極１４０と第１および第２メッキ電極１８０、１９０を含むことができる。
【0045】
第１接続電極１３０および第２接続電極１４０は、複数の第１および第２内部電極２１、２２に接続される。第１接続電極１３０および第２接続電極１４０は、導電性金属（例えばニッケル（Ｎｉ））を含むペーストを印刷する方法で形成され得る。したがって第１接続電極１３０および第２接続電極１４０は、導電性金属以外に共材（ｓｉｎｔｅｒｉｎｇ ｉｎｈｉｂｉｔｏｒ）を含んでいる領域である。導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、金（Ａｕ）またはこれらの合金を含むことができるが、本発明はこれに限定されるのではない。
【0046】
第１接続電極１３０および第２接続電極１４０は、第１および第２接続部１３１、１４１、第１接続バンド部１３３、１４３および第２接続バンド部１３５、１４５をそれぞれ含む。
【0047】
第１および第２接続部１３１、１４１は、セラミック本体１２の長さ方向の第１および第２端部面１２８、１２９をそれぞれ覆い、第１および第２内部電極２１、２２の露出した端部とそれぞれ接続されて電気的に連結される部分である。
【0048】
第１接続バンド部１３３、１４３は、第１および第２接続部１３１、１４１からそれぞれ延長してセラミック本体１２の上面１６の一部と第１および第２側面１２６、１２７の一部をそれぞれ覆う部分である。
【0049】
第１接続バンド部１３３、１４３の長さＬ１は、マージン領域Ｍの長さＬ２より小さくてもよい。ここで第１接続バンド部１３３、１４３の長さＬ１は、セラミック本体１２の端部面またはその仮想の延長面と第１接続バンド部１３３、１４３の周縁のうちセラミック本体の端部面の反対側にある周縁との間の距離を意味し、マージン領域Ｍの長さＬ２は、セラミック本体１２の長さ方向に沿ったマージン領域Ｍの両端部間の距離を意味する。
【0050】
第２接続バンド部１３５、１４５は、第１および第２接続部１３１、１４１からそれぞれ延長してセラミック本体１２の下面１７の一部と第１および第２側面１２６、１２７の一部をそれぞれ覆う部分である。
【0051】
第２接続バンド部１３５、１４５の長さＬ３は、マージン領域Ｍの長さＬ２より小さくてもよい。ここで第２接続バンド部１３５、１４５の長さＬ３は、セラミック本体１２の端部面またはその仮想の延長面と、第２接続バンド部１３５、１４５の周縁のうちセラミック本体１２の端部面の反対側にある周縁との間の距離を意味し、マージン領域Ｍの長さＬ２は、セラミック本体１２の長さ方向に沿ったマージン領域Ｍの両端部間の距離を意味する。
【0052】
第１および第２メッキ電極１８０、１９０は、第１接続電極１３０および第２接続電極１４０とシード電極層１３７、１４７上に導電性金属をメッキして形成され得る。導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、金（Ａｕ）またはこれらの合金を含むことができるが、本発明はこれに限定されるのではない。
【0053】
第１および第２メッキ電極１８０、１９０は、第１および第２全面部１８１、１９１、第１メッキバンド部１８３、１９３および第２メッキバンド部１８５、１９５をそれぞれ含む。
【0054】
第１および第２全面部１８１、１９１は、第１接続電極１３０および第２接続電極１４０の第１および第２接続部１３１、１４１をそれぞれ覆う。導電性金属が第１接続電極１３０および第２接続電極１４０の第１および第２接続部１３１、１４１にメッキされてセラミック本体１２の長さ方向だけでなく厚さ方向にも成長して第１および第２全面部１８１、１９１を形成することができる。
【0055】
第１メッキ電極１８０の第１メッキバンド部１８３、１９３は、第１および第２全面部１８１、１９１からそれぞれ延長して第１接続電極１３０および第２接続電極１４０の第１接続バンド部１３３、１４３を覆う。
【0056】
第２メッキ電極１９０の第２メッキバンド部１８５、１９５は、第１および第２全面部１８１、１９１からそれぞれ延長して第１接続電極１３０および第２接続電極１４０の第２接続バンド部１３５、１４５を覆う。
【0057】
第１および第２メッキ電極１８０、１９０の第２メッキバンド部１８５、１９５の長さＬ４は、第１メッキバンド部１８３、１９３の長さＬ５より大きくてもよい。ここで、第１メッキバンド部１８３、１９３の長さＬ５は、セラミック本体１２の端部面またはその仮想の延長面と、第１メッキバンド部１８３、１９３の周縁のうちセラミック本体１２の端部面の反対側にある周縁との間の距離を意味し、第２メッキバンド部１８５、１９５の長さＬ４は、セラミック本体１２の端部面またはその仮想の延長面と、第２メッキバンド部１８５、１９５の周縁のうちセラミック本体１２の端部面の反対側にある周縁との間の距離を意味する。
【0058】
第１および第２メッキ電極１８０、１９０の第２メッキバンド部１８５、１９５とセラミック本体１２の下面１７との間にはシード（ｓｅｅｄ）電極層１３７、１４７が印刷されていてもよい。
【0059】
シード電極層１３７、１４７の長さＬ６は、マージン領域Ｍの長さＬ２より大きくてもよい。ここでシード電極層１３７、１４７の長さＬ６は、セラミック本体１２の端部面またはその仮想の延長面と、シード電極層１３７、１４７の周縁のうちセラミック本体の端部面の反対側にある周縁との間の距離を意味する。
【0060】
シード電極層１３７、１４７でセラミック本体１２の端部面に近い部分は第１接続電極１３０および第２接続電極１４０の第２接続バンド部１３５、１４５により覆われ、シード電極層１３７、１４７の残りの部分には導電性金属がメッキされる。つまり、シード電極層１３７、１４７の残りの部分は第１および第２メッキ電極１８０、１９０の第２メッキバンド部１８５、１９５により覆われる。
【0061】
第１接続電極１３０および第２接続電極１４０の第２接続バンド部１３５、１４５は、第１および第２メッキ電極１８０、１９０の第２メッキバンド部１８５、１９５により覆われるため、シード電極層１３７、１４７でセラミック本体１２の端部面に近い部分は第１接続電極１３０および第２接続電極１４０の第２接続バンド部１３５、１４５と第１および第２メッキ電極１８０、１９０の第２メッキバンド部１８５、１９５により順次に覆われる。したがって、この部分は第１および第２メッキ電極１８０、１９０の第２メッキバンド部１８５、１９５のみにより覆われた部分に比べてより厚くてもよい。
【0062】
シード電極層１３７、１４７は、導電性金属（例えばニッケル（Ｎｉ））を含むペースト（ｐａｓｔｅ）を印刷して焼成する方法で形成され得る。つまり、シード電極層１３７、１４７は、焼成電極層である。したがって、シード電極層１３７、１４７は、導電性金属以外に共材（ｓｉｎｔｅｒｉｎｇ ｉｎｈｉｂｉｔｏｒ）を含んでいる領域である。導電性金属をシード電極層１３７、１４７にメッキして第１および第２メッキ電極１８０、１９０の第２メッキバンド部１８５、１９５が形成され得る。第１および第２メッキ電極１８０、１９０の第２メッキバンド部１８５、１９５は、シード電極層１３７、１４７とは異なり導電性金属以外の成分はほとんど含まない領域である。
【0063】
セラミック本体１２はセラミック材質である反面、外部電極１３、１４は金属（例えばニッケル（Ｎｉ））材質であるため、焼成（ｓｉｎｔｅｒｉｎｇ）時にセラミックと金属との収縮率差によりセラミック本体１２に応力が集中する区域が発生して積層セラミックキャパシタを回路基板に実装する時、たわみクラック（ｆｌｅｘ ｃｒａｃｋ）が生成されることもある。
【0064】
本実施形態では、セラミック本体１２の下面１７に被覆層１５を形成することによってたわみクラックの発生を抑制する。これについては以下でより詳細に説明する。
【0065】
被覆層１５は、セラミック本体１２の下面１７に形成され得る。被覆層１５は、絶縁性材料またはセラミック材料からなることができる。例えば被覆層１５は、エポキシ樹脂およびチタン酸バリウム系材料、鉛複合ペロブスカイト系材料またはチタン酸ストロンチウム系材料を含むことができる。下面１７に形成された被覆層１５を以下では第１被覆層１５３と称する。
【0066】
第１被覆層１５３は、第２カバー層１２５と第１外部電極１３および第２外部電極１４との間に備えられる。具体的に、第１被覆層１５３は、セラミック本体１２の厚さ方向に沿った第２カバー層１２５の外周面と第１メッキ電極１８０の第２メッキバンド部１８５および第２メッキ電極１９０の第２メッキバンド部１９５との間の領域に備えられる。
【0067】
第１被覆層１５３の厚さ（ｔＢ）は、シード電極層１３７、１４７の厚さ（ｅＥ）と同じかそれより大きく、シード電極層１３７、１４７の厚さ（ｅＥ）と第１および第２メッキ電極１８０、１９０の第２メッキバンド部１８５、１９５の厚さ（ｅＢ）との合計（ｅＢ＋ｅＥ）と同じかそれより小さくてもよい。シード電極層１３７、１４７の厚さ（ｅＥ）は、０ｕｍより大きいため、０ｕｍ＜ｅＥ＝＜ｔＢ＝＜ｅＴ＋ｅＥであり得る。
【0068】
第１被覆層１５３の厚さ（ｔＢ）がシード電極層１３７、１４７の厚さ（ｅＥ）より小さければ、第２メッキバンド部１８５、１９５とセラミック本体１２の継ぎ目部分の離隔を良好にカバーし難い。
【0069】
第１被覆層１５３の厚さ（ｔＢ）がシード電極層１３７、１４７の厚さ（ｅＥ）と第２メッキバンド部１８５、１９５の厚さ（ｅＢ）との合計（ｅＴ＋ｅＥ）より大きければ、第１被覆層１５３が第２メッキバンド部１８５、１９５を覆うことができる。この場合、積層セラミックキャパシタ１０の全体厚さＴが増加するため、セラミック本体１２の体積割当量が減少して容量損失が発生することがある。
【0070】
ここで第１被覆層１５３の厚さ（ｔＢ）は、セラミック本体１２の厚さ方向に沿った第２カバー層１２５の外周面とセラミック本体１２の厚さ方向に沿った第１被覆層１５３の外周面との間の距離を意味する。また、シード電極層１３７、１４７の厚さ（ｅＥ）は、セラミック本体１２の厚さ方向に沿った第２カバー層１２５の外周面とセラミック本体１２の厚さ方向に沿ったシード電極層１３７、１４７の外周面との間の距離を意味する。また、第２メッキバンド部１８５、１９５の厚さ（ｅＢ）は、セラミック本体１２の厚さ方向に沿ったシード電極層１３７、１４７の外周面と、セラミック本体の厚さ方向に沿った第２メッキバンド部１８５、１９５の外周面との間の距離を意味する。
【0071】
第２メッキバンド部１８５、１９５の厚さ（ｅＢ）は、３ｕｍより大きく、第１および第２メッキ電極１８０、１９０の全面部１８１、１９１の厚さ（ｅＬ）と同じかそれより小さくてもよい。つまり、３ｕｍ＜ｅＢ＝＜ｅＬであり得る。
【0072】
第２メッキバンド部１８５、１９５の厚さ（ｅＢ）が３ｕｍより小さければメッキ工程で導電性金属が均一な厚さにメッキされず、メッキ層のカバレッジ（ｃｏｖｅｒａｇｅ）が十分でないこともある。
【0073】
第２メッキバンド部１８５、１９５の厚さ（ｅＢ）が第１および第２メッキ電極１８０、１９０の全面部１８１、１９１の厚さ（ｅＬ）より大きければ積層セラミックキャパシタ１０の全体厚さＴが増加するため、セラミック本体１２の体積割当量が減少して容量損失が発生することがある。
【0074】
第１接続電極１３０および第２接続電極１４０の接続部１３１、１４１は、銅（Ｃｕ）を含む焼成層であり得る。つまり、銅（Ｃｕ）からなる焼成層上に導電性金属がメッキされて第１および第２メッキ電極１８０、１９０の全面部１８１、１９１を形成することができる。
【0075】
全面部１８１、１９１の厚さ（ｅＬ）は、第２メッキバンド部１８５、１９５の厚さ（ｅＴ）より大きくてもよい。つまり、第１および第２メッキ電極１８０、１９０の全面部１８１、１９１は、シード電極層１３７、１４７の上に形成される第２メッキバンド部１８５、１９５より厚く形成され得る。シード電極層１３７、１４７は、製造工法上、中間酸化過程を経るため、このような厚さ差が生じることがある。
【0076】
図４は他の実施形態による積層セラミックキャパシタを示す部分断面図である。
【0077】
図４を参照すれば、第１メッキ電極１８０は、複数のメッキ層を含むことができる。つまり、第１メッキ電極１８０は、第１メッキ層１８８と第２メッキ層１８９を含むことができる。第１メッキ層１８８は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、金（Ａｕ）またはこれらの合金を含むことができる。第２メッキ層１８９は、スズ（Ｓｎ）を含むことができ、第１メッキ層１８８を覆う。第１メッキ層１８８と第２メッキ層１８９との間にはまた他のメッキ層が備えられることもできる。例えば、メッキ電極１８０は、ニッケル（Ｎｉ）、銅（Ｃｕ）、ニッケル／銅（Ｎｉ／Ｃｕ）、パラジウム／ニッケル（Ｐｄ／Ｎｉ）、パラジウム／ニッケル／銅（Ｐｄ／Ｎｉ／Ｃｕ）、銅／ニッケル／銅（Ｃｕ／Ｎｉ／Ｃｕ）形態の組み合わせからなることができる。
【0078】
場合によっては、最外側メッキ層をスズ（Ｓｎ）から構成することもできる。スズメッキ層は、相対的に低い溶融点を有するため、第１および第２外部電極１３、１４の基板実装の容易性を向上させることができる。
【0079】
一般的に、スズメッキ層は、スズ（Ｓｎ）－銅（Ｃｕ）－銀（Ａｇ）合金ペーストを含むはんだ（ｓｏｌｄｅｒ）を通じて基板上の電極パッドに結合され得る。つまり、スズメッキ層は、熱処理（ｒｅｆｌｏｗ）工程時にはんだと互いに溶融して結合され得る。
【0080】
第２メッキ電極１９０は、複数のメッキ層を含むことができる。つまり、第２メッキ電極１９０は、第１メッキ層１９８と第２メッキ層１９９を含むことができる。第１メッキ層１９８は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、金（Ａｕ）またはこれらの合金を含むことができる。第２メッキ層１９９は、スズ（Ｓｎ）を含むことができ、第１メッキ層１９８を覆う。第１メッキ層１９８と第２メッキ層１９９との間にはまた他のメッキ層が備えられることもできる。例えば、メッキ電極１８０は、ニッケル（Ｎｉ）、銅（Ｃｕ）、ニッケル／銅（Ｎｉ／Ｃｕ）、パラジウム／ニッケル（Ｐｄ／Ｎｉ）、パラジウム／ニッケル／銅（Ｐｄ／Ｎｉ／Ｃｕ）、銅／ニッケル（銅（Ｃｕ／Ｎｉ／Ｃｕ）形態の組み合わせからなることができる。
【0081】
場合によっては、最外側メッキ層をスズ（Ｓｎ）から構成することもできる。スズメッキ層は、相対的に低い溶融点を有するため、第１および第２外部電極１３、１４の基板実装の容易性を向上させることができる。
【0082】
一般的に、スズメッキ層は、スズ（Ｓｎ）－銅（Ｃｕ）－銀（Ａｇ）合金ペーストを含むはんだ（ｓｏｌｄｅｒ）を通じて基板上の電極パッドに結合され得る。つまり、スズメッキ層は、熱処理（ｒｅｆｌｏｗ）工程時にはんだと互いに溶融して結合され得る。
【0083】
【0084】
図５および図６を参照すれば、積層セラミックキャパシタ１０は、回路基板２００の上面に備えられた第１および第２電極パッド２１１、２１３に導電性接合部材２１５を通じて連結される。つまり、積層セラミックキャパシタ１０は、回路基板２００上で第１および第２電極パッド２１１、２１３を通じて実装され得る。
【0085】
第１および第２電極パッド２１１、２１３は、回路基板２００の上面で互いに離隔して配置され得る。積層セラミックキャパシタ１０の第１および第２外部電極１３、１４の第２メッキバンド部１８５、１９５は、第１および第２電極パッド２１１、２１３と接触するように配置された状態で導電性接合部材２１５を利用して回路基板２００に固定され得る。一方、第１および第２外部電極１３、１４の全面部１８１、１９１にも導電性接合部材２１５が覆われ得る。そのために、積層セラミックキャパシタ１０は、回路基板２００の第１および第２電極パッド２１１、２１３に電気的に接続され得る。導電性接合部材２１５は、一例としてはんだ（ｓｏｌｄｅｒ）を含むことができる。
【0086】
本実施形態で積層セラミックキャパシタ１０の第１および第２外部電極１３、１４のそれぞれは、導電性接合部材２１５により第１および第２電極パッド２１１、２１３に固定されることによって回路基板２００に実装される。
【0087】
一般的な積層セラミックキャパシタを回路基板に実装する時、基板がたわむと外部電極のバンド部端部に応力が集中されることによってたわみクラック（ｆｌｅｘ ｃｒａｃｋ）が発生して伝播することがある。本実施形態では実装時に応力が集中する部位に被覆層を配置することによってたわみクラックの発生を抑制することができる。つまり、本実施形態によれば、積層セラミックキャパシタ１０を回路基板２００に実装する時、基板がたわみながらバンド部１８５、１９５の端部に応力が集中しても被覆層が存在するため、応力に対する抵抗が大きい。したがって、本実施形態によれば、たわみクラックの発生が防止され得る。
【0088】
本実施形態による積層セラミックキャパシタとは異なり、被覆層が備えられていない場合には、積層セラミックキャパシタを回路基板に実装する時に基板にたわみが発生すると外部電極のバンド部の端部に応力が集中して破壊が進められ、結果的にたわみクラックが発生することがある。
【0089】
図７はまた他の実施形態による積層セラミックキャパシタを示す概略断面図である。
【0090】
図７を参照すれば、積層セラミックキャパシタは、第１被覆層１５３と第２被覆層１５５を含む。第１被覆層１５３は、前述した実施形態に開示されたものと同一であるため、それに関する説明は省略する。
【0091】
第２被覆層１５５は、セラミック本体１２の上面１６に形成され得、第１被覆層１５３と同様に絶縁性材料またはセラミック材料からなることができる。
【0092】
第２被覆層１５５は、第１カバー層１２３と第１外部電極１３および第２外部電極１４との間に備えられる。具体的に、第２被覆層１５５は、セラミック本体１２の厚さ方向に沿った第１カバー層１２３の外周面と第１メッキ電極１８０の第１メッキバンド部１８３および第２メッキ電極１９０の第２メッキバンド部１９３との間の領域に備えられる。
【0093】
第２被覆層１５５は、第１および第２メッキ電極１８０、１９０の第１メッキバンド部１８３、１９３より高く形成されない。
【0094】
つまり、第２被覆層１５５の厚さ（ｔＴ）は、第１および第２メッキ電極１８０、１９０の第１メッキバンド部１８３、１９３の厚さ（ｅＴ）と第１接続電極１３０および第２接続電極１４０の第１接続バンド部１３３、１４３の厚さ（ｅＣ）との合計（ｅＴ＋ｅＣ）と同じかそれより小さくてもよい。
【0095】
ここで第２被覆層１５５の厚さ（ｔＴ）は、セラミック本体１２の厚さ方向に沿った第１カバー層１２３の外周面とセラミック本体１２の厚さ方向に沿った第２被覆層１５５の外周面との間の距離を意味する。また、第１接続バンド部１３３、１４３の厚さ（ｅｃ）は、セラミック本体１２の厚さ方向に沿った第１カバー層１２３の外周面とセラミック本体の厚さ方向に沿った第１接続バンド部１３３、１４３の外周面との間の距離を意味する。また、第１メッキバンド部１８３、１９３の厚さ（ｅＴ）は、セラミック本体１２の厚さ方向に沿った第１接続バンド部１３３、１４３の外周面とセラミック本体の厚さ方向に沿った第１メッキバンド部１８３、１９３の外周面との間の距離を意味する。
【0096】
言い換えると、第２被覆層１５５の厚さ（ｔＴ）は、セラミックキャパシタ１０の全体厚さＴでセラミック本体１２の上面１６の高さ（ｔｃ）を引いた値と同じかそれより小さくてもよい。つまり、０ｕｍ＜ｔＴ＝＜Ｔ－ｔｃであり得る。
【0097】
第２被覆層１５５が第１および第２メッキ電極１８０、１９０の第１バンド部１８３、１９３より高く形成されると積層セラミックキャパシタ１０の全体厚さ（Ｔ＝ｔＴ＋ｔｃ）が増加するため、セラミック本体１２の体積割当量が減少して容量損失が発生することがある。
【0098】
このように本実施形態による積層セラミックキャパシタは、セラミック本体１２の上面１６に第２被覆層１５５を備え、第２被覆層１５５が第１および第２外部電極１３、１４のバンド部１８３、１９３より高く形成されない。したがって、本実施形態による積層セラミックキャパシタによれば、第１および第２外部電極１３、１４のバンド部１８３、１９３が突出しないようにしたり最小限に突出するようにして平坦度を高めることによって欠陥発生を防止し、耐湿信頼性を向上させることができる。
【0099】
以上を通じて本発明の好ましい実施形態について説明したが、本発明はこれに限定されるのではなく、特許請求の範囲と発明の説明および添付した図面の範囲内で多様に変形して実施することが可能であり、これも本発明の範囲に属することは当然である。
【符号の説明】
【0100】
１０：積層セラミックキャパシタ、１２：セラミック本体、１３、１４：外部電極、１３０：第１接続電極、１４０：第２接続電極、１３１、１４１：接続部、１３３、１４３：第１接続バンド部、１３５、１４５：第２接続バンド部、１３７、１４７：シード電極層、１８０：第１メッキ電極、１９０：第２メッキ電極、１８１、１９１：全面部、１８３、１９３：第１メッキバンド部、１８５、１９５：第２メッキバンド部、１８８：第１メッキ層、１８９：第２メッキ層、１５：被覆層、１５３：第１被覆層、１５５：第２被覆層、１６：上面、１７：下面、２１、２２：内部電極、１２３：第１カバー層、１２４：誘電体層、１２５：第２カバー層
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
