特開 2024-129885 ソースドライバ及び表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024129885

(43)【公開日】2024-09-30

(54)【発明の名称】ソースドライバ及び表示装置

(51)【国際特許分類】

   G09G 3/36 20060101AFI20240920BHJP

   G09G 3/20 20060101ALI20240920BHJP

   G02F 1/133 20060101ALI20240920BHJP

【ＦＩ】

G09G3/36

G09G3/20 623R

G09G3/20 624D

G09G3/20 624E

G09G3/20 612G

G09G3/20 623D

G09G3/20 623C

G09G3/20 670D

G09G3/20 612E

G09G3/20 621F

G09G3/20 641C

G09G3/20 611A

G09G3/20 670M

G02F1/133 550

G02F1/133 520

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2023039255

(22)【出願日】2023-03-14

(71)【出願人】

【識別番号】320012037

【氏名又は名称】ラピステクノロジー株式会社

(74)【代理人】

【識別番号】110001025

【氏名又は名称】弁理士法人レクスト国際特許事務所

(72)【発明者】

【氏名】重田 賢一

【テーマコード（参考）】

2H193

5C006

5C080

【Ｆターム（参考）】

2H193ZA04

2H193ZE38

2H193ZE40

2H193ZF01

2H193ZF51

5C006AA16

5C006AC24

5C006AC27

5C006AF25

5C006AF33

5C006AF43

5C006AF44

5C006AF64

5C006AF65

5C006AF67

5C006AF68

5C006AF69

5C006AF83

5C006BB16

5C006BC03

5C006BC12

5C006BC16

5C006BC23

5C006BC24

5C006BF04

5C006BF16

5C006BF24

5C006BF25

5C006BF42

5C006FA14

5C006FA23

5C006FA37

5C006FA47

5C006FA51

5C080AA10

5C080BB05

5C080DD06

5C080DD08

5C080DD12

5C080DD24

5C080DD26

5C080DD27

5C080EE29

5C080FF03

5C080FF11

5C080JJ02

5C080JJ07

(57)【要約】      （修正有）

【課題】共通電圧ラインの共通電圧を素早くチャージシェアライン又は第１電源ラインを介して引き抜くことができるソースドライバを提供する。
【解決手段】ソースドライバ１２０は、出力ラインＯＬ同士を接続可能なチャージシェアスイッチＣＳＳＷを有するチャージシェアラインＣＳと、共通電圧電極に接続される共通電圧ラインＶＣＬと、第１電圧を供給する第１電源ラインＶＤＬと、チャージシェアラインＣＳ及び共通電圧ラインＶＣＬと第１電源ラインＶＤＬとを接続可能なスイッチ部と、第１電源ラインからの第１電圧の供給の停止を検知する電源オフ検知回路ＶＤＯＦＦＤを有し、電源オフ検知回路ＶＤＯＦＦＤが第１電源ラインＶＤＬのオフを検知する際に、チャージシェアラインＣＳにより複数のソース線ＳＬ同士を短絡させかつスイッチ部によりチャージシェアラインＣＳ及び共通電圧ラインＶＣＬと第１電源ラインＶＤＬとを接続する制御部ＰＷＣと、を有する。
【選択図】図５

【特許請求の範囲】

【請求項1】

映像信号に基づき複数の画素にそれぞれ対応した複数の画素駆動電圧を表示デバイスの複数のソース線のそれぞれに供給する複数の出力アンプを有するソースドライバであって、
前記複数の出力アンプの画素駆動電圧を出力する出力ライン同士を接続可能に設けられたチャージシェアスイッチを有するチャージシェアラインと、
前記表示デバイスの共通電圧電極に接続される共通電圧ラインと、
第１電圧を供給する第１電源ラインと、
前記チャージシェアライン及び前記共通電圧ラインと前記第１電源ラインとを接続可能に設けられたスイッチ部と、
前記第１電源ラインからの前記第１電圧の供給の停止を検知する電源オフ検知回路を有し、前記電源オフ検知回路が前記第１電源ラインのオフを検知する際に、前記チャージシェアラインにより前記複数のソース線同士を短絡させかつ前記スイッチ部により前記チャージシェアライン及び前記共通電圧ラインと前記第１電源ラインとを接続する制御部と、
を有することを特徴とするソースドライバ。

【請求項2】

接地電位に接続された接地ラインを更に有し、
前記スイッチ部は、更に前記チャージシェアライン及び前記共通電圧ラインと前記接地ラインとを接続可能に構成されており、
前記制御部は、前記電源オフ検知回路が前記第１電源ラインのオフを検知する際に、前記スイッチ部により前記チャージシェアライン及び前記共通電圧ラインを前記接地ラインに接続する
ことを特徴とする請求項１に記載のソースドライバ。

【請求項3】

前記スイッチ部は、前記共通電圧ラインを前記接地ラインに接続可能な第１スイッチと、前記チャージシェアラインを前記共通電圧ラインに接続可能な第２スイッチと、前記第１電源ラインを前記共通電圧ラインに接続可能な第３スイッチを含む
ことを特徴とする請求項２に記載のソースドライバ。

【請求項4】

第２電圧を供給する第２電源ラインを更に有し、
前記スイッチ部は、前記第２電源ラインを前記共通電圧ラインに接続可能な第４スイッチを更に有し、
前記制御部は、前記第２電源ラインからの前記第２電圧の供給の停止を検知する第２電圧電源オフ検知回路を有し、前記第２電圧電源オフ検知回路が前記第２電源ラインのオフを検知する際に、前記第２電源ラインを前記共通電圧ラインに接続する
ことを特徴とする請求項３に記載のソースドライバ。

【請求項5】

表示デバイスと、映像信号に基づき複数の画素にそれぞれ対応した複数の画素駆動電圧を前記表示デバイスの複数のソース線のそれぞれに供給する複数の出力アンプを有するソースドライバとを有する表示装置であって、
前記ソースドライバは、
前記複数の出力アンプの画素駆動電圧を出力する出力ライン同士を接続可能に設けられたチャージシェアスイッチを有するチャージシェアラインと、
前記表示デバイスの共通電圧電極に接続される共通電圧ラインと、
第１電圧を供給する第１電源ラインと、
前記チャージシェアライン及び前記共通電圧ラインと前記第１電源ラインとを接続可能に設けられたスイッチ部と、
前記第１電源ラインからの前記第１電圧の供給の停止を検知する電源オフ検知回路を有し、前記電源オフ検知回路が前記第１電源ラインのオフを検知する際に、前記チャージシェアラインにより前記複数のソース線同士を短絡させかつ前記スイッチ部により前記チャージシェアライン及び前記共通電圧ラインと前記第１電源ラインとを接続する制御部と、
を有することを特徴とする表示装置。

【請求項6】

前記ソースドライバは、接地電位に接続された接地ラインを更に有し、
前記スイッチ部は、更に前記チャージシェアライン及び前記共通電圧ラインと前記接地ラインとを接続可能に構成されており、
前記制御部は、前記電源オフ検知回路が前記第１電源ラインのオフを検知する際に、前記スイッチ部により前記チャージシェアライン及び前記共通電圧ラインを前記接地ラインに接続する
ことを特徴とする請求項５に記載の表示装置。

【請求項7】

前記スイッチ部は、前記共通電圧ラインを前記接地ラインに接続可能な第１スイッチと、前記チャージシェアラインを前記共通電圧ラインに接続可能な第２スイッチと、前記第１電源ラインを前記共通電圧ラインに接続可能な第３スイッチを含む
ことを特徴とする請求項６に記載の表示装置。

【請求項8】

前記ソースドライバは、第２電圧を供給する第２電源ラインを更に有し、
前記スイッチ部は、前記第２電源ラインを前記共通電圧ラインに接続可能な第４スイッチを更に有し、
前記制御部は、前記第２電源ラインからの前記第２電圧の供給の停止を検知する第２電圧電源オフ検知回路を有し、前記第２電圧電源オフ検知回路が前記第２電源ラインのオフを検知する際に、前記第２電源ラインを前記共通電圧ラインに接続する
ことを特徴とする請求項７に記載の表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ソースドライバ及び表示装置に関する。

【背景技術】

【0002】

一般的に、ＴＦＴ液晶（Thin Film Transistor Liquid Crystal）表示装置パネルの大型化により、薄膜トランジスタの画素容量が増加している。画素容量の増加に伴い、電源オフ時に画素に書き込んだ電荷がすぐに抜けず、表示パネルの画面ちらつきがでてしまう。

【0003】

特許文献１は、液晶表示装置において、電源電圧の供給停止時に液晶画面への乱れを抑制するために、全画面に白の書き込みを行った後に画素電圧や共通電圧における電源供給を順次に停止する技術を開示している。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００２－１４９１２０号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、特許文献１は、液晶表示装置における画素電圧や共通電圧を供給する基本構成を開示する一方、共通電圧（ＶＣＯＭ電圧）がプリント回路基板上でつながり各ソースドライバによりＶＣＯＭ電圧を抜いている技術ではないので、共通電圧の立下り速度（ターンオフ時間ｔｏｆｆ）が十分短くならないという課題があった。

【0006】

本発明は、以上の点に鑑みなされたものであり、共通電圧ラインの共通電圧を素早くチャージシェアライン又は第１電源ラインを介して引き抜くことができるソースドライバ及び表示装置を提供することを目的の一例とする。

【課題を解決するための手段】

【0007】

本発明のソースドライバは、映像信号に基づき複数の画素にそれぞれ対応した複数の画素駆動電圧を表示デバイスの複数のソース線のそれぞれに供給する複数の出力アンプを有するソースドライバであって、
前記複数の出力アンプの画素駆動電圧を出力する出力ライン同士を接続可能に設けられたチャージシェアスイッチを有するチャージシェアラインと、
前記表示デバイスの共通電圧電極に接続される共通電圧ラインと、
第１電圧を供給する第１電源ラインと、
前記チャージシェアライン及び前記共通電圧ラインと前記第１電源ラインとを接続可能に設けられたスイッチ部と、
前記第１電源ラインからの前記第１電圧の供給の停止を検知する電源オフ検知回路を有し、前記電源オフ検知回路が前記第１電源ラインのオフを検知する際に、前記チャージシェアラインにより前記複数のソース線同士を短絡させかつ前記スイッチ部により前記チャージシェアライン及び前記共通電圧ラインと前記第１電源ラインとを接続する制御部と、
を有することを特徴とする。

【0008】

本発明の表示装置は、表示デバイスと、映像信号に基づき複数の画素にそれぞれ対応した複数の画素駆動電圧を前記表示デバイスの複数のソース線のそれぞれに供給する複数の出力アンプを有するソースドライバとを有する表示装置であって、
前記ソースドライバは、
前記複数の出力アンプの画素駆動電圧を出力する出力ライン同士を接続可能に設けられたチャージシェアスイッチを有するチャージシェアラインと、
前記表示デバイスの共通電圧電極に接続される共通電圧ラインと、
第１電圧を供給する第１電源ラインと、
前記チャージシェアライン及び前記共通電圧ラインと前記第１電源ラインとを接続可能に設けられたスイッチ部と、
前記第１電源ラインからの前記第１電圧の供給の停止を検知する電源オフ検知回路を有し、前記電源オフ検知回路が前記第１電源ラインのオフを検知する際に、前記チャージシェアラインにより前記複数のソース線同士を短絡させかつ前記スイッチ部により前記チャージシェアライン及び前記共通電圧ラインと前記第１電源ラインとを接続する制御部と、
を有することを特徴とする。

【発明の効果】

【0009】

本発明によれば、共通電圧ラインの共通電圧を素早くチャージシェアライン又は第１電源ラインを介して引き抜くことができるので電源オフ時に画面ちらつきを素早く抑えられるという効果が得られる。

【図面の簡単な説明】

【0010】

【図1】本発明の実施形態の表示装置の構成を示すブロック図である。

【図2】実施形態の表示装置の表示パネルの複数の画素部の内の１つの画素部の構造を概略的に表す図である。

【図3】実施形態の表示装置のソースドライバ内部の構成の一部を示すブロック図である。

【図4】本発明の実施例１のソースドライバ内部構成を示すブロック図である。

【図5】本発明の実施例２のソースドライバ内部構成を示すブロック図である。

【図6】本発明の実施例３のソースドライバ内部構成を示すブロック図である。

【図7】本発明の実施例１のソースドライバの電源オフの動作を示すフローチャートである。

【図8】本発明の実施例２のソースドライバの電源オフの動作を示すフローチャートである。

【図9】本発明の実施例３のソースドライバの電源オフの動作を示すフローチャートである。

【発明を実施するための形態】

【0011】

以下、図面を参照しつつ本発明の実施形態及び実施例のソースドライバ及び表示装置について説明する。なお、実施形態及び実施例において、実質的に同一の機能及び構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

【0012】

（実施形態の説明）
図１は、本発明の実施形態の表示装置１０の構成を示すブロック図である。表示装置１０は、アクティブマトリクス駆動方式の液晶表示装置である。表示装置１０は、タイミングコントローラ１００、ゲートドライバ１１０、ソースドライバ１２０－１～１２０－ｐ、表示パネル１５０（表示デバイス）及び電源部１６０を含む。なお、ソースドライバ１２０－１～１２０－ｐのうちの１つを単にソースドライバ１２０とも、称する。

【0013】

電源部１６０は、デジタル電圧ＶＤＤ（第１電圧）、アナログ電圧ＡＶＤＤ（第２電圧）、ＶＣＯＭ（共通電圧）及び接地電位（ＧＮＤ）を、適宜、タイミングコントローラ１００、ゲートドライバ１１０、ソースドライバ１２０－１～１２０－ｐ及び表示パネル１５０に供給する。

【0014】

表示パネル１５０は、その基板主面に２次元画面の水平方向に伸張するゲート線ＧＬ１～ＧＬｎ（ｎは２以上の整数）と、２次元画面の垂直方向に伸張するソース線ＳＬ１～ＳＬｍ（ｍは２以上の整数）とが交叉して配置されて構成される。ソースドライバ１２０－１～１２０－ｐは、それぞれ所定のソース線数毎に設けられており、ｐ個（ｐは１より大の整数）のソースドライバ全体で表示パネル１５０のソース線ＳＬ１～ＳＬｍを駆動する。ゲートドライバ１１０は、ゲート線ＧＬ１～ＧＬｎを駆動する。なお、ゲート線ＧＬ１～ＧＬｎのうちの１つを単にゲート線ＧＬとも、また、ソース線ＳＬ１～ＳＬｍうちの１つを単にソース線ＳＬとも、称する。

【0015】

複数の画素部Ｐｘ１１～Ｐｘｎｍは、それぞれゲート線ＧＬ１～ＧＬｎ及びソース線ＳＬ１～ＳＬｍの交差部に設けられマトリクス状に配置されている。なお、画素部Ｐｘ１１～Ｐｘｎｍのうちの１つを単に画素部Ｐｘとも称する。

【0016】

図２は、表示装置１０の表示パネル１５０の複数の画素部Ｐｘ１１～Ｐｘｎｍの内の１つの画素部Ｐｘの構造を概略的に表す図である。

【0017】

図２に示すように、画素部Ｐｘは、互いに積層されている画素電極Ｃ１、液晶層Ｃ２及び対向基板電極Ｃ３と、オンオフスイッチの画素スイッチＴＲとしての例えばｎＭＯＳトランジスタと、を含む。

【0018】

画素電極Ｃ１は、画素部Ｐｘ１１～Ｐｘｎｍ毎に独立して設けられた透明電極であり、対向基板電極Ｃ３は、表示パネル１５０の全面に亘る単一の透明電極である。画素スイッチＴＲの制御端子はゲート線ＧＬに接続されており、そのソース端子はソース線ＳＬに接続されている。更に、画素スイッチＴＲのドレイン端子は画素電極Ｃ１に接続されている。対向基板電極Ｃ３には共通電圧としての対向基板電圧（共通電圧ＶＣＯＭ）が印加されている。

【0019】

図１に示すように、複数の画素部Ｐｘ１１～Ｐｘｎｍの画素スイッチＴＲの各々は、ゲートドライバ１１０から供給されるゲート信号Ｖｇ１～Ｖｇｎに応じてオン又はオフに制御される。

【0020】

画素部Ｐｘ１１～Ｐｘｎｍは、ソースドライバ１２０から映像データに対応した複数の画素駆動電圧（階調電圧）の供給を受ける。具体的には、ソースドライバ１２０から駆動電圧信号Ｄｖ１～Ｄｖｍがソース線ＳＬ１～ＳＬｍに出力され、画素部Ｐｘ１１～Ｐｘｎｍの画素スイッチＴＲがそれぞれオンのときに、駆動電圧信号Ｄｖ１～Ｄｖｍが画素部Ｐｘ１１～Ｐｘｎｍに印加される。これにより、画素部Ｐｘ１１～Ｐｘｎｍの各々の画素電極が充電され、輝度が制御される。

【0021】

表示装置１０が液晶表示装置である場合、画素部Ｐｘ１１～Ｐｘｎｍの各々は、画素スイッチＴＲを介してソース線ＳＬ１～ＳＬｍに接続される透明電極と、半導体基板に対向して設けられ且つパネル面全体に１つの透明な共通電極（共通電圧電極）が形成された対向基板との間に封入された液晶と、を含む。表示装置内部のバックライトに対して、画素部Ｐｘ１１～Ｐｘｎｍに印加された駆動電圧（階調電圧）と対向基板電圧との電位差に応じて液晶の透過率が変化することにより、表示が行われる。

【0022】

タイミングコントローラ１００は、映像データＶＳに基づき各画素の輝度レベルを例えば８ビットの２５６段階の輝度階調で表す画素データ片の系列（シリアル信号）を生成する。また、タイミングコントローラ１００は、同期信号ＳＳに基づいて、一定のクロック周期を有する埋め込みクロック方式のクロック信号ＣＬＫを生成する。タイミングコントローラ１００は、画素データ片の系列とクロック信号ＣＬＫとを一体化したシリアル信号である映像データ信号ＶＤＳを生成し、ソースドライバ１２０に供給して映像データの表示制御を行う。映像データ信号ＶＤＳは、所定数のソース線毎に伝送路の数に応じてシリアル化された映像データ信号として構成されている。

【0023】

本実施形態では、各々がｍ個（ｍチャネル）の画素データ片からなるｎ個の画素データ片群がシリアルに連続することにより、１フレーム分の映像データ信号ＶＤＳが構成されている。ｎ個の画素データ片群の各々は、それぞれ１水平走査ライン（すなわち、ゲート線ＧＬ１～ＧＬｎの各々）上の画素を供給対象とする階調電圧に対応する画素データ片からなる画素データ片群である。ソースドライバ１２０の動作により、ｍ×ｎ個の画素データ片に基づいて、ｎ×ｍ個の画素部（すなわち、画素部Ｐｘ１１～Ｐｘｎｍ）を供給対象とする駆動電圧信号Ｄｖ１～Ｄｖｍがソース線ＳＬ１～ＳＬｍを介して印加される。

【0024】

また、タイミングコントローラ１００は、同期信号ＳＳに基づいて、映像データ信号ＶＤＳ（映像信号）の１フレーム毎のタイミングを示すフレーム同期信号ＦＳを生成し、ソースドライバ１２０－１～１２０－ｐに供給する。

【0025】

また、タイミングコントローラ１００は、同期信号ＳＳに基づいて、ゲートドライバ１１０の動作タイミングを制御するゲート制御信号ＧＳを生成し、ゲートドライバ１１０に供給する。

【0026】

ゲートドライバ１１０は、タイミングコントローラ１００からゲート制御信号ＧＳの供給を受け、ゲート制御信号ＧＳに含まれるクロックタイミングに基づいて、ゲート信号Ｖｇ１～Ｖｇｎを順次ゲート線ＧＬ１～ＧＬｎに供給する。ゲート信号Ｖｇ１～Ｖｇｎの供給により、画素行毎に画素部Ｐｘ１１～Ｐｘｎｍが選択される。そして、選択された画素部に対して、ソースドライバ１２０から駆動電圧信号Ｄｖ１～Ｄｖｍが印加されることにより、複数の画素部Ｐｘ１１～Ｐｘｎｍの画素電極への階調電圧の書き込みが行われる。

【0027】

換言すると、ゲートドライバ１１０の動作により、ゲート線の伸長方向に沿って（すなわち、横一列に）配置されたｍ個の画素部が、駆動電圧信号Ｇｖ１～Ｇｖｍの供給対象として選択される。ソースドライバ１２０は、選択された横一列の画素部に対して駆動電圧信号Ｇｖ１～Ｇｖｍを印加し、電圧に応じた色を表示させる。駆動電圧信号Ｇｖ１～Ｇｖｍの供給対象として選択される横一列分の画素部を選択的に切り替えながら、ソース線の伸長方向（すなわち、縦方向）に繰り返すことにより、１フレーム分の画面表示が行われる。

【0028】

ソースドライバ１２０－１～１２０－ｐは、タイミングコントローラ１００から映像データ信号ＶＤＳの供給を受け、映像データ信号ＶＤＳに示される階調数に応じた多値レベルの階調電圧に対応する駆動電圧信号Ｄｖ１～Ｄｖｍを生成し、ソース線ＳＬ１～ＳＬｍを介して画素部Ｐｘ１１～Ｐｘｎｍに印加する。なお、以下の説明では、駆動電圧信号Ｄｖ１～Ｄｖｍを階調電圧信号Ｄｖ１～Ｄｖｍとも称する。また、階調電圧信号Ｄｖ１～Ｄｖｍのうちの１つを単に階調電圧信号Ｄｖとも称する。

【0029】

ソースドライバ１２０－１～１２０－ｐは、ソース線ＳＬ１～ＳＬｍを分割した所定数のソース線毎に設けられている。各ソースドライバが駆動するソース線の本数は、当該ソースドライバの出力チャネル数に対応している。ソースドライバ１２０－１～１２０－ｐの各々は、互いに異なる半導体ＩＣ（Integrated Circuit）チップに形成されている。

【0030】

ソースドライバ１２０－１～１２０－ｐの各々は、共通する構成を有している。以下の説明では、かかる共通の構成を説明する際、ソースドライバ１２０－１～１２０－ｐを総称して単に「ソースドライバ１２０」とも称する。

【0031】

図３は、図１に示すソースドライバ１２０－１の内部構成を示すブロック図である。ソースドライバ１２０は、データラッチ部１２１、階調電圧変換部１２２及び出力部１２３を有する。

【0032】

データラッチ部１２１は、タイミングコントローラ１００から供給された映像データ信号ＶＤＳに含まれる画素データ片の系列を順次取り込む。そして、データラッチ部１２１は、ｊチャネル（ｊ＜ｍ、ｊ×ｐ＝ｍ）分の画素データ片の取り込みに応じて、取り込んだ画素データ片を画素データＱ１～Ｑｊとして階調電圧変換部１２２に出力する。

【0033】

階調電圧変換部１２２は、データラッチ部１２１から供給された画素データＱ１～Ｑｊの各々を、その画素データによって表される輝度階調に対応した電圧値を有する正極性又は負極性の階調電圧Ａ１～Ａｊに変換し、出力部１２３に供給する。

【0034】

すなわち、階調電圧変換部１２２は、正極性の階調電圧を生成するポジティブデコーダＤＥＣ１、ＤＥＣ３、ＤＥＣ５…と、負極性の階調電圧を生成するネガティブデコーダＤＥＣ２、ＤＥＣ４、ＤＥＣ６…とを有する。なお、これらポジティブデコーダ及びネガティブデコーダを総称して単に「デコーダＤＥＣ」とも称する。

【0035】

ポジティブデコーダＤＥＣ１、ＤＥＣ３、ＤＥＣ５…及びネガティブデコーダＤＥＣ２、ＤＥＣ４、ＤＥＣ６…の各々は、図示しない発生回路から選択した参照電圧を画素データＱ１～Ｑｊに基づいて変換して、対応する出力アンプＡＰ１～ＡＰｊに出力極性に応じた入力信号として供給する。なお、これら出力アンプＡＰ１～ＡＰｊを総称して単に「出力アンプＡＰ」とも称する。

【0036】

出力部１２３は、正極性又は負極性の階調電圧Ａ１～Ａｊを増幅した信号を階調電圧信号Ｄｖ１～Ｄｖｊとして生成し、ソース出力端ＯＴ１～ＯＴｊに出力する。なお、これらソース出力端ＯＴ１～ＯＴｊを総称して単に「ソース出力端ＯＴ」とも称する。

【0037】

なお、出力アンプＡＰ１～ＡＰｊは、正極性の階調電圧信号Ｄｖの印加を受ける出力アンプと負極性の階調電圧信号Ｄｖの印加を受ける出力アンプとが交互に配置されることにより構成されている。すなわち、出力アンプＡＰ１～ＡＰｊの隣接する出力アンプには、互いに異なる極性の階調電圧信号Ｄｖが供給される。例えば、ポジティブデコーダＤＥＣ１、ＤＥＣ３、ＤＥＣ５…の出力端は、出力アンプＡＰ１、ＡＰ３、ＡＰ５…に接続されている。ネガティブデコーダＤＥＣ２、ＤＥＣ４、ＤＥＣ４…の出力端は、出力アンプＡＰ２、ＡＰ４、ＡＰ４…に接続されている。

【0038】

また、出力アンプＡＰ１、ＡＰ３、ＡＰ５…の正極性の階調電圧信号Ｄｖを出力する出力ラインＯＬ１、ＯＬ３、ＯＬ５…は、ソース出力端ＯＴ１、ＯＴ３、ＯＴ５…に接続されている。ネガティブデコーダＤＥＣ２、ＤＥＣ４、ＤＥＣ６…の負極性の階調電圧信号Ｄｖを出力する出力ラインＯＬ２、ＯＬ４、ＯＬ６…は、ソース出力端ＯＴ２、ＯＴ４、ＯＴ６…に接続されている。なお、これら出力ラインＯＬ１～ＯＬｊを総称して単に「出力ラインＯＬ」とも称する。

【0039】

また、本実施形態のソースドライバ１２０には、消費電力削減の目的で、出力アンプＡＰ１～ＡＰｊの出力ラインＯＬ１～ＯＬｊに亘ってチャージシェア回路ＣＳＣが設けられている。チャージシェア回路ＣＳＣは制御部ＰＷＣに制御され、チャージシェアラインＣＳ１及びＣＳ２と、それぞれチャージシェアスイッチＳ１３、Ｓ３５、Ｓ５７…及びチャージシェアスイッチＳ２４、Ｓ４６、Ｓ６８…（これらチャージシェアスイッチはそれぞれを単にチャージシェアスイッチＣＳＳＷとも称する）を有する。チャージシェア回路ＣＳＣは、制御部ＰＷＣによりチャージシェアスイッチＣＳＳＷをオンオフ制御して、階調電圧信号Ｄｖを出力する同極性の出力ラインＯＬ同士を一時的に短絡させることにより、ソース出力端ＯＴ１～ＯＴｊに接続されるソース線ＳＬ１～ＳＬｊに蓄積している電荷を中和させてチャージシェアリングを行う回路である。例えば、チャージシェアスイッチＳ１３は出力ラインＯＬ１、ＯＬ３を接続可能に設けられ、チャージシェアスイッチＳ３５は出力ラインＯＬ３、ＯＬ５を接続可能に設けられ、チャージシェアスイッチＳ５７は出力ラインＯＬ５、ＯＬ７を接続可能に設けられている。また、チャージシェアスイッチＳ２４は出力ラインＯＬ２、ＯＬ４を接続可能に設けられ、チャージシェアスイッチＳ４６は出力ラインＯＬ４、ＯＬ６を接続可能に設けられ、チャージシェアスイッチＳ６８は出力ラインＯＬ６、ＯＬ８を接続可能に設けられている。なお、チャージシェアラインＣＳ１及びＣＳ２を単にチャージシェアラインＣＳとも称する。また、制御部ＰＷＣは、ここでは図示していないデジタル電圧ＶＤＤ（第１電圧）のライン、アナログ電圧ＡＶＤＤ（第２電圧）のライン、ＶＣＯＭ（共通電圧）のライン及び接地電位（ＧＮＤ）のラインの電位をも制御する（詳細は後述する）。

【0040】

近年、表示パネルの大画面化でソース線負荷（特に負荷容量）は大きく増加しており、ソースドライバの消費電力の増大や、それによる高発熱化が問題となっている。チャージシェア駆動は、ソース線負荷容量の充放電電荷の一部を再利用することで発熱を低減する有効手段となっている。

【0041】

チャージシェアラインＣＳ１及びＣＳ２は、出力アンプの出力極性毎に設けられる。例えば、あるフレーム期間で奇数番目の出力アンプが正極階調電圧出力、偶数番目の出力アンプが負極階調電圧出力となるため、チャージシェアラインＣＳ１は、オン状態のチャージシェアスイッチＳ１３、Ｓ３５、Ｓ５７…を介して奇数番目の出力アンプのソース出力端ＯＴ２、ＯＴ４、ＯＴ６…と接続されことができる。同様に、チャージシェアラインＣＳ２は、オン状態のチャージシェアスイッチＳ２４、Ｓ４６、Ｓ６８…を介して偶数番目の出力アンプのソース出力端ＯＴ２、ＯＴ４、ＯＴ６…と接続されることができる。

【0042】

これらチャージシェアスイッチＣＳＳＷのオンオフ制御は、各フレーム期間単位で設定され、各フレーム期間が開始時点からの第１期間と、第１期間の後の第２期間とで構成されている場合に、例えば、チャージシェアスイッチＳ１３、Ｓ３５、Ｓ５７…を第１期間でオン、第２期間でオフとなるように制御する。これにより、第１期間に、正極電圧駆動のソース線負荷同士がチャージシェアラインＣＳ１を介して導通され、１つ前のフレーム期間に駆動された各ソース線負荷の正極電圧が平均化される。同様に、負極電圧駆動のソース線負荷同士がチャージシェアラインＣＳ２を介して導通され、１つ前のフレーム期間に駆動された各ソース線負荷の負極電圧が平均化される。

【実施例0043】

図４は、実施例１のソースドライバ１２０の内部構成の一部を示すブロック図である。本実施例は、図３に示すソースドライバ１２０－１とは、スイッチ部（チャージシェアラインＣＳをＶＣＯＭ電圧ラインＶＣＬ（共通電圧ライン）に接続可能なノーマリオフの第１スイッチＳＷ１と、ＶＣＯＭ電圧ラインＶＣＬを接地ラインＧＮＬに接続可能なノーマリオフの第２スイッチＳＷ２）を制御する制御部ＰＷＣが、ＤＤ電圧ラインＶＤＬからのＶＤＤ電圧の供給の停止を検知するＶＤＤ電源オフ検知回路ＶＤＯＦＦＤ（電源オフ検知回路）を有し、ＶＤＤ電源オフ検知回路ＶＤＯＦＦＤがＶＤＤ電圧ラインＶＤＬ（第１電源ライン）のオフ（ＶＤＤ電圧の所定閾値への低下）を検知する際に、チャージシェアラインＣＳにより複数のソース線ＳＬ同士を短絡させかつ該スイッチ部によりチャージシェアラインＣＳ及びＶＣＯＭ電圧ラインＶＣＬと接地ラインＧＮＬとを接続するように構成した以外、上記実施形態と同一である。なお、図４に示すソースドライバ１２０の出力部１２３おいて、出力アンプＡＰ、出力ラインＯＬ、ソース出力端ＯＴ、チャージシェアスイッチＣＳＳＷ、階調電圧信号Ｄｖと標記し、表示パネル１５０ではソース線ＳＬと標記している。

【0044】

実施例１は、ソースドライバ１２０の内部でＶＤＤ電源オフ検知回路ＶＤＯＦＦＤが電源オフを検知し、ソースドライバの出力電圧（画素電圧）をすべてチャージシェアラインＣＳで短絡させ、チャージシェアラインＣＳをＶＣＯＭ電圧ラインＶＣＬに接続可能な第１スイッチＳＷ１とＶＣＯＭ電圧ラインＶＣＬを接地ラインＧＮＬに接続可能な第２スイッチＳＷ２を介して、接地ラインＧＮＬに短絡させる。

【0045】

このような実施例１の短絡させる構成では、ＶＣＯＭ電圧ラインＶＣＬのＶＣＯＭ電圧を抜く経路がＶＣＯＭ電圧ラインＶＣＬからチャージシェアラインＣＳと接地ラインＧＮＬとなり、電源オフからＶＣＯＭ電圧ラインＶＣＬのＶＣＯＭ電位が抜けるまでの時間はチャージシェアラインＣＳをＶＣＯＭ電圧ラインＶＣＬに接続可能な第１スイッチＳＷ１とＶＣＯＭ電圧ラインＶＣＬを接地ラインＧＮＬに接続可能な第２スイッチＳＷ２のスイッチのサイズやチャージシェアラインＣＳの配線抵抗で決まる。よって、画面がちらつく時間を更に短くする場合、上記第１スイッチＳＷ１と第２スイッチＳＷ２や配線幅のサイズを考慮すべきである。

【0046】

本実施例によれば、制御部ＰＷＣで制御されたチャージシェアスイッチＣＳＳＷによるチャージシェアラインＣＳの導通により、ソース線ＳＬ（画素部Ｐｘ）に蓄積している電荷を回収し、接地ラインＧＮＬに落とすことが可能となる。これにより、電源オフ時の画面ちらつきを素早く抑えられるという有利な効果を奏する。

【実施例0047】

図５は、実施例２のソースドライバ１２０の内部構成を示すブロック図である。本実施例は、図４に示すソースドライバ１２０とは、スイッチ部（チャージシェアラインＣＳをＶＣＯＭ電圧ラインＶＣＬに接続可能な第１スイッチＳＷ１と、ＶＣＯＭ電圧ラインＶＣＬを接地ラインＧＮＬに接続可能な第２スイッチＳＷ２と、ＶＤＤ電圧ラインＶＤＬをＶＣＯＭ電圧ラインＶＣＬに接続可能なノーマリオフの第３スイッチＳＷ３）を制御する制御部ＰＷＣが、ＤＤ電圧ラインＶＤＬからのＶＤＤ電圧の供給の停止を検知するＶＤＤ電源オフ検知回路ＶＤＯＦＦＤを有し、ＶＤＤ電源オフ検知回路ＶＤＯＦＦＤがＶＤＤ電圧ラインＶＤＬのオフ（ＶＤＤ電圧の所定閾値への低下）を検知する際に、チャージシェアラインＣＳにより複数のソース線ＳＬ同士を短絡させかつ第１スイッチＳＷ１及び第２スイッチＳＷ２によりチャージシェアラインＣＳ及びＶＣＯＭ電圧ラインＶＣＬと接地ラインＧＮＬとを接続すると共に、第３スイッチＳＷ３によりＶＤＤ電圧ラインＶＤＬをＶＣＯＭ電圧ラインＶＣＬに接続するように構成した以外、上記実施例１と同一である。

【0048】

実施例２は、ＶＤＤ電源オフ検知回路ＶＤＯＦＦＤが電源オフ時にＶＤＤ電圧ラインＶＤＬのＶＤＤ電位変化を検知した後、ソースドライバ１２０内の接地ラインＧＮＬとＶＤＤ電圧ラインＶＤＬを介してＶＣＯＭ電圧ラインＶＣＬのＶＣＯＭ電圧を抜くことに特徴がある。

【0049】

具体的に、実施例２では、実施例１のチャージシェアラインＣＳをＶＣＯＭ電圧ラインＶＣＬに接続可能な第１スイッチＳＷ１とＶＣＯＭ電圧ラインＶＣＬを接地ラインＧＮＬに接続可能な第２スイッチＳＷ２に加えて、ＶＤＤ電圧ラインＶＤＬをＶＣＯＭ電圧ラインＶＣＬに接続可能な第３スイッチＳＷ３を設けることで、ＶＤＤ電圧ラインＶＤＬのＶＤＤ電位が下がったら、この第１~第３スイッチＳＷ１、ＳＷ２、ＳＷ３をオン状態にさせることでＶＣＯＭ電圧ラインＶＣＬのＶＣＯＭ電位を接地ラインＧＮＬとＶＤＤ電圧ラインＶＤＬを介して引き抜く（この時のＶＤＤ電位はＧＮＤ電位）ことができる。

【0050】

実施例２によれば、実施例１の効果に加えて、電源オフ時の画面ちらつきを実施例１の短絡方法よりも早く抑えられるという有利な効果を奏する。また、電源オフ時のスイッチサイズやＶＣＯＭ電圧ラインＶＣＬの配線幅を実施例１の短絡構成より小さくでき、ソースドライバチップのコストを下げることができるという有利な効果を奏する。つまり、液晶表示装置においてコスト増加を招くことなく表示品質を向上できるという有利な効果を奏する。