特開 2024-130027 マルチホストシステム、時刻同期方法、及びプログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024130027

(43)【公開日】2024-09-30

(54)【発明の名称】マルチホストシステム、時刻同期方法、及びプログラム

(51)【国際特許分類】

   H04L 7/00 20060101AFI20240920BHJP

【ＦＩ】

H04L7/00 990

【審査請求】有

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2023039505

(22)【出願日】2023-03-14

(71)【出願人】

【識別番号】000227205

【氏名又は名称】ＮＥＣプラットフォームズ株式会社

(74)【代理人】

【識別番号】100149548

【弁理士】

【氏名又は名称】松沼 泰史

(74)【代理人】

【識別番号】100181135

【弁理士】

【氏名又は名称】橋本 隆史

(72)【発明者】

【氏名】疋田 和禎

【テーマコード（参考）】

5K047

【Ｆターム（参考）】

5K047AA18

5K047BB13

5K047GG09

5K047GG57

5K047MM56

(57)【要約】

【課題】伝送路の遅延に応じて、すべてのホストの時刻を正確に同期させる。
【解決手段】主ホスト４０は、順方向にクロックを送信し、環状の伝送路上の複数の従ホスト５０ａ～５０ｃを介して当該主ホスト４０に戻ってくるまでの時間から環状の伝送路全体の遅延時間を測定する。主ホスト４０は、順方向にパルスを送信するともに、逆方向にパルスを送信する。従ホスト５０ａ～５０ｃは、各々、主ホスト４０から順方向（もしくは逆方向）に送信されたパルスを受信してから、主ホスト４０からから逆方向（もしくは順方向）に送信されたパルスを受信するまでの時間の計測し、計測した時間から主ホスト４０との間の順方向における遅延時間を算出し、歩進クロックを遅延時間に応じて調整する。
【選択図】図１

【特許請求の範囲】

【請求項1】

環状の伝送路上に配置された主ホストと従ホストとの順方向における遅延時間を算出する遅延算出手段と、
前記遅延時間に基づいて調整した歩進クロックを生成する歩進クロック生成手段と、
前記調整された歩進クロックに基づいて前記従ホストにおける時刻を歩進する時刻歩進手段と、
を備えることを特徴とするマルチホストシステム。

【請求項2】

前記環状の伝送路における全体の遅延時間を取得する全遅延時間取得手段をさらに備え、
前記遅延算出手段は、
前記全体の遅延時間と、前記主ホストから前記環状の伝送路の順方向に送信された第１のパルスと前記主ホストから前記環状の伝送路の逆方向に送信された第２のパルスとの前記従ホストへの到達時刻の差分とに基づいて、前記主ホストと前記従ホストとの順方向における前記遅延時間を算出する、ことを特徴とする請求項１に記載のマルチホストシステム。

【請求項3】

前記歩進クロック生成手段は、過去の遅延時間と前記遅延算出手段によって新たに算出された前記遅延時間との差分に応じて前記歩進クロックの周期を調整する、ことを特徴とする請求項１に記載のマルチホストシステム。

【請求項4】

前記主ホストから前記環状の伝送路の順方向に送信された第１のパルスを受信すると、前記第１のパルスを前記環状の伝送路の順方向に送信する遅延計測パルス送受信手段と、前記主ホストから前記環状の伝送路の逆方向に送信された第２のパルスを受信すると、前記第２のパルスを前記環状の伝送路の逆方向に送信する遅延計測パルス送受信手段とをさらに備える、ことを特徴とする請求項１に記載のマルチホストシステム。

【請求項5】

環状の伝送路上に配置された主ホストから前記環状の伝送路の順方向に所定のクロックを送信した時刻と、前記所定のクロックが前記環状の伝送路上に配置された複数の従ホストを伝播して前記主ホストに戻ってきた時刻とに基づいて、前記環状の伝送路における全体の遅延時間を算出する遅延算出手段と、
前記全体の遅延時間を前記環状の伝送路上に配置された前記複数の従ホストに送信する時刻データ送受信手段と、
前記環状の伝送路の順方向に第１のパルスを送信するとともに、前記環状の伝送路の逆方向に第２のパルスを送信する遅延計測パルス送受信手段と、
を備え、
前記複数の従ホストは、各々、前記全体の遅延時間と、前記第１のパルスと前記第２のパルスとの到達時刻の差分とに基づいて、前記主ホストとの順方向における遅延時間を算出し、前記遅延時間に基づいて調整した歩進クロックに基づいて時刻を歩進する、
ことを特徴とするマルチホストシステム。

【請求項6】

環状の伝送路上に配置された主ホストと従ホストとの順方向における遅延時間を算出するステップと、
前記遅延時間に基づいて調整した歩進クロックを生成するステップと、
前記調整された歩進クロックに基づいて前記従ホストにおける時刻を歩進するステップと、
を備えることを特徴とする時刻同期方法。

【請求項7】

情報処理装置のコンピュータを、
環状の伝送路上に配置された主ホストと従ホストとの順方向における遅延時間を算出する遅延算出機能、
前記遅延時間に基づいて調整した歩進クロックを生成する歩進クロック生成機能、
前記調整された歩進クロックに基づいて時刻を歩進する時刻歩進機能、
として機能させることを特徴とするプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、マルチホストシステム、時刻同期方法、及びプログラムに関する。

【背景技術】

【0002】

近年、マルチホスト内での時刻を同期させる技術が一般的になりつつある。代表的な技術がＮＴＰ(ネットワーク・タイム・プロトコル)である。しかしながら、コンピュータシステムが高精度化するにつれ、マイクロ秒オーダでのより厳密なホスト間の時刻同期が必要になった場合には、ＮＴＰに代表される、時刻の変動誤差を吸収する仕組みの技術では、対応しきれなくなっている。

【0003】

例えば、特許文献１では、デイジーチェーンで接続された制御装置システムにおいて、通信回路を迂回するルートを作るバイパスを設け、主装置と隣接していない特定従装置の間で時刻の同期を行う場合の技術について開示されている。当該技術においては、主装置からの時刻情報を特定従装置に送信する際に、経由する従装置の通信回路を上記バイパスによって迂回することで、通信回路内で時刻情報の同期が行われることにより生じる位相差の誤差を低減する。

【0004】

また、特許文献２では、ネットワーク時刻に関連付けられたネットワークタイムスタンプと、複数のセカンダリタイマによって生成し、ネットワークタイムパケットに関連付けられたローカルタイムスタンプとを比較し、比較結果に基づいてネットワーク時刻と合致するようにプライマリタイマを調整する。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０１８－１５７４５６号公報

【特許文献2】特開２０２２－１４５５０５号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、上述した特許文献１、２では、主装置（主ホスト）から送信した時刻情報が特定従装置（従ホスト）に到達するまでの伝送路の遅延を考慮していないため、すべてのホストの時刻を正確に同期させることができないという問題がある。

【0007】

そこで本発明は、上述の課題を解決するマルチホストシステム、時刻同期方法、及びプログラムを提供することを目的としている。

【課題を解決するための手段】

【0008】

上述した課題を解決するために、本発明の一態様は、環状の伝送路上に配置された主ホストと従ホストとの順方向における遅延時間を算出する遅延算出手段と、前記遅延時間に基づいて調整した歩進クロックを生成する歩進クロック生成手段と、前記調整された歩進クロックに基づいて前記従ホストにおける時刻を歩進する時刻歩進手段と、を備えることを特徴とする。

【0009】

また、本発明の一態様は、環状の伝送路上に配置された主ホストから前記環状の伝送路の順方向に所定のクロックを送信した時刻と、前記所定のクロックが前記環状の伝送路上に配置された複数の従ホストを伝播して前記主ホストに戻ってきた時刻とに基づいて、前記環状の伝送路における全体の遅延時間を算出する遅延算出手段と、前記全体の遅延時間を前記環状の伝送路上に配置された前記複数の従ホストに送信する時刻データ送受信手段と、前記環状の伝送路の順方向に第１のパルスを送信するとともに、前記環状の伝送路の逆方向に第２のパルスを送信する遅延計測パルス送受信手段と、を備え、前記複数の従ホストは、各々、前記全体の遅延時間と、前記第１のパルスと前記第２のパルスとの到達時刻の差分とに基づいて、前記主ホストとの順方向における遅延時間を算出し、前記遅延時間に基づいて調整した歩進クロックに基づいて時刻を歩進する、ことを特徴とする。

【0010】

また、本発明の一態様は、環状の伝送路上に配置された主ホストと従ホストとの順方向における遅延時間を算出するステップと、前記遅延時間に基づいて調整した歩進クロックを生成するステップと、前記調整された歩進クロックに基づいて前記従ホストにおける時刻を歩進するステップと、を備えることを特徴とする。

【0011】

また、本発明の一態様は、情報処理装置のコンピュータを、環状の伝送路上に配置された主ホストと従ホストとの順方向における遅延時間を算出する遅延算出機能、前記遅延時間に基づいて調整した歩進クロックを生成する歩進クロック生成機能、前記調整された歩進クロックに基づいて時刻を歩進する時刻歩進機能、として機能させることを特徴とする。

【発明の効果】

【0012】

以上説明したように、伝送路の遅延に応じて、すべてのホストの時刻をより正確に同期させることができるという利点が得られる。

【図面の簡単な説明】

【0013】

【図1】本発明の実施形態によるマルチホストシステム１の構成を示すブロック図である。

【図2】本実施形態によるホストの構成を示すブロック図である。

【図3】本実施形態による歩進クロック生成回路１２で生成される歩進クロックの一例を示す概念図である。

【図4】本実施形態による主ホスト４０の動作を説明するためのフローチャートである。

【図5】本実施形態による主ホスト４０の動作を説明するためのフローチャートである。

【図6】本実施形態による主ホスト４０の動作を説明するためのフローチャートである。

【図7】本実施形態による従ホスト５０ａの動作を説明するためのフローチャートである。

【図8】本実施形態による従ホスト５０ａの動作を説明するためのフローチャートである。

【図9】本実施形態による従ホスト５０ｂの動作を説明するためのフローチャートである。

【図10】本実施形態による従ホスト５０ｂの動作を説明するためのフローチャートである。

【図11】本実施形態による従ホスト５０ｃの動作を説明するためのフローチャートである。

【図12】本実施形態による従ホスト５０ｃの動作を説明するためのフローチャートである。

【図13】本実施形態において、主ホスト４０、従ホスト５０ａ～５０ｃ間の伝送路の遅延時間の一例を示す概念図である。

【図14】本実施形態において、伝送路全体の遅延時間を示す概念図である。

【図15】本実施形態において、従ホスト５０ａにおける遅延時間の計測方法を説明するための概念図である。

【図16】本実施形態において、従ホスト５０ａにおける遅延時間の計測方法を説明するための概念図である。

【図17】本実施形態において、従ホスト５０ｂにおける遅延時間の計測方法を説明するための概念図である。

【図18】本実施形態において、従ホスト５０ｂにおける遅延時間の計測方法を説明するための概念図である。

【図19】本実施形態において、従ホスト５０ｃにおける遅延時間の計測方法を説明するための概念図である。

【図20】本実施形態において、従ホスト５０ｃにおける遅延時間の計測方法を説明するための概念図である。

【図21】本実施形態によるマルチホストシステム１００の最小構成を示すブロック図である。

【図22】この開示の各実施形態に係る主ホストや、従ホストを実現可能な計算処理装置のハードウェア構成例を概略的に示すブロック図の一例である。

【発明を実施するための形態】

【0014】

以下、本発明の実施の形態を、図面を参照して説明する。

【0015】

図１は、本発明の実施形態によるマルチホストシステム１の構成を示すブロック図である。図１において、マルチホストシステム１は、システムの基準となる時刻を他ホストに供給する主ホスト４０と、主ホスト４０から送信される時刻とクロックを共有する従ホスト５０ａ～５０ｃとが環状に配置されるように構成されている。主ホスト４０となるホストは一つであり、予め決定されているものとする。主ホスト４０以外は、従ホストとなり、複数個配置可能である（図示の例では、３つの従ホスト５０ａ～５０ｃ）。

【0016】

また、本実施形態において、主ホスト４０から見て伝送路の順方向と逆方向は統一されているものとする。ここで順方向とは、主ホスト４０→従ホスト５０ａ→従ホスト５０ｂ→従ホスト５０ｃ→主ホスト４０となるような時計回りの方向であり、逆方向とは、主ホスト４０→従ホスト５０ｃ→従ホスト５０ｂ→従ホスト５０ａ→主ホスト４０となるような反時計回りの方向である。

【0017】

主ホスト４０、従ホスト５０ａ～５０ｃにおいて、それぞれの間を接続する伝送路の遅延時間は全て異なるわけではないが、全て同じであるわけでもなく、様々である。主ホスト４０、従ホスト５０ａ～５０ｃにおいて、それぞれの間を接続する伝送路内の信号（パルス、クロック、時刻データなど）の全ては、それぞれの間の伝送路の遅延時間で送信先に到着するものとする。

【0018】

主ホスト４０は、順方向にクロックを送信し、環状の伝送路上の複数の従ホスト５０ａ～５０ｃを介して当該主ホスト４０に戻ってくるまでの時間から環状の伝送路全体の遅延時間を測定し、該全体の遅延時間を従ホスト５０ａ～５０ｃに送信する機能を有する。また、主ホスト４０は、従ホスト５０ａ～５０ｃの各々で、主ホスト４０との間における順方向の遅延時間を算出させるために、順方向にパルスを送信するともに、逆方向にパルスを送信する機能を有する。また、主ホスト４０は、設定した時間になると、時刻歩進用のパルスを従ホスト５０ａ～５０ｃに送信する機能を有する。

【0019】

従ホスト５０ａ～５０ｃは、各々、主ホスト４０から順方向に送信されるクロックを受信すると、そのまま順方向に送信する機能を有する。また、従ホスト５０ａ～５０ｃは、各々、主ホスト４０から順方向に送信される全体の遅延時間を受信すると、その全体の遅延時間を保持するとともに、順方向に送信する機能を有する。また、従ホスト５０ａ～５０ｃは、各々、主ホスト４０から順方向（もしくは逆方向）に送信されたパルスを受信してから、主ホスト４０から逆方向（もしくは順方向）に送信されたパルスを受信するまでの時間の計測する機能を有する。また、従ホスト５０ａ～５０ｃは、各々、計測した時間から主ホスト４０との間の順方向における遅延時間を算出し、該遅延時間に応じて歩進クロックを調整する機能を有する。

【0020】

図２は、本実施形態によるホストの構成を示すブロック図である。図２に示すように、図１に示す主ホスト４０及び従ホスト５０ａ～５０ｃは同一の構成を有している。主ホスト４０及び従ホスト５０ａ～５０ｃは、時刻カウンタ回路１０（時刻歩進手段）、オシレータ１１、歩進クロック生成回路１２（歩進クロック生成手段）、クロック送受信回路１３、遅延計測パルス送受信回路１４ａ、１４ｂ（遅延計測パルス送受信手段）、遅延算出回路１５（遅延算出手段）、時刻データ送受信回路１６（全遅延時間取得手段；時刻データ送受信手段）、及び外部時刻取得回路１７を備えている。

【0021】

時刻カウンタ回路１０は、歩進クロック生成回路１２からの歩進クロックを受信し、歩進クロックに従って時刻を歩進することで、主ホスト４０及び従ホスト５０ａ～５０ｃそれぞれの時刻を決定する（各ホストの主時刻歩進回路）。時刻カウンタ回路１０は、例えば、年月日から分、秒までの時刻を表現することができる。オシレータ１１は、例えば、１ＭＨｚのオシレータからなり、主ホスト４０であれば、クロック送受信回路１３にクロックを送信する。

【0022】

また、時刻カウンタ回路１０は、自身の時刻を設定する時刻設定機能と、自身の時刻を歩進し始める歩進開始機能と、自身の時刻＋１秒の時刻を時刻データ（未来時刻）として時刻データ送受信回路１６に書き込む時刻データ書き込み機能と、設定された設定時刻になると遅延計測パルス送受信回路１４ａ、１４ｂにパルス送信指示を出すタイマ機能と、遅延計測パルス送受信回路１４ａ、１４ｂにパルス送信指示を出すパルス送信指示機能を有する。

【0023】

歩進クロック生成回路１２は、クロック送受信回路１３から受信するクロックを、例えば１０００分周したクロックを生成する。このクロックを歩進クロックと呼ぶ。歩進クロック生成回路１２は、クロック送受信回路１３から、主ホストのオシレータ１１のクロック（１ＭＨｚ）を受信するので、１０００分周した１ＫＨｚの歩進クロックを時刻カウンタ回路１０に送信することになる。また、歩進クロック生成回路１２は、遅延算出回路１５から書き込まれた遅延時間を記憶する機能と、遅延計測パルス送受信回路１４ａ、１４ｂからの指示があった場合、遅延算出回路１５から書き込まれた新旧の遅延時間の差分を算出し、算出した遅延時間の差分に基づいて歩進クロックを調整する歩進クロック調整機能とを有する。

【0024】

歩進クロック調整機能は、遅延算出回路１５が歩進クロック生成回路１２に対して複数回目の遅延時間の書き込みを行う場合、すでに書き込まれている遅延時間（何も書き込まれていない場合は０とする）から新しく書き込まれた遅延時間を減算し、減算結果がマイナスであった場合には、その分速くした（周期を短くした）歩進クロックを時刻カウンタ回路１０に送信し、減算結果がプラスであった場合には、その分遅くした（周期を長くした）歩進クロックを時刻カウンタ回路１０に送信する。

【0025】

例えば、遅延算出回路１５が歩進クロック生成回路１２に新しく書き込んだ遅延時間が８μｓで、すでに歩進クロック生成回路１２に書き込んでいた遅延時間が３μｓだった場合、歩進クロック生成回路１２は、すでに自回路に書き込まれた遅延時間から新しく書き込まれた遅延時間を減算すると、減算結果は－５μｓとなるので、歩進クロック生成回路１２は、５μｓ分時刻を速くした歩進クロックを、時刻カウンタ回路１０に送信する（図３を参照）。

【0026】

クロック送受信回路１３は、オシレータ１１もしくは逆方向から受信するクロックＡ１を、歩進クロック生成回路１２、遅延算出回路１５、及び他のホストに順方向に送信する。より詳細には、クロック送受信回路１３は、オシレータ１１からクロックを受信したことを契機に、遅延算出回路１５にパルスを出力し、その後、逆方向のホストからクロックＡ１を受信したことを契機に再び遅延算出回路１５にパルスを出力する。クロック送受信回路１３は、オシレータ１１からクロックを受信している場合には、逆方向のホストから受信したクロックを使用せず、オシレータ１１から受信したクロックＡ１を、歩進クロック生成回路１２、遅延算出回路１５、及び順方向のホストに送信する。

【0027】

主ホスト４０、従ホスト５０ａ～５０ｃの各々は、２つの遅延計測パルス送受信回路１４ａ、１４ｂを備えており、それぞれパルスを受信するホストの方向と、パルスを送信するホストの方向とが決まっている。図２に示す例では、遅延計測パルス送受信回路１４ａが、順方向でパルスＣ１、Ｅ１を送受信し、遅延計測パルス送受信回路１４ｂが、逆方向でパルスＤ１を送受信する。また、遅延計測パルス送受信回路１４ａ、１４ｂは、歩進開始機能を使用して時刻カウンタ回路１０の時刻歩進を開始させる。

【0028】

なお、図１に示すブロック図からも分かるように、時計回りが順方向、反時計回りが逆方向であるので、主ホスト４０では、左から右への方向が順方向、左から右への方向が逆方向となり、従ホスト５０ｂでは、左から右への方向が順方向、左から右への方向が逆方向となる。しかしながら、図２では、図１の方向と図２の入出力を示す矢印の方向に関係なく、一意に、遅延計測パルス送受信回路１４ａが順方向に対応し、遅延計測パルス送受信回路１４ｂが逆方向に対応することとする。

【0029】

また、遅延計測パルス送受信回路１４ａ、１４ｂは、上述したように、隣接するホストにパルスＣ１、Ｄ１、Ｅ１を送出する機能と、パルスＣ１、Ｄ１、Ｅ１を受信したことを契機にパルスＣ１、Ｄ１、Ｅ１を受信した方向とは反対側のホストと遅延算出回路１５とに送信する機能と、２回目のパルスＣ１又はＤ１を逆方向のホストから受信した場合のみ、２回目のパルスＣ１又はＤ１を受信したタイミングで、時刻カウンタ回路１０に時刻歩進の指示を行い、歩進クロック生成回路１２にクロックの調整を指示する機能と、３回目以降の時刻歩進用のパルスＥ１を受信した場合のみ、３回目以降のパルスＥ１を受信したタイミングで歩進クロック生成回路１２にクロックの調整を指示する機能を有する。

【0030】

遅延算出回路１５は、上述した時刻設定機能を使用して時刻カウンタ回路１０に設定時刻（後述）を書き込む。また、主ホスト４０の遅延算出回路１５は、クロック送受信回路１３からパルスを受信したことを契機に時間の計測を開始し、再びクロック送受信回路１３からのパルスを受信したことを契機に時間の計測を終了し、時刻データ送受信回路１６に計測した計測時間を全体の遅延時間（後述）として書き込む。

【0031】

従ホスト５０ａ～５０ｃの遅延算出回路１５は、遅延計測パルス送受信回路１４ａ又は１４ｂからパルスが入力されてから再び遅延計測パルス送受信回路１４ａ又は１４ｂからパルスを入力されるまでの時間を、クロック送受信回路１３から受信するクロックをカウントすることで計測し、順方向と逆方向とにおける遅延時間の差分を示す遅延差時間（後述）を算出する。その後、遅延算出回路１５は、時刻データ送受信回路１６から書き込まれた時刻データと全体の遅延時間と、自回路で計測した遅延差時間とから、主ホスト４０からの遅延時間を考慮した設定時刻を、時刻カウンタ回路１０にｍｓ（ミリ秒）単位の時間まで書き込み、歩進クロック生成回路１２にμｓ（マイクロ秒）単位の時間で書き込む。なお、主ホスト４０の遅延算出回路１５は、遅延計測パルス送受信回路１４ａ、１４ｂからパルスを受信しても、特に何もしない。

【0032】

時刻データ送受信回路１６は、時刻データと全体の遅延時間とを含むデータＢ１を順方向のホストに送信する。また、時刻データ送受信回路１６は、時刻データと全体の遅延時間とを含むデータＢ１を記憶する記憶機能と、全体の遅延時間が書き込まれると、時刻カウンタ回路１０に通知する完了通知機能と、時刻データが書き込まれると、順方向のホストに時刻データと全体の遅延時間とを含むデータＢ１を送信するデータ送信機能と、送信したデータＢ１が逆方向のホストから返ってきた際に時刻カウンタ回路１０に通知する時刻データ受信通知機能とを有する。外部時刻取得回路１７は、外部から時刻を取得し、時刻カウンタ回路１０に供給する。

【0033】

図４乃至図１２は、本実施形態によるマルチホストシステム１の起動が完了した後、主ホスト４０が外部時刻を取得し、その時刻に従ホスト５０ａ～５０ｃを同期させる動作を説明するためのフローチャートである。図４乃至図６は、本実施形態による主ホスト４０の動作を説明するためのフローチャートである。図７及び図８は、本実施形態による従ホスト５０ａの動作を説明するためのフローチャートである。図９及び図１０は、本実施形態による従ホスト５０ｂの動作を説明するためのフローチャートである。図１１及び図１２は、本実施形態による従ホスト５０ｃの動作を説明するためのフローチャートである。

【0034】

（主ホスト４０の動作）
まず、主ホスト４０では、オシレータ１１が、クロック送受信回路１３にクロックを送信する（ステップＳ１０）。クロック送受信回路１３は、クロックを受信したか否かを判断し（ステップＳ１２）、オシレータ１１からクロックを受信すると（ステップＳ１２のＹＥＳ）、遅延算出回路１５にパルスを出力するとともに（ステップＳ１４）、歩進クロック生成回路１２と、遅延算出回路１５と、順方向の従ホスト５０ａとにクロックＡ１を送信する（ステップＳ１６）。次に、遅延算出回路１５は、クロック送受信回路１３からパルスを受信したか否かを判断し（ステップＳ１８）、クロック送受信回路１３からのパルスを受信すると（ステップＳ１８のＹＥＳ）、クロック送受信回路１３からのクロックで時間（全体の遅延時間）の計測を開始する（ステップＳ２０）。

【0035】

次に、クロック送受信回路１３は、従ホスト５０ｃからクロックＡ１を受信したか否かを判断する（ステップＳ２２）。当該クロックＡ１は、上記ステップＳ１６で送信したクロックＡ１が従ホスト５０ａ→従ホスト５０ｂ→従ホスト５０ｃに順次伝播され、クロックＡ１を受信した従ホスト５０ｃが主ホスト４０に送信したクロックである。つまり、クロックが環状の伝送路を一周して戻ってきたか否かを判断する。そして、従ホスト５０ｃからクロックＡ１を受信していない場合には（ステップＳ２２のＮＯ）、環状の伝送路を一周していないので、受信するまで待機する。

【0036】

（従ホスト５０ａの動作）
一方、従ホスト５０ａでは、クロック送受信回路１３が、主ホスト４０から上記クロックＡ１を受信したか否かを判断する（図７のステップＳ６０）。そして、主ホスト４０から上記クロックＡ１を受信しない場合には（ステップＳ６０のＮＯ）、受信するまで待機する。一方、主ホスト４０から上記クロックＡ１を受信すると（ステップＳ６０のＹＥＳ）、クロック送受信回路１３は、歩進クロック生成回路１２と、遅延算出回路１５と、順方向の従ホスト５０ｂとにクロックＡ１を送信する（ステップＳ６２）。

【0037】

（従ホスト５０ｂの動作）
従ホスト５０ｂでは、クロック送受信回路１３が、従ホスト５０ａからクロックＡ１を受信したか否かを判断する（図９のステップＳ１００）。そして、従ホスト５０ａから上記クロックＡ１を受信しない場合には（ステップＳ１００のＮＯ）、受信するまで待機する。一方、従ホスト５０ａからクロックＡ１を受信すると（ステップＳ１００のＹＥＳ）、クロック送受信回路１３は、歩進クロック生成回路１２と、遅延算出回路１５と、順方向の従ホスト５０ｃとにクロックＡ１を送信する（ステップＳ１０２）。

【0038】

（従ホスト５０ｃの動作）
従ホスト５０ｃでは、クロック送受信回路１３が、従ホスト５０ｂからクロックＡ１を受信したか否かを判断する（図１１のステップＳ１４０）。そして、従ホスト５０ｂから上記クロックＡ１を受信しない場合には（ステップＳ１４０のＮＯ）、受信するまで待機する。一方、従ホスト５０ｂからクロックＡ１を受信すると（ステップＳ１４０のＹＥＳ）、クロック送受信回路１３は、歩進クロック生成回路１２と、遅延算出回路１５と、順方向の主ホスト４０とにクロックＡ１を送信する（ステップＳ１４２）。

【0039】

（主ホスト４０の動作）
主ホスト４０では、ステップＳ２２で、クロックＡ１を受信するのを待機している状態で、従ホスト５０ｃから上記クロックＡ１を受信すると（図４のステップＳ２２のＹＥＳ）、クロック送受信回路１３は、遅延算出回路１５に再びパルスを出力する（ステップＳ２４）。遅延算出回路１５は、遅延算出回路１５からパルスを受信したか否かを判断し（ステップＳ２６）、パルスを受信すると（ステップＳ２６のＹＥＳ）、時間（全体の遅延時間）の計測を終了する（ステップＳ２８）。このように、環状に配置された主ホスト４０、従ホスト５０ａ、５０ｂ、５０ｃにおいて、主ホスト４０からクロックＡ１を送信してから、従ホスト５０ａ、５０ｂ、５０ｃを介して、最終的に従ホスト５０ｃからクロックＡ１を受信するまでの時間を計測することで、伝送経路の全体の遅延時間が得られる。

【0040】

ここで、伝送経路の全体の遅延時間の計測について説明する。
図１３は、本実施形態において、環状に配置された主ホスト４０、従ホスト５０ａ～５０ｃ間の各伝送路の遅延時間の一例を示す概念図である。図１４は、伝送路全体の遅延時間の一例を示す概念図である。図１３に示すように、主ホスト４０と従ホスト５０ａとの間における伝送路の遅延時間は１μｓ、従ホスト５０ａと従ホスト５０ｂとの間における伝送路の遅延時間は１μｓ、従ホスト５０ｂと従ホスト５０ｃとの間における伝送路の遅延時間は４μｓ、従ホスト５０ｃと主ホスト４０との間における伝送路の遅延時間は４μｓと仮定する。

【0041】

また、図１４に示すように、主ホスト４０がパルスを送信してから主ホスト４０に返ってくるまでの時間は、主ホスト４０がパルスを送信したときに時間の計測を開始し、返ってきたパルスを受信したときに時間の計測を終了することで測定することができる。そして、計測した時間から、伝送路全体で、図示の例では、１＋１＋４＋４＝１０μｓの遅延があることが分かる。主ホスト４０は、クロックＡ１を順方向に送信し、従ホスト５０ａ→従ホスト５０ｂ→従ホスト５０ｃと一周して最終的に従ホスト５０ｃからクロックＡ１を受信するまでの時間を計測し、計測した時間から全体の遅延時間を算出する。その後、主ホスト４０は、従ホスト５０ａ～５０ｃの各々に計測した全体の遅延時間を送信する（後述）。

【0042】

その後、遅延算出回路１５は、時刻データ送受信回路１６に全体の遅延時間を書き込む（ステップＳ３０）。時刻データ送受信回路１６は、全体の遅延時間が書き込まれると、時刻カウンタ回路１０に通知を送信する（ステップＳ３２）。通知を受けた時刻カウンタ回路１０は、自身の時刻＋１秒の時刻（以下、時刻データ）を時刻データ送受信回路１６に書き込む（ステップＳ３４）。時刻カウンタ回路１０は、書き込んだ時刻データが示す時刻になると、自回路から遅延計測パルス送受信回路１４ａ、１４ｂに対してパルス送信を指示するタイマをセットする（ステップＳ３６）。また、時刻データ送受信回路１６は、時刻データが書き込まれると、順方向の従ホスト５０ａに時刻データと全体の遅延時間とを含むデータＢ１を送信する（ステップＳ３８）。

【0043】

（従ホスト５０ａの動作）
従ホスト５０ａでは、時刻データ送受信回路１６が、主ホスト４０から上記データＢ１を受信したか否かを判断する（図７のステップＳ６４）。そして、データＢ１を受信していない場合には（ステップＳ６４のＮＯ）、受信するまで待機する。一方、主ホスト４０からデータＢ１を受信すると（ステップＳ６４のＹＥＳ）、そのデータＢ１を遅延算出回路１５と順方向の従ホスト５０ｂとに送信する（ステップＳ６６）。

【0044】

（従ホスト５０ｂの動作）
従ホスト５０ｂでは、時刻データ送受信回路１６は、従ホスト５０ａからデータＢ１を受信したか否かを判断する（図９のステップＳ１０４）。そして、データＢ１を受信していない場合には（ステップＳ１０４のＮＯ）、受信するまで待機する。一方、従ホスト５０ａからデータＢ１を受信すると（ステップＳ１０４のＹＥＳ）、そのデータＢ１を遅延算出回路１５と順方向の従ホスト５０ｃとに送信する（ステップＳ１０６）。

【0045】

（従ホスト５０ｃの動作）
従ホスト５０ｃでは、時刻データ送受信回路１６は、従ホスト５０ｂからデータＢ１を受信したか否かを判断する（ステップＳ１４４）。そして、データＢ１を受信していない場合には（ステップＳ１４４のＮＯ）、受信するまで待機する。一方、従ホスト５０ｂからデータＢ１を受信すると（ステップＳ１４４のＹＥＳ）、そのデータＢ１を遅延算出回路１５と順方向の主ホスト４０とに送信する（ステップＳ１４６）。

【0046】

（主ホスト４０の動作）
主ホスト４０では、時刻データ送受信回路１６が、従ホスト５０ｃからデータＢ１を受信したか否かを判断する（図５のステップＳ４０）。そして、データＢ１を受信していない場合には（ステップＳ４０のＮＯ）、受信するまで待機する。一方、従ホスト５０ｃからデータＢ１を受信すると（ステップＳ４０のＹＥＳ）、時刻カウンタ回路１０に通知する（ステップＳ４２）。従ホスト５０ｃからデータＢ１を受信したということは、全ての従ホスト５０ａ～５０ｃにデータＢ１が送信されたことを意味する。

【0047】

時刻カウンタ回路１０は、上記通知を受け取ると、２つの遅延計測パルス送受信回路１４ａ、１４ｂにパルスの送信を指示する（ステップＳ４４）。遅延計測パルス送受信回路１４ａは、時刻カウンタ回路１０から上記パルス送信の指示を受け取ると、順方向の従ホスト５０ａと遅延算出回路１５とにパルスＣ１を送信し、遅延計測パルス送受信回路１４ｂは、逆方向の従ホスト５０ｃと遅延算出回路１５とにパルスＤ１とを送信する（ステップＳ４６）。従ホスト５０ａ～５０ｃの各々は、順方向に送信されるパルスＣ１と逆方向に送信されるパルスＤ１とに基づいて主ホスト４０との間における順方向の遅延時間を算出する（詳細は後述）。このとき、遅延算出回路１５は、２つのパルスＣ１、Ｄ１を同時に受け取るが、特に何も行わない。

【0048】

（従ホスト５０ａの動作）
従ホスト５０ａでは、遅延計測パルス送受信回路１４ａ、１４ｂが、順方向（もしくは逆方向）のホストからパルスを受信したか否かを判断する（図７のステップＳ６８）。具体的には、遅延計測パルス送受信回路１４ａが、順方向の主ホスト４０からパルスＣ１を受信したか判断し、遅延計測パルス送受信回路１４ｂが、逆方向の従ホスト５０ｂからパルスＤ１に対応するパルスを受信したか判断する。つまり、主ホスト４０と従ホスト５０ａとの間で順方向の遅延時間の方が逆方向の遅延時間より短い場合には、順方向のホスト、この場合であれば、主ホスト４０からのパルスＣ１が先に遅延計測パルス送受信回路１４ａにより受信されることになる。一方、主ホスト４０と従ホスト５０ａとの間で逆方向の遅延時間の方が順方向の遅延時間より短い場合には、逆方向のホスト、この場合であれば、従ホスト５０ｂからのパルスＤ１が先に遅延計測パルス送受信回路１４ｂにより受信されることになる。

【0049】

そして、順方向（もしくは逆方向）のホストからいずれのパルスも受信していない場合には（ステップＳ６８のＮＯ）、受信するまで待機する。一方、順方向（もしくは逆方向）のホストのどちらからパルスを受信すると（ステップＳ６８のＹＥＳ）、遅延計測パルス送受信回路１４ａ、１４ｂのいずれか一方は、遅延算出回路１５と順方向（もしくは逆方向）のホストとにパルスＣ１又はＤ１を送信する（ステップＳ７０）。

【0050】

本実施形態では、詳細は後述するが、従ホスト５０ａでは、主ホスト４０と従ホスト５０ａとの間で順方向の遅延時間の方が逆方向の遅延時間より短いと仮定しているので、遅延計測パルス送受信回路１４ａが主ホスト４０からのパルスＣ１を先に受信する。したがって、上記ステップＳ７０では、遅延計測パルス送受信回路１４ａが、遅延算出回路１５と順方向の従ホスト５０ｂにパルスＣ１を送信することになる。次に、遅延算出回路１５は、パルスＣ１を受信したことを契機に、主ホスト４０からの遅延時間を算出するための時間の計測を開始する（ステップＳ７２）。

【0051】

（従ホスト５０ｂの動作）
従ホスト５０ｂでは、遅延計測パルス送受信回路１４ａ、１４ｂが、順方向（もしくは逆方向）のホストからパルスを受信したか否かを判断する（図９のステップＳ１０８）。そして、順方向（もしくは逆方向）のホストからいずれのパルスも受信していない場合には（ステップＳ１０８のＮＯ）、受信するまで待機する。一方、順方向（もしくは逆方向）のホストのどちらからパルスを受信すると（ステップＳ１０８のＹＥＳ）、遅延計測パルス送受信回路１４ａ、１４ｂのいずれか一方は、遅延算出回路１５と順方向（もしくは逆方向）のホストにパルスを送信する（ステップＳ１１０）。

【0052】

上述した従ホスト５０ａと同様に、本実施形態では、従ホスト５０ｂでは、主ホスト４０と従ホスト５０ｂとの間で順方向の遅延時間の方が逆方向の遅延時間より短いと仮定している。ゆえに、遅延計測パルス送受信回路１４ａが従ホスト５０ａからのパルスＣ１を先に受信することになる。したがって、上記ステップＳ１１０では、遅延計測パルス送受信回路１４ａが、遅延算出回路１５と順方向の従ホスト５０ｃにパルスＣ１を送信することになる。次に、従ホスト５０ｂの遅延算出回路１５は、パルスＣ１を受信したことを契機に、主ホスト４０からの遅延時間を算出するための時間の計測を開始する（ステップＳ１１２）。

【0053】

（従ホスト５０ｃの動作）
従ホスト５０ｃでは、遅延計測パルス送受信回路１４ａ、１４ｂが、順方向（もしくは逆方向）のホストからパルスに対応するパルスを受信したか否かを判断する（図１１のステップＳ１４８）。そして、順方向（もしくは逆方向）のホストからいずれのパルスも受信していない場合には（ステップＳ１４８のＮＯ）、受信するまで待機する。一方、順方向（もしくは逆方向）のホストのどちらからパルスを受信すると（ステップＳ１４８のＹＥＳ）、遅延計測パルス送受信回路１４ａ、１４ｂのいずれか一方は、遅延算出回路１５と順方向（もしくは逆方向）のホストにパルスを送信する（ステップＳ１５０）。

【0054】

上述した従ホスト５０ａ、５０ｂとは逆に、従ホスト５０ｃでは、主ホスト４０と従ホスト５０ａとの間で逆方向の遅延時間の方が順方向の遅延時間より短いと仮定している。ゆえに、遅延計測パルス送受信回路１４ｂが主ホスト４０からのパルスＤ１を先に受信することになる。したがって、上記ステップＳ１５０では、遅延計測パルス送受信回路１４ｂが、遅延算出回路１５と逆方向の従ホスト５０ｃにパルスＤ１を送信することになる。次に、従ホスト５０ｃの遅延算出回路１５は、パルスＤ１を受信したことを契機に、主ホスト４０からの遅延時間を算出するための時間の計測を開始する（ステップＳ１５２）。

【0055】

（従ホスト５０ａの動作）
従ホスト５０ａでは、遅延計測パルス送受信回路１４ａ、１４ｂが、逆方向（もしくは順方向）のホストからパルスを受信したか否かを判断する（図８のステップＳ７４）。そして、逆方向（もしくは順方向）のホストのいずれからもパルスを受信していない場合には（ステップＳ７４のＮＯ）、受信するまで待機する。一方、逆方向（もしくは順方向）のホストのいずれからパルスを受信すると（ステップＳ７４のＹＥＳ）、パルスを受信した遅延計測パルス送受信回路１４ａ、１４ｂのいずれか一方は、遅延算出回路１５と逆方向（もしくは順方向）のホストにパルスを送信する（ステップＳ７６）。

【0056】

上述したように、本実施形態の従ホスト５０ａでは、順方向の遅延時間の方が逆方向の遅延時間より短いと仮定しているので、ステップＳ７４では、遅延計測パルス送受信回路１４ｂが、従ホスト５０ｂから逆方向に送信されるパルスＤ１を受信したか否かを判断する。そして、ステップＳ７４で、遅延計測パルス送受信回路１４ｂが、従ホスト５０ｂから逆方向に送信されたパルスＤ１を受信すると、上記ステップＳ７６では、遅延計測パルス送受信回路１４ｂが、遅延算出回路１５と逆方向の主ホスト４０にパルスＤ１を送信することになる。次に、遅延算出回路１５は、従ホスト５０ｂからパルスＤ１を受信したことを契機に、主ホスト４０からの遅延時間を算出するための時間の計測を終了する（ステップＳ８０）。この計測された時間は、従ホスト５０ａにおける、順方向と逆方向とにおける遅延時間の差分を示す遅延差時間である。

【0057】

遅延算出回路１５は、時間の計測を終了すると、受信した時刻データ（自身の時刻＋１秒の時刻）と、全体の遅延時間と、遅延差時間とを用いて下記式１から遅延時間を考慮した設定時刻を計算し、時刻カウンタ回路１０と歩進クロック生成回路１２とに計算した設定時刻を設定する（ステップＳ８２）。このとき、従ホスト５０ａにおいて、時刻カウンタ回路１０に書き込む設定時刻には、主ホスト４０と従ホスト５０ａとの間の順方向の遅延時間が含まれる。また、時刻カウンタ回路１０には、年月日からｍｓ分秒までの時刻が書き込まれ、歩進クロック生成回路１２には、μｓの桁の時刻が書き込まれる。

【0058】

上記遅延時間を考慮した設定時刻の計算方法は、以下の通りである。
時刻データ＋（全体の遅延時間±自回路で計測した遅延差時間）／２＝遅延時間を考慮した設定時刻……（式１）

【0059】

このとき、上記式１において、自回路で計測した遅延差時間を足すか引くかは、遅延算出回路１５が遅延計測パルス送受信回路１４ａ、１４ｂのどちらが先にパルス（Ｃ１ｏｒＤ１）を受信したかに応じて決定する。すなわち、遅延計測パルス送受信回路１４ａが順方向に送信されたパルスＣ１を先に受信した場合には、自回路で計測した遅延差時間を減算し、遅延計測パルス送受信回路１４ｂが逆方向に送信されたパルスＤ１を先に受信した場合には、自回路で計測した遅延差時間を加算する。したがって、従ホスト５０ａの場合には、遅延計測パルス送受信回路１４ａが主ホスト４０から順方向に送信されたパルスＣ１を先に受信するので、全体の遅延時間から自回路で計測した遅延差時間を減算する。

【0060】

図１５及び図１６は、本実施形態による従ホスト５０ａにおける主ホスト４０との間の遅延時間の計測動作を説明するための概念図である。従ホスト５０ａ～５０ｃの各々は、主ホスト４０がパルスを出力した場合、パルスを出力したタイミングが不明のため、主ホスト４０との間の遅延時間を直接計測することはできない。そこで、本実施形態では、上述したように、主ホスト４０から順方向で送信されたパルスを受信したタイミングと、主ホスト４０から逆方向で送信されたパルスを受信したタイミングとの時間差を計測することで、主ホスト４０からの遅延時間を算出している。

【0061】

例えば、従ホスト５０ａでは、図１５に示すように、主ホスト４０から順方向で送信されたパルスがＸ＝１μｓ分遅延し、主ホスト４０から逆方向で送信されたパルスがＹ＝９μｓ分遅延する。但し、従ホスト５０ａでは、Ｘ＝１μｓを直接知ることができない。そこで、従ホスト５０ａは、図１６に示すように、主ホスト４０が順方向に送信したパルス（１μｓの遅延）を受信してから、従ホスト５０ｂが逆方向に送信したパルス（９μｓの遅延）を受信するまでの時間を計測する。この場合、計測された遅延差時間は８μｓとなる。また、遅延計測パルス送受信回路１４ａが順方向に送信されたパルスを先に受信しているので、自回路で計測した遅延差時間を減算するため、符号を反転して－８とする。このとき、全体の遅延時間は、順方向も逆方向も同じであるため、以下の数式を得る。

【0062】

Ｘ＋Ｙ＝１０ ……（式２）
Ｘ－Ｙ＝－８ ……（式３）

【0063】

この式２、式３を解くと、２Ｘ＝２、Ｘ＝１となり、従ホスト５０ａにおいては、主ホスト４０から１μｓの遅延が生じていることが分かる。ゆえに、上記式１から、遅延時間を考慮した設定時刻は、時刻データ＋（１０－８）／２＝時刻データ＋１となり、時刻カウンタ回路１０と歩進クロック生成回路１２とに設定される。なお、時刻データは、主ホスト４０自身の時刻＋１秒の時刻である。
なお、この式２、式３を変換すると、
２Ｘ＝全体の遅延時間±自回路（従ホスト５０ａ）で計測した遅延差時間
Ｘ＝（全体の遅延時間±自回路で計測した遅延差時間）／２となるため、上記式１が成立することが分かる。

【0064】

（従ホスト５０ｂの動作）
従ホスト５０ｂでは、遅延計測パルス送受信回路１４ａ、１４ｂが、逆方向（もしくは順方向）のホストからパルスを受信したか否かを判断する（図１０のステップＳ１１４）。そして、逆方向（もしくは順方向）のホストのいずれからもパルスを受信していない場合には（ステップＳ１１４のＮＯ）、受信するまで待機する。一方、逆方向（もしくは順方向）のホストのいずれからパルスを受信すると（ステップＳ１１４のＹＥＳ）、パルスを受信した遅延計測パルス送受信回路１４ａ、１４ｂのいずれか一方は、遅延算出回路１５と逆方向（もしくは順方向）のホストにパルスを送信する（ステップＳ１１６）。

【0065】

上述したように、本実施形態の従ホスト５０ｂでは、順方向の遅延時間の方が逆方向の遅延時間より短いと仮定しているので、ステップＳ１１４では、遅延計測パルス送受信回路１４ｂが、従ホスト５０ｃから逆方向に送信されるパルスＤ１を受信したか否かを判断する。そして、ステップＳ１１４で、遅延計測パルス送受信回路１４ｂが、従ホスト５０ｃから逆方向に送信されたパルスＤ１を受信すると、上記ステップＳ１１６では、遅延計測パルス送受信回路１４ｂが、遅延算出回路１５と逆方向の従ホスト５０ａにパルスＤ１を送信することになる。次に、遅延算出回路１５は、従ホスト５０ｃからパルスＤ１を受信したことを契機に、主ホスト４０からの遅延時間を算出するための時間の計測を終了する（ステップＳ１１８）。この計測された時間は、従ホスト５０ｂにおける、順方向と逆方向とにおける遅延時間の差分を示す遅延差時間である。

【0066】

遅延算出回路１５は、時間の計測を終了すると、受信した時刻データ（自身の時刻＋１秒の時刻）と、全体の遅延時間と、遅延差時間とを用いて上記式１から遅延時間を考慮した設定時刻を計算し、時刻カウンタ回路１０と歩進クロック生成回路１２とに計算した設定時刻を設定する（ステップＳ１２０）。このとき、従ホスト５０ｂにおいて、時刻カウンタ回路１０に書き込む設定時刻には、主ホスト４０と従ホスト５０ｂとの間の順方向の遅延時間が含まれる。時刻カウンタ回路１０には、年月日からｍｓ分秒までの時刻が書き込まれ、歩進クロック生成回路１２には、μｓの桁の時刻が書き込まれる。

【0067】

図１７及び図１８は、本実施形態による従ホスト５０ｂにおける主ホスト４０との間の遅延時間の計測動作を説明するための概念図である。従ホスト５０ｂの場合には、図１７に示すように、主ホスト４０から順方向で送信されたパルスがＸ＝１＋１＝２μｓ分遅延し、主ホスト４０から逆方向で送信されたパルスがＹ＝４＋４＝８μｓ分遅延する。但し、従ホスト５０ｂでは、Ｘ＝２μｓを直接知ることができない。そこで、従ホスト５０ｂは、図１８に示すように、従ホスト５０ａが順方向に送信されたパルス（２μｓの遅延）を受信してから、従ホスト５０ｃが逆方向に送信したパルス（８μｓの遅延）を受信するまでの時間を計測する。この場合、計測された遅延差時間は６μｓとなる。また、遅延計測パルス送受信回路１４ａが順方向に送信されたパルスを先に受信することになるので、自回路で計測した遅延差時間を減算することになるので、符号を反転して－６とする。ゆえに、上記式１から、時刻カウンタ回路１０と歩進クロック生成回路１２とに設定される、遅延時間を考慮した設定時刻は、時刻データ＋（１０－６）／２＝時刻データ＋２となる。なお、時刻データは、主ホスト４０自身の時刻＋１秒の時刻である。

【0068】

（従ホスト５０ｃの動作）
従ホスト５０ｃでは、遅延計測パルス送受信回路１４ａ、１４ｂが、逆方向（もしくは順方向）のホストからパルスを受信したか否かを判断する（図１２のステップＳ１５４）。そして、逆方向（もしくは順方向）のホストのいずれからもパルスを受信していない場合には（ステップＳ１５４のＮＯ）、受信するまで待機する。一方、逆方向（もしくは順方向）のホストのいずれからパルスを受信すると（ステップＳ１５４のＹＥＳ）、パルスを受信した遅延計測パルス送受信回路１４ａ、１４ｂのいずれか一方は、遅延算出回路１５と逆方向（もしくは順方向）のホストにパルスを送信する（ステップＳ１５６）。

【0069】

上述したように、本実施形態の従ホスト５０ｃでは、逆方向の遅延時間の方が順方向の遅延時間より短いと仮定しているので、ステップＳ１５４では、遅延計測パルス送受信回路１４ａが、従ホスト５０ｂから順方向に送信されるパルスＣ１を受信したか否かを判断する。そして、ステップＳ１５４で、遅延計測パルス送受信回路１４ａが、従ホスト５０ｂから順方向に送信されたパルスＣ１を受信すると、上記ステップＳ１５６では、遅延計測パルス送受信回路１４ａが、遅延算出回路１５と順方向の主ホスト４０にパルスＣ１を送信することになる。次に、遅延算出回路１５は、従ホスト５０ｂからパルスＣ１を受信したことを契機に、主ホスト４０からの遅延時間を算出するための時間の計測を終了する（ステップＳ１５８）。この計測された時間は、従ホスト５０ｃにおける、順方向と逆方向とにおける遅延時間の差分を示す遅延差時間である。

【0070】

遅延算出回路１５は、時間の計測を終了すると、受信した時刻データ（自身の時刻＋１秒の時刻）と、全体の遅延時間と、遅延差時間とを用いて上記数１から遅延時間を考慮した設定時刻を計算し、時刻カウンタ回路１０と歩進クロック生成回路１２とに計算した設定時刻を設定する（ステップＳ１６０）。このとき、従ホスト５０ｃにおいて、時刻カウンタ回路１０に書き込む設定時刻には、主ホスト４０と従ホスト５０ｃとの間の順方向の遅延時間が含まれる。時刻カウンタ回路１０には、年月日からｍｓ分秒までの時刻が書き込まれ、歩進クロック生成回路１２には、μｓの桁の時刻が書き込まれる。

【0071】

図１９及び図２０は、本実施形態による従ホスト５０ｃにおける主ホスト４０との間の遅延時間の計測動作を説明するための概念図である。従ホスト５０ｃの場合には、図１９に示すように、主ホスト４０から順方向で送信されたパルスがＸ＝１＋１＋４＝６μｓ分遅延し、主ホスト４０から逆方向で送信されたパルスがＹ＝４μｓ分遅延する。但し、従ホスト５０ｂでは、Ｘ＝６μｓを直接知ることができない。そこで、従ホスト５０ｃは、図２０に示すように、従ホスト５０ｂが順方向に送信したパルス（６μｓの遅延）を受信してから、主ホスト４０が逆方向に送信したパルス（４μｓの遅延）を受信するまでの時間を計測する。この場合、計測された遅延差時間は２μｓとなる。また、遅延計測パルス送受信回路１４ｂが逆方向に送信されたパルスＣ１を先に受信し、自回路で計測した遅延差時間を加算することになるので、そのまま２とする。ゆえに、上記式１から、時刻カウンタ回路１０と歩進クロック生成回路１２とに設定される、遅延時間を考慮した設定時刻は、時刻データ＋（１０＋２）／２＝時刻データ＋６となる。なお、時刻データは、主ホスト４０自身の時刻＋１秒の時刻である。

【0072】

（主ホスト４０の動作）
主ホスト４０では、時刻カウンタ回路１０は、設定した時間になったか否かを判断し（図６のステップＳ４８）、設定した時間になっていない場合には（ステップＳ４８のＮＯ）、待機する。一方、設定した時間になったことを契機に（ステップＳ４８のＹＥＳ）、時刻カウンタ回路１０は、順方向のパルスを送信する遅延計測パルス送受信回路１４ａに時刻歩進用のパルスＥ１の送信を指示する（ステップＳ５０）。遅延計測パルス送受信回路１４ａは、指示を受けたことを契機に時刻歩進用のパルスＥ１を順方向の従ホスト５０ａに送信する（ステップＳ５２）。その後、当該処理を終了する。

【0073】

（従ホスト５０ａの動作）
従ホスト５０ａでは、順方向の遅延計測パルス送受信回路１４ａが、主ホスト４０から順方向に送信される時刻歩進用のパルスＥ１を受信したか否かを判断する（図８のステップＳ８４）。そして、時刻歩進用のパルスＥ１を受信していない場合には（ステップＳ８４のＮＯ）、受信するまで待機する。一方、主ホスト４０から時刻歩進用のパルスＥ１を受信すると（ステップＳ８４のＹＥＳ）、これを契機に、遅延計測パルス送受信回路１４ａは、順方向の従ホスト５０ｂに時刻歩進用のパルスＥ１を送信する（ステップＳ８６）。

【0074】

次に、遅延計測パルス送受信回路１４ａは、時刻カウンタ回路１０に時刻歩進を指示し（ステップＳ８８）、時刻カウンタ回路１０は、上記指示に従って時刻の歩進を開始する（ステップＳ９０）。また、遅延計測パルス送受信回路１４ａは、歩進クロック生成回路１２にクロック調整を指示し（ステップＳ９２）、歩進クロック生成回路１２は、上記指示に従って調整された歩進クロックを時刻カウンタ回路１０に送信する（ステップＳ９４）。時刻カウンタ回路１０は、調整された歩進クロックを受信し、調整された歩進クロックを用いて時刻の歩進を継続する（ステップＳ９６）。そして、当該処理を終了する。

【0075】

（従ホスト５０ｂの動作）
従ホスト５０ｂでは、遅延計測パルス送受信回路１４ａが、従ホスト５０ａから順方向に送信される時刻歩進用のパルスＥ１を受信したか否かを判断する（図１０のステップＳ１２２）。そして、時刻歩進用のパルスＥ１を受信していない場合には（ステップＳ８４のＮＯ）、受信するまで待機する。一方、時刻歩進用のパルスＥ１を受信すると（ステップＳ１２２のＹＥＳ）、これを契機に、遅延計測パルス送受信回路１４ａは、順方向の従ホスト５０ｃにパルスＥ１を送信する（ステップＳ１２４）。

【0076】

次に、遅延計測パルス送受信回路１４ａは、時刻カウンタ回路１０に時刻歩進を指示し（ステップＳ１２６）、時刻カウンタ回路１０は、上記指示に従って時刻の歩進を開始する（ステップＳ１２８）。また、遅延計測パルス送受信回路１４ａは、歩進クロック生成回路１２にクロック調整を指示し（ステップＳ１３０）、歩進クロック生成回路１２は、上記指示に従って調整された歩進クロックを時刻カウンタ回路１０に送信する（ステップＳ１３２）。次に、時刻カウンタ回路１０は、調整された歩進クロックを受信し、調整された歩進クロックを用いて時刻の歩進を継続する（ステップＳ１３４）。そして、当該処理を終了する。

【0077】

（従ホスト５０ｃの動作）
従ホスト５０ｃでは、遅延計測パルス送受信回路１４ａが、従ホスト５０ｂから時刻歩進用のパルスＥ１を受信したか否かを判断する（ステップＳ１６２）。そして、時刻歩進用のパルスＥ１を受信していない場合には（ステップＳ１６２のＮＯ）、受信するまで待機する。一方、時刻歩進用のパルスＥ１を受信すると（ステップＳ１６２のＹＥＳ）、これを契機に、遅延計測パルス送受信回路１４ａは、順方向の主ホスト４０にパルスＥ１を送信する（ステップＳ１６４）。次に、遅延計測パルス送受信回路１４ａは、時刻カウンタ回路１０に時刻歩進を指示し（ステップＳ１６６）、時刻カウンタ回路１０は、上記指示に従って時刻の歩進を開始する（ステップＳ１６８）。また、遅延計測パルス送受信回路１４ａは、歩進クロック生成回路１２にクロック調整を指示し（ステップＳ１７０）、歩進クロック生成回路１２は、上記指示に従って調整された歩進クロックを時刻カウンタ回路１０に送信する（ステップＳ１７２）。次に、時刻カウンタ回路１０は、調整された歩進クロックを受信し、調整された歩進クロックを用いて時刻の歩進を継続する（ステップＳ１７４）。そして、当該処理を終了する。

【0078】

上述した実施形態によれば、遅延算出回路１５により、環状の伝送路上に配置された主ホスト４０と従ホスト５０ａ～50ｃの各々との順方向における遅延時間を算出し、歩進クロック生成回路１２により、遅延時間に基づいて調整した歩進クロックを生成し、時刻カウンタ回路１０により、調整された歩進クロックに基づいて従ホスト５０ａ～５０ｃにおける時刻を歩進するようにしたので、主ホスト４０と従ホスト５０ａ～５０ｃと間の伝送路の遅延に応じて主ホスト４０と従ホスト５０ａ～５０ｃとの時刻を同期させることができる。

【0079】

また、上述した実施形態によれば、時刻データ送受信回路１６により、主ホスト４０から環状の伝送路における全体の遅延時間を取得し、遅延算出回路１５により、全体の遅延時間と、主ホスト４０から環状の伝送路の順方向に送信されたパルスＣ１と主ホスト４０から逆方向に送信されたパルスＤ１との従ホスト５０ａ～５０ｃの各々への到達時刻の差分とに基づいて、主ホスト４０と従ホスト５０ａ～５０ｃの各々との順方向における遅延時間を算出するようにしたので、主ホスト４０と従ホスト５０ａ～５０ｃと間の伝送路の遅延に応じて主ホスト４０と従ホスト５０ａ～５０ｃとの時刻を同期させることができる。

【0080】

また、上述した実施形態によれば、歩進クロック生成回路１２により、過去の遅延時間と遅延算出回路１５によって新たに算出された遅延時間との差分に応じて、歩進クロックの周期を調整するようにしたので、主ホスト４０と従ホスト５０ａ～５０ｃと間の伝送路の遅延に応じて主ホスト４０と従ホスト５０ａ～５０ｃとの時刻を同期させることができる。

【0081】

また、上述した実施形態によれば、遅延計測パルス送受信回路１４ａにより、主ホスト４０から伝送路の順方向に送信されたパルスＣ１を受信すると、当該パルスＣ１を伝送路の順方向に送信し、遅延計測パルス送受信回路１４ｂにより、主ホスト４０から伝送路の逆方向に送信されたパルスＤ１を受信すると、当該パルスＤ１を伝送路の逆方向に送信するようにしたので、主ホスト４０と従ホスト５０ａ～５０ｃの各々との順方向における遅延時間を容易に算出することができ、主ホスト４０と従ホスト５０ａ～５０ｃと間の伝送路の遅延に応じて主ホスト４０と従ホスト５０ａ～５０ｃとの時刻を同期させることができる。

【0082】

図２１は、実施形態によるマルチホストシステム１００の最小構成を示すブロック図である。本実施形態による環状の伝送路１０１上には、主ホスト１０２と従ホスト１０３とが配置されている。従ホスト１０３は、少なくとも、遅延算出手段１０４と、歩進クロック生成手段１０５と、時刻歩進手段１０６とを備えればよい。遅延算出手段１０４は、従ホスト１０３の順方向における遅延時間を算出する。歩進クロック生成手段１０５は、遅延時間に基づいて調整した歩進クロックを生成する。時刻歩進手段１０６は、調整された歩進クロックに基づいて従ホスト１０３における時刻を歩進する。

【0083】

なお、本発明における処理部の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより特典情報の制御処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータシステム」は、インターネットやＷＡＮ、ＬＡＮ、専用回線等の通信回線を含むネットワークを介して接続された複数のコンピュータ装置を含んでもよい。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ－ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、ネットワークを介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（ＲＡＭ）のように、一定時間プログラムを保持しているものも含むものとする。また、上記プログラムは、上述した機能の一部を実現するためのものであってもよい。さらに、上述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であってもよい。

【0084】

また、上述した機能の一部又は全部を、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）等の集積回路として実現してもよい。上述した各機能は個別にプロセッサ化してもよいし、一部、又は全部を集積してプロセッサ化してもよい。また、集積回路化の手法はＬＳＩに限らず専用回路、又は汎用プロセッサで実現してもよい。また、半導体技術の進歩によりＬＳＩに代替する集積回路化の技術が出現した場合、当該技術による集積回路を用いてもよい。

【0085】

（ハードウェア構成）
図２２は、この開示の各実施形態に係る主ホスト４０や、従ホスト５０ａ～５０ｃを実現可能な計算処理装置８０のハードウェア構成例を概略的に示すブロック図の一例である。プロジェクト管理装置１、端末装置２を、１つの計算処理装置（情報処理装置、コンピュータ）を用いて実現するハードウェア資源の構成例について説明する。

【0086】

計算処理装置８０は、中央処理演算装置（Ｃｅｎｔｒａｌ＿Ｐｒｏｃｅｓｓｉｎｇ＿Ｕｎｉｔ、以降「ＣＰＵ」と表す）８１、揮発性記憶装置８２、ディスク８３、不揮発性記録媒体８４、及び、通信インタフェース（以降、「通信ＩＦ」と表す）８７を有する。計算処理装置８０は、入力装置８５、出力装置８６に接続可能であってもよい。計算処理装置８０は、通信ＩＦ８７を介して、他の計算処理装置、及び、通信装置と情報を送受信することができる。

【0087】

不揮発性記録媒体８４は、コンピュータが読み取り可能な、たとえば、コンパクトディスク（Ｃｏｍｐａｃｔ＿Ｄｉｓｃ）、デジタルバーサタイルディスク（Ｄｉｇｉｔａｌ＿Ｖｅｒｓａｔｉｌｅ＿Ｄｉｓｃ）である。また、不揮発性記録媒体８４は、ユニバーサルシリアルバスメモリ（ＵＳＢメモリ）、ソリッドステートドライブ（Ｓｏｌｉｄ＿Ｓｔａｔｅ＿Ｄｒｉｖｅ）等であってもよい。不揮発性記録媒体８４は、電力を供給しなくても係るプログラムを保持し、持ち運びを可能にする。不揮発性記録媒体８４は、上述した媒体に限定されない。また、不揮発性記録媒体８４の代わりに、通信ＩＦ８７、及び、通信ネットワークを介して係るプログラムを持ち運びしてもよい。

【0088】

揮発性記憶装置８２は、コンピュータが読み取り可能であって、一時的にデータを記憶することができる。揮発性記憶装置８２は、ＤＲＡＭ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ Ａｃｃｅｓｓ ｍｅｍｏｒｙ）、ＳＲＡＭ（ｓｔａｔｉｃ ｒａｎｄｏｍ Ａｃｃｅｓｓ ｍｅｍｏｒｙ）等のメモリ等である。

【0089】

すなわち、ＣＰＵ８１は、ディスク８３に格納されているソフトウェア・プログラム（コンピュータ・プログラム：以下、単に「プログラム」と称する）を、実行する際に揮発性記憶装置８２にコピーし、演算処理を実行する。ＣＰＵ８１は、プログラム実行に必要なデータを揮発性記憶装置８２から読み取る。表示が必要な場合に、ＣＰＵ８１は、出力装置８６に出力結果を表示する。外部からプログラムを入力する場合に、ＣＰＵ８１は、入力装置８５からプログラムを読み取る。ＣＰＵ８１は、当該プログラムの実行により、図２等に示す一つまたは複数の回路の機能（処理）を発揮してよい。ＣＰＵ８１は、上述した各実施形態において説明した処理を実行する。すなわち、このような場合に、上述の各実施形態は、係る解析プログラムによっても成し得ると捉えることができる。さらに、係る解析プログラムが記録されたコンピュータが読み取り可能な不揮発性の記録媒体によっても、この開示の各実施形態は成し得ると捉えることができる。

【0090】

なお、上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。

【0091】

（付記１）
環状の伝送路上に配置された主ホストと従ホストとの順方向における遅延時間を算出する遅延算出手段と、前記遅延時間に基づいて調整した歩進クロックを生成する歩進クロック生成手段と、前記調整された歩進クロックに基づいて前記従ホストにおける時刻を歩進する時刻歩進手段と、を備えることを特徴とするマルチホストシステム。

【0092】

（付記２）
前記環状の伝送路における全体の遅延時間を取得する全遅延時間取得手段をさらに備え、前記遅延算出手段は、前記全体の遅延時間と、前記主ホストから前記環状の伝送路の順方向に送信された第１のパルスと前記主ホストから前記環状の伝送路の逆方向に送信された第２のパルスとの前記従ホストへの到達時刻の差分とに基づいて、前記主ホストと前記従ホストとの順方向における前記遅延時間を算出する、ことを特徴とする付記１に記載のマルチホストシステム。

【0093】

（付記３）
前記歩進クロック生成手段は、過去の遅延時間と前記遅延算出手段によって新たに算出された前記遅延時間との差分に応じて前記歩進クロックの周期を調整する、ことを特徴とする付記１または付記２に記載のマルチホストシステム。

【0094】

（付記４）
前記主ホストから前記環状の伝送路の順方向に送信された第１のパルスを受信すると、前記第１のパルスを前記環状の伝送路の順方向に送信する遅延計測パルス送受信手段と、前記主ホストから前記環状の伝送路の逆方向に送信された第２のパルスを受信すると、前記第２のパルスを前記環状の伝送路の逆方向に送信する遅延計測パルス送受信手段とをさらに備える、ことを特徴とする付記１から付記３の何れか一つに記載のマルチホストシステム。

【0095】

（付記５）
環状の伝送路上に配置された主ホストから前記環状の伝送路の順方向に所定のクロックを送信した時刻と、前記所定のクロックが前記環状の伝送路上に配置された複数の従ホストを伝播して前記主ホストに戻ってきた時刻とに基づいて、前記環状の伝送路における全体の遅延時間を算出する遅延算出手段と、前記全体の遅延時間を前記環状の伝送路上に配置された前記複数の従ホストに送信する時刻データ送受信手段と、前記環状の伝送路の順方向に第１のパルスを送信するとともに、前記環状の伝送路の逆方向に第２のパルスを送信する遅延計測パルス送受信手段と、を備え、前記複数の従ホストは、各々、前記全体の遅延時間と、前記第１のパルスと前記第２のパルスとの到達時刻の差分とに基づいて、前記主ホストとの順方向における遅延時間を算出し、前記遅延時間に基づいて調整した歩進クロックに基づいて時刻を歩進する、ことを特徴とするマルチホストシステム。

【0096】

（付記６）
環状の伝送路上に配置された主ホストと従ホストとの順方向における遅延時間を算出するステップと、前記遅延時間に基づいて調整した歩進クロックを生成するステップと、前記調整された歩進クロックに基づいて前記従ホストにおける時刻を歩進するステップと、を備えることを特徴とする時刻同期方法。

【0097】

（付記７）
情報処理装置のコンピュータを、環状の伝送路上に配置された主ホストと従ホストとの順方向における遅延時間を算出する遅延算出機能、前記遅延時間に基づいて調整した歩進クロックを生成する歩進クロック生成機能、前記調整された歩進クロックに基づいて時刻を歩進する時刻歩進機能、として機能させることを特徴とするプログラム。

【符号の説明】

【0098】

１ マルチホストシステム
１０ 時刻カウンタ回路
１１ オシレータ
１２ 歩進クロック生成回路
１３ クロック送受信回路
１４ａ、１４ｂ 遅延計測パルス送受信回路
１５ 遅延算出回路
１６ 時刻データ送受信回路
１７ 外部時刻取得回路
４０ 主ホスト
５０ａ～５０ｃ 従ホスト
１００ マルチホストシステム
１０１ 伝送路
１０２ 主ホスト
１０３ 従ホスト
１０４ 遅延算出手段
１０５ 歩進クロック生成手段
１０６ 時刻歩進手段
Ａ１ クロック
Ｂ１ データ
Ｃ１、Ｄ１、Ｅ１ パルス

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【手続補正書】

【提出日】2023-03-17

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

環状の伝送路上に配置された主ホストと従ホストとの順方向における遅延時間を算出する遅延算出手段と、
前記遅延時間に基づいて調整した歩進クロックを生成する歩進クロック生成手段と、
前記調整された歩進クロックに基づいて前記従ホストにおける時刻を歩進する時刻歩進手段と、
を備えることを特徴とするマルチホストシステム。

【請求項2】

前記歩進クロック生成手段は、過去の遅延時間と前記遅延算出手段によって新たに算出された前記遅延時間との差分に応じて前記歩進クロックの周期を調整する、ことを特徴とする請求項１に記載のマルチホストシステム。

【請求項3】

前記環状の伝送路における全体の遅延時間を取得する全遅延時間取得手段をさらに備え、
前記遅延算出手段は、
前記全体の遅延時間と、前記主ホストから前記環状の伝送路の順方向に送信された第１のパルスと前記主ホストから前記環状の伝送路の逆方向に送信された第２のパルスとの前記従ホストへの到達時刻の差分とに基づいて、前記主ホストと前記従ホストとの順方向における前記遅延時間を算出する、ことを特徴とする請求項１または請求項２に記載のマルチホストシステム。

【請求項4】

前記主ホストから前記環状の伝送路の順方向に送信された第１のパルスを受信すると、前記第１のパルスを前記環状の伝送路の順方向に送信する遅延計測パルス送受信手段と、前記主ホストから前記環状の伝送路の逆方向に送信された第２のパルスを受信すると、前記第２のパルスを前記環状の伝送路の逆方向に送信する遅延計測パルス送受信手段とをさらに備える、ことを特徴とする請求項１に記載のマルチホストシステム。

【請求項5】

環状の伝送路上に配置された主ホストから前記環状の伝送路の順方向に所定のクロックを送信した時刻と、前記所定のクロックが前記環状の伝送路上に配置された複数の従ホストを伝播して前記主ホストに戻ってきた時刻とに基づいて、前記環状の伝送路における全体の遅延時間を算出する遅延算出手段と、
前記全体の遅延時間を前記環状の伝送路上に配置された前記複数の従ホストに送信する時刻データ送受信手段と、
前記環状の伝送路の順方向に第１のパルスを送信するとともに、前記環状の伝送路の逆方向に第２のパルスを送信する遅延計測パルス送受信手段と、
を備え、
前記複数の従ホストは、各々、前記全体の遅延時間と、前記第１のパルスと前記第２のパルスとの到達時刻の差分とに基づいて、前記主ホストとの順方向における遅延時間を算出し、前記遅延時間に基づいて調整した歩進クロックに基づいて時刻を歩進する、
ことを特徴とするマルチホストシステム。

【請求項6】

環状の伝送路上に配置された主ホストと従ホストとの順方向における遅延時間を算出するステップと、
前記遅延時間に基づいて調整した歩進クロックを生成するステップと、
前記調整された歩進クロックに基づいて前記従ホストにおける時刻を歩進するステップと、
を備えることを特徴とする時刻同期方法。

【請求項7】

情報処理装置のコンピュータを、
環状の伝送路上に配置された主ホストと従ホストとの順方向における遅延時間を算出する遅延算出機能、
前記遅延時間に基づいて調整した歩進クロックを生成する歩進クロック生成機能、
前記調整された歩進クロックに基づいて時刻を歩進する時刻歩進機能、
として機能させることを特徴とするプログラム。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】００２８

【補正方法】変更

【補正の内容】

【0028】

なお、図１に示すブロック図からも分かるように、時計回りが順方向、反時計回りが逆方向であるので、主ホスト４０では、右から左への方向が順方向、左から右への方向が逆方向となり、従ホスト５０ｂでは、左から右への方向が順方向、右から左への方向が逆方向となる。しかしながら、図２では、図１の方向と図２の入出力を示す矢印の方向に関係なく、一意に、遅延計測パルス送受信回路１４ａが順方向に対応し、遅延計測パルス送受信回路１４ｂが逆方向に対応することとする。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】００８５

【補正方法】変更

【補正の内容】

【0085】

（ハードウェア構成）
図２２は、この開示の各実施形態に係る主ホスト４０や、従ホスト５０ａ～５０ｃを実現可能な計算処理装置８０のハードウェア構成例を概略的に示すブロック図の一例である。

【手続補正書】

【提出日】2024-07-18

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

環状の伝送路上に配置された主ホストと従ホストとを備え、
前記主ホストが、
前記環状の伝送路においてクロック信号を送信してから当該クロック信号を受信するまでの全体の遅延時間を算出する全遅延時間算出手段と、
前記主ホストで計時する時刻に所定時刻を加算した未来時刻を示す時刻データと前記全体の遅延時間を示すデータを前記伝送路に送信する第一送信手段と、
第１のパルスを前記環状の伝送路における順方向に送信し、第２のパルスを前記環状の伝送路における逆方向に送信する第二送信手段と、を備え、
前記従ホストが、
前記主ホストから前記環状の伝送路の順方向に送信された第１のパルスと前記主ホストから前記環状の伝送路の逆方向に送信された第２のパルスとの前記従ホストへの到達時刻の差分を算出する差分算出手段と、
前記時刻データと、前記全体の遅延時間と、前記到達時刻の差分とに基づいて設定時刻を算出する設定時刻算出手段と、
前記未来時刻に前記主ホストから送信された第３のパルスの受信を契機に、前記設定時刻に基づいて調整した歩進クロックを生成する歩進クロック生成手段と、
前記調整された歩進クロックに基づいて前記従ホストにおける時刻を歩進する時刻歩進手段と、
を備えることを特徴とするマルチホストシステム。

【請求項2】

前記伝送路に複数の従ホストが通信接続され、
前記従ホストは、
前記クロック信号を受信した場合に、当該クロック信号の前記環状の伝送路における送信方向に基づいて当該クロック信号を転送し、
前記時刻データと前記全体の遅延時間を示すデータを受信した場合に、当該データの前記環状の伝送路における送信方向に基づいて当該データを転送し、
前記第１のパルスと第２のパルスを受信した場合、当該第１のパルスと第２のパルスの前記環状の伝送路における送信方向に基づいて当該第１のパルスと第２のパルスを転送し、
前記未来時刻に前記主ホストから送信された第３のパルスを受信した場合、当該パルスの前記環状の伝送路における送信方向に基づいて当該パルスを転送する
請求項１に記載のマルチホストシステム。

【請求項3】

前記設定時刻算出手段は、
前記時刻データ＋（前記全体の遅延時間±自ホストで算出した前記到達時刻の差分）÷２の算出式を用いて前記設定時刻を算出する
請求項２に記載のマルチホストシステム。

【請求項4】

前記設定時刻算出手段は、
前記環状の伝送路において順方向に送信された第１のパルスの受信時刻が前記環状の伝送路において逆方向に送信された第２のパルスの受信時刻より早い場合には前記時刻データ＋（前記全体の遅延時間－自ホストで算出した前記到達時刻の差分）÷２の算出式を用いて前記設定時刻を算出し、
前記環状の伝送路において順方向に送信された第１のパルスの受信時刻が前記環状の伝送路において逆方向に送信された第２のパルスの受信時刻より遅い場合には前記時刻データ＋（前記全体の遅延時間＋自ホストで算出した前記到達時刻の差分）÷２の算出式を用いて前記設定時刻を算出する
請求項３に記載のマルチホストシステム。

【請求項5】

環状の伝送路上に配置された主ホストと従ホストとを備え、
前記主ホストが、
前記環状の伝送路においてクロック信号を送信してから当該クロック信号を受信するまでの全体の遅延時間を算出する全遅延時間算出手段と、
前記主ホストで計時する時刻に所定時刻を加算した未来時刻を示す時刻データと前記全体の遅延時間を示すデータを前記伝送路に送信する第一送信手段と、
第１のパルスを前記環状の伝送路における順方向に送信し、第２のパルスを前記環状の伝送路における逆方向に送信する第二送信手段と、を備えたマルチホストシステムにおける前記従ホストとして前記伝送路に通信接続し、
前記主ホストから前記環状の伝送路の順方向に送信された第１のパルスと前記主ホストから前記環状の伝送路の逆方向に送信された第２のパルスとの前記従ホストへの到達時刻の差分を算出する差分算出手段と、
前記時刻データと、前記全体の遅延時間と、前記到達時刻の差分とに基づいて設定時刻を算出する設定時刻算出手段と、
前記未来時刻に前記主ホストから送信された第３のパルスの受信を契機に、前記設定時刻に基づいて調整した歩進クロックを生成する歩進クロック生成手段と、
前記調整された歩進クロックに基づいて前記従ホストにおける時刻を歩進する時刻歩進手段と、
を備えることを特徴とする情報処理装置。

【請求項6】

環状の伝送路上に配置された主ホストと従ホストとを備えたマルチホストシステムにおける時刻同期方法であって、
前記主ホストが、
前記環状の伝送路においてクロック信号を送信してから当該クロック信号を受信するまでの全体の遅延時間を算出し、
前記主ホストで計時する時刻に所定時刻を加算した未来時刻を示す時刻データと前記全体の遅延時間を示すデータを前記伝送路に送信し、
第１のパルスを前記環状の伝送路における順方向に送信し、第２のパルスを前記環状の伝送路における逆方向に送信し、
前記従ホストが、
前記主ホストから前記環状の伝送路の順方向に送信された第１のパルスと前記主ホストから前記環状の伝送路の逆方向に送信された第２のパルスとの前記従ホストへの到達時刻の差分を算出し、
前記時刻データと、前記全体の遅延時間と、前記到達時刻の差分とに基づいて設定時刻を算出し、
前記未来時刻に前記主ホストから送信された第３のパルスの受信を契機に、前記設定時刻に基づいて調整した歩進クロックを生成し、
前記調整された歩進クロックに基づいて前記従ホストにおける時刻を歩進する
時刻同期方法。

【請求項7】

環状の伝送路上に配置された主ホストと従ホストとを備え、
前記主ホストが、
前記環状の伝送路においてクロック信号を送信してから当該クロック信号を受信するまでの全体の遅延時間を算出する全遅延時間算出手段と、
前記主ホストで計時する時刻に所定時刻を加算した未来時刻を示す時刻データと前記全体の遅延時間を示すデータを前記伝送路に送信する第一送信手段と、
第１のパルスを前記環状の伝送路における順方向に送信し、第２のパルスを前記環状の伝送路における逆方向に送信する第二送信手段と、を備えたマルチホストシステムにおける前記従ホストのコンピュータを、
前記主ホストから前記環状の伝送路の順方向に送信された第１のパルスと前記主ホストから前記環状の伝送路の逆方向に送信された第２のパルスとの前記従ホストへの到達時刻の差分を算出する差分算出手段、
前記時刻データと、前記全体の遅延時間と、前記到達時刻の差分とに基づいて設定時刻を算出する設定時刻算出手段、
前記未来時刻に前記主ホストから送信された第３のパルスの受信を契機に、前記設定時刻に基づいて調整した歩進クロックを生成する歩進クロック生成手段、
前記調整された歩進クロックに基づいて前記従ホストにおける時刻を歩進する時刻歩進手段、
前記調整された歩進クロックに基づいて時刻を歩進する時刻歩進機能、
として機能させることを特徴とするプログラム。